DE3914602A1 - Verfahren zum erzeugen von kontaktloechern in isolationsschichten - Google Patents

Verfahren zum erzeugen von kontaktloechern in isolationsschichten

Info

Publication number
DE3914602A1
DE3914602A1 DE19893914602 DE3914602A DE3914602A1 DE 3914602 A1 DE3914602 A1 DE 3914602A1 DE 19893914602 DE19893914602 DE 19893914602 DE 3914602 A DE3914602 A DE 3914602A DE 3914602 A1 DE3914602 A1 DE 3914602A1
Authority
DE
Germany
Prior art keywords
insulation layers
etched
contact hole
etching
insulation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19893914602
Other languages
English (en)
Inventor
Martin Warth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19893914602 priority Critical patent/DE3914602A1/de
Publication of DE3914602A1 publication Critical patent/DE3914602A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Stand der Technik
Die Erfindung geht aus von einem Verfahren zum Ätzen von Kontakt­ löchern in Isolationsschichten nach der Gattung des Hauptanspruchs.
Bei der Herstellung eines Halbleiter-Chips mit einer integrierten elektronischen Schaltung ist schon bekannt, Kontaktlöcher in Isola­ tionsschichten zu ätzen und diese mit Aluminium auszufüllen, um einzelne Komponenten anzuschließen oder um übereinanderliegende Lei­ terbahnen, die durch eine Isolationsschicht getrennt sind, miteinan­ der zu verbinden.
Die Kontaktlöcher werden in Verbindung mit einer Photolackmaske mas­ kiert und üblicherweise mittels eines bekannten Plasma-Ätzverfahrens in die Isolationsschichten geätzt. Beim Ätzen werden die Kontakt­ löcher zylinderförmig ausgebildet. Beim nachfolgenden Bedampfen oder Sputtern mit Aluminium werden die Kontaktlöcher nicht immer vollständig gefüllt, was zu Unterbrechnungen und damit zum Ausfall der elektronischen Schaltung im Betrieb führen kann.
Aus der EP-02 82 820 ist ein Ätzverfahren bekannt, bei dem die Flan­ ken des Kontaktloches insbesondere im oberen Teil abgeflacht werden, während sie im unteren Teil im Bereich der Siliziumoberfläche nahezu senkrecht sind. Um die Flanken im oberen Teil des Kontaktloches abzuflachen, wird in einem zusätzlichen Arbeitsschritt eine Hilfsschicht ganzflächig auf die Isolationsschicht aufgetragen und das Kontaktloch in einem ersten Ätzschritt isotrop bis etwa zur Hälfte geätzt. In einem zweiten Ätzschritt wird anisotrop das Kontaktloch durchgeätzt. Anschließend wird die Hilfsschicht in einem weiteren Arbeitsgang entfernt, da sie nicht mehr benötigt wird.
Vorteile der Erfindung
Die erfindungsgemäße Anordnung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat demgegenüber den Vorteil, daß der Durchmesser des Kontaktloches kleiner wird, je tiefer das Kontaktloch geätzt wird. Dadurch ist ein guter Übergang von beispielsweise einer unten­ liegenden Leiterbahn auf eine darüberliegende Leiterbahn erreichbar. Besonders vorteilhaft ist auch, daß keine Hilfsschicht benötigt wird, die mit aufwendigen zusätzlichen Arbeitsschritten entfernt werden muß.
Durch den flachen Neigungswinkel der Flanken ist beim Bedampfen oder Sputtern mit Aluminium eine gute Bedeckung der Kontaktlochflanke möglich, so daß keine kritischen Kantenabrisse an den Flanken des Kontaktloches während des Betriebes der Schaltung entstehen können.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vor­ teilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich.
Besonders vorteilhaft ist, daß dieses Verfahren für die Herstellung von Durchkontaktierungen an Mehrlagenverdrahtungen anwendbar ist.
Bei Durchkontaktierungen ist die Bedeckung der Kontaktlochflanke besonders kritisch, da hier eine Verengung der Leiterbahn auftreten kann, die bei thermischen Wechselbeanspruchungen aufbrechen und dann zum Ausfall der Schaltung führen kann.
Bei Verwendung mehrerer Isolationsschichten ist besonders vorteil­ haft, daß die Ätzgeschwindigkeit in den einzelnen Isolationsschichten unterschiedlich wählbar ist. Bei einer großen Ätzrate in der oberen und einer kleineren Ätzrate in der unteren Isolationsschicht wird die Flanke des Kontaktloches im oberen Teil steiler und im unteren Teil mit zunehmender Ätztiefe flacher ausgebildet.
Durch die verhältnismäßig dünne obere Isolationsschicht wird der steile Flankenanteil vorteilhaft sehr klein gehalten. Kantenabrisse des aufgebrachten Aluminiums sind nicht zu erwarten. Auch ist vor­ teilhaft, daß der Flankenwinkel im oberen Teil des Kontaktloches in etwa 90° beträgt, weil dadurch bei einer Kontrolle des Ätzvorganges die Reproduzierbarkeit auf einfache Weise optisch überprüft werden kann.
Der schichtweise Aufbau der Isolationsschicht aus einem obenliegen­ den Nitrid und einem darunterliegenden Oxinitrid begünstigt beson­ ders die Abflachung der Flanken des Kontaktloches. Da die Ätzrate in der Nitridschicht wesentlich größer ist als im Oxinitrid, erfolgt bei einer isotropen Atzung eine zunehmende Abflachung des Flanken­ winkels mit zunehmender Ätztiefe.
Der Flankenwinkel im Oxinitrid wird besonders vorteilhaft durch das Ätzratenverhältnis der beiden Schichten dadurch eingestellt, daß das Stickstoff/Sauerstoff-Verhältnis im Oxinitrid variiert wird. Dadurch läßt sich auf einfache Weise ein gewünschter Flankenwinkel von ca. 30...50° im unteren Bereich des Kontaktloches einstellen.
Besonders vorteilhaft ist auch, daß das Kontaktloch mit nur einem Ätzschritt herstellbar ist. Dadurch ist das Fertigungsverfahren wirtschaftlicher und weniger mit Fehlerrisiken behaftet.
Weitere vorteilhafte Weiterbildungen und Verbesserungen der Erfin­ dung sind der Beschreibung entnehmbar.
Zeichnung
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung darge­ stellt und in der nachfolgenden Beschreibung näher erläutert. Fig. 1a, b, c zeigen an einem Ausführungsbeispiel die Herstellung eines Kontaktloches, Fig. 2 zeigt eine Durchkontaktierung zweier übereinanderliegender Aluminium-Leiterbahnen.
Beschreibung des Ausführungsbeispiels
In der Fig. 1a bis c ist schematisch die Herstellung eines Kontakt­ loches 6 dargestellt, das als Verbindungselement zu zwei übereinan­ derliegenden Metalleiterbahnen verwendet wird. Auf einem nicht dar­ gestellten Silizium-Wafer ist ein erstes Metall 4 aufgebracht. Auf dieses Metall 4 wird als Isolationsschicht eine Doppelschicht 2, 3 aufgebracht, bei der zunächst in einem Plasmareaktor Oxinitrid und anschließend Nitrid abgeschieden werden. Das Oxinitrid 3 ist etwa fünfmal so dick wie das Nitrid 2. Auf das Nitrid 2 wird eine Photo­ lackmaske 1 aufgebracht, die die Fensteröffnung 8 für das Kontakt­ loch 6 aufweist.
Das Ätzen des Kontaktloches 6 erfolgt gemäß Fig. 1b in einem fluor­ haltigen Plasma, das über das Fenster 8 geleitet wird. Dabei wird zunächst das Nitrid 2 innerhalb des Fensterausschnittes weggeätzt. Anschließend wird im gleichen Arbeitsschritt das Oxinitrid geätzt. Die Ätzrate des Nitrids ist gegenüber dem Oxinitrid etwa doppelt so groß. Dadurch wird bewirkt, daß während des langsameren vertikalen Ätzens des Oxinitrids 3 das Nitrid 2 unter der Fensteröffnung 8 la­ teral weiter geätzt wird und sich das Kontaktloch im oberen Bereich vergrößert, während es im unteren Bereich verengt. Dabei werden die Kanten des Ätzloches abgeflacht. Der Neigungswinkel der Kanten ist abhängig vom Ätzratenverhältnis der beiden Schichten sowie von deren Dickenverhältnis.
Das Ätzratenverhältnis kann durch unterschiedliche Anteile von Stickstoff und Sauerstoff im Oxinitrid vorteilhaft variiert werden. Wird die Ätzrate des Oxinitrids im Verhältnis zum Nitrid größer, dann werden die Flanken 5 des Kontaktloches 6 steiler ausgebildet. Im anderen Fall wird die Flanke 5 flacher ausgebildet. Durch Wahl der Dicke des Nitrids und der Ätzraten kann in vorteilhafter Weise die Gestaltung des Kontaktloches 6 den Erfordernissen angepaßt werden. Es hat sich gezeigt, daß ein Flankenwinkel von ca. 30-50° für das Aufbringen des zweiten Metalls besonders zuverlässige Ergebnisse ergibt.
Das Kontaktloch 6 ist fertiggeätzt, wenn es bis zum ersten Metall 4 durchgeätzt ist. Nach dem Ätzen erfolgt das Abwaschen der nicht mehr benötigten Photolackmaske und eine neue Maskierung für die Leiter­ bahnen des zweiten Metalls 10. Wird anschließend das zweite Metall 10 aufgebracht, dann verbindet es sich über das Kontaktloch 6 mit dem ersten Metall 4. Zur Isolation gegenüber des Siliziums 11 mit seinen aktiven Halbleiterlementen wird üblicherweise eine Isolationsschicht 7 aufgebracht.
Dieses Ätzverfahren eignet sich insbesondere für Mehrlagenverdrah­ tungen auf Silizium-Wafer, die für hochintegrierte Schaltungen be­ nötigt werden. Es ist aber auch geeignet zum Anschluß von einzelnen Elementen einer Schaltung, die keine großen Packungsdichten aufweisen und für die ein besonders zuverlässiger Kontakt erforderlich ist. In diesem Ausführungsbeispiel ist dann das erste Metall 4 nicht erforderlich.

Claims (10)

1. Verfahren zur Erzeugung von Kontaktlöchern mit abgeschrägten Flanken in Isolationsschichten, die auf einem Halbleitermaterial aufgebracht sind und beispielsweise aus einem Oxid, Oxinitrid oder Nitrid bestehen und in die die Kontaktlöcher mittels eines Plasmas geätzt werden, das durch einen isotropen oder anisotropen Ätzvorgang mit unterschiedlichen Ätzraten durchgeführt wird, dadurch gekennzeichnet, daß mindestens zwei Isolationsschichten (2, 3) mit unterschiedlichen Ätzraten derart angeordnet sind, daß deren Ätzraten in Richtung zum Halbleitermaterial (11) abnehmen und daß der Durchmesser eines Kontaktloches (6) mit zunehmender Ätztiefe kleiner wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß unter der Isolationsschicht (3) eine metallische Leiterbahn (4) angeordnet ist.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß die Ätzraten der einzelnen Isolationsschichten (2, 3) veränderbar sind.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß die Schichtdicke der oberen Isolationsschicht (2) wesentlich dünner ist, vorzugsweise kleiner als 40% von der Schichtdicke der nachfolgenden Isolationsschicht (3) beträgt.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß der Flankenwinkel des Kontaktloches (6) in der obersten Isolationsschicht (2) nahezu 90° beträgt.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß die obere Isolationsschicht (2) aus Nitrid besteht.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die untere Isolationsschicht (3) ein Oxinitrid enthält.
8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß der Flankenwinkel im unteren Bereich des Kontakt­ loches (6) zwischen 30° und 50° liegt.
9. Verfahren nach einem der vorhergehenden Ansprüche, dadurch ge­ kennzeichnet, daß das Kontaktloch (6) in einem Ätzschritt herstellbar ist.
10. Halbleiterchip, beispielsweise aus Silizium, der schichtweise aufgebrachte Metall-Leiterbahnen aufweist, die durch eine oder mehrere übereinander angeordnete Isolationsschichten getrennt sind und in die Kontaktlöcher ätzbar sind, dadurch gekennzeichnet, daß mindestens zwei Isolationsschichten (2, 3) angeordnet sind , in die Kontaktlöcher (6) ätzbar sind und daß der Durchmesser eines Kontaktloches (6) mit zunehmender Lochtiefe kleiner wird.
DE19893914602 1989-05-03 1989-05-03 Verfahren zum erzeugen von kontaktloechern in isolationsschichten Withdrawn DE3914602A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19893914602 DE3914602A1 (de) 1989-05-03 1989-05-03 Verfahren zum erzeugen von kontaktloechern in isolationsschichten

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19893914602 DE3914602A1 (de) 1989-05-03 1989-05-03 Verfahren zum erzeugen von kontaktloechern in isolationsschichten

Publications (1)

Publication Number Publication Date
DE3914602A1 true DE3914602A1 (de) 1990-11-08

Family

ID=6380001

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19893914602 Withdrawn DE3914602A1 (de) 1989-05-03 1989-05-03 Verfahren zum erzeugen von kontaktloechern in isolationsschichten

Country Status (1)

Country Link
DE (1) DE3914602A1 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5269880A (en) * 1992-04-03 1993-12-14 Northern Telecom Limited Tapering sidewalls of via holes
DE4331549A1 (de) * 1993-09-16 1995-04-13 Gold Star Electronics Verfahren zur Herstellung einer ULSI-Halbleitereinrichtung
WO1995028000A2 (en) * 1994-04-07 1995-10-19 Philips Electronics N.V. Method of manufacturing a semiconductor device with a multilayer wiring structure containing narrow vias
EP0680079A2 (de) * 1994-04-28 1995-11-02 Xerox Corporation Topographische Dünnschichtstruktur mit abgeschränkten Kanten
EP0680088B1 (de) * 1994-04-28 2000-02-02 Xerox Corporation Dünnschicht-Struktur mit leitfähiger Molybdän-Chrom Verdrahtung
US6287751B2 (en) * 1998-05-12 2001-09-11 United Microelectronics Corp. Method of fabricating contact window
DE10008953A1 (de) * 2000-02-25 2001-09-13 Atmel Germany Gmbh Verfahren zum Herstellen von Kontaktfenstern mit geneigten Seitenflächen
US6740584B2 (en) 1997-03-27 2004-05-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of fabricating the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2804830A1 (de) * 1978-02-04 1979-08-09 Bosch Gmbh Robert Verfahren zur herstellung einer halbleiteranordnung
US4461672A (en) * 1982-11-18 1984-07-24 Texas Instruments, Inc. Process for etching tapered vias in silicon dioxide

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2804830A1 (de) * 1978-02-04 1979-08-09 Bosch Gmbh Robert Verfahren zur herstellung einer halbleiteranordnung
US4461672A (en) * 1982-11-18 1984-07-24 Texas Instruments, Inc. Process for etching tapered vias in silicon dioxide

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CAVALLARI, C. - GUALANDRIS, F.: Plasme Processing for Silicon Oxinitride Films. In: J. Electrochem. Soc.: Solid-State Science and Technology, Mai 1987, Vol. 134, Nr. 5, S. 1265-1270 *
JP 63-234548 A. In: Patents Abstracts of Japan, E-708, Vol. 13, No. 34, 25.1.1989 *
MADER, H.: Technologie hochintegrierter Schaltun- gen, Springer Verlag 1988, S. 203-207 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5269880A (en) * 1992-04-03 1993-12-14 Northern Telecom Limited Tapering sidewalls of via holes
DE4331549A1 (de) * 1993-09-16 1995-04-13 Gold Star Electronics Verfahren zur Herstellung einer ULSI-Halbleitereinrichtung
WO1995028000A2 (en) * 1994-04-07 1995-10-19 Philips Electronics N.V. Method of manufacturing a semiconductor device with a multilayer wiring structure containing narrow vias
WO1995028000A3 (en) * 1994-04-07 1995-12-28 Philips Electronics Nv Method of manufacturing a semiconductor device with a multilayer wiring structure containing narrow vias
EP0680079A2 (de) * 1994-04-28 1995-11-02 Xerox Corporation Topographische Dünnschichtstruktur mit abgeschränkten Kanten
EP0680079A3 (de) * 1994-04-28 1996-12-27 Xerox Corp Topographische Dünnschichtstruktur mit abgeschränkten Kanten.
EP0680088B1 (de) * 1994-04-28 2000-02-02 Xerox Corporation Dünnschicht-Struktur mit leitfähiger Molybdän-Chrom Verdrahtung
US6740584B2 (en) 1997-03-27 2004-05-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method of fabricating the same
US7084508B2 (en) 1997-03-27 2006-08-01 Renesas Technology Corp. Semiconductor device with multiple layer insulating film
US6287751B2 (en) * 1998-05-12 2001-09-11 United Microelectronics Corp. Method of fabricating contact window
DE10008953A1 (de) * 2000-02-25 2001-09-13 Atmel Germany Gmbh Verfahren zum Herstellen von Kontaktfenstern mit geneigten Seitenflächen

Similar Documents

Publication Publication Date Title
DE69531571T2 (de) Verbesserungen in Bezug auf Halbleitervorrichtungen
DE3902693C2 (de) Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte Halbleiterschaltungsanordnungen
EP0002185B1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE69533385T2 (de) Herstellungsverfahren von Verbindungen über Halbleitervorrichtungen
DE3241895A1 (de) Verfahren zur passivierung der oberflaeche eines halbleiterbauteils
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
EP1133795A1 (de) Verfahren zur herstellung eines beidseitig prozessierten integrierten schaltkreises
DE2746778A1 (de) Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE3414781A1 (de) Vielschicht-verbindungsstruktur einer halbleitereinrichtung
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE2740757A1 (de) Halbleiter mit mehrschichtiger metallisierung und verfahren zu dessen herstellung
DE3914602A1 (de) Verfahren zum erzeugen von kontaktloechern in isolationsschichten
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
EP0152557B1 (de) Halbleiterbauelement mit höckerartigen, metallischen Anschlusskontakten und Mehrlagenverdrahtung
EP1118122B1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
DE19819456B4 (de) Verfahren zur Herstellung eines mikromechanischen Bauelements
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur
DE2629996A1 (de) Verfahren zur passivierung und planarisierung eines metallisierungsmusters
EP0103690B1 (de) Verfahren zum Herstellen einer Isolierschicht zwischen Metallisierungsebenen von integrierten Halbleiterschaltungen
DE19608883C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung
DE19813741B4 (de) Halbleitervorrichtung mit einer oberen und einer unteren Leitungsschicht
DE19509231C2 (de) Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem
DE19750896A1 (de) Halbleitereinrichtung mit einer leitenden Schicht und Herstellungsverfahren derselben
DE69933235T2 (de) Zwischenschicht zwischen titannitrid und high density plasma oxid

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee