DE69933235T2 - Zwischenschicht zwischen titannitrid und high density plasma oxid - Google Patents

Zwischenschicht zwischen titannitrid und high density plasma oxid Download PDF

Info

Publication number
DE69933235T2
DE69933235T2 DE69933235T DE69933235T DE69933235T2 DE 69933235 T2 DE69933235 T2 DE 69933235T2 DE 69933235 T DE69933235 T DE 69933235T DE 69933235 T DE69933235 T DE 69933235T DE 69933235 T2 DE69933235 T2 DE 69933235T2
Authority
DE
Germany
Prior art keywords
layer
hdp
forming
over
titanium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69933235T
Other languages
English (en)
Other versions
DE69933235D1 (de
Inventor
L. Christopher Austin WOOTEN
W. Craid Buda CHRISTIAN
E. Thomas Round Rock SPIKES
L. Allen Austin EVANS
Z. Tim Austin HOSSAIN
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of DE69933235D1 publication Critical patent/DE69933235D1/de
Application granted granted Critical
Publication of DE69933235T2 publication Critical patent/DE69933235T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Technisches Gebiet
  • Diese Erfindung betrifft im Allgemeinen Verbesserungen der Grenzflächeneigenschaften zwischen Titannitrid und einem Oxid, das mit einem hochdichtem Plasma hergestellt wird, während der Halbleitefertigung und betrifft insbesondere die Anwendung einer gesteuerten Zwischenschicht zwischen diesen beiden Materialien, um die Stabilität der Grenzfläche während Hochtemperaturprozessschritten zu verbessern.
  • Hintergrund der Erfindung
  • Bei der Herstellung von integrierten Schaltungen mit hoher Leistungsfähigkeit werden viele aktive Bauelemente auf einem einzelnen Substrat hergestellt. Insbesondere muss jedes der Bauelemente während der Bauteilherstellung elektrisch isoliert sein. In einem späteren Prozess müssen spezielle Bauelemente miteinander verbunden werden, um die gewünschte Schaltungsfunktion zu erhalten. Die größer werdende Chipdichte, die für Bauelemente mit sehr hoher Integrationsdichte (VLSI) und äußerst hoher Integrationsdichte (ULSI) erforderlich ist, macht es notwendig, dass eine größere Anzahl an Halbleiterbauelementen auf der Scheibenoberfläche vorhanden ist, wodurch die für die Oberflächenverdrahtung verfügbare Fläche verkleinert wird. Als Folge davon werden leitende Verbindungsschemata auf mehreren Ebenen benötigt. Beispielsweise wird dies bewerkstelligt, indem mehrere Ebenen von aufeinanderfolgend gebildeten Metallverbindungsleitungen verwendet werden, wobei jede Ebene derartiger Leitungen durch eine isolierende Schicht aus einem dielektrischen Material getrennt ist. Diese dielektrischen Schichten sind im Allgemeinen als Zwischenmetalldielektrika (IMD) oder Zwischenschichtdielektrika (ILD) bekannt. Kontaktlochöffnungen, die in der Schicht aus dielektrischem Material ausgebildet sind, werden mit einem leitenden Material gebildet, um einen leitenden Pfropfen zu bilden, der die auf unterschiedlichen Ebenen ausgebildeten Metallleitungen verbindet.
  • In einem Beispiel für die Herstellung einer Verbindungsstruktur über mehrere Ebenen wird ein Oxid aus hochdichtem Plasma (HDP), das mittels einer chemischen Dampfabscheidung unter Anwendung eines hochdichtem Plasmas (DDP-CVD) abgeschieden wird, benachbart zu leitenden Strukturen, beispielsweise Leitungen, gebildet. Die CVD mit hochdichtem Plasma ist ein üblicherweise verwendeter Prozess für das Spaltenfüllen von Zwischenschichtmetalldielektrika unter 0,5 μm (siehe dazu beispielsweise Korczynski, E., Festkörper technologie, April 1996, Seite 63). Ein weiteres Dielektrikum, etwa ein Oxid aus Tetraethylorthosilikat (TEOS), kann auf der Oberfläche der HDP-Oxidschicht abgeschieden werden. Die TEOS-Schicht liefert gute dielektrische Eigenschaften und kann relativ kostengünstig durch Abscheideverfahren aufgebracht werden, die in der Industrie gut etabliert sind. Die Auswahl der geeigneten dielektrischen Materialien für diese Schichten wird zum größten Teil durch Kosten, Verhalten und Funktionserfordernisse für eine gegebene Anwendung bestimmt.
  • 1 ist eine repräsentative bekannte Verbindungsstruktur während einer Zwischenphase bei der Herstellung einer Mehrebenenverbindungsstruktur. Eine anschauliche Leitung 130 wird gebildet, indem eine Schicht aus leitendem Material, z. B. Aluminium, über der Oberfläche 101 eines Substrats 100 abgeschieden und strukturiert wird. Zwischenmetalldielektrikumsschichten, etwa eine HDP-Oxidschicht 110 und eine TEOS-Oxidschicht 140 werden gebildet, wie in 1 gezeigt ist. Nach dem Ätzen eines Kontaktlochs 190 durch die TEOS-Oxidschicht 140, das sich zu der oberen Fläche 131 der Leitung 130 erstreckt, ist es im Allgemeinen notwendig, eine Titan-Titannitrid-(Ti-TiN)-Barrierenschicht entlang den Seitenwänden des Kontaktlochs 190 zu bilden. Somit wird nach der Herstellung des Kontaktlochs 190 eine Schicht aus Titan 150 in dem Kontaktloch 190 abgeschieden. Titan bildet einen guten ohmschen Kontakt mit der darunter liegenden Leitung 130 und dient auch als eine Haftschicht zwischen dem leitenden Metall 180, beispielsweise Wolfram, und den Seiten des Kontaktlochs 190. Da die Titanschicht 150 sehr reaktiv ist, und die nachfolgende Wolframabscheidung das freiliegende Titan schädigen kann, wird eine Titannitrid-(TiN-) Schicht 160 auf der Oberfläche der Titanschicht 150 abgeschieden. Somit sind die Seitenwände des Kontaktlochs 190 zusätzlich zu einem Teil der oberen Fläche 131 der Leitung 130, die durch das Kontaktloch 190 freigelegt wird, mit einer Titan-Titannitrid-Barrierenschicht bedeckt. Das Kontaktloch 190 wird danach mit einem leitenden Metall 180 gefüllt, etwa Wolfram, woraus sich die Wolframpfropfen-Verbindungsstruktur ergibt, die in 1 gezeigt ist. Durch Wiederholen des obigen Prozesses kann eine Mehrebenenverbindungsstruktur mit abwechselnden Schichten aus Leitungen und leitenden Pfropfen über der Oberfläche der Scheibe hergestellt werden.
  • Während der Herstellung derartiger Mehrebenenverbindungsstrukturen besteht die Möglichkeit der Erzeugung von Defekten, wenn HDP-Oxid und Titannitrid in dem gleichen Prozess verwendet werden. Während gewisser Prozessabläufe, die in der obigen Herstel lungssequenz beschrieben sind, wird die Halbleiterscheibe entlang ihrem Rand festgeklemmt, und Materialien können dadurch die Oberfläche entlang des Scheibenrands, die durch die Klemmeinrichtungen verdeckt sind, nicht erreichen. Gemäß 2 können diese Klemmenrichtungen (nicht gezeigt) die Scheibe 201 entlang ihrem Rand 200 berühren und können sich über eine Strecke von ungefähr 2 bis 5 mm oder mehr von dem Rand 200 des Scheibensubtrats 201 aus nach innen erstrecken. Die Klemmeinrichtungen können die Scheibe auf eine Vielzahl von Möglichkeiten berühren. Derartige Klemmeinrichtungen können die Scheibe um den gesamten Umfang herum kontaktieren, während andere Klemmeinrichtungen fingerähnliche Vorsprünge an mehreren Positionen entlang des Scheibenrandes 200 besitzen. Unabhängig von der Konfiguration der Klemmeinrichtung werden die Gebiete entlang des Randes der Scheibe 201, die von der Klemmeinrichtung berührt werden, von den Prozessmaterialien abgeschirmt, die auf die Scheibe 201 in einem vorgegebenen Herstellungsprozess einwirken. Da beispielsweise die Scheibe 201 während eines Titanabscheideprozesses eingeklemmt ist, wird Titan nicht entlang des Randes 200 der Scheibe 201, der von der Klemmeinrichtung berührt wird, abgeschieden. Jedoch ist u. U. während anderer Verarbeitungsschritte, etwa der Herstellung des HDP-Oxids, des TEOS-Oxids, und des Titannitrids der Rand der Scheibe 201 nicht eingespannt. Folglich dringen während dieser Prozesse Materialien bis zur Oberfläche der Scheibe 201 entlang dem Rand 200 vor und besitzen die Neigung, sich dann anzusammeln. Wie in 2 beispielsweise gezeigt ist, bilden sich Schichten aus Titannitrid 210, HDP-Oxid 220 und TEOS-Oxid 230 entlang dem Scheibenrand 200 während der Bearbeitung aus. Dies geschieht mehrerer Male im Verlaufe des Fertigungsprozesses für Mehrebenenzwischenverbindungsstrukturen.
  • Diese Situation kann in nachfolgenden Verarbeitungsschritten auf Grund der schlechten Grenzflächeneigenschaften zwischen dem HDP-Oxid und dem Titannitrid problematisch sein. Insbesondere können nachfolgende Hochtemperaturprozessschritte zu einer Ablösung an der Grenzfläche des Titannitrid-HDP-Oxids führen, wodurch eine Bläschenbildung in lokalen Gebieten entlang des Scheibenrands auftreten kann, in der diese Ablösung erfolgt. Diese Gebiete können aufplatzen und können kleine Oxidscheibchen als Partikel in die Luft freisetzen, die dann zufällig verteilt auf der Scheibenoberfläche auftreffen, wodurch ein Verlust an Chips auftritt und die Prozessausbeute nachteilig beeinflusst wird.
  • Die vorliegende Erfindung zielt darauf ab, die zuvor genannten Probleme zu lösen oder zumindest deren Auswirkungen zu reduzieren.
  • Es sei auf die Patentzusammenfassungen aus Japan hingewiesen, 1998, Nr. 063, 30. Juni 1998 (1998-06-30) und JP 10 074835 A (MEC CORP), 17. März 1998 (1998-03-17), die ein Verfahren zur Herstellung einer Mehrebenenverbindungsstruktur einer integrierten Schaltung beschreiben, wobei das Bilden einer Leitung 102 bis 105 über der Oberfläche eines Halbleitersubstrats 101, das Bilden eines isolierenden Films unter hochdichtem Plasma, das Bilden eines Kontaktlochs 109 über den Leitungen 102 bis 105, das Abscheiden einer Titanschicht 110 und einer Titannitridschicht 111 beschrieben ist. Der überschüssige Wasserstoff wird vor dem Herstellen der Kontaktlöcher 109 aus der Siliziumoxidschicht 108 entfernt.
  • Überblick über die Erfindung
  • Die Erfindung betrifft allgemein ein Verfahren zum Reduzieren der Tendenz für Defekte und zum Verbessern der Ausbeute in einem Halbleiterfertigungsprozess, in welchem HDP-Oxid und Titannitrid eingesetzt werden. Die Erfindung ist in einem Beispiel auf einem Prozess zum Herstellen von Mehrebenenverbindungsstrukturen für integrierte Schaltungen und anspruchsvolle Anwendungen geeignet. In diesem Prozess kommen auf Grund der Natur der während der Herstellung eingesetzten Verfahren und Anlagen ein HDP-Oxid und Titannitrid in direkten Kontakt und sammeln sich entlang des Randes der Halbleiterscheibe aufeinander an, wenn die Mehrebenenverbindungsstruktur der Reihe nach hergestellt wird. Die Grenzfläche zwischen dem HDP-Oxid und Titannitrid entlang des Scheibenrandes unterliegt der Ablösung während nachfolgender Prozessschritte und kann das Freisetzen kleiner HDP-Oxidteilchen in die Luft zur Folge haben, die auf der Scheibenoberfläche auftreffen und einen Chipverlust hervorrufen.
  • Daher wird gemäß einem Aspekt der vorliegenden Erfindung ein Verfahren zur Herstellung einer Mehrebenenverbindungsstruktur einer integrierten Schaltungsscheibe bereitgestellt. Es wird mindestens eine Leitung über der Oberfläche eines Halbleitersubstrats gebildet, wobei die Oberfläche des Halbleitersubstrats ein Verdrahtungsleitungsmuster aufweist, und es wird ein Zwischenmetalldielektrikum (IMD) durch Abscheidung einer ersten und einer zweiten dielektrischen Schicht gebildet. Die erste dielektrische Schicht weist eine dielektri sche nicht-HDP-Schicht auf, d. h. eine Schicht, die durch einen Prozess gebildet wird, der sich wesentlich von einer chemischen Dampfabscheidung unter hochdichtem Plasma unterscheidet. Die erste dielektrische Schicht ist im Wesentlichen eine, die mit einer Dicke von weniger als ungefähr 200 bis 500 Angstrom abgeschieden oder auf andere Weise gesteuert hergestellt werden kann. Die zweite dielektrische Schicht weist eine HDP-Oxidschicht auf, die auf der oberen Fläche der ersten dielektrischen Schicht mittels eines chemischen Dampfabscheideprozesses bei hochdichtem Plasma aufgebacht wird. Optional wird eine dritte dielektrische Schicht, etwa eine TEOS-Oxidschicht, auf der Oberfläche der zweiten dielektrischen Schicht bei Bedarf aufgebracht. Es wird ein Kontaktloch bzw. eine Kontaktlochöffnung über der mindestens einen Leitung hergestellt. Es werden mehrere Titan-Titan-Nitrid-beschichtete Kontaktlochöffnungen durch diese Zwischenmetalldielektrikumsstruktur gebildet und die Kontaktlochöffnungen werden dann mit einem leitenden Material, etwa Wolfram gefüllt, wobei an dem Rand der Scheibe die erste Schicht aus einem dielektrischen nicht-HDP-Material die zweite Schicht mit Oxid aus hochdichtem Plasma und die Schicht aus Titannitrid trennt.
  • Kurze Beschreibung der Zeichnungen
  • Die Erfindung kann durch Bezugnahme auf die folgende Beschreibung mit Verbindung mit den begleitenden Zeichnungen verstanden werden, in denen gleiche Bezugszeichen gleiche Elemente bezeichnen, und in denen:
  • 1 eine Querschnittsansicht einer konventionellen Mehrebenenverbindungsstruktur mit einer Zwischenmetalldielektrikumsstruktur mit HDP-Oxid/TEOS-Oxid zeigt;
  • 2 eine Querschnittsansicht des Randes einer Halbleiterscheibe in einem Zwischenfertigungsstadium während der Herstellung einer Mehrebenenverbindungsstruktur zeigt, wie sie in 1 dargestellt ist; und
  • 3a bis 3g Querschnittsansichten ausgewählter Schritte bei der Herstellung einer Mehrebenenverbindungsstruktur gemäß der vorliegenden Erfindung zeigen.
  • Obwohl die Erfindung diversen Modifizierungen und alternativen Formen unterliegen kann, sind dennoch spezielle Ausführungsformen beispielhaft in den Zeichnungen gezeigt und hierin detailliert beschrieben. Es sollte jedoch verstanden werden, dass die Beschreibung spezieller Ausführungsformen hierin nicht beabsichtigt, die Erfindung auf die speziellen offenbarten Formen einzuschränken, sondern die Erfindung soll vielmehr alle Modifizierungen, Äquivalente und Alternativen abdecken, die innerhalb des Schutzbereichs der Erfindung liegen, wie sie durch die angefügten Patentansprüche definiert ist.
  • Detaillierte Beschreibung spezieller Ausführungsformen
  • Nachfolgend sind anschauliche Ausführungsformen der vorliegenden Erfindung beschrieben. Zur besseren Deutlichkeit werden nicht alle Merkmale einer tatsächlichen Implementierung in dieser Beschreibung dargelegt. Es ist jedoch zu beachten, dass bei der Entwicklung einer derartigen tatsächlichen Ausführungsform zahlreiche implementationsspezifische Entscheidungen getroffen werden müssen, um die speziellen Ziele der Entwickler zu erreichen, etwa die Verträglichkeit mit systembezogenen und geschäftsorientierten Rahmenbedingungen, die von Implementierung zu Implementierung variieren können. Ferner ist zu beachten, dass ein derartiger Entwicklungsaufwand komplex und zeitaufwendig sein kann, aber dennoch eine Routinemaßnahme für den Fachmann im Besitze der vorliegenden Offenbarung darstellt.
  • Die vorliegende Erfindung wird nun mit Bezug zu den 3a bis 3g beschrieben. Es sollte jedoch beachtet werden, dass die Zeichnungen eine stark vereinfachte Form sind und nicht beabsichtigen, jeden während des Fertigungsprozesses eingesetzten Schritt zu beinhalten. Obwohl ferner diverse Gebiete und Strukturen eines Halbleiterbauelements in den Zeichnungen so dargestellt sind, dass diese sehr präzise, scharfe Strukturen und Profile aufweisen, weiß der Fachmann, dass in der Praxis diese Gebiete und Strukturen nicht so präzise sind, wie dies in den Zeichnungen dargestellt ist. Ferner sind die relativen Größen der diversen Merkmale, die in den Zeichnungen dargestellt sind, unter Umständen übertrieben oder kleiner im Vergleich zur Größe jener Strukturgrößen auf hergestellten Bauelementen gezeigt. Dennoch sind die eingefügten Zeichnungen für den Zweck mit eingeschlossen, um anschauliche Beispiele der vorliegenden Erfindung zu beschreiben und zu erläutern.
  • Das von der vorliegenden Erfindung gelöste Problem resultiert aus den schlechten Grenzflächeneigenschaften, beispielsweise einer schlechten Haftung, zwischen dem HDP-Oxid und Titannitrid. In einem Halbleiterfertigungsprozess, in welchem diese beiden Materialien in einem Gebiet auf oder über der Oberfläche eines Halbleitersubstrats in Kontakt sind, können als Ergebnis einer lokalen Ablösung dieser beiden Materialien während nachfolgender Verarbeitungsschritte Defekte auftreten. Es können sich kleine Bläschen an dem Grenzflächengebiet des HDP-Oxids und des Titannitrids ausbilden, wovon einige Aufplatzen und kleine Teilchen und die Luft freisetzen können, die dann einen Chipverlust hervorrufen können, wenn die Teilchen auf der Scheibenoberfläche auftreffen. Diese Problematik tritt insbesondere in einem Prozess zur Herstellung von Mehrebenenverbindungsstrukturen in integrierten Schaltungen mit hoher Leistungsfähigkeit auf, in denen diese beiden Materialien eingesetzt werden.
  • Gemäß der vorliegenden Erfindung können die Defekte, die auf Grund des Vorhandenseins von Titannitrid in Verbindung mit HDP-Oxid entlang des Scheibenrands hervorgerufen werden, wesentlich reduziert werden, indem mindestens eine Schicht aus Material zwischen einer HDP-Oxidschicht und einer Titannitridschicht vorgesehen wird, um damit die Grenzflächeneigenschaften zwischen dem HDP-Oxid und dem Titannitrid während nachfolgender Hochtemperaturverarbeitungsschritte zu verbessern. Daher wird erfindungsgemäß eine weitere Prozessschicht nachfolgend zur Titannitridabscheidung aber vor der HDP-Oxidabscheidung für die nächste Ebene aus Verbindungsstrukturen gebildet. Die Prozessschicht wird somit zwischen einer HDP-Oxidschicht und einer Titannitridschicht gebildet, die ansonsten entlang des Randes der Scheibe in direkten Kontakt kommen würden.
  • Es wird nun eine anschauliche Ausführungsform der vorliegenden Erfindung in Bezug zu den 3a bis 3g beschrieben. Wein 3a gezeigt ist, wird eine beispielhafte Leitung 330 mit beispielsweise Aluminium über der Oberfläche eines Halbleitersubstrats 300 gebildet. Wie der Fachmann weiß, kann die Leitung 330 über einer Komponente eines Transistors oder eines anderen Halbleiterbauelements, die über der Oberfläche eines halbleitenden Substrats gebildet ist, hergestellt werden. Alternativ kann die Leitung 330 über einem oder mehreren leitenden Elementen, beispielsweise einem leitenden Pfropfen, hergestellt werden, die in Schemata für Mehrebenenverbindungsstrukturen verwendet werden.
  • In 3b wird eine Prozessschicht 310 über den Oberflächen 301 und 331 des Substrats 300 bzw. der Leitung 330 gebildet. Die Prozessschicht 310 kann aus einer Vielzahl von Materialien aufgebaut sein, zu denen im Wesentlichen ein beliebiges dielektrisches Material gehört, das durch einen anderen Prozess als eine chemische Dampfabscheidung mit hoch dichtem Plasma gebildet wird. Es wird angenommen, dass das Vorhandensein von Argon und anderer ähnlicher Moleküle in einer Oxidschicht, die durch eine chemische Dampfabscheidung mit hochdichtem Plasma aufgebracht wurde, zumindest teilweise für die schlechten Grenzflächeneigenschaften zwischen dem HDP-Oxid und dem Titannitrid verantwortlich sind. Daher wird in einer anschaulichen Ausführungsform der Erfindung die Prozessschicht 310 in einem beliebigen Prozess hergestellt, der im Wesentlichen kein Argon oder andere ähnliche Materialien in die resultierende Prozessschicht 310 einbringt. Die Prozessschicht 310 wird typischerweise durch eine beliebige Technik aus einer Vielzahl von geeigneten Abscheideverfahren, die im Stand der Technik bekannt sind, gebildet, etwa chemische Dampfabscheidung, und ist im Allgemeinen aus Siliziumdioxid, Siliziumnitrid oder anderen ähnlichen dielektrischen Materialien aufgebaut.
  • Obwohl die Dicke der Prozessschicht 310 nicht im Besonderen einer Einschränkung unterliegt, ist die Prozessschicht 310 im Allgemeinen so ausgebildet, dass diese mit einer Dicke im Bereich von 200 bis 500 Angstrom weniger abgeschieden oder anderweitig gebildet werden kann. Die Dicke der Prozessschicht 310 kann wichtig sein, um ein geeignetes Spaltenfüllverhalten zwischen den mehreren Leitungen 330 (von denen eine gezeigt ist), die über dem Substrat 300 gebildet sind, zu erhalten.
  • Gemäß 3c wird nach der Herstellung der Prozessschicht 310 eine HDP-Oxidschicht 320 über der Obefläche 311 über der Prozessschicht 310 hergestellt. Die HDP-Oxidschicht 320 kann durch einen beliebigen chemischen Dampfabscheideprozess mit hochdichtem Plasma, wie dies im Stand der Technik bekannt ist, hergestellt werden. Die HDP-Oxidschicht 320 kann mit einer Dicke hergestellt werden, die für eine vorgegebene Anwendung geeignet ist. Im Allgemeinen besitzt die HDP-Oxidschicht 320 eine Dicke im Bereich von ungefähr 6000 bis 10000 Angstrom.
  • In einer anschaulichen Ausführungsform wird die HDP-Oxidschicht 320 mittels eines chemischen Dampfabscheideprozesses mit hochdichtem Plasma bei einem Druck in einem Bereich von ungefähr 1 bis 20 milli-Torr, einer Temperatur im Bereich von ungefähr 250 bis 400 Grad C und einem Verhältnis von Ätzen zu Abscheiden zwischen ungefähr 0,2 bis 0,4 abgeschieden. Gase, die für das Abscheiden/Ätzen verwendet werden können, sind SiH4, O2, Argon und andere ähnliche Gase.
  • Gemäß 3d wird in einem nachfolgenden Prozess bei Bedarf eine zusätzliche dielektrische Schicht 340, die aus einem Material, etwa einer TEOS-Oxidschicht, aufgebaut ist, über der oberen Fläche 321 der HDP-Oxidschicht 320 gebildet. In dieser speziellen Ausführungsform ist die Intermetalldielektrikumsstruktur aus drei separat gebildeten dielektrischen Schichten, d. h. die dielektrische nicht-HDP-Schicht 310, die HDP-Oxidschicht 320 und die TEOS-Oxidschicht 340 aufgebaut.
  • Gemäß 3e wird ein Kontaktloch bzw. eine Kontaktlochöffnung 342 über der Leitung 330 durch konventionelle Photolithographie- und Ätzverfahren gebildet. Das Kontaktloch 342 erstreckt sich von der oberen Fläche 341 zu der oberen Fläche 331 der Leitung 330. Natürlich kann sich abhängig von den Dicken der dielektrischen Schichten, die vorhanden sind, das Kontaktloch durch die dielektrische Schicht 340, die HDP-Oxidschicht 320 und/oder die Prozessschicht 310 erstrecken.
  • Gemäß 3f wird als nächstes ein Titan-Titan-Nitrid-Barrierensystem in dem Kontaktloch 342 hergestellt. Die Titanschicht 350 wird zunächst über der Oberfläche 341 der dielektrischen Schicht 340 und an den Seitenwandflächen 343 (siehe auch 3e) des Kontaktlochs 342 und über der Oberfläche 331 der Leitung 330 gebildet. Als nächstes wird eine Titannitridschicht 360 über der Oberfläche der Titanschicht 350 gebildet. Die Titanschicht 350 und die Titannitridschicht 360 können durch ein beliebiges aus dem Stand der Technik bekanntes Verfahren hergestellt werden, beispielsweise Sputter-Abscheidung, CVD oder ähnliche Prozesse. Die zusammengesetzte Dicke der Titan-Titan-Nitridbarrierenschicht kann entsprechend den Entwurfserfordernissen variiert werden, liegt im Allgemeinen aber in einem Bereich von 100 bis 500 Angstrom. In einer anschaulichen Ausführungsform besitzt die Titanschicht 350 eine Dicke im Bereich von ungefähr 50 bis 300 Angstrom, und die Titannitridschicht besitzt eine Dicke im Bereich von ungefähr 50 bis 300 Angstrom.
  • Danach wird ein leitendes Material, das aus einem geeigneten Metall aufgebaut ist, etwa Wolfram, über der Oberfläche der Scheibe (nicht gezeigt) gebildet, um das Kontaktloch 342 mit der Titan-Titrannitrid-Beschichtung zu füllen. Das Wolfram, die Titannitrdschicht 360 und die Titanschicht 350 werden poliert, beispielsweise durch chemisch-mechanisches Polieren) oder in einem oder mehreren Vorgängen geätzt, so dass diese in etwa zu der Oberfläche 341 der dielektrischen Schicht 340 eben sind, wodurch ein Wolframpfropfen 380 in dem Kontaktloch 342 zurückbleibt, woraus sich eine Wolframpfropfen-Verbindungsstruktur 300 ergibt, wie sie in 3g gezeigt ist.
  • Durch das Einführen der dielektrischen nicht-HDP-Schicht 310 in den Prozessablauf, wie dies zuvor beschrieben ist, kann die Prozessausbeute auf Grund geringerer Defekte verbessert werden. Dies liegt daran, dass das HDP-Oxid und das Titannitrid, die normalerweise sich entlang dem Rand der Scheibe stapeln würden, nicht mehr in direktem Kontakt sind. Stattdessen verbessert das Vorhandensein der dielektrischen nicht-HDP-Schicht die Grenzflächeneigenschaften zwischen dem HDP-Oxid und dem Titannitrid, wodurch die Neigung für die Materialablösung entlang des Scheibenrandes während nachfolgender Hochtemperaturprozesse reduziert wird. Dies wiederum reduziert die Chipverluste, im Vergleich zu einem Prozess, in welchem Titannitrid und HDP-Oxid in direktem Kontakt sind.
  • Die offenbarten anschaulichen Ausführungsformen sind lediglich anschaulicher Natur, da die Erfindung auf unterschiedliche aber äquivalente Weisen modifiziert und praktiziert werden kann, wie dies dem Fachmann im Besitze der vorliegenden Lehre klar ist. Ferner sind keine Einschränkungen im Hinblick auf die Details des Aufbaus oder der hierin gezeigten Gestaltung beabsichtigt, sofern diese nicht in den folgenden Patentansprüchen beschrieben sind. Es ist daher klar, dass die speziellen offenbarten Ausführungsformen zur Verwendung mit anderen unterschiedlichen Halbleiterfertigungsverfahren, in denen ein HDP-Oxid mit Titannitrid in Kontakt kommt, geändert oder modifiziert werden können, und alle derartigen Variationen werden als innerhalb des Schutzbereichs der Erfindung liegend erachtet. Daher ist der angestrebte Schutzbereich in den nachfolgenden Patentansprüchen festgelegt.

Claims (7)

  1. Verfahren zur Herstellung einer Mehrebenenverbindungsstruktur einer integrierten Schaltung auf einer Scheibe, wobei das Verfahren zur Herstellung einer Ebene der Mehrebenenverbindungsstruktur umfasst: Bilden mindestens einer Leitung (330) über der Oberfläche eines Halbleitersubstrats (300); Bilden einer ersten Schicht (310) mit einem dielektrischen nicht-HDP-Material über der Oberfläche des Halbleitersubstrats; Bilden einer zweiten Schicht (320), die aus einem, auf Grundlage eines hochdichten Plasmas hergestellten Oxid aufgebaut ist, über der ersten Schicht; Bilden einer Kontaktlochöffnung über der mindestens einen Leitung; Abscheiden einer Schicht aus Titan (350) zumindest in der Kontaktlochöffnung; Abscheiden einer Schicht aus Titannitrid (360) über der Schicht aus Titan in der Kontaktlochöffnung; und Füllen der Kontaktlochöffnung mit einem leitenden Material (380), wobei nach der Herstellung mehr als einer Ebene am Rand der Scheibe eine Schicht aus dielektrischem nicht-HDP-Material eine Schicht aus Oxid, die auf Grundlage eines hochdichten Plasmas hergestellt ist, und eine Schicht aus Titannitrid trennt.
  2. Verfahren nach Anspruch 1, wobei Bilden einer ersten Schicht (310), die aus einem dielektrischen nicht-HDP-Material aufgebaut ist, über der Oberfläche der Leitung (330) und dem Halbleitersubstrat (300) umfasst: Bilden einer ersten Schicht (310), die aus einem dielektrischen nicht-HDP-Material mit einer Dicke von weniger als ungefähr 500 Angstrom aufgebaut ist, über der Oberfläche der Leitung (330) und dem Halbleitersubstrat (300).
  3. Verfahren nach Anspruch 1, wobei Bilden einer zweiten Schicht (320), die aus einem auf der Grundlage eines hochdichten Plasmas hergestellten Oxids aufgebaut ist, über der ers ten Schicht (310) umfasst: Bilden einer zweiten Schicht (320), die aus einem auf Grundlage eines hochdichten Plasmas hergestellten Oxids aufgebaut ist, mit einer Dicke im Bereich von ungefähr 6000 bis 10000 Angstrom über der ersten Schicht (310).
  4. Verfahren nach Anspruch 1, wobei Bilden einer Kontaktlochöffnung über der mindestens einen Leitung (330) Bilden einer Kontaktlochöffnung durch die erste Schicht (310) umfasst.
  5. Verfahren nach Anspruch 1, wobei die dielektrische nicht-HDP-Zwischenschicht (310) zwischen der HDP-Oxidschicht (320) und der Titannitridschicht (360) vorgesehen ist, um den Chipverlust in einem Prozess zu verringern, in welchem ansonsten ein HDP-Oxid und Titannitrid über einem Halbleitersubstrat in Kontakt sind.
  6. Verfahren nach Anspruch 5, wobei die HDP-Oxidschicht (320) eine Dicke im Bereich von ungefähr 6000 bis 10000 Angstrom aufweist.
  7. Verfahren nach Anspruch 5, wobei die dielektrische nicht-HDP-Schicht (310) eine Dicke von weniger als ungefähr 500 Angstrom aufweist.
DE69933235T 1998-11-13 1999-05-27 Zwischenschicht zwischen titannitrid und high density plasma oxid Expired - Lifetime DE69933235T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/191,763 US6271112B1 (en) 1998-11-13 1998-11-13 Interlayer between titanium nitride and high density plasma oxide
US191763 1998-11-13
PCT/US1999/011650 WO2000030175A1 (en) 1998-11-13 1999-05-27 Interlayer between titanium nitride and high density plasma oxide

Publications (2)

Publication Number Publication Date
DE69933235D1 DE69933235D1 (de) 2006-10-26
DE69933235T2 true DE69933235T2 (de) 2007-09-13

Family

ID=22706840

Family Applications (2)

Application Number Title Priority Date Filing Date
DE69933235T Expired - Lifetime DE69933235T2 (de) 1998-11-13 1999-05-27 Zwischenschicht zwischen titannitrid und high density plasma oxid
DE69943414T Expired - Lifetime DE69943414D1 (de) 1998-11-13 1999-05-27 Zwischenschicht zwischen Titannitrid und hochdichtem Plasmaoxid

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE69943414T Expired - Lifetime DE69943414D1 (de) 1998-11-13 1999-05-27 Zwischenschicht zwischen Titannitrid und hochdichtem Plasmaoxid

Country Status (6)

Country Link
US (1) US6271112B1 (de)
EP (2) EP1333484B1 (de)
JP (1) JP2003526898A (de)
KR (1) KR100577446B1 (de)
DE (2) DE69933235T2 (de)
WO (1) WO2000030175A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027234A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置及びその製造方法
US9406574B1 (en) 2007-08-09 2016-08-02 Cypress Semiconductor Corporation Oxide formation in a plasma process
US8119538B1 (en) 2007-08-09 2012-02-21 Cypress Semiconductor Corporation Oxide formation in a plasma process
US20110204517A1 (en) * 2010-02-23 2011-08-25 Qualcomm Incorporated Semiconductor Device with Vias Having More Than One Material
US8518818B2 (en) 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829024A (en) 1988-09-02 1989-05-09 Motorola, Inc. Method of forming layered polysilicon filled contact by doping sensitive endpoint etching
JP2655213B2 (ja) 1991-10-14 1997-09-17 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
US5686761A (en) 1995-06-06 1997-11-11 Advanced Micro Devices, Inc. Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology
US5679606A (en) * 1995-12-27 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. method of forming inter-metal-dielectric structure
US5976993A (en) * 1996-03-28 1999-11-02 Applied Materials, Inc. Method for reducing the intrinsic stress of high density plasma films
US5654216A (en) * 1996-04-08 1997-08-05 Chartered Semiconductor Manufacturing Pte Ltd. Formation of a metal via structure from a composite metal layer
JP2985789B2 (ja) 1996-08-30 1999-12-06 日本電気株式会社 半導体装置の製造方法
US5913140A (en) * 1996-12-23 1999-06-15 Lam Research Corporation Method for reduction of plasma charging damage during chemical vapor deposition
US5759906A (en) * 1997-04-11 1998-06-02 Industrial Technology Research Institute Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits
US6046106A (en) * 1997-09-05 2000-04-04 Advanced Micro Devices, Inc. High density plasma oxide gap filled patterned metal layers with improved electromigration resistance

Also Published As

Publication number Publication date
KR20010086025A (ko) 2001-09-07
WO2000030175A1 (en) 2000-05-25
US6271112B1 (en) 2001-08-07
DE69933235D1 (de) 2006-10-26
EP1333484B1 (de) 2011-05-04
EP1135803B1 (de) 2006-09-13
KR100577446B1 (ko) 2006-05-10
EP1135803A1 (de) 2001-09-26
DE69943414D1 (de) 2011-06-16
JP2003526898A (ja) 2003-09-09
EP1333484A2 (de) 2003-08-06
EP1333484A3 (de) 2004-03-17

Similar Documents

Publication Publication Date Title
DE69533385T2 (de) Herstellungsverfahren von Verbindungen über Halbleitervorrichtungen
DE60022857T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE10230088B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE69535502T2 (de) Dielektrische Zwischenschicht für eine Halbleitervorrichtung
DE69531244T2 (de) Vereinfachter doppel-damaszenen prozess für die herstellung einer mehrlagen-metallisierung und einer verbindungsstruktur
DE69730580T2 (de) Verfahren zur Herstellung eines Halbleiterelements mit zwei Isolatoren unterschiedlicher Dielektrizitätskonstante
DE69838202T2 (de) Endpunktfühlung und Apparat
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE3241895A1 (de) Verfahren zur passivierung der oberflaeche eines halbleiterbauteils
DE60132152T2 (de) Herstellungsverfahren von einem randlosen Kontakt auf Bitleitungskontaktstutzen mit einer Ätzstopschicht
DE19844451A1 (de) Sperrschicht und Herstellungsverfahren dafür
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE112004001530T5 (de) Versiegelte Poren in Damascene-Strukturen mit Low-k-Material
DE10224167B4 (de) Verfahren zur Herstellung einer Kupferleitung mit erhöhter Widerstandsfähigkeit gegen Elektromigration in einem Halbleiterelement
DE112019003120T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE10260619B4 (de) Verfahren zur Herstellung einer Deckschicht mit antireflektierenden Eigenschaften auf einem Dielektrikum mit kleinem ε
DE102012105304B4 (de) Vorrichtung zur Belastungsreduzierung
DE102019130124A1 (de) Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
DE69933235T2 (de) Zwischenschicht zwischen titannitrid und high density plasma oxid
DE112019003036T5 (de) Aluminiumkompatibler dünnfilmwiderstand (tfr) und herstellungsverfahren
DE102004042168B4 (de) Halbleiterelement mit einem Metallisierungsschichtstapel mit kleinem ε mit erhöhter Widerstandsfähigkeit gegen Elektromigration und Verfahren zum Bilden des Halbleiterelements
DE10085212B4 (de) Dielektrische Schicht, integrierte Schaltung und Verfahren zu deren Herstellung
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

8328 Change in the person/name/address of the agent

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,