JP2003526898A - 窒化チタンと高密度プラズマ酸化物との間における中間層 - Google Patents

窒化チタンと高密度プラズマ酸化物との間における中間層

Info

Publication number
JP2003526898A
JP2003526898A JP2000583086A JP2000583086A JP2003526898A JP 2003526898 A JP2003526898 A JP 2003526898A JP 2000583086 A JP2000583086 A JP 2000583086A JP 2000583086 A JP2000583086 A JP 2000583086A JP 2003526898 A JP2003526898 A JP 2003526898A
Authority
JP
Japan
Prior art keywords
layer
titanium nitride
forming
hdp
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000583086A
Other languages
English (en)
Other versions
JP2003526898A5 (ja
Inventor
ウトン，クリストファー・エル
クリスチャン，クレイド・ダブリュ
スパイクス・ジュニア，トーマス・イー
エバンズ，アレン・エル
ホセイン，ティム・ゼット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2003526898A publication Critical patent/JP2003526898A/ja
Publication of JP2003526898A5 publication Critical patent/JP2003526898A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 窒化チタンおよびＨＤＰ酸化物を用いる半導体製造プロセスにおいてダイ損失を低減するための方法を提供する。複数階層相互接続構造の形成においては、窒化チタンとＨＤＰ酸化物層とが半導体基板の縁部に沿って接触する処理において欠陥が形成される傾向がある。誘電体中間層（３１０）を設けて窒化チタン（３６０）とＨＤＰ酸化物（３２０）との間における界面特性を改善し、それによって、窒化チタン／ＨＤＰ酸化物界面における層間剥離による欠陥を低減する。

Description

【発明の詳細な説明】
【０００１】
【技術分野】
この発明は一般には半導体製造中における窒化チタンと高密度プラズマ酸化物
との間における界面特性を改善することに関するものであり、より特定的には、
これら２つの材料間において工学技術的に処理された界面を用いることにより高
温処理ステップ中におけるその界面の安定性を改善することに関する。
【０００２】
【背景技術】
高性能の集積回路の製造においては、数多くの活性素子が単一の基板上に形成
される。まず、それら素子の各々を素子形成中に電気的に分離しなければならな
い。しかしながら、後にそのプロセスにおいては特定の素子を相互接続して所望
の回路機能を実現しなければならない。ＶＬＳＩおよびＵＬＳＩ素子に対し必要
なますます増加するチップ密度は、数多くの半導体素子、たとえばトランジスタ
などがウエハ表面に存在することを必要とし、そのことはしたがって表面配線に
対し利用可能な面積を低減する。この結果、複数階層導電性相互接続スキームが
必要である。たとえば、これは、連続して形成される金属導電線からなる複数の
階層であって、そのような線の各階層は誘電体材料からなる絶縁層によって分離
される複数の階層を用いることによって達成されてもよい。これら誘電体層は一
般には金属間誘電体（ＩＭＤ）または層間誘電体（ＩＬＤ）として公知である。
誘電体材料からなる層内に形成されるビア孔を導電性材料で充填することにより
導電性プラグを形成し、それによって、異なる階層に形成された金属線を接続す
る。
【０００３】 複数階層相互接続構造の形成の一例では、高密度プラズマ化学蒸着（ＨＤＰ−
ＣＶＤ）で堆積される高密度プラズマ（ＨＤＰ）酸化物を導電性の構造物、たと
えば導電線に近接する状態で形成する。高密度プラズマＣＶＤはサブ０．５ｕｍ
金属間誘電体溝充填に対する選択プロセスとなっている（たとえばKorczynski,
E.、Solid State Technology、１９９６年４月、pg.63参照）。第２の誘電体、
たとえばテトラエチルオルトシリケート（ＴＥＯＳ）酸化物などをＨＤＰ酸化物
層の表面上に堆積してもよい。ＴＥＯＳ層は優れた誘電特性を呈し、当業界にお
いて十分に確立されている堆積プロセスによって比較的安価に適用され得る。こ
れら層に対する適当な誘電体材料の選択は、大部分は、その所与の適用ごとに、
費用、性能および動作要件に基づいて行なわれるであろう。
【０００４】 図１は、複数階層相互接続形成中における中間段階での先行技術相互接続構造
を示す図である。例示的な導電線１３０を基板１００の表面１０１の上において
アルミニウムなどの導電性材料からなる層を堆積およびパターニングすることに
より形成する。金属間誘電体層、たとえばＨＤＰ酸化物層１１０およびＴＥＯＳ
酸化物層１４０などを図１に示されるように形成する。ビア１９０のエッチング
をＴＥＯＳ酸化物層１４０を通して導電線１３０の上側表面１３１にまで延びる
よう行った後、一般には、ビア１９０の側壁に沿ってチタン−窒化チタン（Ｔｉ
−ＴｉＮ）バリアシステムを設けることが必要である。したがって、ビア１９０
の形成後、チタン層１５０がビア１９０内に堆積される。チタンは下層の導電線
１３０との優れたオーム接触を与え、さらには、たとえばタングステンなどの導
電性金属１８０とビア１９０の側面との間における接着層として働く。しかしな
がら、チタン層１５０は非常に反応性が高く、後のタングステン堆積によってそ
の露出したチタンを損ない得るため、窒化チタン（ＴｉＮ）層１６０がチタン層
１５０の表面上に堆積される。したがって、ビア１９０の側壁が、ビア１９０に
よって露出された導電線１３０の上側表面１３１のある部分に加えて、チタン−
窒化チタンバリア層で被覆される。ビア１９０はこの後、導電性金属１８０、た
とえばタングステンなどによって充填され、その結果図１に示されるようなタン
グステンプラグ相互接続構造がもたらされる。上記のプロセスを繰返すことによ
って、導電線と導電性プラグとが交互する層からなる複数階層相互接続構造をウ
エハの表面上に形成してもよい。
【０００５】 このような複数階層相互接続の形成中においては、ＨＤＰ酸化物と窒化チタン
とが同じプロセスにおいて用いられると、欠陥が形成される傾向がある。上記の
形成シーケンスにおいて説明された処理動作のうち、あるものでは、半導体ウエ
ハはその外側周囲に沿ってクランプされ、したがって、材料はそれらクランプに
よって覆われるウエハ縁部に沿った表面とは接触しない。図２を参照して、これ
らクランプ（図示せず）は一般にはウエハ２０１に対しその縁部２００に沿って
接触し、約３〜５ｍｍまたはそれ以上の距離をウエハ表面２０１の縁部２００か
ら内方向に延びるかもしれない。クランプはウエハに対し数多くの構成のうちの
任意の構成で接触するであろう。あるランプはウエハに対しその全周に沿って接
触するかもしれないし、他のクランプは指状の突起を複数の位置においてウエハ
の縁部２００に沿って用いるかもしれない。クランプの構成に関わらず、クラン
プが接触するウエハ２０１の縁部に沿った領域は、ウエハが所与の製造工程にお
いて晒される処理材料から遮断される。たとえば、ウエハ２０１はチタン堆積プ
ロセス中にクランプされるので、チタンはそのクランプが接触するウエハ２０１
の縁部２００に沿っては堆積されない。しかしながら、他の処理工程中、たとえ
ば、ＨＤＰ酸化物、ＴＥＯＳ酸化物および窒化チタンの形成などにおいては、ウ
エハ２０１の縁部２００はクランプされないであろう。この結果、これらのプロ
セスにおいては、材料はウエハ２０１の表面に対し縁部２００に沿って接触し、
その上に積層する傾向を有する。たとえば、図２に示されるように、窒化チタン
２１０、ＨＤＰ酸化物２２０およびＴＥＯＳ酸化物２３０の層が処理中において
ウエハ縁部２００に沿って形成される。これは、複数階層相互接続形成が進むに
つれ何度も繰返して生ずる。
【０００６】 この状態は、後の処理ステップ中において、ＨＤＰ酸化物と窒化チタンとの間
における不充分な界面特性のため問題となり得る。特に、後の高温処理ステップ
によって層間剥離が窒化チタン／ＨＤＰ酸化物界面に生じ得、泡立ちが、局所化
された領域において、ウエハ縁部に沿って、この層間剥離が生ずるところに生ず
る。これらの領域は破裂して開き、小さな酸化物の円板を飛行する投射物として
放ち、それらはランダムにウエハの表面に着地して、ダイの損失を引起し処理歩
留まりに悪影響を与える。
【０００７】 この発明は上記の問題を克服するかまたはその影響を少なくとも低減すること
に向けられるものである。
【０００８】
【発明の開示】
この発明は、主に、ＨＤＰ酸化物および窒化チタンを用いる半導体製造プロセ
スにおいて欠陥の傾向を低減しそれによって歩留まりを改善する方法に関する。
この発明は、一例においては、高性能集積回路のための複数階層相互接続構造を
形成するためのプロセスに適用可能である。このプロセスにおいては、形成中に
用いられる技術およびツールの性質のため、ＨＤＰ酸化物と窒化チタンとは、複
数階層相互接続構造がシーケンスで形成されている中、直接接触させられ、半導
体ウエハ基板の縁部に沿って積層される。ＨＤＰ酸化物と窒化チタンとの間にお
いてウエハ縁部に沿った界面は後の処理ステップ中に層間剥離しやすく、小さな
飛行するＨＤＰ酸化物の粒子の放出を引起し、それらがウエハ表面に着地してダ
イ損失を引起し得る。
【０００９】 したがって、この発明の一つの局面に従うと、複数階層相互接続構造を有する
半導体装置を形成する方法が提供される。半導体基板上においてその表面は導電
性配線パターンを含み、金属間誘電体（ＩＭＤ）が第１および第２の誘電体層を
堆積することによって設けられる。第１の誘電体層は、非ＨＤＰ誘電体層、つま
り本質的に高密度プラズマＣＶＤ以外のプロセスによって形成されるものからな
る。第１の誘電体層は、一般的に、制御される態様で約２００〜５００Å未満の
厚みに堆積されるかまたはそうでない場合には形成され得るものである。第２の
誘電体層は第１の誘電体層の上側表面上において高密度プラズマＣＶＤプロセス
によって堆積されるＨＤＰ酸化物層を含む。第３の誘電体層、たとえばＴＥＯＳ
酸化物層などは、所望される場合には選択肢として第２の誘電体層の表面上に堆
積されてもよい。複数のチタン／窒化チタン被覆ビアをこの金属間誘電体構造を
貫いて形成し、それらビアを導電性材料、たとえばタングステンなどで充填する
。
【００１０】 この発明は、さらに、複数階層相互接続構造を有する集積回路を提供する。複
数階層相互接続構造は、半導体基板の表面上の導電性配線パターンと、非ＨＤＰ
誘電体層からなる第１の誘電体層と、第１の誘電体層の表面上に形成されるＨＤ
Ｐ酸化物層からなる第２の誘電体層と、第１および第２の誘電体層の少なくとも
１つを貫いて延在する複数のチタン−窒化チタン被覆ビアとを含む。第３の誘電
体層、たとえばＴＥＯＳ酸化物層などを、第２の誘電体層の表面上に形成しても
よい。
【００１１】 この発明は添付の図面と関連した以下の記載を参照することにより理解される
であろう。図中、同様の参照番号は同様の構成要素を示す。
【００１２】 この発明は容易にさまざまな修正物および代替形式となる一方で、その具体的
な実施例は図面において例示的に示されここにおいて詳細に記載されている。し
かしながら、ここにおける具体的な実施例の記載はこの発明を開示される特定の
形式に限定するよう意図されるものではなく、逆に、その意図は前掲の特許請求
の範囲に規定されるこの発明の精神および範囲内に入るすべての修正物、等価物
および代替物を包含することである。
【００１３】
【発明を実施するためのモード】
この発明の例示的実施例を以下に記載する。明確に説明するため、実際の実現
例のすべての特徴をこの明細書において記載するというわけではない。当然のこ
とながら、任意のそのような実際の実施例の開発においては、実現に対し特化さ
れた数多くの判断をなすことにより開発者の特定の目標、たとえば、実現例ごと
に変わるシステム関連制約およびビジネス関連制約を満たすといったことを達成
しなければならないことが理解されるであろう。さらには、そのような開発努力
は複雑でありかつ時間がかかるものであるかもしれないが、それにも関わらず、
本開示の恩恵を受ける当業者にとっては通常の作業であろうことが理解されるで
あろう。
【００１４】 この発明を以下図３Ａ〜図３Ｇを参照して説明する。しかしながら、これらの
図面は非常に単純化された形式であって、この製造プロセス中に用いられる各お
よびすべてのステップを含むよう意図されるものではないことに注意されたい。
さらに、半導体装置のさまざまな領域および構造がこれら図面においては非常に
精密なはっきりした構成および外形を有するものとして図示されているが、当業
者には実際にはこれらの領域および構造は図面に示されるほど精密ではないこと
が理解される。加えて、図面に示されるさまざまな特徴物の相対的なサイズは、
製造された装置のそれらの特徴物のサイズと比べて誇張または低減されているか
もしれない。このようではあるが、添付の図面はこの発明の例示的実施例を記載
および説明すべく含まれるものである。
【００１５】 この発明が対処する問題はＨＤＰ酸化物と窒化チタンとの間における不十分な
界面特性、たとえば不十分な密着に起源を有する。これら２つの材料が任意の領
域においてまたは半導体基板の表面上もしくはそれより上において接触する半導
体製造プロセスにおいては、後の処理ステップ中にこれら２つの材料間において
局所化された層間剥離の結果、欠陥が生じ得る。小さな泡がＨＤＰ酸化物と窒化
チタンとの界面領域に形成されてそれらのいくつかが破裂して小さな飛行粒子を
放出し、それらがウエハ表面に着地する場合にはダイ損失を引起し得る。この問
題はこれら２つの材料が用いられる高性能集積回路における複数階層相互接続構
造を形成するプロセスにおいては特に問題となることがわかっている。
【００１６】 この発明に従うと、窒化チタンがウエハ縁部に沿ってＨＤＰ酸化物と接触して
存在することにより生ずる欠陥は、ＨＤＰ酸化物層と窒化チタン層との間に少な
くとも１つの材料層を設けて後の高温処理ステップ中においてＨＤＰ酸化物と窒
化チタンとの間における界面特性を改善することにより実質的に低減され得る。
したがって、この発明に従うと、さらなる処理層が窒化チタン堆積後でありかつ
次の相互接続階層に対するＨＤＰ酸化物堆積の前に形成される。この処理層は、
したがって、ＨＤＰ酸化物層と、他の態様ではウエハの縁部に沿って直接接触す
る窒化チタン層との間に形成される。
【００１７】 この発明の一つの例示的実施例をここで図３Ａ〜図３Ｇを参照して説明する。
図３Ａに示されるように、たとえばアルミニウムからなる例示的導電線３３０を
半導体基板３００の表面上に形成する。当業者には容易に明らかとなることであ
るが、導電線３３０は半導体基板の表面上に形成されるトランジスタの構成要素
または他の半導体素子上に形成されてもよい。代替的に、導電線３３０は、複数
階層相互接続形成スキームにおいて用いられるたとえば導電性プラグなど１つ以
上の導電性素子上に形成されてもよい。
【００１８】 図３Ｂにおいて、プロセス層３１０を基板３００の表面３０１ならびに導電線
３３０の表面３３１上に形成する。この処理層３１０は、高密度プラズマＣＶＤ
以外の処理によって形成される本質的に任意の誘電材料を含む、さまざまな材料
からなってもよい。高密度プラズマＣＶＤによって堆積される酸化物層における
アルゴンまたは他の同様の分子の存在が、ＨＤＰ酸化物と窒化チタンとの間の不
十分な界面特性に対し少なくとも部分的に寄与しているであろうと考えられてい
る。したがって、この発明の一つの例示的実施例では、処理層３１０の形成を、
結果として生じた処理層３１０にアルゴンまたは他の同様の材料を投入しない本
質的に任意の処理によって行なってもよい。この処理層３１０は典型的にはたと
えば化学蒸着のような当該技術分野において公知であり利用可能なさまざまな好
適な堆積技術のうちの任意の技術によって形成され、一般には二酸化シリコン、
窒化シリコンおよび他の同様の誘電体材料からなる。
【００１９】 この処理層３１０の厚みは具体的に制限されるものではないが、処理層３１０
は一般には約２００〜５００Åまたはそれ未満の範囲の厚みを有するよう堆積ま
たはそうでない場合には形成され得るものである。処理層３１０の厚みは基板３
００上に形成される複数の導電線３３０（それらのうち１つのみが図示されてい
る）間において十分な溝充填を達成することにおいて重要であろう。
【００２０】 図３Ｃを参照して、このプロセス層３１０の形成後、ＨＤＰ酸化物層３２０を
処理層３１０の表面３１１上に形成する。ＨＤＰ酸化物層３２０は当該技術分野
において利用可能な任意の高密度プラズマＣＶＤ処理を用いて形成してもよい。
ＨＤＰ酸化物層３２０は適用例ごとに所望される厚みに形成されてもよい。一般
に、ＨＤＰ酸化物層３２０は約６０００〜１０，０００Åの範囲の厚みを有する
。
【００２１】 一つの例示的実施例においては、ＨＤＰ酸化物層３２０は、高密度プラズマＣ
ＶＤプロセスを用いて、約１〜２０ｍｉｌｌＴｏｒｒの範囲の圧力、約２５０〜
４００℃の範囲の温度、および約０．２〜０．４のエッチング対堆積比で堆積さ
れる。堆積／エッチングに用いられてもよいガスはＳｉＨ4、Ｏ2、アルゴンおよ
び他の同様のガスを含む。
【００２２】 図３Ｄを参照して、後のプロセスにおいて、所望される場合には、ＴＥＯＳ酸
化物層などの材料からなるさらなる誘電体層３４０をＨＤＰ酸化物層３２０の上
側表面３２１上に形成してもよい。この結果、この特定の実施例においては、金
属間誘電体構造は、３つの別々に形成された誘電体層、つまり非ＨＤＰ誘電体層
３１０、ＨＤＰ酸化物層３２０およびＴＥＯＳ酸化物層３４０からなる。
【００２３】 図３Ｅを参照して、ビア３４２を導電線３３０上において従来のフォトリソグ
ラフィおよびエッチング技術を用いて形成する。このビア３４２は上側表面３４
１から導電線３３０の上側表面３３１まで延在する。当然のことながら、存在す
る誘電体層の厚みに依存して、このビアは誘電体層３４０、ＨＤＰ酸化物層３２
０および／または処理層３１０を通って延在してもよい。
【００２４】 図３Ｆを参照して、チタン／窒化チタンバリアシステムを次にビア３４２内に
設ける。まず、チタン層３５０を、誘電体層３４０の表面３４１上に、ビア３４
２の側壁表面３４３（図３Ｅも参照されたい）に沿って、および導電線３３０の
表面３３１上に形成する。次に、窒化チタン層３６０をチタン層３５０の表面上
に形成する。これらのチタン層３５０および窒化チタン層３６０は当該技術分野
において利用可能なさまざまな技術のうちの任意の技術、たとえばスパッタリン
グ、ＣＶＤおよび他の同様の処理を用いて形成してもよい。このチタン−窒化チ
タンバリアの組合された厚みは設計選択の事項として変動されてもよいが、一般
には約１００〜５００Åの範囲にある。ある例示的実施例では、チタン層３５０
は約５０〜３００Åの範囲の厚みであり、窒化チタン層は約５０〜３００Åの範
囲の厚みである。
【００２５】 この後、たとえばタングステンのような好適な金属からなる導電性材料をウエ
ハ（図示せず）の表面上に形成することにより、チタン−窒化チタンで裏打ちさ
れたビア３４２を充填する。タングステン、窒化チタン層３６０およびチタン層
３５０を１つまたは複数の動作で研磨（たとえば化学機械研磨）またはエッチン
グすることによって、誘電体層３４０の表面３４１とおおよそ平面にし、タング
ステンプラグ３８０をビア３４２内に残し、その結果図３Ｇに示されるようにタ
ングステンプラグ相互接続構造３９０をもたらす。
【００２６】 非ＨＤＰ誘電体層３１０をプロセス中に上述のように導入することにより、プ
ロセス歩留まりが欠陥低減のため改善される。これは、通常であればウエハの縁
部に沿って積層するであろうＨＤＰ酸化物および窒化チタンがもはや直接接触し
ないためである。非ＨＤＰ酸化物層の存在によってＨＤＰ酸化物と窒化チタンと
の間における界面特性が改善され、後の高温処理ステップ中におけるそれらのウ
エハ縁部に沿った層間剥離の傾向を低減する。これは、次いで、窒化チタンとＨ
ＤＰ酸化物が直接接触する処理と比した場合にダイ損失を低減する。
【００２７】 上に開示した特定の実施例は例示的なものにすぎず、というのも、この発明は
ここにおける教示の恩恵を受ける当業者にとっては明らかなさまざまではあるが
等価な態様にて修正および実施されるであろうからである。さらには、前掲の特
許請求の範囲に記載される以外は、ここに図示される構造および設計の詳細に対
してはどのような制限も意図されない。したがって、上に開示される特定の実施
例はＨＤＰ酸化物が窒化チタンと直接接触する多くのさまざまな半導体製造方法
とともに用いるために変形または修正されてもよく、そのようなすべての変形物
はこの発明の範囲および精神内にあると考えられることは明らかである。したが
って、ここにおいて求められる保護は前掲の特許請求の範囲に述べられるとおり
である。
【図面の簡単な説明】
【図１】 ＨＤＰ酸化物／ＴＥＯＳ酸化物金属間誘電体構造を含む先行技術
の複数階層相互接続構造の断面図である。
【図２】 図１に示されるような複数階層相互接続構造の形成中における中
間段階での半導体ウエハ縁部の断面図である。
【図３Ａ】 この発明に従う複数階層相互接続構造の形成における選択され
たステップの断面図である。
【図３Ｂ】 この発明に従う複数階層相互接続構造の形成における選択され
たステップの断面図である。
【図３Ｃ】 この発明に従う複数階層相互接続構造の形成における選択され
たステップの断面図である。
【図３Ｄ】 この発明に従う複数階層相互接続構造の形成における選択され
たステップの断面図である。
【図３Ｅ】 この発明に従う複数階層相互接続構造の形成における選択され
たステップの断面図である。
【図３Ｆ】 この発明に従う複数階層相互接続構造の形成における選択され
たステップの断面図である。
【図３Ｇ】 この発明に従う複数階層相互接続構造の形成における選択され
たステップの断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウトン，クリストファー・エル アメリカ合衆国、78704 テキサス州、オ ースティン、サウス・コングレス・アベニ ュ、1221、ナンバー・736 (72)発明者 クリスチャン，クレイド・ダブリュ アメリカ合衆国、78610 テキサス州、ブ ーダ、イーグル・ネスト・ドライブ、 12513 (72)発明者 スパイクス・ジュニア，トーマス・イー アメリカ合衆国、78664 テキサス州、ラ ウンド・ロック、ラウンドアバウト・レー ン、2426 (72)発明者 エバンズ，アレン・エル アメリカ合衆国、78745 テキサス州、オ ースティン、ティーベリー・ドライブ、 7214 (72)発明者 ホセイン，ティム・ゼット アメリカ合衆国、78739 テキサス州、オ ースティン、セイビン・ヒル・レーン、 1117 Ｆターム(参考） 5F033 JJ18 JJ19 JJ33 KK08 NN06 NN07 PP06 PP15 RR04 RR06 SS04 SS11 SS15 TT02 WW02 XX14

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 集積回路の複数階層相互接続構造を形成するための方法であ
    って、 半導体基板（３００）の表面上に少なくとも１つの導電線（３３０）を形成す
    るステップと、 半導体基板の表面上に非ＨＤＰ誘電体材料を含む第１の層（３１０）を形成す
    るステップと、 第１の層上に高密度プラズマ酸化物を含む第２の層（３２０）を形成するステ
    ップと、 前記少なくとも１つの導電線上にビアを形成するステップと、 前記ビアの少なくとも中にチタン層（３５０）を堆積するステップと、 前記ビア内において前記チタン層上に窒化チタンの層（３６０）を堆積するス
    テップと、 ビアを導電性材料（３８０）で充填するステップとを含む、方法。
  2. 【請求項２】 導電線（３３０）の表面および半導体基板（３００）の上に
    非ＨＤＰ誘電体材料からなる第１の層（３１０）を形成するステップは、導電線
    （３３０）の表面および半導体基板（３００）上に約５００Å未満の厚みを有す
    る非ＨＤＰ誘電体材料を含む第１の層（３１０）を形成するステップを含む、請
    求項１に記載の方法。
  3. 【請求項３】 第１の層（３１０）上に高密度プラズマ酸化物を含む第２の
    層（３２０）を形成するステップは、第１の層（３１０）上に約６０００〜１０
    ，０００Åの範囲の厚みを有する高密度プラズマ酸化物を含む第２の層（３２０
    ）を形成するステップを含む、請求項１に記載の方法。
  4. 【請求項４】 前記少なくとも１つの導電線（３３０）上にビアを形成する
    ステップは前記第１の層（３１０）を貫いてビアを形成するステップを含む、請
    求項１に記載の方法。
  5. 【請求項５】 複数階層相互接続構造を有する集積回路装置であって、 半導体基板（３００）の上に位置決めされる少なくとも１つの導電線（３３０
    ）と、 前記少なくとも１つの導電線の少なくとも上かつ隣接して位置決めされ、非Ｈ
    ＤＰ誘電体材料を含む第１の誘電体層（３１０）と、 前記第１の誘電体層の表面上に設けられ高密度プラズマ酸化物を含む第２の誘
    電体層（３２０）と、 前記少なくとも１つの導電線上に位置決めされ、側壁に沿ってチタン−窒化チ
    タン（３５０，３６０）バリアが堆積され、導電材料（３８０）によって充填さ
    れる複数のビアとを含む、集積回路装置。
  6. 【請求項６】 前記第１の誘電体層（３１０）は約５００Å未満の厚みを有
    する、請求項５に記載の集積回路。
  7. 【請求項７】 前記第２の誘電体層（３２０）は約６０００〜１０，０００
    Åの範囲の厚みを有する、請求項５に記載の集積回路。
  8. 【請求項８】 ＨＤＰ酸化物と窒化チタンとが半導体基板上において接触す
    るプロセスにおいてダイ損失を低減するための方法であって、非ＨＤＰ誘電体中
    間層（３１０）が前記ＨＤＰ酸化物層（３２０）と前記窒化チタン層（３６０）
    との間に設けられることを特徴とする、方法。
  9. 【請求項９】 前記ＨＤＰ酸化物層（３２０）は約６０００〜１０，０００
    Åの範囲の厚みを有する、請求項８に記載の方法。
  10. 【請求項１０】 前記非ＨＤＰ誘電体層（３１０）は約５００Å未満の厚み
    を有する、請求項８に記載の方法。
JP2000583086A 1998-11-13 1999-05-27 窒化チタンと高密度プラズマ酸化物との間における中間層 Pending JP2003526898A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/191,763 1998-11-13
US09/191,763 US6271112B1 (en) 1998-11-13 1998-11-13 Interlayer between titanium nitride and high density plasma oxide
PCT/US1999/011650 WO2000030175A1 (en) 1998-11-13 1999-05-27 Interlayer between titanium nitride and high density plasma oxide

Publications (2)

Publication Number Publication Date
JP2003526898A true JP2003526898A (ja) 2003-09-09
JP2003526898A5 JP2003526898A5 (ja) 2006-06-22

Family

ID=22706840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000583086A Pending JP2003526898A (ja) 1998-11-13 1999-05-27 窒化チタンと高密度プラズマ酸化物との間における中間層

Country Status (6)

Country Link
US (1) US6271112B1 (ja)
EP (2) EP1333484B1 (ja)
JP (1) JP2003526898A (ja)
KR (1) KR100577446B1 (ja)
DE (2) DE69933235T2 (ja)
WO (1) WO2000030175A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027234A (ja) * 2005-07-13 2007-02-01 Seiko Epson Corp 半導体装置及びその製造方法
US9406574B1 (en) 2007-08-09 2016-08-02 Cypress Semiconductor Corporation Oxide formation in a plasma process
US8119538B1 (en) 2007-08-09 2012-02-21 Cypress Semiconductor Corporation Oxide formation in a plasma process
US20110204517A1 (en) * 2010-02-23 2011-08-25 Qualcomm Incorporated Semiconductor Device with Vias Having More Than One Material
US8518818B2 (en) 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4829024A (en) 1988-09-02 1989-05-09 Motorola, Inc. Method of forming layered polysilicon filled contact by doping sensitive endpoint etching
JP2655213B2 (ja) 1991-10-14 1997-09-17 三菱電機株式会社 半導体装置の配線接続構造およびその製造方法
US5686761A (en) 1995-06-06 1997-11-11 Advanced Micro Devices, Inc. Production worthy interconnect process for deep sub-half micrometer back-end-of-line technology
US5679606A (en) * 1995-12-27 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. method of forming inter-metal-dielectric structure
US5976993A (en) * 1996-03-28 1999-11-02 Applied Materials, Inc. Method for reducing the intrinsic stress of high density plasma films
US5654216A (en) * 1996-04-08 1997-08-05 Chartered Semiconductor Manufacturing Pte Ltd. Formation of a metal via structure from a composite metal layer
JP2985789B2 (ja) 1996-08-30 1999-12-06 日本電気株式会社 半導体装置の製造方法
US5913140A (en) * 1996-12-23 1999-06-15 Lam Research Corporation Method for reduction of plasma charging damage during chemical vapor deposition
US5759906A (en) * 1997-04-11 1998-06-02 Industrial Technology Research Institute Planarization method for intermetal dielectrics between multilevel interconnections on integrated circuits
US6046106A (en) * 1997-09-05 2000-04-04 Advanced Micro Devices, Inc. High density plasma oxide gap filled patterned metal layers with improved electromigration resistance

Also Published As

Publication number Publication date
KR20010086025A (ko) 2001-09-07
WO2000030175A1 (en) 2000-05-25
US6271112B1 (en) 2001-08-07
DE69933235D1 (de) 2006-10-26
EP1333484B1 (en) 2011-05-04
EP1135803B1 (en) 2006-09-13
KR100577446B1 (ko) 2006-05-10
EP1135803A1 (en) 2001-09-26
DE69933235T2 (de) 2007-09-13
DE69943414D1 (de) 2011-06-16
EP1333484A2 (en) 2003-08-06
EP1333484A3 (en) 2004-03-17

Similar Documents

Publication Publication Date Title
US6627539B1 (en) Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US6187672B1 (en) Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US8252659B2 (en) Method for producing interconnect structures for integrated circuits
US8822331B2 (en) Anchored damascene structures
US11011421B2 (en) Semiconductor device having voids and method of forming same
US8119519B2 (en) Semiconductor device manufacturing method
US6570257B2 (en) IMD film composition for dual damascene process
US20020140101A1 (en) Stabilizing fluorine etching of low-k materials
US7015133B2 (en) Dual damascene structure formed of low-k dielectric materials
US7259090B2 (en) Copper damascene integration scheme for improved barrier layers
US6249056B1 (en) Low resistance interconnect for a semiconductor device and method of fabricating the same
CN1127123C (zh) 形成半导体器件接触塞的方法
JP2001516153A (ja) Ｃｖｄバリア層を有するボーダーレスバイア
US6495448B1 (en) Dual damascene process
US6734097B2 (en) Liner with poor step coverage to improve contact resistance in W contacts
US20240088023A1 (en) Semiconductor interconnection structure and methods of forming the same
US6539625B2 (en) Chromium adhesion layer for copper vias in low-k technology
JP2003526898A (ja) 窒化チタンと高密度プラズマ酸化物との間における中間層
US6403471B1 (en) Method of forming a dual damascene structure including smoothing the top part of a via
KR100467495B1 (ko) 반도체 소자의 금속 배선 형성 방법
JP2000323569A (ja) 半導体集積回路装置およびその製造方法
KR20030048895A (ko) 반도체 소자의 구리 배선 형성 방법
KR20000022742A (ko) 반도체 장치 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060420

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110927