DE69730580T2 - Verfahren zur Herstellung eines Halbleiterelements mit zwei Isolatoren unterschiedlicher Dielektrizitätskonstante - Google Patents

Verfahren zur Herstellung eines Halbleiterelements mit zwei Isolatoren unterschiedlicher Dielektrizitätskonstante Download PDF

Info

Publication number
DE69730580T2
DE69730580T2 DE69730580T DE69730580T DE69730580T2 DE 69730580 T2 DE69730580 T2 DE 69730580T2 DE 69730580 T DE69730580 T DE 69730580T DE 69730580 T DE69730580 T DE 69730580T DE 69730580 T2 DE69730580 T2 DE 69730580T2
Authority
DE
Germany
Prior art keywords
insulating layer
layer
inorganic insulating
connecting lines
dielectric constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69730580T
Other languages
English (en)
Other versions
DE69730580D1 (de
Inventor
Tatsuya Minato-ku Usami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Application granted granted Critical
Publication of DE69730580D1 publication Critical patent/DE69730580D1/de
Publication of DE69730580T2 publication Critical patent/DE69730580T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • 1. Erfindungsgebiet
  • Die vorliegende Erfindung betrifft ein Herstellungsverfahren einer Halbleitervorrichtung, insbesondere ein Herstellungsverfahren einer Halbleitervorrichtung mit einer miniaturisierten Verbindungsstruktur.
  • 2. Beschreibung des Standes der Technik
  • Bei der Tendenz zur Miniaturisierung eines Halbleiterelementes ist die miniaturisierte Mehrebenen-Verbindung für die Bildung einer Halbleitervorrichtung unverzichtbar geworden. In der Vergangenheit sind als Zwischenschicht-Isolator für eine derartige Halbleitervorrichtung mit einer Mehrebenen-Verbindung Siliziumoxidfilm-Isolatoren mit einer relativ kleinen Dielektrizitätskonstante und stabiler Qualität hauptsächlich zur Anwendung gekommen, um eine parasitäre Kapazität zwischen den oberen und unteren Verbindungsschichten oder innerhalb derselben Verbindungsschichten zu reduzieren.
  • Die Miniaturisierung eines Halbleiterelementes ruft Verminderungen bei der Verbindungsbreite und beim Verbindungsabstand der unteren Schichten hervor, aber es wird notwendig, ein gewisses Maß an Querschnittsfläche für die Verbindung sicherzustellen, um das Ansteigen des Verbindungswiderstandes zu vermeiden. Als Ergebnis ist ein Geometrieverhältnis (Verbindungshöhe/Verbindungsabstand) zwischen Verbindungs schichten sowie auch ein Geometrieverhältnis (Verbindungshöhe/Verbindungsbreite) einer Verbindungsschicht gestiegen, was häufig eine merkliche Erhöhung der parasitären Kapazität zwischen Verbindungsschichten, eine Senkung der Ausbreitungsrate der Signale oder eine Kreuzkopplung (ein Phänomen, dass Signalrauschen zwischen benachbarten Verbindungsschichten erscheint) zwischen Verbindungsschichten hervorgerufen hat.
  • Wenn ein großer stufenförmiger Teil an der Oberfläche eines Zwischenpegel-Isolators existiert, kann wegen des Fehlens einer Fokusspanne bei der Ausbildung einer oberen Verbindungsschicht kein feines Resistmuster durch Fotolithografie ausgebildet werden. Selbst wenn ein feines Resistmuster ausgebildet werden kann, werden an dem stufenförmigen Teil der oberen Schicht infolge eines großen Stufenunterschiedes ein nicht verbindender Teil oder Ätzrückstände des Verbindungsmaterials erzeugt. Die Oberfläche eines Zwischenpegel-Isolators muss daher planiert werden.
  • Im Hinblick auf die Überwindung der Probleme, die durch eine derartige feine Mehrebenen-Verbindung verursacht werden, sind verschiedene Mittel zur Verwendung eines Zwischenpegel-Isolators mit einer niedrigen Dielektrizitätskonstante vorgeschlagen worden. Beispielsweise ist eine Technik vorgeschlagen worden, die in "Semiconductor World, Nr. 8, S. 26–30 (1995)", einer Monatszeitschrift, beschrieben worden ist. Die vorgeschlagene Technik wird als Nächstes unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
  • Die 8 und 9 sind Ansichten im Schnitt einer Doppelebenen-Verbindwigsstruktur zur Veranschaulichung der obigen herkömmlichen Technik, in der Reihenfolge der Herstellwigsschritte. Wie in der 8(a) dargestellt, ist auf der Oberfläche eines Siliziumsubstrats eine dicke Isolierschicht 101 ausgebildet. Über dieser dicken Isolierschicht 101 werden eine erste Barrieremetallschicht 102, eine erste Verbindungsmetallschicht 103 und eine zweite Barrieremetallschicht 104 ausgebildet, indem sie übereinander gestapelt werden. Über der zweiten Barrieremetallschicht 104 wird eine isolierende Mas kenschicht 105 ausgebildet, gefolgt von der Herstellung einer Resistmaske 101a mittels Fotolithografie.
  • Mit der Resistmaske 101a als Ätzmaske wird die isolierende Maskenschicht 105 einem reaktiven Ionenätzen (RIE) unterzogen, wodurch harte Maskenschichten 105a und 105b gebildet werden. Die Resistmaske 101a wird dann entfernt, gefolgt von Trockenätzen der zweiten Barriereschicht 104, der ersten Verbindungsmetallschicht 103 und der ersten Barrieremetallschicht 102 nacheinander mit den Hartmaskenschichten 105a und 105b als Masken. Auf diese Art und Weise werden, wie in der 8(b) dargestellt, auf der dicken Isolierschicht 101 die ersten Barrieremetallschichten 102a und 102b ausgebildet, auf welchen ersten Verbindungsschichten 103a bzw. 103b ausgebildet werden. Auf den ersten Verbindungsschichten 103a und 103b werden zweite Barrieremetallschichten 104a bzw. 104b ausgebildet.
  • Wie in der 8(c) dargestellt, wird dann eine isolierende Schutzschicht 106 ausgebildet, um die gesamte Oberfläche abzudecken, gefolgt von dem Ausbilden einer organischen SOG-Schicht 107.
  • Wie in der 8(d) dargestellt, wird die organische SOG-Schicht 107 dann durch chemisch-mechanisches Polieren (CMP) poliert und geebnet. Hierbei dient die isolierende Schutzschicht 106 als eine Ätzstopperschicht. Auf diese Art und Weise wird ein erster Zwischenpegel-Isolator, bestehend aus einer isolierenden Schutzschicht 106 und einer organischen SOG-Schicht 107 gebildet. Die organische SOG-Schicht 107 ist eine Isolierschicht mit einer niedrigen Dielektrizitätskonstante, die mit ungefähr 3 eine niedrige Dielektrizitätskonstante hat. Im Vergleich hat eine Siliziumdioxidschicht eine relative Dielektrizitätskonstante von ungefähr 4.
  • Wie in der 9(a) dargestellt, ist über dem ersten Zwischenpegel-Isolator ein zweiter Zwischenpegel-Isolator 108 ausgebildet, gefolgt von der Ausbildung eines Durchgangsloches 109, das die zweite Barrieremetallschicht 104a in einem Zwischenpegel-Isolator erreicht, das heißt ein zweiter Zwischenpegel-Isolator 108, die isolierende Schutzschicht 106 und die harte Maskenschicht 105a oberhalb der ersten Verbindungsschicht 103a.
  • Wie in der 9(b) dargestellt, wird dann ein Metallpflock 110, der mit der zweiten Barrieremetallschicht 104a verbunden wird, in das Durchgangsloch eingefüllt und es werden nacheinander eine dritte Barrieremetallschicht 111, die mit dem Metallpflock 110 verbunden ist, eine zweite Verbindungsschicht 112 und eine vierte Barrieremetallschicht 113 ausgebildet.
  • In einer derartigen Verbindungsstruktur werden die ersten Verbindungsschichten 103a und 103b, die zueinander benachbart sind, auf der dicken Isolierschicht 101 ausgebildet, wobei die Isolierschicht aus der isolierenden Schutzschicht 106 und der organischen SOG-Schicht 107 dazwischen ausgebildet ist. Der Zwischenpegel-Isolator, der in der unteren Verbindungsregion ausgebildet worden ist, ist geebnet.
  • Gemäß der vorstehend beschriebenen Art und Weise kann eine Verbindungsstruktur hergestellt werden, die zwischen benachbarten Verbindungsleitungen einen Isolierfilm mit einer niedrigen Dielektrizitätskonstante ausgebildet hat und die einen Zwischenpegel-Isolator hat, der geebnet ist.
  • In der Verbindungsstruktur einer Halbleitervorrichtung gemäß dem herkömmlichen Verfahren, wie vorstehend beschrieben, wird jedoch selbst in einem weit beabstandeten Bereich zwischen benachbarten Verbindungsleitungen eine Isolierschicht mit niedriger Dielektrizitätskonstante ausgebildet. Die Isolierschicht mit niedriger Dielektrizitätskonstante hat jedoch im Allgemeinen einen großen Wärmeausdehnungskoeffizienten und ihre Festigkeit ist niedrig, was die Tendenz zur Folge hat, in dem Zwischenpegel-Isolator der Halbleitervorrichtung Risse zu verursachen. Insbesondere für den Fall einer Mehrebenen-Verbindungsstruktur tritt ein derartiges Phänomen häufig auf.
  • Gemäß dem herkömmlichen Verfahren wird über den gesamten Bereich mit Ausnahme der Verbindungsleitungen und der Seitenteile der Verbindungsleitungen eine Isolier schicht mit niedriger Dielektrizitätskonstante ausgebildet. Die Isolierschicht mit niedriger Dielektrizitätskonstante hat im Allgemeinen eine hohe Hygroskopie. Diese Tendenz erhöht sich mit der Senkung der Dielektrizitätskonstante. Eine Erhöhung des Wassergehaltes in dem Zwischenpegel-Isolator senkt die Isoliereigenschaft, führt zu einer Verschlechterung der Qualität der Verbindungsstruktur. Ein derartiger Verlust an Zuverlässigkeit wird im Falle eine Mehrebenen-Verbindungsstruktur eminenter.
  • Ein derartiger Verlust an Zuverlässigkeit der Verbindungsstruktur erzwingt eine Begrenzung der Tendenz zur Verringerung der Dielektrizitätskonstante eines Zwischenpegel-Isolators.
  • In der EP 0 706 215 A ist ein Verfahren zur Optimierung der Kapazität und der Leistung für Mehrebenen-Verbindungen in Halbleitervorrichtungen offenbart. Dielektrische Materialien mit niedrigeren Werten der Dielektrizitätskonstante werden verwendet, um die Verbindungskapazität zu verringern. Die Halbleitervorrichtung hat: eine Halbleiterschicht, eine erste Schicht mit hoher Dielektrizitätskonstante über der Halbleiterschicht, eine erste Isolierschicht über der Schicht mit der hohen Dielektrizitätskonstante, eine Verbindungsschicht über der ersten Isolierschicht, eine zweite Isolierschicht um die Verbindungsschicht und die zweite Schicht mit der hohen Dielektrizitätskonstante über der zweiten Isolierschicht und der Verbindungsschicht. Die Halbleitervorrichtung hat ein Material mit geringer Dielektrizitätskonstante zwischen die eng beabstandeten Metallverbindungen eingesetzt.
  • In der EP-0 687 005 A ist ein Verfahren zur Herstellung von Verbindungen bei Halbleitervorrichtungen offenbart. Die Halbleitervorrichtung hat zwischen eng beabstandeten Leitern ein Material mit niedriger Dielektrizitätskonstante, um die unerwünschte Kapazität zu vermindern. Auf einem Substrat eines Halbleiterwafers ist eine Metallschicht abgeschieden, wobei die Metallschicht eine erste Region und eine zweite Region hat. Auf der Metallschicht wird eine Isolierschicht abgeschieden, und die Isolierschicht wird mit einem Leitermuster von weit beabstandeten Leitern und nah beabstandeten Leitern strukturiert. Weit beabstandete Leiter werden in der ersten Region der Metall schicht ausgebildet. In der zweiten Region der Metallschicht werden wenigstens benachbarte Teile der eng beabstandeten Leiter ausgebildet. Zwischen den benachbarten Teilen der eng beabstandeten Leiter wird ein Material mit niedriger Dielektrizitätskonstante abgeschieden. Zumindest zwischen den weit beabstandeten Leitern wird eine strukturelle dielektrische Schicht abgeschieden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Aufgabe der vorliegenden Erfindung ist es, ein Herstellverfahren einer Verbindungsstruktur zu schaffen, das eine Verbesserung der Zuverlässigkeit bei der miniaturisierten Verbindungsstruktur hervorbringt, die Erhöhung einer Verbindungsleistung erleichtert und in der Lage ist, die Anforderungen einer miniaturisierten Mehrebenen-Verbindungsschicht und deren Herstellungsverfahren zu erfüllen.
  • Diese und andere Aufgaben der vorliegenden Erfindung werden durch ein Verfahren gemäß den unabhängigen Ansprüchen gelöst. Die abhängigen Patentansprüche behandeln weitere vorteilhafte Entwicklungen der vorliegenden Erfindung.
  • In der vorliegenden Erfindung ist auch ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen, das aufweist einen Schritt zum Ausbilden eines Basis-Interpegel-Isolators und einer ersten Ätzstopperschicht auf einem Halbleitersubstrat, in dem diese nacheinander aufgebracht werden; einen Schritt zum Ausbilden einer anorganischen Isolierschicht mit einer vorbestimmten Dicke auf der ersten Ätzstopperschicht; einen Schritt Trockenätzen der anorganischen Isolierschicht zum Ausbilden von Nuten für eine Anzahl von Verbindungsmustern in der anorganischen Isolierschicht, wobei das Ätzen des Basis-Interpegel-Isolators durch die Verwendung der ersten Ätzstopperschicht als Stopper verhindert wird; einen Schritt Einfüllen eines metallischen Materials in die Nuten und Entfernen des unnötigen metallischen Materials, um die Oberfläche zu ebnen, wodurch eine Anzahl von Verbindungsleitungen gebildet werden; einen Schritt Entfernen der anorganischen Isolierschicht zwischen vorbestimmten Verbindungsleitungen, wobei das Ätzen des Basis-Zwischenpegel-Isolators verhindert wird, indem die erste Ätzstopperschicht als ein Stopper verwendet wird; und einen Schritt Einbetten einer Isolierschicht mit niedriger Dielektrizitätskonstante in dem Bereich, in welchem die anorganische Isolierschicht entfernt ist, zwischen benachbarten Verbindungsleitungen.
  • Bei der vorliegenden Erfindung wird auch ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen, die aufweist einen Schritt Ausbilden eines Basis-Zwischenpegel-Isolators, einer ersten Ätzstopperschicht, eines mittleren Zwischenpegel-Isolators und einer zweiten Ätzstopperschicht auf einem Halbleitersubstrat durch Aufbringen der Schichten in der genannten Reihenfolge; einen Schritt Ausbilden einer anorganischen Isolierschicht mit einer vorbestimmten Filmdicke auf der zweiten Ätzstopperschicht; einen Schritt Trockenätzen der anorganischen Isolierschicht, wodurch Nuten für eine Anzahl von Verbindungsmustern in der anorganischen Isolierschicht gebildet werden, während das Ätzen des mittleren Zwischenpegel-Isolators durch die Verwendung der zweiten Ätzstopperschicht als Stopper verhindert wird; einen Schritt Einfüllen eines metallischen Materials in die Nuten und Entfernen des unnötigen metallischen Materials, um die Oberfläche zu ebnen, wodurch eine Anzahl von Verbindungsleitungen gebildet werden; einen Schritt Entfernen einer vorbestimmten Region der anorganischen Isolierschicht zwischen den Verbindungsleitungen, der zweiten Ätzstopperschicht und des mittleren Zwischenpegel-Isolators durch Trockenätzen, wobei verhindert wird, dass der Basis-Zwischenpegel-Isolator durch die Verwendung der ersten Ätzstopperschicht als Stopper geätzt wird; und einen Schritt Einbetten einer Isolierschicht mit niedriger Dielektrizitätskonstante in die entfernte Region zwischen den Verbindungsleitungen.
  • In der vorliegenden Erfindung ist auch ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen, das aufweist einen Schritt Aufbringen und Ausbilden eines Basis-Zwischenpegel-Isolators, einer ersten Ätzstopperschicht, eines mittleren Zwischenpegel-Isolators und einer zweiten Ätzstopperschicht in der genannten Reihenfolge auf einem Halbleitersubstrat; einen Schritt Ausbilden einer ersten anorganischen Isolierschicht mit einer vorbestimmten Dicke auf der zweiten Ätzstopperschicht; einen Schritt Trockenätzen der ersten anorganischen Isolierschicht zum Ausbilden von Nuten für eine Anzahl von Verbindungsmustern in der ersten anorganischen Isolierschicht, wobei das Ätzen des mittleren Zwischenpegel-Isolators durch die Verwendung der zweiten Ätzstopperschicht als Stopper verhindert wird; einen Schritt Einfüllen eines metallischen Materials in die Nuten und Entfernen von unnötigem metallischen Material zum Ebnen der Oberfläche, dadurch Ausbilden einer Anzahl von Verbindungsleitungen und dann Aufbringen einer zweiten anorganischen Isolierschicht auf die Oberfläche der ersten anorganischen Isolierschicht und der Verbindungsleitungen; einen Schritt Entfernen einer vorbestimmten Region der zweiten anorganischen Isolierschicht, der ersten anorganischen Isolierschicht zwischen den Verbindungsleitungen, der zweiten Ätzstopperschicht und des mittleren Zwischenpegel-Isolators durch Trockenätzen, wobei das Ätzen des Basis-Zwischenpegel-Isolators durch die Verwendung der ersten Ätzstopperschicht als Stopper verhindert wird; und einen Schritt Einbetten einer Isolierschicht mit niedriger Dielektrizitätskonstante in die entfernte Region zwischen den Verbindungsleitungen.
  • In der vorliegenden Erfindung wird auch ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen, das aufweist einen Schritt Ausbilden des Basis-Zwischenpegel-Isolators auf einem Halbleitersubstrat; einen Schritt Ausbilden einer ersten anorganischen Isolierschicht auf dem Basis-Zwischenpegel-Isolator mit einer vorbestimmten Filmdicke; einen Schritt Trockenätzen der ersten anorganischen Isolierschicht zum Ausbilden von Nuten darin für eine Anzahl von Verbindungsmustern; einen Schritt Einfüllen eines metallischen Materials in die Nuten und Entfernen des unnötigen metallischen Materials zum Ebnen der Oberfläche, wodurch eine Anzahl von Verbindungsleitungen gebildet werden, und Aufbringen einer zweiten anorganischen Isolierschicht auf die Oberfläche der ersten anorganischen Isolierschicht und der Verbindungsleitungen; einen Schritt Entfernen einer vorbestimmten Region der zweiten anorganischen Isolierschicht und der ersten anorganischen Isolierschicht zwischen den Verbindungsleitungen durch Trockenätzen; und einen Schritt Einbetten einer Isolierschicht mit niedriger Dielektrizitätskonstante in die Region mit den entfernten ersten und zweiten anorganischen Isolierschichten zwischen den Verbindungsleitungen.
  • Dieses Herstellungsverfahren kann ferner einen Schritt Ausbilden einer dritten anorganischen Isolierschicht auf den Seitenwänden der Verbindungsleitungen vor dem Schritt Einbetten der Isolierschicht mit niedriger Dielektrizitätskonstante aufweisen.
  • In der vorliegenden Erfindung ist, wie vorstehend beschrieben, eine Isolierschicht mit niedriger dielektrischer Konstante nur in einer vorbestimmten Region einer Anzahl von Verbindungsleitungen ausgebildet und in der anderen Region ist eine Isolierschicht mit niedriger Hygroskopie, ausgezeichneten Isoliereigenschaften und dynamischer Festigkeit ausgebildet. Die vorliegende Erfindung erlaubt daher die einfache Herstellung einer Mehrebenen-Verbindung mit einer hohen Ausbreitungsrate der Signale und hoher Zuverlässigkeit, selbst für den Fall einer miniaturisierten Struktur.
  • 1 ist eine Ansicht im Schnitt eines Verbindungsteils zur Veranschaulichung einer Ausführungsform.
  • 2 ist eine Ansicht im Schnitt der Verfahrensschritte der vorliegenden Erfindung in der Reihenfolge der Verfahrensschritte.
  • 3 ist eine Ansicht im Schnitt weiterer Verfahrensschritte der vorliegenden Erfindung in der Reihenfolge der Verfahrensschritte.
  • 4 ist eine Ansicht im Schnitt von weiteren Verfahrensschritten der vorliegenden Erfindung in der Reihenfolge der Verfahrensschritte.
  • 5 ist eine Ansicht im Schnitt eines weiteren Verbindungsteils zur Veranschaulichung einer weiteren Ausführungsform.
  • 6 ist eine Ansicht im Schnitt eines weiteren Verfahrens der vorliegenden Erfindung in der Reihenfolge der Herstellungsschritte.
  • 7 ist eine Ansicht im Schnitt eines weiteren Verbindungsteils zur Veranschaulichung einer weiteren Ausführungsform.
  • 8 ist eine Ansicht im Schnitt zur Veranschaulichung des Standes der Technik in der Reihenfolge der Herstellungsschritte.
  • 9 ist eine weitere Ansicht im Schnitt zur Veranschaulichung des Standes der Technik in der Reihenfolge der Herstellungsschritte.
  • KURZE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die Ausführungsformen der vorliegenden Erfindung werden als Nächstes unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
  • Erste Ausführungsform
  • 1 ist eine Ansicht im Schnitt eines Verbindungsteils und die 2 bis 4 sind Ansichten im Schnitt in der Reihenfolge der Schritte für die Herstellung eines derartigen Verbindungsteils.
  • Wie in der 1 dargestellt, ist auf einer dicken Isolierschicht 1, die auf der Oberfläche eines Halbleitersubstrats, wie beispielsweise eines Siliziumsubstrats, ausgebildet ist, eine erste Stopperschicht 2 mit einer dünnen Filmdicke ausgebildet. Hierbei ist die dicke Isolierschicht 1 eine Element-Isolations-Isolierschicht, wie beispielsweise eine Feldoxidschicht. Auf der ersten Stopperschicht 2 sind eine Anzahl von unteren Verbindungsleitungen 3 ausgebildet.
  • In einem Bereich mit breiten Abständen zwischen benachbarten Verbindungsleitungen in den unteren Verbindungsleitungen ist ein erster Zwischenpegel-Isolator 4 ausgebildet, während in einem Bereich mit engem Abstand eine Isolierschicht mit niedriger Dielektrizitätskonstante 5 ausgebildet ist. Hierbei besteht der erste Zwischenpegel-Isolator 4 aus einer gewöhnlich verwendeten Siliziumdioxidschicht und hat eine relative Dielektrizitätskonstante in einer Höhe von ungefähr 4. Andererseits besteht die Isolierschicht 5 mit der niedrigen Dielektrizitätskonstante aus einer organischen Isolierschicht oder dergleichen und ist so bemessen, dass sie eine kleinere relative Dielektrizitätskonstante als der erste Zwischenpegel-Isolator 4 hat.
  • Ein zweiter Zwischenpegel-Isolator 6, eine zweite Stopperschicht 7 und ein dritter Zwischenpegel-Isolator 8 werden durch Aufbringen derselben nacheinander ausgebildet, um damit die untere Verbindungsschicht abzudecken. In einer vorbestimmten Region der übereinander angeordneten Isolierschichten wird dann ein Metallpflock 9 eingefüllt, um mit einer unteren Verbindungsleitung 3 eine elektrische Verbindung zu erzeugen. Auf dem dritten Zwischenpegel-Isolator 8 wird eine obere Verbindungsleitung 10 ausgebildet und mit dem Metallpflock 9 elektrisch verbunden. Hierbei bestehen der zweite Zwischenpegel-Isolator 6 und der dritte Zwischenpegel-Isolator 8 jeweils aus einer gewöhnlich verwendeten Siliziumdioxidschicht oder dergleichen mit einer geringen Hygroskopie.
  • Ähnlich wie im vorstehend beschriebenen Fall der unteren Verbindungsschicht ist in einer Region mit breiten Abständen zwischen benachbarten Verbindungsleitungen 10 ein vierter Zwischenpegel-Isolator 11 ausgebildet, während in einer Region mit engen Abständen zwischen benachbarten Verbindungsleitungen eine Isolierschicht 5a mit niedriger Dielektrizitätskonstante ausgebildet ist. Hierbei besteht der vierte Zwischenpegel-Isolator 11 aus einem gewöhnlich verwendeten Siliziumdioxidfilm und hat eine relative Dielektrizitätskonstante in einer Höhe von ungefähr 4. Andererseits besteht die Isolierschicht 5a mit niedriger Dielektrizitätskonstante aus einem organischen Isolierfilm oder dergleichen und ist so eingestellt, dass sie eine kleinere relative Dielektrizitätskonstante als der vierte Zwischenpegel-Isolator 11 hat.
  • Wie vorstehend beschrieben, ist bei dieser Verbindungsstruktur eine gewöhnlich verwendete Isolierschicht, wie beispielsweise ein Siliziumdioxidfilm, in einer Region mit breitem Abstand zwischen benachbarten Verbindungsleitungen ausgebildet. Hierbei besteht die Isolierschicht aus einem Isoliermaterial mit einer geringen Hygroskopie und einer hohen Festigkeit. In einem Bereich mit engen Abständen zwischen benachbarten Leitungen ist eine Isolierschicht mit niedriger Dielektrizitätskonstante selektiv ausgebildet.
  • Als Nächstes erfolgt eine Beschreibung eines Herstellungsverfahrens der vorstehend beschriebenen Verbindungsstruktur unter Bezugnahme auf die begleitenden Zeichnungen 2 bis 4. Wie in der 2(a) dargestellt, wird auf einem Siliziumsubstrat eine dicke Isolierschicht 1, wie beispielsweise eine Siliziumdioxidschicht ausgebildet, gefolgt von der Ausbildung einer ersten Stopperschicht 2 auf der dicken Isolierschicht 1. Hierbei ist die erste Stopperschicht 2 ein Siliziumnitridfilm mit ungefähr 50 nm Dicke, der durch ein Plasma-CVD-Verfahren, das ein chemisches Dampfabscheidungs-(CVD)-Verfahren ist, abgeschieden worden ist.
  • Dann wird auf der ersten Stopperschicht 2 ein erster Zwischenpegel-Isolator 4 ausgebildet. Der erste Zwischenpegel-Isolator 4 ist ein Siliziumdioxidfilm mit einer Dicke von 500 nm, der durch das Plasma-CVD-Verfahren abgeschieden wird. Auf dem ersten Zwischenpegel-Isolator 4 werden Resistmasken 12 mittels Fotolithografie ausgebildet. Der Abstand zwischen den Mustern dieser Resistmasken 12 ist mit 0,3 μm oder dergleichen bemessen.
  • Wie in der 2b dargestellt, wird der erste Zwischenpegel-Isolator 4 dann durch RIE mit den Resistmasken 12 als Ätzmasken bearbeitet. Für RIE wird ein Gasgemisch aus C4F8 und CO als Reaktionsgas verwendet. Ein derartiges Gas ätzt die erste Stopperschicht 2, die aus einem Siliziumnitridfilm besteht, kaum, weil beim Ätzen des ersten Zwischenpegel-Isolators 4, der ein Siliziumdioxidfilm ist, eine Auswahlrate verglichen mit der der ersten Stopperschicht 2 mit ungefähr 30 hoch wird.
  • Die Resistmasken 12 werden dann entfernt, gefolgt von dem Abscheiden einer Metallverbindungsschicht 13 durch das CVD-Verfahren, um den ersten Zwischenpegel-Isolator 4, wie in der 2(c) dargestellt, abzudecken. Hierbei besteht die Metallverbindungsschicht 13 aus Al oder Cu oder einem Film aus einem Metall mit hohem Schmelzpunkt, wie beispielsweise Wolfram.
  • Wie in der 2(d) dargestellt, wird die Metallverbindungsschicht 13 dann durch das CMP-Verfahren poliert, um die unnötigen Teile zu entfernen, wodurch die unteren Verbindungsleitungen 3, die in die gemusterten ersten Zwischenpegel-Isolatoren 4 eingebettet sind, gebildet werden. Anders ausgedrückt, es wird eine eingebettete Verbindung (die im Nachfolgenden als "Damaszener-Verbindung" bezeichnet wird) mit einer Verbindungshöhe von ungefähr 0,5 μm gebildet.
  • Wie in der 3(a) dargestellt, werden dann Resistmasken so ausgebildet, dass ein Teil des ersten Zwischenpegel-Isolators 4 in einem Bereich mit engem Abstand zwischen benachbarten Verbindungsleitungen frei liegt, ein anderer Teil der ersten Isolierschichten 4 in einem Bereich mit breitem Abstand zwischen benachbarten Verbindungsleitungen der unteren Verbindungsleitungen 3 der Damaszener-Verbindung abgedeckt werden.
  • Wie in der 3(b) dargestellt, wird durch RIE mit den Resistmasken 14 und einem Teil der unteren Verbindungsleitungen 3 als Ätzmasken nur der vorstehend beschriebene erste Zwischenpegel-Isolator 4 in dem Bereich mit engem Abstand zwischen benachbarten Verbindungsleitungen entfernt. Hierbei wird als Reaktionsgas für RIE ein Gasgemisch aus C4F8 und CO verwendet. Wenn das vorstehende Reaktionsgas verwendet wird, werden die unteren Verbindungsleitungen nicht geätzt, und auch die dicke Isolierschicht 1, welche durch die erste Stopperschicht 2 geschützt ist, wird nicht geätzt.
  • Wie in der 3(c) dargestellt, wird über der ganzen Oberfläche eine Isolierschicht 5 mit niedriger Dielektrizitätskonstante ausgebildet. Beispielsweise wird über die gesamte Oberfläche durch eine Walzbeschichtung eine Beschichtungslösung zum Ausbilden eines organischen SOG-Films aufgebracht. Hierbei wird die Beschichtungslösung in einen Raum zwischen den unteren Verbindungsleitungen 3, von denen der erste Zwischenpegel-Isolator 4 entfernt worden ist, eingefüllt. Die Beschichtungslösung wird dann durch eine Wärmebehandlung ausgehärtet, wodurch der vorstehend beschriebene organische SOG-Film ausgebildet wird. Der so ausgebildete organische SOG-Film hat eine relative Dielektrizitätskonstante in einer Höhe von 3 oder kleiner.
  • Der organische SOG-Film, der eine Isolierschicht 5 mit einer niedrigen Dielektrizitätskonstante ist, wird dann durch das CMP-Verfahren poliert, um die unnötigen Teile der Schicht zu entfernen und zu ebnen. Wie in der 3(d) dargestellt, ist in einem Bereich mit engem Abstand zwischen benachbarten unteren Verbindungsleitungen eine Isolierschicht 5 mit niedriger Dielektrizitätskonstante selektiv ausgebildet.
  • Wie in der 4(a) dargestellt, sind ein zweiter Zwischenpegel-Isolator 6, eine zweite Stopperschicht 7 und ein dritter Zwischenpegel-Isolator 8 durch aufeinander folgendes Aufbringen so ausgebildet, dass sie die unteren Verbindungsleitungen 3, den ersten Zwischenpegel-Isolator 4 und die Isolierschicht 5 mit niedriger Dielektrizitätskonstante abdecken. Hierbei sind der zweite Zwischenpegel-Isolator 6 und der dritte Zwischenpegel-Isolator 8 Siliziumdioxidfilme mit einer Dicke von 200 nm bzw. 300 nm, die durch das Plasma-CVD-Verfahren abgeschieden sind. Die zweite Stopperschicht 7 ist andererseits ein Siliziumnitridfilm mit einer Dicke von ungefähr 50 nm, der durch das Plasma-CVD-Verfahren abgeschieden ist.
  • Wie in der 4(b) dargestellt, ist dann in einer vorbestimmten Region des zweiten Zwischenpegel-Isolators 6 der zweiten Stopperschicht 7 und des dritten Zwischenpegel-Isolators 8 ein Durchgangsloch ausgebildet, in welches ein Metallpflock 9 eingefüllt ist, um mit einer der unteren Verbindungsleitungen 3 eine elektrische Verbindung zu erzeugen. Hierbei ist der Metallpflock 9 beispielsweise durch Polieren mittels des CMP-Verfahrens von unnötigen Teilen eines Wolframfilms, der durch das CVD-Verfahren abgeschieden ist, hergestellt.
  • Der dritte Zwischenpegel-Isolator 8 wird dann mit den oberen Verbindungsleitungen 10 und einem vierten Zwischenpegel-Isolator 11 überlagert. Die obere Verbindungsschicht ist auf ähnliche Art und Weise wie die vorstehend beschriebene untere Verbindungsschicht ausgebildet.
  • Wie in der 4(c) dargestellt, werden in einer Region mit engen Abständen zwischen benachbarten oberen Verbindungsleitungen 10 der vierte Zwischenpegel-Isolator 11 und der dritte Zwischenpegel-Isolator 8 sukzessive durch RIE geätzt, wie dies anhand der 3(a) und (b) beschrieben worden ist. Hierbei wird ein Gasgemisch aus C4F8 und CO als Reaktionsgas für RIE verwendet. Wenn das Trockenätzen unter Verwendung eines derartigen Reaktionsgases durchgeführt wird, wird die zweite Stopperschicht 7 kaum geätzt, so dass der zweite Zwischenpegel-Isolator 6 gegenüber Ätzen geschützt ist.
  • In den geätzten Teil zwischen den oberen Verbindungsleitungen 10 ist, wie in 1 beschrieben, eine Isolierschicht 5a mit niedriger Dielektrizitätskonstante eingebettet. Hierbei ist die Isolierschicht 5a mit niedriger Dielektrizitätskonstante auf ähnliche Art und Weise wie die Isolierschicht 5 mit niedriger Dielektrizitätskonstante zwischen den unteren Verbindungsleitungen 3 ausgebildet.
  • Wie vorstehend beschrieben, ist in einer vorbestimmten Region eine Isolierschicht mit niedriger Dielektrizitätskonstante selektiv ausgebildet, so dass selbst für den Fall einer miniaturisierten Verbindungsstruktur sowohl die Senkung der Ausbreitungsrate der Signale infolge einer markanten Erhöhung der parasitären Kapazität zwischen Verbindungsleitungen als auch das häufige Auftreten von Kreuzkopplung zwischen Verbindungsleitungen verhindert werden kann.
  • Zusätzlich wird ein Zwischenpegel-Isolator mit einem kleinen Wärmeausdehnungskoeffizienten und einer hohen Festigkeit in einer Region mit großen Abständen zwischen den Verbindungsleitungen verwendet, wodurch es möglich wird, das Problem der Risserzeugung im Zwischenpegel-Isolator zu überwinden, welches stattfinden würde, wenn in allen Regionen als Zwischenpegel-Isolator eine Isolierschicht mit niedriger Dielektrizitätskonstante verwendet wird.
  • Weiterhin ist bei der vorliegenden Erfindung ein Zwischenpegel-Isolator so ausgebildet, dass er zwischen den Verbindungsleitungen in der unteren Verbindungsschicht eingebettet ist, wodurch die Ausbildung eines großen stufenförmigen Teils an der Oberfläche des Zwischenpegel-Isolators verhindert wird, wodurch es sehr viel einfacher wird, die obere Verbindungsschicht der Mehrebenen-Verbindung auszubilden.
  • Zweite Ausführungsform
  • Als Nächstes wird die zweite Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die 5 und 6 beschrieben. 5 ist eine Ansicht im Schnitt eines an deren Verbindungsteils; und 6 ist eine Ansicht im Schnitt einer derartigen Verbindungsstruktur in der Reihenfolge der Herstellungsschritte. Die Elemente ähnlich denen der ersten Ausführungsform sind mit den gleichen Bezugsziffern bezeichnet.
  • Wie in der 5 dargestellt, ist auf einer dicken Isolierschicht 1, die auf der Oberfläche eines Halbleitersubstrats ausgebildet ist, eine erste Stopperschicht 2 mit einer geringen Filmdicke ausgebildet. Hierbei ist die dicke Isolierschicht 1 eine Element-Isolations-Isolierschicht, wie beispielsweise eine Feldoxidschicht. An der ersten Stopperschicht 2 ist eine Zwischenisolierschicht 15 ausgebildet. Die Zwischenisolierschicht 15 ist von einer dritten Stopperschicht 16 überlagert, gefolgt von der Ausbildung einer Anzahl von unteren Verbindungsleitungen 3 der dritten Stopperschicht 16.
  • Ähnlich wie bei der ersten Ausführungsform ist in einer Region mit großen Abständen zwischen benachbarten unteren Verbindungsleitungen ein erster Zwischenpegel-Isolator 4 ausgebildet, während in einer Region mit engen Abständen zwischen benachbarten Verbindungsleitungen eine Isolierschicht 5 mit niedriger Dielektrizitätskonstante ausgebildet ist. In diesem Fall ist, wie in der 5 dargestellt, zwischen den unteren Verbindungsleitungen und den Isolierschichten 5 mit niedriger Dielektrizitätskonstante eine Isolierschutzschicht 17 ausgebildet.
  • Ein zweiter Zwischenpegel-Isolator 6 und eine zweite Stopperschicht 7 sind durch nacheinander Aufbringen derselben so ausgebildet, dass sie die so geformten unteren Verbindungsschichten abdecken. In eine vorbestimmte Region der übereinander aufgebrachten Isolierschichten ist ein Metallpflock 9 eingeführt, um mit einer der unteren Verbindungsleitungen 3 eine elektrische Verbindung zu bilden. Die oberen Verbindungsleitungen 10 sind auf der zweiten Stopperschicht 7 ausgebildet und eine derselben ist mit dem Metallpflock 9 elektrisch verbunden.
  • Auf eine ähnliche Art und Weise, wie die vorstehend beschriebene untere Verbindungsschicht, ist in einem Bereich mit großen Abständen zwischen den oberen Verbindungsleitungen 10 ein vierter Zwischenpegel-Isolator 11 ausgebildet, während in einer Region mit engen Abständen zwischen benachbarten Verbindungsleitungen eine Isolierschicht 5a mit niedriger Dielektrizitätskonstante ausgebildet ist. Hierbei ist zwischen den oberen Verbindungsleitungen 10 und der Isolierschicht 5 mit niedriger Dielektrizitätskonstante eine Isolierschutzschicht 17a ausgebildet.
  • Wie vorstehend beschrieben, ist in einer Region mit großen Abständen zwischen benachbarten Verbindungsleitungen eine Isolierschicht mit geringer Hygroskopie und hoher Festigkeit ausgebildet, während in einer Region mit engen Abständen zwischen benachbarten Verbindungsleitungen eine Isolierschicht mit niedriger Dielektrizitätskonstante selektiv ausgebildet ist. In diesem Fall ist zwischen den Verbindungsschichten und der Isolierschicht mit niedriger Dielektrizitätskonstante ein Isolierschutzfilm ausgebildet.
  • Als Nächstes wird der Herstellungsvorgang der vorstehend beschriebenen Verbindungsstruktur anhand der 6 beschrieben. Herstellungsschritte bis zu dem in der 3(b) dargestellten, werden wie bei der ersten Ausführungsform durchgeführt.
  • Im Einzelnen beschrieben ist, wie in der 6(a) dargestellt, eine dicke Isolierschicht 1 von einer ersten Stopperschicht 2 überlagert, gefolgt von der Ausbildung einer Zwischenisolierschicht 15, auf der ersten Stopperschicht 2 mittels des CVD-Verfahrens. Hierbei ist die Zwischenschicht 15 ein Siliziumdioxidfilm mit einer Dicke von ungefähr 300 nm. Eine dritte Stopperschicht 16 ist durch das Plasma-CVD-Verfahren abgeschieden. Die dritte Stopperschicht 16 ist ein Siliziumnitridfilm mit einer Dicke von ungefähr 50 nm.
  • Die unteren Verbindungsleitungen 3 und ein erster Zwischenpegel-Isolator 4 sind durch das Ausbildungsverfahren der Damaszener-Verbindung ausgebildet. Dann werden Resistmasken 14 ausgebildet und mit diesen Resistmasken 14 und einem Teil der unteren Verbindungsleitungen 3 als Ätzmasken werden der erste Zwischenpegel-Isolator 4, die dritte Stopperschicht 16 und die Zwischenisolierschicht 15 durch RIE aus einer Region mit engen Abständen zwischen benachbarten Verbindungsleitungen entfernt. Hierbei ist der Abstand zwischen den unteren Verbindungsleitungen auf ungefähr 3,5 μm gesetzt. Wie in der 6(a) dargestellt, ist der Zwischenpegel-Isolator zwischen den unteren Verbindungsleitungen 3 durch Ätzen auch in einer Region entfernt, die tiefer als die Position der Bodenfläche der Verbindungsleitungen liegt.
  • Wie in der 6(b) dargestellt, ist eine Isolierschutzschicht 17 mit einer kleinen Filmdicke so ausgebildet, dass sie die gesamte Oberfläche abdeckt. Die Isolierschutzschicht 17 besteht aus einem Siliziumoxidfilm mit einer Dicke von ungefähr 50 nm, der durch das Plasma-CVD-Verfahren abgeschieden ist. Dann ist eine Isolierschicht 5 mit niedriger Dielektrizitätskonstante durch Ausfüllen derselben gebildet. Als Isolierschicht 5 mit niedriger Dielektrizitätskonstante wird ein organischer Isolierfilm mit hygroskopischer Eigenschaft, beispielsweise ein Polyimidfilm, verwendet. Alternativ wird eine anorganische Isolierschicht, wie beispielsweise ein SiOF- oder SiBN-Film verwendet. Bei der vorstehend beschriebenen Art und Weise wird die Isolierschicht 5 mit der niedrigen Dielektrizitätskonstante zwischen den unteren Verbindungsleitungen 3 in eine Region eingefüllt, die tiefer als die Position der Bodenfläche der Verbindungsleitungen liegt.
  • Wie in der 6(c) dargestellt, sind ein zweiter Zwischenpegel-Isolator 6 und eine zweite Stopperschicht 7 auf der Isolierschutzschicht 17 und der Isolierschicht 5 mit niedriger Dielektrizitätskonstante durch nacheinander Aufbringen ausgebildet. Hierbei ist der zweite Zwischenpegel-Isolator 6 ein Siliziumdioxidfilm mit einer Dicke von ungefähr 500 nm, der durch das Plasma-CVD-Verfahren abgeschieden wird. Die zweite Stopperschicht 7 ist andererseits ein Siliziumnitridfilm mit einer Dicke von ungefähr 50 nm, der durch das Plasma-CVD-Verfahren abgeschieden wird.
  • In einer vorbestimmten Region des zweiten Zwischenpegel-Isolators 6, der zweiten Stopperschicht 7 und der Isolierschutzschicht 17 ist ein Durchgangsloch ausgebildet, in das ein Metallpflock 9 eingefüllt ist, um mit den unteren Verbindungsleitungen 3 eine elektrische Verbindung zu erzeugen. Hierbei ist der Metallpflock 9 beispielsweise durch Polieren eines unnötigen Teils eines Wolframfilms, der durch das CVD-Verfahren abgeschieden wird, mittels des CMP-Verfahrens ausgebildet.
  • Die zweite Stopperschicht 7 wird dann mit den oberen Verbindungsleitungen 10 und einem vierten Zwischenpegel-Isolator 11 überlagert. Das Ausbildungsverfahren einer derartigen oberen Verbindungsschicht ist ähnlich wie bei der Verbindungsschicht in der ersten Ausführungsform. Wie in der 6(c) dargestellt, ist eine Resistmaske 18 ausgebildet und der vierte Zwischenpegel-Isolator 11 und die zweite Stopperschicht 7 werden zwischen den oberen Verbindungsleitungen 10 durch RIE sukzessive geätzt.
  • Dann wird über der gesamten Oberfläche nach dem Entfernen der Resistmasken 18 eine Isolierschutzschicht 17a ausgebildet, wie dies in der 5 dargestellt ist. Die Isolierschutzschicht 17a wird auf ähnliche Art und Weise wie bei der vorstehend beschriebenen Isolierschutzschicht 17 ausgebildet. Zwischen die oberen Verbindungsleitungen 10 wird eine Isolierschicht 5a mit niedriger Dielektrizitätskonstante eingefüllt. Die Isolierschicht 5a mit niedriger Dielektrizitätskonstante wird auf ähnliche Art und Weise wie die Isolierschicht 5 mit niedriger Dielektrizitätskonstante zwischen den unteren Verbindungsleitungen 3 ausgebildet.
  • Gemäß der zweiten Ausführungsform ist eine Isolierschicht mit niedriger Dielektrizitätskonstante zwischen benachbarte Verbindungsleitungen gefüllt, deren Oberfläche mit der Isolierschutzschicht abgedeckt ist. Daher ist es möglich, die Isolierschutzschicht mit niedriger Dielektrizitätskonstante zu verwenden, die eine hohe hygroskopische Eigenschaft oder eine geringe Isoliereigenschaft hat.
  • Eine Isolierschicht mit niedriger Dielektrizitätskonstante, die zwischen den unteren Verbindungsleitungen ausgebildet ist, ist in eine Region eingefüllt, die tiefer als die Position der Bodenfläche der Verbindungsleitungen liegt, so dass die parasitäre Kapazität, die zwischen den unteren Teilen benachbarter Verbindungsleitungen gebildet wird, das heißt zwischen den Endteilen benachbarter Verbindungsleitungen, verringert werden kann.
  • Dritte Ausführungsform
  • Als Nächstes wird die dritte Ausführungsform unter Bezugnahme auf die 7 beschrieben. 7 ist eine Ansicht im Schnitt eines Verbindungsteils zur Veranschaulichung der dritten Ausführungsform.
  • Wie in der 7 dargestellt, sind auf einer dicken Isolierschicht 1 durch das Damaszener-Verfahren eine Anzahl von unteren Verbindungsleitungen 3 und ein erster Zwischenpegel-Isolator 4 ausgebildet. Auf den unteren Verbindungsleitungen 3 ist eine harte Maskenschicht 19 ausgebildet. Die harte Maskenschicht 19 ist ein Siliziumdioxidfilm von ungefähr 300 nm Dicke. In der Region mit engen Abständen zwischen Verbindungsleitungen ist eine Isolierschicht 5 mit niedriger Dielektrizitätskonstante ausgebildet. Hierbei ist die Oberfläche der dicken Isolierschicht 1 geätzt. Die Isolierschicht 5 mit niedriger Dielektrizitätskonstante ist in eine Region eingefüllt, die von einer Position tiefer als die Bodenfläche der unteren Verbindungsleitungen 3 bis zu einer Position, die sogar höher als die obere Oberfläche der unteren Verbindungsleitungen 3 reicht. Der erste Zwischenpegel-Isolator 4 besteht aus einem gewöhnlicherweise verwendeten Siliziumdioxidfilm, während die Isolierschicht 5 mit der niedrigen Dielektrizitätskonstante aus einer organischen Isolierschicht oder dergleichen besteht. Die relative Dielektrizitätskonstante der Isolierschicht 5 mit niedriger Dielektrizitätskonstante ist so bemessen, dass sie kleiner als diejenige des ersten Zwischenpegel-Isolators 4 ist. Nebenbei gesagt, ist bei dieser Ausführungsform keine Ätzstopperschicht ausgebildet, so dass das Ätzen durch die Zeit gesteuert wird.
  • Ein zweiter Zwischenpegel-Isolator 6 ist so ausgebildet, dass er die so ausgebildete untere Verbindungsschicht abdeckt, und wird durch das CMP-Verfahren geebnet. In einer vorbestimmten Region des zweiten Zwischenpegel-Isolators 6 wird ein Metallpflock 9 ausgebildet, um mit den unteren Verbindungsleitungen 3 eine elektrische Verbindung zu schaffen. Auf dem zweiten Zwischenpegel-Isolator 6 werden obere Verbindungsleitungen 10 und eine Hartmaskenschicht 19a ausgebildet und mit dem Metallpflock 9 elektrisch verbunden. Hierbei ist der zweite Zwischenpegel-Isolator 6 aus einem her kömmlich verwendeten Siliziumdioxidfilm oder dergleichen mit niedriger hygroskopischer Eigenschaft gebildet.
  • Auf ähnliche Art und Weise wie die vorstehend beschriebenen unteren Verbindungsleitungen wird ein vierter Zwischenpegel-Isolator 11 in einer Region mit breiten Abständen zwischen den oberen Verbindungsleitungen 10 ausgebildet, während in einer Region mit engen Abständen zwischen Verbindungsleitungen eine Isolierschicht 5a mit niedriger Dielektrizitätskonstante ausgebildet wird. Die Oberfläche des zweiten Zwischenpegel-Isolators 6 wird so geätzt, dass die Isolierschicht 5a mit niedriger Dielektrizitätskonstante eine Position tiefer als die Bodenfläche der oberen Verbindungsleitungen 10 ausfüllt. Die Isolierschicht 5a mit niedriger Dielektrizitätskonstante füllt eine Position höher als die obere Oberfläche der oberen Verbindungsleitungen 10 aus.
  • Der Herstellungsvorgang der vorstehend beschriebenen Verbindungsstruktur ist ähnlich wie der gemäß der ersten Ausführungsform beschriebene, unterscheidet sich jedoch hauptsächlich dadurch, dass keine Ätzstopperschicht ausgebildet ist und eine Hartmaskenschicht ausgebildet ist. In der Verbindungsstruktur gemäß der dritten Ausführungsform ist eine vorbestimmte Region einer dicken Isolierschicht 1 entsprechend einer Region zwischen Verbindungsleitern mit einem Loch versehen und auf der Oberfläche der Verbindungsleiter ist eine Hartmaskenschicht ausgebildet. Die Hartmaskenschicht wird wie folgt ausgebildet. Auf eine ähnliche Art und Weise wie bei der ersten Ausführungsform sind in dem ersten Zwischenpegel-Isolator 4 Nuten ausgebildet und ein metallisches Material wird in die Nuten eingefügt, um die unteren Verbindungsleitungen 3 zu bilden. Dann wird die obere Oberfläche der unteren Verbindungsleitungen mit einer anorganischen Isolierschicht, beispielsweise mit einer Dicke von 200 nm, als Hartmaskenschicht überlagert. Auf der oberen Oberfläche der Hartmaskenschicht wird ein Resist ausgebildet. Ein Teil des Resists wird in einer Region entfernt, um in dieser die Isolierschicht mit niedriger Dielektrizitätskonstante auszubilden, und mit dem verbleibenden Teil des Resists als Maske werden die anorganische Isolierschicht und der darunter liegende Zwischenpegel-Isolator geätzt. In dem geätzten Teil wird eine Isolierschicht mit niedriger Dielektrizitätskonstante ausgebildet.
  • Die dritte Ausführungsform ermöglicht die Reduzierung der parasitären Kapazität, die zwischen den unteren Teilen und den oberen Teilen benachbarter Verbindungsleitungen gebildet wird, das heißt den Endteilen der benachbarten Verbindungsleitungen.
  • Nebenbei gesagt, umfassen Beispiele des bei der vorliegenden Erfindung verwendbaren Isolierfilms mit niedriger Dielektrizitätskonstante zusätzlich zu den in den vorstehenden Ausführungsformen beschriebenen Materialien HSQ (Hydrogensilsequioxan), Polyarylether, fluorinierter Polyarylether, anorganisches Polysilazan, organisches Polysilazan, BCB (Benzocyclobuten), MSQ (Methylsilsesquioxan), fluoriertes Polyimid, Plasma-CF-Polymer, Plasma-CH-Polymer, Teflon AF (Warenzeichen), Parlyen N (Warenzeichen; Polyparaxylylen N), Parylen AF-4 (Warenzeichen; Polyparaxylylen F) und Polynaphthalen N.
  • Wie vorstehend beschrieben, ist bei der Verbindungsstruktur der Halbleitervorrichtung eine Isolierschicht, wie beispielsweise ein Siliziumdioxidfilm, mit einer hohen Festigkeit und einer geringen Hygroskopie in einer Region mit breitem Abstand zwischen Verbindungsleitungen ausgebildet, während eine Isolierschicht mit niedriger Dielektrizitätskonstante in einer Region mit engem Abstand zwischen Verbindungsleitungen selektiv ausgebildet ist.
  • Selbst wenn die Verbindungsstruktur miniaturisiert wird und der Abstand zwischen Verbindungsleitungen eng wird, kann eine Verringerung der Ausbreitungsrate von Signalen infolge eines merklichen Ansteigens der parasitären Kapazität zwischen Verbindungsleitungen und das häufige Auftreten von Kreuzkopplung zwischen Verbindungsleitungen damit verhindert werden.
  • Zusätzlich wird es möglich, wie vorstehend beschrieben, einen Zwischenpegel-Isolator zu wählen, der einen kleinen Wärmeausdehnungskoeffizienten und eine hohe Festigkeit hat, der in einer Region mit breiten Abständen zwischen Verbindungsleitungen verwendet wird, wodurch Risse in dem Zwischenpegel-Isolator vollständig verhindert werden, die tendenziell in dem Fall auftreten, bei dem für die gesamte Region als Zwischenpegel-Isolator eine Isolierschicht mit niedriger Dielektrizitätskonstante verwendet wird.
  • Weiterhin ist ein Zwischenpegel-Isolator so ausgebildet, dass er den Zwischenraum zwischen Verbindungsleitungen in einer unteren Verbindungsschicht ausfüllt, wodurch die Ausbildung eines großen stufenförmigen Teils an der Oberfläche des Zwischenpegel-Isolators verhindert wird, wodurch es einfacher wird, die obere Verbindungsschicht einer Mehrebenen-Verbindung auszubilden.
  • In der vorstehend beschriebenen Art und Weise schafft die vorliegende Erfindung Verfahren, die die Erhöhung der Leistung und die Verbesserung der Zuverlässigkeit einer miniaturisierten Mehrebenen-Verbindung erleichtern, die mit der Miniaturisierung oder der Funktionsvergrößerung der Halbleitervorrichtung einher geht.

Claims (6)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Schritt zur Ausbildung eines Basiszwischenpegelisolators (1) auf einem Halbleitersubstrat und einer ersten Ätzstopperschicht (2) durch Aufbringen der Schichten nacheinander, einem Schritt zur Ausbildung einer organischen Isolationsschicht (4) mit einer vorgegebenen Dicke auf der ersten Ätzstopperschicht (2), einem Schritt des Trockenätzens der anorganischen Isolierschicht (4) zur Ausbildung von Nuten für eine Anzahl von Verbindungsmustern in der anorganischen Isolierschicht (4), wobei das Ätzen des Basisinterpegelisolators (1) durch Verwendung der ersten Ätzstopperschicht (2) als Stopper verhindert wird, einem Schritt des Einfüllens eines metallischen Materials (13) in die Nuten und Entfernen des unnötigen metallischen Materials zum Ebnen der Fläche, wodurch eine Anzahl von Verbindungsleitungen (3) gebildet wird, einem Schritt der Entfernung der anorganischen Isolierschicht (4) zwischen vorgegebenen der Verbindungsleitungen (3), während das Ätzen des Basisinterpegelisolators (1) durch Verwendung der ersten Ätzstopperschicht (2) als Stopper verhindert wird, und einem Schritt des Einbettens einer Isolierschicht mit niedriger dielektrischer Konstante in dem Bereich zwischen den Verbindungsleitungen (3), in denen die anorganische Isolierschicht entfernt wurde.
  2. Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Schritt der Ausbildung eines Basisinterpegelisolators (1), einer ersten Ätzstopperschicht (2), eines Zwischenpegelisolators (15) und einer zweiten Ätzstopperschicht (16) auf einem Halbleitersubstrat durch Aufbringen der Schichten in der genannten Folge, einem Schritt zur Ausbildung einer anorganischen Isolierschicht (4) einer vorgegebenen Filmdicke auf der zweiten Ätzstopperschicht (16), einem Schritt des Trockätzens der anorganischen Isolierschicht (4), wodurch Nuten für eine Anzahl von Verbindungsmustern in der anorganischen Isolier schicht (3) gebildet werden, während das Ätzen des Zwischenpegelisolators (15) durch Verwendung der zweiten Ätzstopperschicht (16) als Stopper verhindert wird, einem Schritt des Einfüllens eines metallischen Materials in die Nuten und des Entfernens des unnötigen metallischen Materials zum Ebnen der Oberfläche, wodurch eine Anzahl von Verbindungsleitungen (3) gebildet werden, einem Schritt der Entfernung eines vorgegebenen Bereichs der anorganischen Isolierschicht (4) zwischen den Verbindungsleitungen (3), der zweiten Ätzstopperschicht (16) und des Zwischenpegelisolators (15) durch Trockenätzen, während das Ätzen des Basiszwischenpegelisolators (1) unter Verwendung der ersten Ätzstopperschicht (2) als Stopper verhindert wird, und einem Schritt des Einbettens einer Isolierschicht (5) mit kleiner dielektrischer Konstante in dem entfernten Bereich zwischen den Verbindungsleitungen (10).
  3. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 2 mit ferner einem Schritt des Anbringens einer zweiten anorganischen Isolierschicht auf der oberen Fläche der anorganischen Isolierschicht und der Verbindungsleitungen nach dem Schritt des Ausbildens einer Anzahl von Verbindungsleitungen und wobei der Schritt des Entfernens eines vorgegebenen Bereichs ferner einen Schritt der Entfernung eines vorgegebenen Bereichs der zweiten anorganischen Isolierschicht umfasst.
  4. Verfahren zum Herstellen einer Halbleitervorrichtung mit einem Schritt zur Ausbildung eines Basiszwischenpegelisolators (1) auf einem Halbleitersubstrat, einem Schritt der Ausbildung einer ersten anorganischen Isolierschicht (4) mit vorgegebener Filmdicke auf dem Basisinterpegelisolator (1) einem Schritt des Trockenätzens der ersten anorganischen Isolierschicht (4), wodurch Nuten für eine Anzahl von Verbindungsmustern in der ersten anorganischen Isolierschicht (4) gebildet werden, einem Schritt der Ausbildung einer Anzahl von Verbindungsleitungen (3) durch Füllen eines metallischen Materials in die Nuten und Entfernen des unnötigen metallischen Materials zum Einebnen der Oberfläche und Anbringen einer zweiten anorganischen Isolierschicht (8) auf den oberen Flächen der ersten anorganischen Isolierschicht (4) und der Verbindungsleitungen (3), einem Schritt der Entfernung eines vorgegebenen Bereichs der zweiten anorganischen Isolierschicht (8) und der ersten anorganischen Isolierschicht (4) zwischen den Verbindungsleitungen (3) durch Trockenätzen, und einem Schritt zum Einbetten einer Isolierschicht (5) mit niedriger dielektrischer Konstante in dem Bereich zwischen den Verbindungsleitungen (3), in denen die erste und die zweite anorganische Isolierschicht entfernt wurde.
  5. Verfahren nach Anspruch 1, 2, 3 oder 4 mit ferner einem Schritt der Ausbildung einer dritten anorganischen Isolierschicht (17) auf Seitenwandungen der Verbindungsleitungen (3) vor dem Schritt des Einbettens der Isolierschicht (5) mit kleiner dielektrischer Konstante.
  6. Verfahren nach Anspruch 1, 2, 3 oder 4, wobei in dem Schritt des Entfernens des unnötigen metallischen Materials zum Ebnen der Fläche die metallische Materialschicht durch chemisch-mechanisches Polieren (CMP) poliert wird.
DE69730580T 1996-12-25 1997-12-15 Verfahren zur Herstellung eines Halbleiterelements mit zwei Isolatoren unterschiedlicher Dielektrizitätskonstante Expired - Fee Related DE69730580T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP34472596 1996-12-25
JP8344725A JP2910713B2 (ja) 1996-12-25 1996-12-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE69730580D1 DE69730580D1 (de) 2004-10-14
DE69730580T2 true DE69730580T2 (de) 2005-09-15

Family

ID=18371501

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69730580T Expired - Fee Related DE69730580T2 (de) 1996-12-25 1997-12-15 Verfahren zur Herstellung eines Halbleiterelements mit zwei Isolatoren unterschiedlicher Dielektrizitätskonstante

Country Status (6)

Country Link
US (3) US6222269B1 (de)
EP (1) EP0851471B1 (de)
JP (1) JP2910713B2 (de)
KR (1) KR100283307B1 (de)
DE (1) DE69730580T2 (de)
TW (1) TW360916B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004028057B4 (de) * 2003-06-09 2015-12-17 Infineon Technologies Ag Verfahren zur Ausbildung einer zusammengesetzten intermetallischen dielektrischen Struktur

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916284B2 (ja) * 1997-02-28 2007-05-16 東京応化工業株式会社 多層配線構造の形成方法
JP3305251B2 (ja) * 1998-02-26 2002-07-22 松下電器産業株式会社 配線構造体の形成方法
US6187672B1 (en) * 1998-09-22 2001-02-13 Conexant Systems, Inc. Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing
US6777320B1 (en) 1998-11-13 2004-08-17 Intel Corporation In-plane on-chip decoupling capacitors and method for making same
JP2000286254A (ja) * 1999-03-31 2000-10-13 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP4363716B2 (ja) * 1999-06-25 2009-11-11 株式会社東芝 Ｌｓｉの配線構造の設計方法
KR100768642B1 (ko) 1999-07-08 2007-10-18 가부시키가이샤 히타치세이사쿠쇼 반도체 장치 및 그 제조 방법
US6221780B1 (en) * 1999-09-29 2001-04-24 International Business Machines Corporation Dual damascene flowable oxide insulation structure and metallic barrier
US6528153B1 (en) * 1999-09-30 2003-03-04 Novellus Systems, Inc. Low dielectric constant porous materials having improved mechanical strength
JP2001223269A (ja) * 2000-02-10 2001-08-17 Nec Corp 半導体装置およびその製造方法
US6365508B1 (en) * 2000-07-18 2002-04-02 Chartered Semiconductor Manufacturing Ltd. Process without post-etch cleaning-converting polymer and by-products into an inert layer
DE10059935A1 (de) * 2000-11-28 2002-06-06 Infineon Technologies Ag Dicht gepackte Halbleiterstruktur und Verfahren zum Herstellen einer solchen
US6984581B2 (en) 2000-12-21 2006-01-10 Intel Corporation Structural reinforcement of highly porous low k dielectric films by ILD posts
KR100354441B1 (en) * 2000-12-27 2002-09-28 Samsung Electronics Co Ltd Method for fabricating spin-on-glass insulation layer of semiconductor device
KR100568100B1 (ko) * 2001-03-05 2006-04-05 삼성전자주식회사 트렌치형 소자 분리막 형성 방법
TW550642B (en) 2001-06-12 2003-09-01 Toshiba Corp Semiconductor device with multi-layer interconnect and method fabricating the same
TW544855B (en) * 2001-06-25 2003-08-01 Nec Electronics Corp Dual damascene circuit with upper wiring and interconnect line positioned in regions formed as two layers including organic polymer layer and low-permittivity layer
JP2003017564A (ja) * 2001-07-04 2003-01-17 Fujitsu Ltd 半導体装置およびその製造方法
US6707093B2 (en) * 2001-11-30 2004-03-16 Stmicroelectronics, Inc. Selective ionic implantation of fluoropolymer film to modify the sensitivity of underlying sensing capacitors
US7042092B1 (en) * 2001-12-05 2006-05-09 National Semiconductor Corporation Multilevel metal interconnect and method of forming the interconnect with capacitive structures that adjust the capacitance of the interconnect
US6800548B2 (en) * 2002-01-02 2004-10-05 Intel Corporation Method to avoid via poisoning in dual damascene process
JP3775354B2 (ja) * 2002-06-20 2006-05-17 松下電器産業株式会社 半導体装置およびその製造方法
US6562711B1 (en) * 2002-06-28 2003-05-13 Intel Corporation Method of reducing capacitance of interconnect
KR100431746B1 (ko) * 2002-06-29 2004-05-17 주식회사 하이닉스반도체 펀치 발생을 억제할 수 있는 반도체소자 제조방법
US6750544B1 (en) * 2002-07-31 2004-06-15 Advanced Micro Devices Metallization system for use in a semiconductor component
JP3802002B2 (ja) * 2003-03-27 2006-07-26 三星電子株式会社 半導体装置の製造方法
WO2004103364A2 (en) * 2003-05-16 2004-12-02 Arriva Pharmaceuticals, Inc. Treatment of respiratory disease by inhalation of synthetic matrix metalloprotease inhibitors
JP2005142351A (ja) * 2003-11-06 2005-06-02 Nec Electronics Corp 半導体装置およびその製造方法
US20050146048A1 (en) * 2003-12-30 2005-07-07 Dubin Valery M. Damascene interconnect structures
US7176575B2 (en) * 2004-09-30 2007-02-13 Intel Corporation Input/output routing on an electronic device
JP4984549B2 (ja) 2006-01-27 2012-07-25 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5326202B2 (ja) * 2006-11-24 2013-10-30 富士通株式会社 半導体装置及びその製造方法
US8044381B2 (en) * 2007-07-30 2011-10-25 Hewlett-Packard Development Company, L.P. Light emitting diode (LED)
WO2017064937A1 (ja) * 2015-10-16 2017-04-20 ソニー株式会社 半導体装置、および半導体装置の製造方法
JP6272949B2 (ja) * 2016-06-06 2018-01-31 東京エレクトロン株式会社 パターン形成方法
JP2019114750A (ja) * 2017-12-26 2019-07-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5470693A (en) * 1992-02-18 1995-11-28 International Business Machines Corporation Method of forming patterned polyimide films
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
DE69531571T2 (de) * 1994-05-27 2004-04-08 Texas Instruments Inc., Dallas Verbesserungen in Bezug auf Halbleitervorrichtungen
JPH0855913A (ja) 1994-06-07 1996-02-27 Texas Instr Inc <Ti> サブミクロン相互接続の選択的空隙充填方法
US5559367A (en) * 1994-07-12 1996-09-24 International Business Machines Corporation Diamond-like carbon for use in VLSI and ULSI interconnect systems
DE69535488T2 (de) * 1994-08-31 2008-01-03 Texas Instruments Inc., Dallas Verfahren zur Isolierung von Leitungen unter Verwendung von Materialien mit niedriger dielektrischer Konstante und damit hergestellte Strukturen
JPH08172132A (ja) * 1994-09-15 1996-07-02 Texas Instr Inc <Ti> マルチレベル相互接続部の容量および性能を最適化する素子および方法
JPH08162528A (ja) 1994-10-03 1996-06-21 Sony Corp 半導体装置の層間絶縁膜構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004028057B4 (de) * 2003-06-09 2015-12-17 Infineon Technologies Ag Verfahren zur Ausbildung einer zusammengesetzten intermetallischen dielektrischen Struktur

Also Published As

Publication number Publication date
EP0851471B1 (de) 2004-09-08
EP0851471A2 (de) 1998-07-01
US20010048165A1 (en) 2001-12-06
JP2910713B2 (ja) 1999-06-23
KR19980064510A (ko) 1998-10-07
EP0851471A3 (de) 1999-06-09
US6483193B2 (en) 2002-11-19
TW360916B (en) 1999-06-11
KR100283307B1 (ko) 2001-04-02
JPH10189716A (ja) 1998-07-21
US6294833B1 (en) 2001-09-25
US6222269B1 (en) 2001-04-24
DE69730580D1 (de) 2004-10-14

Similar Documents

Publication Publication Date Title
DE69730580T2 (de) Verfahren zur Herstellung eines Halbleiterelements mit zwei Isolatoren unterschiedlicher Dielektrizitätskonstante
DE60211915T2 (de) Halbleiterstruktur unter verwendung von opfermaterial und zugeörige herstellungsverfahren
DE19935946B4 (de) Verfahren zum Ausbilden einer dielektrischen Schicht
DE4319070C2 (de) Halbleitervorrichtung mit einer Mehrschicht-Verbindungsstruktur und Herstellungsverfahren dafür
DE69930839T2 (de) Herstellungsmethode für eine elekttronische anordnung mit organischen schichten
DE69531571T2 (de) Verbesserungen in Bezug auf Halbleitervorrichtungen
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE102012111786B4 (de) Hybrid-Verbindungsaufbau und Verfahren zur Herstellung desselben
DE102015106713B4 (de) Struktur und Verfahren zum Ausbilden einer Dual-Damascene-Struktur
DE102005034182B4 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE10358767A1 (de) Verfahren zum Bilden einer Bit-Leitung eines Flashbauelements
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE4125221A1 (de) Verfahren zur bildung einer mehrstufenverbindung in einer halbleitereinrichtung
DE19834917A1 (de) Verfahren zum Bilden von selbstausrichtenden Durchgängen in integrierten Schaltungen mit mehreren Metallebenen
DE19826031C2 (de) Verfahren zum Ausbilden von Kontaktelementen eines Halbleiterbauteils
DE10244570B4 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE4300355C2 (de) Halbleitervorrichtung und Herstellungsverfahren
DE10140754A1 (de) Leiterbahnanordnung und Verfahren zum Herstellen einer Leiterbahnanordnung
DE112004001530T5 (de) Versiegelte Poren in Damascene-Strukturen mit Low-k-Material
EP1118122B1 (de) Integrierte schaltungsanordnung und verfahren zu deren herstellung
DE19957302C2 (de) Substrat mit mindestens zwei darauf angeordneten Metallstrukturen und Verfahren zu dessen Herstellung
DE102004031518A1 (de) Verfahren zum Bilden einer Metallverdrahtung in Halbleiterbauelementen
DE19920970C2 (de) Verfahren zum Ausbilden von Kontaktstrecken und gleichzeitigen Planarisieren einer Substratoberfläche in integrierten Schaltungen
DE60012518T2 (de) Herstellung einer selbst-justierten Doppel-Damaszener-Verbindung
DE69928146T2 (de) Metallisierungsstruktur auf einem fluorhaltigen Dielektrikum und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee