DE69930839T2 - Herstellungsmethode für eine elekttronische anordnung mit organischen schichten - Google Patents

Herstellungsmethode für eine elekttronische anordnung mit organischen schichten Download PDF

Info

Publication number
DE69930839T2
DE69930839T2 DE69930839T DE69930839T DE69930839T2 DE 69930839 T2 DE69930839 T2 DE 69930839T2 DE 69930839 T DE69930839 T DE 69930839T DE 69930839 T DE69930839 T DE 69930839T DE 69930839 T2 DE69930839 T2 DE 69930839T2
Authority
DE
Germany
Prior art keywords
layer
inorganic material
inorganic
organic
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69930839T
Other languages
English (en)
Other versions
DE69930839D1 (de
Inventor
M. Petrus MEIJER
S. Bartholome MANDERS
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Application granted granted Critical
Publication of DE69930839D1 publication Critical patent/DE69930839D1/de
Publication of DE69930839T2 publication Critical patent/DE69930839T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Light Receiving Elements (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Drying Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung einer elektronischen Anordnung mit zwei Schichten aus, einen organischen Stoff enthaltendem Material, wonach:
    • – eine erste Schicht aus einem, einen organischen Stoff enthaltenden Material auf ein Substrat aufgebracht wird,
    • – die erste Schicht aus einem, einen organischen Stoff enthaltenden Material mit einer ersten Schicht aus anorganischem Material bedeckt wird,
    • – eine zweite Schicht aus anorganischem Material, welches sich von dem anorganischen Material der ersten Schicht unterscheidet, aufgebracht wird,
    • – eine erste Maskierungsschicht aus Photolack mit ersten Öffnungen vorgesehen wird,
    • – durch die zweite Schicht aus anorganischem Material an der Stelle der ersten Öffnungen hindurch geätzt wird,
    • – durch die erste Schicht aus anorganischem Material an der Stelle der ersten Öffnungen hindurch geätzt wird,
    • – eine zweite Schicht aus einem, einen organischen Stoff enthaltenden Material aufgebracht wird,
    • – die zweite Schicht aus einem, einen organischen Stoff enthaltenden Material mit einer dritten Schicht aus anorganischem Material bedeckt wird,
    • – eine vierte Schicht aus anorganischem Material, welches sich von dem anorganischen Material der dritten Schicht unterscheidet, aufgebracht wird,
    • – eine zweite Maskierungsschicht aus Photolack mit zweiten Öffnungen vorgesehen wird,
    • – durch die vierte Schicht aus anorganischem Material an der Stelle der zweiten Öffnungen hindurch geätzt wird,
    • – durch die dritte Schicht aus anorganischem Material an der Stelle der zweiten Öffnungen hindurch geätzt wird,
    • – durch die zweite Schicht aus einem, einen organischen Stoff enthaltenden Material an der Stelle der zweiten Öffnungen hindurch geätzt wird.
  • Ein Verfahren dieser Art ist aus EP-A-0 680 085 bekannt. In einem Ausführungsbeispiel des bekannten Verfahrens wird eine elektrische Verbindung zwischen Leitern auf drei Metallisierungsebenen einer Halbleiteranordnung hergestellt, wobei die Verbindung durch zwei Schichten aus dielektrischem Material, welches einen organischen Stoff enthält, hergestellt wird, wobei jede zwei aneinander grenzende Metallisierungsebenen trennt. Eine erste leitende Schicht wird auf einer Isolationsschicht aufgebracht und danach strukturiert, wodurch Leiter auf einer ersten Metallisierungsebene gebildet werden. Sodann wird eine anorganische Substratkapselungsschicht auf den freiliegenden Oberflächen der Isolationsschicht und den Leitern auf der ersten Metallisierungsebene konform aufgebracht. Danach wird eine erste Schicht aus, einen organischen Stoff enthaltendem, dielektrischem Material, zum Beispiel Parylen, auf und zwischen den Leitern auf der ersten Metallisierungsebene aufgebracht. Die erste Schicht aus, einen organischen Stoff enthaltendem, dielektrischem Material wird mit einer anorganischen Deckschicht, zum Beispiel Siliciumoxid, versehen, welche wiederum mit einer anorganischen, harten Maskierungsschicht, zum Beispiel Siliciumnitrid, versehen wird. Nach Aufbringen einer Maskierungsschicht aus Photolack mit Öffnungen wird durch die anorganische, harte Maskierungsschicht, die anorganische Deckschicht und die erste Schicht aus, einen organischen Stoff enthaltendem, dielektrischem Material an der Stelle der Öffnungen ein Kontaktloch geätzt. Anschließend wird eine anorganische Kontaktlochpassivierungsschicht aufgebracht, um die freiliegenden Oberflächen der anorganischen Substratkapselungsschicht, der ersten Schicht aus, einen organischen Stoff enthaltendem, dielektrischem Material, der anorganischen Deckschicht sowie der anorganischen, harten Maskierungsschicht zu bedecken. Um den darunter liegenden Leiter auf der ersten Metallisierungsebene zu kontaktieren, wird die anorganische Kontaktlochpassivierungsschicht von der Unterseite des Kontaktlochs durch anisotrope Ätzung entfernt. Während dieses Schritts wird die anorganische Kontaktlochpassivierungsschicht von der Oberseite der anorganischen, harten Maskierungsschicht ebenfalls entfernt. Die anorganische, harte Maskierungsschicht wird aufgebracht, um während der anisotropen Ätzung eine Ätzung der anorganischen Deckschicht zu verhindern. Als nächstes wird eine zweite leitende Schicht aufgebracht, um das Kontaktloch so zu füllen, dass eine elektrische Verbindung mit dem Leiter auf der ersten Metallisierungsebene auf der Unterseite des Kontaktlochs gebildet wird. Der Teil der zweiten leitenden Schicht, welche über dem Kontakt loch liegt, wird dann strukturiert, wodurch Leiter auf einer zweiten Metallisierungsebene ausgebildet werden. Beginnend mit dem konformen Aufbringen einer weiteren anorganischen Substratkapselungsschicht und dem Auftragen einer zweiten Schicht aus, einen organischen Stoff enthaltendem, dielektrischem Material wird der Ablauf der obigen Verfahrensschritte noch einmal wiederholt, um schließlich mit einer elektrischen Verbindung zwischen dem Leiter auf der ersten Metallisierungsebene, dem Leiter auf der zweiten Metallisierungsebene und einem Leiter auf einer dritten Metallisierungsebene zu enden, wobei die Verbindung durch die erste und die zweite Schicht aus, einen organischen Stoff enthaltendem, dielektrischem Material mit Hilfe von Verbindungslöchern, welche mit dem leitenden Material gefüllt sind, hergestellt wird.
  • Ein Nachteil des bekannten Verfahrens ist, dass es schwierig ist, die Dimensionen der Kontaktlöcher zu steuern.
  • Der Erfindung liegt als Aufgabe zugrunde, ein Verfahren zur Herstellung einer elektronischen Anordnung mit zwei Schichten aus, einen organischen Stoff enthaltendem Material vorzusehen, mit welchem in den Schichten aus Material, welches einen organischen Stoff enthält, eine Struktur mit genau abgegrenzten Dimensionen vorgesehen werden kann.
  • Zu diesem Zweck ist das in dem einleitenden Absatz erwähnte Verfahren gemäß der vorliegenden Erfindung dadurch gekennzeichnet, dass
    • – die zweite Schicht aus anorganischem Material in einem Ätzverfahren geätzt wird, wobei das zweite anorganische Material gegenüber dem ersten anorganischen Material selektiv geätzt wird,
    • – die erste Maskierungsschicht aus Photolackmaterial zwischen der Ätzung durch die zweite Schicht aus anorganischem Material und der Ätzung durch die erste Schicht aus anorganischem Material entfernt wird,
    • – die vierte Schicht aus anorganischem Material in einem Ätzverfahren geätzt wird, wobei das vierte anorganische Material gegenüber dem dritten anorganischen Material selektiv geätzt wird,
    • – die zweite Maskierungsschicht aus Photolack zwischen der Ätzung durch die vierte Schicht aus anorganischem Material und der Ätzung durch die dritte Schicht aus anorganischem Material entfernt wird,
    • – die Ätzung durch die zweite Schicht aus Material, welches einen organischen Stoff enthält, an der Stelle der zweiten Öffnungen und die Ätzung durch die erste Schicht aus Material, welches einen organischen Stoff enthält, an der Stelle der ersten Öffnungen zur gleichen Zeit stattfinden.
  • Ein Photolack enthält in der Hauptsache einen organischen Stoff, und es hat sich gezeigt, dass Ätzverfahren zur Entfernung von Photolack ebenfalls Materialien, welche einen organischen Stoff enthalten, wegätzen. In jedem der beiden, in dem oben beschriebenen Ausführungsbeispiel des bekannten Verfahrens beschriebenen Verfahrensabläufe wird eine Maskierungsschicht aus Photolack verwendet, um die Position des Kontaktlochs zu definieren. Während des Entfernens der Maskierungsschicht aus Photolack wird die Schicht aus, einen organischen Stoff enthaltendem Material, zu welcher das Kontaktloch schließlich geleitet wird, freigelegt. Daher werden der Photolack und das, einen organischen Stoff enthaltende Material zur gleichen Zeit geätzt. Während dieses Ätzprozesses findet ein Übergang von der Ätzung von Photolack auf die Ätzung keines Photolacks statt, wenn der Photolack vollständig entfernt wurde. Dieser Übergang bewirkt eine beträchtliche Änderung der Ätzbedingungen, wodurch die Einhaltung kritischer geometrischer Größen in dem Ätzprozess nachteilig beeinträchtigt wird. In dem Verfahren gemäß der Erfindung, welches ebenfalls zwei Verfahrensabläufe vorsieht, wird die Ätzung der ersten Schicht aus einem, einen organischen Stoff enthaltenden Material verschoben, bis die zweite Schicht aus einem, einen organischen Stoff enthaltenden Material geätzt wird. Bei jedem Verfahrensablauf wird eine Schicht aus, einen organischen Stoff enthaltendem Materialien aufgebracht und diese Schicht mit einer untersten Schicht aus anorganischem Material versehen, welche wiederum mit einer obersten Schicht aus anorganischem Material und einer Maskierungsschicht aus Photolack bedeckt wird. Durch Anwenden des Verfahrens gemäß der vorliegenden Erfindung wird die Schicht aus einem, einen organischen Stoff enthaltenden Material während des Entfernens der Maskierungsschicht aus Photolack nicht freigelegt. Da die Oberschicht aus anorganischem Material in einem Ätzprozess geätzt wird, wobei das obere, anorganische Material gegenüber dem unteren, anorganischen Material selektiv geätzt wird, wird die untere Schicht aus anorganischem Material an der Verwendungsstelle gehalten, ohne dass die Zeitsteuerung des Ätzprozesses für die Oberschicht aus anorganischem Material kritisch ist. Folglich wird die Maskierungsschicht aus Photolack entfernt, ohne die Schicht aus einem, einen organischen Stoff enthaltenden Material zu beeinträchtigen. Nach Entfernen der Maskierungsschicht aus Photolack wird die Unterschicht aus anorganischem Material unter Verwendung der Oberschicht aus anorganischem Material als Maske geätzt. Schließlich werden die zweite und die erste Schicht aus einem, einen organischen Stoff enthaltenden Material nach Durchlaufen beider Prozessfolgen in einem einzigen Schritt geätzt. Während dieses letzten Ätzschrittes findet kein Übergang von der Ätzung von Photolack zur Ätzung keines Photolacks statt. Im Vergleich zu dem bekannten Verfahren resultiert das Verfahren gemäß der vorliegenden Erfindung daher in besser definierten Dimensionen der in der ersten und der zweiten Schicht aus einem, einen organischen Stoff enthaltenden Material geätzten Struktur.
  • Ein Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass die erste und die zweite Maskierungsschicht aus Photolack mit Hilfe einer isotropen Ätzung entfernt werden. Auf Grund der Maßnahmen gemäß der vorliegenden Erfindung ist die Schicht aus einem, einen organischen Stoff enthaltenden Material während des Entfernens der Maskierungsschicht aus Photolack vollständig mit der unteren Schicht aus anorganischem Material bedeckt. Infolgedessen kann die Maskierungsschicht aus Photolack unter Anwendung einer isotropen Ätzung, zum Beispiel in einem Sauerstoffplasma, ohne Ätzung der Schicht aus einem, einen organischen Stoff enthaltenden Material entfernt werden. Da der Photolack mit Hilfe der isotropen Ätzung auf sehr zuverlässige Weise entfernt wird, kann die Ausbeute dieses Ausführungsbeispiels des Verfahrens gemäß der Erfindung sehr hoch sein.
  • Ein Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass ein dielektrisches Material mit einer geringen Dielektrizitätskonstanten als das, einen organischen Stoff enthaltende Material verwendet wird. Um die kapazitive Kopplung zwischen Leitern einer Halbleiteranordnung zu verringern, ist es von Vorteil, ein dielektrisches Material mit einer geringen Dielektrizitätskonstanten zu verwenden.
  • Die vorliegende Erfindung ist dadurch gekennzeichnet, dass die dritte Schicht aus anorganischem Material in einem Ätzprozess geätzt wird, wobei das dritte anorganische Material gegenüber dem vierten anorganischen Material selektiv geätzt wird. In diesem Fall kann die vierte Schicht aus anorganischem Material im Vergleich zu der dritten Schicht aus anorganischem Material relativ dünn vorgesehen sein. Die Verwendung einer relativ dünnen vierten Schicht aus anorganischem Material als Maske während der Ätzung durch die darunter liegende dritte Schicht aus anorganischem Material resultiert in einer verbesserten Dimensionssteuerung dieses Ätzprozesses. Darüber hinaus wird die zur Aufbringung der vierten Schicht aus anorganischem Material und danach für deren Entfernung erforderliche Verfahrenszeit reduziert.
  • Die vorliegende Erfindung ist dadurch gekennzeichnet, dass die erste Schicht aus anorganischem Material in einem Ätzprozess geätzt wird, wobei das erste anorganische Material gegenüber dem zweiten anorganischen Material selektiv geätzt wird. In diesem Fall kann die zweite Schicht aus anorganischem Material im Vergleich zu der ersten Schicht aus anorganischem Material relativ dünn vorgesehen sein. Die Verwendung einer relativ dünnen zweiten Schicht aus anorganischem Material als Maske während der Ätzung durch die darunter liegende, erste Schicht aus anorganischem Material resultiert in einer verbesserten Dimensionssteuerung dieses Ätzprozesses. Überdies erhöht das Vorhandensein einer relativ dünnen, zweiten Schicht aus anorganischem Material zwischen einer ersten und einer zweiten Schicht aus einem, einen organischen Stoff enthaltenden Material mit einer geringeren Dielektrizitätskonstanten die Gesamtdielektrizitätskonstante und folglich die kapazitive Kopplung zwischen Leitern einer Halbleiteranordnung nicht signifikant. Darüber hinaus wird die zur Aufbringung der zweiten Schicht aus anorganischem Material und danach für deren mögliche Entfernung erforderliche Verfahrenszeit reduziert.
  • Ein Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass die zweite Schicht aus anorganischem Material vor Aufbringen der zweiten Schicht aus einem, einen organischen Stoff enthaltenden Material entfernt wird. Um die Gesamtdielektrizitätskonstante und folglich die kapazitive Kopplung zwischen Leitern einer Halbleiteranordnung zu reduzieren, ist es von Vorteil, die zweite Schicht aus organischem Material vor Aufbringen der zweiten Schicht aus einem, einen organischen Stoff enthaltenden Material mit einer geringeren Dielektrizitätskonstanten zu entfernen.
  • Ein Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass die erste Schicht aus anorganischem Material wesentlich dünner als die erste und die zweite Schicht aus einem, einen organischen Stoff enthaltenden Material aufgebracht wird. Auf diese Weise kann der Beitrag der ersten Schicht aus anorganischem Material zu der Gesamtdielektrizitätskonstanten und folglich zu der kapazitiven Kopplung zwischen Leitern einer Halbleiteranordnung so klein wie möglich gehalten werden.
  • Ein Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass die vierte Schicht aus anorganischem Material vor Ätzung durch die zweite und die erste Schicht aus einem, einen organischen Stoff enthaltenden Material entfernt wird. Im Falle die vierte Schicht aus anorganischem Material vor Ausbil dung einer Struktur in der zweiten und der ersten Schicht aus einem, einen organischen Stoff enthaltenden Material entfernt wird, ist die Unterseite der Struktur bei Entfernen dieser Schicht aus anorganischem Material noch immer mit dem, einen organischen Stoff enthaltenden Material bedeckt. Auf diese Weise wird einer Kontamination der Unterseite der Struktur während der Entfernung dieser Schicht aus anorganischem Material entgegengewirkt, wodurch sich ein recht geringer Kontaktwiderstand auf der Unterseite der Struktur ergibt.
  • Ein Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass während der Ätzung durch die erste und die zweite Schicht aus einem, einen organischen Stoff enthaltenden Material Strukturen gebildet werden, wobei jede der Strukturen eine erste Unterstruktur in der ersten Schicht aus einem, einen organischen Stoff enthaltenden Material und eine zweite Unterstruktur in der zweiten Schicht aus einem, einen organischen Stoff enthaltenden Material aufweist, wobei die erste Unterstruktur ein Kontaktloch und die zweite Unterstruktur entweder ein Kontaktloch oder ein Graben ist, dass die erste und die zweite Unterstruktur zur gleichen Zeit mit einem leitenden Material gefüllt werden, welches sich ebenfalls über der zweiten Unterstruktur befindet, und dass das leitende Material, welches über der zweiten Unterstruktur liegt, entfernt wird. Dieses Ausführungsbeispiel hat den Vorteil, dass die Leiterstrukturen, welche jeweils einen, entweder mit einem Leiter oder einem anderen Steckverbinder auf der Oberseite desselben verbundenen Steckverbinder aufweisen, mit einer hohen Dichte ausgebildet werden können. Sollte die erste Unterstruktur ein Steckverbinder und die zweite Unterstruktur ein Leiter sein, ist das Verfahren als „Dual-Damascene"-Verfahren bekannt. Das Verfahren, welches angewandt wird, um zwei übereinander angeordnete Steckverbinder vorzusehen, kann als modifizierte Form des „Dual-Damascene"-Verfahrens angesehen werden.
  • Ein Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass entweder die dritte Schicht aus anorganischem Material oder sowohl die vierte als auch die dritte Schicht aus anorganischem Material nach Entfernen des leitenden Materials, welches sich über der zweiten Unterstruktur befindet, entfernt wird. Da ein Kontakt zwischen dem leitenden Material in den Strukturen und der Unterseite der Strukturen hergestellt wird, bevor entweder die dritte Schicht aus anorganischem Material oder sowohl die vierte als auch die dritte Schicht aus anorganischem Material entfernt wird, wird einer Verunreinigung der Unterseite der Strukturen bei Entfernen der oben erwähnten Schicht bzw. Schichten aus anorganischem Material entgegengewirkt.
  • Ein Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass das leitende Material, welches sich über der zweiten Unterstruktur befindet, und entweder die dritte Schicht aus anorganischem Material oder sowohl die dritte als auch die vierte Schicht aus anorganischem Material durch chemischmechanisches Polieren entfernt werden. In diesem Fall ist lediglich ein einziger Verfahrensschritt für die Entfernung des leitenden Materials, welches über der zweiten Unterstruktur vorgesehen ist, und der oben erwähnten Schicht bzw. Schichten aus anorganischemn Material erforderlich. Darüber hinaus hat es sich gezeigt, dass ein, einen organischen Stoff enthaltendes Material während des chemisch-mechanischen Polierens bei einer wesentlich geringeren Geschwindigkeit als leitende und anorganische Materialien entfernt wird. Folglich kann die zweite Schicht aus einem, einen organischen Stoff enthaltenden Material als Stoppschicht bei dem chemisch-mechanischen Poliervorgang dienen.
  • Ein Ausführungsbeispiel des Verfahrens gemäß der vorliegenden Erfindung ist dadurch gekennzeichnet, dass die erste und die dritte Schicht aus anorganischem Material aus dem gleichen Material vorgesehen sind, und dass die zweite und die vierte Schicht aus anorganischem Material aus dem gleichen Material vorgesehen sind. Auf diese Weise wird die Gesamtanzahl der verschiedenen Verfahrensschritte, welche zur Herstellung der elektronischen Anordnung erforderlich sind, reduziert.
  • Das Verfahren gemäß der vorliegenden Erfindung ist ebenfalls zur Strukturierung eines, einen organischen Stoff enthaltenden Materials mit elektrolumineszenten Eigenschaften, wie zum Beispiel Poly-(2-Methoxy-5-(3,7-Dimethyloctyloxy)-1,4-Chloromethylbenznl), sehr geeignet.
  • Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
  • 1 bis 13 – schematische Querrisse einer Anzahl Zwischenstufen bei der Herstellung eines ersten Ausführungsbeispiels einer elektronischen Anordnung mit zwei Schichten aus einem, einen organischen Stoff enthaltenden Material unter Anwendung des Verfahrens gemäß der vorliegenden Erfindung;
  • 14 und 15 – schematische Querrisse von zwei Zwischenstufen bei der Herstellung eines zweiten Ausführungsbeispiels einer elektronischen Anordnung mit zwei Schichten aus einem, einen organischen Stoff enthaltenden Material unter Anwendung des Verfahrens gemäß der vorliegenden Erfindung;
  • 16 bis 21 – schematische Querrisse einer Anzahl Zwischenstufen bei der Herstellung eines dritten Ausführungsbeispiels einer elektronischen Anordnung mit zwei Schichten aus einem, einen organischen Stoff enthaltenden Material unter Anwendung des Verfahrens gemäß der vorliegenden Erfindung;
  • 22 und 23 – schematische Querrisse von zwei Zwischenstufen bei der Herstellung eines vierten Ausführungsbeispiels einer elektronischen Anordnung mit zwei Schichten aus einem, einen organischen Stoff enthaltenden Material unter Anwendung des Verfahrens gemäß der vorliegenden Erfindung.
  • Die 1 bis 13 zeigen schematische Querrisse einer Anzahl Zwischenstufen bei der Herstellung eines ersten Ausführungsbeispiels einer elektronischen Anordnung mit zwei Schichten aus einem, einen organischen Stoff enthaltenden Material unter Anwendung des Verfahrens gemäß der vorliegenden Erfindung.
  • Unter Bezugnahme auf 1 wird ein mit Siliciumoxid bedecktes Siliciumsubstrat 1 durch Schleuderbeschichtung mit einer ersten Schicht 3 aus einem, einen organischen Stoff enthaltenden Material versehen. In diesem Beispiel handelt es sich bei dem, einen organischen Stoff enthaltenden Material um ein Material mit einer geringen Dielektrizitätskonstanten mit dem Namen „SILK©", welches von Dow Chemical of Midland, Michigan, USA, auf den Markt gebracht wird. Auf dem Substrat 1 kann eine Struktur aus Leitern 2 und 12 vorhanden sein, und diese Leiter 2 und 12 können mit einer in dem Substrat ausgebildeten Halbleiteranordnung verbunden sein. Die erste, einen organischen Stoff enthaltende Schicht 3 aus SILK ist mit einer ersten Schicht 4 aus anorganischem Material, in diesem Beispiel Siliciumoxid, bedeckt, welches durch PE-CVD bei niedrigen Temperaturen, d.h. < 450 Grad Celsius, oder durch PVD aufgebracht wird. Wahlweise wird die erste, einen organischen Stoff enthaltende Schicht 3 aus SILK mit einer Haftschicht (nicht dargestellt) versehen, bevor die erste anorganische Schicht 4 aus Siliciumoxid aufgebracht wird. Sodann wird die erste anorganische Schicht 4 aus Siliciumoxid mit einer zweiten Schicht 5 aus anorganischem Material, in diesem Beispiel Siliciumnitrid, bedeckt, welche durch PE-CVD bei niedrigen Temperaturen, d.h. < 450 Grad Celsius, oder durch PVD aufgebracht wird. Die Materialien der ersten anorganischen Schicht 4 und der zweiten anorganischen Schicht 5 sind unterschiedlich, um diese Schichten gegenüber einander selektiv zu ätzen. Schließlich wird eine erste Maskierungsschicht 6 aus Photolack mit ersten Öffnungen 7 auf die zweite anorganische Schicht 5 aus Siliciumnitrid unter Anwendung bekannter Techniken aufgebracht.
  • Der in 2 dargestellte Zustand wird, unter Anwendung eines Ätzprozesses, wobei Siliciumnitrid gegenüber Siliciumoxid, zum Beispiel unter Anwendung einer anisotropen Ätzung unter Verwendung von CH3F-Gas, selektiv geätzt wird, nach Ätzung durch die zweite anorganische Schicht 5 aus Siliciumnitrid an der Stelle der ersten Öffnungen 7 erreicht. Infolgedessen kann die zweite anorganische Schicht 4 aus Siliciumoxid als Stoppschicht wirken, so dass die zeitliche Steuerung des Ätzprozesses nicht mehr kritisch ist. Auf diese Weise kann die erste anorganische Schicht 4 aus Siliciumoxid relativ dünn aufgebracht werden. Vorzugsweise wird die erste anorganische Schicht 4 aus Siliciumoxid wesentlich dünner als die erste, einen organischen Stoff enthaltende Schicht 3 aus SILK und eine später aufzubringende, zweite, einen organischen Stoff enthaltende Schicht 13 aus SILK aufgetragen. Die Dicke der ersten anorganischen Schicht 4 aus Siliciumoxid liegt vorzugsweise im Bereich zwischen 10 und 50 nm, während die Gesamtdicke der ersten und der zweiten, einen organischen Stoff enthaltenden Schicht 3 und 13 aus SILK im Bereich zwischen etwa 0,5 und 2 μm liegt.
  • Unter Bezugnahme auf 3 wird die erste Maskierungsschicht 6 aus Photolack in einem Ätzprozess entfernt, wobei der Photolack gegenüber Siliciumnitrid und Siliciumoxid, zum Beispiel in einer isotropen Ätzung mit chemischen Stoffen auf Sauerstoffbasis, selektiv geätzt wird. Daher kann die erste Maskierungsschicht 6 aus Photolack entfernt werden, ohne dass die zeitliche Steuerung kritisch ist, da die erste anorganische Schicht 4 aus Siliciumoxid und die zweite anorganische Schicht 5 aus Siliciumnitrid kaum beeinträchtigt werden.
  • Der in 4 dargestellte Zustand wird nach Ätzung durch die erste anorganische Schicht 4 aus Siliciumoxid an der Stelle der ersten Öffnungen 7 unter Anwendung eines Ätzprozesses erreicht, wobei Siliciumoxid gegenüber Siliciumnitrid, zum Beispiel unter Anwendung einer anisotropen Ätzung mit einem CO/C4/F8-Gasgemisch, selektiv geätzt wird. Folglich kann die erste anorganische Schicht 4 aus Siliciumoxid lokal entfernt werden, während die zweite anorganische Schicht 5 aus Siliciumnitrid als Maske dient. In diesem Fall kann die zweite anorganische Schicht 5 aus Siliciumnitrid im Vergleich zu der ersten anorganischen Schicht 4 aus Siliciumoxid relativ dünn vorgesehen sein. Es sei jedoch erwähnt, dass es nicht erforderlich ist, die erste anorganische Schicht 4 aus Siliciumoxid gegenüber der zweiten anorganischen Schicht 5 aus Siliciumnitrid zu ätzen, da die letztgenannte anorganische Schicht in einer Dicke aufgebracht werden kann, welche groß genug ist, um einer Ätzung durch die vorherige anorganische Schicht zu widerstehen.
  • Unter Bezugnahme auf 5 wird die zweite anorganische Schicht 5 aus Siliciumnitrid in einem Verfahren entfernt, wobei die oben erwähnte Schicht gegenüber der ersten anorganischen Schicht 6 aus Siliciumoxid, zum Beispiel durch Ätzung mit Phosphorsäure, selektiv entfernt wird. Infolgedessen kann die zweite anorganische Schicht 5 aus Siliciumnitrid entfernt werden, ohne dass die zeitliche Steuerung kritisch ist, da die erste anorganische Schicht 4 aus Siliciumoxid als Stoppschicht wirkt.
  • Wie in 6 dargestellt, wird eine zweite Schicht 13 aus einem, einen organischen Stoff enthaltenden Material, in diesem Beispiel SILK, auf die freiliegenden Oberflächen der ersten anorganischen Schicht 4 aus Siliciumoxid und die erste, einen organischen Stoff enthaltende Schicht 3 aus SILK aufgebracht. Die zweite, einen organischen Stoff enthaltende Schicht 13 aus SILK wird danach mit einer dritten Schicht 14 aus anorganischem Material, in diesem Beispiel Siliciumoxid, versehen, welche wiederum mit einer vierten Schicht 15 aus anorganischem Material, in diesem Beispiel Siliciumnitrid, bedeckt wird. Wahlweise wird die zweite, einen organischen Stoff enthaltende Schicht 13 aus SILK mit einer Haftschicht (nicht dargestellt) versehen, bevor die dritte anorganische Schicht 14 aus Siliciumoxid aufgebracht wird. Die Materialien der dritten anorganischen Schicht 14 und der vierten anorganischen Schicht 15 sind unterschiedlich, um diese Schichten gegenüber einander selektiv zu ätzen. Die zur Aufbringung der zweiten, einen organischen Stoff enthaltenden Schicht 13 aus SILK, der dritten anorganischen Schicht 14 aus Siliciumoxid und der vierten anorganischen Schicht 15 aus Siliciumnitrid angewandten Verfahren sind die gleichen wie die unter Bezugnahme auf 1 erwähnten. Schließlich wird eine zweite Maskierungsschicht 16 aus Photolack mit zweiten Öffnungen 17 auf die vierte anorganische Schicht 15 aus Siliciumnitrid unter Anwendung bekannter Techniken aufgebracht.
  • Der in 7 dargestellte Zustand wird nach Ätzung durch die vierte anorganische Schicht 15 aus Siliciumnitrid an der Stelle der zweiten Öffnungen 17 unter Anwendung eines Ätzprozesses erreicht, wobei Siliciumnitrid gegenüber Siliciumoxid, zum Beispiel in einer anisotropen Ätzung unter Verwendung von CH3F-Gas, selektiv geätzt wird. Folglich kann die vierte anorganische Schicht 15 aus Siliciumnitrid lokal entfernt werden, während die dritte anorganische Schicht 14 aus Siliciumoxid als Stoppschicht wirkt, so dass die zeitliche Steuerung des Ätzprozesses nicht mehr kritisch ist. Auf diese Weise kann die dritte anorganische Schicht 14 aus Siliciumoxid relativ dünn aufgebracht werden.
  • Unter Bezugnahme auf 8 wird die zweite Maskierungsschicht 16 aus Photolack in einem Ätzprozess entfernt, wobei der Photolack gegenüber Siliciumnitrid und Siliciumoxid, zum Beispiel in einer isotropen Ätzung mit chemischen Stoffen auf Sauerstoffbasis, selektiv geätzt wird. Infolgedessen kann die zweite Maskierungsschicht 16 aus Photolack entfernt werden, ohne dass die zeitliche Steuerung kritisch ist, da die dritte anorganische Schicht 14 aus Siliciumoxid und die vierte anorganische Schicht 15 aus Siliciumnitrid kaum beeinträchtigt werden.
  • Der in 9 dargestellte Zustand wird nach Ätzung durch die dritte anorganische Schicht 14 aus Siliciumoxid an der Stelle der zweiten Öffnungen 17 unter Anwendung eines Ätzprozesses erreicht, wobei Siliciumoxid gegenüber Siliciumnitrid, zum Beispiel in einer anisotropen Ätzung mit einem CO/C4F8-Gasgemisch, selektiv geätzt wird. Folglich kann die dritte anorganische Schicht 14 aus Siliciumoxid lokal entfernt werden, während die vierte anorganische Schicht 15 aus Siliciumnitrid als Maske dient. In diesem Fall kann die vierte anorganische Schicht 15 aus Siliciumnitrid im Vergleich zu der dritten anorganischen Schicht 14 aus Siliciumoxid relativ dünn vorgesehen sein. Es sei jedoch erwähnt, dass es nicht erforderlich ist, die dritte anorganische Schicht 14 aus Siliciumoxid gegenüber der vierten anorganischen Schicht 15 aus Siliciumnitrid selektiv zu ätzen, da die zuletzt erwähnte anorganische Schicht in einer Dicke aufgebracht werden kann, welche groß genug ist, um einer Ätzung durch die vorherige anorganische Schicht zu widerstehen.
  • Unter Bezugnahme auf 10 wird die vierte anorganische Schicht 15 aus Siliciumnitrid unter Anwendung eines Verfahrens entfernt, wobei die oben erwähnte Schicht gegenüber der dritten anorganischen Schicht 14 aus Siliciumnitrid, zum Beispiel durch Ätzung mit Phosphorsäure, selektiv geätzt wird. Folglich kann die vierte anorganische Schicht 15 aus Siliciumnitrid entfernt werden, ohne dass die zeitliche Steuerung kritisch ist, da die dritte anorganische Schicht 14 aus Siliciumoxid als Stoppschicht wirkt.
  • Der in 11 dargestellte Zustand wird nach gleichzeitiger Ätzung durch die zweite, einen organischen Stoff enthaltende Schicht 13 aus SILK an der Stelle der zweiten Öffnungen 17 und die erste, einen organischen Stoff enthaltende Schicht 3 aus SILK an der Stelle der ersten Öffnungen 7 unter Anwendung eines Ätzprozesses erreicht, wobei SILK gegenüber Siliciumoxid, zum Beispiel in einer HBr/O2-Ätzung, selektiv geätzt wird. Auf diese Weise wird eine Struktur mit einer ersten Unterstruktur 8 in der ersten, einen organischen Stoff enthaltenden Schicht 3 aus SILK und einer zweiten Unterstruktur 18 in der zweiten, einen organischen Stoff enthaltenden Schicht 13 aus SILK ausgebildet, wobei die erste Unterstruktur 8 ein Kontaktloch und die zweite Unterstruktur 18 entweder ein Kontaktloch oder einen Graben darstellt.
  • Unter Bezugnahme auf 12 werden die erste und die zweite Unterstruktur 8 und 18 mit einem leitenden Material 9, zum Beispiel Aluminium oder Kupfer, gefüllt, welches ebenfalls über der zweiten Unterstruktur 18 und der dritten anorganischen Schicht 14 aus Siliciumoxid liegt. Das leitende Material 9 wird durch Elektroplattieren, PVD oder CVD aufgebracht.
  • Der in 13 dargestellte Zustand wird erreicht, indem das darüber liegende, leitende Material 9 und die dritte anorganische Schicht 14 aus Siliciumoxid abgetragen werden, bis die zweite, einen organischen Stoff enthaltende Schicht 13 aus SILK freigelegt ist. Dieses kann zum Beispiel durch chemisch-mechanisches Polieren mit Hilfe eines Slurry (chemisch-mechanisches Poliermittel), wie z.B. SS-EP-A-5600, welche von Cabot, 5080 Robert J. Mathews Parkway, E1 Dorado Hills, USA, auf den Markt gebracht wird, erfolgen. Auf diese Weise wird eine Leiterstruktur gebildet, welche einen Steckverbinder aufweist, der entweder mit einem Leiter oder einem anderen Steckverbinder auf der Oberseite desselben verbunden ist. Sollte die erste Unterstruktur ein Steckverbinder und die zweite Unterstruktur ein Leiter sein, ist das Verfahren als „Dual-Damascene-Verfahren" bekannt. Das Verfahren, welches angewandt wird, um zwei übereinander angeordnete Steckverbinder vorzusehen, kann als modifizierte Form des „Dual-Damascene-Verfahrens" angesehen werden. Die Anwendung eines „Dual-Damascene-Verfahrens" im Allgemeinen ermöglicht eine hohe Leiterstrukturdichte.
  • Die 14 und 15 stellen schematische Querrisse von zwei Zwischenstufen bei der Herstellung eines zweiten Ausführungsbeispiels einer elektronischen Anordnung mit zwei Schichten aus einem, einen organischen Stoff enthaltenden Material unter Anwendung des Herstellungsverfahrens gemäß der vorliegenden Erfindung dar. In diesem zweiten Ausführungsbeispiel wird die vierte anorganische Schicht 15 aus Siliciumnitrid vor Füllen der ersten und der zweiten Unterstruktur 8 und 18 mit einem leitenden Material 9, welches ebenfalls über der zweiten Unterstruktur 18 und der vierten anorganischen Schicht 15 aus Siliciumnitrid liegt, nicht entfernt.
  • Ausgehend von dem in 9 dargestellten Zustand wird nach gleichzeitiger Ätzung durch die zweite, einen organischen Stoff enthaltende Schicht 13 aus SILK an der Stelle der zweiten Öffnungen 17 und die erste, einen organischen Stoff enthaltende Schicht 3 aus SILK an der Stelle der ersten Öffnungen 7 unter Anwendung eines Ätzprozesses, wobei SILK gegenüber Siliciumnitrid, zum Beispiel in einer HBr/O2- oder SO2/O2-Ätzung, selektiv geätzt wird, der Zustand in 14 erreicht.
  • Unter Bezugnahme auf 15 werden die erste und die zweite Unterstruktur 8 und 18 mit einem leitenden Material 9, zum Beispiel Aluminium oder Kupfer, welches ebenfalls über der zweiten Unterstruktur 18 und der vierten anorganischen Schicht 15 aus Siliciumnitrid liegt, unter Anwendung von Elektroplattieren, PVD oder CVD gefüllt. Danach wird das darüber liegende, leitende Material 9, die vierte anorganische Schicht 15 aus Siliciumnitrid und die dritte anorganische Schicht 14 aus Siliciumoxid entfernt, bis die zweite, einen organischen Stoff enthaltende Schicht 13 aus SILK freigelegt ist. Dieses kann zum Beispiel durch chemisch-mechanisches Polieren unter Verwendung eines Slurry, wie z.B. SS-EP-A-5600, der unter Bezugnahme auf 13, in welcher der sich ergebende Zustand dargestellt ist, erwähnt wird, erfolgen.
  • Die 16 bis 21 stellen schematische Querrisse einer Anzahl Zwischenstufen bei der Herstellung eines dritten Ausführungsbeispiels einer elektronischen Anordnung mit zwei Schichten aus einem, einen organischen Stoff enthaltenden Material unter Anwendung des Verfahrens gemäß der vorliegenden Erfindung dar. In diesem dritten Ausführungsbeispiel wird die zweite anorganische Schicht 5 aus Siliciumnitrid vor Aufbringen der zweiten, einen organischen Stoff enthaltenden Schicht 13 aus SILK nicht entfernt.
  • Ausgehend von dem in 4 dargestellten Zustand wird der aus 16 ersichtliche Zustand erreicht, indem zuerst eine zweite, einen organischen Stoff enthaltende Schicht 13 aus SILK auf die freiliegenden Oberflächen der zweiten anorganischen Schicht 4 aus Siliciumnitrid und die erste, einen organischen Stoff enthaltende Schicht 3 aus SILK aufgebracht wird. Sodann wird die zweite, einen organischen Stoff enthaltende Schicht 13 aus SILK mit einer dritten anorganischen Schicht 14 aus Siliciumoxid versehen, welche wiederum mit einer vierten anorganischen Schicht 15 aus Siliciumnitrid bedeckt wird. Wahlweise wird die zweite, einen organischen Stoff enthaltende Schicht 13 aus SILK mit einer Klebeschicht (nicht dargestellt) versehen, bevor die dritte anorganische Schicht 14 aus Siliciumoxid aufgetragen wird. Die Materialien der dritten anorganischen Schicht 14 und der vierten anorganischen Schicht 15 sind unterschiedlich, um diese Schicht gegenüber einander selektiv zu ätzen. Die zum Aufbringen der zweiten, einen organischen Stoff enthaltenden Schicht 13 aus SILK, der dritten anorganischen Schicht 14 aus Siliciumoxid und der vierten anorganischen Schicht 15 aus Siliciumnitrid angewandten Verfahren sind die gleichen wie die unter Bezugnahme auf 1 angewandten Verfahren. Schließlich wird eine zweite Maskierungsschicht 16 aus Photolack mit zweiten Öffnungen 17 auf die vierte anorganische Schicht 15 aus Siliciumnitrid unter Anwendung bekannter Techniken aufgebracht.
  • Unter Bezugnahme auf 17 wird zuerst die vierte anorganische Schicht 15 aus Siliciumnitrid an der Stelle der zweiten Öffnungen 17 unter Anwendung eines Ätzprozesses durchgeätzt, wobei Siliciumnitrid gegenüber Siliciumoxid, zum Beispiel in einer anisotropen Ätzung unter Verwendung von CH3F-Gas, selektiv geätzt wird. Folglich kann die vierte anorganische Schicht 15 aus Siliciumnitrid lokal entfernt werden, während die dritte anorganische Schicht 14 aus Siliciumoxid als Stoppschicht wirkt, so dass die zeitliche Steuerung des Ätzprozesses nicht mehr kritisch ist. Auf diese Weise kann die dritte anorganische Schicht 14 aus Siliciumoxid relativ dünn aufgebracht werden. Sodann wird die zweite Maskierungsschicht 16 aus Photolack in einem Ätzprozess entfernt, wobei der Photolack gegenüber Siliciumnitrid und Siliciumoxid, zum Beispiel in einer isotropen Ätzung mit chemischen Stoffen auf Sauerstoffbasis, selektiv geätzt wird. Infolgedessen kann die zweite Maskierungsschicht 16 aus Photolack entfernt werden, ohne dass die zeitliche Steuerung kritisch ist, da die dritte anorganische Schicht 14 aus Siliciumoxid und die vierte anorganische Schicht 15 aus Siliciumnitrid kaum beeinträchtigt werden. Schließlich wird die dritte anorganische Schicht 14 aus Siliciumoxid an der Stelle der zweiten Öffnungen 17 unter Anwendung eines Ätzprozesses durchgeätzt, wobei Siliciumoxid gegenüber Siliciumnitrid, zum Beispiel in einer anisotropen Ätzung unter Verwendung eines CO/C4F8-Gasgemischs, selektiv geätzt wird. Folglich kann die dritte anorganische Schicht 14 aus Siliciumoxid lokal entfernt werden, während die vierte anorganische Schicht 15 aus Siliciumnitrid als Maske dient. In diesem Fall kann die vierte anorganische Schicht 15 aus Siliciumnitrid im Vergleich zu der dritten anorganischen Schicht 14 aus Siliciumoxid relativ dünn vorgesehen werden. Es sei jedoch erwähnt, dass es nicht erforderlich ist, die dritte anorganische Schicht 14 aus Siliciumoxid gegenüber der vierten anorganischen Schicht 15 aus Siliciumnitrid selektiv zu ätzen, da die zuletzt genannte anorganische Schicht in einer Dicke aufgebracht werden kann, welche groß genug ist, um einer Ätzung durch die vorherige anorganische Schicht zu widerstehen.
  • Unter Bezugnahme auf 18 wird die vierte anorganische Schicht 15 aus Siliciumnitrid in einem Verfahren entfernt, wobei die oben erwähnte Schicht gegenüber der dritten anorganischen Schicht 14 aus Siliciumoxid, zum Beispiel durch Ätzung mit Phosphorsäure, selektiv entfernt wird. Folglich kann die vierte anorganische Schicht 15 aus Sili ciumnitrid entfernt werden, ohne dass die zeitliche Steuerung kritisch ist, da die dritte anorganische Schicht 14 aus Siliciumoxid als Stoppschicht wirkt.
  • Der in 19 dargestellte Zustand wird nach gleichzeitiger Ätzung durch die zweite, einen organischen Stoff enthaltende Schicht 13 aus SILK an der Stelle der zweiten Öffnungen 17 und die erste, einen organischen Stoff enthaltende Schicht 3 aus SILK an der Stelle der ersten Öffnungen 7 unter Anwendung eines Ätzprozesses erreicht, wobei SILK gegenüber Siliciumoxid, zum Beispiel unter Anwendung einer HBr/O2-Ätzung, selektiv geätzt wird.
  • Unter Bezugnahme von 20 werden die erste und die zweite Unterstruktur 8 und 18 mit einem leitenden Material 9, zum Beispiel Aluminium oder Kupfer, gefüllt, welches ebenfalls über der zweiten Unterstruktur 18 und der dritten anorganischen Schicht 14 aus Siliciumoxid liegt. Das leitende Material 9 wird durch Elektroplattieren, PVD oder CVD aufgebracht.
  • Der Zustand in 21 wird nach Entfernen des darüber liegenden, leitenden Materials 9 und der dritten anorganischen Schicht 14 aus Siliciumoxid, zum Beispiel durch chemisch-mechanisches Polieren mit Hilfe eines Slurry, wie z.B. SS-EP-A-5600, bis die zweite, einen organischen Stoff enthaltende Schicht 13 aus SILK freigelegt ist, erreicht.
  • Die 22 und 23 zeigen schematische Querrisse von zwei Zwischenstufen bei der Herstellung eines vierten Ausführungsbeispiels einer elektronischen Anordnung mit zwei Schichten aus einem, einen organischen Stoff enthaltenden Material unter Anwendung des Verfahrens gemäß der vorliegenden Erfindung. In diesem vierten Ausführungsbeispiel wird die zweite anorganische Schicht 5 aus Siliciumnitrid vor Aufbringen der zweiten, einen organischen Stoff enthaltenden Schicht 13 aus SILK nicht entfernt, und ebenfalls die vierte anorganische Schicht 15 aus Siliciumnitrid wird vor Füllen der ersten und der zweiten Unterstruktur 8 und 18 mit einem leitenden Material, welches ebenfalls über der zweiten Unterstruktur 18 und der vierten anorganischen Schicht 15 aus Siliciumnitrid liegt, nicht entfernt.
  • Ausgehend von dem in 17 dargestellten Zustand wird der in 22 gezeigte Zustand nach gleichzeitiger Ätzung durch die zweite, einen organischen Stoff enthaltende Schicht 13 aus SILK an der Stelle der zweiten Öffnungen 17 und der ersten, einen organischen Stoff enthaltenden Schicht 3 aus SILK an der Stelle der ersten Öffnungen 7 unter Anwendung eines Ätzprozesses erreicht, wobei SILK gegenüber Siliciumnitrid, zum Beispiel unter Anwendung einer HBr/O2- oder SO2O2-Ätzung, selektiv geätzt wird.
  • Unter Bezugnahme auf 23 werden die erste und die zweite Unterstruktur 8 und 18 mit einem leitenden Material 9, zum Beispiel Aluminium oder Kupfer, welches sich ebenfalls über der zweiten Unterstruktur 18 und der vierten anorganischen Schicht 15 aus Siliciumnitrid befindet, durch Elektroplattieren, PVD oder CVD gefüllt. Danach werden das darüber liegende, leitende Material 9, die vierte anorganische Schicht 15 aus Siliciumnitrid und die dritte anorganische Schicht 14 aus Siliciumoxid, zum Beispiel durch chemisch-mechanisches Polieren mit Hilfe eines Slurry, wie zum Beispiel SS-EP-A-5600, entfernt, bis die zweite, einen organischen Stoff enthaltende Schicht 13 aus SILK freigelegt ist. Der sich ergebende Zustand ist in 21 dargestellt.
  • Es sei erwähnt, dass die vorliegende Erfindung nicht auf die oben beschriebenen Ausführungsbeispiele beschränkt ist. Zum Beispiel kann die dritte Schicht aus anorganischem Material oder sowohl die vierte als auch die dritte Schicht aus anorganischem Material erhalten bleiben, statt nach Entfernen des darüber liegenden, leitenden Materials entfernt zu werden. Des Weiteren kann der Resist ein Photolack, ein elektronenstrahlempfindlicher Resist oder ein röntgenstrahlenempfindlicher Resist sein. Neben SILK können weitere, einen organischen Stoff enthaltende Materialien, wie z.B. Parylen©- und Teflon©-artige Materialien, unter Anwendung des Verfahrens gemäß der vorliegenden Erfindung strukturiert werden. Um die Kapazität innerhalb und zwischen den Leitungen einzustellen, können für die erste und die zweite Schicht aus einem, einen organischen Stoff enthaltenden Material verschiedene Materialien verwendet werden. Außer zur Strukturierung dielektrischer, einen organischen Stoff enthaltender Materialien ist das Verfahren ebenfalls zur Strukturierung von, einen organischen Stoff enthaltenden Materialien mit elektrolumineszenten Eigenschaften, wie zum Beispiel Poly-(2-Methoxy-5-(3,7-Dimethyloctyloxy)-1,4-Chloromethylbenzol) sehr geeignet.
  • In dem oben beschriebenen Ausführungsbeispiel wird Siliciumoxid sowohl für die erste als auch die dritte Schicht aus anorganischem Material verwendet, während Siliciumnitrid sowohl für die zweite als auch die vierte Schicht aus anorganischem Material eingesetzt wird. Es ist jedoch sicherlich nicht erforderlich, dass eine gleiche Materialkombination sowohl für die erste als auch die zweite Schicht aus anorganischem Material und die dritte als auch die vierte Schicht aus anorganischem Material verwendet wird. Wie nachfolgend dargestellt, ist eine große Anzahl Kombinationen möglich. Im Hinblick auf die dritte und die vierte Schicht aus anorganischem Material können sowohl Isolatoren als auch Halbleiter und Metalle eingesetzt werden, vorausgesetzt, dass diese Materialien bei einer Temperatur unterhalb der Stabilitätstemperatur des aufgetragenen, einen organischen Stoff enthaltenden Metalls, welche typischerweise im Bereich von 400 bis 450 Grad Celsius liegt, aufgebracht werden können. In dem oberen Teil der nachstehenden Tabelle sind Materialpaare aufgelistet, welche für diese Schichten zusammen mit entsprechenden Verfahren zur Ätzung derselben zu verwenden sind. Im Hinblick auf die erste und die zweite Schicht aus anorganischem Material ist die Situation anders. Für die erste Schicht aus anorganischem Material sind ausschließlich Isolatoren einsetzbar, da diese Schicht vor Aufbringen der zweiten Schicht aus einem, einen organischen Stoff enthaltenden Material nicht entfernt wird. Die für die zweite Schicht aus anorganischem Material zu verwendende Materialart ist davon abhängig, ob diese Schicht vor Aufbringen der zweiten Schicht aus einem, einen organischen Stoff enthaltenden Material ebenfalls entfernt wird oder nicht. Sowohl Isolatoren als auch Metalle und Halbleiter können in dem Fall verwendet werden, in dem die Schicht entfernt wird, während in dem Fall, in dem die Schicht nicht entfernt wird, lediglich Isolatoren einsetzbar sind. In dem unteren Teil der gleichen Tabelle sind Materialpaare aufgelistet, welche für die erste und die zweite Schicht aus anorganischem Material zusammen mit entsprechenden Ätzprozessen für den Fall, dass die zweite Schicht aus anorganischem Material vor Aufbringen der zweiten Schicht aus einem, einen organischen Stoff enthaltenden Material entfernt wird, zu verwenden sind. Es sei erwähnt, dass Materialien ausgewählt werden sollten, welche bei einer Temperatur unterhalb der Stabilitätstemperatur des verwendeten, einen organischen Stoff enthaltenden Materials, welche typischerweise im Bereich von 400 bis 450 Grad Celsius liegt, aufgebracht werden können.
  • Tabelle
    Figure 00190001
  • Figure 00200001

Claims (13)

  1. Verfahren zur Herstellung einer elektronischen Anordnung mit zwei Schichten aus einem, einen organischen Stoff enthaltenden Material, wonach: – eine erste Schicht aus einem, einen organischen Stoff enthaltenden Material auf ein Substrat aufgebracht wird, – die erste Schicht aus einem, einen organischen Stoff enthaltenden Material mit einer ersten Schicht aus anorganischem Material bedeckt wird, – eine zweite Schicht aus anorganischem Material, welches sich von dem anorganischen Material der ersten Schicht unterscheidet, aufgebracht wird, – eine erste Maskierungsschicht aus Photolack mit ersten Öffnungen vorgesehen wird, – durch die zweite Schicht aus anorganischem Material an der Stelle der ersten Öffnungen hindurch geätzt wird, – durch die erste Schicht aus anorganischem Material an der Stelle der ersten Öffnungen hindurch geätzt wird, – eine zweite Schicht aus einem, einen organischen Stoff enthaltenden Material aufgebracht wird, – die zweite Schicht aus einem, einen organischen Stoff enthaltenden Material mit einer dritten Schicht aus einem anorganischen Stoff bedeckt wird, – eine vierte Schicht aus einem anorganischen Material, welches sich von dem anorganischen Material der dritten Schicht unterscheidet, aufgebracht wird, – eine zweite Maskierungsschicht aus Photolack mit zweiten Öffnungen vorgesehen wird, – jede zweite Öffnung über einer jeweiligen ersten Öffnung liegt, – durch die vierte Schicht aus anorganischem Material an der Stelle der zweiten Öffnungen hindurch geätzt wird, – durch die dritte Schicht aus anorganischem Material an der Stelle der zweiten Öffnungen hindurch geätzt wird, – durch die zweite Schicht aus einem, einen organischen Stoff enthaltenden Material an der Stelle der zweiten Öffnungen hindurch geätzt wird, – durch die erste Schicht aus einem, einen organischen Stoff enthaltenden Material an der Stelle der ersten Öffnungen hindurch geätzt wird, – die zweite Schicht aus anorganischem Material in einem Ätzverfahren geätzt wird, wobei das zweite anorganische Material gegenüber dem ersten anorganischen Material selektiv geätzt wird, – die erste Maskierungsschicht aus Photolack zwischen der Ätzung durch die zweite Schicht aus anorganischem Material und der Ätzung durch die erste Schicht aus anorganischem Material entfernt wird, wobei – die vierte Schicht aus anorganischem Material in einem Ätzverfahren geätzt wird, wobei das vierte anorganische Material gegenüber dem dritten anorganischen Material selektiv geätzt wird, – die zweite Maskierungsschicht aus Photolack zwischen der Ätzung durch die vierte Schicht aus anorganischem Material und der Ätzung durch die dritte Schicht aus anorganischem Material entfernt wird, – eine Ätzung durch die zweite Schicht aus einem, einen organischen Stoff enthaltenden Material an der Stelle der zweiten Öffnungen und eine Ätzung durch die erste Schicht aus einem, einen organischen Stoff enthaltenden Material an der Stelle der ersten Öffnungen in einem einzigen Schritt stattfindet.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste und die zweite Maskierungsschicht aus Photolack bei einer isotropen Ätzung entfernt werden.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein dielektrisches Material mit einer geringen Dielektrizitätskonstanten als das, einen organischen Stoff enthaltende Material verwendet wird.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die dritte Schicht aus anorganischem Material in einem Ätzverfahren geätzt wird, wobei das dritte anorganische Material gegenüber dem vierten anorganischen Material selektiv geätzt wird.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Schicht aus anorganischem Material in einem Ätzverfahren geätzt wird, wobei das erste anorganische Material gegenüber dem zweiten anorganischen Material selektiv geätzt wird.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Schicht aus anorganischem Material vor Aufbringen der zweiten Schicht aus einem, einen organischen Stoff enthaltenden Material entfernt wird.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Schicht aus anorganischem Material wesentlich dünner als die erste und die zweite Schicht aus einem, einen organischen Stoff enthaltenden Material aufgebracht wird.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet. dass die vierte Schicht aus anorganischem Material vor Ätzung durch die zweite und die erste Schicht aus einem, einen organischen Stoff enthaltenden Material entfernt wird.
  9. Verfahren nach Anspruch 1 oder 8, dadurch gekennzeichnet, dass bei Ätzung durch die erste und die zweite Schicht aus einem, einen organischen Stoff enthaltenden Material Strukturen erzeugt werden, wobei jede der Strukturen eine erste Unterstruktur in der ersten Schicht aus einem, einen organischen Stoff enthaltenden Material sowie eine zweite Unterstruktur in der zweiten Schicht aus einem, einen organischen Stoff enthaltenden Material aufweist, wobei die erste Unterstruktur ein Kontaktloch und die zweite Unterstruktur entweder ein Kontaktloch oder ein Graben ist, dass die erste und die zweite Unterstruktur zur gleichen Zeit mit einem leitenden Material gefüllt werden, welches sich ebenfalls über der zweiten Unterstruktur befindet, und dass das leitende Material, welches über der zweiten Unterstruktur liegt, entfernt wird.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass entweder die dritte Schicht aus anorganischem Material oder sowohl die vierte als auch die dritte Schicht aus anorganischem Material nach Abtragen des leitenden Materials, welches sich über der zweiten Unterstruktur befindet, entfernt wird.
  11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass das leitende Material, welches über der zweiten Unterstruktur liegt, und entweder die dritte Schicht aus anorganischem Material oder sowohl die dritte als auch die vierte Schicht aus anorganischem Material durch chemisch-mechanisches Polieren entfernt werden.
  12. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste und die dritte Schicht aus anorganischem Material aus dem gleichen Material hergestellt sind, und dass die zweite und die vierte Schicht aus anorganischem Material aus dem gleichen Material hergestellt sind.
  13. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass ein Material mit elektrolumineszenten Eigenschaften als das, einen organischen Stoff enthaltende Material verwendet wird.
DE69930839T 1998-11-18 1999-11-02 Herstellungsmethode für eine elekttronische anordnung mit organischen schichten Expired - Lifetime DE69930839T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP98203879 1998-11-18
EP98203879 1998-11-18
PCT/EP1999/008341 WO2000031775A2 (en) 1998-11-18 1999-11-02 A method of manufacturing an electronic device comprising two layers of organic-containing material

Publications (2)

Publication Number Publication Date
DE69930839D1 DE69930839D1 (de) 2006-05-24
DE69930839T2 true DE69930839T2 (de) 2007-04-12

Family

ID=8234345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69930839T Expired - Lifetime DE69930839T2 (de) 1998-11-18 1999-11-02 Herstellungsmethode für eine elekttronische anordnung mit organischen schichten

Country Status (7)

Country Link
US (1) US6309801B1 (de)
EP (1) EP1064674B1 (de)
JP (1) JP2002530881A (de)
KR (1) KR100634904B1 (de)
AT (1) ATE323327T1 (de)
DE (1) DE69930839T2 (de)
WO (1) WO2000031775A2 (de)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW417249B (en) * 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
US6818437B1 (en) * 1998-05-16 2004-11-16 Applera Corporation Instrument for monitoring polymerase chain reaction of DNA
CN1367935A (zh) * 1999-06-28 2002-09-04 拉姆研究公司 用于蚀刻碳掺杂有机硅酸盐玻璃的方法和装置
US6562715B1 (en) 2000-08-09 2003-05-13 Applied Materials, Inc. Barrier layer structure for copper metallization and method of forming the structure
JP2003077920A (ja) * 2001-09-04 2003-03-14 Nec Corp 金属配線の形成方法
US6890851B2 (en) * 2003-05-29 2005-05-10 United Microelectronics Corp. Interconnection structure and fabrication method thereof
JP2006261058A (ja) * 2005-03-18 2006-09-28 Sony Corp 有機ｅｌ素子、表示装置、有機ｅｌ素子の製造方法
KR101623227B1 (ko) 2009-02-10 2016-05-20 가부시키가이샤 제이올레드 발광 소자의 제조 방법과 발광 소자 및 발광 장치의 제조 방법과 발광 장치
CN102272970B (zh) 2009-02-10 2014-12-10 松下电器产业株式会社 发光元件、具备发光元件的发光装置以及发光元件的制造方法
EP2398083B1 (de) 2009-02-10 2018-06-13 Joled Inc. Lichtemittierendes element, anzeigevorrichtung und verfahren zur herstellung des lichtemittierenden elements
JP5437736B2 (ja) 2009-08-19 2014-03-12 パナソニック株式会社 有機ｅｌ素子
CN102473847B (zh) 2010-06-24 2015-01-14 松下电器产业株式会社 有机el元件、显示装置以及发光装置
WO2011161727A1 (ja) 2010-06-24 2011-12-29 パナソニック株式会社 有機ｅｌ素子の製造方法、表示装置、発光装置および紫外光照射装置
JP5524954B2 (ja) * 2010-07-05 2014-06-18 パナソニック株式会社 有機ｅｌ表示パネルとその製造方法
JP5624141B2 (ja) 2010-07-30 2014-11-12 パナソニック株式会社 有機ｅｌ素子
WO2012017488A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 発光素子とその製造方法、および発光装置
WO2012017496A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 発光素子、発光素子を備えた発光装置および発光素子の製造方法
WO2012017490A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ素子、表示装置および発光装置
WO2012017502A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ素子およびその製造方法
JP5658256B2 (ja) 2010-08-06 2015-01-21 パナソニック株式会社 発光素子とその製造方法、および発光装置
JP5677432B2 (ja) 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ素子、表示装置および発光装置
JP5620494B2 (ja) 2010-08-06 2014-11-05 パナソニック株式会社 発光素子、表示装置、および発光素子の製造方法
JP5612691B2 (ja) 2010-08-06 2014-10-22 パナソニック株式会社 有機ｅｌ素子およびその製造方法
JP5677431B2 (ja) 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ素子、表示装置および発光装置
JP5677437B2 (ja) 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ素子
WO2012017499A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ素子
WO2012017501A1 (ja) 2010-08-06 2012-02-09 パナソニック株式会社 有機ｅｌ素子およびその製造方法
JP5677434B2 (ja) 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ素子
JP5543600B2 (ja) 2010-08-06 2014-07-09 パナソニック株式会社 発光素子、発光素子を備えた発光装置および発光素子の製造方法
JP5543599B2 (ja) 2010-08-06 2014-07-09 パナソニック株式会社 発光素子の製造方法
CN103283054B (zh) 2011-01-21 2015-12-16 株式会社日本有机雷特显示器 有机el元件
US8829510B2 (en) 2011-02-23 2014-09-09 Panasonic Corporation Organic electroluminescence display panel and organic electroluminescence display device
US8981361B2 (en) 2011-02-25 2015-03-17 Panasonic Corporation Organic electroluminescence display panel with tungsten oxide containing hole injection layer that electrically connects electrode to auxiliary wiring, and organic electroluminescence display device
JPWO2012153445A1 (ja) 2011-05-11 2014-07-28 パナソニック株式会社 有機ｅｌ表示パネルおよび有機ｅｌ表示装置
JP6284369B2 (ja) * 2014-01-07 2018-02-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US680085A (en) * 1901-01-17 1901-08-06 Luther B Thomas Computing spring-scale.
US5329152A (en) * 1986-11-26 1994-07-12 Quick Technologies Ltd. Ablative etch resistant coating for laser personalization of integrated circuits
US4836885A (en) * 1988-05-03 1989-06-06 International Business Machines Corporation Planarization process for wide trench isolation
US5625637A (en) * 1991-03-28 1997-04-29 Seiko Epson Corporation Surface emitting semiconductor laser and its manufacturing process
JPH08139194A (ja) 1994-04-28 1996-05-31 Texas Instr Inc <Ti> 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス
FR2736654B1 (fr) * 1995-07-13 1997-08-22 Commissariat Energie Atomique Procede de fabrication d'elements de microstructures flottants rigides et dispositif equipe de tels elements
TW409194B (en) * 1995-11-28 2000-10-21 Sharp Kk Active matrix substrate and liquid crystal display apparatus and method for producing the same
JP3390329B2 (ja) 1997-06-27 2003-03-24 日本電気株式会社 半導体装置およびその製造方法
FR2777697B1 (fr) * 1998-04-16 2000-06-09 St Microelectronics Sa Circuit integre avec couche d'arret et procede de fabrication associe

Also Published As

Publication number Publication date
ATE323327T1 (de) 2006-04-15
KR20010034203A (ko) 2001-04-25
EP1064674A2 (de) 2001-01-03
US6309801B1 (en) 2001-10-30
EP1064674B1 (de) 2006-04-12
KR100634904B1 (ko) 2006-10-17
WO2000031775A2 (en) 2000-06-02
JP2002530881A (ja) 2002-09-17
WO2000031775A3 (en) 2000-10-26
DE69930839D1 (de) 2006-05-24

Similar Documents

Publication Publication Date Title
DE69930839T2 (de) Herstellungsmethode für eine elekttronische anordnung mit organischen schichten
DE69222586T2 (de) Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE3586554T2 (de) Verfahren zur selektiven exposition der seitenwaende eines grabens und dessen verwendung fuer die herstellung von einem substratkontakt aus metallsiliziden mit dielektrischem material gefuellten graeben isolierter anordnungen.
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE69211093T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE69025886T2 (de) Verfahren zum teilweisen Anfüllen von Kontakten oder Durchführungen verschiedener Tiefe
DE60037395T2 (de) Herstellung eines halbleiter-bauelementes
DE69321149T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE4125221C2 (de)
DE69512125T2 (de) Herstellung von Löchern in polymerischen Materialien
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE69015564T2 (de) Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram.
DE102012207116A1 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE19860505A1 (de) ESD-Schutzschaltung und Verfahren zu deren Herstellung
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE102004005697B4 (de) Herstellungsverfahren für eine widerstandsfähige Via-Struktur und zugehörige Via-Struktur
DE102006035668B4 (de) Verfahren zum Herstellen einer Ätzindikator- und Ätzstoppschicht zur Reduzierung von Ätzungleichförmigkeiten
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE19626039C2 (de) Verfahren zum Herstellen einer Metalleitung
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE10244570A1 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
WO2012031845A1 (de) Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung

Legal Events

Date Code Title Description
8320 Willingness to grant licences declared (paragraph 23)
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: EISENFUEHR, SPEISER & PARTNER, 10178 BERLIN

8327 Change in the person/name/address of the patent owner

Owner name: NXP B.V., EINDHOVEN, NL