JP6284369B2 - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP6284369B2
JP6284369B2 JP2014000866A JP2014000866A JP6284369B2 JP 6284369 B2 JP6284369 B2 JP 6284369B2 JP 2014000866 A JP2014000866 A JP 2014000866A JP 2014000866 A JP2014000866 A JP 2014000866A JP 6284369 B2 JP6284369 B2 JP 6284369B2
Authority
JP
Japan
Prior art keywords
film
insulating film
integrated circuit
circuit device
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014000866A
Other languages
English (en)
Other versions
JP2015130390A (ja
Inventor
琢也 萩原
琢也 萩原
龍紀 村田
龍紀 村田
昌洋 田所
昌洋 田所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014000866A priority Critical patent/JP6284369B2/ja
Priority to US14/586,915 priority patent/US9502282B2/en
Priority to TW104100007A priority patent/TWI643245B/zh
Priority to KR1020150000620A priority patent/KR20150083027A/ko
Priority to CN201510005100.8A priority patent/CN104766787B/zh
Publication of JP2015130390A publication Critical patent/JP2015130390A/ja
Application granted granted Critical
Publication of JP6284369B2 publication Critical patent/JP6284369B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7023—Aligning or positioning in direction perpendicular to substrate surface
    • G03F9/7026—Focusing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

本願は、半導体集積回路装置（または半導体装置）の製造方法に関し、たとえば、露光技術に適用することができるものである。
日本特開２０１２−４１７０号公報（特許文献１）は、下層のカーボンリッチ膜、中層のシリコンリッチ膜、上層の感光性レジスト膜等からなる多層レジスト露光技術に関するものである。そこには、再生等の際に中層のシリコンリッチ膜を除去する前に、オゾン処理をして、その後、薬液を用いてウエット処理する技術が開示されている。
日本特開２００５−１６６９９７号公報（特許文献２）は、液浸露光装置における斜入射方式のフォーカス検出系に関するものである。そこには、レジスト表面に於いて、斜入射検査光が十分に反射するように、入射角を８４度よりも大きくする技術が開示されている。
特開２０１２−４１７０号公報 特開２００５−１６６９９７号公報
たとえば、４０ｎｍテクノロジノード（Ｔｅｃｈｎｏｌｏｇｙ Ｎｏｄｅ）以降の高ＮＡのＡｒＦ液浸露光、特に、コンタクト工程等の微細加工工程に於いて、コンタクト穴径等のばらつきが多発している。
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一実施の形態の概要は、コンタクト工程等において、多層レジストと被加工絶縁膜の間に、窒化シリコン系絶縁膜を挿入するものである。
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、前記本願の一実施の形態によれば、コンタクト工程等におけるコンタクト穴径等のばらつきを低減することができる。
本願の一実施の形態の半導体集積回路装置の製造方法に於いて使用する露光装置の一例の要部等の模式断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するための要部ウエハプロセスのブロックフロー図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（下地窒化シリコン膜成膜工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（多層レジスト塗布工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（感光性レジスト膜加工工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（中間シリコン含有膜加工工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（下層カーボンリッチ膜加工工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（下地窒化シリコン膜への貫通孔形成工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（酸化シリコン系絶縁膜の下面への貫通孔延長工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（カーボンリッチ膜除去工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（窒化シリコン膜除去工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（コンタクトプラグ埋め込み工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（コンタクトプラグＣＭＰ工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（第１層埋め込み配線形成工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するためのウエハプロセス（上層プリメタル酸化シリコン系絶縁膜成膜工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するためのウエハプロセス（多層レジスト塗布工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するためのウエハプロセス（感光性レジスト膜加工工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するためのウエハプロセス（中間シリコン含有膜加工工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するためのウエハプロセス（下層カーボンリッチ膜加工工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するためのウエハプロセス（酸化シリコン系絶縁膜への貫通孔形成工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するためのウエハプロセス（カーボンリッチ膜除去工程）中のウエハ要部断面図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスの補足的説明のための各層の主要パラメータ例示図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスの補足的説明のための各種の実験結果をまとめた数値データ表示図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスの補足的説明のための層間膜に侵入する光の割合とパターン寸法ばらつきの関係を示す実験結果プロット図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するための各層の主要パラメータ例示図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するための多層レジスト下層膜の参照光（中心波長６８０ｎｍ）に関する屈折率と層間膜に侵入する光の割合を示すシミュレーション結果プロット図である。 本願の前記一実施の形態の半導体集積回路装置の製造方法の要部プロセス（主プロセスおよび変形プロセス）に於いて使用する多層膜インサイチュー気相処理用ウエハ処理装置の模式断面図である。 図１の光学マスクの周辺の模式的拡大断面図である。
〔実施の形態の概要〕
先ず、本願において開示される代表的な実施の形態について概要を説明する。
１．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハの第１の主面上に、第１の窒化シリコン系絶縁膜を成膜する工程；
（ｂ）前記第１の窒化シリコン系絶縁膜上に、第１の酸化シリコン系絶縁膜を成膜する工程；
（ｃ）前記第１の酸化シリコン系絶縁膜上に、第２の窒化シリコン系絶縁膜を成膜する工程；
（ｄ）前記第２の窒化シリコン系絶縁膜上に、カーボンリッチ膜を塗布する工程；
（ｅ）前記カーボンリッチ膜上に、炭素及びシリコンを主要な成分として含むシリコン含有膜を塗布する工程；
（ｆ）前記シリコン含有膜上に、フォトレジスト膜を塗布する工程；
（ｇ）前記フォトレジスト膜を、紫外線露光光を用いた縮小投影露光により、露光する工程；
（ｈ）前記工程（ｇ）の後、前記フォトレジスト膜を現像することにより、前記フォトレジスト膜にパターンを形成し、このパターンを順次、前記シリコン含有膜および前記カーボンリッチ膜に転写する工程；
（ｉ）加工された前記カーボンリッチ膜を、マスクとして、第１のドライエッチングにより、前記第２の窒化シリコン系絶縁膜に貫通孔を形成する工程；
（ｊ）前記工程（ｉ）の後、前記カーボンリッチ膜を、マスクとして、第２のドライエッチングにより、前記貫通孔を前記第１の酸化シリコン系絶縁膜の下面まで延長する工程；
（ｋ）前記工程（ｊ）の後、前記カーボンリッチ膜を、除去する工程；
（ｌ）前記工程（ｋ）の後、前記貫通孔外の前記第２の窒化シリコン系絶縁膜および前記貫通孔内の前記第１の窒化シリコン系絶縁膜を除去する工程、
ここで、前記工程（ｇ）においては、前記紫外線露光光よりも波長が長い参照光を用いた斜入射方式のオートフォーカス光学系により、前記半導体ウエハの前記第１の主面に向けて、斜方から前記参照光を入射させ、その反射光に基づいて、オートフォーカス合わせが行われ、
前記参照光の内、前記第１の酸化シリコン系絶縁膜に浸入する割合は、前記参照光の中心波長の光に関して、３８．７％以下である。
２．前記項１に記載の半導体集積回路装置の製造方法において、前記第２の窒化シリコン系絶縁膜は、窒化シリコン膜である。
３．前記項１または２に記載の半導体集積回路装置の製造方法において、前記紫外線露光光は、ＡｒＦエキシマレーザの波長１９３ｎｍの露光光である。
４．前記項１から３のいずれか一つに記載の半導体集積回路装置の製造方法において、前記参照光は、可視光である。
５．前記項１から３のいずれか一つに記載の半導体集積回路装置の製造方法において、前記参照光は、可視領域のブロードバンド光である。
６．前記項１から５のいずれか一つに記載の半導体集積回路装置の製造方法において、前記縮小投影露光は、液浸露光である。
７．前記項６に記載の半導体集積回路装置の製造方法において、前記液浸露光に用いる液体は、水を主要な成分とするものである。
８．前記項１から７のいずれか一つに記載の半導体集積回路装置の製造方法において、前記縮小投影露光は、ハーフトーンマスクを用いて行われる。
１０．以下の工程を含む半導体集積回路装置の製造方法：
（ａ）半導体ウエハの第１の主面上に、第１の窒化シリコン系絶縁膜を成膜する工程；
（ｂ）前記第１の窒化シリコン系絶縁膜上に、第１の酸化シリコン系絶縁膜を成膜する工程；
（ｃ）前記第１の酸化シリコン系絶縁膜上に、カーボンリッチ膜を塗布する工程；
（ｄ）前記カーボンリッチ膜上に、炭素及びシリコンを主要な成分として含むシリコン含有膜を塗布する工程；
（ｅ）前記シリコン含有膜上に、フォトレジスト膜を塗布する工程；
（ｆ）前記フォトレジスト膜を、紫外線露光光を用いた縮小投影露光により、露光する工程；
（ｇ）前記工程（ｆ）の後、前記フォトレジスト膜を現像することにより、前記フォトレジスト膜にパターンを形成し、このパターンを順次、前記シリコン含有膜および前記カーボンリッチ膜に転写する工程；
（ｈ）加工された前記カーボンリッチ膜を、マスクとして、第１のドライエッチングにより、前記第１の酸化シリコン系絶縁膜に貫通孔を形成する工程；
（ｉ）前記工程（ｈ）の後、前記カーボンリッチ膜を、除去する工程；
（ｊ）前記工程（ｉ）の後、前記貫通孔内の前記第１の窒化シリコン系絶縁膜を除去する工程、
ここで、（１）前記工程（ｆ）においては、可視領域のブロードバンドの参照光を用いた斜入射方式のオートフォーカス光学系により、前記半導体ウエハの前記第１の主面に向けて、斜方から前記参照光を入射させ、その反射光に基づいて、オートフォーカス合わせが行われ；
（２）この際、前記参照光の内、前記第１の酸化シリコン系絶縁膜に浸入する割合は、前記参照光の中心波長の光に関して、３８．７％以下である。
１１．前記項１０に記載の半導体集積回路装置の製造方法において、前記紫外線露光光は、ＡｒＦエキシマレーザの波長１９３ｎｍの露光光である。
１２．前記項１０または１１に記載の半導体集積回路装置の製造方法において、前記縮小投影露光は、液浸露光である。
１３．前記項１２に記載の半導体集積回路装置の製造方法において、前記縮小投影露光は、ハーフトーンマスクを用いて行われる。
１４．前記項１０から１３のいずれか一つに記載の半導体集積回路装置の製造方法において、前記工程（ｇ）での前記参照光の内、前記第１の酸化シリコン系絶縁膜に浸入する割合は、波長６８０ｎｍの光に関して、３８．７％以下である。
１５．前記項１０から１４のいずれか一つに記載の半導体集積回路装置の製造方法において、少なくとも、前記工程（ｆ）においては、前記第１の窒化シリコン系絶縁膜と前記カーボンリッチ膜の間には、窒化シリコン系絶縁膜は設けられていない。
〔本願における記載形式、基本的用語、用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体装置」または「半導体集積回路装置」というときは、主に、各種トランジスタ（能動素子）単体、および、それらを中心に、抵抗、コンデンサ等を半導体チップ等（たとえば単結晶シリコン基板）上に集積したもの、および、半導体チップ等をパッケージングしたものをいう。ここで、各種トランジスタの代表的なものとしては、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に代表されるＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示することができる。このとき、集積回路構成の代表的なものとしては、Ｎチャネル型ＭＩＳＦＥＴとＰチャネル型ＭＩＳＦＥＴを組み合わせたＣＭＯＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路に代表されるＣＭＩＳ（Ｃｏｍｐｌｅｍｅｔａｒｙ Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型集積回路を例示することができる。
今日の半導体集積回路装置、すなわち、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）のウエハ工程は、通常、二つの部分に分けて考えられている。すなわち、一つ目は、原材料としてのシリコンウエハの搬入からプリメタル（Ｐｒｅｍｅｔａｌ）工程（Ｍ１配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクトホール形成、タングステンプラグ、埋め込み等からなる工程）あたりまでのＦＥＯＬ（Ｆｒｏｎｔ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程である。二つ目は、Ｍ１配線層形成から始まり、アルミニウム系パッド電極上のファイナルパッシベーション膜へのパッド開口の形成あたりまで（ウエハレベルパッケージプロセスにおいては、当該プロセスも含む）のＢＥＯＬ（Ｂａｃｋ Ｅｎｄ ｏｆ Ｌｉｎｅ）工程である。
なお、本願に於いては、便宜上、層間絶縁膜の層に着目して、同一の層間絶縁膜に属する配線とビアを同一の層名を付す。すなわち、第１層埋め込み配線と第２層埋め込み配線の間のビアは第２層ビアである。
２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
同様に、「酸化シリコン膜」、「酸化シリコン系絶縁膜」等と言っても、比較的純粋な非ドープ酸化シリコン（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃｏｎ Ｄｉｏｘｉｄｅ）だけでなく、その他の酸化シリコンを主要な成分とする絶縁膜を含む。たとえば、ＴＥＯＳベース酸化シリコン（ＴＥＯＳ−ｂａｓｅｄ ｓｉｌｉｃｏｎ ｏｘｉｄｅ）、ＰＳＧ（Ｐｈｏｓｐｈｏｒｕｓ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等の不純物をドープした酸化シリコン系絶縁膜も酸化シリコン膜である。また、熱酸化膜、ＣＶＤ酸化膜のほか、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、ナノクラスタリングシリカ（ＮＳＣ：Ｎａｎｏ−Ｃｌｕｓｔｅｒｉｎｇ Ｓｉｌｉｃａ）等の塗布系膜も酸化シリコン膜または酸化シリコン系絶縁膜である。そのほか、ＦＳＧ（Ｆｌｕｏｒｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＳｉＯＣ（Ｓｉｌｉｃｏｎ Ｏｘｉｃａｒｂｉｄｅ）またはカーボンドープ酸化シリコン（Ｃａｒｂｏｎ−ｄｏｐｅｄ Ｓｉｌｉｃｏｎ ｏｘｉｄｅ）またはＯＳＧ（Ｏｒｇａｎｏｓｉｌｉｃａｔｅ Ｇｌａｓｓ）等のＬｏｗ−ｋ絶縁膜も同様に、酸化シリコン膜または酸化シリコン系絶縁膜である。更に、これらと同様な部材に空孔を導入したシリカ系Ｌｏｗ−ｋ絶縁膜（ポーラス系絶縁膜、「ポーラスまたは多孔質」というときは、分子性多孔質を含む）も酸化シリコン膜または酸化シリコン系絶縁膜である。
また、酸化シリコン系絶縁膜と並んで、半導体分野で常用されているシリコン系絶縁膜としては、窒化シリコン系絶縁膜がある。この系統に属する材料としては、ＳｉＮ，ＳｉＣＮ，ＳｉＮＨ，ＳｉＣＮＨ等がある。ここで、「窒化シリコン」というときは、特にそうでない旨明示したときを除き、ＳｉＮおよびＳｉＮＨの両方を含む。同様に、「ＳｉＣＮ」というときは、特にそうでない旨明示したときを除き、ＳｉＣＮおよびＳｉＣＮＨの両方を含む。
なお、ＳｉＣは、ＳｉＮと類似の性質を有するが、ＳｉＯＮ（ＳｉＯＣ，ＳｉＯＣＮ）は、むしろ、酸化シリコン系絶縁膜に分類すべき場合が多いが、エッチストップ膜や参照光反射促進膜とする場合は、ＳｉＣ，ＳｉＮ等に近い。従って、これらの酸化物と窒化物（炭化物、炭窒化物）の分類は、どちらが主要な要素化によって分類される。
窒化シリコン膜等の窒化シリコン系絶縁膜は、ＳＡＣ（Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｃｏｎｔａｃｔ）技術におけるエッチストップ膜、すなわち、ＣＥＳＬ（Ｃｏｎｔａｃｔ Ｅｔｃｈ−Ｓｔｏｐ Ｌａｙｅｒ）として、多用されるほか、ＳＭＴ（Ｓｔｒｅｓｓ Ｍｅｍｏｒｉｚａｔｉｏｎ Ｔｅｃｈｎｉｑｕｅ）における応力付与膜としても使用される。
３．「ウエハ」というときは、通常は半導体集積回路装置（半導体装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、ＳＯＩ基板、ＬＣＤガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
４．図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。従って、たとえば、「正方形」とは、ほぼ正方形を含み、「直交」とは、ほぼ直交する場合を含み、「一致」とは、ほぼ一致する場合を含む。このことは、「平行」、「直角」についても同じである。従って、たとえば、完全な平行からの１０度程度のずれは、平行に属する。なお、以下で説明する斜入射オートフォーカス系の入射角度については、この限りでない（主に、直角から１０度程度の領域を扱っているからである）。
また、ある領域について、「全体」、「全般」、「全域」等というときは、「ほぼ全体」、「ほぼ全般」、「ほぼ全域」等の場合を含む。従って、たとえば、ある領域の８０％以上は、「全体」、「全般」、「全域」ということができる。このことは、「全周」、「全長」等についても同じである。
更に、有るものの形状について、「矩形」というときは、「ほぼ矩形」を含む。従って、たとえば、矩形と異なる部分の面積が、全体の２０％程度未満であれば、矩形ということができる。この場合に於いて、このことは、「環状」等についても同じである。この場合に於いて、環状体が、分断されている場合は、その分断された要素部分を内挿または外挿した部分が環状体の一部である。
また、周期性についても、「周期的」は、ほぼ周期的を含み、個々の要素について、たとえば、周期のずれが２０％未満程度であれば、個々の要素は「周期的」ということができる。更に、この範囲から外れるものが、その周期性の対象となる全要素のたとえば２０％未満程度であれば、全体として「周期的」ということができる。
なお、本節の定義は、一般的なものであり、以下の個別の記載で異なる定義があるときは、ここの部分については、個別の記載を優先する。ただし、当該個別の記載部分に規定等されていない部分については、明確に否定されていない限り、本節の定義、規定等がなお有効である。
５．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
６．本願に於いて、「多層レジスト膜」とは、主に、複数の膜を積層し、一体として、フォトレジスト膜として作用するもので、各層は主に塗布によって成膜される。なお、「塗布」と言っても「スピン塗布」に限定されるものではない。以下の例では、多層レジスト膜は、主に、少なくとも中間層を構成するシリコン含有膜（少なくとも炭素及びシリコンを主要な成分として含む膜）、この下層にあるカーボンリッチ膜（炭素を主要な成分として含み、シリコンを主要な成分としては含まない膜）および上層にある感光性を有するフォトレジスト膜から構成されている。ただし、その他の膜を中間に、下層に、又は、上層に介在させることを排除するものではない。たとえば、最上層に、液浸露光用のトップコート（Ｔｏｐ Ｃｏａｔ）膜等を形成しても良い。
また、「多層レジスト膜下地窒化シリコン系絶縁膜」または「多層レジスト膜下地膜」等というときの「下地膜」とは、多層レジスト膜と被加工膜の間に介在させる光学特性調整膜であって、多層レジスト膜を除去した直後に除去される膜である。
なお、本願に於いて、「ブロードバンド光」とは、合計の帯域幅が１００ｎｍ以上である光を言う。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
なお、二者択一の場合の呼称に関して、一方を「第１」等として、他方を「第２」等と呼ぶ場合に於いて、代表的な実施の形態に沿って、対応付けして例示する場合があるが、たとえば「第１」といっても、例示した当該選択肢に限定されるものではないことは言うまでもない。
１．本願の一実施の形態の半導体集積回路装置の製造方法に於いて使用する露光装置の一例の要部等の説明（主に図１）
図１は本願の前記一実施の形態の半導体集積回路装置の製造方法に於いて使用する露光装置の一例の要部等の模式断面図である。これに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法に於いて使用する露光装置の一例の要部等を説明する。
まず、図１に基づいて、液浸縮小投影露光装置の一例として、ステップ＆スキャン型液浸縮小投影露光装置（例えば、縮小率４：１）を例にとり、オフアクシス（Ｏｆｆ−Ａｘｉｓ）型斜入射方式のオートフォーカス光学系６５の概要を説明する。なお、ここでは、波長６８０ｎｍの光を含む可視域のブロードバンド光（光源５４は、例えば、ハロゲンランプ）を参照光６４とするものを例に取り具体的に説明するが、波長６８０ｎｍの光を含まないブロードバンド光でもよく、また、波長６８０ｎｍの光を含むか、含まないかに係らず、ブロードバンド光（すなわち、単色光または狭帯域光）でなくとも良い。また、参照光は、紫外域の光（ブロードバンド光、単色光または狭帯域光）でもよく、また、可視域と紫外域の両方を含むブロードバンド光であっても良い。ブロードバンド光を使用する場合は、干渉を排除できるメリットを有する。また、ここでは、ブロードバンドの参照光源５４として、ハロゲンランプを例に取り具体的に説明するが、ハロゲンランプ以外の連続スペクトル光源でも良いことは言うまでもない。なお、可視域を用いた場合は、光学系の構成が簡単であり（光学系の単価も安い）、選択の幅も広いメリットを有する。
図１に示すように、半導体ウエハ１は、たとえば、表面１ａ（第１の主面）を上に向けて、ウエハステージ５１上に置かれている。オートフォーカス光学系６５は、たとえば、ハロゲンランプを光源５４とし、たとえば、光学フィルタ６０（バンドパスフィルタ）を介して、波長６８０ｎｍの光を含む可視域のブロードバンド光を参照光６４としている。参照光６４の波長域としては、たとえば、波長５６０ｎｍから８００ｎｍ程度を好適なものとして例示することができる。斜入射方式の参照光６４の入射角θは、たとえば、８５度（好適な範囲としては、たとえば、８０度から８９度）であり、半導体ウエハ１の表面１ａ（正確には、主に表面上の多層膜境界）で反射した参照光６４は、位置検出用光電変換素子５５に入射し、電子信号分布に変換され、フォーカス制御装置５３でデータ処理される。このデータ処理結果に基づいて、フォーカス制御装置５３は、たとえば、ステージ制御装置５２を制御することで、ウエハステージ５１の上下位置及び傾きを制御して、オートフォーカス合わせを実行する。このオートフォーカス合わせは、必要に応じて、一つのウエハ１を露光する前、および露光の途中（ステップアンドスキャン中の適切なタイミングで）に実行される。この場合、ウエハ上の観測点は、たとえば、ウエハの全面に分布した多数（例えば、数十点）の観測点から構成されている。
次に露光に関して簡単に説明する。図１に示すように、露光系光軸５６に沿って（一般には直線とは限らない）、露光光学系５８が設けられており、たとえば、ＡｒＦエキシマレーザ等の露光光源６１から出た露光光５７（たとえば、波長１９３ｎｍの単色光）は、露光用照明装置６２によって所定の特性（たとえば、σ：０．７の円形照明）を備えた照明光束とされる。この照明光束（露光光５７）は、転写すべき回路パターンが形成された光学マスク５９を透過し（反射マスクの場合は反射である）、露光光学系５８（たとえば、ＮＡ：１．３）によって、液浸用液体６３（たとえば純水）を介して、半導体ウエハ１上に集光される。すなわち、基本的に、光学マスク５９上の回路パターンの実像が、半導体ウエハ１上のフォトレジスト膜上に結像されるように投影される。ここで、光学マスク５９としては、たとえば、透過率６％程度のハーフトーンマスクを好適なものとして例示することができる。露光は、たとえば、前記のオートフォーカス合わせを適用して、ステップアンドスキャン方式（もちろん、ステッピング方式等その他の方式でも良い）等で実行する。露光光としては、波長１９３ｎｍのほか、各種の光源（ＫｒＦ、Ｆ２）および波長の光が使用可能であることはいうまでもない。しかし、実用的には、ＡｒＦエキシマレーザの波長１９３ｎｍの露光光が、波長の短さ（ＫｒＦエキシマレーザに比べて）、光源の価格、ペリクルの利用性等の観点から、最も好適である。
なお、液浸用液体６３としては、純水（または水を主要な成分とする液体）のほか、同等か、より高誘電率の液体を用いてもよいことは言うまでもない。しかし、純水等（すなわち、純水または水を主要な成分とする液体）は、使用しやすい点でプロセス的に有利である。また、単価も安い。
また、露光手段としては、液浸露光のほか、非液浸露光を用いることも可能である。しかし、液浸露光を用いると、より高解像度が得られるメリットを有する。
更に、光学マスクとしては、ハーフトーンマスクのほか、バイナリマスク、レベンソン型位相シフトマスク、その他の位相シフトマスクも使用可能である。しかし、ハーフトーンマスクは、バイナリマスクとほぼ同様のマスク作成工程が可能であり、その単価も比較的安く（ハーフトーンマスク以外の位相シフトマスクと比べて）、一定程度の位相シフト効果（改造改善効果）も得られるメリットを有する。
２．本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスの説明（主に図２から図１４）
以下では、多層レジストプロセスとして、トップコートレスの３層プロセスを例にとり具体的に説明するが、多層レジストプロセスとしては、３層に限らず、２層でも、４層以上でも良いことは言うまでもない。また、トップコートを用いてもよい。なお、トップコートレスのプロセスは、プロセス構成が単純であるメリットを有する。また、３層プロセスは、多層レジストプロセスとしては、非常にコストパフォーマンスが良好である。なお、以下で説明するように、３層プロセスにおける中間層膜および下層膜、２層プロセスにおける下層膜等は、機能的には、反射防止膜と見ることもできる。
このセクションでは、参照光反射促進膜（図４の窒化シリコン系絶縁膜１２）として、窒化シリコン膜等の窒化シリコン系絶縁膜を使用したものを例にとり、具体的に説明する。窒化シリコン系絶縁膜は、成膜及び除去も容易であり、光学特性も良好だからである。しかし、この例は、窒化シリコン系絶縁膜に限らず、多層レジストと下層被加工膜の間にあって、その部分での反射率を向上させる膜であって、成膜および除去が比較的簡単な膜であれば、他の窒素または炭素を主要な成分の一つとして含み、且つ、シリコンをもう一つの主要な成分として含む膜を使用することも可能であることは言うまでもない。なお、参照光反射促進膜は、酸素の含有を排除するものではないことは、言うまでもない。また、参照光反射促進膜は、窒化シリコン系絶縁膜以外の同等の屈折率を有する無機膜または有機膜でもよい。
図２は本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するための要部ウエハプロセスのブロックフロー図である。図３は本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（下地窒化シリコン膜成膜工程）中のウエハ要部断面図である。図４は本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（多層レジスト塗布工程）中のウエハ要部断面図である。図５は本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（感光性レジスト膜加工工程）中のウエハ要部断面図である。図６は本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（中間シリコン含有膜加工工程）中のウエハ要部断面図である。図７は本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（下層カーボンリッチ膜加工工程）中のウエハ要部断面図である。図８は本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（下地窒化シリコン膜への貫通孔形成工程）中のウエハ要部断面図である。図９は本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（酸化シリコン系絶縁膜の下面への貫通孔延長工程）中のウエハ要部断面図である。図１０は本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（カーボンリッチ膜除去工程）中のウエハ要部断面図である。図１１は本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（窒化シリコン膜除去工程）中のウエハ要部断面図である。図１２は本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（コンタクトプラグ埋め込み工程）中のウエハ要部断面図である。図１３は本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（コンタクトプラグＣＭＰ工程）中のウエハ要部断面図である。図１４は本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明するためのウエハプロセス（第１層埋め込み配線形成工程）中のウエハ要部断面図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスを説明する。
まず、図２及び図３に基づいて、コンタクトプロセスに先行するプロセスによって形成されたデバイス構造の一例を説明する。図３に示すように、デバイス構造は、たとえば、半導体ウエハ１のＰ型単結晶シリコン半導体基板部１ｓの表面１ａ（第１の主面）側に形成されている。すなわち、半導体基板部１ｓの表面１ａには、ソースドレイン領域３（たとえば、Ｎ＋型ソースドレイン領域）が形成されており、ソースドレイン領域３間の半導体基板部１ｓの表面１ａには、ゲート絶縁膜４（たとえば、フラッシュ型メモリ素子のトンネル絶縁膜）が形成されている。ゲート絶縁膜４上には、ゲート電極５が形成されており、その周辺には、サイドウォール絶縁膜６が形成されている。ソースドレイン領域３の表面およびゲート電極５の上面には、それぞれシリサイド膜７（たとえば、ニッケル白金シリサイド膜）が形成されている。
これらの構造を含む半導体基板部１ｓの表面１ａ上には、更に、例えば、エッチストップ膜として、比較的薄い基板表面窒化シリコン系絶縁膜８（第１の窒化シリコン系絶縁膜）が形成されている（図２の窒化シリコン系絶縁膜成膜工程１０１）。この基板表面窒化シリコン系絶縁膜８（たとえば窒化シリコン膜）上には、たとえば、これと比べて厚い（たとえば、３００ｎｍ程度）下層プリメタル酸化シリコン系絶縁膜９（たとえば、オゾンＴＥＯＳ酸化シリコン膜）が形成されている。下層プリメタル酸化シリコン系絶縁膜９上には、たとえば、基板表面窒化シリコン系絶縁膜８と比べて厚い（たとえば、３００ｎｍ程度）上層プリメタル酸化シリコン系絶縁膜１０（たとえば、プラズマＴＥＯＳ酸化シリコン膜）が形成されている。なお、この例では、上層プリメタル酸化シリコン系絶縁膜１０は、必要に応じて、ＣＭＰ、ドライエッチバックによる膜厚減少処理および、膜厚減少処理後の膜厚検査に基づく追加のＣＶＤ処理（たとえば、追加のプラズマＴＥＯＳ酸化シリコン膜の成膜）等により、最終的に、たとえば、１００ｎｍ程度の厚さにされる（ここまでが、図２の酸化シリコン系絶縁膜成膜工程１０２）。また、この例では、下層プリメタル酸化シリコン系絶縁膜９と上層プリメタル酸化シリコン系絶縁膜１０で、プリメタル酸化シリコン系絶縁膜１１（第１の酸化シリコン系絶縁膜）を構成している。しかし、プリメタル酸化シリコン系絶縁膜１１は、２層である必要はなく、単層であっても、３層以上で構成してもよい。なお、言うまでもないことであるが、ＣＭＰ、ドライエッチバック、膜厚減少処理、膜厚検査、追加のＣＶＤ処理等は、必須ではない。
次に、図３に示すように、プリメタル酸化シリコン系絶縁膜１１上に、たとえばＣＶＤにより、多層レジスト膜下地窒化シリコン系絶縁膜１２（第２の窒化シリコン系絶縁膜）を成膜する（図２の窒化シリコン系絶縁膜成膜工程１０３）。多層レジスト膜下地窒化シリコン系絶縁膜１２としては、たとえば、窒化シリコン膜であって波長６８０ｎｍの光に対する屈折率が、たとえば２．２程度で、膜厚が、たとえば、２５ｎｍ程度を好適なものとして例示することができる。
次に、図４に示すように、多層レジスト膜下地窒化シリコン系絶縁膜１２上に、三層レジスト膜を構成する下層膜として、カーボンリッチ膜１４ｃ（例えば、厚さ２００ｎｍ程度）を例えば、スピンコート法等により、塗布する（図２のカーボンリッチ膜塗布工程１０４）。その後、必要に応じて、架橋のための熱処理（たとえば、摂氏２５０度で９０秒程度）を実行する。なお、カーボンリッチ膜１４ｃとしては、炭素を主要な成分として含み、シリコンを主要な成分としては含まない（含まないものが最も好適であるが、少量の含有を排除しない）有機ポリマー系塗布膜が好適である。
次に、カーボンリッチ膜１４ｃ上に、シリコン含有膜１４ｓ（例えば、厚さ８０ｎｍ程度）を例えば、スピンコート法等により、塗布する（図２のシリコン含有膜塗布工程１０５）。その後、必要に応じて、架橋のための熱処理（たとえば、摂氏２５０度で９０秒程度）を実行する。なお、シリコン含有膜１４ｓとしては、炭素及びシリコンを主要な成分として含む有機ポリマー系塗布膜（例えば、ポリシロキサン等を含む有機ポリマー系塗布部材）が好適である。
次に、シリコン含有膜１４ｓ上に、フォトレジスト膜１４ｐ（例えば、厚さ２００ｎｍ程度）を例えば、スピンコート法等により、塗布する（図２のフォトレジスト膜塗布工程１０６）。その後、必要に応じて、溶剤を揮発させるための熱処理すなわちプリベーク処理（たとえば、摂氏１００度で６０秒程度）を実行する。フォトレジスト膜１４ｐとしては、たとえば、トップコートレス（Ｔｏｐ Ｃｏａｔ Ｌｅｓｓ）ＡｒＦ露光用ポジ型化学増幅レジスト膜等を好適なものとして例示することができる。このように、この例では、カーボンリッチ膜１４ｃ、シリコン含有膜１４ｓおよびフォトレジスト膜１４ｐの三層積層膜で多層レジスト膜１４を構成している。
その後、セクション１で説明したように、縮小投影露光を実行し（図２の縮小投影露光工程１０７）、露光後ベークすなわちＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）を、たとえば、必要に応じて、摂氏１００度で６０秒程度、実行する。
次に、図５に示すように、例えば、アルカリ現像液で３０秒程度、現像することにより、フォトレジスト膜１４ｐをパターニング、すなわち、フォトレジスト膜１４ｐを加工し、レジスト膜開口１５を形成する。
次に、加工されたフォトレジスト膜１４ｐをマスクとして、たとえば、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等の異方性ドライエッチングにより、ドライエッチング等のエッチング処理を実行することで、フォトレジスト膜１４ｐのパターンをシリコン含有膜１４ｓに転写する。なお、通常、図６に示すように、この転写が完了した時点で、フォトレジスト膜１４ｐは消失している（なお、この条件はもちろん必須ではない）。このエッチング条件としては、たとえば、エッチングガス：ＣＦ４（流量は、たとえば１５０ｓｃｃｍ程度）、ウエハステージ設定温度：摂氏６０度程度、処理室内圧力：１５パスカル程度を好適なものとして例示することができる。
次に、図６に示すように、加工されたシリコン含有膜１４ｓをマスクとして、たとえば、ＲＩＥ等の異方性ドライエッチングにより、ドライエッチング等のエッチング処理を実行することで、シリコン含有膜１４ｓのパターンをカーボンリッチ膜１４ｃに転写する。なお、通常、図７に示すように、この転写が完了した時点で、シリコン含有膜１４ｓは消失している（なお、この条件はもちろん必須ではない）。このエッチング条件としては、たとえば、エッチングガス：Ｈ２/Ｎ２（流量は、たとえば１００ｓｃｃｍ/３００ｓｃｃｍ程度）、ウエハステージ設定温度：摂氏６０度程度、処理室内圧力：１５パスカル程度を好適なものとして例示することができる。以上のように、フォトレジスト膜１４ｐを現像する工程から、そこで形成された開口を含むパターンを順次、下層の多層レジスト膜へ転写する工程が、図２の多層レジスト膜加工工程１０８である。
次に、図８に示すように、カーボンリッチ膜１４ｃをマスクとして、たとえば、ＲＩＥ等の異方性ドライエッチングにより、ドライエッチング等のエッチング処理を実行することで、多層レジスト膜下地窒化シリコン系絶縁膜１２（第２の窒化シリコン系絶縁膜）に、カーボンリッチ膜１４ｃのレジスト膜開口１５に対応する貫通孔１６を形成する。これが、図２の下地膜貫通孔形成工程１０９（第１のドライエッチング工程）である。このエッチング条件としては、たとえば、エッチングガス：ＣＦ４（流量は、たとえば１５０ｓｃｃｍ程度）、ウエハステージ設定温度：摂氏６０度程度、処理室内圧力：１５パスカル程度を好適なものとして例示することができる。
次に、図９に示すように、カーボンリッチ膜１４ｃをマスクとして、たとえば、ＲＩＥ等の異方性ドライエッチングにより、ドライエッチング等のエッチング処理を実行することで、多層レジスト膜下地窒化シリコン系絶縁膜１２に形成された貫通孔１６をプリメタル酸化シリコン系絶縁膜１１（第１の酸化シリコン系絶縁膜）の下面まで延長する。このエッチング条件としては、たとえば、エッチングガス：Ｃ４Ｆ６/Ａｒ/Ｏ２（流量は、たとえば２０ｓｃｃｍ/５００ｓｃｃｍ/２０ｓｃｃｍ程度）、ウエハステージ設定温度：摂氏６０度程度、処理室内圧力：１５パスカル程度を好適なものとして例示することができる。これが、図２の貫通孔延長工程１１０（第２のドライエッチング工程）である。
次に、残留しているカーボンリッチ膜１４ｃを、例えば、アッシング等により、除去する（図２のカーボンリッチ膜除去工程１１１）と、図１０のようになる。
次に、図１０の状態で、たとえば、ＲＩＥ等の異方性ドライエッチング等により、ドライエッチング等のエッチング処理を実行する。これにより、貫通孔１６すなわちコンタクトホールの底の基板表面窒化シリコン系絶縁膜８（第１の窒化シリコン系絶縁膜）および、コンタクトホール外の多層レジスト膜下地窒化シリコン系絶縁膜１２（第２の窒化シリコン系絶縁膜）が除去され（図２の窒化シリコン系絶縁膜除去工程１１２）、図１１に示すようになる。このエッチング条件としては、たとえば、エッチングガス：ＣＨＦ３/Ａｒ/Ｏ２（流量は、たとえば２０ｓｃｃｍ/８００ｓｃｃｍ/２０ｓｃｃｍ程度）、ウエハステージ設定温度：摂氏６０度程度、処理室内圧力：３パスカル程度を好適なものとして例示することができる。
なお、この例では、図５で説明したフォトレジスト膜１４ｐのパターンをシリコン含有膜１４ｓに転写する工程から図１０及び図１１で説明した窒化シリコン系絶縁膜除去工程までの全ての処理（アッシングも含む）は、同一の処理室の同一のウエハステージ上で実行されている（以後、「多層膜インサイチュー気相処理」という）。このようなやり方は必須ではないが、このようにインサイチュー（Ｉｎ−Ｓｉｔｕ）処理することによって、処理効率を大幅に向上させることができる。また、この例では、多層膜インサイチュー気相処理の間（アッシング中も含めて）、ウエハステージ設定温度は、ほぼ同一の温度に設定されている（「ほぼ同一の温度」とは、中心温度の周りの上下にそれぞれ数度程度の範囲を言う）。このように、ウエハステージ設定温度をほぼ一定の温度に保つことは、必須ではないが、処理時間を短縮できるメリットを有する。
次に、図１２に示すように、コンタクトホールの内外に、たとえば、チタン系バリアメタル膜１７（必要に応じて、他の系統のバリアメタル膜でもよい）を成膜する。チタン系バリアメタル膜１７としては、たとえば、下層のチタン膜と上層の窒化チタン膜から構成された積層膜を好適なものとして例示することができる。チタン膜の成膜方法としては、たとえば、ＩＭＰ（Ｉｏｎｉｚｅｄ Ｍｅｔａｌ Ｐｌａｓｍａ）スパッタリング等を好適なものとして例示することができ、窒化チタン膜の成膜方法としては、たとえば、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等を好適なものとして例示することができる。なお、チタン系バリアメタル膜１７等の成膜方法としては、ここに示したものの外、その他のスパッタリング法、ＣＶＤ法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等が適用可能である。
更に、たとえば、ＣＶＤ法により、コンタクトホールを埋め込むように、タングステン膜１８をコンタクトホールの内外に成膜する。その後、たとえば、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等により、コンタクトホール外のタングステン膜１８およびチタン系バリアメタル膜１７を除去することにより、図１３に示すように、タングステンプラグ１８を完成する。
次に、図１４に示すように、プリメタル酸化シリコン系絶縁膜１１上に、たとえば、窒化シリコン系絶縁性バリア膜１９を成膜し、更にその上に、たとえば、第１層配線層間酸化シリコン系絶縁膜２１を成膜する。第１層配線層間酸化シリコン系絶縁膜２１、窒化シリコン系絶縁性バリア膜１９等から構成された第１層層間絶縁膜に、例えば、通常のリソグラフィにより、配線溝等を形成し、そこに、たとえば、タンタル系バリアメタル膜２２、第１層銅系埋め込み配線２３等から構成されたメタル埋め込み配線を形成する。なお、バリアメタル膜としては、タンタル系に限らず、チタン系でも、ルテニウム系でも、その他の系統のものでもよい。
その後、このようなプロセスを繰り返して、必要に応じて、必要な層の配線層を積層し、その上に、必要に応じて、パッド層を形成する。その後、ファイナルパッシベーション膜等を形成し、ウエハテスト等を経て、ダイシング等により、ウエハ１を個々のチップに分割し、必要に応じて、パッケージングを実行する。
３．本願の前記一実施の形態の半導体集積回路装置の製造方法における変形要部プロセスの説明（主に図１５から図２１）
このセクションで説明するプロセスは、セクション１及び２で説明したプロセスの変形例であるから、以下では原則として、異なる部分のみを説明する。たとえば、図２１は図１０に対応しており、図２１以降のプロセスは、たとえば、図１１から図１４と基本的に同一であるので、それらの記載は、原則として繰り返さない。
図１５は本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するためのウエハプロセス（上層プリメタル酸化シリコン系絶縁膜成膜工程）中のウエハ要部断面図である。図１６は本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するためのウエハプロセス（多層レジスト塗布工程）中のウエハ要部断面図である。図１７は本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するためのウエハプロセス（感光性レジスト膜加工工程）中のウエハ要部断面図である。図１８は本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するためのウエハプロセス（中間シリコン含有膜加工工程）中のウエハ要部断面図である。図１９は本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するためのウエハプロセス（下層カーボンリッチ膜加工工程）中のウエハ要部断面図である。図２０は本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するためのウエハプロセス（酸化シリコン系絶縁膜への貫通孔形成工程）中のウエハ要部断面図である。図２１は本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するためのウエハプロセス（カーボンリッチ膜除去工程）中のウエハ要部断面図である。これらに基づいて、本願の前記一実施の形態の半導体集積回路装置の製造方法における変形要部プロセスを説明する。
セクション２と同様に、まず、図１５に基づいて、コンタクトプロセスに先行するプロセスによって形成されたデバイス構造の一例を説明する。図１５に示すように、デバイス構造は、たとえば、半導体ウエハ１のＰ型単結晶シリコン半導体基板部１ｓの表面１ａ（第１の主面）側に形成されている。すなわち、半導体基板部１ｓの表面１ａには、ソースドレイン領域３（たとえば、Ｎ＋型ソースドレイン領域）が形成されており、ソースドレイン領域３間の半導体基板部１ｓの表面１ａには、ゲート絶縁膜４（たとえば、フラッシュ型メモリ素子のトンネル絶縁膜）が形成されている。ゲート絶縁膜４上には、ゲート電極５が形成されており、その周辺には、サイドウォール絶縁膜６が形成されている。ソースドレイン領域３の表面およびゲート電極５の上面には、それぞれシリサイド膜７（たとえば、ニッケル白金シリサイド膜）が形成されている。
これらの構造を含む半導体基板部１ｓの表面１ａ上には、更に、例えば、エッチストップ膜として、比較的薄い基板表面窒化シリコン系絶縁膜８（第１の窒化シリコン系絶縁膜）が形成されている。この基板表面窒化シリコン系絶縁膜８（たとえば窒化シリコン膜）上には、たとえば、これと比べて厚い（たとえば、３００ｎｍ程度）下層プリメタル酸化シリコン系絶縁膜９（たとえば、オゾンＴＥＯＳ酸化シリコン膜）が形成されている。下層プリメタル酸化シリコン系絶縁膜９上には、たとえば、基板表面窒化シリコン系絶縁膜８と比べて厚い（たとえば、３００ｎｍ程度）上層プリメタル酸化シリコン系絶縁膜１０（たとえば、プラズマＴＥＯＳ酸化シリコン膜）が形成されている。なお、この例では、上層プリメタル酸化シリコン系絶縁膜１０は、必要に応じて、ＣＭＰ、ドライエッチバックによる膜厚減少処理および、膜厚減少処理後の膜厚検査に基づく追加のＣＶＤ処理（たとえば、追加のプラズマＴＥＯＳ酸化シリコン膜の成膜）等により、最終的に、たとえば、１００ｎｍ程度の厚さにされる。また、この例では、下層プリメタル酸化シリコン系絶縁膜９と上層プリメタル酸化シリコン系絶縁膜１０で、プリメタル酸化シリコン系絶縁膜１１（第１の酸化シリコン系絶縁膜）を構成している。しかし、プリメタル酸化シリコン系絶縁膜１１は、２層である必要はなく、単層であっても、３層以上で構成してもよい。
次に、図１６に示すように、プリメタル酸化シリコン系絶縁膜１１上に、三層レジスト膜を構成する下層膜として、カーボンリッチ膜１４ｃ（例えば、厚さ２００ｎｍ程度）を例えば、スピンコート法等により、塗布する。その後、必要に応じて、架橋のための熱処理（たとえば、摂氏２５０度で９０秒程度）を実行する。なお、カーボンリッチ膜１４ｃとしては、炭素を主要な成分として含み、シリコンを主要な成分としては含まない（含まないものが最も好適であるが、少量の含有を排除しない）有機ポリマー系塗布膜が好適である。
次に、カーボンリッチ膜１４ｃ上に、シリコン含有膜１４ｓ（例えば、厚さ８０ｎｍ程度）を例えば、スピンコート法等により、塗布する。その後、必要に応じて、架橋のための熱処理（たとえば、摂氏２５０度で９０秒程度）を実行する。なお、シリコン含有膜１４ｓとしては、炭素及びシリコンを主要な成分として含む有機ポリマー系塗布膜（例えば、ポリシロキサン等を含む有機ポリマー系塗布部材）が好適である。
次に、シリコン含有膜１４ｓ上に、フォトレジスト膜１４ｐ（例えば、厚さ２００ｎｍ程度）を例えば、スピンコート法等により、塗布する。その後、必要に応じて、溶剤を揮発させるための熱処理すなわちプリベーク処理（たとえば、摂氏１００度で６０秒程度）を実行する。フォトレジスト膜１４ｐとしては、たとえば、トップコートレス（Ｔｏｐ Ｃｏａｔ Ｌｅｓｓ）ＡｒＦ露光用ポジ型化学増幅レジスト膜等を好適なものとして例示することができる。ただし、光学特性は、セクション２で説明したものとは異なる（図２５参照）。このように、この例では、カーボンリッチ膜１４ｃ、シリコン含有膜１４ｓおよびフォトレジスト膜１４ｐの三層積層膜で多層レジスト膜１４を構成している。
その後、セクション１で説明したように、縮小投影露光を実行し、必要に応じて、露光後ベークすなわちＰＥＢ（Ｐｏｓｔ Ｅｘｐｏｓｕｒｅ Ｂａｋｅ）を、たとえば、摂氏１００度で６０秒程度、実行する。
次に、図１７に示すように、例えば、アルカリ現像液で３０秒程度、現像することにより、フォトレジスト膜１４ｐをパターニング、すなわち、フォトレジスト膜１４ｐを加工し、レジスト膜開口１５を形成する。次に、加工されたフォトレジスト膜１４ｐをマスクとして、たとえば、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）等の異方性ドライエッチングにより、ドライエッチング等のエッチング処理を実行することで、フォトレジスト膜１４ｐのパターンをシリコン含有膜１４ｓに転写する。なお、通常、図１８に示すように、この転写が完了した時点で、フォトレジスト膜１４ｐは消失している（なお、この条件はもちろん必須ではない）。このエッチング条件としては、たとえば、エッチングガス：ＣＦ４（流量は、たとえば１５０ｓｃｃｍ程度）、ウエハステージ設定温度：摂氏６０度程度、処理室内圧力：１５パスカル程度を好適なものとして例示することができる。
次に、図１８に示すように、加工されたシリコン含有膜１４ｓをマスクとして、たとえば、ＲＩＥ等の異方性ドライエッチングにより、ドライエッチング等のエッチング処理を実行することで、シリコン含有膜１４ｓのパターンをカーボンリッチ膜１４ｃに転写する。なお、通常、図１９に示すように、この転写が完了した時点で、シリコン含有膜１４ｓは消失している（なお、この条件はもちろん必須ではない）。このエッチング条件としては、たとえば、エッチングガス：Ｈ２/Ｎ２（流量は、たとえば１００ｓｃｃｍ/３００ｓｃｃｍ程度）、ウエハステージ設定温度：摂氏６０度程度、処理室内圧力：１５パスカル程度を好適なものとして例示することができる。
次に、図１９に示すように、カーボンリッチ膜１４ｃをマスクとして、たとえば、ＲＩＥ等の異方性ドライエッチングにより、ドライエッチング等のエッチング処理を実行することで、プリメタル酸化シリコン系絶縁膜１１（第１の酸化シリコン系絶縁膜）に、カーボンリッチ膜１４ｃのレジスト膜開口１５に対応する貫通孔１６を形成すると図２０のようになる。このエッチング条件としては、たとえば、エッチングガス：Ｃ４Ｆ６/Ａｒ/Ｏ２（流量は、たとえば２０ｓｃｃｍ/５００ｓｃｃｍ/２０ｓｃｃｍ程度）、ウエハステージ設定温度：摂氏６０度程度、処理室内圧力：１５パスカル程度を好適なものとして例示することができる。
次に、残留しているカーボンリッチ膜１４ｃを、例えば、アッシング等により、除去すると、図２１のようになる。
次に、図２１の状態で、たとえば、ＲＩＥ等の異方性ドライエッチング等により、ドライエッチング等のエッチング処理を実行する。これにより、貫通孔１６すなわちコンタクトホールの底の基板表面窒化シリコン系絶縁膜８（第１の窒化シリコン系絶縁膜）が除去され、図１１に示すようになる。このエッチング条件としては、たとえば、エッチングガス：ＣＨＦ３/Ａｒ/Ｏ２（流量は、たとえば２０ｓｃｃｍ/８００ｓｃｃｍ/２０ｓｃｃｍ程度）、ウエハステージ設定温度：摂氏６０度程度、処理室内圧力：３パスカル程度を好適なものとして例示することができる。
なお、この例では、図１７で説明したフォトレジスト膜１４ｐのパターンをシリコン含有膜１４ｓに転写する工程から図２１及び図１１で説明した窒化シリコン系絶縁膜除去工程までの全ての処理（アッシングも含む）は、同一の処理室の同一のウエハステージ上で実行されている（多層膜インサイチュー気相処理）。このようなやり方は必須ではないが、このようにインサイチュー（Ｉｎ−Ｓｉｔｕ）処理することによって、処理効率を大幅に向上させることができる。
これ以降の処理は、セクション２において、図１２から図１４等について説明したものと同一である。
４．前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察（主に図２２から図２６）
図２２は本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスの補足的説明のための各層の主要パラメータ例示図である。図２３は本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスの補足的説明のための各種の実験結果をまとめた数値データ表示図である。図２４は本願の前記一実施の形態の半導体集積回路装置の製造方法における要部プロセスの補足的説明のための層間膜に侵入する光の割合とパターン寸法ばらつきの関係を示す実験結果プロット図である。図２５は本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するための各層の主要パラメータ例示図である。図２６は本願の前記一実施の形態の半導体集積回路装置の製造方法における変形例に関する要部プロセスを説明するための多層レジスト下層膜の参照光（中心波長６８０ｎｍ）に関する屈折率と層間膜に侵入する光の割合を示すシミュレーション結果プロット図である。図２７は本願の前記一実施の形態の半導体集積回路装置の製造方法の要部プロセス（主プロセスおよび変形プロセス）に於いて使用する多層膜インサイチュー気相処理用ウエハ処理装置の模式断面図である。図２８は図１の光学マスクの周辺の模式的拡大断面図である。これらに基づいて、前記実施の形態（変形例を含む）に関する補足的説明並びに全般についての考察を行う。
（１）技術的課題等に関する補足的説明：
先に説明したように、４０ｎｍテクノロジノード以降の高ＮＡのＡｒＦ液浸露光、特に、コンタクト工程等の微細加工工程に於いて、コンタクト穴径等のばらつきが多発している。
この原因を本願発明者らが検討したところによると、いわゆる層間絶縁膜、すなわち、プリメタル酸化シリコン系絶縁膜１１（図３等参照）の厚さのウエハ内ばらつきが影響していることが明らかとなった。具体的には、以下の通りである。プリメタル酸化シリコン系絶縁膜等は、ＣＭＰ等のウエハ内分布の不均一性のため、分布ばらつきを伴いやすい。一方、多層レジスト膜等はプリメタル酸化シリコン系絶縁膜等の上に比較的均一な厚さで塗布される。参照光が多層レジスト膜の下面とプリメタル酸化シリコン系絶縁膜の上面の界面（「多層レジスト膜等下端界面」という）で反射する限りは、プリメタル酸化シリコン系絶縁膜等の膜厚にばらつきがあっても、ウエハ面（実際に露光光の焦点を合わせたいレジスト表面）の高さ測定にそれほど悪影響をもたらすことはないと考えられる。
しかし、参照光のうち、一定以上が多層レジスト膜等下端界面を越えて、プリメタル酸化シリコン系絶縁膜等に侵入し、半導体基板等の表面で反射することになると、ウエハ面の高さ測定系にプリメタル酸化シリコン系絶縁膜等の厚さばらつきが反映される結果となるのである。すなわち、プリメタル酸化シリコン系絶縁膜等の薄い部分と厚い部分では、ウエハ面の高さ測定系にプリメタル酸化シリコン系絶縁膜等の厚さばらつきに対応した測定誤差が現れることとなる。その結果、プリメタル酸化シリコン系絶縁膜等の厚さが変化している場所で露光光の焦点位置がずれ、光学像がデフォーカスし、レジストパターンの寸法変動や形状劣化を引き起こしていた。
（２）本願の前記一実施の形態の半導体集積回路装置の製造方法のアウトラインの説明（主に図２参照）：
そこで、本願の前記一実施の形態の半導体集積回路装置の製造方法（主プロセス）においては、たとえば、図２（図４参照）に示すように、多層レジスト膜１４（カーボンリッチ膜）の下端面とプリメタル酸化シリコン系絶縁膜１１（第１の酸化シリコン系絶縁膜）の上端面との間に、参照光反射促進膜１２（第２の窒化シリコン系絶縁膜）を敷いている。
この参照光反射促進膜１２の存在によって、プリメタル酸化シリコン系絶縁膜１１に侵入する参照光の割合、すなわち、参照光侵入率が抑制され、その結果、コンタクト穴径等のばらつき等が低減される。
また、この参照光反射促進膜１２（オートフォーカス光学系プローブ光の反射膜）は、露光自体を妨げるものであってはならないし、成膜やその除去に多大の労力を要するものであってはならない。しかし、この例では、成膜に関しては、ＣＶＤ等の汎用手段が使用でき、露光波長での光学特性に問題のない窒化シリコン系絶縁膜（たとえば、窒化シリコン膜）が参照光反射促進膜１２として使用されている。このように、窒化シリコン系絶縁膜が参照光反射促進膜１２として使用されているので、その除去も、下層の基板表面窒化シリコン系絶縁膜８（第１の窒化シリコン系絶縁膜）すなわち、エッチストップ膜の除去と同時に処理できるので、プロセス的な整合性が高く、プロセスコストも低減できるメリットを有する。
（３）本願の前記一実施の形態の半導体集積回路装置の製造方法の要部プロセス（主プロセス）に関する補足的説明並びに全般についての考察（主に図２２から図２４）：
セクション１及び２で説明した本願の前記一実施の形態の半導体集積回路装置の製造方法の要部プロセス（主プロセス）に関する各層の主要パラメータ等をまとめて表形式として図２２に示す。
露光光については、中間層と下層の二層で反射防止を行うことで、参照光反射促進膜を加えても、Ｎ．Ａ． ０．３〜１．３の範囲で最大反射率は０．８％以下と十分な反射防止効果が得られている。すなわち、参照光反射促進膜の付加により、露光に悪影響はないと考えられる。
次に、各種条件を振って得た実験データを図２３及び図２４に示す。図２４からわかるように、横軸の参照光侵入率は、３８．７％以下あたりから、大幅にパターン寸法ばらつきが減少している。従って、参照光侵入率（被加工膜、すなわち、プリメタル酸化シリコン系絶縁膜１１へ侵入する参照光の割合）としては、３８．７％以下が好適である。なお、侵入率の理論的下限は、０％であるが、現実的には、材料の制限があり、実用的な下限は、３０％程度と見られる。なお、参照光として、波長６８０ｎｍの光を一例として用いたが、参照光がブロードバンド光である場合はその中心波長の侵入率で見るものとする（効果が同等であるからである）。また、参照光としてのブロードバンド光は、波長６８０ｎｍを含む帯域でもよいし、これを含まない帯域でもよい。更に、参照光は、単色光その他のブロードバンド光でないものでもよい。
（４）本願の前記一実施の形態の半導体集積回路装置の製造方法のアウトラインおよび要部プロセス（変形プロセス）に関する補足的説明並びに全般についての考察（主に図２５及び図２６）：
セクション３で説明した変形例は、セクション２で説明した例の参照光反射促進膜１２（図４）の作用を多層レジスト膜のカーボンリッチ膜１４ｃ自体に担わせたものである（図１６）。そのため、参照光反射促進膜１２の成膜や除去が不要になるメリットを有する。一方、その分、カーボンリッチ膜１４ｃには露光光の反射防止効果と参照光の反射促進効果の二つの機能を持たせる必要があるため、選択の幅は制限される。
次に、図２６にカーボンリッチ膜１４ｃとして選択されるべき、参照光に対する屈折率の範囲を示すシミュレーション結果プロット図を示す。図２６からわかるように、参照光侵入率を３８．７％以下とするためには、参照光に対する屈折率の範囲が、１．３０以下、または、２．００以上で且つ２．６５以下程度である材料を選択するのが好適である。
なお、この変形例（セクション３）は、セクション１及び２で説明した主プロセスの変形例であり、主プロセスで説明したメリット等は、明らかにそうでない場合を除き、基本的に、本変形例でも享受できることは明白であり、それらのメリット等は、このサブセクション及びセクション３では、原則として繰り返し説明していない。
（５）本願の前記一実施の形態の半導体集積回路装置の製造方法の要部プロセス（主プロセスおよび変形プロセス）に於いて使用する多層膜インサイチュー気相処理用ウエハ処理装置の一例についての補足的説明（主に図２７）：
セクション２及びセクション３で説明した多層膜インサイチュー気相処理に使用するウエハ処理装置の一例と処理の際のウエハの配置状態を図２７に例示する。図２７に示すように、エッチング等ウエハ気相処理装置７１のウエハ処理室７２内には、下部電極７３（ウエハステージ、静電チャック）が設けられており、その上には、多層レジスト膜１４が形成されたウエハ１が、その表面１ａ（第１の主面）を上に向けて置かれている。下部電極７３の上方には、上部電極７４が対向しており（電極間隔は、たとえば、２５から３０ミリメートル程度）、上部電極７４は、例えば、接地されている（このことはもちろん必須ではない）。下部電極７３には、たとえば、必要に応じて、高周波電源７５（たとえば２７ＭＨｚから６０ＭＨｚ程度）および低周波電源７６（８００ｋＨｚから２ＭＨｚ程度）が接続できるようになっており、これらの他端は、たとえば、それぞれ接地されている。
ここでは、ＣＣＰ（Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型ドライエッチング装置を例に取り具体的に説明したが、必要に応じて、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型ドライエッチング装置やＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）型ドライエッチング装置を使用してもよいことは言うまでもない。
（６）本願の前記一実施の形態の半導体集積回路装置の製造方法（変形例を含む）の露光工程における露光装置内の光学マスク周辺の補足的説明（主に図２８、図１等を参照）：
セクション１の露光の際の光学マスク及びその周辺の様子を以下に補足的に説明する。すなわち、セクション１に於いて説明した露光工程に於いて使用する光学マスク５９の一例として、ハーフトーンマスクを説明する。図１および図２８に示すように、石英ガラスマスク基板８１の一方の主面（露光光学系５８側、すなわち、露光用照明装置６２の反対側）には、半透明位相シフト膜８２（１８０度又はそれと等価な位相シフトを与える半透明位相シフト膜）は設けられている。そして、石英ガラスマスク基板８１の前記一方の主面の内部領域には、回路パターン領域８０が設けられている（ここでは、回路パターン領域８０として、例えば、図５の断面図に対応する部分を示す）。回路パターン領域８０の半透明位相シフト膜８２には、たとえば、図５のレジスト膜開口１５に対応するマスク開口８５が設けられている。半透明位相シフト膜８２上には、たとえば、ペリクル枠体８３とペリクル膜８４から構成されたペリクル８６が、回路パターン領域８０の全域を覆うように貼り付けられている（ペリクル枠体８３は、マスク周辺領域８９に貼り付けられている）。
（７）本願の前記一実施の形態の半導体集積回路装置の製造方法の要部プロセス（主プロセス）のその他の形態に関する補足的説明並びに考察（主に図４等参照）：
セクション２の図４等で説明した参照光反射促進膜は、窒化シリコン膜等の無機系絶縁膜等が好適であるが、窒化シリコン膜等の窒化シリコン系絶縁膜のほか、窒化シリコン系絶縁膜以外の絶縁膜、導電膜等が適用可能である。３層レジスト膜等の多層レジスト膜の感光性レジスト膜下の中間膜、下層膜は、一体として、ＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）と考えられるから、前記実施の形態（変形例を含む）は、３層レジスト膜のみでなく、２層レジスト、４層レジスト、その他の多層レジストプロセスにも同様に適用できる。また、前記実施の形態は、レジスト膜の下地に、参照光の反射を促進する参照光反射促進膜をしいて、参照光の反射を促進するものであるから、多層レジストプロセスのみでなく、単層レジストプロセスにも同様に適用できる。
５．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、主に液浸露光を例に取り具体的に説明したが、本願発明は、それに限定されるものではなく、非液浸露光にも適用できることは言うまでもない。同様に、前記実施の形態では、液浸露光の液状媒体として、主に水等を用いたものを例に取り具体的に説明したが、本願発明は、それに限定されるものではなく、より高屈折率の液状媒体に用いるものにも適用できることは言うまでもない。
また、前記実施の形態では、主にシリサイドとして、ニッケル白金シリサイドを例に取り具体的に説明したが、本願発明は、それに限定されるものではなく、シリサイドとしては、ニッケル白金シリサイドのほか、チタンシリサイド、コバルトシリサイド、ニッケルシリサイド、その他のシリサイド等が使用できることはいうまでもない。
１ 半導体ウエハ
１ａ ウエハの表面（第１の主面）
１ｂ ウエハの裏面（第２の主面）
１ｓ ウエハの半導体基板部
３ ソースドレイン領域
４ ゲート絶縁膜
５ ゲート電極
６ サイドウォール絶縁膜
７ シリサイド膜
７ｇ ゲート電極上のシリサイド膜
７ｓ ソースドレイン領域上のシリサイド膜
８ 基板表面窒化シリコン系絶縁膜（第１の窒化シリコン系絶縁膜）
９ 下層プリメタル酸化シリコン系絶縁膜
１０ 上層プリメタル酸化シリコン系絶縁膜
１１ プリメタル酸化シリコン系絶縁膜（第１の酸化シリコン系絶縁膜）
１２ 多層レジスト膜下地窒化シリコン系絶縁膜（第２の窒化シリコン系絶縁膜）
１４ 多層レジスト膜
１４ｃ （多層レジスト膜の）下層レジスト膜（カーボンリッチ膜）
１４ｐ （多層レジスト膜の）上層レジスト膜（フォトレジスト膜）
１４ｓ （多層レジスト膜の）中層レジスト膜（シリコン含有膜）
１５ レジスト膜開口
１６ 貫通孔
１７ チタン系バリアメタル膜
１８ タングステン膜（タングステンプラグ）
１９ 窒化シリコン系絶縁性バリア膜
２１ 第１層配線層間酸化シリコン系絶縁膜
２２ タンタル系バリアメタル膜
２３ 第１層銅系埋め込み配線
５１ ウエハステージ
５２ ステージ制御装置
５３ フォーカス制御装置
５４ 参照光光源
５５ 位置検出用光電変換素子
５６ 露光系光軸
５７ 露光光
５８ 露光光学系
５９ 光学マスク
６０ 光学フィルタ
６１ 露光光源
６２ 露光用照明装置
６３ 液浸用液体（純水）
６４ 参照光
６５ オートフォーカス光学系
７１ エッチング等ウエハ気相処理装置
７２ ウエハ処理室
７３ 下部電極（ウエハステージ、静電チャック）
７４ 上部電極
７５ 高周波電源
７６ 低周波電源
８０ マスク回路パターン領域
８１ 石英マスク基板
８２ 半透明位相シフト膜
８３ ペリクル枠体
８４ ペリクル膜
８５ レジスト膜開口に対応するマスク開口
８６ ペリクル
８９ マスク周辺領域
１０１ 窒化シリコン系絶縁膜成膜工程
１０２ 酸化シリコン系絶縁膜成膜工程
１０３ 窒化シリコン系絶縁膜成膜工程
１０４ カーボンリッチ膜塗布工程
１０５ シリコン含有膜塗布工程
１０６ フォトレジスト膜塗布工程
１０７ 縮小投影露光工程
１０８ 多層レジスト膜加工工程
１０９ 下地膜貫通孔形成工程（第１のドライエッチング工程）
１１０ 貫通孔延長工程（第２のドライエッチング工程）
１１１ カーボンリッチ膜除去工程
１１２ 窒化シリコン系絶縁膜除去工程
θ 参照光入射角

Claims (14)

  1. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）半導体ウエハの第１の主面上に、第１の窒化シリコン系絶縁膜を成膜する工程；
    （ｂ）前記第１の窒化シリコン系絶縁膜上に、第１の酸化シリコン系絶縁膜を成膜する工程；
    （ｃ）前記第１の酸化シリコン系絶縁膜上に、第２の窒化シリコン系絶縁膜を成膜する工程；
    （ｄ）前記第２の窒化シリコン系絶縁膜上に、カーボンリッチ膜を塗布する工程；
    （ｅ）前記カーボンリッチ膜上に、炭素及びシリコンを主要な成分として含むシリコン含有膜を塗布する工程；
    （ｆ）前記シリコン含有膜上に、フォトレジスト膜を塗布する工程；
    （ｇ）前記フォトレジスト膜を、紫外線露光光を用いた縮小投影露光により、露光する工程；
    （ｈ）前記工程（ｇ）の後、前記フォトレジスト膜を現像することにより、前記フォトレジスト膜にパターンを形成し、このパターンを順次、前記シリコン含有膜および前記カーボンリッチ膜に転写する工程；
    （ｉ）加工された前記カーボンリッチ膜を、マスクとして、第１のドライエッチングにより、前記第２の窒化シリコン系絶縁膜に貫通孔を形成する工程；
    （ｊ）前記工程（ｉ）の後、前記カーボンリッチ膜を、マスクとして、第２のドライエッチングにより、前記貫通孔を前記第１の酸化シリコン系絶縁膜の下面まで延長する工程；
    （ｋ）前記工程（ｊ）の後、前記カーボンリッチ膜を、除去する工程；
    （ｌ）前記工程（ｋ）の後、前記貫通孔外の前記第２の窒化シリコン系絶縁膜および前記貫通孔内の前記第１の窒化シリコン系絶縁膜を除去する工程、
    ここで、前記工程（ｇ）においては、前記紫外線露光光よりも波長が長い参照光を用いた斜入射方式のオートフォーカス光学系により、前記半導体ウエハの前記第１の主面に向けて、斜方から前記参照光を入射させ、その反射光に基づいて、オートフォーカス合わせが行われ、
    前記参照光の内、前記第１の酸化シリコン系絶縁膜に浸入する割合は、前記参照光の中心波長の光に関して、３８．７％以下である。
  2. 請求項１に記載の半導体集積回路装置の製造方法において、前記第２の窒化シリコン系絶縁膜は、窒化シリコン膜である。
  3. 請求項２に記載の半導体集積回路装置の製造方法において、前記紫外線露光光は、ＡｒＦエキシマレーザの波長１９３ｎｍの露光光である。
  4. 請求項３に記載の半導体集積回路装置の製造方法において、前記参照光は、可視光である。
  5. 請求項３に記載の半導体集積回路装置の製造方法において、前記参照光は、可視領域のブロードバンド光である。
  6. 請求項５に記載の半導体集積回路装置の製造方法において、前記縮小投影露光は、液浸露光である。
  7. 請求項６に記載の半導体集積回路装置の製造方法において、前記液浸露光に用いる液体は、水を主要な成分とするものである。
  8. 請求項７に記載の半導体集積回路装置の製造方法において、前記縮小投影露光は、ハーフトーンマスクを用いて行われる。
  9. 以下の工程を含む半導体集積回路装置の製造方法：
    （ａ）半導体ウエハの第１の主面上に、第１の窒化シリコン系絶縁膜を成膜する工程；
    （ｂ）前記第１の窒化シリコン系絶縁膜上に、第１の酸化シリコン系絶縁膜を成膜する工程；
    （ｃ）前記第１の酸化シリコン系絶縁膜上に、カーボンリッチ膜を塗布する工程；
    （ｄ）前記カーボンリッチ膜上に、炭素及びシリコンを主要な成分として含むシリコン含有膜を塗布する工程；
    （ｅ）前記シリコン含有膜上に、フォトレジスト膜を塗布する工程；
    （ｆ）前記フォトレジスト膜を、紫外線露光光を用いた縮小投影露光により、露光する工程；
    （ｇ）前記工程（ｆ）の後、前記フォトレジスト膜を現像することにより、前記フォトレジスト膜にパターンを形成し、このパターンを順次、前記シリコン含有膜および前記カーボンリッチ膜に転写する工程；
    （ｈ）加工された前記カーボンリッチ膜を、マスクとして、第１のドライエッチングにより、前記第１の酸化シリコン系絶縁膜に貫通孔を形成する工程；
    （ｉ）前記工程（ｈ）の後、前記カーボンリッチ膜を、除去する工程；
    （ｊ）前記工程（ｉ）の後、前記貫通孔内の前記第１の窒化シリコン系絶縁膜を除去する工程、
    ここで、（１）前記工程（ｆ）においては、可視領域のブロードバンドの参照光を用いた斜入射方式のオートフォーカス光学系により、前記半導体ウエハの前記第１の主面に向けて、斜方から前記参照光を入射させ、その反射光に基づいて、オートフォーカス合わせが行われ；
    （２）この際、前記参照光の内、前記第１の酸化シリコン系絶縁膜に浸入する割合は、前記参照光の中心波長の光に関して、３８．７％以下である。
  10. 請求項９に記載の半導体集積回路装置の製造方法において、前記紫外線露光光は、ＡｒＦエキシマレーザの波長１９３ｎｍの露光光である。
  11. 請求項１０に記載の半導体集積回路装置の製造方法において、前記縮小投影露光は、液浸露光である。
  12. 請求項１１に記載の半導体集積回路装置の製造方法において、前記液浸露光に用いる液体は、水を主要な成分とするものである。
  13. 請求項１２に記載の半導体集積回路装置の製造方法において、前記縮小投影露光は、ハーフトーンマスクを用いて行われる。
  14. 請求項１３に記載の半導体集積回路装置の製造方法において、少なくとも、前記工程（ｆ）においては、前記第１の窒化シリコン系絶縁膜と前記カーボンリッチ膜の間には、窒化シリコン系絶縁膜は設けられていない。
JP2014000866A 2014-01-07 2014-01-07 半導体集積回路装置の製造方法 Active JP6284369B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2014000866A JP6284369B2 (ja) 2014-01-07 2014-01-07 半導体集積回路装置の製造方法
US14/586,915 US9502282B2 (en) 2014-01-07 2014-12-30 Method of semiconductor manufacture utilizing layer arrangement to improve autofocus
TW104100007A TWI643245B (zh) 2014-01-07 2015-01-05 半導體積體電路裝置之製造方法
KR1020150000620A KR20150083027A (ko) 2014-01-07 2015-01-05 반도체 집적 회로 장치의 제조 방법
CN201510005100.8A CN104766787B (zh) 2014-01-07 2015-01-06 制造半导体集成电路器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014000866A JP6284369B2 (ja) 2014-01-07 2014-01-07 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015130390A JP2015130390A (ja) 2015-07-16
JP6284369B2 true JP6284369B2 (ja) 2018-02-28

Family

ID=53495772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014000866A Active JP6284369B2 (ja) 2014-01-07 2014-01-07 半導体集積回路装置の製造方法

Country Status (5)

Country Link
US (1) US9502282B2 (ja)
JP (1) JP6284369B2 (ja)
KR (1) KR20150083027A (ja)
CN (1) CN104766787B (ja)
TW (1) TWI643245B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10217626B1 (en) * 2017-12-15 2019-02-26 Mattson Technology, Inc. Surface treatment of substrates using passivation layers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851302A (en) * 1997-02-19 1998-12-22 Vlsi Technology, Inc. Method for dry etching sidewall polymer
US6309801B1 (en) * 1998-11-18 2001-10-30 U.S. Philips Corporation Method of manufacturing an electronic device comprising two layers of organic-containing material
TW497165B (en) * 1999-06-30 2002-08-01 Hitachi Ltd Method for manufacturing semiconductor integrated circuit device, optical mask used therefor, method for manufacturing the same, and mask blanks used therefor
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
JP2002131883A (ja) * 2000-10-27 2002-05-09 Hitachi Ltd フォトマスクの製造方法およびフォトマスク
JP2003209167A (ja) * 2002-01-10 2003-07-25 Sony Corp 半導体装置の製造方法および半導体装置
JP2005166997A (ja) * 2003-12-03 2005-06-23 Nikon Corp 露光装置及び露光方法、デバイス製造方法
JP2005191254A (ja) * 2003-12-25 2005-07-14 Fujitsu Ltd 半導体装置の製造方法
JP4160569B2 (ja) * 2004-05-31 2008-10-01 株式会社東芝 半導体装置の製造方法
JP2007096089A (ja) * 2005-09-29 2007-04-12 Renesas Technology Corp 露光装置
JP2009010139A (ja) * 2007-06-27 2009-01-15 Canon Inc 露光装置及びデバイス製造方法
JP2009141155A (ja) * 2007-12-06 2009-06-25 Nikon Corp 露光装置、露光方法、及びデバイス製造方法
JP2012004170A (ja) * 2010-06-14 2012-01-05 Renesas Electronics Corp 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
KR20150083027A (ko) 2015-07-16
JP2015130390A (ja) 2015-07-16
TW201532123A (zh) 2015-08-16
TWI643245B (zh) 2018-12-01
US9502282B2 (en) 2016-11-22
US20150194340A1 (en) 2015-07-09
CN104766787B (zh) 2019-09-27
CN104766787A (zh) 2015-07-08

Similar Documents

Publication Publication Date Title
US9612523B2 (en) Structure and method for reflective-type mask
US6191030B1 (en) Anti-reflective coating layer for semiconductor device
US20080227288A1 (en) Dual damascene process
TWI567870B (zh) 內連接結構及其製造方法
CN109427604B (zh) 缺陷检验方法、半导体装置的制造方法及半导体工艺
Chawla et al. Patterning challenges in the fabrication of 12 nm half-pitch dual damascene copper ultra low-k interconnects
US8697537B2 (en) Method of patterning for a semiconductor device
US20090209097A1 (en) Method of forming interconnects
CN100376026C (zh) 微电子器件的双镶嵌互连的制造方法
JP6284369B2 (ja) 半導体集積回路装置の製造方法
US20030096496A1 (en) Method of forming dual damascene structure
JP2012004170A (ja) 半導体集積回路装置の製造方法
JP2003303824A (ja) 半導体装置の製造方法
US6156460A (en) Photo-mask and method of fabricating the same
JP2008251616A (ja) 半導体装置
JP6272949B2 (ja) パターン形成方法
JP2011175998A (ja) 半導体集積回路装置の製造方法
US20070092840A1 (en) System and method for photolithography in semiconductor manufacturing
JP2006073709A (ja) 多層反射防止膜
US6313538B1 (en) Semiconductor device with partial passivation layer
US7008870B2 (en) Structure applied to a photolithographic process and method for fabricating a semiconductor device
KR102560259B1 (ko) 반도체 장치의 제조 방법
US20050142872A1 (en) Method of forming fine pattern for semiconductor device
JP2012220638A (ja) パターン形成方法
TWI485772B (zh) 形成介層洞的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161007

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20170323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170707

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180130

R150 Certificate of patent or registration of utility model

Ref document number: 6284369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150