JP2012220638A - パターン形成方法 - Google Patents
パターン形成方法 Download PDFInfo
- Publication number
- JP2012220638A JP2012220638A JP2011084787A JP2011084787A JP2012220638A JP 2012220638 A JP2012220638 A JP 2012220638A JP 2011084787 A JP2011084787 A JP 2011084787A JP 2011084787 A JP2011084787 A JP 2011084787A JP 2012220638 A JP2012220638 A JP 2012220638A
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- intermediate layer
- forming
- layer film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Materials For Photolithography (AREA)
Abstract
【課題】多層レジストプロセスにおいて、中間層膜のシリコン(Si)の含有率を高くした場合でも、上層のレジストパターンを形成した後の現像欠陥が発生せず、従って、歩留まりを向上できるようにする。
【解決手段】下層膜2の上にシリコンを含有する中間層膜3、4及び上層レジスト膜5を形成する。続いて、露光された上層レジスト膜5を現像して、上層レジスト膜から上層レジストパターン5aを形成する。上層レジストパターンをマスクとして、中間層膜3、4をエッチングすることにより、中間層膜から中間層パターン3a、4aを形成する。中間層パターンをマスクとして下層膜2をエッチングし、下層膜からエッチングパターン2aを形成する。中間層膜3、4は、第1のシリコン含有率を有する下層中間層膜3と、該下層中間層膜の上に形成され、第1のシリコン含有率よりも低い第2のシリコン含有率を有する上層中間層膜4を含む。
【選択図】図1
【解決手段】下層膜2の上にシリコンを含有する中間層膜3、4及び上層レジスト膜5を形成する。続いて、露光された上層レジスト膜5を現像して、上層レジスト膜から上層レジストパターン5aを形成する。上層レジストパターンをマスクとして、中間層膜3、4をエッチングすることにより、中間層膜から中間層パターン3a、4aを形成する。中間層パターンをマスクとして下層膜2をエッチングし、下層膜からエッチングパターン2aを形成する。中間層膜3、4は、第1のシリコン含有率を有する下層中間層膜3と、該下層中間層膜の上に形成され、第1のシリコン含有率よりも低い第2のシリコン含有率を有する上層中間層膜4を含む。
【選択図】図1
Description
本発明は、半導体集積回路装置等の製造工程におけるリソグラフィ技術を用いたパターン形成方法に関し、特に、多層レジストプロセスを用いたパターン形成方法に関する。
半導体装置等の半導体デバイスは、回路パターンが描かれた原版であるマスク(フォトマスク)に露光光を照射し、縮小光学系を介して回路パターンを半導体ウエハ(以下、単にウエハと称する。)上に転写する光リソグラフィ工程を繰り返すことによって、大量生産されている。半導体集積回路を構成する半導体素子の微細化に伴って、配線のパターン寸法の微細化が求められている。45nmロジックノード以細の微細なパターンを形成するには、従来のArF光を用いて、半導体露光装置の縮小投影光学系とウエハとの間に、空気(屈折率は1.00)よりも屈折率が高い水(屈折率は1.44)を満たすことによって、液体自体をレンズのように用い、縮小投影光学系における開口数(NA)を拡大して解像度を向上する、ArF光による液浸露光技術が必須となる。
一方、このようなレジストパターンの微細化に伴い、以下の2つの理由からレジスト膜の膜厚を薄膜化する必要がある。
第1の理由は、段差部を有する基板上において、リソグラフィによるパターニングの寸法精度を高めるのに必要なフォーカスマージン、すなわち焦点深度(DOF)を拡大する必要があるためである。
一般に、解像度Rと、露光波長λ及び開口数NAとの関係は、式(1)で示され、
R=k1・λ/(NA) …式(1)
また、焦点深度DOFと、露光波長λ及び開口数NAとの関係は、式(2)で示される。
R=k1・λ/(NA) …式(1)
また、焦点深度DOFと、露光波長λ及び開口数NAとの関係は、式(2)で示される。
DOF=k2・λ/(NA)2 …式(2)
これらの式はレイリーの式として良く知られている。ここで、k1及びk2は、主にレジスト材料の解像性能等のレジストの性能、又はリソグラフィプロセスの制御性若しくは超解像技術の選択等により決定されるプロセス定数である。
これらの式はレイリーの式として良く知られている。ここで、k1及びk2は、主にレジスト材料の解像性能等のレジストの性能、又はリソグラフィプロセスの制御性若しくは超解像技術の選択等により決定されるプロセス定数である。
式(1)からは、開口数NAの拡大により、解像度Rを小さくすることができ、式(2)からは、焦点深度DOFが小さく(浅く)なることが分かる。従って、焦点深度DOFの減少を補うには、レジスト膜を薄膜化し、レジスト膜中における光学コントラストを高める必要がある。
第2の理由は、リソグラフィ工程により形成されたレジストパターンのパターン倒れを抑制する必要があるためである。
一般に、レジストパターンの線幅に対するレジスト膜厚の比であるアスペクト比は、おおよそ2.5よりも大きくなると、現像及びリンスを行った後にパターン倒れが発生する確率が高くなることが知られている。例えば、45nmノードで必要とされる最小ピッチパターンである65nmラインアンドスペースパターンでは、レジストの膜厚を約160nm以下とし、32nmノードの45nmラインアンドスペースパターンでは、約110nm以下とする。すなわち、パターンの線幅に応じてレジスト膜を薄膜化する必要がある。
以上の2つの理由により、高NA化による微細化に伴って、レジスト膜を薄膜化する必要があることが分かる。
しかしながら、薄膜化されたレジスト膜をマスクとしてその下に形成された被加工膜をドライエッチングすると、レジスト膜がエッチングの途中で除去されてしまい、レジスト膜に残膜不足が生じる。このため、エッチング後のパターン寸法にばらつきが生じたり、形状不良が生じたりする。このようなエッチング時のレジストの残膜不足を解決する方法の1つとして、多層レジストを用いた多層レジストプロセス技術が良く知られている(例えば、特許文献1を参照。)。
多層レジストプロセス技術のなかで最も良く知られているのは、3層レジストプロセス技術である。
図6(a)及び図6(b)に示すように、従来の3層レジストプロセスは、被加工膜が形成された被加工膜基板100における被加工膜の表面段差を平坦化する、相対的に厚い下層膜101と、下層膜101の上に形成され、該下層膜101をエッチングする際のマスクとなる、相対的に薄いSi含有中間層膜102と、該Si含有中間層膜102の上に形成される上層レジスト膜103との3層の膜を用いる。
まず、図6(a)に示すように、被加工膜基板100の上に、上述の下層膜101と、Si含有中間層膜102と、上層レジスト膜103とを順次成膜する。
次に、図6(b)に示すように、上層レジスト膜103をフォトマスク104を介して露光する。
次に、図6(c)に示すように、露光された上層レジスト膜103を現像して、上層レジスト膜103から上層レジストパターン103aを得る。
次に、図7(a)に示すように、上層レジストパターン103aをマスクとして、その下の中間層膜102を反応性イオンエッチングによりパターニングして、中間層レジストパターン102aを形成する。
次に、図7(b)に示すように、中間層レジストパターン102aをマスクとして、その下の下層膜101をドライエッチングすることにより、所定のパターン101aを得る。
上記のような従来の3層レジストプロセスに用いられるSi含有中間層膜102としては、例えばSiO2膜(例えば、特許文献2を参照。)若しくはSiON膜等のSi含有無機膜、又はSOG(スピン・オン・グラス)膜(例えば、特許文献3を参照。)等のSi含有有機膜により構成されることが一般的である。これらのうち、特にSi含有有機膜は、特別な装置を新たに用意する必要がなく、上層レジスト膜103を形成する塗布装置で容易に形成できるため、低コストという点で非常にメリットが高く、広く適用されている。
しかしながら、3層レジストプロセスにおいても、前述の理由から微細化に伴って、上層レジスト膜103の膜厚を薄膜化する必要がある。このため、従来の3層レジストプロセスのままでは、上層レジスト膜103の残膜不足の問題が発生する。
そこで、この対策の1つとして、上層レジスト膜103の薄膜化に併せて、Si含有中間層膜102を薄膜化する方法が挙げられる。
しかし、Si含有中間層膜102を薄膜化するという方法では、上層レジスト膜103の残膜不足の問題は解決できるものの、Si含有中間層膜102の薄膜化によって、下層膜101をエッチングする際のSi含有中間層膜102の残膜が不足するという問題が発生する。これは、素子の微細化が進んでも、被加工膜基板100の上面における段差が大幅に低減することはなく、被加工膜基板100の表面段差を平坦化する必要があるという理由から、下層膜100は薄膜化できないためである。
また、Si含有中間層膜102の残膜不足の対策の1つとして、Si含有中間層102の膜厚はそのままで、Si含有率を高める方法が挙げられる。酸素(O2)系ガスを用いたドライエッチングにおいては、Si含有中間層膜102は、ノボラック樹脂等の下層膜101に対して良好なエッチング選択比が取れる。その上、Si含有中間層膜102は、そのSi含有率を高めることにより、相対的に炭素の含有量が小さくなるため、下層膜101に対するエッチングレートが小さくなる。その結果、Si含有率が高いSi含有中間層膜102をマスクとして下層膜101をエッチングし、該下層膜101を所定の形状にパターニングすることが可能となる。
上述したように、素子の微細化に伴い、リソグラフィ工程に、薄膜化された上層レジスト膜と、薄膜化され且つ高Si含有率化された中間層膜と、被加工膜基板の表面段差を平坦化する比較的に膜厚が厚い下層膜とから構成される3層レジストプロセスを適用することによって、Si含有中間層膜及び下層膜のエッチング時の残膜不足の問題が生じることなく、微細なパターンを形成することができる。
しかしながら、中間層膜におけるSi含有率を高くすることによって、上層レジスト膜の現像及びリンス時に発生する現像不溶物に起因する現像欠陥が多量に発生し、ウエハ面内のチップ歩留まりを大きく低下させることが新たな課題として明らかとなっている。
具体的には、膜厚が100nmの上層レジスト膜と、膜厚が40nmでSi含有率が20%の中間層膜と、膜厚が200nmの下層膜とから構成された3層レジストプロセスにおいて、上層レジスト膜に32nmノードのSRAMゲートパターンが形成されたフォトマスクを転写してリソグラフィパターンを形成したところ、現像及びリンス時の現像欠陥がウエハ全面で多量に発生する。
本願発明者は、この現象を鋭意検討した結果、Si含有中間層膜上では、膜表面に形成されるシラノール(Si−OH)の現像液に対する親和性が高く、中間層膜のSi含有率が高くなると、Si含有中間層膜の表面と現像液との濡れ性がより高くなって、現像及びリンス工程において現像不溶物を除去しにくくなり、現像欠陥が多量に発生するとの見解を得ている。
以上のように、従来の多層レジストプロセス技術においては、薄膜化された上層レジスト膜と、薄膜化且つ高Si含有率化された中間層膜と、厚膜された下層膜とから構成される3層レジストプロセスによって、残膜不足の問題は解消するものの、中間層膜のSi含有率を高めたことが原因と想定される現像欠陥が発生して、ウエハ面内のチップ歩留まりを大きく低下させるという問題がある。
本発明は、前記の問題に鑑み、多層レジストプロセスにおいて、中間層膜のシリコン(Si)の含有率を高くした場合でも、上層のレジストパターンを形成した後の現像欠陥が発生せず、従って、歩留まりを向上できるようにすることを目的とする。
前記の目的を達成するため、本発明は、多層レジストプロセスを用いるパターン形成方法を、中間層膜におけるSi含有率を上層側で低く、下層側で高くする構成とする。
具体的に、本発明に係るパターン形成方法は、被加工膜が形成された基板の上に、下層膜を形成する工程と、下層膜の上に、シリコンを含有する中間層膜を形成する工程と、中間層膜の上にレジスト膜を形成する工程と、レジスト膜に対して露光光を選択的に照射する工程と、露光されたレジスト膜を現像して、レジスト膜からレジストパターンを形成する工程と、レジストパターンをマスクとして、中間層膜に対して第1のエッチングを行うことにより、中間層膜から中間層パターンを形成する工程と、中間層パターンをマスクとして、下層膜に対して第2のエッチングを行うことにより、下層膜から下層パターンを形成する工程とを備え、中間層膜は、第1のシリコン含有率を有する下層中間層膜と、該下層中間層膜の上に形成され、第1のシリコン含有率よりも低い第2のシリコン含有率を有する上層中間層膜を含む。
本発明のパターン形成方法によると、シリコンを含有する中間層膜は、第1のシリコン含有率を有する下層中間層膜と、該下層中間層膜の上に形成され、第1のシリコン含有率よりも低い第2のシリコン含有率を有する上層中間層膜を含む。すなわち、シリコン含有率が低い上層中間層膜の上にレジスト膜を形成するため、従来のシリコン含有率が高い中間層膜と比べて、その表面の現像液に対する濡れ性が小さくなる。このため、現像及びリンス時に生じる現像不溶物に起因する現像欠陥を防止することができ、ウエハ面内のチップ歩留まりを高めることができる。
本発明のパターン形成方法において、中間層膜は、下層中間層膜と上層中間層膜とから構成されていてもよい。
この場合に、本発明のパターン形成方法において、中間層膜を形成する工程は、下層膜の上に、第1の膜形成材料を回転塗布法により成膜して、下層中間層膜を形成する工程と、下層中間層膜の上に、第2の膜形成材料を回転塗布法により成膜して、上層中間層膜を形成する工程とを含んでいてもよい。
この場合に、第1の膜形成材料におけるシリコンのポリマーに対する含有率は13重量%よりも大きく且つ50重量%以下であり、第2の膜形成材料におけるシリコンのポリマーに対する含有率は1重量%以上且つ13重量%以下であってもよい。
この場合に、下層中間層膜及び上層中間層膜は、スピン・オン・グラス膜、架橋性シルセスキオキサン膜又はポリシラン膜であってもよい。
また、本発明のパターン形成方法において、中間層膜を形成する工程は、下層膜の上に、第1の膜形成材料を回転塗布法により成膜して、下層中間層膜を形成する工程と、下層中間層膜の上部を改質して不活性化することにより、下層中間層膜の上部に、上層中間層膜を形成する工程とを含んでいてもよい。
この場合に、上層中間層膜を形成する工程は、下層中間層膜に対して酸素プラズマを照射する工程であってもよい。
この場合に、下層中間層膜を形成する工程において、下層中間層膜は、シリコンのポリマーに対する含有率が13重量%よりも大きく且つ50重量%以下である膜形成材料により形成されてもよい。
この場合に、上層中間層膜は、シリコン酸化膜であってもよい。
また、本発明のパターン形成方法は、中間層膜を形成する工程において、中間層膜は化学気相堆積法によって形成し、シリコンを含むガス流量を調節することにより、下層中間層膜と上層中間層膜におけるシリコン含有率を変化させてもよい。
この場合に、中間層膜は、シリコン酸化膜又はシリコン酸窒化膜であってもよい。
本発明のパターン形成方法において、露光光は、i線、KrF光、ArF光又はEUV光であってもよい。
本発明のパターン形成方法において、下層膜は、芳香環を有する有機膜であってもよい。
本発明に係るパターン形成方法によると、多層レジストプロセスにおいて、中間層膜のシリコン(Si)の含有率を高くした場合でも、上層のレジストパターンを形成した後の現像欠陥が発生せず、歩留まりを向上することができる。
(一実施形態)
本発明の一実施形態に係るパターン形成方法について図1及び図2を参照しながら説明する。本実施形態は、32nmノードのSRAMパターンを想定したパターン形成方法を一例として説明する。
本発明の一実施形態に係るパターン形成方法について図1及び図2を参照しながら説明する。本実施形態は、32nmノードのSRAMパターンを想定したパターン形成方法を一例として説明する。
まず、図1(a)に示すように、主面上に被加工膜(図示せず)が形成された被加工膜基板1の上に、下層膜2、シリコンを(Si)含有する下層中間層膜3、シリコン(Si)を含有する上層中間層膜4、及び上層レジスト膜5を順次形成する。
被加工膜は、例えばゲート工程の場合は、ゲート電極を構成する多結晶シリコン(poly−Si)からなり、その膜厚は120nmである。
次に、被加工膜基板1の上に、下層膜形成材料であるノボラック樹脂をスピンコーターによって回転塗布し、膜厚が200nmの下層膜2を形成する。その後、205℃の温度下で90秒間のベークを行って、下層膜2を熱架橋する。
続いて、架橋した下層膜2の上に、Siをポリマーに対して20重量%の割合で含む架橋性シルセスキオキサンを塗布する。その後、220℃の温度下で60秒間のベークを行って、膜厚が30nmの下層中間層膜3を形成する。
続いて、下層中間層膜3の上に、Siをポリマーに対して10重量%の割合で含む架橋性シルセスキオキサンを塗布する。その後、220℃の温度下で60秒間のベークを行って、膜厚が10nmの上層中間層膜4を形成する。
続いて、上層中間層膜4の上に、ポジ型レジスト材料を塗布した後、100℃の温度下で60秒間のベークを行って、膜厚が100nmの上層レジスト膜5を形成する。
なお、下層膜2、下層中間層膜3、上層中間層膜4及び上層レジスト膜5の各膜厚は、上層レジスト膜5から形成されたパターンをエッチングマスクとして上層中間層膜4及び下層中間層膜3をエッチング加工することができ、且つ、上層中間層膜4及び下層中間層膜3をエッチングマスクとして下層膜2をエッチング加工することができる膜厚であれば、これらの膜厚に限定されない。
下層中間層膜3のSi含有率は、上層中間層膜4のSi含有率よりも高く、すなわち13重量%よりも大きく且つ50重量%以下程度であればよく、上述の20重量%に限られない。また、上層中間層膜4のSi含有率は、下層中間層膜3のSi含有率よりも低く、すなわち1重量%以上且つ13重量%以下であればよく、上述の10重量%に限られない。
但し、Si含有率が13重量%という値は、本実施形態に記載の膜形成用材料の組み合わせにおいて、上層レジスト膜5の現像後のレジストパターン形成時における一ウエハ当たりの現像欠陥の個数が200個以下となるSi含有率である。Si含有率の値は、上層レジスト膜5及び上層中間層膜4の材料に大きく依存するため、上層中間層膜4のSi含有率はできる限り小さい値であることが好ましい。下層膜2とのエッチング選択比が十分に取れるのであれば、Si含有率が0%の場合には、例えば、反射防止膜材料として用いられる炭素(C)主体の有機膜を上層中間層膜4に適用することも可能である。
また、本実施形態においては、下層中間層膜3及び上層中間層膜4に、架橋性シルセスキオキサンからなる有機膜を用いたが、これ以外にも、SOG(スピン・オン・グラス)膜又はポリシラン膜等のSiを含有する有機膜でもよい。これらの膜は、架橋性シルセスキオキサンと同様に、回転塗布工程とベーク工程とによって形成することができる。
また、各中間層膜3、4は、有機膜に限られず、例えば酸化シリコン(SiO2)又は酸窒化シリコン(SiON)等のSiを含有する無機膜も適用可能である。これらは、化学的気相堆積(Chemical Vapor Depositon:CVD)法又は物理的気相堆積(Physical Vapor Deposition:PVD)法により形成することができる。
さらには、下層中間層膜3及び上層中間層膜4のうち、いずれか一方を有機膜とし、他方を無機膜とすることも可能である。
また、上層レジスト膜5は、32nmノードロジックに必要とされる45nmラインアンドスペースパターンを解像できる材料であれば、ポジ型のレジスト材料に限られず、ネガ型のレジスト材料であってもよい。さらには、ポジ型のレジスト材料にネガ型の現像液を組み合わせて、ArF光が照射された部分が残るプロセスを適用してもよい。
下層膜2は、炭素(C)を主成分とし、フェニル基又はナフチル基等の芳香環を有する有機膜であれば、上述したノボラック樹脂に限られず適用が可能である。
次に、図1(b)に示すように、開口数(NA)が1.35であるArF光を露光光に用いた液浸露光装置により、フォトマスク6を介して上層レジスト膜5を露光する(液浸液は図示せず。)。
次に、図1(c)に示すように、露光された上層レジスト膜5に対して、110℃の温度下で60秒間のベークを行う。その後、アルカリ現像液により20秒間の現像を行って、上層レジスト膜5から上層レジストパターン5aを得る。なお、露光用光源には、ArF光を用いたが、ArF光に限られず、KrF光又は極端紫外線(Extreme Ultra Violet:EUV)光でもよい。
次に、図2(a)に示すように、上層レジストパターン5aをエッチングマスクとして、上層中間層膜4及び下層中間層膜3に対して、炭素(C)及びフッ素(F)を主成分とするCF系エッチングガス、例えばCF4、CHF3、CH2F2又はCH3F等を用いてドライエッチングを行う。これにより、上層中間層膜4から上層中間層パターン4aと、下層中間層膜3から下層中間層パターン3aとを連続して形成する。
なお、CF系エッチングガスとして、CF4、CHF3、CH2F2及びCH3Fを挙げたが、これらCF系ガスの混合ガス、又はこれらのCF系ガスに酸素(O2)若しくは窒素(N2)を添加した混合ガスを用いることもできる。
次に、図2(b)に示すように、上層中間層パターン4a及び下層中間層パターン3aをエッチングマスクとして、下層膜2に対して、酸素(O2)を主成分とするO2系エッチングガスを用いてドライエッチングを行う。これにより、下層膜2からエッチングパターン2aを得る。
O2系エッチングガスには、酸素(O2)を主成分とするO2系エッチングガス以外に、酸素(O2)、一酸化炭素(CO)及びアルゴン(Ar)を混合した混合ガスを用いることもできる。
次に、図示はしていないが、エッチングパターン2aをエッチングマスクとし、被加工膜基板1、例えば膜厚が120nmのポリシリコン膜を、臭化水素(HBr)、塩素(Cl2)及び酸素(O2)を混合した混合ガスを用いてドライエッチングし、所望の形状を有するゲート電極を形成する。ゲート電極を形成した後は、エッチングパターン2aをO2プラズマによるアッシング等によって除去する。
このようにすることにより、上層レジスト膜5に対する現像及びリンス時に発生する現像不溶物に起因する現像欠陥が発生せず、ウエハ面内のチップ歩留まりを低下させることがないパターン形成が可能となる。
なお、本実施形態においては、Siを含有する中間層膜を、Siの含有量が20重量%の下層中間層膜3と、Siの含有量が10重量%の上層中間層膜4とから構成したが、この構成に限られず、下層中間層膜3と上層中間層膜4との間に、Siの含有量が下層中間層膜3よりも大きく且つ上層中間層膜4よりも小さい第3の中間層膜を設けてもよい。さらには、中間層膜を4層以上とし、Siの含有量が下層から上層に段階的に増加する構成としてもよい。
(一実施形態の第1変形例)
本発明の一実施形態の第1変形例に係るパターン形成方法について図3〜図5を参照しながら説明する。第1変形例においては、上述した一実施形態との相違点を主に説明する。
本発明の一実施形態の第1変形例に係るパターン形成方法について図3〜図5を参照しながら説明する。第1変形例においては、上述した一実施形態との相違点を主に説明する。
まず、図3(a)に示すように、例えば、架橋したノボラック樹脂からなる下層膜2の上に、Siをポリマーに対して20重量%の割合で含む架橋性シルセスキオキサンを塗布する。その後、220℃の温度下で60秒間のベークを行って、膜厚が40nmの下層中間層膜30を形成する。ここでも、下層中間層膜30におけるSi含有率は、13重量%よりも大きく且つ50重量%以下程度であればよく、20重量%に限られない。
次に、図3(b)に示すように、架橋性シルセスキオキサンからなる下層中間層膜30の表面に対して、30秒間の酸素(O2)プラズマ処理を行う。これにより、下層中間層膜30の上部に、厚さが約1nm〜3nmの酸化シリコン(SiO2)膜を形成する。これにより、下層中間層膜30の上部、特に表層部が不活性化した上層中間層膜30Aが形成される。なお、下層中間層膜30の表層部に存在する不安定なシラノール結合(Si−OH)を不活性化できる処理であれば、酸素(O2)プラズマ処理に限られない。なお、シルセスキオキサンは、不活性処理によりOH基よりも重量のあるO2へと変化するため、Si含有量(重量%)が低くなる。
次に、図3(c)に示すように、上層中間層膜30Aの上に、ポジ型レジスト材料を塗布した後、100℃の温度下で60秒間のベークを行って、膜厚が100nmの上層レジスト膜5を形成する。
なお、本変形例においても、下層膜2、下層中間層膜30、上層中間層膜30A及び上層レジスト膜5の各膜厚は、上層レジスト膜5から形成されたパターンをエッチングマスクとして上層中間層膜30A及び下層中間層膜30をエッチング加工することができ、且つ、上層中間層膜30A及び下層中間層膜30をエッチングマスクとして下層膜2をエッチング加工することができる膜厚であれば、これらの膜厚に限定されない。
次に、図4(a)に示すように、開口数(NA)が1.35であるArF光を露光光に用いた液浸露光装置により、フォトマスク6を介して、上層レジスト膜5を露光する(液浸液は図示せず。)。
次に、図4(b)に示すように、露光された上層レジスト膜5に対して、110℃の温度下で60秒間のベークを行う。その後、アルカリ現像液により20秒間の現像を行って、上層レジスト膜5から上層レジストパターン5aを得る。なお、露光用光源には、ArF光に代えて、KrF光又はEUV光を用いることができる。
次に、図5(a)に示すように、上層レジストパターン5aをエッチングマスクとして、上層中間層膜30A及び下層中間層膜30に対して、例えば炭素(C)及びフッ素(F)を主成分とするCF系エッチングガスを用いてドライエッチングを行う。これにより、上層中間層膜30Aから上層中間層パターン30aと、下層中間層膜30から下層中間層パターン30bとを連続して形成する。
次に、図5(b)に示すように、上層中間層パターン30a及び下層中間層パターン30bをエッチングマスクとして、下層膜2に対して、例えば酸素(O2)を主成分とするO2系エッチングガスを用いてドライエッチングを行う。これにより、下層膜2からエッチングパターン2aを得る。
このようにすることにより、上層レジスト膜5に対する現像及びリンス時に発生する現像不溶物に起因する現像欠陥が発生せず、ウエハ面内のチップ歩留まりを低下させることがないパターン形成が可能となる。
(一実施形態の第2変形例)
下層中間層膜30の表層部を酸素プラズマにより、SiO2に改質する方法に代えて、第2変形例においては、下層中間層膜30の表層部におけるSiの密度が1重量%以上且つ13重量%以下程度となるように偏析させ、偏析表層膜を形成する。
下層中間層膜30の表層部を酸素プラズマにより、SiO2に改質する方法に代えて、第2変形例においては、下層中間層膜30の表層部におけるSiの密度が1重量%以上且つ13重量%以下程度となるように偏析させ、偏析表層膜を形成する。
具体的には、例えば、下層中間層膜30を化学的気相堆積(CVD)法により形成し、形成する際に、シラン(SiH4)ガス、酸素(O2)ガス及び窒素(N2)ガスの各流量を、それぞれの初期値である160ml/min、120ml/min及び1000ml/minから、シランガスの流量のみを160ml/minから、140ml/min、120ml/min、100ml/min及び80ml/minのように段階的に減少させる。このようにすると、下層中間層膜30の表層部におけるSi原子の密度がより小さいSiO2膜を形成することができる。なお、各ガスの流量は、いずれも標準状態(0℃、1気圧)における流量を示す。
このようにすることにより、一実施形態及び第1変形例と同様の効果を有する、Si濃度含有量が下層側から上層側に向けて減少する中間層膜を形成することができる。
以下に、第1の実施形態に示した多層レジストプロセスを用いて、32nmノードに適用可能なSRAMゲートパターンを有するフォトマスクを、NAが1.35のArF光液浸露光装置に装着し、多層レジストプロセスにおける上層レジスト膜にパターン転写を行った。
なお、比較のために、多層レジストプロセスにおける2層の中間層膜を45nmノードに適用されるSiの含有率が20重量%で単層の中間層膜に変更した比較例においても説明する。
まず、本実施例において、ゲート電極形成用の膜厚が120nmのpoly−Si膜の上に、膜厚が200nmのノボラック樹脂からなる下層膜を形成する。続いて、形成した下層膜に対して、205℃の温度下で90秒間のベークを行う。
次に、下層膜の上に、膜厚が30nmでSiの含有率が20重量%の架橋性シルセスキオキサンからなる下層中間層膜を形成し、220℃の温度下で60秒間のベークを行う。
次に、ベークした下層中間層膜の上に、膜厚が10nmでSiの含有率が10重量%の架橋性シルセスキオキサンからなる上層中間層膜を形成し、220℃の温度下で60秒間のベークを行う。
次に、上層中間層膜の上に、ポジ型レジストからなり膜厚が100nmの上層レジスト膜を形成し、100℃の温度下で60秒間のベークを行う。
次に、32nmノードに適用するSRAMパターン又はランダムロジックパターンを有するフォトマスクを上述のArF光液浸露光装置に装着し、ウエハ上の上層レジスト膜にパターン転写を行う。ArF光液浸露光装置におけるNAは1.35であり、σout/σinが0.85/0.567である輪帯照明を適用する。ArF光の波長は193nmである。
次に、露光を行った後、110℃の温度下で60秒間のPEB(露光後ベーク)を行い、濃度が2.38%のTMAH溶液を用いて現像処理を行う。
このようにして形成されたSRAMゲートパターンの最小サイズのパターン寸法を計測した。その結果、120nmピッチで且つ50nmサイズのラインアンドスペースパターンが形成されていることを確認した。
さらに、2チップ以上のレジストパターン間で、隣接パターン比較法を用いてパターン欠陥比較検査を実施した。その結果、現像不溶物に起因する現像欠陥数は、一ウエハ当たり25個であることを確認した。
一方、比較例においては、45nmノードに適用されるSiの含有率が20%である中間層膜の上に形成した、SRAMゲートパターンの最小サイズのパターン寸法を計測したところ、120nmピッチで且つ50nmサイズのラインアンドスペースパターンが、本実施例と同様に形成されていることを確認した。しかしながら、パターン欠陥比較検査の結果は、一ウエハ当たり25万個以上と、多量の現像欠陥が発生した。
本実施例において、現像欠陥が大幅に改善した理由は、Siの含有率が低い上層中間層膜の上にポジ型レジストを形成したため、比較例と比べて、中間層膜の現像液に対する濡れ性がより小さくなり、現像及びリンス時における現像欠陥が除去されたためであると考えられる。
以上、説明したように、本発明は、下層膜と上層レジスト膜との間に設けるSi含有の中間層膜の薄膜化が特に必要となる32nmノード世代(最小ピッチパターンが45nmのラインアンドスペースパターン)以細のデバイス製造に特に有用である。
本実施形態において、上層レジスト膜の膜厚が100nm、上層中間層膜及び下層中間層膜を併せた膜厚が40nm、及び下層膜の膜厚が200nmの場合について説明したが、各膜の膜厚は、これらに限定されない。
例えば、上層レジスト膜の膜厚は、25nm以上且つ100nm以下、中間層膜の膜厚(上層及び下層を併せた膜厚)は、10nm以上且つ40nm以下、下層膜の膜厚は、50nm以上且つ200nm以下の範囲である場合に、特に有用である。
本発明に係るパターン形成方法は、多層レジストプロセスにおいて、中間層膜のシリコン(Si)の含有率を高くした場合でも、上層のレジストパターンを形成した後の現像欠陥が発生せず、歩留まりを向上することができ、ArF光液浸リソグラフィ又はEUV光リソグラフィを用いるパターン形成方法等に有用である。
1 被加工膜基板
2 下層膜
2a エッチングパターン
3 下層中間層膜
3a 下層中間層パターン
4 上層中間層膜
4a 上層中間層パターン
5 上層レジスト膜
5a 上層レジストパターン
6 フォトマスク
30 下層中間層膜
30A 上層中間層膜
30a 上層中間層パターン
30b 下層中間層パターン
2 下層膜
2a エッチングパターン
3 下層中間層膜
3a 下層中間層パターン
4 上層中間層膜
4a 上層中間層パターン
5 上層レジスト膜
5a 上層レジストパターン
6 フォトマスク
30 下層中間層膜
30A 上層中間層膜
30a 上層中間層パターン
30b 下層中間層パターン
Claims (13)
- 被加工膜が形成された基板の上に、下層膜を形成する工程と、
前記下層膜の上に、シリコンを含有する中間層膜を形成する工程と、
前記中間層膜の上にレジスト膜を形成する工程と、
前記レジスト膜に対して露光光を選択的に照射する工程と、
露光された前記レジスト膜を現像して、前記レジスト膜からレジストパターンを形成する工程と、
前記レジストパターンをマスクとして、前記中間層膜に対して第1のエッチングを行うことにより、前記中間層膜から中間層パターンを形成する工程と、
前記中間層パターンをマスクとして、前記下層膜に対して第2のエッチングを行うことにより、前記下層膜から下層パターンを形成する工程とを備え、
前記中間層膜は、第1のシリコン含有率を有する下層中間層膜と、該下層中間層膜の上に形成され、前記第1のシリコン含有率よりも低い第2のシリコン含有率を有する上層中間層膜を含むことを特徴とするパターン形成方法。 - 前記中間層膜は、前記下層中間層膜と前記上層中間層膜とから構成されていることを特徴とする請求項1に記載のパターン形成方法。
- 前記中間層膜を形成する工程は、
前記下層膜の上に、第1の膜形成材料を回転塗布法により成膜して、前記下層中間層膜を形成する工程と、
前記下層中間層膜の上に、第2の膜形成材料を回転塗布法により成膜して、前記上層中間層膜を形成する工程とを含むことを特徴とする請求項2に記載のパターン形成方法。 - 前記第1の膜形成材料におけるシリコンのポリマーに対する含有率は13重量%よりも大きく且つ50重量%以下であり、
前記第2の膜形成材料におけるシリコンのポリマーに対する含有率は1重量%以上且つ13重量%以下であることを特徴とする請求項3に記載のパターン形成方法。 - 前記下層中間層膜及び上層中間層膜は、スピン・オン・グラス膜、架橋性シルセスキオキサン膜又はポリシラン膜であることを特徴とする請求項4に記載のパターン形成方法。
- 前記中間層膜を形成する工程は、
前記下層膜の上に、第1の膜形成材料を回転塗布法により成膜して、前記下層中間層膜を形成する工程と、
前記下層中間層膜の上部を改質して不活性化することにより、前記下層中間層膜の上部に、前記上層中間層膜を形成する工程とを含むことを特徴とする請求項1に記載のパターン形成方法。 - 前記上層中間層膜を形成する工程は、前記下層中間層膜に対して酸素プラズマを照射する工程であることを特徴とする請求項6に記載のパターン形成方法。
- 前記下層中間層膜を形成する工程において、前記下層中間層膜は、シリコンのポリマーに対する含有率が13重量%よりも大きく且つ50重量%以下である膜形成材料により形成されることを特徴とする請求項7に記載のパターン形成方法。
- 前記上層中間層膜は、シリコン酸化膜であることを特徴とする請求項8に記載のパターン形成方法。
- 前記中間層膜を形成する工程において、前記中間層膜は化学気相堆積法によって形成し、
シリコンを含むガス流量を調節することにより、前記下層中間層膜と前記上層中間層膜におけるシリコン含有率を変化させることを特徴とする請求項1に記載のパターン形成方法。 - 前記中間層膜は、シリコン酸化膜又はシリコン酸窒化膜であることを特徴とする請求項10に記載のパターン形成方法。
- 前記露光光は、i線、KrF光、ArF光又はEUV光であることを特徴とする請求項1〜11のいずれか1項に記載のパターン形成方法。
- 前記下層膜は、芳香環を有する有機膜であることを特徴とする請求項1〜12のいずれか1項に記載のパターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011084787A JP2012220638A (ja) | 2011-04-06 | 2011-04-06 | パターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011084787A JP2012220638A (ja) | 2011-04-06 | 2011-04-06 | パターン形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012220638A true JP2012220638A (ja) | 2012-11-12 |
Family
ID=47272234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011084787A Withdrawn JP2012220638A (ja) | 2011-04-06 | 2011-04-06 | パターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012220638A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017147314A (ja) * | 2016-02-17 | 2017-08-24 | 東京エレクトロン株式会社 | パターン形成方法 |
-
2011
- 2011-04-06 JP JP2011084787A patent/JP2012220638A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017147314A (ja) * | 2016-02-17 | 2017-08-24 | 東京エレクトロン株式会社 | パターン形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI424469B (zh) | 微影雙重圖形成形方法 | |
KR100876808B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
JP4420592B2 (ja) | 半導体素子の微細パターン形成方法 | |
KR100479600B1 (ko) | 콘택 형성 방법 | |
US20100308015A1 (en) | Superfine-patterned mask, method for production thereof, and method employing the same for forming superfine-pattern | |
US8178287B2 (en) | Photoresist composition and method of forming a resist pattern | |
US8470708B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
JPH06318541A (ja) | パターンの形成方法 | |
KR20210018548A (ko) | Euv 레지스트 및 하드 마스크 선택도를 개선하기 위한 패터닝 방식 | |
TW201926422A (zh) | 微影圖案化的方法 | |
JPH11186235A (ja) | 半導体装置の製造方法 | |
JP2008227465A (ja) | 半導体装置の製造方法 | |
CN112017946A (zh) | 半导体结构的形成方法、晶体管 | |
CN102201365B (zh) | 用于制造半导体器件的方法 | |
CN110554563A (zh) | 光掩模坯料、制造光掩模的方法和光掩模 | |
CN108231548B (zh) | 半导体装置的制作方法 | |
US7538026B1 (en) | Multilayer low reflectivity hard mask and process therefor | |
US8329385B2 (en) | Method of manufacturing a semiconductor device | |
JP2003133295A (ja) | フォトレジストパターンをマスクに利用するエッチング方法 | |
CN109585277B (zh) | 形成开口于下方层中的方法 | |
US9280046B2 (en) | Method of fabricating mask | |
JP2012220638A (ja) | パターン形成方法 | |
JP2674589B2 (ja) | レジストパターンの形成方法 | |
US6709986B2 (en) | Method for manufacturing semiconductor memory device by using photoresist pattern exposed with ArF laser beam | |
KR100846678B1 (ko) | 반도체 제조에서 포토리소그래피 시스템 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140701 |