CN109585277B - 形成开口于下方层中的方法 - Google Patents

形成开口于下方层中的方法 Download PDF

Info

Publication number
CN109585277B
CN109585277B CN201810957232.4A CN201810957232A CN109585277B CN 109585277 B CN109585277 B CN 109585277B CN 201810957232 A CN201810957232 A CN 201810957232A CN 109585277 B CN109585277 B CN 109585277B
Authority
CN
China
Prior art keywords
layer
photoresist
organic layer
underlying
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810957232.4A
Other languages
English (en)
Other versions
CN109585277A (zh
Inventor
林子扬
吴承翰
张庆裕
林进祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN109585277A publication Critical patent/CN109585277A/zh
Application granted granted Critical
Publication of CN109585277B publication Critical patent/CN109585277B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

形成开口于下方层中的方法包括：形成光致抗蚀剂层于基板上的下方层上；曝光光致抗蚀剂层；以显影溶液显影曝光的光致抗蚀剂层，以形成光致抗蚀剂图案，且光致抗蚀剂图案覆盖欲形成开口的下方层的区域；形成液体层于光致抗蚀剂图案上；在形成液体层后，进行烘烤工艺以将液体层转变为固体型态的有机层；进行回蚀刻工艺以移除高于光致抗蚀剂图案的有机层的一部分；移除光致抗蚀剂图案，以经由有机层的其余部分露出下方层的部分；采用有机层的其余部分作为蚀刻掩模，形成所述多个开口于下方层中；以及移除有机层的其余部分。

Description

形成开口于下方层中的方法
技术领域
本发明实施例涉及半导体结构的形成方法，具体涉及曝光显影的步骤。
背景技术
在半导体结构中，接点可形成于介电层中的开口或通孔中，其电性连接介电层之上和/或之下的接点，以实施不同层(如集成电路中的金属层)之间的内部连接。当集成电路中的关键尺寸越来越小，接点尺寸也变得更小。当正型显影剂用于显影正型光致抗蚀剂以形成接点的图案时，可能产生光掩模缺陷与炫光效应。
发明内容
本发明一实施例提供的形成开口于下方层中的方法，包括：形成光致抗蚀剂层于基板上的下方层上；曝光光致抗蚀剂层；以显影溶液显影曝光的光致抗蚀剂层，以形成多个光致抗蚀剂图案，且光致抗蚀剂图案覆盖欲形成多个开口的下方层的多个区域；形成液体层于光致抗蚀剂图案上；将液体层转变为固体型态的有机层；移除高于光致抗蚀剂图案的有机层的一部分；移除光致抗蚀剂图案，并保留有机层的其余部分，以部分地露出下方层的多个部分；采用有机层的其余部分作为蚀刻掩模，形成开口于下方层中；以及移除有机层的其余部分。
附图说明
图1为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图2A为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图2B为图2A所示的工艺步骤中所用的一种光掩模的附图。
图3A为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图3B为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图4为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图5为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图6A为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图6B为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图7为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图8为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图9为本发明一些实施例中，形成接点于下方层中的方法其工艺步骤。
图10为本发明一些实施例中，形成接点于下方层中的方法其工艺步骤。
图11为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图12为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图13为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图14为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图15A为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图15B为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图16为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图17为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图18为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图19为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图20A为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
图20B为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
附图标记说明：
p 间距
t1、t2、t3、t4、t12、t13、t14、t15 厚度
w 宽度
10 光掩模
11、114 区域
12 不透明区
15 射线束
100 基板
105 第一下方层
106 图案化下方层
108、128、208、228 开口
110 光致抗蚀剂层
112 光致抗蚀剂图案
126、226 图案化有机层
132 涂布液体
144 金属层
146 接点
205 第二下方层
206 图案化第二下方层
224 有机层
具体实施方式
下述公开内容提供许多不同实施例或实例以实施本发明的不同结构。下述特定构件与排列的实施例系用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多个实例可采用重复标号和/或符号使说明简化及明确，但这些重复不代表多种实施例中相同标号的元件之间具有相同的对应关系。
此外，空间性的相对用语如「下方」、「其下」、「较下方」、「上方」、「较上方」、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。
在本发明实施例中，「约」或「近似」用以说明参数数值，指的是参数等于所述数值，或在考量设计误差、制作误差、量测误差、或类似误差时，参数仍落在所述数值的特定范围内。本领域普通技术人员应理解这些说明。
图1、图2A、与图3A至图6B为本发明一些实施例中，形成开口或孔洞或通孔于下方层中的方法其工艺步骤。图2B为图2A所示的工艺步骤所用的一种光掩模的附图。
如图1所示，以旋转涂布法将光致抗蚀剂层110涂布于基板100上。光致抗蚀剂层110对光刻曝光时的射线束敏感，且显影光致抗蚀剂层110后所形成的图案化光致抗蚀剂层可抵挡后续工艺，比如对光致抗蚀剂层110下的层状物进行的蚀刻工艺。在一些实施例中，光致抗蚀剂层的厚度t1可介于约15nm至约30nm之间。然而本发明实施例不限于此。
在一些实施例中，光致抗蚀剂层110对汞灯产生的射线束(波长为436nm的G线或波长为365nm的I线)、波长为248nm的氟化氪准分子激光、波长为157nm的氟气准分子激光、或其他具有所需波长(比如低于近似100nm)的光源敏感。在另一例中，光致抗蚀剂层110对波长小于或等于约13.5nm的极紫外线敏感。
在一些实施例中，光致抗蚀剂层110为负型光致抗蚀剂。在光刻曝光工艺时，负型光致抗蚀剂曝光至射线的部分转变成对显影工艺所用的光致抗蚀剂显影剂不溶，而负型光致抗蚀剂未曝光至射线的部分可溶于光致抗蚀剂显影剂。
在一些实施例中，光致抗蚀剂层110包括含金属材料、聚合物材料如抗性的基质、对聚合物材料具有反应性的射线敏感组成(如光酸产生剂)、碱淬息剂、发色团、和/或溶剂。
在一些实施例中，光致抗蚀剂层110的含金属材料包含低价金属氧化物的阳离子。在一些实施例中，光致抗蚀剂层110的含金属材料包含氧化铪氢氧化物硫酸盐，其兼具射线吸收系数元素(如铪)与对波长为约13.5nm的极紫外线敏感的配位基(如过氧物种)。
在一些实施例中，光致抗蚀剂层110的含金属材料为氧化硅。在这些实施例中，含金属材料的型态为粒子。
在一些实施例中，光致抗蚀剂层110可为含金属光致抗蚀剂。举例来说，含金属光致抗蚀剂可购自Inpria。
在一些实施例中，光致抗蚀剂层110中的金属化材料的元素具有较高/等效射线吸收系数，而配位基对射线具有较高/等效敏感性。金属化材料在曝光之后于显影溶液中具有较小的可溶粒子尺寸。因此与不含上述例示性的金属化材料，而采用有机材料吸收射线并与吸收射线反应的另一光致抗蚀剂层相较，采用光致抗蚀剂层110可达较小的关键尺寸与较大高宽比(图案的厚度对宽度的比例)。
在一些实施例中，旋转涂布光致抗蚀剂层110之后，可进行热烘烤步骤以减少光致抗蚀剂层110的溶剂。
基板100可为半导体基板，其组成可为硅、锗、硅锗、碳化硅、磷化硅、碳磷化硅、磷化铟、砷化铟、砷化镓、砷化铝铟、磷化铟镓、砷化铟镓、砷化镓锑、氮磷化镓、氮磷化铝、或任何其他合适材料。基板100亦可为绝缘基板如玻璃基板。
在一些未图示的实施例中，半导体装置如晶体管和/或接点/线路层系形成于基板100上。在此例中，光致抗蚀剂层110涂布于半导体装置和/或接点/线路层上。半导体装置和/或接点/线路层包括但不限于半导体材料层(如硅层、锗层、或硅锗层)，端视半导体装置的沟道区以及源极与漏极区的组成而定；介电材料(如层间介电层)；或导电材料(如金属层或掺杂多晶硅层)以用于形成栅极、源极与漏极、或导电线路。
在一些实施例中，在形成光致抗蚀剂层110之前可形成第一下方层105。在一些实施例中，第一下方层105实质上为导体或半导体，其室温下电阻小于103Ω·m。
在其他实施例中，第一下方层105为介电层。在一些实施例中，第一下方层105的介电常数介于约1.1至约40之间，介于约1.1至约3.9之间，或介于约3.9至约40之间。
在一些实施例中，第一下方层105包含金属、金属合金、金属氮化物/金属硫化物/金属硒化物/金属氧化物/金属硅化物(其化学式为MXa，其中M为金属，X为氮、硫、硒、氧、或硅，且a介于约0.4至约2.5之间)、上述的组合、或任何其他合适材料。
在一些实施例中，第一下方层105的组成为钛、铝、钴、钨、镍、钼、钌、氮化钛、氮化钨、氮化钽、或上述的组合。
在一些实施例中，第一下方层105包含硅、金属氧化物、金属氮化物、或上述的组合。
在一些实施例中，第一下方层105的组成材料具有化学式MXb，其中M为金属或硅，X为氮或氧，且b介于约0.4至约2.5之间。
在一些实施例中，第一下方层105为氧化硅、氮化硅、氧化铝、氧化铪、氧化镧、或上述的组合。
虽然未图示，但另一下方层可形成于第一下方层105下。另一下方层可包含具有开口的介电层，与填入开口的导电材料以形成接点/线路。介电层的组成可为一或多种前述介电材料，且用于形成接点/线路的导电材料的组成可为一或多种前述的导电材料、金属、或金属合金。如此一来，用于形成另一下方层的介电层的材料与导电材料的说明将省略而不赘述。
如此一来，在第一下方层105为介电层的例子中，形成于第一下方层105的开口或孔洞/通孔中的接点/线路，可电性连接至第一下方层105下的另一下方层(未图示)中的接点/线路。用于形成开口或孔洞/通孔于第一下方层105中，以及形成接点/线路于第一下方层105的开口或孔洞/通孔中的工艺步骤，之后将搭配图7至图10说明。
如图2A所示，以射线束15对光致抗蚀剂层110进行光刻曝光工艺。射线束15可为汞灯产生的射线束(波长为436nm的G线或波长为365nm的I线)、波长为248nm的氟化氪准分子激光、波长为193nm的氟化氩准分子激光、波长为157nm的氟气准分子激光、或其他具有所需波长(比如低于近似100nm)的光源。在其他实施例中，射线束15的波长小于或等于约13.5nm。
在图2A与图2B所示的一些实施例中，用于光刻曝光工艺的光掩模为双强度的光掩模10，其包含透明基板(如熔融石英，未图示)与涂布于光掩模10的不透明区12中的不透明材料(如铬)。光掩模10的区域11未涂布不透明材料，因此可通过射线束15。本领域普通技术人员应理解，图2B所示的双强度的光掩模仅举例以方便说明，但本发明实施例不限于此。
在未图示的其他实施例中，用于光刻曝光工艺的光掩模设计以具有相移效应。在相移光掩模中，形成于光掩模上的图案中的多种结构设置为具有合适的相差异，以增进分辨率与成像品质。在多种例子中，相移光掩模可为本技术领域已知的衰减式相移光掩模或交错式相移光掩模。
在一些实施例中，光掩模为具有反射性图案的极紫外线光掩模。在一例中，极紫外线光掩模包括的基板具有合适材料如低热膨胀材料。在多种例子中，低热膨胀材料包括熔融石英、掺杂氧化钛的氧化硅、或其他低热膨胀的合适材料。极紫外线光掩模包含反射性多层沉积于基板上。反射性多层包含多个膜对，比如钼-硅膜对。举例来说，每一膜对中的硅层之上或之下为钼层。另一方面，反射性多层可包含钼-铍膜对或其他合适的材料，其设置以高反射极紫外线。极紫外线光掩模亦可包含盖层(如钌)沉积于反射性多层上，以达保护目的。极紫外线光掩模亦包含吸收层(如氮硼化钽层)沉积于反射性多层上。可图案化吸收层以定义集成电路的层状物，比如接点/线路或任何其他合适结构的层状物。另一方面，可沉积其他反射性多层于反射性多层上，并图案化其他反射性多层以定义集成电路的层状物如通孔层，即形成极紫外线相移光掩模。
如图2A所示，曝光之后的光致抗蚀剂层110(见图1)转变为曝光至射线束15的曝光区，与未曝光至射线束15的其余区域114。
图3A与图3B分别为涂布于基板100上的曝光后的光致抗蚀剂层110，在显影后的剖视图与三维图。在光致抗蚀剂层110为负型光致抗蚀剂的例子中，显影后保留于基板100上的光致抗蚀剂层110的部分，为图2A的工艺步骤中曝光至射线束15的曝光区。显影工艺自基板100移除的光致抗蚀剂层110的部分，为未曝光至射线束15的区域114。
在一些实施例中，显影后可进行冲洗与旋干步骤，以移除并清除显影溶液。显影工艺之后保留于基板100上光致抗蚀剂层112的曝光区，之后将称作光致抗蚀剂图案112。
在一些实施例中，光致抗蚀剂图案112的宽度w(或圆柱形的光致抗蚀剂图案112的直径)介于约15nm至约35nm之间。然而本发明实施例不限于此。
在一些实施例中，光致抗蚀剂图案112的间距p介于约30nm至约70nm之间。然而本发明实施例不限于此。
虽然未图示，但一些实施例在光刻曝光工艺之后与显影工艺之前可烘烤光致抗蚀剂层110，以减少光刻曝光工艺时的射线束15其破坏性与建设性干涉图案所造成的驻波现象。
接着将涂布液体旋转涂布于光致抗蚀剂图案112上。在一些实施例中，涂布液体可填入光致抗蚀剂图案112之间的空间，并完全覆盖光致抗蚀剂图案112。涂布液体的厚度t2大于光致抗蚀剂图案112的厚度t1。在一些实施例中，涂布液体的厚度t2比光致抗蚀剂图案112的厚度t1大了约20％至50％，以确保涂布液体足以覆盖光致抗蚀剂图案112并具有平坦外表面。然而本发明实施例不限于此。
在一些实施例中，涂布液体包括有机材料。在一些实施中，涂布液体为干显影冲洗材料。在一些实施例中，干显影冲洗材料包含聚合物、溶剂、与水。聚合物的结构单元如式(1)所示，其重均分子量介于500至3500之间。
Figure GDA0001829682900000081
其中R1与R2为官能基如C1-8有机基团。在一些实施例中，干显影冲洗材料可为日产化学工业股份有限公司所售的干显影冲洗材料。在一些实施例中，涂布于光致抗蚀剂图案112上的涂布液体，经烘烤干燥后转变为图4所示的固体层。在一些实施例中，烘烤步骤在80℃至120℃的加热板上进行30秒至90秒。此后由涂布液体组成的固体层，将称作有机层124。
在其他实施例中，涂布于光致抗蚀剂图案112上的涂布液体的干燥方法，可在真空中的室温下干燥，或在真空中介于80℃至120℃之间的温度的加热板上干燥。经干燥步骤后，涂布液体可转变为图4所示的固体层。
在一些实施例中，光致抗蚀剂图案112与有机层124具有不同的光学性质，比如折射率、反射性、和/或透光度。
在一些实施例中，光致抗蚀剂图案112或光致抗蚀剂层110中所含的一或多个分子结构、酸敏分子、光酸产生剂的负载量、淬息剂负载量、发色团、交联剂、或溶剂，不同于有机层124或用以形成有机层124的涂布液体中所含的一或多个分子结构、酸敏分子、光酸产生剂的负载量、淬息剂负载量、发色团、交联剂、或溶剂。
接着对有机层124进行回蚀刻工艺，直到光致抗蚀剂图案112自有机层124露出。在一些实施例中，有机层124与光致抗蚀剂图案112的蚀刻选择性彼此不同。举例来说，回蚀刻工艺采用的相同蚀刻步骤对有机层124的蚀刻速率，比对光致抗蚀剂图案112的蚀刻速率快。在一些实施例中，回蚀刻工艺为等离子体蚀刻工艺，其采用流速介于约40每分钟标准立方公分(sccm)至约60sccm之间的四氟化碳与流速介于约180sccm至约220sccm之间的氩气的混合物，其压力介于约5Pa至约20Pa之间，且功率介于约180W至约220W之间，不过本发明实施例不限于此。
如图5所示的一些实施例，在回蚀刻工艺之后的有机层124其厚度t2减少，且有机层124转为厚度t3的图案化有机层126。厚度t3实质上与光致抗蚀剂图案112的厚度t1实质上相同。在此例中，图案化有机层126露出光致抗蚀剂图案112。在其他实施例中，图案化有机层126的厚度t3可比光致抗蚀剂图案112的厚度t1稍微减少约0nm至约3nm，因为回蚀刻工艺中的过蚀刻效果。在一实施例中，过蚀刻使图案化有机层126的厚度t3比光致抗蚀剂图案112的厚度t1减少约10％或更低。
之后进行光致抗蚀剂移除工艺，以移除露出的光致抗蚀剂图案112。在一些实施例中，图案化有机层126与光致抗蚀剂图案112的蚀刻选择性彼此不同。举例来说，光致抗蚀剂移除工艺的相同蚀刻步骤对图案化有机层126的蚀刻速率，比对光致抗蚀剂图案112的蚀刻速率慢。在一些实施例中，回蚀刻工艺为等离子体蚀刻工艺，其采用流速介于约5sccm至约15sccm且压力介于约0.1Pa至约10Pa之间的氧气，且功率介于约280W至约320W之间，不过本发明实施例不限于此。在一些实施例中，氧气可与其他气体(如氩气或氮气)混合。
图6A与图6B分别为一些实施例中，在移除光致抗蚀剂图案112之后保留于基板上100的图案化有机层126的剖视图与三维图。如图所示，图案化有机层126包含开口(或通孔)128。本领域普通技术人员应理解，图案化有机层126的部分可消耗于光致抗蚀剂移除工艺中，因为光致抗蚀剂移除工艺对图案化有机层126的蚀刻速率比对光致抗蚀剂层的蚀刻速率慢，且可能稍微移除图案化有机层126。在此例中，移除光致抗蚀剂图案112之后的图案化有机层126其厚度t4，可与移除光致抗蚀剂图案112之前的图案化有机层层126其厚度t3相同(或稍微减少约0nm至约3nm)。在一实施例中，移除光致抗蚀剂图案112之后的图案化有机层126其厚度t4，可比移除光致抗蚀剂图案112之前的图案化有机层层126其厚度t3小约10％或更少。
如图6A所示，移除光致抗蚀剂图案112之后的图案化有机层126的厚度t4，主要取决于或实质上等于光致抗蚀剂层110的厚度t1减少一些厚度(比如减少约0nm至约3nm，或减少约0nm至约6nm)。上述厚度减少的原因为回蚀刻工艺与光致抗蚀剂移除工艺。
如上所述，经由图1、图2A、与图3A至图6B的一系列工艺，可形成具有开口或通孔的图案化层于基板上。
本领域普通技术人员应理解图6A与图6B中，形成于图案化有机层126中的开口128(或通孔)仅为本发明的例子之一而不限于此。在其他实施例中，其他结构包含但不限于平面图中的多边形结构、平面图中的矩形结构、平面图中的卵形结构、平面图中的圆形结构、和/或上述的组合的开口，可形成于图案化有机层126中。
在一些实施例中，图案化有机层126具有开口128，且可作为将开口128的图案转移至下方层105的蚀刻掩模。这些结构在图7与图8中会更清楚。
在一些实施例中，以图案化有机层126作为蚀刻掩模，对第一下方层105进行蚀刻工艺如干蚀刻工艺或湿蚀刻工艺，且相同蚀刻工艺对图案化有机层126与第一下方层105的蚀刻选择性不同。图7显示图案化有机层126具有开口128，其可转移至第一下方层105组成的图案化下方层106以形成开口108，且转移方法可为干蚀刻工艺、湿蚀刻工艺、或任何其他合适的蚀刻工艺。
之后如图8所示，移除图案化有机层126，比如采用图4与图5所述的回蚀刻工艺中的相同配方。本发明实施例不限于此。举例来说，可采用另一合适的蚀刻工艺以移除图案化有机层126，只要另一蚀刻工艺对图案化有机层126的蚀刻速率比对图案化下方层106的蚀刻速率快。
在一些未图示的实施例中，半导体装置的元件如晶体管和/或接点/线路系形成于基板100上。当第一下方层105或图案化下方层106的组成为介电材料，且图案化下方层106中的开口108露出半导体装置(如形成于基板100上的晶体管和/或接点/线路)时，具有开口108(或通孔)的图案化下方层106可用于形成接点/线路于图案化下方层106中，以电性连接半导体装置的元件(如图案化下方层106下的晶体管和/或接点/线路)至后续工艺中形成于图案化下方层106上的上方层(未图示)。
图9与图10为本发明一些实施例中，形成导电接点于下方层中的开口或通孔中的方法其工艺步骤。
如图9所示，可形成铜、钨、铝、铝铜、氮化钛、钛钨、钛、钴、镍、氮化钽、钽、任何其他合适金属、或上述的组合所组成的金属层144，以填入图案化下方层106中的开口108，并覆盖图案化下方层106的上表面。
如图10所示，对金属层144进行化学机械研磨工艺，以移除高于图案化下方层106的上表面的金属层144，因此金属层144的保留部分成为接点146(或线路)。
如上所述的一些实施例中，由于光致抗蚀剂层110为负型光致抗蚀剂且其所含的金属化材料在显影溶液中具有较小的可溶粒子尺寸，因此可采用暗调工艺形成光致抗蚀剂图案112，如图3A与图3B所示。如此一来，光致抗蚀剂图案112与不同形成方法的例子相较，可具有改良关键尺寸与较大高宽比。
如上所述的一些实施例中，由于液体型态的干显影冲洗材料在涂布之后可转变为固体型态，且其蚀刻选择性不同于光致抗蚀剂图案112，因此光致抗蚀剂图案112可转移至干显影冲洗材料如开口128，如图6A与6B所示。如此一来，干显影冲洗材料组成的图案化有机层126与不同形成方法的例子相较，可具有改良关键尺寸与较大高宽比(如大于或等于3)。
如上所述，与不同形成方法的例子相较下，一些实施例中自图案化有机层126的开口128转移至图案化下方层106的开口108，亦可维持改良关键尺寸与较大高宽比。
如此一来，与不同形成方法的例子相较，形成于图案化下方层106的开口108中的接点146(或线路)具有改良关键尺寸与较大高宽比。综上所述，与不同形成方法的例子相较，本发明实施例可在单位面积中形成更多接点或线路并提升良率，进而改善尺寸缩小(如14nm、10nm、7nm、5nm、或更小)的半导体装置的集成能力。
本领域普通技术人员应理解，图9与图10中形成接点于图案化下方层106中的开口(或线路)中的说明仅用以举例说明，而本发明实施例不限于此。在一些实施例中，图案化下方层106可作为注入掩模，以将杂质掺杂至图案化下方层106之下的材料层中。在一些实施例中，图8所示的工艺步骤形成的结构为半导体鳍状结构，因此图9所示的工艺步骤可调整改变金属层144为介电层以作为浅沟槽隔离。在一些实施例中，图案化下方层106可作为蚀刻掩模，以将其图案转移至其下方的层状物。本领域普通技术人员应理解，这些调整实施例仅用以举例说明图8所示的结构的形成方法的多种应用。本领域普通技术人员应理解，如何依据设计特性调整上述工艺以形成其他结构。
在一些实施例中，可搭配图11与图12的下述内容调整上述工艺。
举例来说，在进行图2A所示的工艺步骤之后可进行显影工艺，以显影溶液溶解图1中光致抗蚀剂层110未曝光的区域114，并保留光致抗蚀剂层110的曝光区。在一些实施例中，可由冲洗工艺移除并清除显影溶液。在其他实施例中，可省略冲洗工艺，并采用涂布液体取代显影溶液。
接着，在冲洗工艺之后或显影工艺之后(若省略冲洗工艺，比如显影工艺保持基板100上的结构湿润)，可由旋转涂布工艺将图11所示的涂布液体132施加至曝光的光致抗蚀剂层110，因此涂布液体将完全覆盖光致抗蚀剂图案112。
接着烘烤涂布液体132以形成固体型态的有机层124，如图12所示。在一些实施例中，烘烤步骤在80℃至120℃的加热板上进行30秒至90秒。
其他工艺步骤可与图1、图2A、与图5至图10所述的工艺步骤相同或实质上相同，且不再赘述相关内容。
在一些实施例中，由于图11与图12所示的调整工艺包含旋转涂布工艺以施加涂布液体至湿润的光致抗蚀剂图案112上，以及烘烤工艺以将涂布液体132转变为固体型态的有机层124，且不采用烘干工艺使光致抗蚀剂图案112干燥，即使相邻的光致抗蚀剂图案112之间的距离缩小到15nm、10nm、7nm、或更小，仍可避免毛细力造成相邻的光致抗蚀剂图案112之间的崩塌。
图13至图20B为本发明一些实施例中，形成开口或通孔于下方层中的方法其工艺步骤。
如图13所示，以旋转涂布工艺涂布光致抗蚀剂层110于基板100上。在一些实施例中，光致抗蚀剂层110的厚度t1可介于约15nm至约30nm之间。然而本发明实施例不限于此。光致抗蚀剂层110对光刻曝光工艺时的射线束敏感，并可抵挡后续工艺(如蚀刻或离子注入)。在一些实施例中，在形成光致抗蚀剂层110之前，先形成第一下方层105。在一些实施例中，第二下方层205形成于第一下方层与光致抗蚀剂层110之间。第二下方层205的厚度t12大于光致抗蚀剂层110的厚度t1。举例来说，第二下方层205的厚度t12介于约50nm至约90nm之间。然而本发明实施例不局限于此。
在一些未图示的实施例中，半导体装置的元件如晶体管和/或接点/线路层系形成于基板100上。在此例中，第一下方层105与第二下方层205可形成于半导体装置和/或接点/线路层上。半导体装置和/或接点/线路包括但不限于半导体材料层(如硅层、锗层、或硅锗层)，端视半导体装置的沟道区以及源极与漏极区的组成而定；介电材料(如层间介电层)；或导电材料(如金属层或掺杂多晶硅层)以用于形成栅极及源极与漏极。
用于形成基板100、第一下方层105、与光致抗蚀剂层110的材料可参考图1所述的内容，因此不赘述于此。
在一些实施例中，第二下方层205的组成可为一或多种适于形成第一下方层105的上述材料。然而在一些实施例中，第一下方层105与第二下方层205的组成可为两种不同材料。举例来说，采用材料A(适于形成第一材料层105的前述材料之一者)形成第一下方层105时，可采用材料B(适于形成第一材料层105的前述材料的另一者，且与材料A不同)形成第二下方层205。如此一来，相同的蚀刻工艺对第一下方层105与第二下方层205的蚀刻选择性彼此不同。
如图14所示，以射线束15对光致抗蚀剂层110进行光刻曝光工艺。在图14所示的一些实施例中，用于光刻曝光工艺的光掩模为双强度的光掩模10，其包含透明基板(如熔融石英，未图示)与涂布于光掩模10的不透明区12中的不透明材料(如铬)。虽然未图示于其他实施例中，但用于光刻曝光工艺的光掩模设计以具有相移。射线束15与光掩模的说明可参考前述实施例，在此不赘述。
如图14所示，曝光后的光致抗蚀剂层105转为曝光至射线束15的曝光区，以及未曝光至射线束15的其余区域114，其与图2A所示的工艺步骤类似。
图15A与图15B分别为涂布于基板100上的曝光的光致抗蚀剂层显影后的剖面图与三维图。在光致抗蚀剂层110为负型光致抗蚀剂的情况下，显影后保留于基板100上的光致抗蚀剂层110的部分，为图14所示的工艺步骤中射线束15所曝光的部分。在一些实施例中，显影后进行冲洗与旋干步骤以移除显影溶液。在显影工艺后保留于基板100上的光致抗蚀剂层110的区域，之后将称作光致抗蚀剂图案112。
在一些实施例中，在光刻曝光工艺之后与显影工艺之前，可烘烤光致抗蚀剂层110以减少光刻曝光工艺时的射线束15其破坏性与建设性干涉图案所造成的驻波现象。
在一些实施例中，以光致抗蚀剂图案112作为蚀刻掩模，对第二下方层205进行蚀刻工艺如干蚀刻工艺或湿蚀刻工艺，端视光致抗蚀剂图案112与第二下方层205的蚀刻选择性而定。图16显示光致抗蚀剂图案112转移至第二下方层205组成的图案化第二下方层206，以形成开口208。
图17为一些实施例中，移除光致抗蚀剂图案112之后，保留于基板100上且具有开口208的图案化第二下方层206的剖视图。在一些实施例中，图案化第二下方层206与光致抗蚀剂图案112的蚀刻选择性彼此不同。举例来说，相同蚀刻技术对图案化第二下方层206的蚀刻速率，比对光致抗蚀剂图案112的蚀刻速率慢。在一些实施例中，光致抗蚀剂图案的移除方法可为等离子体蚀刻工艺，其采用流速介于约5sccm至约15sccm且压力介于约0.1Pa至约10Pa之间的氧气，且功率介于约280W至约320W之间，不过本发明实施例不限于此。在一些实施例中，氧气可与其他气体(如氩气或氮气)混合。
接着将涂布液体旋转涂布于图案化第二下方层206上，以填入图案化第二下方层206的开口208。在一些实施例中，涂布液体的厚度t13大于图案化第二下方层206的厚度t12。在一些实施例中，涂布液体的厚度t13比图案化第二下方层206的厚度t12大了约20％至50％，以确保涂布液体足以覆盖图案化第二下方层206并具有平坦外表面。在一些实施例中，涂布液体包括有机材料。在一些实施中，涂布液体为干显影冲洗材料。在一些实施例中，干显影冲洗材料包含聚合物、溶剂、与水。聚合物的结构单元如式(1)所示，其重均分子量介于500至3500之间。在一些实施例中，干显影冲洗材料可为日产化学工业股份有限公司所售的干显影冲洗材料。在一些实施例中，涂布于图案化下方层206上的涂布液体，经烘烤干燥后转变为图18所示的固体层。在一些实施例中，烘烤步骤在80℃至120℃的加热板上进行30秒至90秒。此后由涂布液体组成的固体层，将称作有机层224。
接着对有机层224进行回蚀刻工艺，直到露出图案化第二下方层206为止。在一些实施例中，有机层224与图案化第二下方层206的蚀刻选择性彼此不同。举例来说，回蚀刻工艺采用的相同蚀刻步骤对有机层224的蚀刻速率，比对图案化第二下方层206的蚀刻速率快。在一些实施例中，回蚀刻工艺为等离子体蚀刻工艺，其采用流速介于约40sccm至约60sccm之间的四氟化碳与流速介于约180sccm至约220sccm之间的氩气的混合物，其压力介于约5Pa至约20Pa之间，且功率介于约180W至约220W之间，不过本发明实施例不限于此。
如图19所示的一些实施例，在回蚀刻工艺之后的有机层224其高度减少，且有机层224转为图案化有机层226，且图案化有机层226的高度与有机层224的高度实质上相同。在此例中，图案化有机层226露出图案化第二下方层206。在一些实施例中，图案化有机层226的厚度t14可与图案化第二下方层206的厚度t12实质上相同，或者比图案化第二下方层206的厚度t12稍微减少约0nm至约3nm，因为回蚀刻工艺中的过蚀刻效果。在一实施例中，过蚀刻使图案化有机层226的厚度t14比图案化第二下方层206的厚度t12减少约10％或更低。
之后进行图案化下方层的移除工艺，以移除露出的图案化第二下方层206，如图20A与20B所示。图20A与20B分别为移除图案化第二下方层206之后，基板100上的图案化有机层226的剖视图与三维图。在一些实施例中，图案化有机层226与图案化第二下方层206的蚀刻选择性彼此不同。举例来说，相同的蚀刻技术对图案化有机层226的蚀刻速率，比对图案化第二下方层206的蚀刻速率慢。因此图案化有机层226的开口228露出第一下方层105的部分。
如上所述，可经由图13至图20B所示的一系列工艺形成具有开口或通孔的图案化层于基板上。
如图20A所示，移除图案化第二下方层206之后的图案化有机层226的厚度t15，主要取决于或实质上等于第二下方层205的厚度t12减少一些厚度(比如减少约4nm至约12nm)。上述厚度减少的原因为回蚀刻工艺与图案化第二下方层206的移除工艺。
由于厚度减少主要取决于工艺，且可与图1至图6A所示的前述实施例中发生的情况实质上相同，移除图案化第二下方层206之后的图案化有机层226的厚度t15(见图20A)，可大于移除光致抗蚀剂图案112之后的图案化有机层126的厚度(见图6A)，只要第二下方层205的厚度t12大于光致抗蚀剂层110的厚度。
本领域普通技术人员应理解，光致抗蚀剂材料的材料特性如粘度可控制光致抗蚀剂层110的厚度t1，而工艺条件如涂布工艺中的旋转速度与旋转时间不能大于特定范围。另一方面，只要形成第二下方层205的时间足够，第二下方层205的厚度t12可大于厚度t1。如此一来，依据图13至图20B的实施例的方法，在形成更大厚度范围的图案化有机层时，可比依据图1至图6B的实施例的方法提供更多设计自由度。综上所述，当其他工艺条件或设计参数实质上相同时，图案化有机层226的高宽比大于图案化有机层126的高宽比，或者图案化有机层226中的开口228的高宽比大于图案化有机层126中的开口128的高宽比。
本领域普通技术人员应理解，可对图20A与图20B所示的结构(图案化有机层较厚)进行与图7至图10所示的前述工艺步骤类似的额外工艺，以形成开口或通孔于第一下方层105中，和/或更形成接点于第一下方层105中的开口或通孔中。如此一来，由于图案化有机层226中的开口208的高宽比优于图案化有机层126中的开口108的高宽比，可进一步改善形成于第一下方层105中的开口或通孔和/或接点的高宽比。其他重复说明将省略而不再赘述。
虽然上述实施例采用负型光致抗蚀剂，但正型光致抗蚀剂亦可用于形成与设计图案反相的初始图案。
在一些实施例中，由于光致抗蚀剂为负型光致抗蚀剂且其所含的金属化材料在显影溶液中具有较小的可溶粒子尺寸，因此可采用暗调(dark tone)工艺形成光致抗蚀剂图案。如此一来，光致抗蚀剂图案与不同形成方法的例子相较，可具有改良关键尺寸与较大高宽比。
在一些实施例中，液体型态的干显影冲洗材料涂布后接着转变为固体型态，其蚀刻选择性不同于光致抗蚀剂图案。因此光致抗蚀剂图案可转移至干显影冲洗材料中如开口。如此一来，干显影冲洗材料组成的图案化有机层与不同形成方法的例子相较，可具有改良关键尺寸与较大高宽比。
在一些实施例中，干显影冲洗材料可旋转涂布于湿光致抗蚀剂图案上，在显影工艺后不需干燥光致抗蚀剂图案，即可由液体型态转变为固体型态。因此可避免相邻的光致抗蚀剂图案之间因毛细力而崩塌。
在一些实施例中，开口位于图案化的下方层中，并自图案化的有机层中的开口转移至图案化的下方层。相较于不同形成方法的例子，上述开口可维持改良的关键尺寸与较大高宽比。
在一些实施例中，形成于图案化下方层中的开口的接点146(或线路)与不同形成方法的例子相较，可具有改良关键尺寸与较大高宽比。综上所述，与不同形成方法的例子相较，本发明实施例可形成更多接点或线路于单位面积中且良率较高，且在半导体装置尺寸缩小时可改善集成能力。
在一实施例中，形成开口于下方层中的方法，包括：形成光致抗蚀剂层于基板上的下方层上；曝光光致抗蚀剂层；以显影溶液显影曝光的光致抗蚀剂层，以形成光致抗蚀剂图案，且光致抗蚀剂图案覆盖欲形成开口的下方层的区域；形成液体层于光致抗蚀剂图案上；将液体层转变为固体型态的有机层；移除高于光致抗蚀剂图案的有机层的一部分；移除光致抗蚀剂图案，并保留有机层的其余部分，以部分地露出下方层的部分；采用有机层的其余部分作为蚀刻掩模，形成开口于下方层中；以及移除有机层的其余部分。在一实施例中，有机层为负型光致抗蚀剂层，其组成为金属化光致抗蚀剂材料。在一实施例中，金属化光致抗蚀剂材料包括至少一金属化材料、光酸产生剂、碱淬息剂、发色团、与溶剂。在一实施例中，液体层为干显影冲洗材料。在一实施例中，上述方法亦包括施加显影溶液以维持光致抗蚀剂图案湿润，直到形成液体层。在一实施例中，上述方法亦包括在施加显影溶液之后与施加液体层之前，进行冲洗与干燥工艺以完全移除显影溶液。在一实施例中，施加极紫外线以曝光光致抗蚀剂层。在一实施例中，光致抗蚀剂图案的间距介于30nm至70nm之间、宽度介于15nm至35nm之间、且厚度介于15nm至30nm之间。
在一实施例中，形成开口于第一下方层中的方法包括：形成开口于第一下方层上的第二下方层中；施加液体层以覆盖第二下方层并填入第二下方层中的开口；将液体层转变成固体型态的有机层；移除高于第二下方层的有机层的部分；移除有机层的其余部分之间的第二下方层，并保留有机层的其余部分，以部分地露出第一下方层的部分；采用有机层的其余部分作为蚀刻掩模，以形成开口于第一下方层中；以及移除有机层的其余部分。在一实施例中，光致抗蚀剂层为负型光致抗蚀剂层，其组成为金属化光致抗蚀剂材料。在一实施例中，金属化光致抗蚀剂材料包括至少一金属化材料、光酸产生剂、碱淬息剂、发色团、与溶剂。在一实施例中，施加极紫外线以曝光光致抗蚀剂层。在一实施例中，第二下方层的厚度大于光致抗蚀剂层的厚度。在一实施例中，上述方法亦包括：形成光致抗蚀剂层于第二下方层上；曝光光致抗蚀剂层；以显影溶液显影曝光的光致抗蚀剂层，以形成光致抗蚀剂图案，且光致抗蚀剂图案覆盖第一下方层欲形成开口的区域；以及采用光致抗蚀剂图案作为蚀刻掩模，对第二下方层进行蚀刻以形成开口于第二下方层中。
在一实施例中，形成接点于介电层中的方法包括：形成光致抗蚀剂层于基板上的介电层上；曝光光致抗蚀剂层；以显影溶液显影曝光的光致抗蚀剂层，以形成光致抗蚀剂图案，且光致抗蚀剂图案覆盖欲形成多个开口的介电层的区域；涂布液体层于光致抗蚀剂图案上；将液体层转变为固体型态的有机层；移除高于光致抗蚀剂图案的有机层的一部分；移除光致抗蚀剂图案，并保留有机层的其余部分，以部分地露出介电层的部分；采用有机层的其余部分作为蚀刻掩模，形成开口于介电层中；移除有机层的其余部分；以及形成接点于介电层中的开口中。在一实施例中，光致抗蚀剂层为负型光致抗蚀剂层，其组成为金属化光致抗蚀剂材料。在一实施例中，金属化光致抗蚀剂材料包括至少一金属化材料、光酸产生剂、碱淬息剂、发色团、与溶剂。在一实施例中，液体层为干显影冲洗材料。在一实施例中，施加极紫外线以曝光光致抗蚀剂层。在一实施例中，光致抗蚀剂图案的间距介于30nm至70nm之间，宽度介于15nm至35nm之间、且厚度介于15nm至30nm之间。
上述用语「实施例」指的不是相同实施例，而是强调与其他实施例不同的特定结构或特性。本领域普通技术人员应理解，除非提供相反或矛盾的说明，否则上述「实施例」可全部或部分地互相组合。
本发明已以数个实施例公开如上，以利本领域普通技术人员理解本发明。本领域普通技术人员可采用本发明为基础，设计或调整其他工艺与结构，用以实施实施例的相同目的，和/或达到实施例的相同优点。本领域普通技术人员应理解上述等效置换并未偏离本发明的构思与范畴，并可在未偏离本发明的构思与范畴下进行这些不同的改变、置换、与调整。

Claims (40)

1.一种形成开口于下方层中的方法，包括：
形成一光致抗蚀剂层于一基板上的一下方层上；
曝光该光致抗蚀剂层；
以一显影溶液显影曝光的该光致抗蚀剂层，以形成多个光致抗蚀剂图案，且所述多个光致抗蚀剂图案覆盖欲形成多个开口的该下方层的多个区域；
形成一液体层于该光致抗蚀剂图案上；
将该液体层转变为固体型态的一有机层；
移除高于所述多个光致抗蚀剂图案的该有机层的一部分；
移除所述多个光致抗蚀剂图案，并保留该有机层的其余部分，以部分地露出该下方层的多个部分；
采用该有机层的其余部分作为蚀刻掩模，形成所述多个开口于该下方层中；
移除该有机层的其余部分；以及
在移除该有机层的其余部分之后，形成一金属层覆盖该下方层的顶表面并填充该下方层的所述多个开口。
2.如权利要求1所述的形成开口于下方层中的方法，其中该有机层为负型光致抗蚀剂层，其组成为金属化光致抗蚀剂材料。
3.如权利要求2所述的形成开口于下方层中的方法，其中该金属化光致抗蚀剂材料包括至少一金属化材料、光酸产生剂、碱淬息剂、发色团、与溶剂。
4.如权利要求1所述的形成开口于下方层中的方法，其中该液体层为干显影冲洗材料。
5.如权利要求1所述的形成开口于下方层中的方法，还包括施加该显影溶液以维持该光致抗蚀剂图案湿润，直到形成该液体层。
6.如权利要求1所述的形成开口于下方层中的方法，还包括在施加该显影溶液之后与施加该液体层之前，进行冲洗与干燥工艺以完全移除该显影溶液。
7.如权利要求1所述的形成开口于下方层中的方法，还包括施加极紫外线以曝光该光致抗蚀剂层。
8.如权利要求1所述的形成开口于下方层中的方法，其中所述多个光致抗蚀剂图案的间距介于30nm至70nm之间、宽度介于15nm至35nm之间、且厚度介于15nm至30nm之间。
9.一种形成开口于下方层中的方法，包括：
形成一下方层于一基板上；
形成一负型光致抗蚀剂层于该下方层上；
选择性曝光该光致抗蚀剂层；
显影选择性曝光的该光致抗蚀剂层，以形成一光致抗蚀剂图案；
形成一有机层于该光致抗蚀剂图案上；
移除该光致抗蚀剂图案上的该有机层的一部分；
蚀刻该光致抗蚀剂图案以形成一图案于该有机层中，并露出该下方层的一部分；
将该有机层中的该图案转移至该下方层中，使该下方层具有多个开口；
移除该有机层的其余部分；以及
在移除该有机层的其余部分之后，形成一金属层覆盖该下方层的顶表面并填充该下方层的所述多个开口。
10.如权利要求9所述的形成开口于下方层中的方法，其中该有机层由一干显影冲洗材料所形成。
11.如权利要求10所述的形成开口于下方层中的方法，其中该干显影冲洗材料包括一聚合物，且该聚合物的结构单元为式(1):
Figure FDA0004100066510000021
其中R1与R2为C1-8有机基团。
12.如权利要求10所述的形成开口于下方层中的方法，其中该干显影冲洗材料的液体施加至该光致抗蚀剂图案，且在施加该干显影冲洗材料至该光致抗蚀剂图案之后以80℃至120℃的温度烘干该干显影冲洗材料，使该干显影冲洗材料转变成固体。
13.如权利要求10所述的形成开口于下方层中的方法，其中该光致抗蚀剂与该干显影冲洗材料具有不同的光学特性。
14.如权利要求13所述的形成开口于下方层中的方法，其中该光学特性包括折射率、反射率、与穿透率的一或多者。
15.如权利要求10所述的形成开口于下方层中的方法，其中该下方层与该干显影冲洗材料具有不同的蚀刻选择性。
16.如权利要求9所述的形成开口于下方层中的方法，其中该光致抗蚀剂层为金属化光致抗蚀剂。
17.如权利要求9所述的形成开口于下方层中的方法，还包括选择性曝光该光致抗蚀剂层之后与显影选择性曝光的该光致抗蚀剂层之前，烘烤该光致抗蚀剂层。
18.如权利要求9所述的形成开口于下方层中的方法，其中移除该光致抗蚀剂图案上的该有机层的一部分的步骤，包括等离子体蚀刻该有机层。
19.一种形成开口于下方层中的方法，包括：
形成一下方层于一基板上，其中该下方层包括金属、金属氮化物、金属硫化物、金属硒化物、金属氧化物、与金属硅化物的一或多者；
形成负型金属化的一光致抗蚀剂层于该下方层上；
以极紫外线选择性曝光该光致抗蚀剂层；
显影选择性曝光的该光致抗蚀剂层，以形成一光致抗蚀剂图案；
形成一干显影冲洗材料于该光致抗蚀剂图案上；
烘烤该干显影冲洗材料以形成固体的一有机层于该光致抗蚀剂图案上；
蚀刻移除该光致抗蚀剂图案上的该有机层的一部分，以露出该光致抗蚀剂图案的上表面；
蚀刻该光致抗蚀剂图案以形成一图案于该有机层中，并露出该下方层的一部分；
蚀刻该下方层的露出部分，以形成多个开口于该下方层中；
移除该有机层的其余部分；以及
在移除该有机层的其余部分之后，形成一金属层覆盖该下方层的顶表面并填充该下方层的所述多个开口。
20.如权利要求19所述的形成开口于下方层中的方法，其中该干显影冲洗材料包括一聚合物，且该聚合物的结构单元为式(1):
Figure FDA0004100066510000041
其中R1与R2为C1-8有机基团。
21.一种形成开口于第一下方层中的方法，包括：
形成多个开口于一第一下方层上的一第二下方层中；
施加一液体层以覆盖该第二下方层并填入该第二下方层中的所述多个开口；
将该液体层转变成固体型态的一有机层；
移除高于该第二下方层的该有机层的一部分；
移除该有机层的其余部分之间的该第二下方层，并保留该有机层的其余部分，以部分地露出该第一下方层的部分；
采用该有机层的其余部分作为蚀刻掩模，以形成多个开口于第一下方层中；
移除该有机层的其余部分；以及
在移除该有机层的其余部分之后，形成一金属层覆盖该第一下方层的顶表面并填充该第一下方层的所述多个开口。
22.如权利要求21所述的形成开口于第一下方层中的方法，其中形成所述多个开口于该第二下方层中的步骤包括：
图案化该第二下方层上的一光致抗蚀剂层；以及
采用图案化的该光致抗蚀剂层作为蚀刻掩模，并蚀刻该第二下方层。
23.如权利要求22所述的形成开口于第一下方层中的方法，其中该光致抗蚀剂层为负型光致抗蚀剂层，其组成为金属化光致抗蚀剂材料。
24.如权利要求23所述的形成开口于第一下方层中的方法，其中该金属化光致抗蚀剂材料包括至少一金属化材料、光酸产生剂、淬息剂、发色团、与溶剂。
25.如权利要求22所述的形成开口于第一下方层中的方法，其中采用极紫外线以曝光该光致抗蚀剂层。
26.如权利要求22所述的形成开口于第一下方层中的方法，其中该第二下方层的厚度大于该光致抗蚀剂层的厚度。
27.如权利要求21所述的形成开口于第一下方层中的方法，其中该液体层包括一干显影冲洗材料。
28.如权利要求21所述的形成开口于第一下方层中的方法，还包括对该金属层进行一化学机械研磨工艺，以形成一接点于该第一下方层中的所述多个开口中。
29.一种形成开口于介电层中的方法，包括:
形成一光致抗蚀剂层于一基板上的一介电层上；
曝光该光致抗蚀剂层；
以一显影溶液显影曝光的该光致抗蚀剂层，以形成多个光致抗蚀剂图案，且所述多个光致抗蚀剂图案覆盖欲形成多个开口的该介电层的区域；
涂布一液体层于所述多个光致抗蚀剂图案上；
将该液体层转变为固体型态的一有机层；
移除高于所述多个光致抗蚀剂图案的该有机层的一部分；
移除所述多个光致抗蚀剂图案，并保留该有机层的其余部分，以部分地露出该介电层的部分；
采用该有机层的其余部分作为蚀刻掩模，并形成所述多个开口于该介电层中；
移除该有机层的其余部分；以及
在移除该有机层的其余部分之后，形成一金属层覆盖该介电层的顶表面并填充该介电层的所述多个开口。
30.如权利要求29所述的形成开口于介电层中的方法，其中该光致抗蚀剂层为负型光致抗蚀剂层，其组成为金属化光致抗蚀剂材料。
31.如权利要求30所述的形成开口于介电层中的方法，其中该金属化光致抗蚀剂材料包括至少一金属化材料、光酸产生剂、淬息剂、发色团、与溶剂。
32.如权利要求29所述的形成开口于介电层中的方法，其中该液体层为干显影冲洗材料。
33.如权利要求29所述的形成开口于介电层中的方法，其中施加极紫外线以曝光该光致抗蚀剂层。
34.如权利要求29所述的形成开口于介电层中的方法，其中该光致抗蚀剂图案的间距介于30nm至70nm之间，宽度介于15nm至35nm之间、且厚度介于15nm至30nm之间。
35.一种形成开口于基板中的方法，包括：
形成一液体层于一基板上的一光致抗蚀剂图案上；
将该液体层转变成固体的一有机层；
移除该光致抗蚀剂图案以露出该基板的部分；
在移除该光致抗蚀剂图案之后，采用该有机层做为蚀刻掩模并形成多个开口于该基板中；
移除该有机层；以及
在移除该有机层之后，形成一金属层覆盖该基板的顶表面并填充该基板的所述多个开口。
36.如权利要求35所述的形成开口于基板中的方法，还包括在移除该光致抗蚀剂图案之前，移除高于该光致抗蚀剂图案的该有机层的一部分。
37.如权利要求35所述的形成开口于基板中的方法，其中该基板包括一第一层位于一半导体基板上，且所述多个开口形成于该第一层中。
38.如权利要求35所述的形成开口于基板中的方法，其中该液体层包括一干显影冲洗材料。
39.如权利要求38所述的形成开口于基板中的方法，其中该干显影冲洗材料包括一聚合物，且该聚合物的结构单元为式(1):
Figure FDA0004100066510000061
其中R1与R2为C1-8有机基团。
40.如权利要求38所述的形成开口于基板中的方法，其中将该液体层转变成固体的该有机层的步骤包括以80℃至120℃的温度烘烤该干显影冲洗材料。
CN201810957232.4A 2017-09-29 2018-08-22 形成开口于下方层中的方法 Active CN109585277B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762565645P 2017-09-29 2017-09-29
US62/565,645 2017-09-29
US16/007,648 2018-06-13
US16/007,648 US10515847B2 (en) 2017-09-29 2018-06-13 Method for forming vias and method for forming contacts in vias

Publications (2)

Publication Number Publication Date
CN109585277A CN109585277A (zh) 2019-04-05
CN109585277B true CN109585277B (zh) 2023-06-02

Family

ID=65897422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810957232.4A Active CN109585277B (zh) 2017-09-29 2018-08-22 形成开口于下方层中的方法

Country Status (3)

Country Link
US (3) US10515847B2 (zh)
CN (1) CN109585277B (zh)
TW (1) TWI831750B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10515847B2 (en) * 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming vias and method for forming contacts in vias
KR20240010324A (ko) * 2022-07-15 2024-01-23 삼성전자주식회사 반도체 장치 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102439522A (zh) * 2009-07-23 2012-05-02 道康宁公司 用于反向图案化的方法和材料
CN103843110A (zh) * 2011-08-26 2014-06-04 应用材料公司 双重图案化蚀刻工艺
CN106030406A (zh) * 2013-12-30 2016-10-12 佳能纳米技术公司 用于亚20nm特征的均匀压印图案转移的方法
CN106486343A (zh) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 用于集成电路图案化的方法
CN107154344A (zh) * 2016-03-04 2017-09-12 台湾积体电路制造股份有限公司 微影方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5667940A (en) * 1994-05-11 1997-09-16 United Microelectronics Corporation Process for creating high density integrated circuits utilizing double coating photoresist mask
US6221562B1 (en) * 1998-11-13 2001-04-24 International Business Machines Corporation Resist image reversal by means of spun-on-glass
JP2004179391A (ja) * 2002-11-27 2004-06-24 Tokyo Ohka Kogyo Co Ltd 半導体多層配線形成方法
US7959818B2 (en) * 2006-09-12 2011-06-14 Hynix Semiconductor Inc. Method for forming a fine pattern of a semiconductor device
US8551651B2 (en) * 2006-12-15 2013-10-08 Tokyo Ohka Kogyo Co., Ltd. Secondary cell having negative electrode base member
US7935477B2 (en) * 2007-11-30 2011-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench
US8741552B2 (en) * 2009-02-11 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
US8048616B2 (en) * 2008-03-12 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
JP5663959B2 (ja) * 2010-05-28 2015-02-04 Jsr株式会社 絶縁パターン形成方法及びダマシンプロセス用絶縁パターン形成材料
KR101957746B1 (ko) * 2011-03-29 2019-03-15 다우 실리콘즈 코포레이션 디바이스 제조에 사용하기 위한 광-패턴화가능하고 현상가능한 실세스퀴옥산 수지
JP6053580B2 (ja) * 2013-03-13 2016-12-27 キヤノン株式会社 微細パターン表面の撥水処理方法
US9372402B2 (en) * 2013-09-13 2016-06-21 The Research Foundation For The State University Of New York Molecular organometallic resists for EUV
KR102118159B1 (ko) * 2014-05-20 2020-06-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9412749B1 (en) * 2014-09-19 2016-08-09 Sandisk Technologies Llc Three dimensional memory device having well contact pillar and method of making thereof
US9543318B1 (en) * 2015-08-21 2017-01-10 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors
US9927707B2 (en) * 2015-08-31 2018-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Developer for lithography
US9768022B2 (en) * 2016-01-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced cross-linkable layer over a substrate
US11333968B2 (en) * 2017-02-22 2022-05-17 Tokyo Electron Limited Method for reducing lithography defects and pattern transfer
US10394123B2 (en) * 2017-05-17 2019-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Blocking layer material composition and methods thereof in semiconductor manufacturing
US10672610B2 (en) * 2017-05-19 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Grafting design for pattern post-treatment in semiconductor manufacturing
US10527941B2 (en) * 2017-05-30 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Extreme ultraviolet photoresist and method
US10274847B2 (en) * 2017-09-19 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Humidity control in EUV lithography
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US10515847B2 (en) * 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming vias and method for forming contacts in vias
US10698317B2 (en) * 2018-02-23 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Underlayer material for photoresist
US10811270B2 (en) * 2019-03-15 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra narrow trench patterning using plasma etching
US10867794B2 (en) * 2019-03-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning method for semiconductor devices and structures resulting therefrom
CN114446769A (zh) * 2020-11-06 2022-05-06 长鑫存储技术有限公司 半导体器件的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102439522A (zh) * 2009-07-23 2012-05-02 道康宁公司 用于反向图案化的方法和材料
CN103843110A (zh) * 2011-08-26 2014-06-04 应用材料公司 双重图案化蚀刻工艺
CN106030406A (zh) * 2013-12-30 2016-10-12 佳能纳米技术公司 用于亚20nm特征的均匀压印图案转移的方法
CN106486343A (zh) * 2015-08-31 2017-03-08 台湾积体电路制造股份有限公司 用于集成电路图案化的方法
CN107154344A (zh) * 2016-03-04 2017-09-12 台湾积体电路制造股份有限公司 微影方法

Also Published As

Publication number Publication date
US11581217B2 (en) 2023-02-14
US20190103306A1 (en) 2019-04-04
US10515847B2 (en) 2019-12-24
US20200126849A1 (en) 2020-04-23
US11037820B2 (en) 2021-06-15
US20210313220A1 (en) 2021-10-07
TW201916101A (zh) 2019-04-16
TWI831750B (zh) 2024-02-11
CN109585277A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
CN108807150B (zh) 半导体装置的制作方法
KR100876808B1 (ko) 반도체 소자의 패턴 형성 방법
US6127096A (en) Method for reducing photolithographic steps in a semiconductor interconnect process
JP4885930B2 (ja) リソグラフィによるダブルパターンニング方法
US7544623B2 (en) Method for fabricating a contact hole
US8071261B2 (en) Lithography masks and methods of manufacture thereof
US20080063976A1 (en) Photoresist Composition and Method Of Forming A Resist Pattern
TWI793079B (zh) 半導體裝置的製作方法
CN109585277B (zh) 形成开口于下方层中的方法
KR20000076943A (ko) Ｃｄ 제어를 개선시키는 ａｒｃ
TW201830471A (zh) 半導體裝置的製作方法
US6632590B1 (en) Enhance the process window of memory cell line/space dense pattern in sub-wavelength process
KR100846678B1 (ko) 반도체 제조에서 포토리소그래피 시스템 및 방법
KR20070087728A (ko) 폴리머를 이용한 반도체 소자의 게이트 형성 방법
KR100781876B1 (ko) 반도체 소자의 제조방법
TWI528496B (zh) 半導體元件製作方法
KR100347246B1 (ko) 반도체 소자의 제조 방법
KR100516748B1 (ko) 반도체소자의 미세패턴 형성방법
CN117250822A (zh) Euv光掩模及其制造方法
JP2012220638A (ja) パターン形成方法
TW505978B (en) Residue-free bi-layer lithographic process
KR20090021483A (ko) 바이너리 마스크용 블랭크 마스크 및 이를 이용한 포토마스크의 제조방법
KR100741909B1 (ko) 폴리머를 이용한 반도체 소자의 게이트 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant