TWI831750B - 形成開口於下方層、第一下方層、介電層、或基板中的方法 - Google Patents

形成開口於下方層、第一下方層、介電層、或基板中的方法 Download PDF

Info

Publication number
TWI831750B
TWI831750B TW107131326A TW107131326A TWI831750B TW I831750 B TWI831750 B TW I831750B TW 107131326 A TW107131326 A TW 107131326A TW 107131326 A TW107131326 A TW 107131326A TW I831750 B TWI831750 B TW I831750B
Authority
TW
Taiwan
Prior art keywords
layer
photoresist
lower layer
forming
organic layer
Prior art date
Application number
TW107131326A
Other languages
English (en)
Other versions
TW201916101A (zh
Inventor
林子揚
吳承翰
張慶裕
林進祥
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201916101A publication Critical patent/TW201916101A/zh
Application granted granted Critical
Publication of TWI831750B publication Critical patent/TWI831750B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

形成開口於下方層中的方法包括：形成光阻層於基板上的下方層上；曝光光阻層；以顯影溶液顯影曝光的光阻層，以形成光阻圖案，且光阻圖案覆蓋欲形成開口的下方層之區域；形成液體層於光阻圖案上；在形成液體層後，進行烘烤製程以將液體層轉變為固體型態的有機層；進行回蝕刻製程以移除高於光阻圖案的有機層之一部份；移除光阻圖案，以經由有機層的其餘部份露出下方層的部份；採用有機層的其餘部份作為蝕刻遮罩，形成該些開口於下方層中；以及移除有機層的其餘部份。

Description

形成開口於下方層、第一下方層、介電層、或基板 中的方法
本發明實施例一般關於半導體結構的形成方法，更特別關於曝光顯影的步驟。
在半導體結構中，接點可形成於介電層中的開口或通孔中，其電性連接介電層之上及/或之下的接點，以實施不同層(如積體電路中的金屬層)之間的內部連接。當積體電路中的關鍵尺寸越來越小，接點尺寸也變得更小。當正型顯影劑用於顯影正型光阻以形成接點的圖案時，可能產生光罩缺陷與炫光效應。
本發明一實施例提供之形成開口於下方層中的方法，包括：形成光阻層於基板上的下方層上；曝光光阻層；以顯影溶液顯影曝光的光阻層，以形成多個光阻圖案，且光阻圖案覆蓋欲形成多個開口的下方層之多個區域；形成液體層於光阻圖案上；將液體層轉變為固體型態的有機層；移除高於光阻圖案的有機層之一部份；移除光阻圖案，並保留有機層的其餘 部份，以部份地露出下方層的多個部份；採用有機層的其餘部份作為蝕刻遮罩，形成開口於下方層中；以及移除有機層的其餘部份。
p:間距
t1、t2、t3、t4、t12、t13、t14、t15:厚度
w:寬度
10:光罩
11、114:區域
12:不透明區
15:射線束
100:基板
105:第一下方層
106:圖案化下方層
108、128、208、228:開口
110:光阻層
112:光阻圖案
126、226:圖案化有機層
132:塗佈液體
144:金屬層
146:接點
205:第二下方層
206:圖案化第二下方層
224:有機層
圖1係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖2A係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖2B係圖2A所示的製程步驟中所用的一種光罩之圖式。
圖3A係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖3B係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖4係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖5係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖6A係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖6B係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖7係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖8係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖9係本發明一些實施例中，形成接點於下方層中的方法其製程步驟。
圖10係本發明一些實施例中，形成接點於下方層中的方法其製程步驟。
圖11係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖12係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖13係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖14係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖15A係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖15B係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖16係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖17係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖18係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖19係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖20A係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
圖20B係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
下述揭露內容提供許多不同實施例或實例以實施本發明的不同結構。下述特定構件與排列的實施例係用以簡化本發明而非侷限本發明。舉例來說，形成第一構件於第二構件上的敘述包含兩者直接接觸，或兩者之間隔有其他額外構件而非直接接觸。此外，本發明的多個實例可採用重複標號及/或符號使說明簡化及明確，但這些重複不代表多種實施例中相同標號的元件之間具有相同的對應關係。
此外，空間性的相對用語如「下方」、「其下」、「較下方」、「上方」、「較上方」、或類似用語可用於簡化說明某一元件與另一元件在圖示中的相對關係。空間性的相對用語可延伸至以其他方向使用之元件，而非侷限於圖示方向。元件亦可轉動90°或其他角度，因此方向性用語僅用以說明圖示中的方向。
在本發明實施例中，「約」或「近似」用以說明參數數值，指的是參數等於所述數值，或在考量設計誤差、製作誤差、量測誤差、或類似誤差時，參數仍落在所述數值的特定範圍內。本技術領域中具有通常知識者應理解這些說明。
圖1、2A、與3A至6B係本發明一些實施例中，形成開口或孔洞或通孔於下方層中的方法其製程步驟。圖2B係圖2A所示的製程步驟所用的一種光罩之圖式。
如圖1所示，以旋轉塗佈法將光阻層110塗佈於基板100上。光阻層110對微影曝光時的射線束敏感，且顯影光阻層110後所形成的圖案化光阻層可抵擋後續製程，比如對光阻層110下的層狀物進行的蝕刻製程。在一些實施例中，光阻層的厚度t1可介於約15nm至約30nm之間。然而本發明實施例不限於此。
在一些實施例中，光阻層110對汞燈產生的射線束(波長為436nm的G線或波長為365nm的I線)、波長為248nm的氟化氪準分子雷射、波長為157nm的氟氣準分子雷射、或其他具有所需波長(比如低於近似100nm)的光源敏感。在另一例中，光阻層110對波長小於或等於約13.5nm的極紫外線敏感。
在一些實施例中，光阻層110為負型光阻。在微影曝光製程時，負型光阻曝光至射線的部份轉變成對顯影製程所用的光阻顯影劑不溶，而負型光阻未曝光至射線的部份可溶於光阻顯影劑。
在一些實施例中，光阻層110包括含金屬材料、聚合物材料如抗性的基質、對聚合物材料具有反應性的射線敏感組成(如光酸起始劑)、鹼淬息劑、發色團、及/或溶劑。
在一些實施例中，光阻層110的含金屬材料包含低價金屬氧化物的陽離子。在一些實施例中，光阻層110的含金屬材料包含氧化鉿氫氧化物硫酸鹽，其兼具射線吸收係數元素 (如鉿)與對波長為約13.5nm的極紫外線敏感之配位基(如過氧物種)。
在一些實施例中，光阻層110的含金屬材料為氧化矽。在這些實施例中，含金屬材料的型態為粒子。
在一些實施例中，光阻層110可為含金屬光阻。舉例來說，含金屬光阻可購自Inpria。
在一些實施例中，光阻層110中的金屬化材料之元素具有較高/等效射線吸收係數，而配位基對射線具有較高/等效敏感性。金屬化材料在曝光之後於顯影溶液中具有較小的可溶粒子尺寸。因此與不含上述例示性的金屬化材料，而採用有機材料吸收射線並與吸收射線反應的另一光阻層相較，採用光阻層110可達較小的關鍵尺寸與較大高寬比(圖案的厚度對寬度之比例)。
在一些實施例中，旋轉塗佈光阻層110之後，可進行熱烘烤步驟以減少光阻層110的溶劑。
基板100可為半導體基板，其組成可為矽、鍺、矽鍺、碳化矽、磷化矽、碳磷化矽、磷化銦、砷化銦、砷化鎵、砷化鋁銦、磷化銦鎵、砷化銦鎵、砷化鎵銻、氮磷化鎵、氮磷化鋁、或任何其他合適材料。基板100亦可為絕緣基板如玻璃基板。
在一些未圖示的實施例中，半導體裝置如電晶體及/或接點/線路層係形成於基板100上。在此例中，光阻層110塗佈於半導體裝置及/或接點/線路層上。半導體裝置及/或接點/線路層包括但不限於半導體材料層(如矽層、鍺層、或矽鍺層) ，端視半導體裝置的通道區以及源極與汲極區的組成而定；介電材料(如層間介電層)；或導電材料(如金屬層或摻雜多晶矽層)以用於形成閘極、源極與汲極、或導電線路。
在一些實施例中，在形成光阻層110之前可形成第一下方層105。在一些實施例中，第一下方層105實質上為導體或半導體，其室溫下電阻小於103Ω．m。
在其他實施例中，第一下方層105為介電層。在一些實施例中，第一下方層105的介電常數介於約1.1至約40之間，介於約1.1至約3.9之間，或介於約3.9至約40之間。
在一些實施例中，第一下方層105包含金屬、金屬合金、金屬氮化物/金屬硫化物/金屬硒化物/金屬氧化物/金屬矽化物(其化學式為MXa，其中M為金屬，X為氮、硫、硒、氧、或矽，且a介於約0.4至約2.5之間)、上述之組合、或任何其他合適材料。
在一些實施例中，第一下方層105之組成為鈦、鋁、鈷、鎢、鎳、鉬、釕、氮化鈦、氮化鎢、氮化鉭、或上述之組合。
在一些實施例中，第一下方層105包含矽、金屬氧化物、金屬氮化物、或上述之組合。
在一些實施例中，第一下方層105的組成材料具有化學式MXb，其中M為金屬或矽，X為氮或氧，且b介於約0.4至約2.5之間。
在一些實施例中，第一下方層105為氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鑭、或上述之組合。
雖然未圖示，但另一下方層可形成於第一下方層105下。另一下方層可包含具有開口的介電層，與填入開口的導電材料以形成接點/線路。介電層的組成可為一或多種前述介電材料，且用於形成接點/線路的導電材料之組成可為一或多種前述的導電材料、金屬、或金屬合金。如此一來，用於形成另一下方層之介電層的材料與導電材料的說明將省略而不贅述。
如此一來，在第一下方層105為介電層的例子中，形成於第一下方層105的開口或孔洞/通孔中的接點/線路，可電性連接至第一下方層105下的另一下方層(未圖示)中的接點/線路。用於形成開口或孔洞/通孔於第一下方層105中，以及形成接點/線路於第一下方層105的開口或孔洞/通孔中的製程步驟，之後將搭配圖7至10說明。
如圖2A所示，以射線束15對光阻層110進行微影曝光製程。射線束15可為汞燈產生的射線束(波長為436nm的G線或波長為365nm的I線)、波長為248nm的氟化氪準分子雷射、波長為193nm的氟化氬準分子雷射、波長為157nm的氟氣準分子雷射、或其他具有所需波長(比如低於近似100nm)的光源。在其他實施例中，射線束15的波長小於或等於約13.5nm。
在圖2A與2B所示的一些實施例中，用於微影曝光製程的光罩為雙強度的光罩10，其包含透明基板(如熔融石英，未圖示)與塗佈於光罩10的不透明區12中的不透明材料(如鉻)。光罩10的區域11未塗佈不透明材料，因此可透過射線束15。本技術領域中具有通常知識者應理解，圖2B所示之雙強度的光 罩2B僅舉例以方便說明，但本發明實施例不限於此。
在未圖示的其他實施例中，用於微影曝光製程的光罩設計以具有相移效應。在相移光罩中，形成於光罩上的圖案中之多種結構設置為具有合適的相差異，以增進解析度與成像品質。在多種例子中，相移光罩可為本技術領域已知的衰減式相移光罩或交錯式相移光罩。
在一些實施例中，光罩為具有反射性圖案的極紫外線光罩。在一例中，極紫外線光罩包括的基板具有合適材料如低熱膨脹材料。在多種例子中，低熱膨脹材料包括熔融石英、攙雜氧化鈦的氧化矽、或其他低熱膨脹的合適材料。極紫外線光罩包含反射性多層沉積於基板上。反射性多層包含多個膜對，比如鉬-矽膜對。舉例來說，每一膜對中的矽層之上或之下為鉬層。另一方面，反射性多層可包含鉬-鈹膜對或其他合適的材料，其設置以高反射極紫外線。極紫外線光罩亦可包含蓋層(如釕)沉積於反射性多層上，以達保護目的。極紫外線光罩亦包含吸收層(如氮硼化鉭層)沉積於反射性多層上。可圖案化吸收層以定義積體電路的層狀物，比如接點/線路或任何其他合適結構的層狀物。另一方面，可沉積其他反射性多層於反射性多層上，並圖案化其他反射性多層以定義積體電路的層狀物如通孔層，即形成極紫外線相移光罩。
如圖2A所示，曝光之後的光阻層110(見圖1)轉變為曝光至射線束15的曝光區，與未曝光至射線束15的其餘區域114。
圖3A與3B分別為塗佈於基板100上之曝光後的光 阻層110，在顯影後的剖視圖與三維圖。在光阻層110為負型光阻的例子中，顯影後保留於基板100上的光阻層110之部份，為圖2A之製程步驟中曝光至射線束15的曝光區。顯影製程自基板100移除的光阻層110之部份，為未曝光至射線束15的區域114。
在一些實施例中，顯影後可進行沖洗與旋乾步驟，以移除並清除顯影溶液。顯影製程之後保留於基板100上光阻層112的曝光區，之後將稱作光阻圖案112。
在一些實施例中，光阻圖案112的寬度w(或圓柱形的光阻圖案112之直徑)介於約15nm至約35nm之間。然而本發明實施例不限於此。
在一些實施例中，光阻圖案112的間距p介於約30nm至約70nm之間。然而本發明實施例不限於此。
雖然未圖示，但一些實施例在微影曝光製程之後與顯影製程之前可烘烤光阻層110，以減少微影曝光製程時的射線束15其破壞性與建設性干涉圖案所造成的駐波現象。
接著將塗佈液體旋轉塗佈於光阻圖案112上。在一些實施例中，塗佈液體可填入光阻圖案112之間的空間，並完全覆蓋光阻圖案112。塗佈液體的厚度t2大於光阻圖案112的厚度t1。在一些實施例中，塗佈液體的厚度t2比光阻圖案112的厚度t1大了約20%至50%，以確保塗佈液體足以覆蓋光阻圖案112並具有平坦外表面。然而本發明實施例不限於此。
在一些實施例中，塗佈液體包括有機材料。在一些實施中，塗佈液體為乾顯影沖洗材料。在一些實施例中，乾 顯影沖洗材料包含聚合物、溶劑、與水。聚合物的結構單元如式(1)所示，其重均分子量介於500至3500之間。
Figure 107131326-A0305-02-0013-2
 其中R1與R2為官能基如C1-8有機基團。在一些實施例中，乾顯影沖洗材料可為日產化學工業股份有限公司所售之乾顯影沖洗材料。在一些實施例中，塗佈於光阻圖案112上的塗佈液體，經烘烤乾燥後轉變為圖4所示的固體層。在一些實施例中，烘烤步驟在80℃至120℃的加熱板上進行30秒至90秒。此後由塗佈液體組成的固體層，將稱作有機層124。
在其他實施例中，塗佈於光阻圖案112上的塗佈液體的乾燥方法，可在真空中的室溫下乾燥，或在真空中介於80℃至120℃之間的溫度之加熱板上乾燥。經乾燥步驟後，塗佈液體可轉變為圖4所示的固體層。
在一些實施例中，光阻圖案112與有機層124具有不同的光學性質，比如折射率、反射性、及/或透光度。
在一些實施例中，光阻圖案112或光阻層110中所含的一或多個分子結構、酸敏分子、光酸產生劑的負載量、淬息劑負載量、發色團、交聯劑、或溶劑，不同於有機層124或用以形成有機層124的塗佈液體中所含的一或多個分子結構、酸敏分子、光酸產生劑的負載量、淬息劑負載量、發色團、交聯劑、或溶劑。
接著對有機層124進行回蝕刻製程，直到光阻圖案112自有機層124露出。在一些實施例中，有機層124與光阻圖 案112的蝕刻選擇性彼此不同。舉例來說，回蝕刻製程採用的相同蝕刻步驟對有機層124的蝕刻速率，比對光阻圖案112的蝕刻速率快。在一些實施例中，回蝕刻製程為電漿蝕刻製程，其採用流速介於約40每分鐘標準立方公分(sccm)至約60sccm之間的四氟化碳與流速介於約180sccm至約220sccm之間的氬氣之混合物，其壓力介於約5Pa至約20Pa之間，且功率介於約180W至約220W之間，不過本發明實施例不限於此。
如圖5所示的一些實施例，在回蝕刻製程之後的有機層124其厚度t2減少，且有機層124轉為厚度t3的圖案化有機層126。厚度t3實質上與光阻圖案112的厚度t1實質上相同。在此例中，圖案化有機層126露出光阻圖案112。在其他實施例中，圖案化有機層126的厚度t3可比光阻圖案112的厚度t1稍微減少約0nm至約3nm，因為回蝕刻製程中的過蝕刻效果。在一實施例中，過蝕刻使圖案化有機層126的厚度t3比光阻圖案112的厚度t1減少約10%或更低。
之後進行光阻移除製程，以移除露出的光阻圖案112。在一些實施例中，圖案化有機層126與光阻圖案112的蝕刻選擇性彼此不同。舉例來說，光阻移除製程的相同蝕刻步驟對圖案化有機層126的蝕刻速率，比對光阻圖案112的蝕刻速率慢。在一些實施例中，回蝕刻製程為電漿蝕刻製程，其採用流速介於約5sccm至約15sccm且壓力介於約0.1Pa至約10Pa之間的氧氣，且功率介於約280W至約320W之間，不過本發明實施例不限於此。在一些實施例中，氧氣可與其他氣體(如氬氣或氮氣)混合。
圖6A與6B分別為一些實施例中，在移除光阻圖案112之後保留於基板上100的圖案化有機層126之剖視圖與三維圖。如圖所示，圖案化有機層126包含開口(或通孔)128。本技術領域中具有通常知識者應理解，圖案化有機層126的部份可消耗於光阻移除製程中，因為光阻移除製程對圖案化有機層126的蝕刻速率比對光阻層的蝕刻速率慢，且可能稍微移除圖案化有機層126。在此例中，移除光阻圖案112之後的圖案化有機層126其厚度t4，可與移除光阻圖案112之前的圖案化有機層層126其厚度t3相同(或稍微減少約0nm至約3nm)。在一實施例中，移除光阻圖案112之後的圖案化有機層126其厚度t4，可比移除光阻圖案112之前的圖案化有機層層126其厚度t3小約10%或更少。
如圖6A所示，移除光阻圖案112之後的圖案化有機層126的厚度t4，主要取決於或實質上等於光阻層110的厚度t1減少一些厚度(比如減少約0nm至約3nm，或減少約0nm至約6nm)。上述厚度減少的原因為回蝕刻製程與光阻移除製程。
如上所述，經由圖1、2A、與3A至6B的一系列製程，可形成具有開口或通孔的圖案化層於基板上。
本技術領域中具有通常知識者應理解圖6A與6B中，形成於圖案化有機層126中的開口128(或通孔)僅為本發明的例子之一而不限於此。在其他實施例中，其他結構包含但不限於平面圖中的多邊形結構、平面圖中的矩形結構、平面圖中的卵形結構、平面圖中的圓形結構、及/或上述之組合之開口，可形成於圖案化有機層126中。
在一些實施例中，圖案化有機層126具有開口128，且可作為將開口128的圖案轉移至下方層105的蝕刻遮罩。這些結構在圖7與8中會更清楚。
在一些實施例中，以圖案化有機層126作為蝕刻遮罩，對第一下方層105進行蝕刻製程如乾蝕刻製程或濕蝕刻製程，且相同蝕刻製程對圖案化有機層126與第一下方層105的蝕刻選擇性不同。圖7顯示圖案化有機層126具有開口128，其可轉移至第一下方層105組成的圖案化下方層106以形成開口108，且轉移方法可為乾蝕刻製程、濕蝕刻製程、或任何其他合適的蝕刻製程。
之後如圖8所示，移除圖案化有機層126，比如採用圖4與5所述的回蝕刻製程中的相同配方。本發明實施例不限於此。舉例來說，可採用另一合適的蝕刻製程以移除圖案化有機層126，只要另一蝕刻製程對圖案化有機層126的蝕刻速率比對圖案化下方層106的蝕刻速率快。
在一些未圖示的實施例中，半導體裝置的元件如電晶體及/或接點/線路係形成於基板100上。當第一下方層105或圖案化下方層106的組成為介電材料，且圖案化下方層106中的開口108露出半導體裝置(如形成於基板100上的電晶體及/或接點/線路)時，具有開口108(或通孔)的圖案化下方層106可用於形成接點/線路於圖案化下方層106中，以電性連接半導體裝置的元件(如圖案化下方層106下的電晶體及/或接點/線路)至後續製程中形成於圖案化下方層106上的上方層(未圖示)。
圖9與10係本發明一些實施例中，形成導電接點於 下方層中的開口或通孔中的方法其製程步驟。
如圖9所示，可形成銅、鎢、鋁、鋁銅、氮化鈦、鈦鎢、鈦、鈷、鎳、氮化鉭、鉭、任何其他合適金屬、或上述之組合所組成的金屬層144，以填入圖案化下方層106中的開口108，並覆蓋圖案化下方層106的上表面。
如圖10所示，對金屬層144進行化學機械研磨製程，以移除高於圖案化下方層106之上表面的金屬層144，因此金屬層144的保留部份成為接點146(或線路)。
如上所述的一些實施例中，由於光阻層110為負型光阻且其所含的金屬化材料在顯影溶液中具有較小的可溶粒子尺寸，因此可採用暗調製程形成光阻圖案112，如圖3A與3B所示。如此一來，光阻圖案112與不同形成方法的例子相較，可具有改良關鍵尺寸與較大高寬比。
如上所述的一些實施例中，由於液體型態的乾顯影沖洗材料在塗佈之後可轉變為固體型態，且其蝕刻選擇性不同於光阻圖案112，因此光阻圖案112可轉移至乾顯影沖洗材料如開口128，如圖6A與6B所示。如此一來，乾顯影沖洗材料組成的圖案化有機層126與不同形成方法的例子相較，可具有改良關鍵尺寸與較大高寬比(如大於或等於3)。
如上所述，與不同形成方法的例子相較下，一些實施例中自圖案化有機層126的開口128轉移至圖案化下方層106的開口108，亦可維持改良關鍵尺寸與較大高寬比。
如此一來，與不同形成方法的例子相較，形成於圖案化下方層106的開口108中的接點146(或線路)具有改良關 鍵尺寸與較大高寬比。綜上所述，與不同形成方法的例子相較，本發明實施例可在單位面積中形成更多接點或線路並提升良率，進而改善尺寸縮小(如14nm、10nm、7nm、5nm、或更小)的半導體裝置的積體能力。
本技術領域中具有通常知識者應理解，圖9與10中形成接點於圖案化下方層106中的開口(或線路)中的說明僅用以舉例說明，而本發明實施例不限於此。在一些實施例中，圖案化下方層106可作為佈植遮罩，以將雜質摻雜至圖案化下方層106之下的材料層中。在一些實施例中，圖8所示的製程步驟形成的結構為半導體鰭狀結構，因此圖9所示的製程步驟可調整改變金屬層144為介電層以作為淺溝槽隔離。在一些實施例中，圖案化下方層106可作為蝕刻遮罩，以將其圖案轉移至其下方的層狀物。本技術領域中具有通常知識者應理解，這些調整實施例僅用以舉例說明圖8所示的結構之形成方法的多種應用。本技術領域中具有通常知識者應理解，如何依據設計特性調整上述製程以形成其他結構。
在一些實施例中，可搭配圖11與12的下述內容調整上述製程。
舉例來說，在進行圖2A所示的製程步驟之後可進行顯影製程，以顯影溶液溶解圖1中光阻層110未曝光的區域114，並保留光阻層110的曝光區。在一些實施例中，可由沖洗製程移除並清除顯影溶液。在其他實施例中，可省略沖洗製程，並採用塗佈液體取代顯影溶液。
接著，在沖洗製程之後或顯影製程之後(若省略沖 洗製程，比如顯影製程保持基板100上的結構濕潤)，可由旋轉塗佈製程將圖11所示的塗佈液體132施加至曝光的光阻層110，因此塗佈液體將完全覆蓋光阻圖案112。
接著烘烤塗佈液體132以形成固體型態的有機層124，如圖12所示。在一些實施例中，烘烤步驟在80℃至120℃的加熱板上進行30秒至90秒。
其他製程步驟可與圖1、2A、與5至10所述的製程步驟相同或實質上相同，且不再贅述相關內容。
在一些實施例中，由於圖11與12所示的調整製程包含旋轉塗佈製程以施加塗佈液體至濕潤的光阻圖案112上，以及烘烤製程以將塗佈液體132轉變為固體型態的有機層124，且不採用烘乾製程使光阻圖案112乾燥，即使相鄰的光阻圖案112之間的距離縮小到15nm、10nm、7nm、或更小，仍可避免毛細力造成相鄰的光阻圖案112之間的崩塌。
圖13至20B係本發明一些實施例中，形成開口或通孔於下方層中的方法其製程步驟。
如圖13所示，以旋轉塗佈製程塗佈光阻層110於基板100上。在一些實施例中，光阻層110的厚度t1可介於約15nm至約30nm之間。然而本發明實施例不限於此。光阻層110對微影曝光製程時的射線束敏感，並可抵擋後續製程(如蝕刻或離子佈植)。在一些實施例中，在形成光阻層110之前，先形成第一下方層105。在一些實施例中，第二下方層205形成於第一下方層與光阻層110之間。第二下方層205的厚度t12大於光阻層110的厚度t1。舉例來說，第二下方層205的厚度t12介於約50nm 至約90nm之間。然而本發明實施例不侷限於此。
在一些未圖示的實施例中，半導體裝置的元件如電晶體及/或接點/線路層係形成於基板100上。在此例中，第一下方層105與第二下方層205可形成於半導體裝置及/或接點/線路層上。半導體裝置及/或接點/線路包括但不限於半導體材料層(如矽層、鍺層、或矽鍺層)，端視半導體裝置的通道區以及源極與汲極區的組成而定；介電材料(如層間介電層)；或導電材料(如金屬層或摻雜多晶矽層)以用於形成閘極及源極與汲極。
用於形成基板100、第一下方層105、與光阻層110的材料可參考圖1所述的內容，因此不贅述於此。
在一些實施例中，第二下方層205的組成可為一或多種適於形成第一下方層105的上述材料。然而在一些實施例中，第一下方層105與第二下方層205的組成可為兩種不同材料。舉例來說，採用材料A(適於形成第一材料層105的前述材料之一者)形成第一下方層105時，可採用材料B(適於形成第一材料層105的前述材料之另一者，且與材料A不同)形成第二下方層205。如此一來，相同的蝕刻製程對第一下方層105與第二下方層205的蝕刻選擇性彼此不同。
如圖14所示，以射線束15對光阻層110進行微影曝光製程。在圖14所示的一些實施例中，用於微影曝光製程的光罩為雙強度的光罩10，其包含透明基板(如熔融石英，未圖示)與塗佈於光罩10的不透明區12中的不透明材料(如鉻)。雖然未圖示於其他實施例中，但用於微影曝光製程的光罩設計以具有 相移。射線束15與光罩的說明可參考前述實施例，在此不贅述。
如圖14所示，曝光後的光阻層105轉為曝光至射線束15的曝光區，以及未曝光至射線束15的其餘區域114，其與圖2A所示的製程步驟類似。
圖15A與15B分別為塗佈於基板100上之曝光的光阻層顯影後之剖面圖與三維圖。在光阻層110為負型光阻的情況下，顯影後保留於基板100上的光阻層110之部份，係圖14所示的製程步驟中射線束15所曝光的部份。在一些實施例中，顯影後進行沖洗與旋乾步驟以移除顯影溶液。在顯影製程後保留於基板100上的光阻層110之區域，之後將稱作光阻圖案112。
在一些實施例中，在微影曝光製程之後與顯影製程之前，可烘烤光阻層110以減少微影曝光製程時的射線束15其破壞性與建設性干涉圖案所造成的駐波現象。
在一些實施例中，以光阻圖案112作為蝕刻遮罩，對第二下方層205進行蝕刻製程如乾蝕刻製程或濕蝕刻製程，端視光阻圖案112與第二下方層205的蝕刻選擇性而定。圖16顯示光阻圖案112轉移至第二下方層205組成的圖案化第二下方層206，以形成開口208。
圖17係一些實施例中，移除光阻圖案112之後，保留於基板100上且具有開口208的圖案化第二下方層206之剖視圖。在一些實施例中，圖案化第二下方層206與光阻圖案112的蝕刻選擇性彼此不同。舉例來說，相同蝕刻技術對圖案化第二下方層206的蝕刻速率，比對光阻圖案112的蝕刻速率慢。在一 些實施例中，光阻圖案的移除方法可為電漿蝕刻製程，其採用流速介於約5sccm至約15sccm且壓力介於約0.1Pa至約10Pa之間的氧氣，且功率介於約280W至約320W之間，不過本發明實施例不限於此。在一些實施例中，氧氣可與其他氣體(如氬氣或氮氣)混合。
接著將塗佈液體旋轉塗佈於圖案化第二下方層206上，以填入圖案化第二下方層206的開口208。在一些實施例中，塗佈液體的厚度t13大於圖案化第二下方層206的厚度t12。在一些實施例中，塗佈液體的厚度t13比圖案化第二下方層206的厚度t12大了約20%至50%，以確保塗佈液體足以覆蓋圖案化第二下方層206並具有平坦外表面。在一些實施例中，塗佈液體包括有機材料。在一些實施中，塗佈液體為乾顯影沖洗材料。在一些實施例中，乾顯影沖洗材料包含聚合物、溶劑、與水。聚合物的結構單元如式(1)所示，其重均分子量介於500至3500之間。在一些實施例中，乾顯影沖洗材料可為日產化學工業股份有限公司所售之乾顯影沖洗材料。在一些實施例中，塗佈於圖案化下方層206上的塗佈液體，經烘烤乾燥後轉變為圖18所示的固體層。在一些實施例中，烘烤步驟在80℃至120℃的加熱板上進行30秒至90秒。此後由塗佈液體組成的固體層，將稱作有機層224。
接著對有機層224進行回蝕刻製程，直到露出圖案化第二下方層206為止。在一些實施例中，有機層224與圖案化第二下方層206的蝕刻選擇性彼此不同。舉例來說，回蝕刻製程採用的相同蝕刻步驟對有機層224的蝕刻速率，比對圖案化 第二下方層206的蝕刻速率快。在一些實施例中，回蝕刻製程為電漿蝕刻製程，其採用流速介於約40sccm至約60sccm之間的四氟化碳與流速介於約180sccm至約220sccm之間的氬氣之混合物，其壓力介於約5Pa至約20Pa之間，且功率介於約180W至約220W之間，不過本發明實施例不限於此。
如圖19所示的一些實施例，在回蝕刻製程之後的有機層224其高度減少，且有機層224轉為圖案化有機層226，且圖案化有機層226的高度與有機層224的高度實質上相同。在此例中，圖案化有機層226露出圖案化第二下方層206。在一些實施例中，圖案化有機層226的厚度t14可與圖案化第二下方層206的厚度t12實質上相同，或者比圖案化第二下方層206的厚度t12稍微減少約0nm至約3nm，因為回蝕刻製程中的過蝕刻效果。在一實施例中，過蝕刻使圖案化有機層226的厚度t14比圖案化第二下方層206的厚度t12減少約10%或更低。
之後進行圖案化下方層的移除製程，以移除露出的圖案化第二下方層206，如圖20A與20B所示。圖20A與20B分別為移除圖案化第二下方層206之後，基板100上的圖案化有機層226之剖視圖與三維圖。在一些實施例中，圖案化有機層226與圖案化第二下方層206的蝕刻選擇性彼此不同。舉例來說，相同的蝕刻技術對圖案化有機層226的蝕刻速率，比對圖案化第二下方層206的蝕刻速率慢。因此圖案化有機層226的開口228露出第一下方層105的部份。
如上所述，可經由圖13至20B所示的一系列製程形成具有開口或通孔的圖案化層於基板上。
如圖20A所示，移除圖案化第二下方層206之後的圖案化有機層226的厚度t15，主要取決於或實質上等於第二下方層205的厚度t12減少一些厚度(比如減少約4nm至約12nm)。上述厚度減少的原因為回蝕刻製程與圖案化第二下方層206的移除製程。
由於厚度減少主要取決於製程，且可與圖1至6A所示的前述實施例中發生的情況實質上相同，移除圖案化第二下方層206之後的圖案化有機層226之厚度t15(見圖20A)，可大於移除光阻圖案112之後的圖案化有機層126之厚度(見圖6A)，只要第二下方層205的厚度t12大於光阻層110的厚度。
本技術領域中具有通常知識者應理解，光阻材料的材料特性如黏度可控制光阻層110的厚度t1，而製程條件如塗佈製程中的旋轉速度與旋轉時間不能大於特定範圍。另一方面，只要形成第二下方層205的時間足夠，第二下方層205的厚度t12可大於厚度t1。如此一來，依據圖13至20B的實施例之方法，在形成更大厚度範圍的圖案化有機層時，可比依據圖1至6B的實施例之方法提供更多設計自由度。綜上所述，當其他製程條件或設計參數實質上相同時，圖案化有機層226的高寬比大於圖案化有機層126的高寬比，或者圖案化有機層226中的開口228之高寬比大於圖案化有機層126中的開口128之高寬比。
本技術領域中具有通常知識者應理解，可對圖20A與20B所示之結構(圖案化有機層較厚)進行與圖7至10所示之前述製程步驟類似的額外製程，以形成開口或通孔於第一下方層105中，及/或更形成接點於第一下方層105中的開口或通孔 中。如此一來，由於圖案化有機層226中的開口208之高寬比優於圖案化有機層126中的開口108之高寬比，可進一步改善形成於第一下方層105中的開口或通孔及/或接點的高寬比。其他重複說明將省略而不再贅述。
雖然上述實施例採用負型光阻，但正型光阻亦可用於形成與設計圖案反相的初始圖案。
在一些實施例中，由於光阻為負型光阻且其所含的金屬化材料在顯影溶液中具有較小的可溶粒子尺寸，因此可採用暗調(dark tone)製程形成光阻圖案。如此一來，光阻圖案與不同形成方法的例子相較，可具有改良關鍵尺寸與較大高寬比。
在一些實施例中，液體型態的乾顯影沖洗材料塗佈後接著轉變為固體型態，其蝕刻選擇性不同於光阻圖案。因此光阻圖案可轉移至乾顯影沖洗材料中如開口。如此一來，乾顯影沖洗材料組成的圖案化有機層與不同形成方法的例子相較，可具有改良關鍵尺寸與較大高寬比。
在一些實施例中，乾顯影沖洗材料可旋轉塗佈於濕光阻圖案上，在顯影製程後不需乾燥光阻圖案，即可由液體型態轉變為固體型態。因此可避免相鄰的光阻圖案之間因毛細力而崩塌。
在一些實施例中，開口位於圖案化的下方層中，並自圖案化的有機層中的開口轉移至圖案化的下方層。相較於不同形成方法的例子，上述開口可維持改良的關鍵尺寸與較大高寬比。
在一些實施例中，形成於圖案化下方層中的開口之接點146(或線路)與不同形成方法的例子相較，可具有改良關鍵尺寸與較大高寬比。綜上所述，與不同形成方法的例子相較，本發明實施例可形成更多接點或線路於單位面積中且良率較高，且在半導體裝置尺寸縮小時可改善積體能力。
在一實施例中，形成開口於下方層中的方法，包括：形成光阻層於基板上的下方層上；曝光光阻層；以顯影溶液顯影曝光的光阻層，以形成光阻圖案，且光阻圖案覆蓋欲形成開口的下方層之區域；形成液體層於光阻圖案上；將液體層轉變為固體型態的有機層；移除高於光阻圖案的有機層之一部份；移除光阻圖案，並保留有機層的其餘部份，以部份地露出下方層的部份；採用有機層的其餘部份作為蝕刻遮罩，形成開口於下方層中；以及移除有機層的其餘部份。在一實施例中，有機層為負型光阻層，其組成為金屬化光阻材料。在一實施例中，金屬化光阻材料包括至少一金屬化材料、光酸產生劑、鹼淬息劑、發色團、與溶劑。在一實施例中，液體層為乾顯影沖洗材料。在一實施例中，上述方法亦包括施加顯影溶液以維持光阻圖案濕潤，直到形成液體層。在一實施例中，上述方法亦包括在施加顯影溶液之後與施加液體層之前，進行沖洗與乾燥製程以完全移除顯影溶液。在一實施例中，施加極紫外線以曝光光阻層。在一實施例中，光阻圖案的間距介於30nm至70nm之間、寬度介於15nm至35nm之間、且厚度介於15nm至30nm之間。
在一實施例中，形成開口於第一下方層中的方法 包括：形成開口於第一下方層上的第二下方層中；施加液體層以覆蓋第二下方層並填入第二下方層中的開口；將液體層轉變成固體型態的有機層；移除高於第二下方層的有機層的部份；移除有機層的其餘部份之間的第二下方層，並保留有機層的其餘部份，以部份地露出第一下方層的部份；採用有機層的其餘部份作為蝕刻遮罩，以形成開口於第一下方層中；以及移除有機層的其餘部份。在一實施例中，光阻層為負型光阻層，其組成為金屬化光阻材料。在一實施例中，金屬化光阻材料包括至少一金屬化材料、光酸產生劑、鹼淬息劑、發色團、與溶劑。在一實施例中，施加極紫外線以曝光光阻層。在一實施例中，第二下方層的厚度大於光阻層的厚度。在一實施例中，上述方法亦包括：形成光阻層於第二下方層上；曝光光阻層；以顯影溶液顯影曝光的光阻層，以形成光阻圖案，且光阻圖案覆蓋第一下方層欲形成開口的區域；以及採用光阻圖案作為蝕刻遮罩，對第二下方層進行蝕刻以形成開口於第二下方層中。
在一實施例中，形成接點於介電層中的方法包括：形成光阻層於基板上的介電層上；曝光光阻層；以顯影溶液顯影曝光的光阻層，以形成光阻圖案，且光阻圖案覆蓋欲形成多個開口的介電層之區域；塗佈液體層於光阻圖案上；將液體層轉變為固體型態的有機層；移除高於光阻圖案的有機層之一部份；移除光阻圖案，並保留有機層的其餘部份，以部份地露出介電層的部份；採用有機層的其餘部份作為蝕刻遮罩，形成開口於介電層中；移除有機層的其餘部份；以及形成接點於介電層中的開口中。在一實施例中，光阻層為負型光阻層，其組 成為金屬化光阻材料。在一實施例中，金屬化光阻材料包括至少一金屬化材料、光酸產生劑、鹼淬息劑、發色團、與溶劑。在一實施例中，液體層為乾顯影沖洗材料。在一實施例中，施加極紫外線以曝光光阻層。在一實施例中，光阻圖案的間距介於30nm至70nm之間，寬度介於15nm至35nm之間、且厚度介於15nm至30nm之間。
上述用語「實施例」指的不是相同實施例，而是強調與其他實施例不同的特定結構或特性。本技術領域中具有通常知識者應理解，除非提供相反或矛盾的說明，否則上述「實施例」可全部或部份地互相組合。
本發明已以數個實施例揭露如上，以利本技術領域中具有通常知識者理解本發明。本技術領域中具有通常知識者可採用本發明為基礎，設計或調整其他製程與結構，用以實施實施例的相同目的，及/或達到實施例的相同優點。本技術領域中具有通常知識者應理解上述等效置換並未偏離本發明之精神與範疇，並可在未偏離本發明之精神與範疇下進行這些不同的改變、置換、與調整。
Figure 107131326-A0305-02-0002-1
t4:厚度
100:基板
105:第一下方層
126:圖案化有機層
128:開口

Claims (9)

  1. 一種形成開口於第一下方層中的方法，包括：形成一光阻層於一基板上的一第二下方層上，其中該第二下方層的厚度大於該光阻層的厚度；曝光該光阻層；以一顯影溶液顯影曝光的該光阻層，以形成多個光阻圖案；採用該些光阻圖案作為蝕刻遮罩，蝕刻該第二下方層，以形成多個開口於該第二下方層中；形成一液體層於該第二下方層上；將該液體層轉變為固體型態的一有機層；移除高於該第二下方層的該有機層之一部份；移除該第二下方層，並保留該有機層的其餘部份，以部份地露出該第二下方層下方的一第一下方層的多個部份；採用該有機層的其餘部份作為蝕刻遮罩，形成多個開口於該第一下方層中；以及移除該有機層的其餘部份。
  2. 如請求項1之形成開口於第一下方層中的方法，其中該光阻層為負型光阻層，其組成為金屬化光阻材料。
  3. 一種形成開口於第一下方層中的方法，包括：形成一第一下方層於一基板上；形成一第二下方層於該第一下方層上；形成一負型光阻層於該第二下方層上，其中該第二下方層的厚度大於該負型光阻層的厚度； 選擇性曝光該負型光阻層；顯影選擇性曝光的該負型光阻層，以形成一光阻圖案；採用該光阻圖案作為蝕刻遮罩，蝕刻該第二下方層，以形成多個開口於該第二下方層中；形成一有機層於該第二下方層上；移除該第二下方層上的該有機層的一部分；蝕刻該第二下方層以形成一圖案於該有機層中，並露出該第一下方層的一部分；將該有機層中的該圖案轉移至該第一下方層中；以及移除該有機層的其餘部分。
  4. 如請求項3之形成開口於第一下方層中的方法，其中該有機層由一乾顯影沖洗材料所形成。
  5. 一種形成開口於第一下方層中的方法，包括：形成一第一下方層於一基板上，其中該下方層包括金屬、金屬氮化物、金屬硫化物、金屬硒化物、金屬氧化物、與金屬矽化物的一或多者；形成一第二下方層於該第一下方層上；形成負型金屬化的一光阻層於該第二下方層上，其中該第二下方層的厚度大於該光阻層的厚度；以極紫外線選擇性曝光該光阻層；顯影選擇性曝光的該光阻層，以形成一光阻圖案；採用該光阻圖案作為蝕刻遮罩，蝕刻該第二下方層，以形成多個開口於該第二下方層中；形成一乾顯影沖洗材料於該第二下方層上； 烘烤該乾顯影沖洗材料以形成固體的一有機層於該第二下方層上；蝕刻移除該第二下方層上的該有機層的一部分，以露出該第二下方層的上表面；蝕刻該第二下方層以形成一圖案於該有機層中，並露出該第一下方層的一部分；蝕刻該第一下方層的露出部分，以形成另一圖案於該第一下方層中；以及移除該有機層的其餘部分。
  6. 如請求項5之形成開口於第一下方層中的方法，其中該乾顯影沖洗材料包括一聚合物，且該聚合物的結構單元為式(1)：
    Figure 107131326-A0305-02-0032-3
     其中R1與R2為C1-C8有機基團。
  7. 一種形成開口於第一下方層中的方法，包括：形成一光阻層於一基板上的一第二下方層上，其中該第二下方層的厚度大於該光阻層的厚度；曝光該光阻層；顯影曝光的該光阻層，以形成一光阻圖案；採用該光阻圖案作為蝕刻遮罩，蝕刻該第二下方層，以形成多個開口於一第一下方層上的該第二下方層中；施加一液體層以覆蓋該第二下方層並填入該第二下方層中的該些開口；將該液體層轉變成固體型態的一有機層； 移除高於該第二下方層的該有機層的一部分；移除該有機層的其餘部分之間的該第二下方層，並保留該有機層的其餘部分，以部分地露出該第一下方層的部分；採用該有機層的其餘部分作為蝕刻遮罩，以形成多個開口於第一下方層中；以及移除該有機層的其餘部分。
  8. 一種形成開口於介電層中的方法，包括：形成一光阻層於一基板上的一下方層上，其中一介電層位於該下方層與該基板之間，且該下方層的厚度大於該光阻層的厚度；曝光該光阻層；以一顯影溶液顯影曝光的該光阻層，以形成多個光阻圖案，且該些光阻圖案覆蓋該下方層的區域；採用該些光阻圖案作為蝕刻遮罩，蝕刻該下方層，以形成多個開口於該下方層中；塗佈一液體層於該下方層上；將該液體層轉變為固體型態的一有機層；移除高於該下方層的該有機層的一部分；移除該下方層，並保留該有機層的其餘部分，以部分地露出該介電層的部分；採用該有機層的其餘部分作為蝕刻遮罩，並形成多個開口於該介電層中；移除該有機層的其餘部分；以及形成接點於該介電層中的該些開口中。
  9. 一種形成開口於第一下方層中的方法，包括：形成一第一下方層於一基板上方；形成一第二下方層於該第一下方層上；形成一光阻層於該第二下方層上，其中該第二下方層的厚度大於該光阻層的厚度；曝光該光阻層；顯影曝光的該光阻層，以形成一光阻圖案；採用該光阻圖案作為蝕刻遮罩，蝕刻該第二下方層，以形成多個開口於該第二下方層中；形成一液體層於一基板上的該第二下方層上；將該液體層轉變成固體的一有機層；移除該第二下方層以露出該第一下方層的部分；在移除該第二下方層之後，採用該有機層做為蝕刻遮罩並形成多個開口於該第一下方層中；移除該有機層；以及形成多個接點於該第一下方層中的該些開口中。
TW107131326A 2017-09-29 2018-09-06 形成開口於下方層、第一下方層、介電層、或基板中的方法 TWI831750B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762565645P 2017-09-29 2017-09-29
US62/565,645 2017-09-29
US16/007,648 2018-06-13
US16/007,648 US10515847B2 (en) 2017-09-29 2018-06-13 Method for forming vias and method for forming contacts in vias

Publications (2)

Publication Number Publication Date
TW201916101A TW201916101A (zh) 2019-04-16
TWI831750B true TWI831750B (zh) 2024-02-11

Family

ID=65897422

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107131326A TWI831750B (zh) 2017-09-29 2018-09-06 形成開口於下方層、第一下方層、介電層、或基板中的方法

Country Status (3)

Country Link
US (3) US10515847B2 (zh)
CN (1) CN109585277B (zh)
TW (1) TWI831750B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10515847B2 (en) * 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming vias and method for forming contacts in vias
KR20240010324A (ko) * 2022-07-15 2024-01-23 삼성전자주식회사 반도체 장치 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120122037A1 (en) * 2009-07-23 2012-05-17 Bradford Michael L Method And Materials For Reverse Patterning
TW201245887A (en) * 2011-03-29 2012-11-16 Dow Corning Photo-patternable and developable silsesquioxane resins for use in device fabrication
US20130084394A1 (en) * 2010-05-28 2013-04-04 Jsr Corporation Insulation pattern-forming method and insulation pattern-forming material
US20140272725A1 (en) * 2013-03-13 2014-09-18 Canon Kabushiki Kaisha Method of water repellent treatment for pattern surface
US20150079393A1 (en) * 2013-09-13 2015-03-19 The Research Foundation For The State University Of New York Molecular Organometallic Resists for EUV
US20170199464A1 (en) * 2015-08-31 2017-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Developer For Lithography

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5667940A (en) * 1994-05-11 1997-09-16 United Microelectronics Corporation Process for creating high density integrated circuits utilizing double coating photoresist mask
US6221562B1 (en) * 1998-11-13 2001-04-24 International Business Machines Corporation Resist image reversal by means of spun-on-glass
JP2004179391A (ja) * 2002-11-27 2004-06-24 Tokyo Ohka Kogyo Co Ltd 半導体多層配線形成方法
US7959818B2 (en) * 2006-09-12 2011-06-14 Hynix Semiconductor Inc. Method for forming a fine pattern of a semiconductor device
US8551651B2 (en) * 2006-12-15 2013-10-08 Tokyo Ohka Kogyo Co., Ltd. Secondary cell having negative electrode base member
US7935477B2 (en) * 2007-11-30 2011-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench
US8741552B2 (en) * 2009-02-11 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
US8048616B2 (en) * 2008-03-12 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
TWI492298B (zh) * 2011-08-26 2015-07-11 Applied Materials Inc 雙重圖案化蝕刻製程
SG11201604539QA (en) * 2013-12-30 2016-07-28 Canon Nanotechnologies Inc Methods for uniform imprint pattern transfer of sub-20 nm features
KR102118159B1 (ko) * 2014-05-20 2020-06-03 삼성전자주식회사 반도체 소자 및 그 제조 방법
US9412749B1 (en) * 2014-09-19 2016-08-09 Sandisk Technologies Llc Three dimensional memory device having well contact pillar and method of making thereof
US9543318B1 (en) * 2015-08-21 2017-01-10 Sandisk Technologies Llc Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors
US9941125B2 (en) * 2015-08-31 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9768022B2 (en) * 2016-01-27 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Advanced cross-linkable layer over a substrate
US10114291B2 (en) * 2016-03-04 2018-10-30 Taiwan Semiconductor Manufacturing Co., Ltd. Grafting agent for forming spacer layer
US11333968B2 (en) * 2017-02-22 2022-05-17 Tokyo Electron Limited Method for reducing lithography defects and pattern transfer
US10394123B2 (en) * 2017-05-17 2019-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Blocking layer material composition and methods thereof in semiconductor manufacturing
US10672610B2 (en) * 2017-05-19 2020-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Grafting design for pattern post-treatment in semiconductor manufacturing
US10527941B2 (en) * 2017-05-30 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Extreme ultraviolet photoresist and method
US10274847B2 (en) * 2017-09-19 2019-04-30 Taiwan Semiconductor Manufacturing Co., Ltd. Humidity control in EUV lithography
US10727045B2 (en) * 2017-09-29 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for manufacturing a semiconductor device
US10515847B2 (en) * 2017-09-29 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming vias and method for forming contacts in vias
US10698317B2 (en) * 2018-02-23 2020-06-30 Taiwan Semiconductor Manufacturing Co., Ltd. Underlayer material for photoresist
US10811270B2 (en) * 2019-03-15 2020-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Ultra narrow trench patterning using plasma etching
US10867794B2 (en) * 2019-03-29 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Patterning method for semiconductor devices and structures resulting therefrom
CN114446769A (zh) * 2020-11-06 2022-05-06 长鑫存储技术有限公司 半导体器件的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120122037A1 (en) * 2009-07-23 2012-05-17 Bradford Michael L Method And Materials For Reverse Patterning
US20130084394A1 (en) * 2010-05-28 2013-04-04 Jsr Corporation Insulation pattern-forming method and insulation pattern-forming material
TW201245887A (en) * 2011-03-29 2012-11-16 Dow Corning Photo-patternable and developable silsesquioxane resins for use in device fabrication
US20140272725A1 (en) * 2013-03-13 2014-09-18 Canon Kabushiki Kaisha Method of water repellent treatment for pattern surface
US20150079393A1 (en) * 2013-09-13 2015-03-19 The Research Foundation For The State University Of New York Molecular Organometallic Resists for EUV
US20170199464A1 (en) * 2015-08-31 2017-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Developer For Lithography

Also Published As

Publication number Publication date
US11581217B2 (en) 2023-02-14
US20190103306A1 (en) 2019-04-04
US10515847B2 (en) 2019-12-24
CN109585277B (zh) 2023-06-02
US20200126849A1 (en) 2020-04-23
US11037820B2 (en) 2021-06-15
US20210313220A1 (en) 2021-10-07
TW201916101A (zh) 2019-04-16
CN109585277A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
KR100876808B1 (ko) 반도체 소자의 패턴 형성 방법
TWI761399B (zh) 半導體裝置的製作方法
CN111708250B (zh) 利用单次曝光形成多层图案的具有三种状态的光掩模
US11662656B2 (en) Mask and method of forming the same
TW201923441A (zh) 光罩之製造方法
TWI831750B (zh) 形成開口於下方層、第一下方層、介電層、或基板中的方法
CN108231548B (zh) 半导体装置的制作方法
TWI401542B (zh) 移除上塗層而減低浸潤式微影之缺陷
US9429835B2 (en) Structure and method of photomask with reduction of electron-beam scatterring
US9280046B2 (en) Method of fabricating mask
US6632590B1 (en) Enhance the process window of memory cell line/space dense pattern in sub-wavelength process
JP2004273940A (ja) パターン形成方法およびパターン形成装置
JP4574976B2 (ja) 微細パターン形成方法
JP2001326173A (ja) パターン形成方法
TWI528496B (zh) 半導體元件製作方法
JP4225544B2 (ja) 感光性材料の積層構造および微細パターン形成方法
US20240053669A1 (en) Euv photo masks and manufacturing method thereof
KR100347246B1 (ko) 반도체 소자의 제조 방법
KR20010086625A (ko) 반도체 메모리 소자의 층간절연막 평탄화 방법
CN117250822A (zh) Euv光掩模及其制造方法
TW505978B (en) Residue-free bi-layer lithographic process
KR20090021483A (ko) 바이너리 마스크용 블랭크 마스크 및 이를 이용한 포토마스크의 제조방법
JP2012220638A (ja) パターン形成方法
CN112946995A (zh) 掩膜版以及半导体结构的形成方法
JP2000323371A (ja) 半導体装置の製造方法