DE3586554T2 - Verfahren zur selektiven exposition der seitenwaende eines grabens und dessen verwendung fuer die herstellung von einem substratkontakt aus metallsiliziden mit dielektrischem material gefuellten graeben isolierter anordnungen. - Google Patents

Verfahren zur selektiven exposition der seitenwaende eines grabens und dessen verwendung fuer die herstellung von einem substratkontakt aus metallsiliziden mit dielektrischem material gefuellten graeben isolierter anordnungen.

Info

Publication number
DE3586554T2
DE3586554T2 DE8585106828T DE3586554T DE3586554T2 DE 3586554 T2 DE3586554 T2 DE 3586554T2 DE 8585106828 T DE8585106828 T DE 8585106828T DE 3586554 T DE3586554 T DE 3586554T DE 3586554 T2 DE3586554 T2 DE 3586554T2
Authority
DE
Germany
Prior art keywords
layer
trench
substrate
trenches
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8585106828T
Other languages
English (en)
Other versions
DE3586554D1 (de
Inventor
George Richard Goth
Thomas Adrian Hansen
James Steve Makris
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE3586554D1 publication Critical patent/DE3586554D1/de
Publication of DE3586554T2 publication Critical patent/DE3586554T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von Halbleiter-Bauelementen und speziell ein Verfahren zur selektiven Exposition der Seitenwände eines Grabens und dessen Verwendung für die Herstellung von einem Substratkontakt aus Metall-Siliziden für mit dielektrischem Material hoher Dichte gefüllten Gräben isolierter Halbleiter-Bauelemente.
  • In einem integrierten Halbleiterchip wird für Isolationszwecke üblicherweise eine Sperrvorspannung an das Substrat angelegt. In diesem Falle wird das Potential des Substrats auf einem geeigneten Wert gehalten, damit der P-N-Übergang von dem Isolationsbereich und dem Substrat umgekehrt vorgespannt wird.
  • Konventionelle Verfahren zur Bildung eines Substratkontaktes für Halbleiter-Bauelemente sind bekannt, wie z. B. ein Verfahren zur Bildung einer Elektrode auf der Rückseite des Substrates, an die eine externe Vorspannung angelegt wird. Im Rahmen der Entwicklung zunehmender Integrationsdichte werden dicke und niedrig dotierte Substrate häufig verwendet. Silizium-Wafer haben leicht dotierte Substrate, um die Kollektor-Substrat-Kapazitäten, deutlich zu reduzieren und so die Arbeitsfrequenzen des Bauelementes erhöhen. Unglücklicherweise erhöht sich der Widerstand zwischen Elektrode und Substrate, bei niedriger Konzentration an Verunreinigungen. Dies führt zu aktiven Bauelementen, wie PNP-Seitentransistoren mit schlechten Kennwerten.
  • Dieses Problem konnte durch Kontaktierung des Substrates mit einem hochdotierten P-Bereich durch die N-Typ-Epitaxialschicht hindurch aufgehoben werden. Ein Beispiel für diese Technik, die mit einer eingelassenen Standard-Oxidisolierung kombiniert wird, kann in der Europäischen Patentanmeldung mit der Nr. 029 552 der Fa. VLSI Technologie Research Association gefunden werden.
  • Jüngste Trends in der Mikroelektronik setzen auf einen bestimmten Typ von dielektrischer Isolierung, bei der Muster von dielektrisch gefüllten Gräben von der Oberfläche des integrierten Schaltkreises bis in dessen Inneres reichen. Diese dielektrischen Isolierungen werden verwendet, um Bauelemente (z. B. einen bipolaren Transistor von einem anderen bipolaren Transistor) oder Abschnitte von Bauelementen (z. B. den Grundbereich des Kollektorbereiches in einem bipolaren Transistor) voneinander zu isolieren.
  • Ein Verfahren zur Bildung eines Substratkontaktes für eine Grabenstruktur wird in der folgenden Veröffentlichung beschrieben: IBM Technical Disclosure Bulletin, Band 25, Nr.12, Mai 1983, Seiten 6611-6614, von S.A. Abbas et al. Diese Veröffentlichung beschreibt die Bildung von einem vergrabenen Polysilizium-Leiter, der bis zu dem, P-Substrat für einen ohmschen, elektrischen Kontakt zu diesem Substrat reichen soll. Nachdem die Gräben und Kanalsperren gebildet und die Gräben mit einer Isolierschicht geschützt worden sind, wird der Boden der Gräben an den Stellen, an denen der Kontakt benötigt wird, geöffnet um die Kanalsperren freizulegen. Eine dünne Polysiliziumschicht wird zur totalen Abdeckung der Seitenwände und zur Schaffung eines Kontaktes mit dem Substrat chemisch aufgedampft. Es ist naheliegend, daß mit dieser Technik der durchreichende P+ Substratkontakt einen hohen Widerstand hat und für hochentwickelte bipolare Bauelemente nicht geeignet ist. Außerdem wurde ein parasitischer Polysilizium-Oxid-Siliziumkondensator geschaffen, der die Schaltkreisleistung herabsenken wird.
  • Eine Variante ist in der US-Patentschrift 4,256,514 beschrieben, die ebenfalls dem Anmelder dieser Erfindung gehört. Gemäß diesem Patent wird ein dotierter Polysiliziumzapfen verwendet, um den elektrischen Kontakt mit dem Substrat zu schaffen. Obwohl es dotiert wurde, ist jedoch das Polysilizium ein Material mit einem relativ hohen Widerstand, und ist diese Lösung ist nicht ganz zufriedenstellend, weil sie die Verwendung von breiten Gräben impliziert die ganz mit Polysilizium gefüllt sind, um den Widerstand des Zapfens zu reduzieren, was wiederum zu einer geringeren Integrationsdichte führt.
  • Darüberhinaus können aufgrund von erstens unterschiedlichen Temperaturkoeffizienten zwischen Polysilizium und Silizium, die zu unerwünschten Rissen in dem gefüllten Graben führen können, und zweitens aufgrund der sehr schlechten Ebenheit der erhaltenen Struktur aus dieser Lösung heraus weitere Probleme entstehen. Planheit ist ein Muß, wenn mehrschichtige Metallurgie (z. B. 4 Schichten) benötigt wird, um die Eingangs- und Ausgangsfunktionen von hochintegrierten Schaltkreisen sicherzustellen.
  • Eine weitere, alternative Lösung ist in "Plasma oxide filled deep dielectric isolation", von J.S. Basi et al, IBM Technical Disclosure Bulletin, Band 25 Nr. 8, vom Januar 1983, Seiten 4405 und 4406 beschrieben. Diese Veröffentlichung beschreibt ein Verfahren zur Bildung eines vergrabenen Leiters zur Durchkontaktierung zu dem P-Siliziumsubstrat eines Chips von der Oberfläche einer Epitaxialschicht. Durch Kurzschließen des Subkollektors mit dem P-Kanalstopper am Boden der Gräben und späteres, weiteres Kurzschließen mit der obersten Metallschicht über die Kollektordurchkontaktierung-Diffusion wird der Substratkontakt hergestellt. Deshalb ist es die Aufgabe des Metalles, den N&supmin;epitaxial- P-Substrat/P&spplus; Kanalstopperübergang kurzzuschließen.
  • In dieser Druckschrift (und ebenso in der zuvor erwähnten US-- Patentschrift 4,256,514) ist ein Teil des elektrisches Pfades zwischen dem Kontakt und dem Substrat aus einem hochdotierten Siliziummaterial hergestellt. Deshalb kann diese Lösung nicht als vollkommen zufriedenstellend betrachtet werden.
  • Es ist sehr wichtig zu bemerken, daß gemäß der Beschreibung dieser Veröffentlichung ein isotropes Ätzen zur Offenlegung aller Seitenwände eines Grabens durchzuführen ist. Deshalb wird bei allen Bauelementen nahe des Grabens der N&supmin; epitaxial - P&supmin; Substratübergang durch den Pt-Si-Kontakt kurzgeschlossen sein. Mit anderen Worten, all diese Bauelemente werden nur verwendet, um einen Substratkontakt zu schaffen und stehen deshalb für eine logische Implementation nicht mehr zur Verfügung. Dies führt zu einer nicht vernachlässigbaren Verschwendung von Siliziumoberfläche.
  • Deshalb liegt der Erfindung die Aufgabe zugrunde, ein Verfahren zur selektiven Exposition der Seitenwände eines Grabens zu schaffen, das eine ausgewählte Verarbeitung (Ätzung, Metallauftrag usw.) der Seitenwände erlaubt, was wiederum zu einer deutlichen Einsparung von Siliziumraum führen wird, so daß wiederum eine dichtere Anordnung als die gemäß dem Stand der Technik erreicht wird.
  • Es ist eine andere Aufgabe der Erfindung, ein Verfahren zur selektiven Exposition der Seitenwände eines Grabens und dessen Verwendung für die Herstellung von einem Substratkontakt aus Metall-Siliziden für mit Polymide gefüllte Gräben isolierter Anordnungen zu schaffen, die mit sehr schmalen Gräben kompatibel sind und somit die Integrationsdichte deutlich erhöhen.
  • Es ist eine weitere Aufgabe der Erfindung, ein Verfahren zur Bildung eines Substratkontaktes für mit Polyimid hoher Dichte gefüllte Gräben isolierter Anordnungen zu schaffen, welche eine metallische Auskleidung mit sehr geringen Widerstandskennwerten aufweisen.
  • Es ist noch eine weitere Aufgabe der Erfindung, ein Verfahren zur Bildung eines Substratkontaktes für durch einen Graben, der mit einem Polyimid hoher Dichte gefüllt ist, isolierte Anordnungen zu schaffen, welche die Planheit der Struktur deutlich verbessert.
  • Gemäß dem allgemeinsten Konzept der in den Ansprüchen definierten Erfindung wird hiernach ein allgemeines Verfahren zur selektiven Exposition der Seitenwände eines Grabens vorgeschlagen. Mit anderen Worten, eine Seitenwand wird zur weiteren Bearbeitung offen gelegt, während die andere passiviert bleibt.
  • Gemäß eines spezielleren Aspektes der Erfindung wird das Verfahren anschließend in Verbindung mit der Bildung einer Platin-Siliziumauskleidung beschrieben werden. Um einen Kontakt von der Oberfläche der Epitaxialschicht zum verdeckten Substrat herzustellen, wird durch einen Sputterauftrag aus Platin eine Platin- Siliziumauskleidung gebildet, allerdings nur auf einem Teil der Seitenwand und auf dem Boden eines Isoliergrabens.
  • Tiefe Gräben gemäß den gewünschten Mustern werden durch die N-Epitaxialschicht und einen N&spplus;-Subkollektorbereich in dem P&supmin; Substrat einer Siliziumstruktur erzeugt. Dort, wo ein Substratkontakt gebildet werden soll, bilden die Gräben einen zentralen Zapfen oder Mesa aus Siliziummaterial. Im allgemeinen ist es höchst wünschenswert, daß Kanalsperrbereiche gebildet werden, z. B. durch Ionenimplantationen von Boratomen auf dem Boden der Gräben. Anschließend werden SiO&sub2; und Si&sub3;N&sub4; Schichten auf der gesamten Struktur aufgetragen. Eine Substratkontaktmaske wird dann angelegt und so angeordnet, daß um die Seitenwände, die mit dem Zapfen korrespondierenden Gräben, der Boden der direkt daneben liegenden Gräben und die oberste Oberfläche des Zapfens selektiv offengelegt werden. Die zusammengesetzte SiO&sub2;/Si&sub3;N&sub4;-Schicht wird dann geätzt, um die Seitenwände des Zapfens, den Boden der direkt daneben liegenden Gräben und die oberste Oberfläche des Zapfens geöffnet zurückzulassen.
  • Platin wird vorzugsweise im Sputterverfahren aufgetragen, wobei alle Bereiche des Wafers gleichmäßig überdeckt werden. Nach dem Sintern wird das überschüssige Platin unter Verwendung einer chemischen Naßätzung (Aqua regia) entfernt. Platinsilizid bleibt allen offenen Kontakten zurück (am Boden der Gräben und auf der obersten Oberfläche des Zapfen) und es bedeckt die Seitenwände des Grabens, wobei es eine Metallsilizide-Auskleidung oder Kappe darstellt, die den Zapfen zumindest teilweise überdeckt. Diese Auskleidung verbindet die obere Oberfläche des Zapfens mit den implantierten Kanalsperrbereichen und bildet somit den gewünschten Substratkontakt. Gemäß den bekannten Standardtechniken wird dann Polyimid eingesetzt und in geeigneter Weise geätzt, um die Gräben zu füllen. Es ist ein wichtiger Punkt der Erfindung, daß die Isolationsgräben zwei Eigenschaften haben: 1. die klassische Isolation der das Bauelement enthaltenden Anordnungstasche (z. B. ein NPN-Transistor) und 2. wird durch eine durchgehende, dünne Metallauskleidung mit einem geringen Widerstand ein Zugang zu den verdeckten Substraten von der Oberfläche aus geschaffen.
  • Die beigefügten Zeichnungen bilden einen materiellen Teil der Offenbarung:
  • Die Fig. 1 bis 9 zeigen eine integrierte Struktur im Querschnitt, welche gemäß dem erfindungsgemäßen Verfahren hergestellt wird. Die Erfindung wird anhand der beigefügten Figuren erklärt werden.
  • Im folgenden wird die im wesentlichen aus einem Verfahren zur selektiven Exposition der Seitenwände eines Grabens bestehende Erfindung mit Bezug auf ein Verfahren für die Herstellung von einem Substratkontakt aus Metall-Siliziden für durch mit dielektrischem Material gefüllte Gräben isolierte Halbleiter-Bauelemente beschrieben. Jedoch sollte festgestellt werden, daß, auch verschiedene andere Ausführungsformen oder Anwendungen verwirklicht werden können.
  • Letztlich sollte noch festgestellt werden, daß obwohl verschiedene Dotierungen, Beschichtungs- und/oder Maskierungsschichten, Verarbeitungsbedingungen und dergleichen hierin vorgestellt werden, sich die Erfindung nicht hierauf beschränkt.
  • Die gewöhnliche bipolare Halbleiterherstellung wird durch die Bildung von Gräben und deren Passivierung mit einer zusammengesetzten Si&sub3;N&sub4;/SiO&sub2;-Schicht hergestellt.
  • Fig. 1 zeigt die ursprüngliche Struktur 10, die ein P&supmin;-Siliziumsubstrat 11 mit einer verdeckten N&spplus;-Subkollektor 12 und einer darauf befindliche N&supmin;-Epitaxialschicht 13 enthält.
  • Durch Ätzung durch die N&supmin;-Epitaxialschicht 13 und den N&spplus;-Subkollektor 12 hindurch wurden tiefe, schmale Gräben 14 und 15 in dem P&submin;-Substrat 11 gebildet. Viele bekannte Ätztechniken können zur Bildung der Gräben eingesetzt werden, wie es z. B. in dem US-Patent 4,381,953 von Hc et al dargestellt ist. Die Gräben sind ungefähr 6 Mikrometer tief und 2 Mikrometer breit. Die Gräben sind derart gestaltet, daß sie einen quadratisch gestalteten, zentralen Zapfen 16 oder Mesa zwischen den Gräben 14 und 15 abgrenzen (in orthogonaler Richtung sind keine weiteren Gräben dargestellt).
  • Nach der Bildung der Gräben wird durch thermische Oxidation Siliziumdioxid aufgewachsen, um eine SiO&sub2;-Schicht 17 mit einer Dicke im Bereich von 50 bis 300 nm zu schaffen.
  • Dann wird eine Standardionen-Transplantation durchgeführt und Bor wird auf dem Boden der Gräben eingeführt, um Kanalsperren 18 zu kreieren. Eine zusätzliche Schicht 19 aus Si&sub3;N&sub4; wird chemisch aufgedampft, um eine Dicke der Gesamtstruktur von 20 bis 150 nm zu erreichen. Selbstverständlich wurden zuvor aktive Bauelemente, wie z. B. bipolare Transistoren und/oder passive Bauelemente, in den verschiedenen isolierten epitaxialen Taschen wie z. B. 13a und 13b gebildet.
  • Diese wurden jedoch aus Gründen der Übersichtlichkeit nicht dargestellt.
  • Allerdings wurde keine Anordnung in der epitaxialen Tasche 13c gebildet, die dem, zentralen Zapfen (16) entspricht.
  • Dem Durchschnittsfachmann ist außerdem klar, daß zusammen mit den Gräben 14 und 15 auf der Oberfläche der Struktur viel mehr tiefe und schmale Gräben, die ein Isolationsmuster bilden, zu Isolationszwecken gebildet wurden. Es ist offensichtlich, daß die in Fig. 1 gezeigte Struktur nur durch konventionelle Fertigungstechniken erzielt wurde.
  • Wie nun in Fig. 2 gezeigt ist, wird zunächst ein organisches Unterlagsmaterial wie z. B. Polyimid (2,0 bis 4,0 um Dicke) durch eine Schleuderbeschichtung auf die Si&sub3;N&sub4;-Schicht 19 aufgetragen, um die Schicht 20 zu bilden. Eine anorganische Sperrschicht 21, z. B. SiOx, mit einer Dicke im Bereich von 100 bis 300 nm wird nachfolgend chemisch aufgedampft. Polyimid wird einem Fotolack vorgezogen, weil es den Graben lückenlos füllt, weil es optisch durchsichtig ist und somit eine exakte Maskenausrichtung erlaubt und schließlich, weil es während der Ablagerung gegenüber der Sperrschicht thermisch stabil ist. Dieser Schritt wird gefolgt von der Aufbringung eines herkömmlichen Fotolackes wie z. B. AZ 1350J (ein Handelsname der Shipley-Company) mittels Schleuderbeschichtung.
  • Die Fotolackschicht 22 wird gemäß einem gewünschten Muster durch eine Maske ultraviolettem Licht ausgesetzt (nicht dargestellt) und nachfolgend in herkömmlicher Weise entwickelt. Die Bildschicht 22 des Fotolacks ist typischerweise 0,7 bis 1,5 um dick, um die Belichtungsqualität zu optimieren. In dieser speziellen Ausführungsform ist es wichtig, daß die Öffnung 23 in der Bild-- Fotolackschicht 22 größer ist als der quadratisch gestaltete Zapfen, wie in Fig. 2 deutlich wird.
  • Dies wird nachfolgend sicherstellen, daß die gewünschten Abschnitte der Zapfen-Seitenwände, deren nächstliegenden Böden der Gräben und die oberste Oberfläche des Zapfens offengelegt wird.
  • Die folgenden, mit Bezug auf die Fig. 3 bis 5 beschriebenen Schritte werden typischerweise an Ort und Stelle, in einer Ätzvorrichtung zum reaktiven Ionenätzen mit parallelen Platten ausgeführt.
  • Das Ätzen von offengelegten Flächen der anorganischen Sperrschicht 21 erfolgt unter Verwendung von CF&sub4;. Erfolgt eine Überätzung von 50 bis 100% der Sperrschicht, um ein komplettes Entfernen in den offengelegten Bereichen sicherzustellen.
  • Typische Ätz-Parameter sind:
  • Leistungsdichte 0,24 Watt/cm²
  • Fluß (CF&sub4;) 30 Scm³/min (S steht für Standard)
  • Druck 5,3 Pa (40 um)
  • Ätzrate SiOx 45 nm/min.
  • Ätzrate Polyimid 32,5 nm/min.
  • Die erhaltene Struktur ist in Fig. 3 gezeigt. Die entfernten Abschnitte der anorganischen Sperrschicht entsprechen der Öffnung 23 der Bild-Fotolackschicht 22.
  • Aus später erklärten Gründen wird die reaktive Ionenätzung der organischen Unterlage 20 in einer O&sub2;-Umgebung in vorzugsweise zwei Verfahrensschritten erreicht. Zunächst wird das Unterlagsmaterial unter den folgenden, komplett anisotropischen Bedingungen bis auf den Boden des Grabens geätzt:
  • Leistungsdichte 0,17 Watt/cm²
  • Druck 0,4 Pa (3 um)
  • Fluß O&sub2; 100 Scm³/min.
  • Ätzrate SiOx 0,7 nm/min.
  • Ätzrate Polyimid 75 nm/min.
  • Selektivität von N 100 : 1 ist erreicht, so daß die vollständige Entfernung von 8 bis 10 um Polyimid bei geringer Erosion (N 100 nm) der SiOx-Sperrschicht 21 ermöglicht wird. Der zweite Schritt des Verfahrens zielt auf die Reinigung einer Seitenwand, zur Entfernung von zurückgebliebenem Unterlagsmaterial bei Seitenwänden des Grabens, die eine negative Abschrägung haben. Der gesamte Schichtabtrag beträgt 100 bis 300 nm. Die Ätzbedingungen sind dabei:
  • Leistungsdichte 0,23 Watt/cm²
  • Druck 6,7 Pa (50um)
  • Fluß O&sub2; 30 Scm³/min.
  • Ätzrate Polyimid 200 nm/min.
  • Die Hinterschneidungen der Sperrschicht 21, welche nun die Öffnung 23 definieren, sind das Ergebnis des Seitenwand-Reinigungsschrittes.
  • Die verbliebenen Abschnitte der Lackschicht 22 werden entfernt, während die offengelegte organische Unterlagsschicht in dem 02 Plasma RIE geätzt wurde, wobei nur der zentrale Zapfen 16 und ein bedeutender Abschnitt des Bodens der Gräben, welcher den Seitenwänden des zentralen Zapfens benachbart ist, ungeschützt blieben.
  • Wie bereits zuvor erwähnt, wird die Ätzung der offen gelegten Abschnitte der Si&sub3;N&sub4; Schicht 19 im Anschluß an die Sperr- und Unterlagsätzschritte an Ort und Stelle durchgeführt. Der Ätzprozeß ist "Halbisotrop", falls in einer Ätzvorrichtung zum reaktiven Ionenätzen mit parallelen Platten wie folgt geätzt wird:
  • Leistungsdichte 0,23 Watt/cm²
  • Druck 26,7 Pa (200 um)
  • Fluß (CF&sub4;+10% O&sub2;) 150 Scm³/min.
  • Ätzrate Si&sub3;N&sub4; 70 nm/min.
  • Ätzrate SiO&sub2; 40 nm/min.
  • Ätzrate Polyimid 45 nm/min.
  • Dieser Verfahrensschritt ist von spezieller Bedeutung. Vollisotrope Si&sub3;N&sub4;-Ätzprozesse sind in dieser Struktur nicht durchführbar, weil die mechanischen Spannungen in der organischen Unterlage zur Trennung der Unterlage von der Si&sub3;N&sub4;- Grabenauskleidung führen würden. Isotrope Prozesse resultieren in Ätzverlängerungen über das definierte Bild in der Unterlage hinaus. Die unterliegende thermische SiO&sub2;-Schicht dient als Ätzstopper, um eine Beschädigung des Siliziums zu verhindern. Die erzielte Struktur ist in Fig. 5 gezeigt.
  • Fig. 6 zeigt, daß die Sperrschicht 21 aus SiOx in einer Lösung aus 10:1 H&sub2;O:HF aufgelöst wird, welche das SiOx N fünf mal schneller entfernt als das thermisch aufgewachsene SiO&sub2;, das die Schicht 17 bildet. Die Unterlage 20 wird dann unter Verwendung herkömmlicher O&sub2;-Verasch-Verfahren in einem fast ähnlichen Plasmaätzer entfernt. Die offen gelegten Abschnitte der thermischen SiO&sub2;-Schicht 17 werden schließlich unter Verwendung einer HF-Pufferlösung geätzt, während die verbleibenden Abschnitte der Si&sub3;N&sub4; Überzugsschicht 19 als Maske für diesen Schritt dienen. Dieses vervollständigt den Seitenwand-Bildprozeß, welcher die Seitenwände und die Böden der den zentralen Zapfen umschließenden Gräben 14 und 15 selektiv offenlegt. Schließlich sind nur die Seitenwände den zentralen Zapfens, die Abschnitte des Bodens der Gräben, welche sich den Seitenwänden anschließen und die obere Oberfläche des Zapfens offengelegt und zur weiteren Verarbeitung bereit.
  • Eine dünne Schicht 24 aus einem geeigneten Kontaktmetall ist auf der gesamten Struktur im Sputterverfahren abgelagert. Ein Silizid-bildendes Metall aus der Gruppe Platin, Paladium und dergleichen wird ausgewählt. Das bevorzugte Metall mit einer Dicke im Bereich von 30 bis 100 nm ist Platin.
  • Das bevorzugte Verfahren ist die Sputterablagerung, weil das Metall im Gegensatz zu anderen Techniken, wie z. B. den Vakuumauftrag, sowohl auf der horizontale als auch auf der vertikalen Oberfläche der Struktur abgelagert wird. Mit anderen Worten, das Metall wird gleichmäßig alle offengelegten Bereiche der Struktur überdecken. Fig. 7 stellt die Struktur in dieser Phase dar.
  • Anschließend wird die Struktur auf ca. 550ºC erhitzt um, wo immer die Platinschicht 24 das Silizium berührt, durch Sinterung eine Platin-Silizid-Schicht 25 zu erzeugen. Nicht umgewandeltes Platin wird durch Naßätzung entfernt (in Aqua regia). Fig. 8 zeigt das Ergebnis dieses Prozesses, wobei ein Platin-Silizid-- Kontakt mit dem Kanalstopper 18 am Boden des Grabens und mit allen horizontalen und vertikalen Oberflächen des Zapfens erzeugt wird, der die einen metallischen Überzug oder eine Kappe 25 bildet, die den Siliziumzapfen 16 vollständig bedeckt und welcher einen verdeckten ohmschen Kontakt mit dem P-Substrat 11 durch den Kanalstopper 18 schafft.
  • Polyimid-Material 26 wird im Schleuderverfahren aufgetragen um die Gräben zu füllen. Es wird bei 400ºC gebacken und gemäß Fig. 9 durch reaktives Ionenätzen im O&sub2;-Plasma bearbeitet. Der horizontale Teil der Pt-Si-Schicht, der offengelegt bleibt (siehe Nummer 25a) wird in dem darauffolgenden Metallisierungsschritt als Substratkontakt verwendet.
  • Zusätzlich zu den Substrat-Kontakten durch herkömmliche Ablagerung, Litographie und Ätztechniken werden nun elektrische Kontakte zu den Elementen wie NPN-Transistoren, Dioden, Widerstände ... hergestellt.

Claims (21)

1. Verfahren zum selektiven Exponieren der gewünschten Abschnitte eines passivierten Grabens (14, 15), der in einer Halbleiterstruktur (10) ausgebildet ist, welches die folgenden Schritte enthält:
Ablagern eines Unterlagenmaterials, um zum Bedecken der Struktur und zum Füllen des Grabens eine Unterlagenschicht (20) zu bilden;
Ablagern einer Barriereschicht (21) über der Unterlagenschicht;
Bilden eines Musters auf der Barriereschicht (21), um zumindest eine Öffnung auszubilden, welche die Struktur und den Grabenbereich lediglich teilweise überlappt, wodurch die ihr benachbarten, gewünschten, zu exponierenden Abschnitte der Seitenwände, des Grabenbodens und der oberen Oberfläche der Struktur eingezeichnet werden;
anisotropes Ätzen des durch die Öffnung exponierten Unterlagenmaterials, wodurch die gewünschten Abschnitte für die weitere Bearbeitung selektiv exponiert werden.
2. Verfahren nach Anspruch 1, bei welchem das Unterlagenmaterial ein organisches Material ist.
3. Verfahren nach Anspruch 2, bei welchem die Barriereschicht (21) aus einem anorganischen Material wie SiOx gebildet ist.
4. Verfahren nach Anspruch 3, bei welchem der Schritt der Musterbildung einen üblichen photolithographischen Schritt beinhaltet, mit einem Überätzen der Barriereschicht, um deren vollständige Entfernung in dem exponierten Bereich sicherzustellen.
5. Verfahren nach Anspruch 4, bei welchem der Schritt des vollständigen Ätzens des Unterlagenmaterials in einer Ätzvorrichtung zum reaktiven Ionenätzen mit parallelen Platten in einem O&sub2;-Plasma durchgeführt wird.
6. Verfahren nach Anspruch 5, bei welchem dieser Schritt ein zweistufiges Verfahren ist, das ein erstes anisotropes Ätzen beinhaltet, um das Unterlagenmaterial bis zu dem Boden des Grabens zu entfernen, dem eine Reinigungsstufe folgt, um dort, wo Seitenwände eine negative Schräge haben, zurückgehaltenes Unterlagenmaterial zu entfernen, wobei die letztgenannte Stufe bei einem höheren Druck durchgeführt wird.
7. Verfahren nach Anspruch 6, bei welchem die Arbeitsbedingungen des genannten zweistufigen Verfahrens die folgenden sind:
1) Leistungsdichte 0,17 Watt cm²
Druck 0,4 Pa (3 um)
Fluß 100 Standard cm³/min
Ätzrate SiOx 0,7 nm/min
Ätzrate Polyimid 75 nm/min
2) Leistungsdichte 0,23 Watt/cm²
Druck 6,7 Pa (50 um)
Fluß (O&sub2;) 30 Standard cm³/min
Ätzrate Polyimid 200 nm/min
8. Verfahren nach Anspruch 1, bei welchem der Graben mittels einer zusammengesetzten SiO&sub2;/Si&sub3;N&sub4;-Schicht (17, 19) passiviert ist.
9. Verfahren nach Anspruch 8, bei welchem die einen Teil der zusammengesetzten Maskierungsschicht bildenden, exponierten Gebiete der Si&sub3;N&sub4;-Schicht entfernt werden, um die darunter liegende SiO&sub2;-Schicht zu exponieren.
10. Verfahren nach Anspruch 9, bei welchem das genannte Entfernen in einem CF&sub4;+10% O&sub2;-Plasma bei folgenden Ätzbedingungen durchgeführt wird:
Leistungsdichte 0,23 Watt/cm²
Druck 26,7 Pa (200 um)
Fluß CF&sub4;+10% O&sub2; 150 Standard cm³/min
Ätzrate Si&sub3;N&sub4; 70 nm/min
Ätzrate SiO&sub2; 40 nm/min
Ätzrate Polyimid 45 nm/min
11. Verfahren nach Anspruch 10, bei welchem die verbliebenen Abschnitte der Barriereschicht in einer 10:1, H&sub2;O:HF-Lösung entfernt werden.
12. Verfahren nach Anspruch 11, bei welchem die exponierten Abschnitte der SiO&sub2;-Schicht in einer HF-Pufferlösung entfernt werden.
13. Verfahren nach Anspruch 12, bei welchem der Graben Teil eines Musters von Isoliergräben ist, um Elemente oder einen Teil von Elementen zu isolieren.
14. Verfahren nach Anspruch 13, bei welchem die Struktur aus einem P-Siliziumsubstrat (11) besteht, auf welchem sich ein N+- Subkollektor (12) und eine N-Epitaxialschicht (13) befinden, und die Gräben durch den Subkollektor und die Epitaxialschicht hindurch in das Substrat hinein ausgeformt ist.
15. Verfahren nach Anspruch 13, bei welchem der Boden der Gräben mit Kanalsperrbereichen (18) versehen ist.
16. Verfahren nach Anspruch 15, bei welchem das Muster der Gräben einen zentralen Zapfen (16) aus Silizium definiert, bei dem alle Seitenwände, die hierzu benachbarten Grabenböden und seine obere Oberfläche exponiert sind.
17. Verfahren nach Anspruch 16, welches weiters die folgenden Schritte beinhaltet:
überdecktes Ablagern einer Schicht (25) eines ein Silicid bildenden Metalls;
Sintern der Struktur, um überall dort, wo das Metall Silizium berührt, ein Metallsilicid zu bilden; und
Entfernen des nicht reagiert habenden Metalls, wobei eine Metallsilicidabdeckung belassen wird, welche den Zapfen und Kanalsperrbereich bedeckt, wodurch ein elektrischer Kontakt zwischen der Oberseite der Struktur und dem Substrat geschaffen wird.
18. Verfahren nach Anspruch 17, bei welchem der Ablagerungsschritt durch Sputtern durchgeführt wird.
19. Verfahren nach Anspruch 18, bei welchem das Metall Platin oder Palladium ist.
20. Verfahren nach Anspruch 19, welches ferner den Schritt beinhaltet, daß die Gräben mit Polyimid gefüllt werden und das überschüssige Polyimid in einem O&sub2;-Plasma einem reaktiven Ionenätzen unterworfen wird, um den Oberteil der Metallsilicidabdeckung zwecks Verwendung als Substratkontakt freigelegt zu lassen.
21. Verfahren nach einem der vorgehenden Ansprüche, bei welchem das Unterlagenmaterial ein aus der Polyimdigruppe ausgewähltes organisches Material ist.
DE8585106828T 1984-06-29 1985-06-03 Verfahren zur selektiven exposition der seitenwaende eines grabens und dessen verwendung fuer die herstellung von einem substratkontakt aus metallsiliziden mit dielektrischem material gefuellten graeben isolierter anordnungen. Expired - Fee Related DE3586554T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/626,271 US4549927A (en) 1984-06-29 1984-06-29 Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices

Publications (2)

Publication Number Publication Date
DE3586554D1 DE3586554D1 (de) 1992-10-01
DE3586554T2 true DE3586554T2 (de) 1993-04-08

Family

ID=24509683

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8585106828T Expired - Fee Related DE3586554T2 (de) 1984-06-29 1985-06-03 Verfahren zur selektiven exposition der seitenwaende eines grabens und dessen verwendung fuer die herstellung von einem substratkontakt aus metallsiliziden mit dielektrischem material gefuellten graeben isolierter anordnungen.

Country Status (4)

Country Link
US (1) US4549927A (de)
EP (1) EP0166983B1 (de)
JP (1) JPS6118147A (de)
DE (1) DE3586554T2 (de)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4589193A (en) * 1984-06-29 1986-05-20 International Business Machines Corporation Metal silicide channel stoppers for integrated circuits and method for making the same
US4890145A (en) * 1984-08-31 1989-12-26 Texas Instruments Incorporated dRAM cell and array
JPS61191043A (ja) * 1985-02-20 1986-08-25 Toshiba Corp 半導体装置
US4648173A (en) * 1985-05-28 1987-03-10 International Business Machines Corporation Fabrication of stud-defined integrated circuit structure
US4674173A (en) * 1985-06-28 1987-06-23 Texas Instruments Incorporated Method for fabricating bipolar transistor
NL8502765A (nl) * 1985-10-10 1987-05-04 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
US4824797A (en) * 1985-10-31 1989-04-25 International Business Machines Corporation Self-aligned channel stop
US4753866A (en) * 1986-02-24 1988-06-28 Texas Instruments Incorporated Method for processing an interlevel dielectric suitable for VLSI metallization schemes
US4725562A (en) * 1986-03-27 1988-02-16 International Business Machines Corporation Method of making a contact to a trench isolated device
DE3736531A1 (de) * 1986-10-30 1988-05-11 Mitsubishi Electric Corp Verfahren zur herstellung einer halbleitereinrichtung
US4980747A (en) * 1986-12-22 1990-12-25 Texas Instruments Inc. Deep trench isolation with surface contact to substrate
DE3715232A1 (de) * 1987-05-07 1988-11-17 Siemens Ag Verfahren zur substratkontaktierung bei der herstellung von durch isolationsgraeben getrennten bipolartransistorschaltungen
US4835115A (en) * 1987-12-07 1989-05-30 Texas Instruments Incorporated Method for forming oxide-capped trench isolation
US4914740A (en) * 1988-03-07 1990-04-03 International Business Corporation Charge amplifying trench memory cell
US4970689A (en) * 1988-03-07 1990-11-13 International Business Machines Corporation Charge amplifying trench memory cell
JPH02271535A (ja) * 1988-12-28 1990-11-06 Synergy Semiconductor Corp バイポーラ構造における基板タップ及びこの製造方法
US5106777A (en) * 1989-09-27 1992-04-21 Texas Instruments Incorporated Trench isolation process with reduced topography
CH681677B5 (fr) * 1991-02-05 1993-11-15 Complications Sa Procédé d'initialisation du calendrier perpétuel d'un chronographe analogique à quartz et chronographe à quartz pour sa mise en oeuvre.
US5096849A (en) * 1991-04-29 1992-03-17 International Business Machines Corporation Process for positioning a mask within a concave semiconductor structure
US5433794A (en) * 1992-12-10 1995-07-18 Micron Technology, Inc. Spacers used to form isolation trenches with improved corners
US5455064A (en) * 1993-11-12 1995-10-03 Fujitsu Limited Process for fabricating a substrate with thin film capacitor and insulating plug
US5604159A (en) 1994-01-31 1997-02-18 Motorola, Inc. Method of making a contact structure
US5681776A (en) * 1994-03-15 1997-10-28 National Semiconductor Corporation Planar selective field oxide isolation process using SEG/ELO
US5872044A (en) * 1994-06-15 1999-02-16 Harris Corporation Late process method for trench isolation
US5668018A (en) * 1995-06-07 1997-09-16 International Business Machines Corporation Method for defining a region on a wall of a semiconductor structure
AUPN606395A0 (en) * 1995-10-19 1995-11-09 Unisearch Limited Metallization of buried contact solar cells
DE19630050B4 (de) * 1996-07-25 2005-03-10 Infineon Technologies Ag Herstellverfahren für eine Lackmaske auf einem Substrat mit einem Graben
US6479368B1 (en) * 1998-03-02 2002-11-12 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device having a shallow trench isolating region
US6074903A (en) * 1998-06-16 2000-06-13 Siemens Aktiengesellschaft Method for forming electrical isolation for semiconductor devices
US6300666B1 (en) 1998-09-30 2001-10-09 Honeywell Inc. Method for forming a frontside contact to the silicon substrate of a SOI wafer in the presence of planarized contact dielectrics
US6100200A (en) * 1998-12-21 2000-08-08 Advanced Technology Materials, Inc. Sputtering process for the conformal deposition of a metallization or insulating layer
US6537912B1 (en) 2000-08-25 2003-03-25 Micron Technology Inc. Method of forming an encapsulated conductive pillar
US6724798B2 (en) 2001-12-31 2004-04-20 Honeywell International Inc. Optoelectronic devices and method of production
JP3967193B2 (ja) * 2002-05-21 2007-08-29 スパンション エルエルシー 不揮発性半導体記憶装置及びその製造方法
US7262089B2 (en) * 2004-03-11 2007-08-28 Micron Technology, Inc. Methods of forming semiconductor structures
EP1787327A4 (de) * 2004-06-04 2010-09-08 Newsouth Innovations Pty Ltd Dünnfilm-solarzellen-verbindung
US7002190B1 (en) * 2004-09-21 2006-02-21 International Business Machines Corporation Method of collector formation in BiCMOS technology
US7679130B2 (en) * 2005-05-10 2010-03-16 Infineon Technologies Ag Deep trench isolation structures and methods of formation thereof
US7982284B2 (en) * 2006-06-28 2011-07-19 Infineon Technologies Ag Semiconductor component including an isolation structure and a contact to the substrate
KR100853193B1 (ko) * 2007-01-08 2008-08-21 삼성전자주식회사 반도체 소자 및 그 형성방법
US7691734B2 (en) * 2007-03-01 2010-04-06 International Business Machines Corporation Deep trench based far subcollector reachthrough
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8338265B2 (en) 2008-11-12 2012-12-25 International Business Machines Corporation Silicided trench contact to buried conductive layer
US8647945B2 (en) 2010-12-03 2014-02-11 International Business Machines Corporation Method of forming substrate contact for semiconductor on insulator (SOI) substrate
US9236326B2 (en) * 2014-04-25 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabricating method thereof
US9324632B2 (en) 2014-05-28 2016-04-26 Globalfoundries Inc. Semiconductor structures with isolated ohmic trenches and stand-alone isolation trenches and related method
CN115382743B (zh) * 2021-05-24 2023-08-22 成宏能源股份有限公司 形成具有涂层的结构的方法及具有涂层的结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3381182A (en) * 1964-10-19 1968-04-30 Philco Ford Corp Microcircuits having buried conductive layers
US4118728A (en) * 1976-09-03 1978-10-03 Fairchild Camera And Instrument Corporation Integrated circuit structures utilizing conductive buried regions
US4149177A (en) * 1976-09-03 1979-04-10 Fairchild Camera And Instrument Corporation Method of fabricating conductive buried regions in integrated circuits and the resulting structures
DE2926874A1 (de) * 1979-07-03 1981-01-22 Siemens Ag Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie
JPS5673446A (en) * 1979-11-21 1981-06-18 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device
DE3275447D1 (en) * 1982-07-03 1987-03-19 Ibm Deutschland Process for the formation of grooves having essentially vertical lateral silicium walls by reactive ion etching
US4589193A (en) * 1984-06-29 1986-05-20 International Business Machines Corporation Metal silicide channel stoppers for integrated circuits and method for making the same
US4663832A (en) * 1984-06-29 1987-05-12 International Business Machines Corporation Method for improving the planarity and passivation in a semiconductor isolation trench arrangement

Also Published As

Publication number Publication date
EP0166983B1 (de) 1992-08-26
EP0166983A3 (en) 1989-03-08
JPH0362024B2 (de) 1991-09-24
DE3586554D1 (de) 1992-10-01
EP0166983A2 (de) 1986-01-08
US4549927A (en) 1985-10-29
JPS6118147A (ja) 1986-01-27

Similar Documents

Publication Publication Date Title
DE3586554T2 (de) Verfahren zur selektiven exposition der seitenwaende eines grabens und dessen verwendung fuer die herstellung von einem substratkontakt aus metallsiliziden mit dielektrischem material gefuellten graeben isolierter anordnungen.
DE4235534C2 (de) Verfahren zum Isolieren von Feldeffekttransistoren
DE102005033916B4 (de) Ausrichtung eines MTJ-Stapels an Leiterbahnen in Abwesenheit von Topographie
EP0010596B1 (de) Verfahren zur Ausbildung von Maskenöffnungen bei der Herstellung von Halbleiteranordnungen
DE102005034386B4 (de) Tiefe Justiermarken auf Rand-Chips zum anschließenden Ausrichten von opaken Schichten
DE3327301C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE102005030585B4 (de) Halbleiterbauelement mit einem vertikalen Entkopplungskondensator und Verfahren zu seiner Herstellung
DE69930839T2 (de) Herstellungsmethode für eine elekttronische anordnung mit organischen schichten
DE102013108987B4 (de) Halbleitervorrichtung und Verfahren zum Ausbilden einer Halbleitervorrichtung
DE69824481T2 (de) Verfahren zur Herstellung von FET-Bauelementen mit flacher,maskenloser Grabenisolation
DE3784958T2 (de) Seitenwanddistanzschichten zur Spannungsaufnahme und Isolierung von CMOS Schaltungen und Herstellungsverfahren.
DE3437512C2 (de) Integrierte Halbleiterschaltung mit Isolationsbereichen und Verfahren zu ihrer Herstellung
DE4420365C2 (de) Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung
DE10360537B4 (de) Verfahren zum Ausbilden tiefer Isolationsgräben bei der Herstellung integrierter Schaltungen
DE102018202253B4 (de) Verfahren zum Ätzen einer Tiefgrabenisolationsstruktur mit einem in einem Zwischenebenen-Dielektrikumsmaterial endenden Luftspalt und zugehörige Strukturen
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE4444776C2 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur
DE3783608T2 (de) Planarizierungsverfahren fuer die herstellung von kontaktloechern in siliziumkoerpern.
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
EP0453644B1 (de) Verfahren zur Herstellung einer Öffnung in einem Halbleiterschichtaufbau und dessen Verwendung zur Herstellung von Kontaktlöchern
DE19836164A1 (de) Verfahren zum Isolieren von Bereichen einer integrierten Schaltung und Vorrichtung umfassend eine integrierte Schaltung mit isolierten Bereichen
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE102015117230B4 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE43244T1 (de) Statische fet-flip-flop-speicherzelle mit einer einzigen polykristallinen siliziumschicht.
DE19840385C2 (de) Verfahren zm Isolieren von Bereichen eines integrierten Schaltkreises und Halbleiterbaustein mit integriertem Schaltkreis

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee