DE3784958T2 - Seitenwanddistanzschichten zur Spannungsaufnahme und Isolierung von CMOS Schaltungen und Herstellungsverfahren. - Google Patents

Description

Technisches Gebiet
• Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Ausbildung vollständig eingebetteter Isolationsbereiche bei einem Halbleiter zur Herstellung integrierter CMOS-Schaltungen und auf die sich daraus ergebende vollständig isolierte Halbleiterstruktur
• In integrierten CMOS-Schaltungen ist eine Isolation des Typs mit vollständig eingebettetem Oxid (ROX) um aktive Bauelemente herum, bei der die Feldoxidoberfläche ungefähr auf gleicher Höhe mit der Oberfläche des aktiven Si-Bauelementgebietes liegt, aus mehreren Gründen wünschenswert. Erstens ist die Waferoberfläche, die sich bei Verwendung einer derartigen vollständigen ROX-Isolation ergibt, eben. Demgemäß treten beim Design und bei späteren Prozeßschritten keine die Topographie betreffenden Probleme auf. Zweitens verhindert das vollständig eingebettete Feldoxid, wenn es tief genug liegt, den Latch-up-Effekt in den CMOS-Schaltungen.
• Ein bedeutsames Problem bei der Verwendung einer Isolation des Typs mit vollständig eingebettetem Oxid besteht darin, daß die Oxidisolation zur Ausbildung von Spannungsrissen tendiert. Typischerweise wird die Oxidisolationsschicht, wenn sie erwärmt wird, versuchen, sich auszudehnen. Der Ausdehnungskoeffizient für das Oxid ist jedoch im allgemeinen von jenem der Silizium- Mesas, die die aktiven Bauelemente beinhalten, verschieden. Zum Beispiel besitzt ein TEOS-Isolationsbereich einen höheren Ausdehnungskoeffizienten als Silizium und wird versuchen, sich bei Erwärmung mehr als eine Silizium-Mesa auszudehnen. So wird nach einem Erwärmungszyklus über große Gebiete des TEOS Spannung in die TEOS-Isolationsschicht eingebaut werden. Diese eingebaute Spannung in der TEOS-Isolationsschicht kann ziemlich beträchtlich sein und zu Spannungsrissen führen. Diese Spannungsrisse ermöglichen es Verunreinigungen, während nachfolgender Chipfertigungsschritte in das Bauelement einzudringen und so einen Chipausfall zu verursachen.
• Eine Lösung dieses Problems ist in r EP-A-138517 angegeben. Gemäß dieser Druckschrift enthält ein integriertes CMOS-Schaltungsbauelement, das einen Latch-up zwischen eng beabstandeten n-Kanal- und p-Kanal-FETs des Bauelementes vermeidet, einen im Halbleitersubstrat zwischen den FETs erzeugten Graben, der den Latch-up verhindert. Der Graben ist im wesentlichen vollständig mit einem festen dielektrischen Material gefüllt, das im wesentlichen frei von Risse verursachenden Hohlräumen ist, und erreicht eine geringe Breite, da der Winkel zwischen der Grabenseitenwand und einer zur Substratoberfläche gezogenen Senkrechten größer als oder gleich ungefähr 5 Grad, aber kleiner als ungefähr 10 Grad ist.
• Die Neigung des Chips, im Oxidisolationsbereich Spannungsrisse zu bilden, wird mit zunehmender Tiefe des der Mesa benachbarten Mesagrabens merklich erhöht. Es ist jedoch wünschenswert, die Tiefe dieses Grabens und somit die Länge der Mesaseitenwände zu erhöhen, um die Länge des elektrischen Pfades zu vergrößern, der über Oberflächeninversion gebildet werden müßte, um einen elektrischen Kurzschluß zwischen benachbarten Mesas zu erhalten. Dieses Vertiefen der Gräben und Verlängern der Seitenwände wird durch die oben beschriebenen Spannungsrisse, die sich im Oxidisolationsbereich bilden, schwer behindert.
• Die oben erwähnte Oberflächeninversion, d. h. die Inversion der Schichtleitfähigkeit, ist ein besonders in Bauelementen, die eine vollständig eingebettete Oxidisolation verwenden, vorherrschendes Problem. Sie neigt dazu, an den Kanten von Kanalbauelementen aufzutreten, die die gleiche Dotierleitfähigkeit wie das darunterliegende Substrat aufweisen und den Isolationsbereichen benachbart sind, und kann erwartet werden, wenn das Dotierungsniveau für die Bauelemente nicht genügend hoch ist. Zum Beispiel kann in den dem vollständig eingebetteten Oxid benachbarten p- Mesakanten eine Oberflächeninversion zu einem n-Leitfähigkeitstyp auftreten, wenn ein n-Kanal-Bauelement in einer p-dotierten Mesa auf einem p&spplus;-dotierten Substrat angeordnet ist. Diese Oberflächeninversion liefert einen Strompfad von einem n-dotierten Source- oder Drainbereich des n-Kanal-Bauelementes entlang der invertierten Kante der p-Mesa unter der Polysilizium- oder Metall-Gate-Elektrode zum anderen n&spplus;-Diffusionsbereich und verursacht so einen elektrischen Kurzschluß. Zudem kann sie, wenn die Substratdotierung nicht hoch genug ist, Ladungen zu anderen Bauelement-Diffusionsbereichen durchlassen.
• Eine Oberflächeninversion wird durch eine Anzahl von Faktoren verursacht. Erstens existiert typischerweise eine erhöhte Zahl von Oberflächenzuständen an der Grenzschicht zwischen einem SiO&sub2;- Isolationsbereich und Si-Mesaseitenwänden. Diese zusätzlichen Oberflächenzustände können Ladungen einfangen und somit die Schwelle für eine Oberflächeninversion erniedrigen. Ein zweiter Faktor, der zu einer Oberflächeninversion führt, besteht in dem Überhandnehmen von Verunreinigungen im SiO&sub2;-Isolationsbereich. Ein weiterer Grund für eine Oberflächeninversion liegt im Unterschied zwischen den Austrittsarbeiten des SiO&sub2;-Isolationsbereichs und der Si-Mesas sowie des Substrats (aufgrund der Unterschiede in den Ferminiveaus dieser Materialien). Dieser Unterschied in der Austrittsarbeit verursacht eine Ladungsumordnung an der SiO&sub2;- Mesa-Grenzschicht, die die Mesaseitenwand-Grenzschicht für Verarmung und Inversion anfällig macht. Zusätzlich verwenden die Design-Entwickler, da die SiO&sub2;-Isolationsbereiche isolieren, die Oberfläche über diesen Bereichen zur Verlegung von Verdrahtungsleitungen für benachbarte CMOS-Schaltungen. Es ist möglich, daß die durch den in diesen Verdrahtungsleitungen fließenden Strom verursachten elektrischen Felder Oberflächeninversionen an den Böden der Gräben und an den Seitenwänden der Mesas, die den SiO&sub2;- Isolationsbereichen benachbart sind, hervorrufen.
• Um dieses Problem der Oberflächeninversion in einem n-Kanal-Bauelement zu lösen, wird typischerweise eine p&spplus;-Dotierungsschicht an der Mesaseitenwand hinzugefügt. Eine Dotierung dieser Mesaseitenwand ist jedoch sehr schwierig, da die Oberfläche annähernd vertikal ist. Bei der verwendeten Dotierungstechnik handelt es sich normalerweise um Ionenimplantation mit einem Elektronenstrahl, der fast vertikal auf das Bauelement einfällt.
• Um diese Ionenimplantation der Mesaseitenwand zu erleichtern, muß die Seitenwand in einem ziemlich beträchtlichen Maße, d. h. in der Größenordnung von 450, geschrägt sein. Ein typisches Beispiel für eine derartige Mesaseitenwand-Schrägung zur Erleichterung der Bildung der dotierten Seitenwandbereiche ist in der US-Patentschrift Nr. 4.054.895 von W.B. Ham dargelegt. Im Ham- Patent sind die Kantenbereiche einer einen n-Kanal-IGFET enthaltenden Mesa selektiv dotiert, um zur Verhinderung einer Inversion p&spplus;-Dotierungsgebiete entlang der Seitenwände zu bilden.
• Dieser Typ einer schrägen Mesaseitenwand weist einen beträchtlichen Nachteil auf, da er dazu zwingt, die verschiedenen Mesas weiter auszudehnen, als das normalerweise mit vertikalen Mesaseitenwänden der Fall wäre. Demgemäß haben derartige schräge Mesaseitenwände einen ungünstigen Einfluß auf die für einen gegebenen CMOS-Chip mögliche Packungsdichte. Außerdem hat die Ionenimplantation auf eine schräge Oberfläche eine geringe Effizienz. Schließlich ist die Bildung einer schrägen Oberfläche nicht einfach; sie erfordert typischerweise sorgfältig gesteuerte anisotrope Naßätzungen.
• Die Erfindung gemäß der Ansprüche ist dazu vorgesehen, die oben beschriebenen Nachteile zu beheben. Sie löst das Problem von sich in den vollständig eingebetteten Oxidisolationsbereichen bildenden Spannungsrissen, während sie gleichzeitig die Bildung von Kanalstopps mittels Diffusion in die Mesaseitenwände erlaubt.
Zusammenfassung der Erfindung
• Kurz gefaßt beinhaltet die Erfindung ein Verfahren zur Bildung vollständig isolierter Halbleiterbereiche für die Herstellung integrierter CMOS-Schaltungen, welches die folgenden Schritte aufweist: Bilden von Gräben in bestimmten Gebieten eines Halbleitersubstrats mit einem ersten Leitfähigkeitstyp, wobei die Gräben einen Boden, Ecken und im wesentlichen vertikale Seitenwände besitzen, die Seitenwände die Wände von Mesas bilden und die Mesas obere Flächen besitzen; Bilden von Seitenwanddistanzschichten, die aus einem isolierenden Material bestehen, das mit einem Dotierstoff des ersten Leitfähigkeitstyps dotiert ist, um eine niedrige Viskosität zu haben, lediglich an ausgewählten Seitenwänden, die Mesas bilden, welche dazu ausersehen wurden, daß in ihnen Kanalbauelemente mit der zum ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeit gebildet werden, sowie auf einem Abschnitt des den ausgewählten Seitenwänden benachbarten Grabenbodens; Füllen der Gräben mit einem Isolatormaterial, dessen Viskosität größer ist als die Viskosität des Materials der Seitenwanddistanzschicht; und Erwärmen der Struktur, bis der Dotierstoff der Seitenwanddistanzschicht von der Seitenwanddistanzschicht in die Mesawände hinein diffundiert, um in den dazu bestimmten Mesawänden Kanalstopps zu bilden.
• In einer bevorzugten Ausführungsform beinhaltet der Schritt zur Bildung der Seitenwanddistanzschicht die folgenden Schritte: Bilden einer ersten Isolatorschicht auf den Seitenwänden und den Böden der Gräben, deren Dicke hinreichend dünn ist, so daß eine Diffusion des Dotierstoffs durch die dünne, erste Isolatorschicht hindurch erfolgen kann; und Bilden einer zweiten Isolatorschicht, welche den Dotierstoff des ersten Leitfähigkeitstyps lediglich an der an den ausgewählten Grabenseitenwänden gebildeten ersten Isolatorschicht und an dem den ausgewählten Grabenseitenwänden benachbarten Abschnitt der Grabenböden enthält.
• In der bevorzugten Ausführungsform besteht das Substrat aus p- Silizium, und der für die zweite Isolatorschicht verwendete Dotierstoff ist Bor. Vorzugsweise besteht diese zweite Isolatorschicht aus einem Borsilikatglas mit einer Bor-Dotierungskonzentration von 2 Gew.% bis 15 Gew.%.
• Typischerweise beinhaltet der Schritt zur Füllung der Gräben die folgenden Schritte: Aufwachsen einer dünnen SiO&sub2;-Schicht in den Gräben; Füllen der Gräben mit TEOS; und dann Planarisieren der oberen Fläche der Mesas, um jegliches TEOS oben auf der oberen Mesafläche zu entfernen.
• Die vorliegende Erfindung umfaßt außerdem das sich aus dem obigen Verfahren ergebende Bauelement.
• Die Vorteile, die sich durch die vorliegende Erfindung bieten, bestehen darin, daß die Aufnahme von mechanischer Spannung beträchtlich tiefere Oxidisolationsbereiche ohne die typischerweise damit verbundene Spannungsrißbildung erlaubt. Die tieferen Gräben sind vorteilhaft zur Verhinderung von Leckverlusten. Außerdem erlaubt die vorliegende Erfindung die Bildung von vertikalen Mesaseitenwänden, wodurch eine höhere Packungsdichte auf den CMOS-Chips gefördert wird.
Kurzbeschreibung der Zeichnungen
• Eine Methode zur Ausführung der Erfindung ist unten unter Bezugnahme auf die Zeichnungen, die lediglich eine spezielle Ausführungsform darstellen, detailliert beschrieben, wobei:
• Fig. 1 eine Querschnittsansicht einer Ausführungsform der CMOS- Halbleiterbereiche der vorliegenden Erfindung ist und
• Fig. 2a bis 2E Querschnittsansichten sind, die verschiedene Schritte im Verfahren zur Bildung des in Fig. 1 gezeigten Halbleiterbereichs darstellen.
Detaillierte Beschreibung der bevorzugten Ausführungsform
• Nunmehr auf Fig. 1 bezugnehmend sind dort die zur Herstellung integrierter CMOS-Schaltungen verwendeten, vollständig isolierten Halbleiterbereiche gezeigt. Es sollte am Anfang erwähnt werden, daß Fig. 1 und die folgenden Figuren nicht maßstäblich gezeichnet sind, um die Beschreibung und Erläuterung der vorliegenden Erfindung zu erleichtern. Es sollte außerdem erwähnt werden, daß, obwohl Fig. 1 und die folgenden Figuren spezielle Festlegungen des Leitfähigkeitstyps enthalten, diese Festlegungen des Leitfähigkeitstyps lediglich der Erläuterung dienen und keine Absicht besteht, die vorliegende Erfindung auf die in den Figuren dargelegten Leitfähigkeitstypen zu beschränken. Unter nunmehriger Bezugnahme auf Fig. 1 beinhaltet das Bauelement ein aus einem dotierten Halbleiter eines ersten Leitfähigkeitstyps bestehendes Substrat 10 mit einer sich darauf befindlichen epitaktisch aufgewachsenen Halbleiterschicht der gleichen Leitfähigkeit, aber geringerer Konzentration, und einer Mehrzahl von in bestimmten Gebieten des Substrats 10 gebildeten Gräben 11, 12 und 13. Diese Gräben besitzen Bodenflächen 14, Ecken 16 und Seitenwände. Der Graben 11 weist eine in Fig. 1 gezeigte Seitenwand 17 auf. Der Graben 12 weist in Fig. 1 gezeigte Seitenwände 18 und 20 auf. Der Graben 13 weist eine in Fig. 1 gezeigte Seitenwand 21 auf. Es ist zu erkennen, daß die Seitenwände 17, 18, 20 und 21 im wesentlichen vertikal verlaufen und die Wände von Mesas 22 und 24 bilden. Beide Mesas 22 und 24 besitzen obere Flächen 26.
• Seitenwanddistanzschichten 30 sind lediglich an ausgewählten Seitenwänden, welche Mesas bilden, die als solche Mesas ausersehen wurden, in denen Kanalbauelemente des dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeitstyps zu bilden sind, und außerdem an einem den ausgewählten Seitenwänden benachbarten Abschnitt des Grabenbodens angeordnet. In dem in Fig. 1 gezeigten speziellen Beispiel wurde die Mesa 24 dazu ausersehen, ein Kanalbauelement mit einem dem ersten Leitfähigkeitstyp des Substrats 10 entgegengesetzten Leitfähigkeitstyp zu enthalten. Beispielsweise kann das Substrat 10 mit einem p&spplus;-Leitfähigkeitstyp dotiert sein. Demgemäß wird die ausersehene Mesa 24 ein darin ausgebildetes n-Kanal-Bauelement enthalten. Diese Seitenwanddistanzschichten 30 beinhalten ein isolierendes Material, das mit einem Dotierstoff vom ersten Leitfähigkeitstyp dotiert ist, um eine niedrige Viskosität aufzuweisen. Dieses Isolatormaterial kann eine Art dotiertes Glas sein. Der Ausdruck Glas umfaßt im Kontext dieser Beschreibung jene Materialien, die typischerweise lediglich eine kurzreichweitige Ordnung zeigen. Es ist beabsichtigt, die echten kristallinen Substanzen auszuschließen, welche die üblicherweise in aktiven elektronischen Bauelementen verwendeten Halbleitermaterialien sind. Dotierte Gläser weisen typischerweise eine Viskosität von mehr als ungefähr 10&sup8; Poise (10 Poise = 1 Pa·s) bei einer Temperatur von 800ºC auf. Sie sind im allgemeinen gekennzeichnet durch: (1) das Vorhandensein einer einzigen Phase; (2) eher allmähliches Erweichen und nachfolgendes Schmelzen mit zunehmender Temperatur als scharfer Schmelzcharakteristika; (3) und das Fehlen von kristallinen Röntgenstrahlbeugungsmaxima. In diesem Beispiel kann ein Borsilikatglas mit einer Viskosität von ungefähr 10&sup8; Poise bei 800ºC verwendet werden.
• Ein Isolatormaterial 32 mit einer Viskosität, die größer als die Viskosität des dotierten Seitenwanddistanzschichtmaterials ist, wird angeordnet, um die Gräben bis hinauf zur oberen Fläche 26 der Mesas 22 und 24 zu füllen. Beispielsweise kann aus TEOS gebildetes SiO&sub2; als das Isolatormaterial 32 verwendet werden. SiO&sub2; erfordert 1600ºC, um eine Viskosität von 10&sup8; Poise zu erreichen, siehe Gittus, J.H. Creep, Visco-elasticity and Creep Fracture in Solids, Halsted Press, 1975, S. 438.
• Kanalstopps 40 und 42 des ersten Leitfähigkeitstyps werden in den ausgewählten Seitenwänden der ausersehenen Mesas mittels Diffusion des Dotierstoffs des ersten Leitfähigkeitstyps aus den Seitenwanddistanzschichten 30 in die ausgewählten Seitenwände 20 und 21 der Mesas 24 gebildet. Diese Diffusion des Dotierstoffs aus den Seitenwanddistanzschichten wird durch einen später zu beschreibenden Erwärmungsschritt gefördert.
• In dem in Fig. 1 gezeigten speziellen Beispiel wird ein p-Dotierstoff in den Seitenwanddistanzschichten 30 verwendet. Demgemäß beinhaltet die in den Mesaseitenwänden 20 und 21 gebildete Kanalstoppschicht p-dotierte Schichten 40 und 42. In einer bevorzugten Ausführungsform beinhalten die Seitenwanddistanzschichten eine erste dünne Isolatorschicht 44, welche an den ausgewählten Seitenwänden 20 und 21 und an Abschnitten der Grabenböden, die den ausgewählten Seitenwänden benachbart sind, angeordnet ist und eine Dicke aufweist, die ausreichend gering ist, so daß unter Erwärmung eine Dotierstoffdiffusion durch sie hindurch erfolgt. Eine zweite Isolatorschicht 46, die den Dotierstoff des ersten Leitfähigkeitstyps beinhaltet, ist lediglich auf der ersten Isolatorschicht 44 angeordnet.
• In der am meisten bevorzugten Ausführungsform der vorliegenden Erfindung, wobei das Substrat p&spplus;-dotiertes Silizium enthält, beinhaltet die zweite Isolatorschicht 46 ein mit 2 Gewichtsprozent bis 15 Gewichtsprozent (Gew.%) dotiertes Borsilikatglas, mit einer bevorzugten Dotierung von 10 Gew.%.
• Die in Fig. 1 gezeigten Seitenwanddistanzschichten 30 verringern das Auftreten von Rissen in dem die Gräben füllenden Isolatormaterial durch Aufnehmen von darin befindlicher innerer mechanischer Spannung, was tiefere Gräben erlaubt. Die Seitenwanddistanzschichten 30 erlauben außerdem mittels Diffusion die Bildung von Kanalstopps 40 und 42, was es ermöglicht, daß die Mesaseitenwände 20 und 21 im wesentlichen vertikal verlaufen. Typischerweise schließen diese Grabenseitenwände mit dem Grabenboden einen Winkel im Bereich von 80º bis 93º ein. Ein bevorzugtes Verfahren zur Herstellung des in Fig. 1 gezeigten Bauelements wird nun unter Bezugnahme auf die Fig. 2A bis 2E beschrieben. Am Anfang ist zu erwähnen, daß ein Halbleitersubstrat mit einem ausgeprägten Leitfähigkeitstyp bevorzugt wird. Derartige Halbleitersubstrate mit einem speziellen Leitfähigkeitstyp können vorgespannt werden, um dadurch den Schwellenwert für die darin ausgebildeten FETs einzustellen. Die Halbleitersubstrate sind vorzugsweise hoch dotiert, um die Vorspannung gleichmäßig über das Substrat zu verteilen. Eine derartige höhere Dotierung verringert die Latch-up Gefahr durch Reduzieren der Verstärkung jeglicher parasitärer bipolarer Transistoren. Zudem verringern Halbleitersubstrate mit einem hohen Leitfähigkeitstyp die Rate nichtbleibender Fehler, sog. "soft errors", in auf ihnen hergestellten Bauelementen. Nichtbleibende Fehler werden durch Alphastrahlung verursacht, die Elektron-Loch-Paare erzeugt. Diese Elektronen und Löcher werden in einem Diffusionsbereich gesammelt, wodurch die Ladung in dem Diffusionsbereich reduziert wird. Durch Erhöhung der Dotierung im Substrat wird die Rekombinationsrate im Material erhöht, so daß es unwahrscheinlich ist, daß derartige erzeugte Elektron-Loch-Paare den Anschlußpunkt für das Bauelement erreichen.
• Demgemäß können die Substrate entweder eine p- oder n-Leitfähigkeit besitzen, wobei eine p&spplus;- oder n&spplus;-Leitfähigkeit bevorzugt wird.
• Nun auf Fig. 2A bezugnehmend ist dort ein Standard-Halbleiterwafer 10 gezeigt. Vorzugsweise besteht dieser Halbleiterwafer 10 aus Silizium, es können jedoch auch andere Halbleitermaterialien, wie z. B. Germanium, verwendet werden. Um das in Fig. 1 gezeigte Bauelement zu erzeugen, wird ein Siliziumwafersubstrat 10 mit einem p&spplus;-Leitfähigkeitstyp gewählt. Dieses Siliziumwafersubstrat 10 besteht aus einkristallinem p&spplus;-Silizium und weist am geeignetsten eine (100)-Orientierung auf. Typischerweise wird dieses Siliziumwafersubstrat 10 eine Dicke von ungefähr 0,4 mm (15 mil) und eine Ladungsträgerkonzentration von ungefähr 10²¹ cm&supmin;³ aufweisen. Das Substrat sollte eine darüber angeordnete, dotierte Epitaxieschicht aufweisen. In dem in Fig. 1 gezeigten Beispiel wird eine einkristalline p&supmin;-Silizium-Epitaxieschicht epitaktisch auf eine, vorzugsweise zu der kristallographischen (100)-Ebene des Substrats im wesentlichen parallelen, polierten oberen Fläche aufgewachsen. Das einkristalline p&supmin;-Silizium wird beispielsweise mit einer (100)-Orientierung entweder durch Flüssigkristallepitaxie oder durch Pyrolyse von Silan bei ungefähr 960ºC in H&sub2; auf die Substratoberfläche aufgewachsen. Typischerweise wird diese p&supmin;-Epitaxieschicht in einer Dicke von ungefähr 1 um bis 3 um mit einer Ladungsträgerkonzentration von ungefähr 10¹&sup4; Atomen/cm³ bis 10¹&sup6; Atomen/cm³ aufgewachsen. Es sollte erwähnt werden, daß das Substrat 10 mit einer bereits darauf aufgewachsenen p&supmin;-Epitaxieschicht käuflich erworben werden kann.
• Der erste Schritt in dem vorliegenden Verfahren zur Bildung der vollständig isolierten Halbleiterbereiche beinhaltet das Erzeugen von Gräben 11, 12 und 13 in bestimmten Gebieten der dotierten Epitaxieschicht des Halbleitersubstrats 10, wobei die Gräben im wesentlichen vertikale Seitenwände 20 und 21 aufweisen. Diese Gräben 12 werden durch gerichtetes Ätzen der oberen Fläche der dotierten Silizium-Epitaxieschicht des Substrats 10 in den bestimmten Gebieten mit Hilfe von Fotolithografietechniken erzeugt. Derartige Fotolithografietechniken sind auf dem Fachgebiet wohlbekannt und beinhalten beispielsweise die Anordnung eines SiO&sub2;-Isolators oder irgendeines anderen ätzbeständigen Materials auf der oberen Fläche des Siliziumsubstrats 10. Diese Schicht kann durch irgendwelche auf dem Fachgebiet bekannten Mittel abgeschieden oder aufgewachsen werden, wie z. B. durch Oxidieren der Halbleiterschicht bei 900ºC in Dampf oder bei 90ºC in feuchter Sauerstoffatmosphäre. Ein Teil dieser isolierenden SiO&sub2;-Schicht wird unter Verwendung einer Fotolackschicht entfernt, die selektiv mit UV-Strahlung belichtet und dann chemisch entwickelt wird, um als Maske für das SiO&sub2; zu wirken, das zum Beispiel mit einer gepufferten Flußsäurelösung geätzt wird, was einen verbleibenden Teil der SiO&sub2;-Schicht über der Siliziumoberfläche zurückläßt, wo die Mesas zu bilden sind. Dann wird das gerichtete Ätzen angewendet, um die Gräben mit den vertikalen Seitenwänden 20 und 21 zu erzeugen. Typische chemische richtungsabhängige Ätzmittel sind SF&sub6; oder CClF&sub2; in Plasmaform. Diese Ätzmittel ätzen hauptsächlich in einer Richtung in einem reaktiven Ionenätzmodus und unterätzen die verbleibenden, im Substrat 10 belassenen Mesas nicht. Typischerweise wird die p&supmin;-Epitaxieschicht bis hinunter zum ursprünglichen p-Substrat gerichtet geätzt, d. h. bis in eine Tiefe von 1 um bis 3 um oder weniger, da nachfolgende heiße Schritte durch Diffusion die p&spplus;/p&supmin;-Grenzschicht in Richtung der Substratoberfläche verschieben. Die Breite der Gräben 11, 12 und 13 kann ungefähr 1 um betragen, wobei die Breite der Mesas 22 und 24 ungefähr 2,5 um beträgt. Die tatsächlichen Breiten der Gräben und Mesas variieren jedoch in Abhängigkeit von der Anwendung und der gewünschten Packungsdichte auf dem Chip.
• In einer bevorzugten Ausführungsform wird eine erste dünne Isolatorschicht 44 an den Seitenwänden und dem Boden der Gräben aufgewachsen, deren Dicke hinreichend gering ist, so daß eine Dotierstoffdiffusion durch diese erste Isolatorschicht 44 erfolgen kann. In dem in Fig. 1 gezeigten Beispiel läßt man eine Schicht 44 aus SiO&sub2; bis zu ungefähr 100 nm über dem Wafersubstrat 10 aufwachsen. Die aufgewachsene SiO&sub2;-Schicht 44 ist wünschenswert, da sie eine gute grenzflächenbedeckende Schicht zur Abdeckung der Oberfläche des Siliziumsubstrats 10 darstellt. Diese SiO&sub2;-Schicht kann man wiederum in trockener Sauerstoffatmosphäre oder in Dampf, z. B. bei 900ºC, aufwachsen lassen. Die aufgewachsene SiO&sub2;-Schicht 44 weist eine minimale Verunreinigungsmenge auf und wird daher der Oberfläche des Siliziumsubstrats 10 keinerlei nennenswerte Verunreinigung zuführen. Es sollte erwähnt werden, daß die aufgewachsene SiO&sub2;-Schicht annähernd frei von sog. Nadellöchern ("pin holes") und Verunreinigungen ist. Außerdem stellt diese aufgewachsene SiO&sub2;-Schicht ein festeres Oxid dar. Dies steht im Gegensatz zu abgeschiedenen SiO&sub2;-Schichten, die typischerweise weniger rein und anfällig für Nadelloch-Defekte sind.
• Der nächste Schritt im vorliegenden Verfahren besteht in der Bildung von Seitenwanddistanzschichten 30, wie in Fig. 2B gezeigt. Diese Seitenwanddistanzschichten bestehen aus einem isolierenden Material, welches, um eine niedrige Viskosität auf zuweisen, mit einem Dotierstoff des ersten Leitfähigkeitstyps dotiert st, lediglich an ausgewählten Seitenwänden, die Mesas bilden, welche dazu ausersehen wurden, daß in ihnen Kanalbauelemente mit der dem ersten Leitfähigkeitstyp entgegengesetzten Leitfähigkeit gebildet werden, angeordnet ist und auch an einem den ausgewählten Seitenwänden benachbarten Abschnitt der Grabenböden 14 anzuordnen ist. Wie vorstehend erwähnt, dienen die Seitenwanddistanzschichten 30 zwei Hauptzielen. Ein Ziel besteht darin, eine Spannungsaufnahme für die Schicht aus isolierendem Material bereitzustellen, die zum Füllen der Gräben 11, 12 und 13 zu verwenden ist. Diese Funktion der Spannungsaufnahme macht es erforderlich, daß das dotierte Material der Seitenwanddistanzschichten eine niedrigere Viskosität als das Material aufweist, das zum Füllen der Gräben 11, 12 und 13 zu verwenden ist. Diese Forderung nach einer geringeren Viskosität erlaubt es dem Füllmaterial im Graben 12, sich auszudehnen, d. h. die Seitenwanddistanzschichten 30 wirken als Puffer, die den Druck ausgleichen.
• Die zweite Funktion der Seitenwanddistanzschichten 30 besteht darin, einen Dotierstoff mit einer Leitfähigkeit des ersten Leitfähigkeitstyps, d. h. des im Substrat 10 verwendeten Leitfähigkeitstyps, bereitzustellen, um eine Dotierungsdiffusionsquelle zur Erzeugung der Kanalstopps 40 und 42 in den vertikalen Seitenwänden 20 und 21 der Mesa 24 zur Verfügung zu stellen. Wie vorstehend erwähnt, verhindern diese dotierten Kanalstopps die Oberflächeninversion der vertikalen Seitenwände 20 und 21, wodurch Leckverluste zwischen benachbarten Mesas vermieden werden.
• Die letzte Funktion der Seitenwanddistanzschichten 30 besteht darin, daß sie Isolatoren sein sollten, um ein Kurzschließen der Mesas zu vermeiden.
• Es gibt eine Anzahl von Materialien, die zur Ausführung der Seitenwanddistanzschichten 30 verwendet werden können. In einer bevorzugten Ausführungsform kann irgendeine Art Silikatglas verwendet werden, das entweder n&spplus;- oder p&spplus;-dotiert ist, und zwar mit einer Dotierung von 10¹&sup7; Atomen/cm³ bis 10¹&sup9; Atomen/cm³, in Abhängigkeit vom Leitfähigkeitstyp des Substrats 10. Die Dotierung des Silikatglases sollte in einer Dotierkonzentration von 2 Gew.% bis 15 Gew.% (vorzugsweise 10 Gew.%) erfolgen, um eine Viskosität der Seitenwanddistanzschicht im Bereich von 10&sup4; Poise bis 10&sup8; Poise (10 Poise = 1 Pa·s) bei 600ºC bis 1000ºC (vorzugsweise 10&sup8; Poise bei 800ºC) zu realisieren. Das Silikatglas weist verglichen mit solch typischen Grabenfüllmaterialien wie TEOS eine niedrige Viskosität auf und besitzt außerdem die Fähigkeit, Halbleiterprozeßtemperaturen in der Größenordnung von 800ºC standzuhalten. Eine Alternative zu Silikatglas ist Polysilizium.
• Wie oben erwähnt, hängt der Dotierstoff, der im Material der Seitenwanddistanzschichten 30 verwendet wird, vom Leitfähigkeitstyp des Substrats 10 ab. Für ein Substrat 10 mit n&spplus; als erstem Leitfähigkeitstyp wären typische Dotierstoffe Phosphor, As oder Sb. Demgemäß wäre das Material für die Seitenwanddistanzschichten 30 zum Beispiel Phosphorsilikatglas, das den geforderten Dotierstoff zur Ausführung von n&spplus;-Kanalstoppbereichen in den Seitenwänden der Mesa 24 bereitstellen würde.
• Um das in Fig. 1 gezeigte Beispiel auszuführen, wobei ein Substrat aus p&spplus;-Silizium als das Substrat 10 verwendet wird, sollte ein Dotierstoff mit p-Leitfähigkeit, wie z. B. Bor, Indium, Gallium oder Aluminium, verwendet werden. In einer bevorzugten Ausführungsform ist das Material für die Seitenwanddistanzschichten 30 Borsilikatglas.
• Die Borsilikat-Seitenwanddistanzschichten 30 des in Fig. 1 gezeigten Typs können durch Abscheiden einer Schicht aus Borsilikatglas (BSG) mit einer Dicke in der Größenordnung von 200 nm bis 350 nm, wobei eine Dicke von 300 nm bevorzugt wird, auf dem Substrat 10 gebildet werden. Typische Depositionsparameter für BSG sind ein Depositionsdruck von 133 Pa, eine Temperatur von 700ºC bis 800ºC, in Triethylborat und TEOS. Die Dotierung für das BSG sollte im Bereich von 2 Gew.% bis 15 Gew.% Bor liegen, wobei 10 Gew.% bevorzugt sind.
• Der nächste Schritt bei der Bildung der Seitenwanddistanzschichten besteht darin, ein richtungsabhängiges Ätzmittel des vorstehend beschriebenen Typs (z. B. CF&sub4; mit H&sub2; in Vakuum) zu verwenden, um das Borsilikat-Seitenwanddistanzschichtmaterial von denjenigen horizontalen Bereichen, die die oberen Mesaflächen 26 und den überwiegenden Teil der Bodenflächen 14 der Gräben umfassen, zu entfernen. Da ein richtungsabhängiges Ätzmittel verwendet wird, bleibt das Seitenwanddistanzschichtmaterial an den Seitenwänden 20 und 21 sowie 17 und 18, wie in Fig. 2B gezeigt, zurück.
• Es sollte erwähnt werden, daß für ein p&spplus;-Substrat, obwohl p-dotierte Seitenwanddistanzschichten 30 zur Bildung von Kanalstopps in n-Kanal-Mesas 24 wünschenswert sind, derartige p-dotierte Seitenwanddistanzschichten 30 für p-Kanal-Mesas, wie z. B. Mesa 22, nicht wünschenswert sind. Derartige p-dotierte Seitenwanddistanzschichten 30 würden dahingehend wirken, daß p&spplus;-Kanalstopps entlang der Seitenwände dieser p-Kanal-Mesas gebildet würden, und würden daher bewirken, daß die p&spplus;-Source- und Drainbereiche der p-Kanal-Bauelemente mit dem p&spplus;-Substrat 10 kurzgeschlossen würden. Demgemäß besteht der nächste Schritt bei der Bildung der Seitenwanddistanzschichten 30 darin, diese Distanzschichten um die Mesas der p-Kanal-Bauelemente herum, wo p&spplus;-Kanalstopps nicht erwünscht sind, zu beseitigen. Um diese unerwünschten Seitenwanddistanzschichten um die p-Kanal-Mesas 22 herum zu beseitigen, können Standard-Fotolithografieschritte verwendet werden. Beispielsweise kann eine Blockmaske 50 aus Fotolack um die der Mesa 24 benachbarten, erwünschten Seitenwanddistanzschichten 30 herum gebildet werden. Dieser Beseitigungsschritt ist in Fig. 2C gezeigt. Um eine derartige Blockmaske 50 aus Fotolack zu bilden, kann eine Fotolackschicht auf das Bauelement aufgebracht und dann die gewünschten Teile mit UV-Licht belichtet und in einer Entwicklerlösung entfernt werden. Ein typisches Ätzmittel zur Entfernung einer Distanzschicht wie z. B. BHF-Säure kann zum Ätzen der unerwünschten Distanz schichten 30 um die Mesa 22 herum verwendet werden. Diese BHF-Säure ätzt die Fotolack-Blockmaske 50 nicht. Für weitere Informationen über die Bildung von Distanzschichten siehe als Referenz P.J. Tsan et al., Journal of the Electrochemical Society, Vol. 128, Seite 238C, 1981.
• Es sollte erwähnt werden, daß es mit der um die n-Kanal-Mesa 24 herum angeordneten Fotolackblockmaske 50, wie in Fig. 2C gezeigt, vorteilhaft sein kann, das Implantieren der n-Wannen in der freiliegenden p-Kanal-Mesa 22 durchzuführen. Wenn dieser Schritt zur n-Wannen-Implantation jetzt durchgeführt wird, ist kein späterer Maskenschritt erforderlich und es wird eine tatsächliche Einsparung eines Maskenschritts erreicht. Typischerweise wird dieser Schritt zur n-Wannen-Implantation mittels Ionenimplantation eines standardmäßigen n-Dotierungsmaterials, wie z. B. Phosphor, As oder Sb, mit einem Dotierungsniveau in der Größenordnung von 10¹&sup6; Atomen/cm³ bis 10¹&sup7; Atomen/cm³ in die Mesa 22 ausgeführt. Es sollte erwähnt werden, daß der n-Dotierstoff der Ionenimplantation, welcher zu den Grabenböden 14 gelangt, eine minimale Wirkung auf die Leitfähigkeit dieser Bodenfläche 14 hat, da die Hintergrunddotierung des Substrats hoch p&spplus;-dotiert ist. Die Ionenimplantation des n-Dotierstoffs wandelt jedoch die p-Epitaxiemesa 22 effektiv in eine n-Leitfähigkeit um.
• Anschließend muß die Fotolack-Blockmaske 50 beseitigt werden. Dieser Beseitigungsschritt kann über einen Standardätzschritt, wie beispielsweise mit einem naßchemischen Ätzen mit heißem H&sub2;SO&sub4; und HNO&sub3; bei 100ºC oder durch trockenes Ätzen in einem O&sub2;-Plasma ausgeführt werden.
• Der nächste Verfahrensschritt ist das Füllen der Gräben 12 mit einem Isolatormaterial. Dieser Schritt zur Grabenfüllung ist in Fig. 2D gezeigt und kann einfach durch Füllen der Gräben 12 mit einem Standardisolatormaterial, wie z. B. aus TEOS gewonnenem SiO&sub2;, durchgeführt werden. In einer bevorzugten Ausführungsform läßt man jedoch zuerst eine thermische SiO&sub2;-Schicht in den Gräben und auf der Oberseite der Mesas aufwachsen. Dieser SiO&sub2;-Film wird im allgemeinen in einer Dicke in der Größenordnung von 50 nm aufgewachsen. Der Zweck des SiO&sub2;-Films 52 ist wiederum die Bereitstellung einer reinen, festen Grenzschicht des SiO&sub2; mit dem Substrat 10, die frei von Nadellöchern ist. Dieser Film wächst natürlich nicht auf dem Borsilikatglas, sondern lediglich auf dem freiliegenden Silizium auf.
• An diesem Punkt wird die Volumenschicht 32 aus isolierendem Material auf dem gesamten Wafer abgeschieden. Es gibt eine Anzahl isolierender Materialien, die für die Grabenfüllschicht 32 verwendet werden können, wobei zum Beispiel durch Deposition aus TEOS gewonnenes SiO&sub2; ein bevorzugtes Grabenfüllmaterial ist. Die TEOS-Schicht 32 kann mit einer Dicke von 2,2 um abgeschieden werden; es kann erwünscht sein, in einer umgebenden Sauerstoffatmosphäre auf 1000ºC zu erwärmen, um das TEOS vollständig in SiO&sub2; umzuwandeln und es zu verdichten. Die Dicke ist abhängig von der Grabentiefe, wobei die Depositionsdicke geringfügig größer als die Grabentiefe ist.
• Der nächste, im Schritt zur Grabenfüllung erforderliche Schritt besteht darin, das Bauelement zu planarisieren, um damit eine glatte Oberfläche zu erhalten. Typischerweise kann diese Planarisierung des Bauelements durch chemisch-mechanisches Polieren und/oder reaktives Ionenätzen ausgeführt werden. Das Ergebnis dieses Planarisierungsschritts ist in Fig. 2E gezeigt.
• Dann muß der Verfahrensschritt zum Erwärmen der Struktur durchgeführt werden, bis der Dotierstoff in den Seitenwanddistanzschichten 30 von den Seitenwanddistanzschichten 30 in die Mesawände 20 und 21 diffundiert, um die jeweiligen Kanalstopps 40 und 42 zu bilden. Dieser Erwärmungsschritt kann entweder vor oder nach dem Planarisierungsschritt stattfinden. In der vorliegenden Ausführungsform treibt der Erwärmungsschritt das Bor von den dotierten Seitenwanddistanzschichten in die Seitenwände 20 und 21 hinein, um dadurch Kanalstopps zur Anhebung der Schwelle dieser Seitenwände und zur Verhinderung einer Oberflächeninversion und daher von Leckverlusten zu bilden. Nach diesem Erwärmungsschritt weisen die Kanalstopps 40 und 42 typischerweise ein Dotierungsniveau in der Größenordnung von 5·10¹&sup6; Atomen/cm³ bis 8·10¹&sup7; Atomen/cm³ auf. Dieser Erwärmungsschritt kann bei einer Temperatur von 1000ºC durchgeführt werden. Es sollte erwähnt werden, daß der Schritt zum Füllen der Gräben unter Verwendung dar TEOS-Schicht 32 einen Erwärmungs-Verdichtungs-Schritt auf ungefähr 1000ºC bei Atmosphärendruck und in einer umgebenden Sauerstoffatmosphäre erfordern kann, um das TEOS in SiO&sub2; umzuwaddeln. Demgemäß kann dieser Erwärmungsschritt für die TEOS-Umwandlung und der Erwärmungsschritt für die Bordiffusion zu einem einzigen Schritt zusammengefaßt werden.
• An diesem Punkt kann ein Feldeffekttransistor mit Source-, Drain- und Kanalbereichen in einer Mehrzahl der dazu bestimmten Mesas 24 gebildet werden. Dieser Feldeffekttransistor der Mesa 24 ist mit dem Kanalbereich 70, der sich zwischen dem Sourcebereich 72 und dem Drainbereich 74 erstreckt, in Fig. 1 gezeigt. Wie aus der Figur zu ersehen ist, sind die Source- und Drainbereiche 72 und 74 benachbart zu den jeweiligen Kanalstopps 40 und 42 gebildet. Fig. 1 offenbart außerdem eine über dem Kanalbereich 70 angeordnete Isolatorschicht 76 und eine auf der isolierenden Schicht 76 angeordnete Gate-Elektrode 78. Die Bildung eines derartigen Feldeffekttransistor-Bauelementes ist auf dem Fachgebiet wohlbekannt und wird nicht im Detail erörtert. Kurz gefaßt wird eine isolierende Schicht 76 über dem Kanalbereich 70 gebildet.
• Diese isolierende Schicht 76 kann typischerweise eine SiO&sub2; Schicht sein und wird auf die Mesaoberfläche 26 aufgewachsen. Dann kann auf der SiO&sub2;-Schicht 76 eine Gate-Elektrodenschicht 78 abgeschieden und mittels Standard-Fotolithografietechniken strukturiert werden. Diese Gate-Schicht 78 kann aus durch Aufdampfung abgeschiedenem Aluminium oder dotiertem polykristallinem Silizium bestehen. Wenn ein Polysilizium-Gate verwendet wird, ist es in der Größenordnung von 10²¹ Atomen/cm³ hoch dotiert. Dann werden die Source- und Drainbereiche 72 und 74 gebildet. Für das in Fig. 1 gezeigte Beispiel könnten die Source- und Drainbereiche 72 und 74 mit einem n&spplus;-Dotierstoff, wie z. B. Phosphor, As oder Sb, mit ungefähr 10¹&sup9; Atomen/cm³ bis 10²¹ Atomen/cm³ implantiert werden. Typischerweise werden diese Source- und Drainbereiche 72 und 75 über Ionenimplantation implantiert, wobei die Gate-Elektrode 78 als Maske verwendet wird. Es sollte erwähnt werden, daß das in der Mesa 22 zu bildende komplementäre Bauelement während dieses n&spplus;-Implantationsschritts auch maskiert sein sollte. Die p-Kanal-Bauelemente (Mesa 22) können dann in einer ähnlichen Weise gebildet werden, wobei aber ein p-Dotierstoff für die Source- und Drainbereiche verwendet wird. Schließlich können leitfähige Kontakte auf dem Sourcebereich 72, dem Drainbereich 74 und dem Gate 78 auf eine im Fachgebiet wohlbekannte Weise erzeugt werden. Für weitere Informationen über Standard-Halbleiterfertigungsschritte siehe als Referenz S. Sze, VLSI Technology, McGraw Hill, 1981.
• Demgemäß offenbart die vorliegende Erfindung ein Verfahren und das sich daraus ergebende Bauelement zur Ermöglichung einer Spannungsaufnahme für die den Mesas in integrierten CMOS-Schaltung benachbarten Grabenfüllschichten 32 unter Verwendung einer ROX-Isolierung, wodurch Spannungsrisse verhindert werden. Im Ergebnis erlauben es die Seitenwanddistanzschichten der vorliegenden Erfindung dem isolierenden Material in diesen Gräben, sich auszudehnen, wodurch eine Spannungsaufnahme in jener isolierenden Schicht bewirkt wird. Diese Spannungsrisse werden für isolierende Schichten mit Dicken in der Größenordnung von 2,2 um oder mehr üblich. Die Verwendung dieser Seitenwanddistanzschichten erlaubt eine zuverlässigere CMOS-Fertigung und außerdem tiefere CMOS-Gräben. Es sollte erwähnt werden, daß es ohne Belang ist, daß die Seitenwanddistanzschichten um die Mesas der p-Kanal-Bauelemente herum nicht vorhanden sind, da derartige p-Kanal-Mesas typischerweise von n-Kanal-Mesas umgeben sind. Demgemäß stellen die Seitenwanddistanzschichten für n-Kanal-Mesas die erforderliche Spannungsaufnahme für die p-Kanal-Mesas bereit.
• Zudem erlaubt die Verwendung dieser Seitenwanddistanzschichten eine hocheffiziente Dotierung für Kanalstopps in den n-Kanal- Mesas mittels Dotierstoffdiffusion. Da die Kanalstopps durch Dotierstoffdiffusion von den Seitenwanddistanzschichten her und nicht mittels Ionenimplantation gebildet werden, können die Seitenwände der Mesas vertikal verlaufen, wodurch eine erhöhte Packungsdichte auf den Chips ermöglicht wird.

Claims (18)

1. Verfahren zur Ausbildung vollständig eingebetteter Isolatorbereiche (32) bei einer Halbleiterstruktur, zur Herstellung integrierter CMOS-Schaltungen, welches die folgenden Schritte aufweist:

in bestimmten Gebieten des Halbleitersubstrates (10) eines ersten Leitfähigkeitstyps (P) werden Gräben (11, . . .) gebildet, wobei diese Gräben eine Bodenfläche (14), Ecken (16) und im wesentlichen vertikale Seitenwände (17, . . .) besitzen, die Seitenwände die Wände von Mesas (22, . . .) darstellen und diese Mesas obere Flächen (26) besitzen,

es werden lediglich an ausgewählten Seitenwänden, die Mesas (24) bilden, die dazu bestimmt sind, daß in ihnen Kanalstrukturen des dem ersten Leitfähigkeitstyp entgegengesetzter Leitfähigkeit, sowie an einem Abschnitt der den ausgewählten Seitenwänden benachbarten Gräbenböden Seitenwand- Zwischenlagen (30) gebildet, die aus einem Isolatormaterial bestehen, das eine niedrige Viskosität besitzt und das mit einem Dotierstoff des ersten Leitfähigkeitstyps dotiert ist,

die Gräben werden mit einem Isolatormaterial (32) gefüllt, dessen Viskosität größer ist als die Viskosität des Materials (46), welches die isolierenden Seitenwand-Zwischenlagen bildet, und

die Struktur wird erwärmt, bis das Dotiermittel aus den Seitenwand-Zwischenlagen durch die Mesawände diffundiert, um in den bestimmten Mesas (24) Kanalstops (40, . . .) zu bilden.

2 Verfahren nach Anspruch 1, bei welchem der Schritt der Bildung der Seitenwandzwischenlagen die folgenden Schritte aufweist:

auf den Seitenwänden und dem Boden der Gräben wird eine dünne erste Isolatorschicht (44) gebildet, deren Stärke hinreichend dünn ist, so daß durch diese erste dünne Isolatorschicht das Diffundieren des Dotierstoffes erfolgen kann, und

es wird eine zweite Isolatorschicht (46) gebildet, welche den Dotierstoff des ersten Leitfähigkeitstyps lediglich an der an ausgewählten Grabenseitenwänden gebildeten ersten Isolatorschicht und an dem Abschnitt der Grabenböden enthält, welcher den ausgewählten Seitenwänden benachbar ist.

3. Verfahren nach Anspruch 2, bei welchem der Schritt der Bildung der Seitenwandzwischenlagen den Schritt aufweist, daß die zweite Isolatorschicht aus einem Material gebildet wird, bei dem der Konzentrationsbereich des Dotierstoffes zwischen 2-15 Gew.% des Dotierstoffes liegt, um den gewünschten Viskositätsbereich zu erhalten.

4. Verfahren nach Anspruch 3, bei welchem bei den Bildungsschritten der erste Leitfähigkeitstyp p-leitend ist.

5. Verfahren nach Anspruch 4, bei welchem der Schritt des Grabenbildens den Schritt aufweist, daß Gräben in einem Substrat gebildet werden, das eine auf p&spplus; dotiertem Silizium angeordnete p-Epitaxieschicht besitzt.

6. Verfahren nach Anspruch 5, bei welchem der Schritt des Bildens der zweiten Isolatorschicht den Schritt aufweist, daß die zweite Isolatorschicht mit Bor als Dotierstoff gebildet wird.

7. Verfahren nach Anspruch 6, bei welchem der Schritt des Bildens der zweiten Isolatorschicht den Schritt aufweist, daß die zweite Isolatorschicht aus Borsilicatglas gebildet wird.

8. Verfahren nach Anspruch 7, bei welchem der Schritt des Füllens mit Isolatormaterial die Schritte aufweist, daß zuerst in den Gräben eine dünne Schicht (52) aus SiO&sub2; aufgewachsen wird und so dann diese Gräben mit einer Schicht (32) aus SiO&sub2; gefüllt werden, das aus TEOS abgeleitet ist.

9. Verfahren nach einem der vorgehenden Ansprüche, welche weiters den Schritt aufweist, daß die obere Fläche der Struktur geebnet wird, um das Isolatorfüllmaterial zu entfernen, bis die oberen Mesafläche freigelegt ist.

10. Verfahren nach Anspruch 9, welches weiters den Schritt aufweist, daß in zumindest einer der bestimmten, nun freigelegten Mesas ein Feldeffekttransistor mit Source-, Drain- und Kanalbereichen ausgebildet wird, wobei der Kanalbereich in der Mesa so angeordnet ist, daß er sich zwischen dem Source- und dem Drainbereich erstreckt, und der Source- und der Drainbereich benachbart zu entsprechenden Kanalstops ausgebildet sind.

11. Halbleiterstruktur jener Art, die vollständig isolierte Halbleiterbereiche zur Herstellung integrierter CMOS-Schaltungen besitzt, und die aufweist:

ein Substrat (10) aus einem dotierten Halbleiter eines ersten Leitfähigkeitstyps,

eine Mehrzahl von Gräben (11, 12, . . .), die in bestimmten Gebieten des Substrates ausgebildet sind, wobei diese Gräben einen Boden, Ecken, Seitenwände sowie ein die Gräben füllendes Isolatormaterial besitzen, dadurch gekennzeichnet, daß

die Seitenwände im wesentlichen vertikal sind, wobei diese Seitenwände die Wände von Mesas (22, 24, . ..) bilden und die Mesas eine obere Fläche aufweisen,

Seitenwand-Zwischenlagen (30) lediglich an ausgewählten Seitenwänden und an einem Abschnitt der den ausgewählten Seitenwänden benachbarten Grabenböden angeordnet werden, wobei diese Seitenwand-Zwischenlagen (30) aus einem Isolatormaterial bestehen, das mit einem Dotierstoff des ersten Leitfähigkeitstyps dotiert ist, um eine niedrige Viskosität zu erhalten,

das die Gräben füllende Isolatormaterial (32) eine Viskosität aufweist, die größer ist, als die Viskosität des dotierten Materials der Seitenwand-Zwischenlagen, und es dazu dient, die Gräben bis zur oberen Fläche der Mesas anzufüllen, und

in dem bestimmten Mesas in Nähe der ausgewählten Grabenseitenwände durch Diffusion des Dotierstoffes Kanalstops (40, 42 ..) des ersten Leitfähigkeitstyps gebildet werden.

12. Struktur nach Anspruch 11, bei welcher die Seitenwand-Zwischenlagen aufweisen:

eine auf den Seitenwänden und den zu den ausgewählten Seitenwänden benachbarten Abschnitten (44), deren Stärke hinreichend dünn ist, so daß durch sie bei Erwärmen ein Diffundieren des Dotiermittels erfolgt und

eine zweite Isolatorschicht (46), die lediglich auf der ersten Isolatorschicht angeordnet ist, und das Dotiermittel des ersten Leitfähigkeitstyps enthält.

13. Struktur nach Anspruch 12, bei welcher der erste Leitfähigkeitstyp p-leitend ist.

14. Struktur nach Anspruch 13, bei welchem das Substrat (10) eine auf p&spplus; dotiertem Silizium angeordnete p-Epitaxieschicht besitzt.

15. Struktur nach Anspruch 14, bei welchem der Dotierstoff für die Seitenwand-Zwischenlagen Bor mit einer Dotierkonzentration von 2-15 Gew.% ist.

16. Struktur nach Anspruch 15, bei welcher die zweite Isolatorschicht (46) Borsilicatglas ist.

17. Struktur nach Anspruch 16, bei welcher die Grabenseitenwände mit dem Grabenboden einen Winkel im Bereich von 90º-93º einschließen.

18. Struktur nach einem der vorgehenden Ansprüche, bei welcher weiters in einer Mehrzahl der bestimmten Mesas Kanalanordnungen, typischerweise Feldeffekttransistoren, ausgebildet sind, die Source-, Drain- und Kanalbereiche aufweisen, wobei jeder der Kanalbereiche in einer Mesa so angeordnet ist, daß er sich zwischen den Source- und den Drainbereichen erstreckt, und die Source- und Drainbereiche zu entsprechenden Kanalstops benachbart sind.