JPH02502415A - 半導体素子のための自己整列した、平坦化されたコンタクト - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体素子のための自己整列した、 平坦化されたコンタクト 発明の背景 １、発明の分野 この発明は、たとえばトランジスタ、特に、電界効果トランジスタ（ＦＥＴｓ） のような半導体素子に関するもので、特に新しい、平坦化された完全に自己整列 した構造に帰着する、そのような素子のためのコンタクトを準備するための新し い方法に関するものである。

２、発明の背景 ＭＯＳ（金属酸化膜半導体）素子、特にＣＭＯＳ　（相補形ＭＯＳ）を製作する ためのＬＯＧＯＳ　（シリコンの局所的な酸化）方法は周知であり、半導体産業 の至るところで広〈実施されている。約１μｍ特徴サイズよりも大きい設計ジオ メトリにとってそれは適当な方法である。

しかしながら、素子のより高い詰めこみ密度を成し遂げるために特徴サイズは半 マイクロメータの寸法に縮められるので、いくつかの問題が持ち上がる。

第１に、リソグラフィステッパの焦点深度がより小さくなる。したがって、種々 の特徴の種々の高さが、フィールドの深度の問題を起こす。

第２に、ポリシリコンゲートへの、およびフィールド酸化物へのコンタクトの間 隔をあけることは、より小さい寸法では臨界的になる。別々の整列ステップの使 用のため、コンタクトを整列することにおける誤差のマージンは、適当ではない にしても、（ａ）コンタクトによりシリコンサブストレートが拡散ソースまたは ドレイン領域に結果としてシッ゛−卜することを伴う、フィールド酸化物を通し てのエツチング、かまたは（ｂ）ゲートがソースまたはドレインコンタクトに結 果としてショートすることを伴う、ポリシリコンゲートをコンタクトすることに 帰着し得る。

そのような誤整列は、ソース、ドレインおよびゲート間の、およびソース、ドレ インおよびフィールド端縁間の相当なスペースを見込むことによって調節させら れる。結果として、高度の詰めこみ密度が犠牲にされる。

現在の処理機構のもう１つの要求は、ゲートコンタクトが、ソース−ゲート−ド レイン線まで直角で延びる相互接続にまで作られるということである。そのよう なコンタクトは直接ゲートまでへのコンタクトに比べてかなり多くの面積を必要 とする。しかしながら、可能性のある誤整列問題を避けるために、別々の整列の 使用は現在の処理機構を要求する。

最後に、ＬＯＧＯ５方法を用いる技術において周知の問題は、いわゆる「バーズ ・ピーク」問題で、それはフィールド酸化物がソースおよびドレイン領域で、サ ブストレートまで次第に少なくなるところで起こる。そのような先細りは、マス ク面積よりも小さい電気的な幅の結果となる。

処理の間の多数の異なった高さ、およびいくつかの整列ステップは、サブストレ ート上の素子の高度の詰めこみ密度を生じる進歩したりソグラフイ方法および他 の方法の効率的な使用を妨げることは明らかであり、その理由はフィールドの深 度が調整に必要な寸法が小さくなるにつれて減少するからである。

発明の概要 この発明に従って、同じものを製作するための新しいコンタクト構造および方法 が提供される。この発明の方法は、すべてではないとしても、先行技術の方法に 関連した大抵の不利益を避けるために、平坦化処理および完全な自己整列を使用 する。結果として、底皮の詰めこみ密度が達せられるかもしれない。

平坦化はフィールドの深度の問題を避ける。自己整列は素子の種々の構成要素が 、前に論議された誤整列の領域の不利益なしに、技術者により選択されたどんな 方法でも相互接続されることをたやすく可能にする。この発明の方法はポリシリ コンのプラグの使用を可能にし、その上面はゲートコンタクト領域要求を下げる ためにコンタクトされ得る。０．５μｍおよびそれ未満の特徴距離がこの発明の 方法により達せられるかもしれない。

半導体ウェーハの表面上に形成される多層構造に関連したマスクの独特の組合わ せが、多層構造はその中に埋設のエッチストップ層を含むが、ソース、ゲートお よびドレインエレメント、ならびにお互いに、および相互接続に関するそれらの ジオメトリを規定する。多構造層におけるスロットを介するポリシリコンプラグ コンタクトは、垂直のコンタクトが種々のエレメントに対してなされることを可 能にする。ポリシリコンプラグのシリサイド化は垂直方向の直列抵抗を下げ、ｎ −およびｐ−ＭＯＳＦＥＴの素子調整のためにＮおよびＰポリシリコン電極の両 方を使用することを可能にする。

この発明に従って、自己整列した、平坦化されたコンタクトが、半導体サブスト レートの主表面に形成されるエレメントを含む半導体素子に備えられる。コンタ クトは、たとえばポリシリコンのような、導電性材料の垂直に配置されたプラグ を含み、平坦な相互接続によりコンタクトするため、そのプラグの一方の端部は 表面にコンタクトし、そのプラグの少なくともいくつかの他方は平坦な領域で終 わる。複数個のプラグは前記サブストレートに平行な少なくとも１つの方向に一 定の寸法を有し、お互いに整列される。

この発明の方法は、たとえばＣＭＯＳトランジスタのような、半導体素子におけ る平坦化された相互接続のため、自己整列した、平坦化されたコンタクトを製作 するための方法を含む。たとえばポリシリコンのような、導電性材料を含むプラ グが、適当に隣接の素子から分離された、半導体の主表面に形成される半導体素 子の領域に形成される。

プラグは誘電体材料により隔てられ、誘電体材料の表面により規定される平面で 終わる。この方法は、（ａ）　　導電性プラグおよび誘電体材料の表面上にレジ ストの層を形成することと、 （ｂ）　　導電性プラグへのコンタクトが要求されるレジストを残すために反コ ンタクトマスクを与えることと、（Ｃ）　　それへのコンタクトが全く必要とさ れない導電性プラグの露出した部分をエッチバックすることと、（ｄ）　　レジ ストの層を剥ぎ取ることと、（ｅ）　　構造を平坦化するためにエッチバック領 域を平坦化する材料で充填することとを含む。

この発明の他の目的、特徴および利点は、次の詳細な説明、および図全体を通し て同じ参照指示が同じ特徴を表わす添付の図面を考慮すると明らかになるであろ う。

図面の簡単な説明 この説明で参照される図面は、特に言及された場合以外は一定の比率に拡大して 描かれていないと理解されるべきである。さらに、図面は、この発明に従って製 作される集積回路のただ一部分を図解するように意図されている。

第１図−第１４図はこの発明の方法における事象のシーケンスを描き、ｒａＪの 指示は断面図を描き、ｒｂＪの指示は平面図を描く。

第１５図−節１９図は種々の方法のシーケンスにおける代替の実施例を描く。

発明の詳細な説明 この発明の特定の実施例についてここで詳細に参照がされるが、それはこの発明 を実施するために発明者によって現在企図される最良のモードを図解する。代替 の実施例もまた適用できるように簡単に記述される。

この発明の方法は、その好ましい方式において、完全に非ＬＯＧＯＳである。し かしながら、その方法の一部がここに開示された利益を実現するために現在のＬ ＯＧＯＳ方法に組入れられてもよいということが当業者により理解されるであろ う。さらに、この発明の方法はシリコンを半導体として使用することを特定的に 指示されるが、この発明の教示は、エッチストップ層などにおける適当な修正で 、他の半導体にまで拡大され得るということが当業者に明らかであるであろう。

この発明の方法は、素子が、（ここでは、ｍｌｌａ図に見られるように、ＭＯＳ ）ランジスタ１４）、が半導体サブストレート１６のＰ−ウェルまたはＮ−ウェ ル領域１２に製作されるべき領域を囲む分離溝１０の形成で始まる。

複数個のそのような分離溝１０があり、１つ１つが各素子１４に関連している。

周知のように、そのようなトランジスタ１４はソースエレメント１８およびドレ インエレメント２０を含み、その間のゲート領域２２が、その間のチャネル２４ の拡がりを調整する（第１０ａ図に見られる）。Ｐ−ウェルおよびＮ−ウェルの 形成は知られており、したがってこの発明の一部分を形成しない。

第１ａ図に示されるように、半導体サブストレート１６のウェル領域１２を囲む 複数個の満１０が、サブストレートの表面１６′の上に形成される窒化物マスク ２５の上面上に形成されるレジストマスク２３を介してエツチングされる。第２ ａ図に示されるように、レジスト２３および窒化物２５はその後剥がされ、溝１ ０は酸化物２６で充填される。

溝のエツチングは、たとえば適当なウェットシリコン損傷除去エツチングが伴う ＲＩＥ（反応性イオンエツチング）方法のような、周知の方法を用いてなされる 。溝１０を充填するために用いられる酸化物２６は低温度酸化物または好ましい ７５０℃ＴＥＯＳ　（テトラエチルオルト珪酸塩）でよい。酸化物はシリコンサ ブストレート１６のに面１６′と平坦になるようにエッチバックされる。平坦化 は、酸化物平坦化のための技術において一般に用いられる化学的および反応性イ オンエツチングの組合わせによりなされる。

分離溝１０は、適当な長さくＸ）および幅（Ｙ）の活性領域の輪郭を描くために ４つの壁のある溝をエツチングすることにより作られる。この発明の方法におい て、溝１０は、平面図で眺められたとき（第３ｂ図）、矩形の形状を有し、約５ μｍに２μｍ（１μｍ設計基準に対して）の活性領域（Ｘ　Ｘ　Ｙ）を規定する 。

分離溝は、典型的に、約０．５から１μｍ幅で、約０゜４から０．６μｍの深さ である。その寸法はりソグラフィ整列制約、およびその後に生成される酸化物に よる溝の充填により決定される。

１つの完成した溝が第３ａ図に示されるが、第２ａ図に示されるように、複数個 のそのような溝が単一の半導体サブストレート１６上に使用され、各々が素子の 活性領域を描くということは理解されるであろう。もちろん、特徴規定の技術が 新しいレジストおよびレジスト現像方法とともに改善し続けるにつれ、このよう な寸法もまた小さくなるであろう。

次に、第３ａ図に示されるように、層２８の特定のシーケンスがサブストレート １６の表面上に形成される。特にこの層２８のシーケンスがこの発明の要点であ る。この多層構造は埋設のストップエッチ層を含み、この発明の実施に必須のも のである。

ｊｉｌに、約２５００Ａ土５％の厚さを有するフィールド酸化物２８ａが、サブ ストレート１６の表面上に形成される。下部に記述されるように、フィールド酸 化物２８ａの厚さは、要求されるフィールドしきい値電圧、およびＮ−およびＰ −コネクタを形成するために利用できるその後の注入エネルギに調和して目標を 定められ得る。

フィールド酸化物２８ａの形成はそれ自体においては新しくなく、従来の生成方 法により所要の厚さまで形成される。選択される厚さは、ｍｌＯａ図と関連して 下部に論議されるように、注入を阻止するために残されたポリシリコンに対する 、それによって注入するのに必要とされる注入エネルギに依存する。

理想的には、フィールド酸化物２８ａは要求されるフィールド反転電圧に調和し て、できるだけ薄くあるべきである。また重要なことには、この発明の利益を最 もよ（実現するために、この層２Ｊ３ａの厚さは、ウェーハの表面をわたって実 質的に均一であるべきである。シリコンが基礎の素子については、フィールド酸 化物は二酸化シリコンを含む。

次に、エッチストップ材料の薄い層２８ｂがフィールド酸化物２８ａの上に形成 される。下部に理解されるように、エッチストップ材料２８ｂは、二酸化シリコ ンとかなり異なるエッチレートを有する材料を含み、この発明の実施において重 要である。シリコンが基礎の素子については、適当なエッチストップ材料は、約 ８００Ａ±５％の厚さを有する、窒化シリコンを含む。窒化物はＬＰＧＶＤ　（ 低圧化学気相成長）またはＰＥＣＶＤ　（プラズマ・エンハンストＣＶＤ）によ り生成され得る。最小および最大の厚さは、処理および装置のエツチング均一性 に依存する。

窒化物層２８ｂの上にはもう１つの酸化物の層２８ｃが形成され、厚さが約５． ５００から６，５００人に及ぶ。

この酸化物層はフィールド酸化物と同じような方法で都合良く形成される。この 酸化物層２８ｃは、下部に論議されるように、形成されるべきポリシリコンプラ グの深さを決定し、第８ｂ図に関連して、また工大に論議されるように、反コン タクトマスクにおけるエッチバックに続くポリシリコン層（相互接続ポリシリコ ン）について残されているものを決定する。このように、酸化物層２８ｃの厚さ は、除去される約４．０ＯＯＡのポリシリコンおよびその段階において必要とさ れる残余の相互接続の厚さく約２．　００ＯＡ）の合計よりも大きくなければな らない。

最後に、ポリシリコンの層２８ｄは、約２．０００から２．５００Ａに及ぶ厚さ にまで、酸化物層２８ｃ上に形成される。この層２８ｄは二重の目的を有し、第 ５ｂ図に関連して説明されるように、それはエッチマスクとして、およびリソグ ラフィ　「エンハンスメント」層として両方で役に立つ。二酸化シリコンに対し て良いエッチレートを有するポリシリコン以外の材料、たとえば窒化シリコン、 が使用されてもよいが、ポリシリコンはいくつかの利点を有する。第１に、それ は均一の反射性を有し、それでリソグラフィが制御しやすい。第２に、それは二 酸化シリコンに対して２０：１よりも良いエッチ比を有し、それでたとえ上に横 たわっているレジストがその後のエツチングの間に腐食され去ってしまっても、 それはエッチマスクを兼ね、それによって寸法制御損失を避ける。

前述の層２８ａ−ｄは、欠陥密度を下げるために１回のポンプダウンで引き続い て生成されてもよい。

レジスト３００層が上部ポリシリコン層２ｇｄ上に次に形成され、「スロット」 マスク（第４ｂ図における破線３２）に露出され、それは同時にソース１８、ゲ ート２２およびドレイン２０領域間に相互の自己整列を与える。スロットマスク ３２は、延長部分３３を介して他の素子へのコンタクト、および延長部分３５を 介してゲート２２へのコンタクト、およびそれのどれか他の組合わせの準備をま た含んでもよい。それは、半分のレベルである従来のポリシリコンに比べ、完全 なレベルの相互接続である。（従来の半分のレベルは接続を完了するためにもう １つのレベルの相互接続を必要とする。）このような方法で、素子の詰めこみ密 度は、臨界的な整列要求なしに、先行技術のＬＯＧＯ８方法のものをほぼ５０％ 上回るだけ増加させられるかもしれない。密度のそれ以上の増加は、より良いレ ジスト規定の技術が発展するにつれて、達せられるかもしれない。

スロットマスクは、フィールドにおけるポリシリコン相互接続領域、およびすべ ての素子のソース／ゲート／ドレイン領域を規定する。スロットマスクは、最小 の特徴、およびリソグラフィ的に規定されるかもしれない最小の特徴スペースで あり得る。理解されるように、ソース／ゲート／ドレイン領域は、ここまでお互 いに自己整列される。

レジスト３０は、従来のように、電磁放射（可視の、紫外の、Ｘ線の、適当なよ うに）により露光され得、下にある４つの層２８の望まれない部分は、ソース１ ８、ゲート２２およびドレイン２０領域に対応する半導体サブストレート１６の 部分を露出するために、たとえばエツチングにより、除去される。

４つの層２８は次のとおりエツチングされる。第１に、ポリシリコン層２８ｄの 露出された部分は、ＲＩＥエッチ装置を用いてエツチングされ、再び、ＲＩＥエ ッチ装置を用いて、酸化物層２８ｃの露出された部分のエツチングが続く。この 後者のエツチングは、窒化物層２８ｂで止まり、その理由は、酸化物のエッチレ ートは、エッチパラメタで窒化物のものの約５倍に調整され得るからである。こ のエツチングの方法は、エツチングの制御された製造可能性を可能にし、その理 由は窒化物ＪｉＪ２８ｂは嵌め込みの「埋設の」エッチストップの役をするから である。

（層２８ｄ、２８ｃの）２つのエツチングは、１つのポンプダウンで行なわれて もよい。この時点で、もし結局はポリシリコン層２８ｄの下部から窒化物を除去 することが望まれるなら、窒化物層２８ｂもまたフィールド酸化物までエツチン グされてもよい。

ＲＩＥエッチ方法は酸素およびフッ化ガス、たとえばＣＨＦＩ％ＣＦ、　、ＮＦ 、　、などの混合を使用する。酸化物および窒化物の間の制御されたエッチ比は 、ガスの比率および、いくつかの場合には、エッチ装置の動力を変えることによ って達せられる。ＲＹＥエッチ方法は周知であり、したがってそれ自体はこの発 明の一部分を形成しない。

新しいレジスト層３６に関連して「活性」マスク（第５ｂ図において実線３４で 示され、溝１０は明快さのために省略されている）を用いて、レジスト３０は剥 がされ、ウェーハは再びマスクされる。このマスクの目的は２つある。

第１に、ソース１８／ゲート２２／ドレイン２０領域において、エツチングはシ リコンまで、またはスロットの中の露出された酸化物まで完了される。溝１０に おけるこの露出された酸化物のいくらかは、シリコンサブストレート１６までソ ース１８、ゲート２２、およびドレイン２０の中のフィールド酸化物を取り除く のに必要とされる要求されるオーバエッチに対応して、エツチング（５００Ａ） されるであろう。

フィールド領域またはフィールド上の相互接続領域において、マスクはレジスト でこれを覆い、エツチングを妨げる。この方法で、フィールド領域における酸化 物２８ａは、分離溝１０（溝酸化物２６を含む）により囲まれる領域の外側の、 フィールド領域におけるポリシリコン延長部分３３．３５の下で結局保持される 。これはポリシリコン相互接続を形成する。

窒化物層２８ｂの露出した部分は、再びＲＩＥを用い、フィールド酸化物層２８ ａ上で止まるように、それからエツチングされる。エッチ比は、約３；１の窒化 物対酸化物よりも大きく調整される。フィールド酸化物層２８ａの露出された部 分は、その後エツチングされて、下にあるシリコン１６の部分を露出する。再び 、上記に示されたように、窒化物層２８ｂおよび酸化物層２８ａのエツチングは 、単にそれぞれの層の性質を適応させるために化学的性質を変更して、同じエッ チ装置で１つのポンプダウンで引き続いてなされ得る。

≧３：１の酸化物対窒化物のエッチ比で、±１０％のエツチングの、および±１ ０％の酸化物層２８ｃの非均−で、および約６，０００から７．０ＯＯＡに及ぶ 酸化物層の厚さで、層２８ｃをオーバエッチし、なお窒化物層２８ｂの上または 中で止まることが可能である。このことはそれ自体大きな製造の利点を与える。

エッチバックの先行技術の方法において、「時間を定められたエツチング」は非 均−問題を克服しなかった。レーザ終点方法はバッチ機械において１つのウェー ハを試し、同じ不確実性を免れない。このように、「埋設のエッチストップ」窒 化物層２８ｂの使用は、この発明の処理を高めるさらにもう１つのエッチシーケ ンスに独特の解決法を提供するように理解される。第２のエツチングはその後窒 化物層２８ｂを除去し、フィールド酸化物２８ａの上で止まる。

シリコンまでエッチダウンすることの完了で、素子の幅Ｗは、ｙ−ｗとして第３ ｂ図および第４ｂ図において溝マスク１０により規定された。Ｌと示された、チ ャネルの長さく幾何学的な）は、スロットマスク３２を用い、第１のエツチング で既に規定された。このように、ソース１８、ゲート２２およびドレイン２０領 域は、ゲートの下のチャネルの素子の長さＬおよびゲートの下の幅Ｗとともに、 幾何学的に規定された。さらに、たとえばドレイン２０領域に関連して示される ように（第２ｂ図において３３により示される）、相互接続スロットもまた規定 される。

フィールド酸化物層２８ａを貫いてエツチングした後、レジスト層３６が、従来 の方法で除去され、薄い酸化膜３８（ゲート酸化物）が半導体サブストレート１ ６の露出された部分で成長する（第６ａ図）。従来のように、ゲート酸化物３８ は、素子の縮小の割合に依存して、約１５０±１０Ａ５またはそれ未満の厚さに 形成される。

ソース／ドレインエッチアウトマスク（第７ｂ図で実線４４により示される）は 、第７ａ図で４２で示されるように、ｎ−ＭＯ８およびｐ　−ＭＯＳゲート領域 を覆う、および保護するために使用される。次に、ソース１８領域およびドレイ ン２０領域におけるゲート酸化物層のそれらの部分は、たとえばウェットエッチ 浸漬により、またはＲＩＥエツチングにより、またはそれの組合わせで除去され る。

レジストはその後ウェーハからはぎ取られる。

ポリシリコン層は、約７，０００人±５％の厚さまでブランケット生成され（１ μｍ特徴幅で）、その後エッチバックされる、またはポリッシュ（化学的／機械 的）バックされ上部の酸化物層２８ｃ上で止まる。ポリシリコンは、すべての相 互接続スロット３２と同様、ソース１８スロツト、ゲート２２スロツト、および ドレイン２０スロツトのすべてを充填する。（ゲート２２スロツトを充填するポ リシリコンは第７ａ図に４０ｇで示されている）。

ポリシリコン層は、ポリシリコンを平坦化するためにシリコンウェーハポリッシ ュにおけるのと同じような装置を用いて、ポリッシニバック（化学的／機械的） される。

次に、ドーピング周期が行なわれる。このドーピング周期において、ポリシリコ ンゲート４０ｇは、方法の最後までドープされない。

゛　この目的で、酸化物層４８は至るところに形成され、たとえば、典型的に約 １２５人±１０％の厚さまで、約９００℃で熱的に成長する。これはイオン注入 スクリーン、および窒化物エッチストップを兼ね、よって、厚さはこれらの考慮 すべき事柄により決定される。Ｂｌ＋イオンが、開かれているＮ中領域と同様に 、それぞれ、素子のＰ−チャネルソース上のポリシリコンブラグ４６Ｓ１および 素子のｐ−チャネルドレイン上のポリシリコンブラグ４６ｄの中にＰ＋ドーピン グを与えるために注入される。Ｎ＋トド−ングを形成することが望まれるところ では、約６００から８００Ａの厚さくＰＯＣＱｉをマスクするのに十分である） の窒化物層４２が生成され、Ｎ＋マスクを使用してマスクされ、下にある１２５ 人酸化物層４８と一緒にエツチング止まり、それはその後ＰＯＣＱａでカウンタ ドープされる（これらの領域は前もって硼素でドープされている）。

Ｎ中およびＰ＋４４マスク（第７ｂｅＫに示される）は、Ｐ＋マスク（Ｐ−ＭＯ Ｓ素子）としてレジスト、およびＮ十マスク（Ｎ−ＭＯＳ素子）として窒化物を 使用し、次のように構成される。ｉ７ａ図に見られるように、マスク４２はドー ピングからゲート領域２２を保護する。

Ｐ＋マスクがＮｋｉＯＳ領域を完全に覆い、またＰ＋ゲート領域も覆うこと以外 は、マスク４４は同一である。Ｎ＋マスクはＰＭＯＳ領域を完全に覆い、またＮ ＋アゲート域もまた覆う。これはソース、ゲートおよびドレインがすべて同じド ーピングであり、すなわち、ＮＭＯＳ／ＰＭＯＳ領域が完全に開かれ、ゲートが 保護されていない、従来のＮ”　／Ｐ＋マスクと比べて異なる。

ＮおよびＰウェル１２が、溝形成に先立って既に適所にあるということが想起さ れるであろう。もちろん、各分離された領域のソースポリシリコンプラグおよび ドレインポリシリコンプラグ、または素子１４は、その領域のウェル１２のそれ と反対の導電率までドープされ、これらへのコンタクトが必要とされ、したがっ てそれらが同じ導電率であるところは除く。

アセンブリは約９００℃まで約６０分間熱され、ドーパントが半導体の中のソー ス１８とドレイン２０の両方のためにＮ十およびＰ＋接合／領域を形成するよう にドーパントをドライブする。たとえば、第８ａ図に見られるように、ドープさ れた領域１８’　、２０’　はそのドライブにより形成される。温度および時間 は、必要とされるプラグ深度および接合深度に依存して、変化させられてもよい 。代わりに、急速な熱焼なましが、接合をドライブするために使用されてもよい 。

ゲートはまだドープされずにいて、その理由はゲートポリシリコン４０ｇをドー プすることは、ドーパントの種類が薄いゲート酸化物３８を貫通し下にある半導 体１６に達する結果となり、電位の信頼性の問題を引き起こすからである。

ゲート領域２２上のマスキング窒化物キャップ４２は、次に除去される。

この段階では、３つの層（フィールド酸化物２８ａ１窒化物２８ｂ１および酸化 物２８Ｃ）が平坦化され、半導体サブストレート１６上で、それぞれ、平坦化さ れたポリシリコンプラグ４６ｓ、４６ｇ、４６ｄがソース１８、ゲート２２、お よびドレイン２０に平坦化されていることがわかる。すべてのソース、ゲート、 ドレインおよび相互接続が相互に自己整列される。プラグの規定およびドライブ の後、工大に詳細に記述されるように、新しいコンタクト機構が、実施され得る 。

工大に詳細に記述されるように、素子はここでゲート端縁に接続されなければな らない。以下の論議はゲート酸化物３８を劣化することなくゲート電極４０ｇの すぐ上にコンタクトを形成することに関する。この構成は特徴サイズの：Ａ！ｆ １を可能にする。

従来のＬＯＧＯ５技術において、ゲート領域上のポリシリコンの厚さは、横縦比 が悪くなるにつれて、平坦な、または小さいステップの高さを適度に呈するため に縮小させられなければならない。コンタクトは、ゲートブレークダウンを劣化 させることなしにゲート酸化物上のこのゲートの上に直接なされ得ない。

このように、この発明の新しいアプローチのもう１つの面は、それがコンタクト を作るステップにおいて、およびすぐそれに続く金属生成ステップにおいて、平 坦な表面が呈されることを可能にすることで、そのことは小さいジオメトリで製 造する利点を与える。この発明のアプローチはまた、従来の方法に比べて、補充 の技術および方法が多くを要求しないようにする。

「反コンタクト」レジストマスク（第８ｂ図において交差した領域５０により示 される）が、ポリシリコン層４０ｇ、４６ｇ、４６ｄ上の層５２として形成され 、ゲートポリシリコン４０ｇおよび他の所望のコネクタの領域、たとえばドレイ ンポリシリコン４６ｄの一部分を覆うようにパターン化される。反コンタクトマ スク５０において、レジストはコンタクトが必要とされるところに残され、これ らのコンタクト領域が通常開かれている従来のコンタクトマスクと性質が異なる 。

次に、ポリシリコン層４６の露出された部分が、下にある酸化物に対してよい選 択性を持ち、Ｎ＋、Ｐ＋、またはドープされていないポリシリコンに関して選択 性のないエッチャントを用いて、ポリシリコンの特定の量を除去するために時間 が定められたエツチングでエツチングされる。

そのようなエッチャントの１つの例が、塩素が基礎のプラズマ化学である。特に 、約４，０ＯＯＡ土５％のポリシリコンが除去される。この量はポリシリコンと 金属の間の酸化物間の厚さであるだろうし、キャパシタンスを考慮することによ って決定される。また、ＲＩＥポリシリコン／酸化物比は＞２０：１の選択度を 明示するので、コンタクトは酸化物に部分的に重なり得る。規定されつつあるコ ンタクトはレジストにおける特徴であり、従来のコンタクト機構におけるような レジストにおける開口ではなく、リソグラフィをより簡単にする。

結果として生じる構造が第８ａ図に示される。フィールドにおけるポリシリコン 相互接続４６ｃが、たとえばソースポリシリコン４６ｓのような、コンタクトさ れるべきでないすべてのそれらの領域と同様、エツチングにより凹所を設けられ るということが理解されるであろう。

この段階におけるすべてのエッチバックされた領域は、１つの方向に同様の幅を 有する。フィールドにおけるポリシリコンは、それが（第８ａ図の平面に平行に ）存在するスロットの幅である。第１１ａ図に示されるように、およびさらに詳 細に工大で論議されるように、非常に平坦な形状を得るために塗布ガラスでこれ らの領域を充填することはこのように容易である。

パターン化されたレジスト５２は、ゲート「ボタン」４０ｇへのコンタクトと同 様、ポリシリコン４６ｂの「ボタン」を残して、除去される。

コネクタマスク（第９ｂ図において実線５４により示される）が、レジスト層５ ７を用いて酸化物層２８ｃの部分５５を規定するために使用される。これらの部 分５５は、下にある窒化物層２８ｂをエッチストップとして用いて、エツチング により除去される。窒化物層２８ｂの露出した部分は、その後エツチングにより 除去され、フィールド酸化物ＩＷ２８ａの上で止まる。

このエツチングは、相互接続を形成することにおいて上記で論議されたものと同 じであり、その点で言及されるすべての利点を有する。

適当なイオンの注入（ソース１８′およびドレイン２０′をゲート２２′端縁に 接続するＮチャネル２４およびＰチャネル２４に対する）は、トランジスタ（Ｎ −およびＰ−型）を接続し、および形成するためにフィールド酸化物２８ｇの露 出した部分を通してその後なされる。それを通して注入されるべき酸化物は、上 記で記述されたように、うまく制御される厚さまで生成された、フィールド酸化 物２８ａであるということは注目されるであろう。

ｐ−チャネル（５Ｘ１０”　ｃｍ−２において　１００ｋｅＶ）に対してＢＩＴ かまたはリンで、Ｐ−マスクを用いて、ｎ−チャネル（５Ｘ１０”　Ｃｍ−２１ ＝おイテ２５０ｋｅＶ）に対して、Ｎ−マスクを用いて、ウェーハがここで注入 される。この作業は、Ｐ−マスクおよびエツチング、Ｐ−注入、レジストはぎ取 り、Ｎ−マスクおよびエツチング、Ｎ−注入、およびレジストはぎ取りのシーケ ンスを用いてなされる。ソース１８′／ドレイン２０′接合は、ここでゲート領 域２２′に接続され（第１０ａ図に見られる）、ＭＯＳ　　ＦＥＴ素子１４を完 成する。チャネル２４は「＋」で示される。

注入方向に対して直角の散乱のため、傾斜接合の結果となるゲート端縁の下の注 入「尾」が都合良くある。周知のように、これは短いチャネル素子にとってホッ トエレクトロン効果を下げるために有益である。

チャネル注入の間、ゲートポリシリコンプラグ４０ｇもまた同じ注入で軽くドー プされる。ドーピングは、急速な熱焼なましにより、たとえば約８００°から１ ．０００℃で１５から３０秒、軽く進められる。この方法はチャネル２４におけ る注入を活性化するが、しかし注入の過度の拡散を起こさず、それによってゲー ト酸化物３８０貫通を避ける。（ポリシリコンにおけるより速い拡散レートは、 しかしながら、この短い周期でゲートポリシリコンの実質的に均一のドーピング を可能にする。）この方法で、ゲート上のＰポリシリコンプラグとＮポリシリコ ンプラグの両方が、形成される。周知のように、薄いゲート（１００から１５０ Ａ）上のＰ＋ポリシリコンの形成は、先行技術において今まで確実にはなしとげ られなかった。

ポリシリコンの露出された部分は、たとえばＴｉＳｉまたはＣｏＳ　ｉ２で、選 択的にシリサイド化される。シリサイド化されたちの５６は、第１０ａ図に見ら れるように、ポリシリコンボタンの上面および露出した側面の部分、またはプラ グ４０ｇ、４６ｓ、４６ｄ、４６ｂを覆う。シリサイド化処理は、約５００から ８００Ａの厚さまでチタンをブランケットスパッタリングすること、および急速 な熱焼なましにより約６５０℃まで加熱することを、都合良く含む。望ましくは 、約２から４Ω／平方の面積抵抗が得られる。

シリサイド化は、選択的な処理である。シリコンまたはポリシリコンのみに反応 が起こる。反応なしの生成されたチタンが、湿式の化学溶剤の中で剥ぎ取られる 。ケイ化物が、要求される抵抗を備えるために、その後約８００℃まで再び急速 な熱焼なましされる。

プラグ抵抗の低下に必須ではないが、非ダイオードオーミック接触を与えるため に、Ｎ”　／Ｐ＋ポリシリコンプラグの交点を結ぶ（ｓｔｒａｐ）ことは必須で ある。結ぶこと（ｓ　ｔ　ｒａｐｐ　ｉ　ｎｇ）は、また各ポリシリコンプラグ およびポリシリコン相互接続の直列の抵抗をシャントする。

このように、第１０ａＥに見られるように、各プラグの抵抗は、フィールド酸化 物２８ａの厚さだけの関数であり、それはウェーハ全体の上で実質的に一定であ る。

ポリシリコンプラグを結ぶことは、いかなるドープされていない、およびドープ された（Ｎ”、Ｐ”）プラグに対してもなされてよい。

次に、約１．０ＯＯＡの、酸化物のプラズマ・エンハンスト化学気相成長が、シ リサイド化された領域上に層６０を形成するために用いられる。

゛塗布ガラス５８が、エッチアウトされた領域を充填するために表面のいたると ころにその後与えられる。すべてのスロットは同様の寸法であるので、それです べてのスロットは平らに充填され、必要とされるように、ポリシリコンプラグ表 面にまでエッチバックされる（ＲＩ　Ｅ）またはポリッシニバックされる。２つ の層５８．６０の間の違ったエッチレートのため、平坦化が高められる。結果は 、「ボタン」の表面、たとえば、４０ｇ、４６ｂが露出した状態で、平坦な形状 である。

同様の幅のスロットに塗布ガラス（ＳＯＧ）を使用することは、大きく異なるサ イズの特徴をＳＯＧで充填しようと努める問題を首尾良く克服することは理解さ れるであろう。もし広い領域が試みられると、ＳＯＧは「懸垂線」で充填し、平 坦ではない。ＳＯＧはまたポリシリコンおよび金属Ｊｉ！（次に生成されるべき ）の間の酸化物間の厚さであるので、この厚さ制御は容量および性能に直接影響 し、その両方がこの方法により扱われる。

ここの教示により形成されるような素子は、低い重複容量を有する。上記で論議 された平坦化されたコンタクト機構を使用することにより、ソース／ゲート／ド レインプラグの並列配置により形成されるゲート２２／ドレイン２０ミラー容量 は、減少され得、正確に制御され得る／モデル化され得る。（容量の減少は、コ ンタクトが全く必要とされないそれらの領域におけるポリシリコンをエッチバッ クすることの結果として得られる。）エッチバックされるプラグと比べると、付 加的なミラー容量が、同じ素子上の隣接の電極にコンタクトがなされるところに 起こるであろうが、非常に増加される密度に対して、これはわずかな不利益であ る。

最後に、そしてたぶん最も重要なことに、この機構におけるコンタクトは、ポリ が最も厚いところでなされ、たとえば、第１１ａ図においてゲート電極４０ｇ上 で、それはこのアプローチの独特の特徴で、強力な密度の利点を与える。先行技 術において、既に論議された項目のために、ゲートはＬＯＧＯＳ技術のＬＯＧＯ Ｓ領域上で接続され、したがってより大きい領域を使い果たす。さらに、金属コ ンタクトがポリのプラグになされるので、この発明の機構は接合を浅くするため に、よりたしかなコンタクトを与える。

これらは、上述のように、金属生成およびエツチングに先立ち、選択的にシリサ イド化され得る。

次に、第１２ａ図に示されるように、金属層６２がウェーハ全体の上に生成され る。金属６２は、シリサイド５６を介して、高められたポリシリコンプラグ、ま たはボタン、ここでは、４０ｇおよび４６ｂにコンタクトする。金属はパターン 化され、従来のようにエツチングされるが、平坦な形状は必要とするオーバエッ チを減らし、ブリッジングを克服し、従来の機構に比べて引き起こす問題を減ら す。

金属層６２のエツチングされた部分は、たとえばＰＥＣＶＤｆｉ化物のような、 酸化物６１と直線にされ、たとえば塗布ガラスのような、平坦化材料６５で充填 される。この方法で、金属部分６２は、お互いに物理的に分離され、電気的に絶 縁される。

上記のように、第１３ａ図に示される、第２の金属の層６４を形成するために、 塗布ガラス（層６５）（またはどれか他の平坦化する層）が、第１の金属層６２ を平坦化するために使用されてもよいし、層６２の表面までエッチバックまたは ポリッシニバックされてもよい。薄い窒化物層６６が、平坦化されたガラス、お よび金属層６２．６５上に生成され、その上のコンタクト酸化物層６７の形成が それに続く。

コンタクト６８のエツチングが、酸化物６７を通って窒化物６６までその後なさ れ、再び窒化物層をエッチストップとして用いて、下にある金属６２の部分を露 出するために窒化物のエツチングがそれに続く。再び、２つのエツチングが１つ のステップで行なわれる。もし何か誤整列があれば、下にある塗布ガラス層６６ はオーバエッチされないであろう（第１４ａ図を見よ）。また、オーバエッチ問 題なしにリソグラフィを高めるために、コンタクトが金属部分６２に重複するよ うに引き延ばされ得る。

コンタクトを形成するために結果として生じる金属領域は、いわゆる先行技術の 「ドッグ・ボーン」、または縁どられた、コンタクトよりも小さいということは 理解されるであろう。

いかなる導電性材料も、第１の金属層６２および第２の金属層６４に用いられて もよい。アルミニウムが好ましくは用いられるが、他の導電性材料、たとえばタ ングステン、モリブデンおよびその技術において周知の他のものが代わりに使わ れてもよい。

たとえば第１の金属６２に対してタングステンの選択的な成長のような平坦化方 法を用いることによって、第２の金属６４の生成に先立って、平坦な表面を形成 するためにコンタクト６８を「プレートアップコすることが可能である。第１の 金属６２に対して（フィールド上および素子に対して）異なったコンタクトの高 さを有するＬＯＧＯＳ方法とは性質が異なるように、この技術は平坦な形に充填 することがよりたやすい。ＬＯＧＯＳ技術は浅い深度および深い深度の間の折衷 案であろう。もし深いコンタクトが充填されると、浅いものは、エッチバックさ れなければならないであろう突出ているタングステンの柱を有するであろう。

付加的なエッチバックなしにこの方法の選択的なタングステンブレーティング製 作を行なうことは、はぼ等しいフンタクト深度で平坦な表面を要求する。また、 その方法は、平坦化の合理的な仕事がなされるという条件で、金属の次の平面に ついて反復され得、そのことは他の方法に比べてこの発明の方法で再びより容易 である。

前述の新しい方法の注目されるべきいくつかの面がある。

第１に、ゲート電極が厚い。したがって、貫通を許容する、結晶粒界の存在のた め、エッチャントによるゲート電極の貫通は全く可能ではない。このことは、ウ ェットエツチング、反応性イオンエツチングなどにずっと敏感な、先行技術の薄 いゲートポリシリコン電極と全く異なる。

第２に、相互接続はすべて自己整列である。１つのマスクがシリコンに対するす べてのコンタクトを規定する。

第３に、１つのマスクの使用の結果として、ソースおよびドレイン領域、チャネ ルコネクタ領域およびチャネルは、各トランジスタにおいてすべて自己整列であ る。

第４に、相互に自己整列の機構を用いて、この発明の方法は、リソグラフィの性 能によってのみ制限される、ずっと小さい寸法までの縮小性が可能である。

最後に、この発明の好ましい方法を利用することの結果は、相互接続およびコン タクトが平坦化されるということである。しかしながら、平坦性は１つの素子か ら次への相互接続、たとえば４６ｃにとって必須ではない。他方、たとえば４０ ｇ、４６ｄのようなコンタクトは、完全に平坦化される必要はないが、たとえば 金属層６２のような上にある金属層によりそこにコンタクトがなされるためには 、それらは少なくとも部分的に平坦化されなければならない。

この発明の主要な方法のいくつかの修正がなされてもよい。

１つの修正において、たとえばソース／ドレインコンタクトのために、および相 互接続のために、タングステンがポリシリコンの代わりに使用されてもよい。も しタングステンが使用されると、その方法は最初にサブストレートを注入するよ うに修正されなければならず、その後タングステンを生成する。この修正におい て、たとえばゲートにおいて、使用されるいかなるポリシリコンも、またサブス トレートの注入の後生成され、その後のどんな注入も、ポリシリコンをドープす ることであり、いかなる接合も形成しないことである。ポリシリコンゲートおよ びタングステン相互接続の交点は、この交点におｊフるタングステンポリシリサ イドの形成のため、オーミックであろう。

または、Ｎ＋およびＰ１ポリシリコンプラグは、たとえばいたるところにＮ＋ポ リシリコンを生成し、それが望まれないそれらの領域からドープされたポリシリ コンをエツチアウドし、その後至るところにＰ＋ポリシリコンを生成し、ポリッ シニバックすることにより本来の場所に生成され得る。

もう１つの修正では、ゲートポリシリコン４０ｇは、ソースおよびドレインドー ピングと同時にドープされ得る。

しかしながら、そのような修正は、前に論議されたように、Ｐ−チャネル素子の 安定性および信頼度に影響する、温度および水素雰囲気の存在のため、人にその 後の方法において注意深くあることを要求する。

上に記述されたように、この発明の方法は、素子の輪郭を描くために、酸化物２ ６で充填される、分離溝１０の形成で好ましくは始まる。しかしながら、この発 明の方法は、周知のＬＯＧＯＳ方法に完全に取って代わるために最も好ましくは 使用されるが、その方法の種々のエレメントが、この発明の方法にまとめられて もよい。

たとえば、ＬＯＣＯＳ方法の変形である、「凹所のある酸化物」機構が、この発 明の溝、または「額縁」機構の代わりに利用されてもよい。この発明の方法と対 照された、代わりの方法は次のとおりである。′ 第１に、この発明の方法におけるように、Ｐ／Ｎウェル１２の輪郭が描かれる。

次に、しかしながら、第１ａ図に示されように、「額縁」およびフィールド（相 互接続）領域を規定する、分離マスクを使用する代わりに、従来のしａｃｏｓ方 法に現今用いられているそれと同じ分離マスク８０が使用される。その結果は第 １５ａ図に描かれ、「可変の幅」額縁技術として見られ得る。

この発明の方法の規定／エッチバックステップにおけるように、エツチングされ た領域１０′はその後酸化物２６′で充填され、エッチバックされ、窒化物８０ が剥ぎ取られる。その結果は第１６ａ図に示される。

次の方法ステップにおいて、ＴＥＯＳ酸化物２８８′が任意に生成される。もし なされると、この酸化物の厚さはずっと薄くなり得、その理由はそれはもはやＬ ＯＧＯＳ方法のフィールド酸化物ではないからである。厚さは約４００から１， ０００人に及び得、より低い厚さの値においてるのかもしれない。その酸化物は 、第１０ａ図におけるように、プラグの下の接合にシリサイド（プラグ側壁上の ）の短絡を妨げるために必要とされる。

埋設のエッチストップ層を含む、多層構造の形成は、この発明のものと同じであ り、下にある酸化物２８８′層上に窒化物２８ｂ１酸化物２８Ｃ１およびポリシ リコン２８ｄ層を備える。その方法はコネクタマスク、エツチング、およびイオ ン注入の利用まで続けられ、第１７ａ図に描かれる構造のもとになり、それは第 ９ａ図に描かれるものと類似する。約４００Ａ〇オーダで薄い酸化物層２８８′ を使用する能力は、コネクタ２４に対するイオン注入エネルギに関して利点を与 えることは注目されるべきである。

相互接続４６ｃに関して記述された代わりの方法は、サブストレートシリコンに 対するずっと下げられたポリシリコン相互接続容量を供給するということはまた 理解されるであろう。縮められたプラグの高さく約３，０００から４００人への ＴＥＯＳフィールド酸化物２８８′の削減のため）は、２つの方法の一方で使用 され得、１、　　プラグの高さを約１．２μｍから約０．９μｍまで（自動的に ）縮小する、または ２、　酸化物２８８′の厚さを約３，０００−４００人の差だけ増加し、ポリッ シニ後のプラグの高さがこの発明の主要な方法におけるのとおよそ同じになるよ うにする。

反コンタクトマスク５０におけるエッチバックは、ここで約４，０ＯＯＡから４ ，０００＋　（３，０００−４００人）まで、または約７，０ＯＯＡまで増加さ せられ得る。これはプラグ相互接続および生成されるべき金属の間の最後の（最 終の）厚さである。プラグ「高さ」は一定であるが、しかしフィールドポリシリ コン下にフィールド酸化物（または薄い酸化物）がないので、このことは反コン タクトにおいてもっと多量のエッチバックをさせ、それで、下げられた容量を供 給し、同時にそれでも２，０００Å以上のポリシリコン相互接続を保持し、ポリ シリコンと金属の間の酸化物は厚くなり得ることは理解されるであろう。

この発明の主要な方法により達せられる構造の一部分は第１８ａ図に描かれ、こ の代わりの方法により達せられる同じ部分が第１９ａ図に描かれる。第１９ａ図 は凹所を持った酸化物層７０を伴なう凹所を持ったＬＯＧＯＳ機構を示し、任意 のＴＥＯＳ層を省く。ポリシリコン４６ｃと上ある金属層６２の間の容量は、代 わりの方法でずつと下げられ、性能の利点を与えるということは理解されるであ ろう。

最後に、コネクタマスクの整列は、凹所のあるＬＯＣＯ８方法または同様の方法 にとってずっとより重要でない。

主要な方法において、コネクタマスクは、額縁酸化物２６の内側で整列させられ なければならない。代わりの方法において、整列に関してずっと沢山の自由があ り、その理由はフィールド酸化物２８８′はここで素子間で連続的であるからで ある。

ＬＯＧＯＳ方法の他の修正が、この発明のいくらかのまたはすべての教示を組入 れるためになされてもよいということは当業者に明らかであるであろう。さらに 、その開示は電界効果トランジスタに向けられてきたが、この発明の教示はまた バイポーラトランジスタに、およびＦＥＴ５およびバイポーラ素子の組合わせに も適用できる。

しかしながら、ＬＯＧＯＳ方法はその「バーズ・ピーク」問題で有名であり、こ の発明の主要な方法で達せられるかもしれない平坦さは、それほどよくないであ ろうことは思い起こされるべきである。平坦さは、もしＬＯＣ・Ｏ５方法が「凹 所のあるＬＯＣＯ５Ｊとして知られる上に記述された修正を使用することにより 利用されると、改善されるかもしれない。いずれにしても、この発明の方法は、 ＬＯＧＯ８方法または修正されたＬＯＣＯＳ方法に比べて素子のより高度の詰め こみ密度を提供するであろうということは注目されるべきである。

この発明の好ましい実施例の前述の記述は、図解および記述の目的で提示された 。あますところのないこと、または発明を開示された正にその形に制限すること は意図されていない。明らかに、多くの修正および変形がこの技術の熟達した実 務家に明らかであろう。この発明は、ＭＯＳまたはバイポーラまたは他の方法の 他の製作技術において実施されるかもしれないことはあり得る。同様に、同じ結 果を遂げるために、記述されたいかなる方法ステップも、他のステップと置換で きるかもしれない。その実施例は、この発明の原理、および実際的な適用を最も 良く説明するために、選択され、記述され、それによって当業者が、種々の実施 例について、および企図される個々の使用目的に適合するような種々の修正で、 この発明を理解することを可能にする。この発明の範囲は、ここに添付の請求の 範囲、およびその均等物により規定されるということが意図される。

′ＬＢｂＦＩＧ、　１２Ａ ＦＩＧ、１５Ａ ４４ｂ 盲腔諺嘗報告 Ｈ０１Ｌ　　２７１０８　　　３２１　　Ｆ

Claims (1)

1. 【特許請求の範囲】 １．半導体サブストレートの主表面に形成される半導体素子における平坦化され たコンタクトであって、（ａ）導電性材料の垂直に配置されたプラグを含み、次 の相互接続層によりコンタクトするために、そのプラグの少なくともいくつかの 一方の端部は前記表面にコンタクトし、およびそのプラグの少なくともいくつか の他方の端部は前記表面上の平坦な領域において終わり、（ｂ）前記プラグは前 記サブストレートに平行の少なくとも１つの方向において同様の寸法を有し、（ ｃ）前記プラグはお互いに整列した、平坦化されたコンタクト。 ２．そのプラグの他方の一方の端部が前記表面上の酸化物層にコンタクトする、 請求項１に記載のコンタクト。 ３．前記導電性材料がポリシリコンまたはタングステンを含む、請求項１に記載 のコンタクト。 ４．前記相互接続が平坦である、請求項１に記載のコンタクト。 ５．前記素子が隣接の素子から適当に分離される、請求項１に記載のコンタクト 。 ６．前記素子が前記半導体の前記表面に形成される酸化物溝によって分離される 、請求項５に記載のコンタクト。 ７．半導体サブストレートの主表面に形成されるソース領域、ゲート領域、およ びドレイン領域を含む電界効果トランジスタにおける平坦化されたコンタクトで あって、（ａ）導電性材料の垂直に配置されたプラグを含み、平坦な相互接続に よりコンタクトするために、そのプラグの少なくともいくつかの一方の端部が前 記表面にコンタクトし、およびそのプラグの少なくともいくつかの他方が平坦な 領域で終わり、（ｂ）前記プラグは前記サブストレートに平行の少なくとも１つ の方向において同様の寸法を有し、（ｃ）前記プラグはお互いに整列した、コン タクト。 ８．そのプラグの他方の一方の端部が前記表面上の酸化物層にコンタクトする、 請求項７に記載のコンタクト。 ９．前記導電性材料がポリシリコンまたはタングステンを含む、請求項７に記載 のコンタクト。 １０．前記相互接続が平坦である、請求項７に記載のコンタクト。 １１．前記トランジスタが隣接のトランジスタから適当に分離される、請求項７ に記載のコンタクト。 １２．前記トランジスタが前記半導体の前記表面に形成される酸化物溝により分 離される、請求項１１に記載のコンタクト。 １３．隣接の素子から適当に分離される、半導体サブストレートの主表面に形成 されるソース領域、ゲート領域、およびドレイン領域を含むＣＭＯＳ素子におけ る平坦化されたコンタクトであって、（ａ）ポリシリコンの垂直に配置されたプ ラグを含み、平坦な相互接続によりコンタクトするために、そのプラグの少なく ともいくつかの一方の端部が前記表面にコンタクトし、およびそのプラグの少な くともいくつかの他方が前記表面上の平坦な領域で終わり、（ｂ）前記プラグは 前記サブストレートに平行の少なくとも１つの方向において同様の寸法を有し、 （ｃ）前記プラグはお互いに整列した、コンタクト。 １４．そのプラグの他方の一方の端部が前記表面上の酸化物層にコンタクトする 、請求項１３に記載のコンタクト。 １５．前記相互接続が平坦である、請求項１４に記載のコンタクト。 １６．前記前記素子が前記半導体の前記表面に形成される酸化物溝により分離さ れる、請求項１３に記載のコンタクト。 １７．導電性プラグが半導体の主表面に形成される半導体素子の領域へ形成され 、隣接の素子から適当に分離された、自己整列した平坦化されたコンタクトを形 成するための方法であって、前記プラグは誘電体材料により隔てられ、および前 記誘電体材料の表面により規定される平坦において終わり、 （ａ）前記導電性プラグおよび前記誘電体材料の前記表面上にレジストの層を形 成することと、（ｂ）前記導電性プラグにコンタクトが必要とされるレジストを 残すために前記レジストの層に反コンタクトマスクを与えることと、 （ｃ）それへのコンタクトが全く必要とされない前記導電性プラグの露出した部 分をエッチバックすることと、（ｄ）前記レジストの層を剥ぎ取ることと、（ｅ ）構造を平坦化するために前記エッチバック領域を平坦化する材料で充填するこ ととを含む方法。 １８．前記導電性プラグがポリシリコンまたはタングステンを含む、請求項１７ に記載の方法。 １９．前記相互接続が平坦である、請求項１７に記載の方法。 ２０，導電性プラグが半導体主表面に形成される電界効果トランジスタのソース 領域、ゲート領域、およびドレイン領域へ形成され、隣接するトランジスタから 適当に分離された、自己整列した、平坦化されたコンタクトを形成するための方 法であって、前記プラグは誘電体材料により隔てられ、 （ａ）前記導電性プラグおよび前記誘電体材料の表面上にレジストの層を形成す ることと、 （ｂ）前記導電性プラグに対するコンタクトが必要とされるレジストを残すため に反コンタクトマスクを与えることと、 （ｃ）それへのコンタクトが全く必要とされない前記導電性プラグの露出した部 分をエッチバックすることと、（ｄ）前記レジストの層を剥ぎ取ることと、（ｅ ）構造を平坦化するために前記エッチバック領域を平坦化する材料で充填するこ ととを含む方法。 ２１．前記導電性プラグがポリシリコンまたはタングステンを含む、請求項２０ に記載の方法。 ２２．前記相互接続が平坦である、請求項２０に記載の方法。 ２３．ポリシリコンプラグが半導体の主表面に形成されるＣＭＯＳ素子のソース 領域、ゲート領域、およびドレイン領域に形成され、隣接する素子から適当に分 離される、自己整列した、平坦化されたコンタクトを形成するための方法であっ て、前記プラグは誘電体材料により隔てられ、（ａ）前記プラグおよび前記誘電 体材料の表面上にレジストの層を形成することと、 （ｂ）前記ポリシリコンプラグヘのコンタクトが必要とされるレジストを残すた めに反コンタクトマスクを与えることと、 （ｃ）それへのコンタクトが全く必要とされない前記ポリシリコンプラグの露出 した部分をエッチバックすることと、 （ｄ）前記レジストの層を剥ぎ取ることと、（ｅ）構造を平坦化するために前記 エッチバック領域を平坦化する材料で充填することとを含む方法。 ２４．前記相互接続が平坦である、請求項２３に記載の方法。