JPH02502414A - 半導体素子のための自己整列した相互接続 - Google Patents

半導体素子のための自己整列した相互接続

Info

Publication number
JPH02502414A
JPH02502414A JP1500618A JP50061888A JPH02502414A JP H02502414 A JPH02502414 A JP H02502414A JP 1500618 A JP1500618 A JP 1500618A JP 50061888 A JP50061888 A JP 50061888A JP H02502414 A JPH02502414 A JP H02502414A
Authority
JP
Japan
Prior art keywords
polysilicon
interconnect
layer
slot
multilayer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1500618A
Other languages
English (en)
Inventor
ハスケル，ヤコブ・ディ
Original Assignee
アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド filed Critical アドバンスト・マイクロ・ディバイシズ・インコーポレーテッド
Publication of JPH02502414A publication Critical patent/JPH02502414A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 半導体素子のための自己整列した相互接続発明の背景 １、発明の分野 この発明は、たとえばトランジスタ、特に、電界効果トランジスタ（ＦＥＴｓ） のような半導体素子に関するもので、特に完全に自己整列した構造に帰着する、 そのような素子のための相互接続を準備するための新しい方法に関するものであ る。
２、発明の背景 ＭＯＳ（金属酸化膜半導体）素子、特にＣＭＯＳ（相補形ＭＯＳ）を製作するた めのＬＯＧＯＳ　（シリコンの局所的な酸化）方法は周知であり、半導体産業の 至るところで広〈実施されている。約１μｍ特徴サイズよりも大きい設計ジオメ トリにとってそれは適当な方法である。
しかしながら、素子のより高い詰めこみ密度を成し遂げるために特徴サイズは半 マイクロメータの寸法に縮められるので、いくつかの問題が持ち上がる。
第１に、リングラフイスチッパの焦点深度がより小さくなる。したがって、種々 の特徴の種々の高さが、フィールドの深度の問題を起こす。
第２に、ポリシリコンゲートへの、およびフィールド酸化物へのコンタクトの間 隔をあけることは、より小さい寸法では臨界的になる。別々の整列ステップの使 用のため、コンタクトを整列することにおける誤差のマージンは、適当ではない にしても、（ａ）フンタクトによりシリコンサブストレートが拡散ソースまたは ドレイン領域に結果としてショートすることを伴う、フィールド酸化物を通して のエツチング、かまたは（ｂ）ゲートがソースまたはドレインコンタクトに結果 としてショートすることを伴う、ポリシリコンゲートをコンタクトすることに帰 着し得る。
そのような誤整列は、ソース、ドレインおよびゲート間の、およびソース、ドレ インおよびフィールド端縁間の相当なスペースを見込むことによって調節させら れる。結果として、高度の詰めこみ密度が犠牲にされる。
現在の処理機構のもう１つの要求は、ゲートコンタクトが、ソース−ゲート−ド レイン線まで直角で延びる相互接続にまで作られるということである。そのよう なコンタクトは直接ゲートまでへのコンタクトに比べてかなり多くの面積を必要 とする。しかしながら、可能性のある誤整列問題を避けるために、別々の整列の 使用は現在の処理機構を要求する。
最後に、ＬＯＧＯＳ方法を用いる技術において周知の問題は、いわゆる「バーズ ・ビーク」問題で、それはフィールド酸化物がソースおよびドレイン領域で、サ ブストレートまで次第に少なくなるところで起こる。そのような先細りは、マス ク面積よりも小さい電気的な幅の結果となる。
処理の間の多数の異なった高さ、およびいくつかの整列ステップは、サブストレ ート上の素子の高度の詰めこみ密度を生じる進歩したりソグラフイ方法および他 の方法の効率的な使用を妨げることは明らかであり、その理由はフィールドの深 度が調整に必要な寸法が小さくなるにつれて減少するからである。
発明の概要 この発明に従って、同じものを準備する新しい相互接続および方法が提供される 。この発明の方法は、先行技術方法に関連した、すべてではないにしても大抵の 不利益を避けるために、完全な自己整列を使用する。結果として、高度の詰めこ み密度が成し遂げられるかもしれない。
自己整列は、先に論議された誤整列領域の不利益なしに、技術者によって選択さ れたどんな方法においても、素子の種々の構成要素が相互接続されることを容易 に可能にする。
この発明の方法は、ポリシリコンのプラグの使用を可能にし、その上面はゲート コンタクト面積要求を減らすためにコンタクトされ得る。０．５μｍおよびそれ より小さい特徴距離がこの発明の方法により成し遂げられるかもしれない。
好ましくは、平坦゛北方法もまた使用される。平坦化はフィールドの深度の問題 を避ける。
半導体ウェーハの表面上に形成される多層構造に関連したマスクの独特の組合わ せが、多層構造はその中に埋設のエッチストップ層を含むが、ソース、ゲートお よびドレインエレメント、ならびにお互いに、および相互接続に関するそれらの ジオメトリを規定する。多構造層におけるスロットを介するポリシリコンプラグ コンタクトは、垂直のコンタクトが種々のエレメントに対してなされることを可 能にする。ポリシリコンプラグのシリサイド化は垂直方向の直列抵抗を下げ、ｎ −およびｐ　−ＭＯＳ　Ｆ　Ｅ　Ｔの素子調整のためにＮおよびＰポリシリコン 電極の両方を使用することを可能にする。
この発明に従って、相互接続が、それへコンタクトを有゛するエレメントを含む 半導体素子において設けられる。相互接続はエレメントへの自己整列を特徴とす る。好ましくは、相互接続は素子の範囲内での、および素子間の平坦化されたコ ンタクトとの相互接続のために平坦化される。
半導体材料の主表面に形成される、半導体素子における自己整列した相互接続を 形成するための、および素子のエレメントに相互接続を整列するための方法がま た提供される。その方法は、 （ａ）　　サブストレートに酸化物領域を形成することによって個々の素子がそ の範囲内に作られる活性領域を描くことと、 （ｂ）　　半導体表面上に多層構造を形成することとを含み、多層構造は少なく とも１つのエッチストップ層を含み、さらに （Ｃ）　　素子の種々のエレメントに対応する複数個のスロットをリングラフィ 的に規定するために多層構造上に形成されるレジスト層に関連してスロットマス クを使用し、それによってエレメントをお互いに自己整列することと、（ｄ）　 　エッチストップ層で止まる、スロットに対応する多層構造の部分をエツチング することと、（ｅ）　　レジスト層を剥ぎ取ることと、（ｆ）　個々の素子と関 連したスロットの一群を取り囲む活性領域だけを規定するために多層構造上に形 成されるもう１つのレジスト層と関連して活性マスクを使うことと、（ｇ）　　 スロットの中の多層構造のいかなる残余の部分も除去することと、 （ｈ）　　導電性プラグを形成するために導電性材料でスロットを充填すること とを含む。
好ましい実施例において、多層構造は、（ａ）　　本質的にフィールド酸化物か らなる第１の層と、（ｂ）　　前記酸化物とはかなり違ったエッチレートを有す るエッチストップ材料から本質的になる第２の層と、（ｃ）　　本質的に酸化物 からなる第３の層と、（ｄ）　　本質的にポリシリコンまたは窒化シリコンから なる第４の層とを含む。
この発明の他の目的、特徴および利点は、次の詳細な説明、および図全体を通し て同じ参照指示が同じ特徴を表わす添付の図面を考慮すると明らかになるであろ う。゛図面の簡単な説明 二の説明で参照される図面は、特に言及された場合以外は一定の比率に拡大して 描かれていないと理解されるべきである。さらに、図面は、この発明に従って製 作される集積回路のただ一部分を図解するように意図されている。
第１・図−第１４図はこの発明の方法における事象のシーケンスを描き、ｒａＪ の指示は断面図を描き、ｒｂＪの指示は平面図を描く。
第１５図−節１９図は種々の方法のシーケンスにおける代替の実施例を描く。
発明の詳細な説明 この発明の特定の実施例についてここで詳細に参照がされるが、それはこの発明 を実施するために発明者によって現在企図される最良のモードを図解する。代替 の実施例もまた適用できるように簡単に記述される。
この発明の方法は、その好ましい方式において、完全に非ＬＯＧＯＳである。し かしながら、その方法の一部がここに開示された利益を実現するために現在のＬ ＯＧＯ８方法に組入れられてもよいということが当業者により理解されるであろ う。さらに、この発明の方法はシリコンを半導体として使用することを特定的に 指示されるが、この発明の教示は、エッチストップ層などにおける適当な修正で 、他の半導体にまで拡大され得るということが当業者に明らかであるであろう。
この発明の方法は、素子が、（ここでは％　Ｊｉ　１１　ａ図に見られるように 、ＭＯＳ）ランジスタ１４）、が半導体サブストレート１６のＰ−ウェルまたは Ｎ−ウェル領域１２に製作されるべき領域を囲む分離溝１０の形成で始まる。
複数個のそのような分離溝１０があり、１つ１つが各素子１４に関連している。
周知のように、そのようなトランジスタ１４はソースエレメント１８およびドレ インエレメント２０を含み、その間のゲート領域２２が、その間のチャネル２４ の拡がりを調整する（第１０ａ図に見られる）。Ｐ−ウェルおよびＮ−ウェルの 形成は知られており、したがってこの発明の一部分を形成しない。
第１ａ図に示されるように、半導体サブストレート１６のウェル領域１２を囲む 複数個の溝１０が、サブストレートの表面１６′の上に形成される窒化物マスク ２５の上面上に形成されるレジストマスク２３を介してエツチングされる。第２ ａ図に示されるように、レジスト２３および窒化物２５はその後剥がされ、溝１ ０は酸化物２６で充填される。
溝のエツチングは、たとえば適当なウェットシリコン損傷除去エツチングが伴う ＲＩＥ（反応性イオンエツチング）方法のような、周知の方法を用いてなされる 。溝１０を充填するために用いられる酸化物２６は低温度酸化物または好ましい ７５０℃ＴＥＯ５（＋）５エチルオルト珪酸塩）でよい。酸化物はシリコンサブ ストレート１６の表面１６′と平坦になるようにエッチバックされる。平坦化は 、酸化物平坦化のための技術において一般に用いられる化学的および反応性イオ ンエツチングの組合わせによりなされる。
分離溝１０は、適当な長さくＸ）および幅（Ｙ）の活性領域の輪郭を描くために ４つの壁のある溝をエツチングすることにより作られる。この発明の方法におい て、溝１０は、平面図で眺められたとき（第３ｂ図）、矩形の形状を有し、約５ μｍに２μｍ（１μｍ設計基準に対して）の活性領域（ＸＸＹ）を規定する。
分離溝は、典型的に、約０．　５から１μｍ幅で、約０゜４から０．６μｍの深 さである。その寸法はリングラフィ整列制約、およびその後に生成される酸化物 による溝の充填により決定される。
１つの完成した溝が第３ａ図に示されるが、第２ａ図に示されるように、複数個 のそのような溝が単一の半導体サブストレート１６上に使用され、各々が素子の 活性領域を描くということは理解されるであろう。もちろん、特徴規定の技術が 新しいレジストおよびレジスト現像方法とともに改善し続けるにつれ、このよう な寸法もまた小さくなるであろう。
次に、第３ａ図に示されるように、層２８の特定のシーケンスがサブストレート １６の表面上に形成される。特にこの層２８のシーケンスがこの発明の要点であ る。この多層構造は埋設のストップエッチ層を含み、この発明の実施に必須のも のである。
第１に、約２５００人±５％の厚さを有するフィールド酸化物２８ａが、サブス トレート１６の表面上に形成される。下文に記述されるように、フィールド酸化 物２８ａの厚さは、要求されるフィールドしきい値電圧、およびＮ−およびＰ− フネクタを形成するために利用できるその後の注入エネルギに調和して目標を定 められ得る。
フィールド酸化物２８ａの形成はそれ自体においては新しくなく、従来の生成方 法により所要の厚さまで形成される。選択される厚さは、第１０ａ図と関連して 下文に論議されるように、注入を阻止するために残されたポリシリコンに対する 、それによって注入するのに必要とされる注入エネルギに依存する。
理想的には、フィールド酸化物２８ａは要求されるフィールド反転電圧に調和し て、できるだけ薄くあるべきである。また重要なことには、この発明の利益を最 もよく実現するために、この層２８ｇの厚さは、ウェーハの表面をわたって実質 的に均一であるべきである。シリコンが基礎の素子については、フィールド酸化 物は二酸化シリコンを含む。
次に、エッチストップ材料の薄い層２８ｂがフィールド酸化物２８ａの上に形成 される。下文に理解されるように、エッチストップ材料２８ｂは、二酸化シリコ ンとかなり異なるエッチレートを有する材料を含み、この発明の実施において重 要である。シリコンが基礎の素子については、適当なエッチストップ材料は、約 ８０ＯＡ±５％の厚さを有する、窒化シリコンを含む。窒化物はＬＰＧＶＤ　（ 低圧化学気相成長）またはＰＥＣＶＤ　（プラズマ争エンハンストＣＶＤ）によ り生成され得る。最小および最大の厚さは、処理および装置のエツチング均一性 に依存する。
窒化物層２８ｂの上にはもう１つの酸化物の層２８ｃが形成され、厚さが約５． ５００から６，５００人に及ぶ。
この酸化物層はフィールド酸化物と同じような方法で都合良く形成される。この 酸化物層２８ｃは、下部に論議されるように、形成されるべきポリシリコンプラ グの深さを決定し、第８ｂ図に関連して、また下部に論議されるように、反コン タクトマスクにおけるエッチバックに続くポリシリコン層（相互接続ポリシリコ ン）について残されているものを決定する。このように、酸化物層２８ｃの厚さ は、除去される約４．０ＯＯＡのポリシリコンおよびその段階において必要とさ れる残余の相互接続の厚さく約２．　００ＯＡ）の合計よりも大きくなければな らない。
最後に、ポリシリコンの層２８ｄは、約２，０００から２．５００Ａに及ぶ厚゛ さにまで、酸化物層２８ｃ上に形成される。この層２８ｄは二重の目的を有し、 第５ｂ図に関連して説明されるように、それはエッチマスクとして、およびリン グラフィ「エンハンスメント」層として両方で役に立つ。二酸化シリコンに対し て良いエッチレートを有するポリシリコン以外の材料、たとえば窒化シリコン、 が使用されてもよいが、ポリシリコンはいくつかの利点を有する。第１に、それ は均一の反射性を有し、それでリソグラフィが制御しやすい。第２に、それは二 酸化シリコンに対して２０：１よりも良いエッチ比を有し、それでたとえ上に横 たわっているレジストがその後のエツチングの間に腐食され去ってしまっても、 それはエッチマスクを兼ね、それによって寸法制御損失を避ける。
前述の層２８ａ−ｄは、欠陥密度を下げるために１回のポンプダウンで引き続い て生成されてもよい。
レジスト３０の層が上部ポリシリコン層２ｇｄ上に次に形成され、「スロット」 マスク（第４ｂ図における破線３２）に露出され、それは同時にソース１８、ゲ ート２２およびドレイン２０領域間に相互の自己整列を与える。スロットマスク ３２は、延長部分３３を介して他の素子へのコンタクト、および延長部分３５を 介してゲート２２へのコンタクト、およびそれのどれか他の組合わせの準備をま た含んでもよい。それは、半分のレベルである従来のポリシリコンに比べ、完全 なレベルの相互接続である。（従来の半分のレベルは接続を完了するためにもう １つのレベルの相互接続を必要とする。）このような方法で、素子の詰めこみ密 度は、臨界的な整列要求なしに、先行技術のＬＯＧＯ８方法のものをほぼ５０％ 上回るだけ増加させられるかもしれない。密度のそれ以上の増加は、より良いレ ジスト規定の技術が発展するにつれて、達せられるかもしれない。
スロットマスクは、フィールドにおけるポリシリコン相互接続領域、およびすべ ての素子のソース／ゲート／ドレイン領域を規定する。スロットマスクは、最小 の特徴、およびリソグラフィ的に規定されるかもしれない最小の特徴スペースで あり得る。理解されるように、ソース／ゲート／ドレイン領域は、ここまでお互 いに自己整列される。
レジスト３０は、従来のように、電磁放射（可視の、紫外の、Ｘ線の、適当なよ うに）により露光され得、下にあ・る４つの層２８の望まれない部分は、ソース １８、ゲート２２およびドレイン２０領域に対応する半導体サブストレート１６ の部分を露出するために、たとえばエツチングにより、除去される。
４つの層２８は次のとおりエツチングされる。第１に、ポリシリコン層２８ｄの 露出された部分は、ＲＩＥエッチ装置を用いてエツチングされ、再び、ＲＩＥエ ッチ装置を用いて、酸化物層２８Ｃの露出された部分のエツチングが続く。この 後者のエツチングは、窒化物層２８ｂで止まり、その理由は、酸化物のエッチレ ートは、エッチパラメタで窒化物のものの約５倍に調整され得るからである。こ のエツチングの方法は、エツチングの制御された製造可能性を可能にし、その理 由は窒化物Ｊｉ２８ｂは嵌め込みの「埋設の」エッチストップの役をするからで ある。
（層２８ｄ、２８ｃの）２つのエツチングは、１つのポンプダウンで行なわれて もよい。この時点で、もし結局はポリシリコン層２８ｄの下部から窒化物を除去 することが望まれるなら、窒化物層２８ｂもまたフィールド酸化物までエツチン グされてもよい。
ＲＩＥエッチ方法は酸素およびフッ化ガス、たとえばＣＨＦｚ　、ＣＦａ　、Ｎ Ｆｓ　、などの混合を使用する。酸化物および窒化物の間の制御されたエッチ比 は、ガスの比率および、いくつかの場合には、エッチ装置の動力を変えることに よって達せられる。ＲＩＥエッチ方法は周知であり、したがってそれ自体はこの 発明の一部分を形成しない。
新しいレジスト層３６に関連して「活性」マスク（第５ｂ図において実線３４で 示され、溝１０は明快さのために省略されている）を用いて、レジスト３０は剥 がされ、ウェーハは再びマスクされる。このマスクの目的は２つある。
Ｎ１に、ソース１８／ゲート２２／ドレイン２０領域において、エツチングはシ リコンまで、またはスロットの中の露出された酸化物まで完了される。満１０に おけるこの露出された酸化物のいくらかは、シリコンサブストレート１６までソ ース１８、ゲート２２、およびドレイン２０の中のフィールド酸化物を取り除く のに必要とされる要求されるオーバエッチに対応して、エツチング（＝５００人 ）されるであろう。
フィールド領域またはフィールド上の相互接続領域において、マスクはレジスト でこれを覆い、エツチングを妨げる。この方法で、フィールド領域における酸化 物２８８は、分Ｍ溝１０（溝酸化物２６を含む）により囲まれる領域の外側の、 フィールド領域におけるポリシリコン延長部分３３．３５の下で結局保持される 。これはポリシリコン相互接続を形成する。
窒化物層２８ｂの露出した部分は、再びＲＩＥを用い、フィールド酸化物層２ｇ ａ上で止まるように、それからエツチングされる。エッチ比は、約３：１の窒化 物対酸化物よりも大きく調整される。フィールド酸化物層２８ａの露出された部 分は、その後エツチングされて、下にあるシリコン１６の部分を露出する。再び 、上記に示されたように、窒化物層２８ｂおよび酸化物層２８ａのエツチングは 、単にそれぞれの層の性質を適応させるために化学的性質を変更して、同じエッ チ装置で１つのポンプダウンで引き続いてなされ得る。
≧３：１の酸化物対窒化物のエッチ比で、土１０％のエツチングの、および±１ ０％の酸化物層２８ｃの非均−で、および約６，０００から７．０ＯＯＡに及ぶ 酸化物層の厚さで、層２８ｃをオーバエッチし、なお窒化物層２８ｂの上または 中で止まることが可能である。このことはそれ自体大きな製造の利点を与える。
エッチバックの先行技術の方法において、「時間を定められたエツチング」は非 均−問題を克服しなかった。レーザ終点方法はバッチ機械において１つのウェー ハを試し、同じ不確実性を免れない。このように、「埋設のエッチストップ」窒 化物層２８ｂの使用は、この発明の処理を高めるさらにもう１つのエッチシーケ ンスに独特の解決法を提供するように理解される。第２のエツチングはその後窒 化物層２８ｂを除去し、フィールド酸化物２８ｇの上で止まる。
シリコンまでエッチダウンすることの完了で、素子の幅Ｗは、ｙ−ｗとして第３ ｂ図および第４ｂ図において溝マスク１０により規定された。Ｌと示された、チ ャネルの長さく幾何学的な）は、スロットマスク３２を用い、第１のエツチング で既に規定された。このように、ソース１８、ゲート２２およびドレイン２０領 域は、ゲートの下のチャネルの素子の長さしおよびゲートの下の幅Ｗとともに、 幾何学的に規定された。さらに、たとえばドレイン２０領域に関連して示される ように（第２ｂ図において３３によりフィールド酸化物層２８ａを貫いてエツチ ングした後、レジスト層３６が、従来の方法で除去され、薄い酸化膜３８（ゲー ト酸化物）が半導体サブストレート１６の露出された部分で成長する（第６ａ図 ）。従来のように、ゲート酸化物３８は、素子の縮小の割合に依存して、約１５ ０±１０Ａ、またはそれ未満の厚さに形成される。
ソース／ドレインエッチアウトマスク（第７ｂ図で実線４４により示される）は 、第７ａ図で４２で示されるように、ｎ−ＭＯＳおよびｐ−ＭＯＳゲート領域を 覆う、および保護するために使用される。次に、ソース１８領域およびドレイン ２０領域におけるゲート酸化物層のそれらの部分は、たとえばウェットエッチ浸 漬により、またはＲＩＥエツチングにより、またはそれの組合わせで除去される 。
レジストはその後ウェーハからはぎ取られる。
ポリシリコン層は、約７．０００人±５％の厚さまでブランケット生成され（１ μｍ特徴幅で）、その後エッチバックされる、またはポリッシュ（化学的／機械 的）バックされ上部の酸化物層２ｇｃ上で止まる。ポリシリコンは、スヘての相 互接続スロット３２と同様、ソース１８スロツト、ゲート２２スロツト、および ドレイン２０スロツトのすべてを充填する。（ゲート２２スロツトを充填するポ リシリコンは第７ａ図に４０ｇで示されている）。
ポリシリコン層は、ポリシリコンを平坦化するためにシリコンウェーハポリッシ ュにおけるのと同じような装置を用いて、ポリッシニバック（化学的／機械的） される。
次に、ドーピング周期が行なわれる。このドーピング周期において、ポリシリコ ンゲート４０ｇは、方法の最後までドープされない。
この目的で、酸化物層４８は至るところに形成され、たとえば、典型的に約１２ ５人±１０％の厚さまで、約９００℃で熱的に成長する。これはイオン注入スク リーン、および窒化物エッチストップを兼ね、よって、厚さはこれらの考慮すべ き事柄により決定される。Ｂｌ＋イオンが、開かれているＮ＋領領域同様に、そ れぞれ、素子のＰ−チャネルソース上のポリシリコンブラグ４６ｓ１および素子 のｐ−チャネルドレイン上のポリシリコンブラグ４６ｄの中にＰ＋ドーピングを 与えるために注入される。Ｎ＋ドーピングを形成することが望まれるところでは 、約６００から８００人の厚さくＰＯＣｆｌｓをマスクするのに十分である）の 窒化物層４２が生成され、Ｎ＋マスクを使用してマスクされ、下にある１２５人 酸化物層４８と一緒にエツチングされ去り、Ｎ＋領領域露出するためにポリシリ コンの上で止まり、それはその後Ｐ　ＯＣＱ　ｓでカウンタドープされる（これ らの領域は前もって砿素でドープされている）。
Ｎ＋およびＰ＋４４マスク（第７ｂ図に示される）は、Ｐ＋マスク（Ｐ−ＭＯＳ 素子）としてレジスト、およびＮ◆マスク（Ｎ−ＭＯＳ素子）として窒化物を使 用し、次のように構成される。第７ａ図に見られるように、マスク４２はドーピ ングからゲート領域２２を保護する。
Ｐ＋マスクがＮＭＯＳ領域を完全に覆い、またＰ＋ゲート領域も覆うこと以外は 、マスク４４は同一である。Ｎ◆マスクはＰＭＯＳ領域を完全に覆い、またＮ＋ アゲート域もまた覆う。これはソース、ゲートおよびドレインがすべて同じドー ピングであり、すなわち、ＮＭＯＳ／ＰＭＯＳ領域が完全に開かれ、ゲートが保 護されていない、従来のＮ”　／Ｐ＋マスクと比べて異なる。
ＮおよびＰウェル１２が、溝形成に先立って既に適所にあるということが想起さ れるであろう。もちろん、各分離された領域のソースポリシリコンプラグおよび ドレインポリシリコンプラグ、または素子１４は、その領域のウェル１２のそれ と反対の導電率までドープされ、これらへのコンタクトが必要とされ、したがう てそれらが同じ導電率であるところは除く。
アセンブリは約９００℃まで約６０分間熱され、ドーパントが半導体の中のソー ス１８とドレイン２０の両方のためにＮ＋およびＰ＋接合／領域を形成するよう にドーパントをドライブする。たとえば、第８ａ図に見られるように、ドープさ れた領域１８′、２０′はそのドライブにより形成される。温度および時間は、 必要とされるプラグ深度および接合深度に依存して、変化させられてもよい。代 わりに、急速な熱焼なましが、接合をドライブするために使用されてもよい。
ゲートはまだドープされずにいて、その理由はゲートポリシリコン４０ｇをドー プすることは、ドーパントの種類が薄いゲート酸化物３８を貫通し下にある半導 体１６に達する結果となり、電位の信頼性の問題を引き起こすからである。
ゲート領域２２上のマスキング窒化物キャップ４２は、次に除去される。
この段階では、３つの層（フィールド酸化物２８ａ、窒化物２８ｂ、および酸化 物２８Ｃ）が平坦化され、半導体サブストレート１６上で、それぞれ、平坦化さ れたポリシリコンプラグ４６ｓ、４６ｇ、４６ｄがソース１８、ゲート２２、お よびドレイン２０に平坦化されていることがわかる。すべてのソース、ゲート、 ドレインおよび相互接続が相互に自己整列される。プラグの規定およびドライブ の後、下部に詳細に記述されるように、新しいコンタクト機構が、実施され得る 。
下部に詳細に記述されるように、素子はここでゲート端縁に接続されなければな らない。以下の論議はゲート酸化物３８を劣化することなくゲート電極４０ｇの すぐ上にコンタクトを形成することに関する。この構成は特徴サイズの調整を可 能にする。
従来のＬＯＧＯＳ技術において、ゲート領域上のポリシリコンの厚さは、横縦比 が悪くなるにつれて、平坦な、または小さいステップの高さを適度に呈するため に縮小させられなければならない。コンタクトは、ゲートブレークダウンを劣化 させることなしにゲート酸化物上のこのゲートの上に直接なされ得ない。
このように、この発明の新しいアプローチのもう１つの面は、それがコンタクト を作るステップにおいて、およびすぐそれに続く金属生成ステップにおいて、平 坦な表面が呈されることを可能にすることで、そのことは小さいジオメトリで製 造する利点を与える。この発明のアプローチはまた、従来の方法に比べて、補充 の技術および方法が多くを要求しないようにする。
「反コンタクト」レジストマスク（第８ｂ図において交差した領域５０により示 される）が、ポリシリコン層４０ｇ、４６ｓ、４６ｄ上の層５２として形成され 、ゲートポリシリコン４０ｇおよび他の所望のコネクタの領域、たとえばドレイ ンポリシリコン４６ｄの一部分を覆うようにパターン化される。反コンタクトマ スク５０において、レジストはコンタクトが必要とされるところに残され、これ らのコンタクト領域が通常開かれている従来のコンタクトマ゛スクと性質が異な る。
次に、ポリシリコン層４６の露出された部分が、下にある酸化物に対してよい選 択性を持ち、Ｎ＋、Ｐ＋、またはドープされていないポリシリコンに関して選択 性のないエッチャントを用いて、ポリシリコンの特定の量を除去するために時間 が定められたエツチングでエツチングされる。
そのようなエッチャントの１つの例が、塩素が基礎のプラズマ化学である。特に 、約４．０００Ａ±５％のポリシリコンが除去される。この量はポリシリコンと 金属の間の酸化物間の厚さであるだろうし、キャパシタンスを考慮することによ って決定される。また、ＲＩＥポリシリコン／酸化物比は＞２０：１の選択度を 明示するので、コンタクトは酸化物に部分的に重なり得る。規定されつつあるコ ンタクトはレジストにおける特徴であり、従来のコンタクト機構におけるような レジストにおける開口ではなく、リングラフィをより簡単にする。
結果として生じる構造が第８ａ図に示される。フィールドにおけるポリシリコン 相互接続４６ｃが、たとえばソースポリシリコン４６ｓのような、コンタクトさ れるべきでないすべてのそれらの領域と同様、エツチングにより凹所を設けられ るということが理解されるであろう。
この段階におけるすべてのエッチバックされた領域は、１つの方向に同様の幅を 有する。フィールドにおけるポリシリコンは、それが（第８ａ図の平面に平行に ）存在するスロットの幅である。第１１ａ図に示されるように、およびさらに詳 細に下部で論忘されるように、非常に平坦な形状を褥るために塗布ガラスでこれ らの領域を充填することはこのように容易である。
パターン化されたレジスト５２は、ゲート「ボタン」４０ｇへのコンタクトと同 様、ポリシリコン４６ｂの「ボタン」を残して、除去される。
コネクタマスク（第９ｂ図において実線５４により示される）が、レジスト層５ ７を用いて酸化物層２８ｃの部分５５を規定するために使用される。これらの部 分５５は、下にある窒化物層２８ｂをエッチストップとして用いて、エツチング により除去される。窒化物層２８ｂの露出した部分は、その後エツチングにより 除去され、フィールド酸化物層２８ｍの上で止まる。
このエツチングは、相互接続を形成することにおいて上記で論議されたものと同 じであり、その点で言及されるすべての利点を有する。
適当なイオンの注入（ソース１８′およびドレイン２０′をゲート２２′端縁に 接続するＮチャネル２４およびＰチャネル２４に対する）は、トランジスタ（Ｎ −およびＰ−型）を接続し、および形成するためにフィールド酸化物２８ｍの露 出した部分を通してその後なされる。それを通して注入されるべき酸化物は、上 記で記述されたように、うまく制御される厚さまで生成された、フィールド酸化 物２８ａであるということは注目されるであろう。
ｐ−チャネル（５Ｘ１０”　ｃｍ−２においてｚｌｏｏｋｅＶ）に対してＢ１１ かまたはリンで、Ｐ−マスクを用いて、ｎ−チャネル（５Ｘ１０”　ｃｍ−２に おいてり２５０ｋｅＶ）に対して、Ｎ−マスクを用いて、ウェーハがここで注入 される。この作業は、Ｐ−マスクおよびエツチング、Ｐ−注入、レジストはぎ取 り、Ｎ−マスクおよびエツチング、Ｎ−注入、およびレジストはぎ取りのシーケ ンスを用いてなされる。ソース１８′／ドレイン２０’ｍ合は、ここでゲート領 域２２′に接続され（第１０ａ図に見られる）、ＭＯＳ　　ＦＥＴ素子１４を完 成する。チャネル２４は「＋」で示される。
注入方向に対して直角の散乱のため、傾斜接合の結果となるゲート端縁の下の注 入「尾」が都合良くある。周知のように、これは短いチャネル素子にとってホッ トエレクトロン効果を下げるために有益である。
チャネル注入の間、ゲートポリシリコンプラグ４０ｇもまた同じ注入で軽くドー プされる。ドーピングは、急速な熱焼なましにより、たとえば約８００°から１ ，０００℃で１５から３０秒、軽く進められる。この方法はチャネル２４におけ る注入を活性化するが、しかし注入の過度の拡散を起こさず、それによつてゲー ト酸化物３８の貫通を避ける。（ポリシリコンにおけるより速い拡散レートは、 しかしながら、この短い周期でゲートポリシリコンの実質的に均一のドーピング を可能にする。）この方法で、ゲート上のＰポリシリコンプラグとＮポリシリコ ンプラグの両方が、形成される。周知のように、薄いゲー）（１００から１５０ Ａ）上のＰ＋ポリシリコンの形成は、先行技術において今まで確実にはなしとげ られなかった。
ポリシリコンの露出された部分は、たとえばＴｉＳｉまたはＣｏＳｉ２で、選択 的にシリサイド化される。シリサイド化されたちの５６は、第１０ａ図に見られ るように、ポリシリコンボタンの上面および露出した側面の部分、またはプラグ ４０ｇ、４６ｓ、４６ｄ、４６ｂを覆う。シリサイド化処理は、約５００から８ ００人の厚さまでチタンをブランケットスパッタリングすること、および急速な 熱焼なましにより約６５０℃まで加熱することを、都合良く含む。望ましくは、 約２から４Ω／平方の面積抵抗が得られる。
シリサイド化は、選択的な処理である。シリコンまたはポリシリコンのみに反応 が起こる。反応なしの生成されたチタンが、湿式の化学溶剤の中で剥ぎ取られる 。ケイ化物が、要求される抵抗を備えるために、その後約８００”Ｃまで再び急 速な熱焼なましされる。
プラグ抵抗の低下に必須ではないが、非ダイオードオーミック接触を与えるため に、Ｎ＋／Ｐ＋ポリシリコンプラグの交点を結ぶ（ｓｔｒａｐ）ことは必須であ る。結ぶこと（ｓｔｒａｐｐｉｎｇ）は、また各ポリシリコンプラグおよびポリ シリコン相互接続の直列の抵抗をシャントする。
このように、第１０ａ図に見られるように、各プラグの抵抗は、フィールド酸化 物２８ａの厚さだけの関数であり、それはウェーハ全体の上で実質的に一定であ る。
ポリシリコンプラグを結ぶことは、いかなるドープされていない、およびドープ された（Ｎ＋　、Ｐ＋　）プラグに対してもなされてよい。
次に、約１，０ＯＯＡの、酸化物のプラズマ・エンハンスト化学気相成長が、シ リサイド化された領域上に層６゜を形成するために用いられる。
塗布ガラス５８が、エッチアウトされた領域を充填するために表面のいたるとこ ろにその後与えられる。すべてのスロットは同様の寸法であるので、それですべ てのスロットは平らに充填され、必要とされるように、ポリシリコンプラグ表面 にまでエッチバックされる（ＲＩ　Ｅ）またはポリッシニバックされる。２つの ＦＪ５８．６０の間の違ったエッチレートのため、平坦化が高められる。結果は 、「ボタン」の表面、たとえば、４０ｇ、４６ｂが露出した状態で、平坦な形状 である。
同様の幅のスロットに塗布ガラス（ＳＯＧ）を使用することは、大きく異なるサ イズの特徴をＳＯＧで充填しようと努める問題を首尾良く克服することは理解さ れるであろう。もし広い領域が試みられると、ＳＯＧは「懸垂線」で充填し、平 坦ではない。ＳＯＧはまたポリシリコンおよび金属層（次に生成されるべき）の 間の酸化物間の厚さであるので、この厚さルリ御は容】および性能に直接影響し 、その両方がこの方法により扱われる。
ここの教示により形成されるような素子は、低い重複容量を有する。上記で論議 された平坦化されたコンタクト機構を使用することにより、ソース／ゲート／ド レインプラグの並列配置により形成されるゲート２２／ドレイン２０ミラー容量 は、減少され得、正確に制御され得る／モデル化され得る。（容量の減少は、コ ンタクトが全く必要とされないそれらの領域におけるポリシリコンをエッチバッ クすることの結果として得られる。）エッチバックされるプラグと比べると、付 加的なミラー容量が、同じ素子上の隣接の電極にコンタクトがなされるところに 起こるであろうが、非常に増加される密度に対して、これはわずかな不利益であ る。
最後に、そしてたぶん最も重要なことに、この機構におけるコンタクトは、ポリ が最も厚いところでなされ、たとえば、第１１ａ図においてゲート電極４０ｇ上 で、それはこのアプローチの独特の特徴で、強力な密度の利点を与える。先行技 術において、既に論議された項目のために、ゲートはＬＯＧＯＳ技術のＬＯＧＯ Ｓ領域上で接続され、したがってより大きい領域を使い果たす。さらに、金属コ ンタクトがポリのプラグになされるので、この発明の機構は接合を浅くするため に、よりたしかなコンタクトを与える。
これらは、上述のように、金属生成およびエツチングに先立ち、選択的にシリサ イド化され得る。
次に、第１２ａ図に示されるように、金属層６２がウェーハ全体の上に生成され る。金属６２は、シリサイド５６を介して、高められたポリシリコンプラグ、ま たはボタン、ここでは、４０ｇおよび４６ｂにコンタクトする。金属はパターン 化され、従来のようにエツチングされるが、平坦な形状は必要とするオーバエッ チを減らし、ブリッジングを克服し、従来の機構に比べて引き起こす問題を減ら す。
金属層６２のエツチングされた部分は、たとえばＰＥＣＶＤ酸化物のような、酸 化物６１と直線にされ、たとえば塗布ガラスのような、平坦化材料６５で充填さ れる。この方法で、金属部分６２は、お互いに物理的に分離され、電気的に絶縁 される。
上記のように、第１３ａ図に示される、第２の金属の層６４を形成するために、 塗布ガラス（層６５）（またはどれか他の平坦化する層）が、第１の金属層６２ を平坦化するために使用されてもよいし、層６２の表面までエッチバックまたは ポリッシニバックされてもよい。薄い窒化物層６６が、平坦化されたガラス、お よび金属層６２．６５上に生成され、その上のコンタクト酸化物層６７の形成が それに続く。
コンタクト６８のエツチングが、酸化物６７を通って窒化物６６までその後なさ れ、再び窒化物層をエッチストップとして用いて、下にある金属６２の部分を露 出するために窒化物のエツチングがそれに続く。再び、２つのエツチングが１つ のステップで行なわれる。もし何か誤整列があれば、下にある塗布ガラス層６６ はオーバエッチされないであろう（第１４ａ図を見よ）。また、オーバエッチ問 題なしにリソグラフィを高めるために、コンタクトが金属部分６２に重複するよ うに引き延ばされ得る。
コンタクトを形成するために結果として生じる金属領域は、いわゆる先行技術の 「ドッグ・ボーン」、または縁どられた、コンタクトよりも小さいということは 理解されるであろう。
いかなる導電性材料も、第１の金属層６２および第２の金属層６４に用いられて もよい。アルミニウムが好ましくは用いられるが、他の導電性材料、たとえばタ ングステン、モリブデンおよびその技術において周知の他のものが代わりに使わ れてもよい。
たとえば第１の金属６２に対してタングステンの選択的な成長のような平゛坦化 方法を用いることによって、第２の金属６４の生成に先立って、平坦な表面を形 成するためにコンタクト６８を「プレートアップ」することが可能である。第１ の金属６２に対して（フィールド上および素子に対して）異なったコンタクトの 高さを有するＬＯＧＯＳ方法とは性質が異なるように、この技術は平坦な形に充 填することがよりたやすい。ＬＯＧＯＳ技術は浅い深度および深い深度の間の折 衷案であろう。もし深いコンタクトが充填されると、浅いものは、エッチバック されなければならないであろう突出ているタングステンの柱を有するであろう。
付加的なエッチバックなしにこの方法の選択的なタングステンブレーティング製 作を行なうことは、はぼ等しいコンタクト深度で平坦な表面を要求する。また、 その方法は、平坦化の合理的な仕事がなされるという条件で、金属の次の平面に ついて反復され得、そのことは他の方法に比べてこの発明の方法で再びより容易 である。
前述の新しい方法の注目されるべきいくつかの面がある。
第１に、ゲート電極が厚い。したがって、貫通を許容する、結晶粒界の存在のた め、エッチャントによるゲート電極の貫通は全く可能ではない。このことは、ウ ェットエツチング、反応性イオンエツチングなどにずっと敏感な、先行技術の薄 いゲートポリシリコン電極と全く異なる。
第２に、相互接続はすべて自己整列である。１つのマスクがシリコンに対するす べてのコンタクトを規定する。
第３に、１つのマスクの使用の結果として、ソースおよびドレイン領域、チャネ ルコネクタ領域およびチャネルは、各トランジスタにおいてすべて自己整列であ る。
第４に、相互に自己整列の機構を用いて、この発明の方法は、リソグラフィの性 能によってのみ制限される、ずっと小さい寸法までの縮小性が可能である。
最後に、この発明の好ましい方法を利用することの結果は、相互接続およびコン タクトが平坦化されるということである。しかしながら、平坦性は１つの素子か ら次への相互接続、たとえば４６ｃにとって必須ではない。他方、たとえば４０ ｇ、４６ｄのようなコンタクトは、完全に平坦化される必要はないが、たとえば 金属層６２のような上にある金属層によりそこにコンタクトがなされるためには 、それらは少なくとも部分的に平坦化されなければならない。
この発明の主要な方法のいくつかの修正がなされてもよい。
１つの修正において、！二とえばソース／ドレインコンタクトのために、および 相互接続のために、タングステンがポリシリコンの代わりに使用されてもよい。
もしタングステンが使用されると、その方法は最初にサブストレートを注入する ように修正されなければならず、その後タングステンを生成する。この修正にお いて、たとえばゲートにおいて、使用されるいかなるポリシリコンも、またサブ ストレートの注入の後生成され、その後のどんな注入も、ポリシリコンをドープ することであり、いかなる接合も形成しないことである。ポリシリコンゲートお よびタングステン相互接続の交点は、この交点におけるタングステンポリシリサ イドの形成のため、オーミックであろう。
または、Ｎ＋およびＰ＋ポリシリコンプラグは、たとえばいたるところにＮ＋ポ リシリコンを生成し、それが望まれないそれらの領域からドープされたポリシリ コンをエッチアウトし、その後生るところにＰ＋ポリシリコンを生成し、ポリッ シュバックすることにより本来の場所に生成され得る。
もう１つの修正では、ゲートポリシリコン４０ｇは、ソースおよびドレインドー ピングと同時にドープされ得る。
しかしながら、そのような修正は、前に論議されたように、Ｐ−チャネル素子の 安定性および信頼度に影響する、温度および水素雰囲気の存在のため、人にその 後の方法において注意深くあることを要求する。
上に記述されたように、この発明の方法は、素子の輪郭を描くために、酸化物２ ６で充填される、分離溝１０の形成で好ましくは始まる。しかしながら、この発 明の方法は、周知のＬＯＧＯＳ方法に完全に取って代わるために最も好ましくは 使用されるが、その方法の種々のエレメントが、の短絡を妨げるために必要とさ れる。
４４Ｂ１５　／？１１ｗ　−、≦１に一、ゴロ尤今ｔ　−ａ　ｇ　ｔｓ　：舎の ＴＦ；　＜　Ｉ峙　豐この発明の方法にまとめられてもよい。
たとえば、ＬＯＣＯ５方法の変形である、「凹所のある酸化物」機構が、この発 明の溝、または「額縁」機構の代わりに利用されてもよい。この発明の方法と対 照された、代わりの方法は次のとおりである。
扁１に、この発明の方法におけるように、Ｐ／Ｎウェル１２の輪郭が描かれる。
次に、しかしながら、第１ａ図に示されように、「額縁」およびフィールド（相 互接続）領域を規定する、分離マスクを使用する代わりに、従来のしａｃｏｓ方 法に現今用いられているそれと同じ分離マスク８０が使用される。その結果は第 １５８図に描かれ、「可変の幅」額縁技術として見られ得る。
この発明の方法の規定／エッチバックステップにおけるように、エツチングされ た領域１０′　はその後酸化物２６′で充填され、エッチバックされ、窒化物８ ０が剥ぎ取られる。その結果は第１６ａ図に示される。
次の方法ステップにおいて、ＴＥＯＳ酸化物２８８′が任意に生成される。もし なされると、この酸化物の厚さはずつと薄くなり得、その理由はそれはもはやＬ ＯＧＯＳ方法のフィールド酸化物ではないからである。厚さは約４００から１， ０００八に及び得、より低い厚さの値においては、酸化物は生成されるというよ りはむしろ成長させられるのかもしれない。その酸化物は、第１０ａ図における ように、プラグの下の接合にシリサイド（プラグ側壁上の）はプラグ相互接続お よび生成されるべき金属の間の最後の■収りエッ″ｒ入トッノ眉でざ（１夕廖悟 垣り１し収ｔ１−の発明のものと同じであり、下にある酸化物２８８′層上に窒 化物２８ｂ１酸化物２８Ｃ１およびポリシリコン２８ｄ層を備える。その方法は コネクタマスク、エツチング、およびイオン注入の利用まで続けられ、第１７ａ 図に描れる構造のもとになり、それは第９ａ図に描かれるもの類似する。約４０ ０人のオーダで薄い酸化物層２８８′使用する能力は、コネクタ２４に対するイ オン注入エネギに関して利点を与えることは注目されるべきである。
相互接続４６ｃに関して記述された代わりの方法は、ブストレートシリコンに対 するずっと下げられたポリシコン相互接続容量を供給するということはまた理解 されであろう。縮められたプラグの高さく約３，０００から００人へのＴＥＯＳ フィールド酸化物２８８′の削減のめ）は、２つの方法の一方で使用され得、１ 、　　プラグの高さを約１．２μｍから約０．９μｍで（自動的に）縮小する、 または ２、　酸化物２８ａ′の厚さを約３．０００−４００の差だけ増加し、ポリッシ ュ後のプラグの高さがこの発の主要な方法におけるのとおよそ同じになるように する反コンタクトマスク５０におけるエッチバックは、二二約４，０ＯＯＡから ４，０００＋　（３，０００−４００まで、または約７，０ＯＯＡまで増加させ られ得る。こしかしフィールドポリシリコン下にフィールド酸化物（または薄い 酸化物）がないので、このことは反コンタクトにおいてもっと多量のエッチバッ クをさせ、それで、下げらか　　　　れた容量を供給し、同時にそれでも２．０ ００Å以上のボと　　　　リシリコン相互接続を保持し、ポリシリコンと金属の 間のを　　　　酸化物は厚くなり得ることは理解されるであろう。
ル　　　　　この発明の主要な方法により達せられる構造の一部分は第１８ａ図 に描かれ、この代わりの方法により達せられるサ　　　同じ部分が第１９ａ図に 描かれる。第１９ａ図は凹所を持υ　　　　った酸化物層７０を伴なう凹所を持 ったＬＯＣＯ５機構をる　　　　示し、任意のＴＥＯＳ層を省く。ポリシリコン ４６ｃと上４　　　　ある金属層６２の間の容量は、代わりの方法でずつと下げ た　　　　られ、性能の利点を与えるということは理解されるであろう。
ま　　　　　最後に、コネクタマスクの整列は、凹所のあるＬＯＣＯ８方法また は同様の方法にとってずっとより重要でない。
人　　　主要な方法において、コネクタマスクは、額縁酸化物２６明　　　の内 側で整列させられなければならない。代わりの方法において、整列に関してずっ と沢山の自由があり、その理由で　　　はフィールド酸化物２８８′はここで素 子間で連続的であ入）　　　るからである。
れ　　　　　ＬＯＣＯＳ方法の他の修正が、この発明のいくらかのまたはすべて の教示を組入れるためになされてもよいということは当業者に明らかであるであ ろう。さらに、その開示は電界効果トランジスタに向けられてきたが、この発明 の教示はまたバイポーラトランジスタに、およびＦＥＴ５およびバイポーラ素子 の組合わせにも適用できる。
しかしながら、ＬＯＧＯＳ方法はその「バーズ・ピーク」問題で有名であり、こ の発明の主要な方法で達せられるかもしれない平坦さは、それほどよくないであ ろうことは思い起こされるべきである。平坦さは、もしＬＯＧＯＳ方法が「凹所 のあるＬＯＣＯＳＪとして知られる上に記述された修正を使用することにより利 用されると、改善されるかもしれない。いずれにしても、この発明の方法は、Ｌ ＯＧＯ８方法または修正されたＬＯＧＯＳ方法に比べて素子のより高度の詰めこ み密度を提供するであろうということは注目されるべきである。
この発明の好ましい実施例の前述の記述は、図解および記述の目的で提示された 。あますところのないこと、または発明を開示された正にその形に制限すること は意図されていない。明らかに、多くの修正および変形がこの技術の熟達した実 務家に明らかであろう。この発明は、ＭＯＳまたはバイポーラまたは他の方法の 他の製作技術において実施されるかもしれないことはあり得る。同様に、同じ結 果を遂げるために、記述されたいかなる方法ステップも、他のステップとＩ換で きるかもしれない。その実施例は、この発明の原理、および実際的な適用を最も 良く説明するために、選択され、記述され、それによって当業者が、種々の実施 例について、および企図される個々の使用目的に適合するような種々の修正で、 この発明を理解することを可能にする。この発明の範囲は、ここに添付の請求の 範囲、およびその均等物により規定されるということが意図される。
ＦＩＧ、１５Ａ ＡＮＹ　　ＲＥＦＥＲＥＮＣＥ　　Ｔ。
（Ｓｅｅ　Ａｒｔｉｃｌｅ　１４（２））Ｈ０１Ｌ　　２７１０８　　　３２１ 　　Ｆ

Claims (1)

  1. 【特許請求の範囲】 １．それにコンタクトを有するエレメントを含む半導体素子において導電性材料 を含む相互接続であって、前記エレメントに対する前記相互接続の自己整列を特 徴とする相互接続。 ２．前記相互接続はさらに平坦さを特徴とする、請求項１に記載の相互接続。 ３．ポリシリコンまたはタングステンを含む、請求項１に記載の相互接続。 ４．前記ポリシリコンがドープされないポリシリコン、ｎ−ドープされたポリシ リコン、またはｐ−ドープされたポリシリコンを含む、請求項３に記載の相互接 続。 ５．シリサイド化されたポリシリコンを含む、請求項４に記載の相互接続。 ６．それにコンタクトを有するソース、ゲートおよびドレイン領域を含む電界効 果トランジスタにおいて導電性材料を含む相互接続であって、 前記コンタクトに対する前記相互接続の自己整列を特徴とする相互接続。 ７．前記相互接続が平坦性を有する、請求項６に記載の相互接続。 ８．ポリシリコンまたはタングステンを含む、請求項６に記載の相互接続。 ９．前記ポリシリコンがドープされないポリシリコン、ｎ−ドープされたポリシ リコン、またはｐ−ドープされたポリシリコンを含む、請求項８に記載の相互接 続。 １０．シリサイド化されたポリシリコンを含む、請求項９に記載の相互接続。 １１．それにコンタクトを有するソース、ゲートおよびドレイン領域を含むＣＭ ＯＳ素子においてポリシリコンを含む相互接続であって、 前記コンタクトに対する前記相互接続の自己整列、および平坦性を特徴とする相 互接続。 １２．前記ポリシリコンがドープされないポリシリコン、ｎ−ドープされたポリ シリコン、またはｐ−ドープされたポリシリコンを含む、請求項１１に記載の相 互接続。 １３．シリサイドイヒされたポリシリコンを含む、請求項１２に記載の相互接続 。 １４．半導体材料の主表面に形成される半導体素子における相互接続を形成する ための、および前記相互接続を前記素子のエレメントに整列するための方法であ って、（ａ）その範囲内に個々の素子が、前記サブストレートに酸化物領域を形 成することによって作られる活性領域を描くことと、 （ｂ）前記半導体表面上に多層構造を形成することとを含み、前記多層構造は少 なくとも１つのエッチストップ層を含み、さらに （ｃ）前記素子の種々のエレメントに対応する複数個のスロットをリソグラフィ 的に規定するために前記多層構造上に形成されるレジスト層に関連してスロット マスクを使用し、それによって前記エレメントをお互いに自己整列することと、 （ｄ）前記エッチストップ層で止まる、前記スロットに対応する前記多層構造の 部分をエッチングすることと、（ｅ）前記レジスト層を剥ぎ取ることと、（ｆ） 個々の素子と関連した前記スロットの１群を取囲む活性領域のみを規定するため に前記多層構造上に形成されるもう１つのレジスト層と関連して活性マスクを用 いることと、 （ｇ）前記スロットにおける前記多層構造のいかなる残余の部分も除去すること と、 （ｈ）導電性プラグを形成するために導電性材料で前記スロツトを充填すること とを含む方法。 １５．前記多層構造が、 （ａ）フィールド酸化物から本質的になる第１の層と、（ｂ）前記フィールド酸 化物とはかなり違ったエッチレートを有するエッチストップ材料から本質的にな る第２の層と、 （ｃ）酸化物から本質的になる第３の層と、（ｄ）ポリシリコンまたは窒化シリ コンから本質的になる第４の層とを含む、請求項１４に記載の方法。 １６．前記導電性材料がポリシリコンまたはタングステンを含む、請求項１５に 記載の方法。 １７．前記相互接続を前記活性領域に接続するために前記ポリシリコンが充填さ れたスロットの中にドーパントの種類を注入することをさらに含む、請求項１６ に記載の方法。 １８．それの導電率を変化するために前記ポリシリコンプラグの少なくともいく つかにドーピングすることをさらに含む、請求項１６に記載の方法。 １９．前記相互接続を前記多層構造の表面に平坦化することをさらに含む、請求 項１５に記載の方法。 ２０．半導体の主表面に形成される電界効果トランジスタにおいて自己整列した 平坦化された相互接続を形成するための方法であって、ソース、ゲートおよびド レインエレメントが形成されることになっていて、（ａ）その範囲内に個々の素 子が、前記サブストレートに酸化物領域を形成することによって作られる活性領 域を描くことと、 （ｂ）前記半導体表面上に多層構造を形成することとを含み、前記多層構造が少 なくとも１つのエッチストップ層を含み、さらに （ｃ）前記素子の種々のエレメントに対応する複数個のスロットをリソグラフィ 的に規定するために前記多層構造上に形成されるレジスト層に関連してスロット マスクを使用し、それによって前記エレメントをお互いに自己整列することと、 （ｄ）前記エッチストップ層で止まる、前記スロットに対応する前記多層構造の 部分をエッチングすることと、（ｅ）前記レジスト層を剥ぎ取ることと、（ｆ） 個々の素子と関連した前記スロットの１群を取囲む前記活性領域のみを規定する ために前記多層構造上に形成されるもう１つのレジスト層と関連して活性マスク を使用することと、 （ｇ）その中の前記フィールド酸化物と一緒に、前記スロットの中の前記エッチ ストップ層のいかなる残余の部分も除去することと、 （ｈ）前記素子の前記ゲートに関連した前記スロットの中の前記半導体の露出し た部分の上に薄い酸化物を形成することと、 （ｉ）前記スロットの下にある領域にイオンを注入することにより、導電性プラ グを形成するために導電性材料で前記スロットを充填すること、および前記サブ ストレートにＮ領域およびＰ領域を形成することと、（ｊ）前記素子の前記ソー スおよびドレインに関連した前記導電性スロットの中にドーパントの種類を注入 することと、 （ｊ）それの導電率を変化するために前記ポリシリコンプラグの少なくともいく つかをドーピングすることとを含む方法。 ２１．前記多層構造が、 （ａ）フィールド酸化物から本質的になる第１の層と、（ｂ）前記フィールド酸 化物とかなり違ったエッチレートを有するエッチストップ材料から本質的になる 第２の層と、 （ｃ）酸化物から本質的になる第３の層と、（ｄ）前記フィールド酸化物とかな り違ったエッチレートを有する材料から本質的になる第４の層とを含む、請求項 ２０に記載の方法。 ２２．前記第４の層がポリシリコンまたは窒化シリコンからなる群から選択され た材料を含む、請求項２１に記載の方法。 ２３．前記導電性材料がポリシリコンおよびタングステンからなる群から選択さ れた材料を含む、請求項２０に記載の方法。 ２４．前記導電性材料がポリシリコンから本質的になり、および前記スロットが 前記ポリシリコンで充填され、および前記Ｎ領域および前記Ｐ領域が前記スロッ トの中の前記ポリシリコンの中にイオンを注入することにより前記サブストレー トに形成される、請求項２３に記載の方法。 ２５．前記導電性材料がタングステンから本質的になり、前記Ｎ領域および前記 Ｐ領域が前記スロットを通してその中にイオンを注入することにより前記サブス トレートに形成される、および前記スロットがその後前記タングステンで充填さ れる、請求項２０に記載の方法。 ２６．前記スロットを前記導電性材料で充填した後、前記導電性材料が前記多層 構造の表面に平坦化される、請求項２０に記載の方法。 ２７．Ｎ−ウェルおよびＰ−ウェルが半導体の主表面に形成され、およびソース 、ゲートおよびドレインエレメントが形成されることになっているＣＭＯＳ素子 において自己整列した平坦化された相互接続を形成するための方法であって、 （ａ）その範囲内で個々の素子が、前記サブストレートに酸化物領域を形成する ことによって作られる活性領域を描くことと、 （ｂ）前記半導体表面上に多層構造を形成することとを含み、前記多層構造は、 （１）フィールド酸化物から本質的になる第１の層と、 （２）前記フィールド酸化物とかなり違ったエッチレートを有するエッチストッ プ材料から本質的になる第２の層と、 （３）酸化物から本質的になる第３の層と、（４）ポリシリコンまたは窒化シリ コンから本質的になる第４の層とを含み、さらに （ｂ）前記素子の種々のエレメントに対応する複数個のスロットをリソグラフィ 的に規定するために前記多層構造上に形成されるレジスト層に関連してスロット マスクを用い、それによって前記エレメントをお互いに自己整列することと、 （ｃ）前記エッチストップ層で止まる、前記スロットに対応する前記第４および 第３の部分をエッチングすることと、 （ｄ）前記レジスト層を剥ぎ取ることと、（ｅ）個々の素子と関連した前記スロ ットの１群を取囲む前記活性領域のみを規定するために前記多層構造上に形成さ れるもう１つのレジスト層と関連して活性マスクを用いることと、 （ｆ）その中の前記フィールド酸化物と一緒に、前記スロットの中の前記エッチ ストップ層のいかなる残余の部分も除去することと、 （ｇ）前記素子の前記ゲートと関連した前記スロットの中の前記半導体の露出し た部分の上に薄い酸化物を形成することと、 （ｈ）ポリシリコンプラグを形成するために前記スロットをポリシリコンで充填 すること、および前記多層構造の表面に平坦化することと、 （ｉ）前記素子の前記ソースおよびドレインと関連した前記ポリシリコンを充填 されたスロットの中にドーパントの種類を注入することと、 （ｊ）それの導電率を変更するために前記ポリシリコンプラグの少なくともいく つかをドーピングすることとを含む方法。
JP1500618A 1987-12-02 1988-12-02 半導体素子のための自己整列した相互接続 Pending JPH02502414A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12800287A 1987-12-02 1987-12-02
US128,002 1987-12-02

Publications (1)

Publication Number Publication Date
JPH02502414A true JPH02502414A (ja) 1990-08-02

Family

ID=22433098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1500618A Pending JPH02502414A (ja) 1987-12-02 1988-12-02 半導体素子のための自己整列した相互接続

Country Status (4)

Country Link
US (1) US4974055A (ja)
EP (1) EP0344277A4 (ja)
JP (1) JPH02502414A (ja)
WO (1) WO1989005519A1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081516A (en) * 1987-12-02 1992-01-14 Advanced Micro Devices, Inc. Self-aligned, planarized contacts for semiconductor devices
US5200635A (en) * 1988-12-21 1993-04-06 Hitachi, Ltd. Semiconductor device having a low-resistivity planar wiring structure
US5571738A (en) * 1992-09-21 1996-11-05 Advanced Micro Devices, Inc. Method of making poly LDD self-aligned channel transistors
US5439831A (en) * 1994-03-09 1995-08-08 Siemens Aktiengesellschaft Low junction leakage MOSFETs
US5380671A (en) * 1994-06-13 1995-01-10 United Microelectronics Corporation Method of making non-trenched buried contact for VLSI devices
TW290717B (en) * 1994-10-28 1996-11-11 Advanced Micro Devices Inc Method to prevent formation of defects during multilayer interconnect processing
US5471093A (en) * 1994-10-28 1995-11-28 Advanced Micro Devices, Inc. Pseudo-low dielectric constant technology
US5534731A (en) * 1994-10-28 1996-07-09 Advanced Micro Devices, Incorporated Layered low dielectric constant technology
US5559055A (en) * 1994-12-21 1996-09-24 Advanced Micro Devices, Inc. Method of decreased interlayer dielectric constant in a multilayer interconnect structure to increase device speed performance
US5550405A (en) * 1994-12-21 1996-08-27 Advanced Micro Devices, Incorporated Processing techniques for achieving production-worthy, low dielectric, low interconnect resistance and high performance ICS
US6165895A (en) * 1999-06-28 2000-12-26 United Semiconductor Corp. Fabrication method of an interconnect
US6266281B1 (en) 2000-02-16 2001-07-24 Advanced Micro Devices, Inc. Method of erasing non-volatile memory cells
US6243300B1 (en) 2000-02-16 2001-06-05 Advanced Micro Devices, Inc. Substrate hole injection for neutralizing spillover charge generated during programming of a non-volatile memory cell
US6215702B1 (en) 2000-02-16 2001-04-10 Advanced Micro Devices, Inc. Method of maintaining constant erasing speeds for non-volatile memory cells
US7667242B1 (en) 2006-10-23 2010-02-23 Northrop Grumman Systems Corporation Systems and methods for maximizing breakdown voltage in semiconductor devices
US7557046B1 (en) 2006-10-23 2009-07-07 Northrop Grumman Systems Corporation Systems and methods for interconnect metallization using a stop-etch layer

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3388000A (en) * 1964-09-18 1968-06-11 Texas Instruments Inc Method of forming a metal contact on a semiconductor device
JPS6041470B2 (ja) * 1976-06-15 1985-09-17 松下電器産業株式会社 半導体装置の製造方法
US4135954A (en) * 1977-07-12 1979-01-23 International Business Machines Corporation Method for fabricating self-aligned semiconductor devices utilizing selectively etchable masking layers
NL190710C (nl) * 1978-02-10 1994-07-01 Nec Corp Geintegreerde halfgeleiderketen.
JPS54140483A (en) * 1978-04-21 1979-10-31 Nec Corp Semiconductor device
JPS55163860A (en) * 1979-06-06 1980-12-20 Toshiba Corp Manufacture of semiconductor device
US4447824A (en) * 1980-08-18 1984-05-08 International Business Machines Corporation Planar multi-level metal process with built-in etch stop
US4374700A (en) * 1981-05-29 1983-02-22 Texas Instruments Incorporated Method of manufacturing silicide contacts for CMOS devices
US4600624A (en) * 1983-09-20 1986-07-15 International Business Machines Corporation Composite insulator structure
US4541893A (en) * 1984-05-15 1985-09-17 Advanced Micro Devices, Inc. Process for fabricating pedestal interconnections between conductive layers in an integrated circuit
US4692786A (en) * 1985-02-07 1987-09-08 Lindenfelser Timothy M Semi-conductor device with sandwich passivation coating
US4764484A (en) * 1987-10-08 1988-08-16 Standard Microsystems Corporation Method for fabricating self-aligned, conformal metallization of semiconductor wafer

Also Published As

Publication number Publication date
EP0344277A1 (en) 1989-12-06
US4974055A (en) 1990-11-27
EP0344277A4 (en) 1990-05-14
WO1989005519A1 (en) 1989-06-15

Similar Documents

Publication Publication Date Title
US6353249B1 (en) MOSFET with high dielectric constant gate insulator and minimum overlap capacitance
US7045413B2 (en) Method of manufacturing a semiconductor integrated circuit using a selective disposable spacer technique and semiconductor integrated circuit manufactured thereby
US6268637B1 (en) Method of making air gap isolation by making a lateral EPI bridge for low K isolation advanced CMOS fabrication
US6252277B1 (en) Embedded polysilicon gate MOSFET
US5777370A (en) Trench isolation of field effect transistors
US4977108A (en) Method of making self-aligned, planarized contacts for semiconductor devices
US5081516A (en) Self-aligned, planarized contacts for semiconductor devices
US5028555A (en) Self-aligned semiconductor devices
JPH11224949A (ja) サブミクロン金属ゲートｍｏｓトランジスタおよびその形成方法
JPS6232630A (ja) コンタクトプラグの形成方法
JPH02502414A (ja) 半導体素子のための自己整列した相互接続
JP2000082682A (ja) 半導体―絶縁層の製造方法及びそれを有する素子の製造方法
US6214656B1 (en) Partial silicide gate in sac (self-aligned contact) process
US4964143A (en) EPROM element employing self-aligning process
EP0344292B1 (en) A process of fabricating self-aligned semiconductor devices
US5055427A (en) Process of forming self-aligned interconnects for semiconductor devices
US6784073B1 (en) Method of making semiconductor-on-insulator device with thermoelectric cooler
US5057902A (en) Self-aligned semiconductor devices
KR100470292B1 (ko) 강유전체 메모리 트랜지스터의 제조방법
US5894169A (en) Low-leakage borderless contacts to doped regions
JPH08264789A (ja) 絶縁ゲート半導体装置および製造方法
US6569735B2 (en) Manufacturing method for isolation on non-volatile memory
KR100311842B1 (ko) 컨택트 형성 방법 및 반도체 장치
US6060376A (en) Integrated etch process for polysilicon/metal gate
JPH02502415A (ja) 半導体素子のための自己整列した、平坦化されたコンタクト