JPH02502417A - 半導体素子の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 自己整列した半導体素子 発明の背景 １、発明の分野 この発明は、たとえばトランジスタ、特に、電界効果トランジスタ（ＦＥＴｓ） のような半導体素子に関するもので、特に完全に自己整列した構造に帰着する、 そのような素子を準備するための新しい素子構造および方法に関するものである 。

２、発明の背景 ＭＯＳ（金属酸化膜半導体）素子、特にＣＭＯＳ（相補形ＭＯＳ）を製作するた めのＬＯＣＯＳ　（シリコンの局所的な酸化）方法は周知であり、半導体産業の 至るところで広〈実施されている。約１μｍ特徴サイズよりも大きい設計ジオメ トリにとってそれは適当な方法である。

しかしながら、素子のより高い詰めこみ密度を成し遂げるために特徴サイズは半 マイクロメータの寸法に縮められるので、いくつかの問題が持ち上がる。

第１に、リングラフイスチッパの焦点深度がより小さくなる。したがって、種々 の特徴の柾々の高さが、フィールドの深度の問題を起こす。

第２に、ポリシリコンゲートへの、およびフィールド酸化物へのコンタクトの間 隔をあけることは、より小さい寸法では臨界的になる。別々の整列ステップの使 用のため、コンタクトを整列することにおける誤差のマージンは、適当ではない にしても、（ａ）コンタクトによりシリコンサブストレートが拡散ソースまたは ドレイン領域に結果としてショートすることを伴う、フィールド酸化物を通して のエツチング、かまたは（ｂ）ゲートがソースまたはドレインコンタクトに結果 としてショートすることを伴う、ポリシリコンゲートをコンタクトすることに帰 着し得る。

そのような誤整列は、ソース、ドレインおよびゲート間の、およびソース、ドレ インおよびフィールド端縁間の相当なスペースを見込むことによって調節させら れる。結果として、高度の詰めこみ密度が犠牲にされる。

現在の処理機構のもう１つの要求は、ゲートコンタクトが、ソース−ゲート−ド レイン線まで直角で延びる相互接続にまで作られるということである。そのよう なコンタクトは直接ゲートまでへのコンタクトに比べてかなり多くの面積を必要 とする。しかしながら、可能性のある誤整列問題を避けるために、別々の整列の 使用は現在の処理機構を要求する。

最後に、ＬＯＣＯ５方法を用いる技術において周知の問題は、いわゆる「バーズ ・ピーク」問題で、それはフィールド酸化物がソースおよびドレイン領域で、サ ブストレートまで次第に少なくなるところで起こる。そのような先細りは、マス ク面積よりも小さい電気的な幅の結果となる。

処理の間の多数の異なった高さ、およびいくつかの整列ステップは、サブストレ ート上の素子の高度の詰めこみ密度を生じる進歩したりソグラフィ方法および他 の方法の効率的な使用を妨げることは明らかであり、その理由はフィールドの深 度が調整に必要な寸法が小さくなるにつれて減少する゛からである。

発明の概要 この発明に従って、新しい素子の構造および方法が提供される。この発明の方法 は、ＬＯＧＯＳ方法に取って代わり、すべてではないにしても、先行技術の方法 に関連した大抵の不利益を避けるために完全な自己整列を使用するように意図さ れる。結果として、高度の詰めこみ密度が達せられるかもしれない。

自己整列は、先に論議された誤整列領域の不利益なしに、技術者によって選択さ れたどんな方法においても、素子の種々の構成要素が相互接続されることを容易 に可能にする。

この発明の方法は、ポリシリコンのプラグの使用を可能にし、その上面はゲート コンタクト面積要求を減らすためにコンタクトされ得る。０．５μｍおよびそれ より小さい特徴距離がこの発明の方法により成し遂げられるかもしれない。

好ましくは、平坦化方法が使用される。平坦化はフィールドの深度の問題を避け る。

半導体ウェーハの表面上に形成される多層構造に関連したマスクの独特の組合わ せが、多層構造はその中に埋設のエッチストップ層を含むが、ソース、ゲートお よびドレインエレメント、ならびにお互いに、および相互接続に関するそれらの ジオメトリを規定する。多構造層におけるスロットを介するポリシリコンプラグ コンタクトは、垂直のコンタクトが種々のエレメントに対してなされることを可 能にする。ポリシリコンプラグのシリサイド化は垂直方向の直列抵抗を下げ、ｎ −およびｐ−ＭＯＳＦＥＴの素子調整のためにＮおよびＰポリシリコン電極の両 方を使用することを可能にする。

この発明に従って、たとえば複数個のエレメントを含むＣＭＯＳ素子のような、 半導体素子は、エレメントに関連した、およびたとえばポリシリコンのような、 表面にコンタクトする導電性材料を含む複数個のプラグを特徴とする。

少なくともプラグのいくつかは、表面上の平坦な絵域で終わり、少なくともいく つかのプラグは平坦な相互接続によりコンタクトされる。その複数個のプラグは 、サブストレートに平行な少なくとも１つの方向に一定の寸法を有し、その複数 個のプラグは、お互いに相互に自己整列する。　　′この発明の方法において、 複数個の素子エレメントを有する自己整列した、平坦化された素子は、埋設のエ ッチストップを用いて形成される。その方法は、（ａ）　　その範囲内に個々の 素子が、それのまわりのサブストレートにおいて酸化物領域を形成することによ って作られる、活性領域の輪郭を描くことと、（ｂ）　　表面上に多層構造を形 成することとを含み、その構造は誘電体層の間に挾まれた埋設のエッチストップ 層を含み、さらに （ｃ）　　多層構造上に形成されるレジスト層に関連してマスクを用い、および 素子の種々のエレメントに対応する複数個のスロットを規定するためにそれの望 まれない部分をエツチングし、それによってエレメントをお互いに自己整列する ことと、 （ｄ）　　スロットを導電性材料で充填すること、およびスロットの下にある領 域にイオンを注入することによってサブストレートにＮ領域およびＰ領域を形成 することと、（ｅ）　　それにコンタクトが全く望まれない導電性材料の上の方 の部分を除去することと、 （ｆ）　　コンタクトが望まれるポリシリコンのそれらの部分にコンタクトする ために金属の層を形成することとを含む。

平坦化された構造を形成するために、ステップ（ｅ）の後、平坦化材料のそれと 同じ平面においてコンタクトされる導電性材料の部分の表面を残して、いかなる 開かれた領域も平坦化する材料で充填される。平坦化する材料のそれと同じ平面 において導電性材料の部分にコンタクトするために、金属の層がその後平坦化す る材料の上に形成される。

この発明の他の目的、特徴および利点は、次の詳細な説明、および面全体を通し て同じ参照指示が同じ特徴を表わす添付の図面を考慮すると明らかになるであろ う。

図面の簡単な説明 この説明で参照される図面は、特に言及された場合以外は一定の比率に拡大して 描かれていないと理解されるべきである。さらに、図面は、この発明に従って製 作される集積回路のただ一部分を図解するように意図されている。

第１図−節１４図はこの発明の方法における事象のシーケンスを描き、ｒａＪの 指示は断面図を描き、ｒｂＪの指示は平面図を描く。

第１５図−第１９図は任々の方法のシーケンスにおける代替の実施例を描く。

発明の詳細な説明 この発明の特定の実施例についてここで詳細に参照がされるが、それはこの発明 を実施するために発明者によって現在企図される最良のモードを図解する。代替 の実施例もまた適用できるように簡単に記述される。

この発明の方法は、その好ましい方式において、完全に非ＬＯＧＯ５である。し かしながら、その方法の一部がここに開示された利益を実現するために現在のＬ ＯＧＯＳ方法に組入れられてもよいということが当業者により理解されるであろ う。さらに、この発明の方法はシリコンを半導体として使用することを特定的に 指示されるが、この発明の教示は、エッチストップ層などにおける適当な修正で 、他の半導体にまで拡大され得るということが当業者に明らかであるであろう。

この発明の方法は、素子が、（ここでは、第１１ａ図に見られるように、ＭＯＳ トランジスタ１４）、が半導体サブストレート１６のＰ−ウェルまたはＮ−ウェ ル領域１２に製作されるべき領域を囲む分離溝１０の形成で始まる。

複数個のそのような分離溝１０があり、１つ１つが各素子１４に関連している。

周知のように、そのようなトランジスタ１４はソースエレメント１８およびドレ インエレメント２０を含み、その間のゲート領域２２が、その間のチャネル２４ の拡がりを３１整する（第１０ａ図に見られる）。Ｐ−ウェルおよびＮ−ウェル の形成は知られており、したがってこの発明の一部分を形成しない。

第１ａ図に示されるように、半導体サブストレート１６のウェル領域１２を囲む 複数個の溝１０が、サブストレートの表面１６′の上に形成される窒化物マスク ２５の上面上に形成されるレジストマスク２３を介してエツチングされる。第２ ａ図に示されるように、レジスト２３および窒化物２５はその後剥がされ、溝１ ０は酸化物２６で充填される。

溝のエツチングは、たとえば適当なウェットシリコン損傷除去エツチングが伴う ＲＩＥ（反応性イオンエツチング）方法のような、周知の方法を用いてなされる 。溝１０を充填するために用いられる酸化物２６は低温度酸化物または好ましい ７５０℃ＴＥＯＳ　Ｃｆ上５エチルオルト珪酸塩）でよい。酸化物はシリコンサ ブストレート１６の表面１６′と平坦になるようにエッチバックされる。平坦化 は、酸化物平坦化のための技術において一般に用いられる化学的および反応性イ オンエツチングの組合わせによりなされる。

分離溝１０は、適当な長さくＸ）および幅（Ｙ）の活性領域の輪郭を描くために ４つの壁のある溝をエツチングすることにより作られる。この発明の方法におい て、溝１０は、平面図で眺められたとき（第３ｂ図）、矩形の形状を有し、約５ μｍに２μｍ（１μｍ設計基準に対して）の活性領域（Ｘ　Ｘ　Ｙ）を規定する 。

４から０．６μｍの深さである。その寸法はりソグラフイ整列制約、およびその 後に生成される酸化物による溝の充填により決定される。

１つの完成した溝が第３ａ図に示されるが、第２ａ図に示されるように、複数個 のそのような溝が単一の半導体サブストレート１６上に使用され、各々が素子の 活性領域を描くということは理解されるであろう。もちろん、特徴規定の技術が 新しいレジストおよびレジスト現像方法とともに改善し続けるにつれ、このよう な寸法もまた小さくなるであろう。

次に、第３ａ図に示されるように、層２８の特定のシーケンスがサブストレート １６の表面上に形成される。特にこの層２８のシーケンスがこの発明の要点であ る。この多層構造は埋設のストップエッチ層を含み、この発明の実施に必須のも のである。

第１に、約２５００Ａ±５％の厚さを有するフィールド酸化物２８ａが、サブス トレート１６の表面上に形成される。下部に記述されるように、フィールド酸化 物２ＢＢの厚さは、要求されるフィールドしきい値電圧、およびＮ−およびＰ− コネクタを形成するために利用できるその後の注入エネルギに調和して目標を定 められ得る。

フィールド酸化物２８ａの形成はそれ自体においては新しくなく、従来の生成方 法により所要の厚さまで形成される。選択される厚さは、第１０ａ図と関連して 下部に論議されるように、注入を阻止するために残されたポリシリコンに対する 、それによって注入するのに必要とされる注入エネルギに依存する。

理想的には、フィールド酸化物２８ａは要求されるフィールド反転電圧に調和し て、できるだけ薄くあるべきである。また重要なことには、この発明の利益を最 もよく実現するために、この層２８ａの厚さは、ウェーハの表面をわたって実質 的に均一であるべきである。シリコンが基礎の素子については、フィールド酸化 物は二酸化シリコンを含む。

次に、エッチストップ材料の薄い層２８ｂがフィールド酸化物２８ａの上に形成 される。下部に理解されるように、エッチストップ材料２８ｂは、二酸化シリコ ンとかなり異なるエッチレートを有する材料を含み、この発明の実施において重 要である。シリコンが基礎の素子については、適当なエッチストップ材料は、約 ８０ＯＡ±５％の厚さを有する、窒化シリコンを含む。窒化物はＬＰＧＶＤ　（ 低圧化学気相成長）またはＰＥＣＶＤ　（プラズマ・エンハンストＣＶＤ）によ り生成され得る。最小および最大の厚さは、処理および装置のエツチング均一性 に依存する。

窒化物層２８ｂの上にはもう１つの酸化物の層２８ｃが形成され、厚さが約５， ５００から６．５００人に及ぶ。

この酸化物層はフィールド酸化物と同じような方法で都合良く形成される。この 酸化物ＦＪ　２８　ｃは、下部に論議されるように、形成されるべきポリシリコ ンプラグの深さを決定し、第８ｂ図に関連して、また下部に論議されるように、 反コンタクトマスクにおけるエッチバックに続くポリシリコン層（相互接続ポリ シリコン）について残されているものを決定する。このように、酸化物層２８ｃ の厚さは、除去される約４．０ＯＯＡのポリシリコンおよびその段階において必 要とされる残余の相互接続の厚さく約２．　０００Ａ）の合計よりも大きくなけ ればならない。

最後に、ポリシリコンの層２８ｄは、約２，０００から２．５００Ａに及ぶ厚さ にまで、酸化物層２ｇｃ上に形成される。このＪＷ２８ｄは二重の目的を有し、 第５ｂ図に関連して説明されるように、それはエッチマスクとして、およびリソ グラフィ「エンハンスメント」層として両方で役に立つ。二酸化シリコンに対し て良いエッチレートを有するポリシリコン以外の材料、たとえば窒化シリコン、 が使用されてもよいが、ポリシリコンはいくつかの利点を有する。第１に、それ は均一の反射性を有し、それでリングラフィが制御しやすい。第２に、それは二 酸化シリコンに対して２０：１よりも良いエッチ比を有し、それでたとえ上に横 たわっているレジストがその後のエツチングの間に腐食され去ってしまっても、 それはエッチマスクを兼ね、それによって寸法制御損失を避ける。

前述の層２８ａ−ｄは、欠陥密度を下げるために１回のポンプダウンで引き続い て生成されてもよい。

レジスト３０の層が上部ポリシリコン層２８ｄ上に次に形成され、「スロット」 マスク（第４ｂ図における破線３２）に露出され、それは同時にソース１８、ゲ ート２２およびドレイン２０領域間に相互の自己整列を与える。スロットマスク ３２は、延長部分３３を介して他の素子へのコンタクト、および延長部分３５を 介してゲート２２へのコンタクト、およびそれのどれか他の組合わせの準備をま た含んでもよい。それは、半分のレベルである従来のポリシリコンに比べ、完全 なレベルの相互接続である。（従来の半分のレベルは接続を完了するためにもう １つのレベルの相互接続を必要とする。）このような方法で、素子の詰めこみ密 度は、臨界的な整列要求なしに、先行技術のＬＯＣｏＳ方法のものをほぼ５０９ ６上回るだけ増加させられるかもしれない。密度のそれ以上の増加は、より良い レジスト規定の技術が発展するにつれて、達せられるかもしれない。

スロットマスクは、フィールドにおけるポリシリコン相互接続領域、およびすべ ての素子のソース／ゲート／ドレイン領域を規定する。スロットマスクは、最小 の特徴、およびリソグラフィ的に規定されるかもしれない最小の特徴スペースで あり得る。理解されるように、ソース／ゲート／ドレイン領域は、ここまでお互 いに自己整列される。

レジスト３０は、従来のように、電磁放射（可視の、紫外の、Ｘ線の、適当なよ うに）により露光され得、下にある４つの層２８の望まれない部分は、ソース１ ８、ゲート２２およびドレイン２０領域に対応する半導体サブストレート１６の 部分を露出するために、たとえばエツチングにより、除去される。

４つの層２８は次のとおりエツチングされる。第１に、ポリシリコン層２８ｄの 露出された部分は、ＲＩＥエッチ装置を用いてエツチングされ、再び、ＲＩＥエ ッチ装置を用いて、酸化物層２８ｃの露出された部分のエツチングが続く。この 後者のエツチングは、窒化物層２８ｂで止まり、その理由は、酸化物のエッチレ ートは、エッチパラメタで窒化物のものの約５倍に：Ａ！ｉされ得るからである 。このエツチングの方法は、エツチングの制御された製造可能性を可能にし、そ の理由は窒化物層２８ｂは嵌め込みの「埋設の」エッチストップの役をするから である。

（層２８ｄ、２８ｃの）２つのエツチングは、１つのポンプダウンで行なわれて もよい。この時点で、もし結局はポリシリコン層２８ｄの下部から窒化物を除去 することが望まれるなら、窒化物層２８ｂもまたフィールド酸化物までエツチン グされてもよい。

ＲＩＥエッチ方法は酸素およびフッ化ガス、たとえばＣＨＦ５．ＣＦ、、ＮＦ３ 　、などの混合を使用する。酸化物および窒化物の間の制御されたエッチ比は、 ガスの比率および、いくつかの場合には、エッチ装置の動力を変えることによっ て達せられる。ＲＩＥエッチ方法は周知であり、したがってそれ自体はこの発明 の一部分を形成しない。

新しいレジスト層３６に関連して「活性」マスク（第５ｂ図において実線３４で 示され、溝１０は明快さのために省略されている）を用いて、レジスト３０は剥 がされ、ウェーハは再びマスクされる。このマスクの目的は２つある。

第１に、ソース１８／ゲート２２／ドレイン２０領域において、エツチングはシ リコンまで、またはスロットの中の露出された酸化物まで完了される。溝１０に おけるこの露出された酸化物のいくらかは、シリコンサブストレート１６までソ ース１８、ゲート２２、およびドレイン２０の中のフィールド酸化物を取り除く のに必要とされる要求されるオーバエッチに対応して、エツチング（５００Ａ） されるであろう。

フィールド領域またはフィールド上の相互接続領域において、マスクはレジスト でこれを覆い、エツチングを妨げる。この方法で、フィールド領域における酸化 物２８ｇは、分離溝１０（清談化物２６を含む）により囲まれる領域の外側の、 フィールド領域におけるポリシリコン延長部分３３．３５の下で結局保持される 。これはポリシリコン相互接続を形成する。

窒化物層２８ｂの露出した部分は、再びＲＩＥを用い、フィールド酸化物層２ｇ ａ上で止まるように、それからエツチングされる。エッチ比は、約３：１の窒化 物対酸化物よりも大きく調整される。フィールド酸化物層２８ａの露出された部 分は、その後エツチングされて、下にあるシリコン１６の部分を露出する。再び 、上記に示されたように、窒化物層２８ｂおよび酸化物層２８ａのエツチングは 、単にそれぞれの層の性質を適応させるために化学的性質を変更して、同じエッ チ装置で１つのポンプダウンで引き続いてなされ得る。

≧３：１の酸化物対窒化物のエッチ比で、±１０％のエツチングの、および±１ ０９６の酸化物層２８ｃの非均−で、および約６，０００から７，０００人に及 ぶ酸化物層の厚さで、層２８Ｃをオーバエッチし、なお窒化物層２８ｂの上また は中で止まることが可能である。このことはそれ自体大きな製造の利点を与える 。エッチバックの先行技術の方法において、「時間を定められたエツチング」は 非均−問題を克服しなかった。レーザ終点方法はバッチ機械において１つのウェ ーハを試し、同じ不確実性を免れない。このように、「埋設のエッチストップ」 窒化物層２８ｂの使用は、この発明の処理を高めるさらにもう１つのエッチシー ケンスに独特の解決法を提供するように理解される。第２のエツチングはその後 窒化物層２８ｂを除去し、フィールド酸化物２８ｇの上で止まる。

シリコンまでエッチダウンすることの完了で、素子の幅Ｗは、ｙ−ｗとして第３ ｂ図および第４ｂ図において溝マスク１０により規定された。Ｌと示された、チ ャネルの長さく幾何学的な）は、スロットマスク３２を用い、第１のエツチング で既に規定された。このように、ソース１８、ゲート２２およびドレイン２０領 域は、ゲートの下のチャネルの素子の長さしおよびゲートの下の幅Ｗとともに、 幾何学的に規定された。さらに、たとえばドレイン２０領域に関連して示される ように（第２ｂ図において３３により示される）、相互接続スロットもまた規定 される。

フィールド酸化物層２８ａを貫いてエツチングした後、レジスト層３６が、従来 の方法で除去され、薄い酸化膜３８（ゲート酸化物）が半導体サブストレート１ ６の露出された部分で成長する（？ｉ６ａ図）。従来のように、ゲート酸化物３ ８は、素子の縮小の割合に依存して、約１５０±１０Ａ１またはそれ未満の厚さ に形成される。

ソース／ドレインエッチアウトマスク（ｍ７ｂ図で実線４４により示される）は 、第７ａ図で４２で示されるように、ｎ−ＭＯＳおよびｐ−Ｍｏ５ゲート領域を 覆う、および保護するために使用される。次に、ソース１８領域およびドレイン ２０領域におけるゲート酸化物層のそれらの部分は、たとえばウェットエッチ浸 漬により、またはＲＩＥエツチングにより、またはそれの組合わせで除去される 。

レジストはその後ウェー八からはぎ取られる。

ポリシリコン層は、約７，０ＯＯＡ±５％の厚さまでブランケット生成され（１ ８ｍ特徴幅で）、その後エッチバックされる、またはポリッシュ（化学的／機械 的）バックされ上部の酸化物層２８ｃ上で止まる。ポリシリコンは、すべての相 互接続スロット３２と同様、ソース１８スロツト、ゲート２２スロツト、および ドレイン２０スロツトのすべてを充填する。（ゲート２２スロツトを充填するポ リシリコンは第７ａ図に４０ｇで示されている）。

ポリシリコン層は、ポリシリコンを平坦化するためにシリコンウェーへポリッシ ニにおｌりるのと同じような装置を用いて、ポリッシュバック（化学的／機械的 ）される。

次に、ドーピング周期が行なわれる。このドーピング周期において、ポリシリコ ンゲート４０ｇは、方法の最後までドープされない。

この目的で、酸化物層４８は至るところに形成され、たとえば、典型的に約１２ ５人±１０％の厚さまで、約９００℃で熱的に成長する。これはイオン注入スク リーン、および窒化物エッチストップを兼ね、よって、厚さはこれらの考慮すべ き事柄により決定される。Ｂｌｌイオンが、開かれているＮ＋領領域同様に、そ れぞれ、素子のＰ−チャネルソース上のポリシリコンブラグ４６Ｓ１および素子 のｐ−チャネルドレイン上のポリシリコンブラグ４６ｄの中ＥＰ＋ドーピングを 与えるために注入される。Ｎ＋ドーピングを形成することが望まれるところでは 、約６００から８００Ａの厚さくＰＯＣ（Ｌｓをマスクするのに十分である）の 窒化物層４２が生成され、Ｎ＋マスクを使用してマスク゛され、下にある１２５ Ａ酸化物層４８と一緒にエツチングされ去り、Ｎ中領域を露出するためにポリシ リコンの上で止まり、それはその後Ｐ　ＯＣｌ　ｓでカウンタドープされる（こ れらの領域は前もって硼素でドープされている）。

Ｎ＋およびＰ＋４４マスク（第７ｂ図に示される）は、Ｐ＋マスク（Ｐ−ＭＯＳ 素子）としてレジスト、およびＮ“マスク（Ｎ−ＭＯＳ素子）として窒化物を使 用し、次のように構成される。第７ａ図に見られるように、マスク４２はドーピ ングからゲート領域２２を保護する。

Ｐ＋マスクがＮＭＯＳ領域を完全に覆い、またＰ＋ゲート領域も覆うこと以外は 、マスク４４は同一である。Ｎ＋マスクはＰ　ｈｓ　ＯＳ領域を完全に覆い、ま たＮ＋ゲート領域もまた覆う。これはソース、ゲートおよびドレインがすべて同 じドーピングであり、すなわち、ＮｋｉＯ５／ＰＭＯＳ領域が完全に開かれ、ゲ ートが保護されていない、従来のＮ“／Ｐ＋マスクと比べて異なる。

ＮおよびＰウェル１２が、溝形成に先立って既に適所にあるということが想起さ れるであろう。もちろん、各分離された領域のソースポリシリコンプラグおよび ドレインポリシリコンプラグ、または素子１４は、その領域のウェル１２のそれ と反対の導電率までドープされ、これらへのコンタクトが必要とされ、したがっ てそれらが同じ導電率であるところは除く。

アセンブリは約９００℃まで約６０分間熱され、ドープくントが半導体の中のソ ース１８とドレイン２０の両方のためにＮ＋およびＰ＋接合／領域を形成するよ うにドープくントをドライブする。たとえば、第８ａ図に見られるように、ドー プされた領域１８’　、２０’　はそのドライブにより形成される。温度および 時間は、必要とされるプラグ深度および接合深度に依存して、変化させられても よい。代わりに、急速な熱焼なましが、接合をドライブするために使用されても よい。

ゲートはまだドープされずにいて、その理由はゲートポリシリコン４０ｇをドー プすることは、ドーパントの種類が薄いゲート酸化物３８を貫通し下にある半導 体１６に達する結果となり、電位の信頼性の問題を引き起こすからである。

ゲート領域２２上のマスキング窒化物キャップ４′２は、次に除去される。

二の段階では、３つの層（フィールド酸化物２８ａ１窒化物２８ｂ１および酸化 物２８Ｃ）が平坦化され、半導体サブストレート１６上で、それぞれ、平坦化さ れたポリシリコンプラグ４６ｓ、４６ｇ、４６ｄがソース１８、ゲート２２、お よびドレイン２０に平坦化されていることがわかる。すべてのソース、ゲート、 ドレインおよび相互接続が相互に自己整列される。プラグの規定およびドライブ の後、下部に詳細に記述されるように、新しいコンタクト機構が、実施され得る 。

下部に詳細に記述されるように、素子はここでゲート端縁に接続されなければな らない。以下の論議はゲート酸化物３８を劣化することなくゲート電極４０ｇの すぐ上にコンタクトを形成することに関する。この構成は特徴サイズの調整を可 能にする。

従来のＬＯＧＯＳ技術において、ゲート領域上のポリシリコンの厚さは、横縦比 が悪くなるにつれて、平坦な、または小さいステップの高さを適度に呈するため に縮小させられなければならない。コンタクトは、ゲートブレークダウンを劣化 させることなしにゲート酸化物上のこのゲートの上に直接なされ得ない。

このように、この発明の新しいアプローチのもう１つの面は、それがコンタクト を作るステップにおいて、およびすぐそれに続く金属生成ステップにおいて、平 坦な表面が呈されることを可能にすることで、そのことは小さいジオメトリで製 造する利点を与える。この発明のアプローチはまた、従来の方法に比べて、補充 の技術および方法が多くを要求しないようにする。

「反コンタクト」レジストマスク（第８ｂ図において交差した領域５０により示 される）が、ポリシリコン層４０ｇ、４６ｓ、４６ｄ上の層５２として形成され 、ゲートポリシリコン４０ｇおよび他の所望のコネクタの領域、たとえばドレイ ンポリシリコン４６ｄの一部分を覆うようにパターン化される。反コンタクトマ スク５０において、レジストはコンタクトが必要とされるところに残され、これ らのコンタクト領域が通常開かれている従来のコンタクトマスクと性質が異なる 。

次に、ポリシリコン層４６の露出された部分が、下にある酸化物に対してよい選 択性を持ち、Ｎ＋、Ｐ＋、またはドープされていないポリシリコンに関して選択 性のないエッチャントを用いて、ポリシリコンの特定の量を除去するために時間 が定められたエツチングでエツチングされる。

そのようなエッチャントの１つの例が、塩素が基礎のプラズマ化学である。特に 、約４，０００人±５％のポリシリコンが除去される。この量はポリシリコンと 金属の間の酸化物間の厚さであるだろうし、キャパシタンスを考慮することによ って決定される。また、ＲＩＥポリシリコン／酸化物比は＞２０：１の選択度を 明示するので、コンタクトは酸化物に部分的に重なり得る。規定されつつあるコ ンタクトはレジストにおける特徴であり、従来のコンタクト機構におけるような レジストにおける開口ではなく、リソグラフィをより簡単にする。

結果として生じる構造が第８ａ図に示される。フィールドにおけるポリシリコン 相互接続４６ｃが、たとえばソースポリシリコン４６ｓのような、コンタクトさ れるべきでないすべてのそれらの領域と同様、エツチングにより凹所を設けられ るということが理解されるであろう。

この段階におけるすべてのエッチバックされた領域は、１つの方向に同様の幅を 有する。フィールドにおけるポリシリコンは、それが（ＭＳａ図の平面に平行に ）存在するスロットの幅である。Ｍｌｌａ図に示されるように、およびさらに詳 細に下部で論議されるように、非常に平坦な形状を得るために塗布ガラスでこれ らの領域を充填することはこのように容易である。

パターン化されたレジスト５２は、ゲート「ボタン」４０ｇへのコンタクトと同 様、ポリシリコン４６ｂの「ボタン」を残して、除去される。

コネクタマスク（第９ｂ図において実線５４により示される）が、レジスト層５ ７を用いて酸化物層２８ｃの部分５５を規定するために使用される。これらの部 分５５は、下にある窒化物層２８ｂをエッチストップとして用いて、エツチング により除去される。窒化物層２８ｂの露出した部分は、その後エツチングにより 除去され、フィールド酸化物層２８ａの上で止まる。

このエツチングは、相互接続を形成することにおいて上記で論議されたものと同 じであり、その点で言及されるすべての利点を有する。

適当なイオンの注入（ソース１８′およびドレイン２０′をゲート２２′端縁に 接続するＮチャネル２４およびＰチャネル２４に対する）は、トランジスタ（Ｎ −およびＰ−型）を接続し、および形成するためにフィールド酸化物２８ｇの露 出した部分を通してその後なされる。それを通して注入されるべき酸化物は、上 記で記述されたように、うまく制御される厚さまで生成された、フィールド酸化 物２８ｇであるということは注目されるであろう。

ｐ−チャネル（５Ｘ１０”　ｃｍ−２において　１００ｋｅＶ）に対してＢ１１ かまたはリンで、Ｐ−マスクを用いて、ｎ−チャネル（５Ｘ１０”　ｃｍ−２に おいて　２５０ｋｅＶ）に対して、Ｎ−マスクを用いて、ウェーハがここで注入 される。この作業は、Ｐ−マスクおよびエツチング、Ｐ−注入、レジストはぎ取 り、Ｎ−マスクおよびエツチング、Ｎ−注入、およびレジストはぎ取りのシーケ ンスを用いてなされる。ソース１８′／ドレイン２０′接合は、ここでゲート領 域２２′に接続され（第１０ａ図に見られる）、ＭＯＳ　　ＦＥＴ素子１４を完 成する。チャネル２４は「＋」で示される。

注入方向に対して直角の散乱のため、傾斜接合の結果となるゲート端縁の下の注 入「尾」が都合良くある。周知のように、これは短いチャネル素子にと９でホッ トエレクト　。

ロン効果を下げるために育苗である。

チャネル注入の間、ゲートポリシリコンプラグ４０ｇもまた同じ注入で軽くドー プされる。ドーピングは、急速な熱焼なましにより、たとえば約８００°から１ ，０００℃で１５から３０秒、軽く進められる。この方法はチャネル２４におけ る注入を活性化するが、しかし注入の過度の拡散を起こさず、それによってゲー ト酸化物３８の貫通を避ける。（ポリシリコンにおけるより速い拡散レートは、 しかしながら、この短い周期でゲートポリシリコンの実質的に均一のドーピング を可能にする。）この方法で、ゲート上のＰポリシリコンプラグとＮポリシリコ ンプラグの両方が、形成される。周知のように、薄いゲート（１００から１５０ Ａ）上のＰ１ポリシリコンの形成は、先行技術において今まで確実にはなしとげ られなかった。

ポリシリコンの露出された部分は、たとえばＴｉＳｉまたはＣｏＳｉ２で、選択 的にシリサイド化される。シリサイド化されたちの５６は、第１０ａ図に見られ るように、ポリシリコンボタンの上面および露出した側面の部分、またはプラグ ４０ｇ、４６ｓ、４６ｄ、４６ｂを覆う。シリサイド化処理は、約５００から８ ００Ａの厚さまでチタンをブランケットスパッタリングすること、および急速な 熱焼なましにより約６５０℃まで加熱することを、都合良く含む。望ましくは、 約２から４Ω／平方の面積抵抗が得られる。

シリサイド化は、選択的な処理である。シリコンまたはポリシリコンのみに反応 が起こる。反応なしの生成されたチタンが、湿式の化学溶剤の中で剥ぎ取られる 。ケイ化物が、要求される抵抗を備えるために、その後約ｓｏｏ”ｃまで再び急 速な熱焼なましされる。

プラク抵抗の低下に必須ではないが、非ダイオードオーミック接触を与えるため に、Ｎ＋／Ｐ＋ポリシリコンプラグの交点を結ぶ（ｓｔｒａｐ）ことは必須であ る。結ぶこと（ｓｔｒａｐｐｉｎｇ）は、また各ポリシリコンプラグおよびポリ シリコン相互接続の直列の抵抗をシャントする。

このように、第１０ａ図に見られるように、各プラグの抵抗は、フィールド酸化 物２８ａの厚さだけの関数ヤあり、それはウニーハ全体の上で実質的に一定であ る。

ポリシリコンプラグを結ぶことは、いかなるドープされていない、およびドープ された（Ｎ”、Ｐ”）プラグに対してもなされてよい。

次１：、約１．０ＯＯＡの、酸化物のプラズマ・エンハンスト化学気相成長が、 シリサイド化された領域上に層６゜を形成するために用いられる。

塗布ガラス５８が、エッチアウトされた領域を充填するために表面のいたるとこ ろにその後与えられる。すべてのスロットは同様の寸法であるので、それですべ てのスロットは平らに充填され、必要とされるように、ポリシリコンプラグ表面 にまでエッチバックされる（ＲＩ　Ｅ）またはポリッシュバックされる。２つの 層５ｇ、６０の間の違ったエッチレートのため、平坦化が高められる。結果は、 「ボタン」の表面、たとえば、４０ｇ、４６ｂが露出した状態で、平坦な形状で ある。

同様の幅のスロットに塗布ガラス（ＳＯＧ）を使用することは、大きく異なるサ イズの特徴をＳＯＧで充填しようと努める問題を首尾良く克服することは理解さ れるであろう。もし広い領域が試みられると、ＳＯＧは「懸垂線」で充填し、平 坦ではない。ＳｏＧはまたポリシリコンおよび金Ｊ１層（次に生成されるべき） の間の酸化物間の厚さであるので、この厚さ制御は容量および性能に直接影響し 、その両方がこの方法により扱われる。

ここの教示により形成されるような素子は、低い重複容量を有する。上記で論議 された平坦化されたコンタクト機構を使用することにより、ソース／ゲート／ド レインプラグの並列配置により形成されるゲート２２／ドレイン２０ミラー容量 は、減少され得、正確に制御され得る／モデル化され得る。（容量の減少は、コ ンタクトが全く必要とされないそれらの領域におけるポリシリコンをエッチバッ クすることの結果として得られる。）エッチバックされるプラグと比べると、付 加的なミラー容量が、同じ素子上の隣接の電極にコンタクトがなされるところに 起こるであろうが、非常に増加される密度に対して、これはわずかな不利益であ る。

最後に、そしてたぶん最も重要なことに、この機構におけるコンタクトは、ポリ が最も厚いところでなされ、たとえば、Ｍｌｌａ図においてゲート電極４０ｇ上 で、それはこのアプローチの独特の特徴で、強力な密度の利点を与える。先行技 術において、既に論議された項目のために、ゲートはＬＯＧＯＳ技術のＬＯＣＯ Ｓ領域上で接続され、したがってより大きい領域を使い果たす。さらに、金属コ ンタクトがポリのプラグになされるので、この発明の機構は接合を浅くするため に、よりたしかなコンタクトを与える。

これらは、上述のように、金属生成およびエツチングに先立ち、選択的にシリサ イド化され得る。

次に、第１２ａ図に示されるように、金属層６２がつ工−ハ全体の上に生成され る。金属６２は、シリサイド５６を介して、高められたポリシリコンプラグ、ま たはボタン、ここでは、４０ｇおよび４６ｂにコンタクトする。金属はパターン 化され、従来のようにエツチングされるが、平坦な形状は必要とするオーバエッ チを減らし、ブリッジングを克服し、従来の機構に比べて引き起こす問題を減ら す。

金属層６２のエツチングされた部分は、たとえばＰＥＣＶＤ１化物のような、酸 化物６１と直線にされ、たとえば塗布ガラスのような、平坦化材料６５で充填さ れる。この方法で、金属部分６２は、お互いに物理的に分離され、電気的に絶縁 される。

上記のように、第１３ａ図に示される、第２の金属の層６４を形成するために、 塗布ガラス（層６５）（またはどれか他の平坦化する層）が、第１の金属層６２ を平坦化するために使用されてもよいし、層６２０表面までエッチバックまたは ポリッシュバックされてもよい。薄い窒化物層６６が、平坦化されたガラス、お よび金属層６２．６５上に生成され、その上のコンタクト酸化物層６７の形成が それに続く。

コンタクト６８のエツチングが、酸化物６７を通って窒化物６６までその後なさ れ、再び窒化物層をエッチストップとして用いて、下にある金属６２の部分を露 出するために窒化物のエツチングがそれに続く。再び、２つのエツチングが１つ のステップで行なわれる。もし何か誤整列があれば、下にある塗布ガラス層６６ はオーバエッチされないであろう（第１４ａ図を見よ）。また、オーバエッチ問 題なしにリソグラフィを高めるために、コンタクトが金属部分６２に重複するよ うに引き延ばされ得る。

コンタクトを形成するために結果として生じる金属領域は、いわゆる先行技術の 「ドッグ・ボーン」、または縁どられた、コンタクトよりも小さいということは 理解されるであろう。

いかなる導電性材料も、第１の金属層６２および第２の金属ｊｉｉｉｉｉ６４に 用いられてもよい。アルミニウムが好ましくは用いられるが、他の導電性材料、 たとえばタングステン、モリブデンおよびその技術において周知の他のものが代 わりに使われてもよい。

たとえば第１の金属６２に対してタングステンの選択的な成長のような平坦化方 法を用いることによって、第２の金属６４の生成に先立って、平坦な表面を形成 するためにフンタクト６８を「プレートアップ」することが可能である。第１の 金属６２に対して（フィールド上および素子に対して）異なったコンタクトの高 さを有するＬＯＧＯＳ方法とは性質が異なるように、この技術は平坦な形に充填 することがよりたやすい。ＬＯＧＯ５技術は浅い深度および深い深度の間の折衷 案であろう。もし深いコンタクトが充填されると、浅いものは、エッチバックさ れなければならないであろう突出ているタングステンの柱を有するであろう。

付加的なエッチバックなしにこの方法の選択的なタングステンブレーティング製 作を行なうことは、はぼ等しいコンタクト深度で平坦な表面を要求する。また、 その方法は、平坦化の合理的な仕事がなされるという条件で、金属の次の平面に ついて反復され得、そのことは他の方法に比べてこの発明の方法で再びより容易 である。

前述の新しい方法の注目されるべきいくつかの面がある。

第１に、ゲート電極が厚い。したがって、貫通を許容する、結晶粒界の存在のた め、エッチャントによるゲート電極の貫通は全く可能ではない。このことは、ウ ェットエツチング、反応性イオンエツチングなどにずっと敏感な、先行技術の薄 いゲートポリシリコン電極と全く異なる。

第２に、相互接続はすべて自己整列である。１つのマスクがシリコンに対するす べてのコンタクトを規定する。

第３に、１つのマスクの使用の結果として、ソースおよびドレイン領域、チャネ ルコネクタ領域およびチャネルは、各トランジスタにおいてすべて自己整列であ る。

第４に、相互に自己整列の機構を用いて、この発明の方法は、リソグラフィの性 能によってのみ制限される、ずっと小さい寸法までの縮小性が可能である。

最後に、この発明の好ましい方法を利用することの結果は、相互接続およびコン タクトが平坦化されるということである。しかしながら、平坦性は１つの素子か ら次への相互接続、たとえば４６ｃにとって必須ではない。他方、たとえば４０ ｇ、４６ｄのようなコンタクトは、完全に平坦化される必要はないが、たとえば 金属層６２のような上にある金属層によりそこにコンタクトがなされるためには 、それらは少なくとも部分的に平坦化されなければならない。

この発明の主要な方法のいくつかの修正がなされてもよい。

１つの修正において、たとえばソース／ドレインコンタクトのために、および相 互接続のために、タングステンがポリシリコンの代わりに使用されてもよい。も しタングステンが使用されると、その方法は最初にサブストレートを注入するよ うに修正されなければならず、その後タングステンを生成する。この修正におい て、たとえばゲートにおいて、使用されるいかなるポリシリコンも、またサブス トレートの注入の後生成され、その後のどんな注入も、ポリシリコンをドープす ることであり、いかなる接合も形成しないことである。ポリシリコンゲートおよ びタングステン相互接続の交点は、この交点におけるタングステンポリシリサイ ドの形成のため、オーミックであろう。

または、Ｎ＋およびＰ＋ポリシリコンプラグは、たとえばいたるところにＮ＋ポ リシリコンを生成し、それが望まれないそれらの領域からドープされたポリシリ コンをエッチアウトし、その後生るところにＰ４ポリシリコンを生成し、ポリッ シュバックすることにより本来の場所に生成され得る。

もう１つの修正では、ゲートポリシリコン４０ｇは、ソースおよびドレインドー ピングと同時にドープされ得る。

しかしながら、そのような修正は、前に論議されたように、Ｐ−チャネル素子の 安定性および信頼度に影響する、温度および水素雰囲気の存在のため、人にその 後の方法において注意深くあることを要求する。

上に記述されたように、この発明の方法は、素子の輪郭を描くために、酸化物２ ６で充填される、分離溝１０の形成で好ましくは始まる。しかしながら、この発 明の方法は、周知のＬＯＧＯＳ方法に完全に取って代わるために最も好ましくは 使用されるが、その方法の種々のエレメントが、この発明の方法にまとめられて もよい。

たとえば、ＬＯＧＯ５方法の変形である、「凹所のある酸化物」機構が、この発 明の溝、または「額縁」機構の代わりに利用されてもよい。この発明の方法と対 照された、代わりの方法は次のとおりである。

第１に、この発明の方法におけるように、Ｐ／Ｎウェル１２の輪郭が描かれる。

次に、しかしながら、第１ａ図に示されように、「額縁」およびフィールド（相 互接続）領域を規定する、分離マスクを使用する代わりに、従来のしａｃｏｓ方 法に現今用いられているそれと同じ分離マスク８０が使用される。その結果は第 １５ａ図に描かれ、「可変の幅」額縁技術として見られ得る。

この発明の方法の規定／エッチバックステップにおけるように、エツチングされ た領域１０′　はその後酸化物２６′で充填され、エッチバックされ、窒化物８ ０が剥ぎ取られる。その結果はａ　１６　ａ図に示される。

次の方法ステップにおいて、ＴＥＯＳ酸化物２８ａ′が任意に生成される。もし なされると、この酸化物の厚さはずっと薄くなり得、その理由はそれはもはやＬ ＯＧＯＳ方法のフィールド酸化物ではないからである。厚さは約４００から１， ０ＯＯＡに及び得、より低い厚さの値においては、酸化物は生成されるというよ りはむしろ成長させられるのかもしれない。その酸化物は、第１０２図における ように、プラグの下の接合にシリサイド（プラグ側壁上の）の短絡を妨げるため に必要とされる。

埋設のエッチストップ層を含む、多層構造の形成は、この発明のものと同じであ り、下にある酸化物２８８′層上に窒化物２８ｂ、酸化物２８Ｃ１およびポリシ リコン２８ｄ層を備える。その方法はコネクタマスク、エツチング、およびイオ ン注入の利用まで続けられ、第１７ａ図に描かれる構造のもとになり、それは第 ９ａ図に描かれるものと類似する。約４００Ａのオーダで薄い酸化物層２８ａ′ を使用する能力は、コネクタ２４に対するイオン注入エネルギに関して利点を与 えることは注目されるべきである。

相互接続４６ｃに関して記述された代わりの方法は、サブストレートシリコンに 対するずっと下げられたポリシリコン相互接続容量を供給するということはまた 理解されるであろう。縮められたプラグの高さく約３，０００から４００人への ＴＥＯＳフィールド酸化物２８ａ′の削減のため）は、２つの方法の一方で使用 され得、１、　　プラグの高さを約１．２μｍから約０．９μｍまで（自動的に ）縮小する、または ２、　　酸化物２８ａ′の厚さを約３．０００−４００Ａの差だけ増加し、ポリ ッシュ後のプラグの高さがこの発明の主要な方法におけるのとおよそ同じになる ようにする。

反コンタクトマスク５０におけるエッチバックは、ここで約４，０ＯＯＡから４ ，０００＋（３，０００−４００Ａ）まで、または約７，０ＯＯＡまで増加させ られ得る。これはプラグ相互接続および生成されるべき金属の間の最後の（最終 の）厚さである。プラグ「高さ」は一定であるが、しかしフィールドポリシリコ ン下にフィールド酸化物（または薄い酸化物）がないので、このことは反コンタ クトにおいてもっと多量のエッチバックをさせ、それで、下げられた容量を供給 し、同時にそれでも２，０００Å以上のポリシリコン相互接続を保持し、ポリシ リコンと金属の間の酸化物は厚くなり得ることは理解されるであろう。

この発明の主要な方法により達せられる構造の一部分は第１８ａ図に描かれ、こ の代わりの方法により達せられる同じ部分が第１９ａ図に描かれる。第１９ａ図 は凹所を持った酸化物層７０を伴なう凹所を持ったＬＯＧＯＳ機構を示し、任意 のＴＥＯＳ層を省く。ポリシリコン４６ｃと上ある金属層６２の間の容量は、代 わりの方法でずつと下げられ、性能の利点を与えるということは理解されるであ ろう。

最後に、コネクタマスクの整列は、凹所のあるＬＯＣＯ８方法または同様の方法 にとってずつとより重要でない。

主要な方法において、コネクタマスクは、額縁酸化物２６の内側で整列させられ なければならない。代わりの方法において、整列に関してずつと沢山の自由があ り、その理由はフィールド酸化物２８８′はここで素子間で連続的であるからで ある。

ＬＯＣＯ５方法の他の修正が、この発明のいくらかのまたはすべての教示を組入 れるためになされてもよいということは当業者に明らかであるであろう。さらに 、その開示は電界効果トランジスタに向けられてきたが、この発明の教示はまた バイポーラトランジスタに、およびＦＥＴ５およびバイポーラ素子の組合わせに も適用できる。

しかしながら、ＬＯＧＯＳ方法はその「バーズ・ピーク」問題で有名であり、こ の発明の主要な方法で達せられるかもしれない平坦さは、それほどよくないであ ろうことは思い起こされるべきである。平坦さは、もしＬＯＧＯ８方法が「凹所 のあるＬＯＣＯ５Ｊとして知られる上に記述された修正を使用することにより利 用されると、改善されるかもしれない。いずれにしても、この発明の方法は、Ｌ ＯＣＯ８方法または修正されたＬＯＧＯＳ方法に比べて素子のより高度の詰めこ み密度を提供するであろうということは注目されるべきである。

この発明の好ましい実施例の前述の記述は、図解および記述の目的で提示された 。あますところのないこと、または発明を開示された正にその形に制限すること は意図されていない。明らかに、多くの修正および変形がこの技術の熟達した実 務家に明らかであろう。この発明は、ＭＯＳまたはバイポーラまたは他の方法の 他の製作技術において実施されるかもしれないことはあり得る。同様に、同じ結 果を遂げるために、記述されたいかなる方法ステップも、他のステップと置換で きるかもしれない。その実施例は、この発明の原理、および実際的な適用を最も 良く説明するために、選択され、記述され、それによって当業者が、種々の実施 例について、および企図される個々の使用目的に適合するような種々の修正で、 この発明を理解することを可能にする。この発明の範囲は、ここに添付の請求の 範囲、およびその均等物により規定されるということが意図される。

′ＬＳ’　　　　　　　　　　　　ＦＩＧ、　１２ＡＦＩＧ、１５Ａ ４ら− 田腔謹査報告 Ｈ０１Ｌ　　２７１０８　　　３２１　　Ｆ

Claims (1)

1. 【特許請求の範囲】 １．複数個のエレメントを含む半導体素子において、（ａ）複数個のコンタクト プラグが前記エレメントに関連し、および前記表面にコンタクトする導電性材料 を含み、そのプラグの少なくともいくつかが前記表面上の平坦な領域で終わり、 前記少なくともいくつかのプラグは平坦な相互後続によってコンタクトされ、（ ｂ）前記複数個のプラグは前記サブストレートに平行な少なくとも１つの方向に おいて同様の寸法を有し、および（ｃ）前記複数個のプラグはお互いに相互に自 己整列する、を特徴とする半導体素子。 ２．前記導電性材料がドープされた、またはドープされないポリシリコンを含む 、請求項１に記載の素子。 ３．前記ドープされたポリシリコン材料がＮ＋およびＰ＋ドープされた材料から なる群から選ばれる、請求項２に記載の素子。 ４．前記ポリシリコンプラグの少なくともいくつかがそれの垂直の直列抵抗を制 御するためにシリサイド化された外側の層を含む、請求項２に記載の素子。 ５．Ｎ＋ポリシリコンプラグ、およびＰ＋ポリシリコンプラグがオーミック相互 接続を形成するために前記シリサイドにより一緒にシャントされる、請求項４に 記載の素子。 ６．ソース領域、ゲート領域、およびドレイン領域を含む電界効果トランジスタ において、 （ａ）複数個のプラグが前記表面にコンタクトする導電性材料を含み、そのプラ グの少なくともいくつかが平坦な領域で終わり、前記少なくともいくつかのプラ グが平坦な相互接続によりコンタクトされ、（ｂ）前記複数個のプラグが前記サ ブストレートに平行な少なくとも１つの方向において同様の寸法を有し、（ｃ） 前記複数個のプラグがお互いに相互に自己整列し、および（ｄ）少なくとも１つ のプラグがゲート電極として機能する、ことを特徴とする電界効果トランジスタ 。 ７．前記導電性材料がドープされた、またはドープされないポリシリコンを含む 、請求項６に記載のトランジスタ。 ８．前記ドープされたポリシリコン材料がＮ＋およびＰ＋ドープされた材料から なる群から選ばれる、請求項７に記載のトランジスタ。 ９．前記ポリシリコンプラグの少なくともいくつかがそれの垂直の直列抵抗を制 御するためにシリサイド化された外側の層を含む、請求項７に記載のトランジス タ。 １０．Ｎ＋ポリシリコンプラグおよびＰ＋ポリシリコンプラグがオーミック相互 接続を形成するために前記シリサイドにより一緒にシャントされる、請求項９に 記載のトランジスタ。 １１．前記ソース領域およびドレイン領域が前記ポリシリコンプラグによりコン タクトされ、前記ポリシリコンプラグは前記プラグの垂直の直列抵抗を制御する ために前記シリサイド化された外側の層を含む、請求項９に記載のトランジスタ 。 １２．ソース領域、ゲート領域、およびドレイン領域を含むＣＭＯＳ素子におい て、 （ａ）複数個のポリシリコンプラグが前記表面にコンタクトし、そのプラグの少 なくともいくつかが平坦な領域で終わり、前記少なくともいくつかのプラグが平 坦な相互接続によってコンタクトされ、（ｂ）前記複数個のプラグが前記サブス トレートに平行な少なくとも１つの方向において同様の寸法を有し、（ｃ）前記 複数個のプラグがお互いに相互に自己整列し、および（ｄ）少なくとも１つのプ ラグがゲート電極として機能する、ことを特徴とするＣＭＯＳ素子。 １３．前記ポリシリコン材料がＮ＋およびＰ＋ドープされた材料からなる群から 選はれる、請求項１２に記載の素子。 １４．前記ポリシリコンプラグの少なくともいくつかがそれの垂直の直列抵抗を 制御するためにシリサイド化された外側の層を含む、請求項１２に記載の素子。 １５．Ｎ＋ポリシリコンプラグおよびＰ＋ポリシリコンプラグがオーミック相互 接続を形成するために前記シリサイドにより一緒にシャントされる、請求項１４ に記載の素子。 １６．前記ソース領域および前記ドレイン領域が前記ポリシリコンプラグにより コンタクトされ、前記ポリシリコンプラグは前記プラグの垂直の直列抵抗を制御 するために前記シリサイド化された外側の層を含む、請求項１４に記載の素子。 １７．その中に適当にドープされた領域を備えた半導体サブストレートの主表面 上に半導体素子を製作する方法であって、 （ａ）その範囲内に個々の素子がそのまわりの前記サブストレートに酸化物領域 を形成することによって作られる、活性領域の輪郭を描くことと、 （ｂ）前記表面上に多層構造を形成することとを含み、前記構造は誘電体層の間 に挟まれた埋設のエッチストップ層を含み、さらに （ｃ）前記多層構造上に形成されるレジスト層に関連してマスクを使用し、およ び前記素子の種々のエレメントに対応する複数個のスロットを規定するためにそ れの望まれない部分をエッチングし、それによって前記エレメントをお互いに自 己整列することと、 （ｄ）前記スロットを導電性材料で充填し、前記スロットの下にある領域にイオ ンを注入することによって前記サブストレートにＮ領域およびＰ領域を形成する ことと、（ｅ）それヘコンタクトが全く望まれない前記導電性材料の上の方の部 分を除去することと、（ｆ）コンタクトが望まれる前記導電性材料の部分にコン タクトするためにその上に金属の層を形成することとを含む方法。 １８．前記導電性材料の前記上の方の部分を除去した後、前記平坦化する材料の それと同じ平面においてコンタクトされる導電性材料の部分の表面を残して、前 記結果として生じる構造がいかなる開かれた領域も平坦化する材料で充填するこ とによって平坦化され、および前記平坦化する材料と同じ平面において前記導電 性材料の前記部分にコンタクトするために前記金属の層が前記平坦化する材料の 上にその後形成される、請求項１７に記載の方法。 １９．前記多層構造が、 （ａ）フィールド酸化物から本質的に成る第１の層と、（ｂ）前記フィールド酸 化物とかなり違ったエッチレートを有するエッチストップ材料から本質的に成る 第２の層と、 （ｃ）酸化物から本質的に成る第３の層と、（ｄ）前記フィールド酸化物とかな り違ったエッチレートを有する材料から本質的に成る第４の層とを含む、請求項 １７に記載の方法。 ２０．前記第４の層がポリシリコンおよび窒化シリコンからなる群から選ばれる 材料を含む、請求項１９に記載の方法。 ２１．前記導電性材料がポリシリコンおよびタングステンからなる群から選はれ る材料を含む、請求項１７に記載の方法。 ２２．前記導電性材料がポリシリコンから本質的になり、および前記スロツトが 前記ポリシリコンで充填され、および前記Ｎ領域およびＰ領域が前記スロットの 中の前記ポリシリコンの中にイオンを注入することにより前記サブストレートに 形成される、請求項２１に記載の方法。 ２３．前記導電性材料がタングステンから本質的に成り、および前記Ｎ領域およ びＰ領域が前記スロットを通してその中にイオンを注入することによって前記サ ブストレートに形成され、および前記スロットがその後タングステンで充填され る、請求項２１に記載の方法。 ２４．複数個のエレメントを含む、および半導体の主表面に形成される自己整列 した平坦化された半導体素子を形成するための方法であって、 （ａ）その範囲内で個々の素子がそのまわりの前記サブストレートに酸化物領域 を形成することによって作られる、活性領域の輪郭を描くことと、 （ｂ）前記半導体表面上に多層構造を形成することとを含み、前記多層構造は少 なくとも１つのエッチストップ層を含み、さらに （ｃ）前記素子の種々のエレメントに対応する複数個のスロツトをリソグラフィ 的に規定するために前記多層構造上に形成されるレジスト層と関連してスロット マスクを使用することと、 （ｄ）前記エッチストップ層で止まる、前記スロットに対応する前記多層構造の 部分をエッチングすることと、（ｅ）前記レジスト層を剥ぎ取ることと、（ｆ） 個々の素子の前記活性領域と関連した前記スロツトの一群を取り囲む前記活性領 域を規定するために前記多層構造上に形成されるもう１つのレジスト層と関連し て活性マスクを使用することと、 （ｇ）前記スロットの中の前記多層構造のいかなる残余の部分も除去することと 、 （ｈ）導電性プラグを形成するために前記スロットを導電性材料で充填し、およ び前記スロットの下にある領域にイオンを注入することによって前記サブストレ ートにＮ領域およびＰ領域を形成することと、 （ｉ）前記多層構造の表面に前記プラグを平坦化することと、 （ｊ）前記エレメントの少なくともいくつかの間の前記多層構造の部分を露出す るためにコネクタマスクを与えることと、 （ｋ）前記第３の層の露出した部分を前記埋設のエッチストップ層までエッチバ ックすることと、（１）前記エッチストップ層の露出した部分を前記フィールド 酸化物層までエッチングすることとを含む方法。 ２５．前記多層構造が、 （ａ）フィールド酸化物から本質的になる第１の層と、（ｂ）前記フィールド酸 化物とかなり違ったエッチレートを有するエッチストップ材料から本質的に成る 第２の層と、 （ｃ）酸化物から本質的に成る第３の層と、（ｄ）前記フィールド酸化物とはか なり違ったエッチレートを有する材料から本質的に成る第４の層とを含む、請求 項２４に記載の方法。 ２６．前記第４の層がポリシリコンおよび窒化シリコンからなる群から選ばれる 材料を含む、請求項２５に記載の方法。 ２７．前記エレメントの少なくともいくつかの間にチャネル領域を形成するため に前記フィールド酸化物層の露出した部分を通してドーパントの種類を注入する ことをさらに含む、請求項２５に記載の方法。 ２８．前記導電性材料がポリシリコンおよびタングステンからなる群から選ばれ る材料を含む、請求項２４に記載の方法。 ２９．前記導電性材料がポリシリコンから本質的になり、および前記スロットが 前記ポリシリコンで充填され、および前記Ｎ領域および前記Ｐ領域が前記スロッ トの中の前記ポリシリコンの中にイオンを注入することによって前記サブストレ ートに形成される、請求項２８に記載の方法。 ３０．前記導電性材料がタングステンから本質的になり、および前記Ｎ領域およ び前記Ｐ領域が前記スロットを通してその中にイオンを注入することによって前 記サブストレートに形成され、および前記スロットがその後タングステンで充填 される、請求項２８に記載の方法。 ３１．垂直の方向のそれの直列の抵抗を下げるために前記ポリシリコンプラグお よびポリシリコン相互接続の露出した部分をシリサイド化することをさらに含む 、請求項２８に記載の方法。 ３２．オーミック相互接続を形成するためにドープされないポリシリコン領域、 Ｎ＋−ドープされたポリシリコン領域、およびＰ＋−ドープされたポリシリコン 領域の少なくとも２つを結ぶこと（ｓｔｒａｐｐｉｎｇ）を含む、請求項３１に 記載の方法。 ３３．Ｎ−ウェルおよびＰ−ウェルが半導体の主表面に形成され、およびソース エレメント、ゲートエレメント、ドレインエレメント、および相互接続エレメン トが形成される、自己整列した平坦化された埋設のエッチストップを用いるＣＭ ＯＳトランジスタを形成するための方法であって、 （ａ）その範囲内に個々の素子がそのまわりの前記サブストレートに酸化物領域 を形成することによって作られる、活性領域の輪郭を描くことと、 （ｂ）前記半導体表面上に多層構造を形成することとを含み、前記多層構造は、 （１）フィールド酸化物から本質的に成る第１の層と、 （２）前記フィールド酸化物とかなり違ったエッチレートを有するエッチストッ プ材料から本質的に成る第２の層と、 （３）酸化物から本質的に成る第３の層と、（４）ポリシリコンまたは窒化シリ コンから本質的に成る第４の層とを含み、さらに （ｃ）前記素子の種々のエレメントに対応する複数個のスロットをリソグラフィ 的に規定するために前記多層構造上に形成されるレジスト層に関連してスロット マスクを使用し、それによって前記エレメントをお互いに自己整列することと、 （ｄ）前記エッチストップ層で止まる、前記スロットに対応する前記第４および 第３の部分をエッチングすることと、 （ｅ）前記レジスト層を剥ぎ取ることと、（ｆ）個々の素子と関連した前記スロ ットの一群を取り囲む前記活性領域のみ規定するために前記多層構造上に形成さ れるもう１つのレジスト層と関連して活性マスクを使用することと、 （ｇ）その中の前記フィールド酸化物と一緒に、前記スロットの中の前記エッチ ストップ層のいかなる残余の部分も除去することと、 （ｈ）前記素子の前記ゲートに関連した前記スロットの中の前記半導体の露出し た部分の上に薄い数化物を形成することと、 （ｉ）ポリシリコンプラグを形成するために前記スロットをポリシリコンで充填 し、および前記多層構造の表面に平坦化することと、 （ｊ）前記素子の前記ソースおよびドレインと関連した前記ポリシリコンを充填 されたスロットの中にドーパントの種類を注入することと、 （ｋ）それの導電率を変化するために前記ポリシリコンプラグの少なくともいく つかをドーピングすることと、（１）前記ソースおよび前記ゲートの間の、およ び前記ドレインおよび前記ゲートの間の前記多層構造の部分を露出するためにコ ネクタマスクを与えることと、（ｍ）前記第３の層の露出した部分を前記埋没の エッチストップ層までエッチバックすることと、（ｎ）前記エッチストップ層の 露出した部分を前記フィールド酸化物層までエッチングすることと、（ｏ）前記 ソースおよび前記ゲートの間に、および前記ドレインおよび前記ゲートの間にチ ャネル領域を形成するために、かつ同時にゲートポリシリコン電極をｎ−型また はｐ−型にドープするために前記フィールド酸化物層の露出した部分を過してド ーパントの種類を注入することとを含む方法。 ３４．垂直の方向のそれの直列の抵抗を下げるために前記ポリシリコンプラグお よびポリシリコン相互接続の露出した部分をシリサイド化することをさらに含む 、請求項３３に記載の方法。 ３５．オーミック相互接続を形成するためにドープされないポリシリコン領域、 Ｎ＋−ドープされたポリシリコン領域、およびＰ＋−ドープされたポリシリコン 領域の少なくとも２つを結ぶことを含む、請求項３４に記載の方法。 ３６．前記半導体素子が前記半導体に形成されるソース領域、ドレイン領域、お よびチャネル領域を含む請求項３３に記載の方法であって、前記ソース領域およ びドレイン領域をそれぞれ前記チャネル領域に接続する軽くドープされたソース コネクタ領域およびドレインコネクタ領域を形成することをさらに含む方法。