DE102015117230B4 - Verfahren zum Bilden einer Halbleitervorrichtungsstruktur - Google Patents

Verfahren zum Bilden einer Halbleitervorrichtungsstruktur Download PDF

Info

Publication number
DE102015117230B4
DE102015117230B4 DE102015117230.5A DE102015117230A DE102015117230B4 DE 102015117230 B4 DE102015117230 B4 DE 102015117230B4 DE 102015117230 A DE102015117230 A DE 102015117230A DE 102015117230 B4 DE102015117230 B4 DE 102015117230B4
Authority
DE
Germany
Prior art keywords
mask
layer
film
forming
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015117230.5A
Other languages
English (en)
Other versions
DE102015117230A1 (de
Inventor
Keng-Ying Liao
Chung-Bin Tseng
Po-Zen Chen
Yi-Hung Chen
Yi-Jie Chen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015117230A1 publication Critical patent/DE102015117230A1/de
Application granted granted Critical
Publication of DE102015117230B4 publication Critical patent/DE102015117230B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Verfahren zum Bilden einer Halbleitervorrichtungsstruktur, umfassend:
Bilden eines Films (150) über einem Substrat (110);
Bilden einer ersten Maskenschicht (160) über dem Film (150);
Bilden einer zweiten Maskenschicht (170) über der ersten Maskenschicht (160),
Entfernen eines Teils der zweiten Maskenschicht (170), um eine zweite Maske zu bilden, die einen ersten Abschnitt (162) der ersten Maskenschicht (160) freilässt;
Ausführen eines Plasmaätz- und Abscheidungsprozesses, um den ersten Abschnitt (162) der ersten Maskenschicht (160) zu entfernen und eine erste Maske unter der zweiten Maske zu bilden, wobei die erste Maske (160) einen zweiten Abschnitt (152) des Films (150) nach dem Plasmaätz- und Abscheidungsprozess freilässt, und um eine durchgehende Schutzschicht (180) über Seitenwänden (164, 172) der ersten Maske (160) und der zweiten Maske (170) zu bilden;
Ausdünnen der Schutzschicht (180); und
nach dem Ausführen des Plasmaätz- und Abscheidungsprozesses, Entfernen des zweiten Abschnitts (152) des Films (150) unter Verwendung der ersten Maske (160) und der zweiten Maske (170) und der Schutzschicht (180) als eine Ätzmaske, um eine Ätzmaske in dem Film (150) zu bilden,
wobei nach dem Plasmaätz- und Abscheidungsprozess die größte Breite (W2) der ersten Maske (160) größer ist als die Breite (W1) der zweiten Maske (170),
wobei die Breite (W3) der Ätzmaske in dem Film (150) größer ist als die größte Breite (W2) der ersten Maske (160).

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Die Industrie für integrierte Schaltungen (IC) ist rapide gewachsen. Technische Fortschritte bei IC-Materialien und Design haben Generationen von ICs hervorgebracht. Jede Generation weist kleinere und komplexere Schaltkreise auf als die vorherige Generation. Jedoch haben diese Fortschritte die Komplexität der Verarbeitung und der Herstellung von ICs erhöht.
  • Im Zuge der IC-Entwicklung hat die Funktionsdichte (d. h. die Anzahl der miteinander verbundenen Bauelemente pro Chipfläche) allgemein zugenommen, während die geometrische Größe (d. h., die kleinste Komponente (oder Leitung), die sich mit einem Herstellungsprozess erreichen lässt) abgenommen hat. Dieser Abwärtsskalierungsprozess bietet allgemein Vorteile durch Steigerung der Produktionseffizienz und Senkung der damit verbundenen Kosten.
  • Da sich Strukturgrößen jedoch weiter verringern, werden Herstellungsprozesse schwieriger ausführbar. Daher ist es eine Herausforderung, zuverlässige Halbleitervorrichtungen bei immer kleineren Größen zu bilden.
  • US 5 994 226 A offenbart ein Trockenätzverfahren für eine Schicht aus leitfähigem Material, umfassend: Ausbilden eines sauerstoffhaltigen Antireflektionsfilms auf einer Oberfläche einer Schicht aus leitfähigem Material; Ausbilden einer strukturierten Maskenschicht auf dem Antireflektionsfilm; Ausbilden eines Seitenwandschutzfilms auf einer Seitenwand der Maskenschicht; und Ätzen der Schicht aus leitfähigem Material unter Verwendung der Maskenschicht mit dem darauf ausgebildeten Seitenwandschutzfilm. Der Seitenwandschutzfilm wird gebildet, nachdem der Antireflexionsfilm unter Verwendung der Maskenschicht strukturiert wurde. Der Seitenwandschutzfilm wird strukturiert, nachdem der Seitenwandschutzfilm ausgebildet ist, und ein zweiter oder zusätzlicher Seitenwandschutzfilm wird an der Seitenwand des Seitenwandschutzfilms belassen oder ausgebildet.
  • US 2005 / 0 095 783 A1 offenbart ein Verfahren zur Herstellung einer Doppel-Gate-Struktur mit Seitenwänden mit im Wesentlichen gleichen vertikalen Profile. Ein Photoresist-Maskierungsschritt wird verwendet, um das obere Gate zu definieren, das dann als Maske verwendet wird, um das untere Gate zu definieren. Eine untere Polysiliziumschicht wird durch eine Kombination aus physikalischen und chemischen Verfahren geätzt, um ein unteres Gate mit vertikalen Seitenwänden zu bilden, die im Wesentlichen mit den Seitenwänden des oberen Gates übereinstimmen.
  • US 7 858 270 B2 offenbart ein Verfahren zur Trockenentwicklung einer mehrschichtigen Maske auf einem Substrat, umfassend: Bilden der mehrschichtigen Maske auf dem Substrat, wobei die mehrschichtige Maske eine lithographische Schicht umfasst, die über einer zweiten Maskenschicht liegt. Anschließend wird in der lithografischen Schicht mit Hilfe eines lithografischen Verfahrens eine Elementstruktur gebildet, wobei die Elementstruktur eine erste kritische Dimension (CD) aufweist. Danach wird die Elementstruktur von der lithografischen Schicht auf die zweite Maskenschicht unter Verwendung eines Trockenplasmaätzverfahrens übertragen, wobei die erste CD in der lithografischen Schicht auf eine zweite CD in einer siliziumhaltigen Schicht reduziert wird.
  • Weiterer Stand der Technik ist beispielsweise zu finden in JP H05-235 338 A , US 5 515 984 A , US 5 685 950 A , US 2012 / 0 161327 A1 , US 2013 / 0 214 391 A1 und US 2006 / 0 121 739 A1 .
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung am besten verstanden, wenn sie mit den begleitenden Figuren gelesen werden. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstäblich gezeichnet sind. Tatsächlich können die Dimensionen der verschiedenen Merkmale zur Übersichtlichkeit der Erörterung willkürlich vergrößert oder reduziert sein.
    • Die 1A bis 1H sind Schnittdarstellungen von verschiedenen Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen.
    • 2 ist eine Draufsicht der Halbleitervorrichtungsstruktur von 1C.
    • Die 3A bis 3F sind Schnittdarstellungen von verschiedenen Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen.
    • Die 4A bis 4G sind Schnittdarstellungen von verschiedenen Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen.
    • 5 ist eine Draufsicht der Halbleitervorrichtungsstruktur von 4A.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele bereit, um unterschiedliche Merkmale des bereitgestellten Gegenstandes zu implementieren. Es werden nachfolgend spezielle Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und auch Ausführungsformen, bei denen zusätzliche Funktionen zwischen den ersten und zweiten Merkmalen gebildet sein können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt sein können. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient zum Zweck der Einfachheit und Übersichtlichkeit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „darunter“, „unter“, „untere“, „über“, „obere“ und dergleichen zur Erleichterung der Erörterung hierin verwendet sein, um die Beziehung eines Elements oder Merkmals zu einem bzw. zu anderen Elementen oder Merkmalen wie veranschaulicht in den Figuren zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren gezeigt ist, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb der Vorrichtung umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlichen relativen Beschreiber können desgleichen dementsprechend interpretiert werden. Es versteht sich jedoch, dass zusätzliche Arbeitsvorgänge vor, während und nach dem Verfahren vorgesehen werden können und einige der beschriebenen Arbeitsvorgänge für andere Ausführungsformen des Verfahrens ersetzt oder eliminiert werden können.
  • Die 1A bis 1H sind Schnittdarstellungen von verschiedenen Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur oder Halbleiterbauteilstruktur gemäß einigen Ausführungsformen. 2 ist eine Draufsicht der Halbleitervorrichtungsstruktur von 1C gemäß einigen Ausführungsformen. Wie gezeigt in 1A wird ein Substrat 110 bereitgestellt. Das Substrat 110 umfasst gemäß einigen Ausführungsformen einen Halbleiterwafer (wie einen Siliziumwafer) oder einen Abschnitt eines Halbleiterwafers.
  • Bei einigen Ausführungsformen wird das Substrat 110 aus einem Elementhalbleitermaterial hergestellt, das Silizium oder Germanium in einer Einkristall-, Polykristall- oder nicht kristallinen Struktur umfasst. Bei einigen weiteren Ausführungsformen wird das Substrat 110 aus einem Verbindungshalbleiter wie Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid, einem Legierungshalbleiter wie SiGe oder GaAsP oder Kombinationen davon hergestellt. Das Substrat 110 kann auch mehrschichtige Halbleiter, Halbleiter auf Isolator (SOI) (wie Silizium auf Isolator oder Germanium auf Isolator) oder Kombinationen davon umfassen.
  • Wie gezeigt in 1A wird eine Isolierungsstruktur 120 in dem Substrat 110 gebildet, um verschiedene aktive Regionen 112 des Substrates 110 zu definieren und angrenzende Vorrichtungen (z. B. Transistoren) voneinander galvanisch zu trennen. Die Isolierungsstruktur 120 umgibt die aktiven Regionen 112.
  • Die Isolierungsstruktur 120 wird gemäß einigen Ausführungsformen aus einem Dielektrikum hergestellt. Das Dielektrikum umfasst gemäß einigen Ausführungsformen Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, fluoriddotiertes Silikatglas (FSG), ein Low-K-Dielektrikummaterial, andere geeignete Materialien oder Kombinationen davon. Die Isolierungsstruktur 120 wird gemäß einigen Ausführungsformen unter Verwendung einer Isolierungstechnologie wie lokale Oxidation von Halbleitern (LOCOS), flache Grabenisolation (STI) oder dergleichen gebildet.
  • Bei einigen Ausführungsformen umfasst das Bilden der Isolierungsstruktur 120 das Strukturieren des Substrates 110 durch einen Fotolithografieprozess, das Ätzen eines Grabens in dem Substrat 110 (beispielsweise unter Verwendung eines Trockenätz-, Nassätz- oder Plasmaätzprozesses oder eine Kombination davon) und Füllen des Grabens (beispielsweise unter Verwendung eines chemischen Gasphasenabscheidungsprozesses) mit dem Dielektrikum. Bei einigen Ausführungsformen kann der gefüllte Graben eine mehrschichtige Struktur wie eine thermische Oxid-Auskleidungsschicht aufweisen, die mit Siliziumnitrid oder Siliziumoxid gefüllt ist.
  • Wie gezeigt in 1A wird gemäß einigen Ausführungsformen eine Gatedielektrikumschicht 130 über dem Substrat 110 und der Isolierungsstruktur 120 gebildet. Die Gatedielektrikumschicht 130 wird gemäß einigen Ausführungsformen aus Siliziumoxid, Siliziumoxinitrid, einem Material mit hoher Dielektrizitätskonstante (High-k-Material) oder einer Kombination davon hergestellt. Die Gatedielektrikumschicht 130 wird gemäß einigen Ausführungsformen unter Verwendung eines chemischen Gasphasenabscheidungsprozesses oder eines physikalischen Gasphasenabscheidungsprozesses gebildet.
  • Wie gezeigt in 1A wird gemäß einigen Ausführungsformen eine Gatematerialschicht 140a über der Gatedielektrikumschicht 130 gebildet. Die Gatematerialschicht 140a wird gemäß einigen Ausführungsformen aus Polysilizium oder anderen geeigneten Materialien hergestellt. Die Gatematerialschicht 140a wird gemäß einigen Ausführungsformen unter Verwendung eines chemischen Gasphasenabscheidungsprozesses oder eines physikalischen Gasphasenabscheidungsprozesses gebildet.
  • Wie gezeigt in 1A wird gemäß einigen Ausführungsformen ein Film 150 über der Gatematerialschicht 140a gebildet. Der Film 150 ist konfiguriert, gemäß einigen Ausführungsformen während eines Ätzprozesses, der anschließend ausgeführt wird, eine Hartmaskenschicht zu sein. Der Film 150 umfasst gemäß einigen Ausführungsformen Siliziumoxid, Siliziumnitrid (z. B. Si3N4), SiON, SiC, SiOC, eine Kombination davon oder ein anderes geeignetes Material. Der Film 150 kann durch chemische Gasphasenabscheidung (CVD), physikalische Gasphasenabscheidung (PVD), Atomlagenabscheidung (ALD), Aufschleudern oder andere anwendbare Prozesse gebildet werden.
  • Wie gezeigt in 1A wird gemäß einigen Ausführungsformen eine Antireflexbeschichtung 160 über dem Film 150 gebildet. Die Antireflexbeschichtung 160 wird gemäß einigen Ausführungsformen auch als eine Maskenschicht bezeichnet. Die Antireflexbeschichtung 160 umfasst ein Polymermaterial (wie ein unteres Antireflexionsschichtmaterial) oder ein anderes geeignetes Material. Die Antireflexbeschichtung 160 wird unter Verwendung eines Aufschleuderprozesses oder eines anderen geeigneten Prozesses gebildet.
  • Wie gezeigt in 1A wird gemäß einigen Ausführungsformen eine Maskenschicht 170 über der Antireflexbeschichtung 160 gebildet. Die Maskenschicht 170 umfasst gemäß einigen Ausführungsformen ein Polymermaterial (wie beispielsweise ein Fotolackmaterial). Die Maskenschicht 170 umfasst gemäß einigen Ausführungsformen eine Fotolackschicht. Die Maskenschicht 170 wird unter Verwendung eines Aufschleuderprozesses oder eines anderen geeigneten Prozesses gebildet. Bei einigen Ausführungsformen wird der Film 150, die Antireflexbeschichtung 160 und die Maskenschicht 170 aus unterschiedlichen Materialien hergestellt.
  • Wie gezeigt in 1B wird ein Abschnitt der Maskenschicht 170 gemäß einigen Ausführungsformen entfernt. Der Entfernungsprozess umfasst gemäß einigen Ausführungsformen einen Fotolithografieprozess. Die Maskenschicht 170 legt einen Abschnitt 162 der Antireflexbeschichtung 160 gemäß einigen Ausführungsformen frei.
  • Wie gezeigt in den 1C und 2, wird gemäß einigen Ausführungsformen ein Plasmaätz- und Abscheidungsprozess über der Antireflexbeschichtung 160 und der Maskenschicht 170 ausgeführt. Der Plasmaätz- und Abscheidungsprozess entfernt gemäß einigen Ausführungsformen den Abschnitt 162 der Antireflexbeschichtung 160 und bildet eine Schutzschicht 180 über Seitenwänden 172 der Maskenschicht 170.
  • Die Schutzschicht 180 wird gemäß einigen Ausführungsformen weiter über Seitenwänden 164 der Antireflexbeschichtung 160 gebildet. Die Schutzschicht 180 umfasst gemäß einigen Ausführungsformen ein Polymermaterial. Bei einigen Ausführungsformen deckt die Schutzschicht 180 durchgehend die Seitenwände 164 und 172 ab.
  • Die Schutzschicht 180 umgibt die Maskenschicht 170 und die Antireflexbeschichtung 160 gemäß einigen Ausführungsformen. Die Schutzschicht 180 umgibt die Maskenschicht 170 und die Antireflexbeschichtung 160 gemäß einigen Ausführungsformen durchgehend. Nach dem Plasmaätz- und Abscheidungsprozess legt die Antireflexbeschichtung 160 und die Schutzschicht 180 einen Abschnitt 152 des Films 150 gemäß einigen Ausführungsformen frei.
  • Bei einigen Ausführungsformen verwendet der Plasmaätz- und Abscheidungsprozess ein Verarbeitungsgas. Das Verarbeitungsgas ist gemäß einigen Ausführungsformen konfiguriert, ein Ätzgas und ein Polymergas zu sein. Das Polymergas ist konfiguriert, gemäß einigen Ausführungsformen eine Polymerabscheidung während des Plasmaätz- und Abscheidungsprozesses bereitzustellen.
  • Das Verarbeitungsgas umfasst CHF3, CH2F2, CH3F oder eine Kombination davon. Das Verarbeitungsgas umfasst gemäß einigen Ausführungsformen reines CHF3 und nicht vermeidbare Gasverunreinigung bzw. nicht vermeidbare Gasverunreinigungen. Das Verarbeitungsgas umfasst gemäß einigen Ausführungsformen reines CH2F2 und nicht vermeidbare Gasverunreinigung bzw. nicht vermeidbare Gasverunreinigungen. Das Verarbeitungsgas umfasst gemäß einigen Ausführungsformen reines CH3F und nicht vermeidbare Gasverunreinigung bzw. nicht vermeidbare Gasverunreinigungen.
  • Während des Plasmaätz- und Abscheidungsprozesses kann ein freigelegter Abschnitt der Maskenschicht 170 weggeätzt werden. Da die Schutzschicht 180 während des Plasmaätz- und Abscheidungsprozesses über Seitenwänden 172 der Maskenschicht 170 gebildet wird, reduziert die Schutzschicht 180 die Ätzrate der Maskenschicht 170 angrenzend an die Seitenwände 172.
  • Daher kann die Maskenschicht 170, die geätzt wurde, die gewünschte Breite W1 aufrechterhalten, die größer als die der Maskenschicht ist, die ohne die Schutzschicht 180 geätzt wurde. Des Weiteren kann die Schutzschicht 180 über den Seitenwänden 172 während des Entfernens des Abschnitts 162 der Antireflexbeschichtung 160 eine Ätzmaske sein.
  • Als Resultat wird die Breite W2 der Antireflexbeschichtung 160, die geätzt wurde, durch das Bilden der Schutzschicht 180 vergrößert. Daher kann die Antireflexbeschichtung 160, die geätzt wurde, die gewünschte Breite W2 aufweisen. Das Bilden der Schutzschicht 180 verhindert eine unerwünschte Schrumpfung der kritischen Dimension (z. B. die Breite W2) der Antireflexbeschichtung 160. Das Bilden der Schutzschicht 180 vereinfacht das Design der Fotomaske, die im Fotolithografieprozess von 1B verwendet wird, was die Kosten der Fotomaske reduziert.
  • Bei einigen Ausführungsformen sind die Seitenwände 164 der Antireflexbeschichtung 160 abgeschrägte Seitenwände. Daher nimmt die Breite W2 der Antireflexbeschichtung 160 zu dem Film 150 gemäß einigen Ausführungsformen zu. Als Resultat ist gemäß einigen Ausführungsformen die Breite W2 der Antireflexbeschichtung 160 größer als die Breite W1 der Maskenschicht 170. Bei einigen Ausführungsformen ist die größte Breite W2 der Antireflexbeschichtung 160 größer als die Breite W1 der Maskenschicht 170.
  • Der Plasmaätz- und Abscheidungsprozess wird gemäß einigen Ausführungsformen unter Verwendung einer Vorspannungsleistung im Bereich von ungefähr 200 W bis zu ungefähr 700 W ausgeführt. Der Plasmaätz- und Abscheidungsprozess wird gemäß einigen Ausführungsformen bei einem Druck im Bereich von ungefähr 0,4 Pa (3 mTorr) bis zu ungefähr 1,3 Pa (10 mTorr) ausgeführt.
  • Wenn die Vorspannungsleistung kleiner als 200 W und der Druck größer als 1,3 Pa (10 mTorr) ist, kann die Schutzschicht 180 nicht nur über den Seitenwänden 164 und 172, sondern auch über einer oberen Fläche 154 des Abschnitts 152 gebildet werden, was den Entfernungsprozess zum Entfernen des Abschnitts 152 des Films 150 behindert, der anschließend ausgeführt wird. Wenn die Vorspannungsleistung größer als 700 W und/oder der Druck kleiner als 0,4 Pa (3 mTorr) ist, wird die Schutzschicht 180 nicht gebildet oder nur teilweise gebildet.
  • Wie gezeigt in 1D wird der Abschnitt 152 des Films 150 unter Verwendung der Maskenschicht 170 und der Antireflexbeschichtung 160 als eine Ätzmaske gemäß einigen Ausführungsformen entfernt. Bei einigen Ausführungsformen wird die Schutzschicht 180 auch während des Entfernungsprozesses als eine Ätzmaske verwendet, um den Abschnitt 152 zu entfernen. Der Entfernungsprozess umfasst gemäß einigen Ausführungsformen einen Trockenätzprozess. Nach dem Entfernungsprozess legt der Film 150 gemäß einigen Ausführungsformen einen Abschnitt 142 der Gatematerialschicht 140a frei.
  • Nach dem Entfernungsprozess weist der Film 150 die gewünschte Breite W3 auf, da die Maskenschicht 170 und die Antireflexbeschichtung 160 die gewünschten Breiten W1 und W2 aufweisen. Bei einigen Ausführungsformen vergrößert die Schutzschicht 180 die Breite W3. Das Bilden der Schutzschicht 180 verhindert eine unerwünschte Schrumpfung der kritischen Dimensionen (z. B. die Breiten W2 und W3) der Antireflexbeschichtung 160 und des Films 150.
  • Wie gezeigt in 1E wird die Maskenschicht 170, die Antireflexbeschichtung 160 und die Schutzschicht 180 gemäß einigen Ausführungsformen entfernt. Die Maskenschicht 170, die Antireflexbeschichtung 160 und die Schutzschicht 180 werden unter Verwendung eines Trockenätzprozesses gemäß einigen Ausführungsformen entfernt. Wie gezeigt in 1E, wird der Abschnitt 142 der Gatematerialschicht 140a unter Verwendung des Films 150 als eine Ätzmaske gemäß einigen Ausführungsformen entfernt.
  • Nach dem Entfernungsprozess zum Entfernen des Abschnitts 142 bildet gemäß einigen Ausführungsformen der verbleibende Abschnitt der Gatematerialschicht 140a ein Gate 140. Der Entfernungsprozess entfernt gemäß einigen Ausführungsformen auch einen Abschnitt der Gatedielektrikumschicht 130 unter dem Abschnitt 142. Der Entfernungsprozess umfasst gemäß einigen Ausführungsformen einen Trockenätzprozess.
  • Nach dem Entfernungsprozess weist gemäß einigen Ausführungsformen das Gate 140 die gewünschte Breite W4 auf, da der Film 150 die gewünschte Breite W3 aufweist. Wie gezeigt in den 1D bis 1E verhindert das Bilden der Schutzschicht 180 eine unerwünschte Schrumpfung der kritischen Dimensionen (z. B. die Breiten W2, W3 und W4) der Antireflexbeschichtung 160, des Films 150 und des Gates 140.
  • Wie gezeigt in 1F wird gemäß einigen Ausführungsformen eine Abstandsschicht 190a über dem Substrat 110, der Isolierungsstruktur 120, der Gatedielektrikumschicht 130, dem Gate 140und dem Film 150 gebildet. Die Abstandsschicht 190a umfasst ein Isoliermaterial wie Siliziumoxid oder Siliziumnitrid. Die Abstandsschicht 190a wird gemäß einigen Ausführungsformen unter Verwendung eines chemischen Gasphasenabscheidungsprozesses gebildet.
  • Wie gezeigt in 1G wird ein anisotroper Ätzprozess ausgeführt, um einen Abschnitt der Abstandsschicht 190a gemäß einigen Ausführungsformen zu entfernen. Die Abstandsschicht 190a, die über den Seitenwänden der Gatedielektrikumschicht 130, dem Gate 140und dem Film 150 verbleibt, bildet gemäß einigen Ausführungsformen die Abstandselemente 190. Die Abstandselemente 190 sind konfiguriert, ein Gate elektrisch zu isolieren, das gemäß einigen Ausführungsformen anschließend aus anderen Vorrichtungen gebildet und konfiguriert wird, in einem anschließenden Ionenimplantationsprozess als eine Maskenschicht zu agieren. Der anisotrope Ätzprozess umfasst gemäß einigen Ausführungsformen einen Trockenätzprozess.
  • Wie gezeigt in 1H werden gemäß einigen Ausführungsformen hoch dotierte Regionen 114 in dem Substrat 110 gebildet. Die hoch dotierten Regionen 114 werden gemäß einigen Ausführungsformen unter Verwendung eines Ionenimplantationsprozesses gebildet. Der Ionenimplantationsprozess wird ausgeführt, um gemäß einigen Ausführungsformen p-Dotierstoffe (z. B. Bor) oder n-Dotierstoffe (z. B. Phosphor) in das Substrat 110 einzuführen.
  • Die hoch dotierten Regionen 114 sind gemäß einigen Ausführungsformen eine hoch dotierte Sourceregion und eine hoch dotierte Drainregion. Die hoch dotierten Regionen 114 befinden sich gemäß einigen Ausführungsformen an den zwei gegenüberliegenden Seiten des Gates 140.
  • Wenn die Dicke der Schutzschicht 180 größer als die gewünschte Dicke ist, kann die Schutzschicht 180 ausgedünnt oder entfernt werden. Die ausführliche Beschreibung wird beispielhaft wie folgt beschrieben.
  • Die 3A bis 3F sind Schnittdarstellungen von verschiedenen Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen. Nach dem Schritt von 1C wird wie gezeigt in 3A die Schutzschicht 180 gemäß einigen Ausführungsformen entfernt. Der Entfernungsprozess umfasst gemäß einigen Ausführungsformen einen Trockenätzprozess. Nach dem Entfernungsprozess legt die Antireflexbeschichtung 160 einen Abschnitt 152 des Films 150 gemäß einigen Ausführungsformen frei.
  • Wie gezeigt in 3B wird der Abschnitt 152 des Films 150 unter Verwendung der Maskenschicht 170 und der Antireflexbeschichtung 160 als eine Ätzmaske gemäß einigen Ausführungsformen entfernt. Der Entfernungsprozess umfasst gemäß einigen Ausführungsformen einen Trockenätzprozess. Nach dem Entfernungsprozess legt der Film 150 gemäß einigen Ausführungsformen einen Abschnitt 142 der Gatematerialschicht 140a frei.
  • Nach dem Entfernungsprozess weist der Film 150 die gewünschte Breite W3 auf, da die Maskenschicht 170 und die Antireflexbeschichtung 160 die gewünschten Breiten W1 und W2 aufweisen. Wie gezeigt in den 1C und 3A bis 3B verhindert das Bilden der Schutzschicht 180 eine unerwünschte Schrumpfung der kritischen Dimensionen (z. B. die Breiten W2 und W3) der Antireflexbeschichtung 160 und des Films 150.
  • Wie gezeigt in 3C wird die Maskenschicht 170 und die Antireflexbeschichtung 160 gemäß einigen Ausführungsformen entfernt. Die Maskenschicht 170 und die Antireflexbeschichtung 160 werden unter Verwendung eines Trockenätzprozesses gemäß einigen Ausführungsformen entfernt. Wie gezeigt in 3C wird der Abschnitt 142 der Gatematerialschicht 140a unter Verwendung des Films 150 als eine Ätzmaske gemäß einigen Ausführungsformen entfernt.
  • Nach dem Entfernungsprozess zum Entfernten des Abschnitts 142 bildet gemäß einigen Ausführungsformen der verbleibende Abschnitt der Gatematerialschicht 140a ein Gate 140. Der Entfernungsprozess entfernt gemäß einigen Ausführungsformen auch einen Abschnitt der Gatedielektrikumschicht 130 unter dem Abschnitt 142. Der Entfernungsprozess umfasst gemäß einigen Ausführungsformen einen Trockenätzprozess.
  • Nach dem Entfernungsprozess weist gemäß einigen Ausführungsformen das Gate 140 die gewünschte Breite W4 auf, da der Film 150 die gewünschte Breite W3 aufweist. Wie gezeigt in den 1C und 3a bis 3C verhindert das Bilden der Schutzschicht 180 eine unerwünschte Schrumpfung der kritischen Dimensionen (z. B. die Breiten W2, W3 und W4) der Antireflexbeschichtung 160, des Films 150 und des Gates 140.
  • Wie gezeigt in 3D wird gemäß einigen Ausführungsformen eine Abstandsschicht 190a über dem Substrat 110, der Isolierungsstruktur 120, der Gatedielektrikumschicht 130, dem Gate 140 und dem Film 150 gebildet. Die Abstandsschicht 190a umfasst ein Isoliermaterial wie Siliziumoxid oder Siliziumnitrid. Die Abstandsschicht 190a wird gemäß einigen Ausführungsformen unter Verwendung eines chemischen Gasphasenabscheidungsprozesses gebildet.
  • Wie gezeigt in 3E wird ein anisotroper Ätzprozess ausgeführt, um einen Abschnitt der Abstandsschicht 190a gemäß einigen Ausführungsformen zu entfernen. Die Abstandsschicht 190a, die über den Seitenwänden der Gatedielektrikumschicht 130, dem Gate 140 und dem Film 150 verbleibt, bildet gemäß einigen Ausführungsformen die Abstandselemente 190. Die Abstandselemente 190 sind konfiguriert, ein Gate elektrisch zu isolieren, das gemäß einigen Ausführungsformen anschließend aus anderen Vorrichtungen gebildet und konfiguriert wird, in einem anschließenden Ionenimplantationsprozess als eine Maskenschicht zu agieren. Der anisotrope Ätzprozess umfasst gemäß einigen Ausführungsformen einen Trockenätzprozess.
  • Wie gezeigt in 3F werden gemäß einigen Ausführungsformen hoch dotierte Regionen 114 in dem Substrat 110 gebildet. Die hoch dotierten Regionen 114 werden unter Verwendung eines Ionenimplantationsprozesses gemäß einigen Ausführungsformen gebildet. Der Ionenimplantationsprozess wird ausgeführt, um gemäß einigen Ausführungsformen p-Dotierstoffe (z. B. Bor) oder n-Dotierstoffe (z. B. Phosphor) in das Substrat 110 einzuführen.
  • Die hoch dotierten Regionen 114 sind gemäß einigen Ausführungsformen eine hoch dotierte Sourceregion und eine hoch dotierte Drainregion. Die hoch dotierten Regionen 114 befinden sich gemäß einigen Ausführungsformen an den zwei gegenüberliegenden Seiten des Gates 140.
  • Die 4A bis 4G sind Schnittdarstellungen von verschiedenen Stufen eines Prozesses zum Bilden einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen. 5 ist eine Draufsicht der Halbleitervorrichtungsstruktur von 4A gemäß einigen Ausführungsformen.
  • Nach dem Schritt von 1B wird wie gezeigt in den 4A und 5 gemäß einigen Ausführungsformen ein Plasmaätz- und Abscheidungsprozess über der Antireflexbeschichtung 160 und der Maskenschicht 170 ausgeführt. Der Plasmaätz- und Abscheidungsprozess dünnt gemäß einigen Ausführungsformen den Abschnitt 162 der Antireflexbeschichtung 160 aus und bildet eine Schutzschicht 180 über Seitenwänden 172 der Maskenschicht 170.
  • Nach dem Plasmaätz- und Abscheidungsprozess weist die Antireflexbeschichtung 160 gemäß einigen Ausführungsformen einen Abschnitt 166 unter der Maskenschicht 170 auf. Der Abschnitt 166 steht von einer oberen Fläche 168 des Abschnitts 162 vor, der gemäß einigen Ausführungsformen ausgedünnt wird. Der Abschnitt 166 weist gemäß einigen Ausführungsformen die Seitenwände 164 auf.
  • Die Schutzschicht 180 wird gemäß einigen Ausführungsformen weiter über den Seitenwänden 164 des Abschnitts 166 gebildet. Die Schutzschicht 180 deckt die Seitenwände 164 des Abschnitts 166 gemäß einigen Ausführungsformen ab. Die Schutzschicht 180 umfasst gemäß einigen Ausführungsformen ein Polymermaterial. Bei einigen Ausführungsformen deckt die Schutzschicht 180 die Seitenwände 164 und 172 durchgehend ab. Die Schutzschicht 180 umgibt gemäß einigen Ausführungsformen die Maskenschicht 170 und den Abschnitt 166. Die Schutzschicht 180 umgibt gemäß einigen Ausführungsformen die Maskenschicht 170 und den Abschnitt 166 durchgehend.
  • Bei einigen Ausführungsformen verwendet der Plasmaätz- und Abscheidungsprozess ein Verarbeitungsgas. Das Verarbeitungsgas ist gemäß einigen Ausführungsformen konfiguriert, ein Ätzgas und ein Polymergas zu sein. Das Polymergas ist konfiguriert, gemäß einigen Ausführungsformen eine Polymerabscheidung während des Plasmaätz- und Abscheidungsprozesses bereitzustellen.
  • Das Verarbeitungsgas umfasst CHF3, CH2F2, CH3F oder eine Kombination davon. Das Verarbeitungsgas umfasst gemäß einigen Ausführungsformen reines CHF3 und nicht vermeidbare Gasverunreinigung bzw. nicht vermeidbare Gasverunreinigungen. Das Verarbeitungsgas umfasst gemäß einigen Ausführungsformen reines CH2F2 und nicht vermeidbare Gasverunreinigung bzw. nicht vermeidbare Gasverunreinigungen. Das Verarbeitungsgas umfasst gemäß einigen Ausführungsformen reines CH3F und nicht vermeidbare Gasverunreinigung bzw. nicht vermeidbare Gasverunreinigungen.
  • Wie gezeigt in 4B werden die Schutzschicht 180 und der Abschnitt 162 der Maskenschicht 160 gemäß einigen Ausführungsformen entfernt. Nach dem Entfernungsprozess legt die Antireflexbeschichtung 160 einen Abschnitt 152 des Films 150 gemäß einigen Ausführungsformen frei. Der Entfernungsprozess umfasst gemäß einigen Ausführungsformen einen Trockenätzprozess.
  • Wie gezeigt in 4C wird der Abschnitt 152 des Films 150 unter Verwendung der Maskenschicht 170 und der Antireflexbeschichtung 160 als eine Ätzmaske gemäß einigen Ausführungsformen entfernt. Der Entfernungsprozess umfasst gemäß einigen Ausführungsformen einen Trockenätzprozess. Nach dem Entfernungsprozess legt der Film 150 gemäß einigen Ausführungsformen einen Abschnitt 142 der Gatematerialschicht 140a frei.
  • Nach dem Entfernungsprozess weist der Film 150 die gewünschte Breite W3 auf, da die Maskenschicht 170 und die Antireflexbeschichtung 160 die gewünschten Breiten W1 und W2 aufweisen. Wie gezeigt in den 4C bis 4C verhindert das Bilden der Schutzschicht 180 eine unerwünschte Schrumpfung der kritischen Dimensionen (z. B. die Breiten W2 und W3) der Antireflexbeschichtung 160 und des Films 150.
  • Wie gezeigt in 4D werden die Maskenschicht 170 und die Antireflexbeschichtung 160 gemäß einigen Ausführungsformen entfernt. Die Maskenschicht 170 und die Antireflexbeschichtung 160 werden unter Verwendung eines Trockenätzprozesses gemäß einigen Ausführungsformen entfernt. Wie gezeigt in 4D wird der Abschnitt 142 der Gatematerialschicht 140a unter Verwendung des Films 150 als eine Ätzmaske gemäß einigen Ausführungsformen entfernt.
  • Nach dem Entfernungsprozess zum Entfernen des Abschnitts 142 bildet gemäß einigen Ausführungsformen der verbleibende Abschnitt der Gatematerialschicht 140a ein Gate 140. Der Entfernungsprozess entfernt gemäß einigen Ausführungsformen auch einen Abschnitt der Gatedielektrikumschicht 130 unter dem Abschnitt 142. Der Entfernungsprozess umfasst gemäß einigen Ausführungsformen einen Trockenätzprozess.
  • Nach dem Entfernungsprozess weist gemäß einigen Ausführungsformen das Gate 140 die gewünschte Breite W4 auf, da der Film 150 die gewünschte Breite W3 aufweist. Wie gezeigt in den 4A bis 4D verhindert das Bilden der Schutzschicht 180 eine unerwünschte Schrumpfung der kritischen Dimensionen (z. B. die Breiten W2, W3 und W4) der Antireflexbeschichtung 160, des Films 150 und des Gates 140.
  • Wie gezeigt in 4E wird gemäß einigen Ausführungsformen eine Abstandsschicht 190a über dem Substrat 110, der Isolierungsstruktur 120, der Gatedielektrikumschicht 130, dem Gate 140 und dem Film 150 gebildet. Die Abstandsschicht 190a umfasst ein Isoliermaterial wie Siliziumoxid oder Siliziumnitrid. Die Abstandsschicht 190a wird gemäß einigen Ausführungsformen unter Verwendung eines chemischen Gasphasenabscheidungsprozesses gebildet.
  • Wie gezeigt in 4F wird ein anisotroper Ätzprozess ausgeführt, um einen Abschnitt der Abstandsschicht 190a gemäß einigen Ausführungsformen zu entfernen. Die Abstandsschicht 190a, die über den Seitenwänden der Gatedielektrikumschicht 130, dem Gate 140 und dem Film 150 verbleibt, bildet gemäß einigen Ausführungsformen die Abstandselemente 190. Die Abstandselemente 190 sind konfiguriert, ein Gate elektrisch zu isolieren, das gemäß einigen Ausführungsformen anschließend aus anderen Vorrichtungen gebildet und konfiguriert wird, in einem anschließenden Ionenimplantationsprozess als eine Maskenschicht zu agieren. Der anisotrope Ätzprozess umfasst gemäß einigen Ausführungsformen einen Trockenätzprozess.
  • Wie gezeigt in 4G werden gemäß einigen Ausführungsformen hoch dotierte Regionen 114 in dem Substrat 110 gebildet. Die hoch dotierten Regionen 114 werden unter Verwendung eines Ionenimplantationsprozesses gemäß einigen Ausführungsformen gebildet. Der Ionenimplantationsprozess wird ausgeführt, um gemäß einigen Ausführungsformen p-Dotierstoffe (z. B. Bor) oder n-Dotierstoffe (z. B. Phosphor) in das Substrat 110 einzuführen.
  • Die hoch dotierten Regionen 114 sind gemäß einigen Ausführungsformen eine hoch dotierte Sourceregion und eine hoch dotierte Drainregion. Die hoch dotierten Regionen 114 befinden sich gemäß einigen Ausführungsformen an den zwei gegenüberliegenden Seiten des Gates 140.
  • Gemäß einigen Ausführungsformen werden Verfahren zum Bilden von Halbleitervorrichtungsstrukturen bereitgestellt. Die Verfahren (zum Bilden der Halbleitervorrichtungsstruktur) führen einen Plasmaätz- und Abscheidungsprozess aus, um einen Abschnitt einer ersten Maskenschicht zu entfernen, die durch eine zweite Maskenschicht freigelegt ist, und um eine Schutzschicht über einer Seitenwand der zweiten Maskenschicht zu bilden. Die Schutzschicht kann im Wesentlichen eine kritische Dimension der zweiten Maskenschicht während des Plasmaätz- und Abscheidungsprozesses aufrechterhalten. Daher weist die erste Maskenschicht, die geätzt wurde, eine gewünschte kritische Dimension auf. Als Resultat verbessern die Verfahren die Prozessausbeute.

Claims (12)

  1. Verfahren zum Bilden einer Halbleitervorrichtungsstruktur, umfassend: Bilden eines Films (150) über einem Substrat (110); Bilden einer ersten Maskenschicht (160) über dem Film (150); Bilden einer zweiten Maskenschicht (170) über der ersten Maskenschicht (160), Entfernen eines Teils der zweiten Maskenschicht (170), um eine zweite Maske zu bilden, die einen ersten Abschnitt (162) der ersten Maskenschicht (160) freilässt; Ausführen eines Plasmaätz- und Abscheidungsprozesses, um den ersten Abschnitt (162) der ersten Maskenschicht (160) zu entfernen und eine erste Maske unter der zweiten Maske zu bilden, wobei die erste Maske (160) einen zweiten Abschnitt (152) des Films (150) nach dem Plasmaätz- und Abscheidungsprozess freilässt, und um eine durchgehende Schutzschicht (180) über Seitenwänden (164, 172) der ersten Maske (160) und der zweiten Maske (170) zu bilden; Ausdünnen der Schutzschicht (180); und nach dem Ausführen des Plasmaätz- und Abscheidungsprozesses, Entfernen des zweiten Abschnitts (152) des Films (150) unter Verwendung der ersten Maske (160) und der zweiten Maske (170) und der Schutzschicht (180) als eine Ätzmaske, um eine Ätzmaske in dem Film (150) zu bilden, wobei nach dem Plasmaätz- und Abscheidungsprozess die größte Breite (W2) der ersten Maske (160) größer ist als die Breite (W1) der zweiten Maske (170), wobei die Breite (W3) der Ätzmaske in dem Film (150) größer ist als die größte Breite (W2) der ersten Maske (160).
  2. Verfahren zum Bilden einer Halbleitervorrichtungsstruktur nach Anspruch 1, wobei die erste Maskenschicht (160) eine Antireflexbeschichtung umfasst und die zweite Maskenschicht (170) eine Fotolackschicht umfasst.
  3. Verfahren zum Bilden einer Halbleitervorrichtungsstruktur nach Anspruch 1 oder 2, weiter umfassend: vor dem Bilden des Films (150), Bilden einer Halbleiterschicht (130, 140a) über dem Substrat (110), wobei der Film (150) über der Halbleiterschicht (130, 140a) gebildet wird, und nach dem Entfernen des zweiten Abschnitts (152) des Films (150), Entfernen der Halbleiterschicht (130, 140a), die durch den Film (150) freigelassen wird.
  4. Verfahren zum Bilden einer Halbleitervorrichtungsstruktur nach einem der vorstehenden Ansprüche, wobei der Film (150) ein Hartmaskenfilm ist.
  5. Verfahren zum Bilden einer Halbleitervorrichtungsstruktur nach einem der vorstehenden Ansprüche, wobei die Schutzschicht (180) vor dem Entfernen des zweiten Abschnitts (152) des Films (150) ausgedünnt wird.
  6. Verfahren zum Bilden einer Halbleitervorrichtungsstruktur nach einem der vorstehenden Ansprüche, wobei der Plasmaätz- und Abscheidungsprozess ein Verarbeitungsgas verwendet, das CHF3, CH2F2, CH3F oder eine Kombination davon umfasst.
  7. Verfahren zum Bilden einer Halbleitervorrichtungsstruktur nach einem der vorstehenden Ansprüche, wobei die Schutzschicht (180) ein Polymermaterial umfasst.
  8. Verfahren zum Bilden einer Halbleitervorrichtungsstruktur, umfassend: Bilden eines Films (150) über einem Substrat (110); Bilden einer ersten Maskenschicht (160) über dem Film (150); Bilden einer zweiten Maskenschicht (170) über der ersten Maskenschicht (160), Entfernen eines Teils der zweiten Maskenschicht (170), um eine zweite Maske zu bilden, die einen ersten Abschnitt (162) der ersten Maskenschicht (160) freilässt; Ausführen eines Plasmaätz- und Abscheidungsprozesses, um den von der zweiten Maske (170) freigelassenen ersten Abschnitt (162) der ersten Maskenschicht (160) auszudünnen und eine durchgehende Schutzschicht (180) über Seitenwänden (172) der zweiten Maske (170) und Seitenwänden der ausgedünnten ersten Maskenschicht (160) unter der zweiten Maske (170) zu bilden; Nach dem Ausführen des Plasmaätz- und Abscheidungsprozesses, Entfernen der Schutzschicht (180) und des ausgedünnten ersten Abschnitts (162) der ersten Maskenschicht (160), um eine erste Maske (160) unter der zweiten Maske (170) zu bilden, wobei die größte Breite (W2) der ersten Maske (160) größer ist als die Breite (W1) der zweiten Maske (170) und wobei die erste Maske (160) einen zweiten Abschnitt (152) des Films (150) freilässt; und Entfernen des zweiten Abschnitts (152) des Films (150) unter Verwendung der ersten Maske (160) und der zweiten Maske (170) als eine Ätzmaske, um eine Ätzmaske in dem Film (150) zu bilden.
  9. Verfahren zum Bilden einer Halbleitervorrichtungsstruktur nach Anspruch 8, wobei die erste Maskenschicht (160) weiter einen dritten Abschnitt (166) unter der zweiten Maskenschicht (170) aufweist und der dritte Abschnitt (166) von einer oberen Fläche des ersten Abschnitts (162) vorsteht, der nach dem Plasmaätz- und Abscheidungsprozess ausgedünnt ist.
  10. Verfahren zum Bilden einer Halbleitervorrichtungsstruktur nach Anspruch 9, wobei die Schutzschicht (180) eine die Seitenwände (164) des dritten Abschnitts (166) abdeckt.
  11. Verfahren zum Bilden einer Halbleitervorrichtungsstruktur nach Anspruch 10, wobei die Schutzschicht (180) den dritten Abschnitt (166) und die zweite Maskenschicht (170) umgibt.
  12. Verfahren zum Bilden einer Halbleitervorrichtungsstruktur nach einem der Ansprüche 8 bis 11, wobei die Schutzschicht (180) ein Polymermaterial umfasst.
DE102015117230.5A 2015-09-30 2015-10-09 Verfahren zum Bilden einer Halbleitervorrichtungsstruktur Active DE102015117230B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/871,256 2015-09-30
US14/871,256 US9583356B1 (en) 2015-09-30 2015-09-30 Method for forming semiconductor device structure

Publications (2)

Publication Number Publication Date
DE102015117230A1 DE102015117230A1 (de) 2017-03-30
DE102015117230B4 true DE102015117230B4 (de) 2023-09-28

Family

ID=58056907

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015117230.5A Active DE102015117230B4 (de) 2015-09-30 2015-10-09 Verfahren zum Bilden einer Halbleitervorrichtungsstruktur

Country Status (5)

Country Link
US (3) US9583356B1 (de)
KR (1) KR101831037B1 (de)
CN (1) CN106558478B (de)
DE (1) DE102015117230B4 (de)
TW (1) TWI593105B (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9583356B1 (en) * 2015-09-30 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure
US9825185B1 (en) * 2016-12-19 2017-11-21 Globalfoudnries Singapore Pte. Ltd. Integrated circuits and methods for fabricating integrated circuits with non-volatile memory structures
US10269576B1 (en) * 2017-11-15 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Etching and structures formed thereby
US11069740B2 (en) 2019-02-28 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor grid and method of manufacturing same
US11336246B1 (en) 2021-03-25 2022-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Amplifier circuit

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235338A (ja) 1992-02-24 1993-09-10 Matsushita Electron Corp 半導体装置およびその製造方法
US5515984A (en) 1994-07-27 1996-05-14 Sharp Kabushiki Kaisha Method for etching PT film
US5685950A (en) 1993-12-29 1997-11-11 Sony Corporation Dry etching method
US5994226A (en) 1993-09-13 1999-11-30 Sony Corporation Dry etching method
US20050095783A1 (en) 2003-11-05 2005-05-05 Haselden Barbara A. Formation of a double gate structure
US20060121739A1 (en) 2004-12-02 2006-06-08 Texas Instruments, Inc. Method for reducing line edge roughness for conductive features
US7858270B2 (en) 2007-05-21 2010-12-28 Tokyo Electron Limited Method for etching using a multi-layer mask
US20120161327A1 (en) 2010-12-28 2012-06-28 Globalfoundries Inc. Shrinkage of Contact Elements and Vias in a Semiconductor Device by Incorporating Additional Tapering Material
US20130214391A1 (en) 2012-02-17 2013-08-22 International Business Machines Corporation Lateral-Dimension-Reducing Metallic Hard Mask Etch

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5866448A (en) * 1997-07-30 1999-02-02 Chartered Semiconductor Manufacturing Ltd. Procedure for forming a lightly-doped-drain structure using polymer layer
KR100287182B1 (ko) * 1998-10-20 2001-04-16 윤종용 반도체장치의소자분리막형성방법
KR20020006364A (ko) * 2000-07-12 2002-01-19 윤종용 이중 식각 마스크막을 이용한 반도체 소자의 고유전체커패시터 제조방법
US6774044B2 (en) 2002-01-14 2004-08-10 Taiwan Semiconductor Manufacturing Co., Ltd Reducing photoresist shrinkage via plasma treatment
US7592265B2 (en) 2007-01-04 2009-09-22 United Microelectronics Corp. Method of trimming a hard mask layer, method for fabricating a gate in a MOS transistor, and a stack for fabricating a gate in a MOS transistor
KR100949265B1 (ko) * 2008-04-01 2010-03-25 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR101468028B1 (ko) * 2008-06-17 2014-12-02 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US20150318287A1 (en) 2012-12-14 2015-11-05 Kenichi Sugino Semiconductor device, and manufacturing for same
US9583356B1 (en) * 2015-09-30 2017-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235338A (ja) 1992-02-24 1993-09-10 Matsushita Electron Corp 半導体装置およびその製造方法
US5994226A (en) 1993-09-13 1999-11-30 Sony Corporation Dry etching method
US5685950A (en) 1993-12-29 1997-11-11 Sony Corporation Dry etching method
US5515984A (en) 1994-07-27 1996-05-14 Sharp Kabushiki Kaisha Method for etching PT film
US20050095783A1 (en) 2003-11-05 2005-05-05 Haselden Barbara A. Formation of a double gate structure
US20060121739A1 (en) 2004-12-02 2006-06-08 Texas Instruments, Inc. Method for reducing line edge roughness for conductive features
US7858270B2 (en) 2007-05-21 2010-12-28 Tokyo Electron Limited Method for etching using a multi-layer mask
US20120161327A1 (en) 2010-12-28 2012-06-28 Globalfoundries Inc. Shrinkage of Contact Elements and Vias in a Semiconductor Device by Incorporating Additional Tapering Material
US20130214391A1 (en) 2012-02-17 2013-08-22 International Business Machines Corporation Lateral-Dimension-Reducing Metallic Hard Mask Etch

Also Published As

Publication number Publication date
DE102015117230A1 (de) 2017-03-30
US10665466B2 (en) 2020-05-26
US20190115222A1 (en) 2019-04-18
US9583356B1 (en) 2017-02-28
KR20170038617A (ko) 2017-04-07
TW201712867A (zh) 2017-04-01
CN106558478B (zh) 2019-06-11
US10163646B2 (en) 2018-12-25
TWI593105B (zh) 2017-07-21
KR101831037B1 (ko) 2018-02-21
US20170170024A1 (en) 2017-06-15
CN106558478A (zh) 2017-04-05

Similar Documents

Publication Publication Date Title
DE102012204516B4 (de) FinFET-Vorrichtung und Herstellungsverfahren für dieselbe
DE102016100035B4 (de) Fin-Feldeffekttransistor-Vorrichtungsstruktur (FinFET-Vorrichtungsstruktur) und Verfahren zum Ausbilden dieser
DE102013103470B4 (de) Verfahren für einen Feldeffekttransistor
DE102015106047B4 (de) Struktur und Verfahren zum Ausbilden eines Halbleiterbauelements mit einem Gatestapel
DE102015117230B4 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE3784958T2 (de) Seitenwanddistanzschichten zur Spannungsaufnahme und Isolierung von CMOS Schaltungen und Herstellungsverfahren.
DE112006002952B4 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern
DE102015114904A1 (de) Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur
DE102016118062B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem nichtflüchtigen Speicher und einer Logikschaltung
DE102014119659A1 (de) Struktur und bildungsverfahren für fin-artigen feldeffekttransistor
DE102015113250A1 (de) Struktur und verfahren zum ausbilden einer halbleitervorrichtungsstruktur
DE102016100273B4 (de) Halbleitervorrichtungsstruktur
DE102018208546A1 (de) Strukturen aus dem mittleren bereich der fertigungslinie
DE102015116915B4 (de) Halbleitervorrichtungsstruktur und Verfahren zum Ausbilden von dieser
DE102018220751A1 (de) Middle-of-line strukturen
DE102017123948B4 (de) Umschlossene epitaxiale struktur und verfahren
DE102015112916B4 (de) Struktur und Bildungsverfahren einer Halbleitervorrichtungsstruktur
DE102019216082A1 (de) Skalierter gate-kontakt und source/drain-kappe
DE102019204967A1 (de) Angeschrägte Austauschgatestrukturen
DE69033602T2 (de) Verfahren zur Herstellung von Isolationsstrukturen mit variabler Breite
DE102017127154B4 (de) Finnenstrukturierung für halbleitervorrichtungen
DE102014119340B4 (de) Verfahren zum Fertigen von FinFETs mit verschiedenen Schwellenspannungen
DE102014119640B4 (de) Verfahren zum Ausbilden eines Halbleiterbauteils
DE102016114724B4 (de) Verfahren zum Ausbilden von Gräben mit unterschiedlichen Tiefen und Vorrichtung
DE102018126937B4 (de) Finnenschnitt-Isolationsbereiche und Verfahren zu ihrem Bilden

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final