DE102016114724B4 - Verfahren zum Ausbilden von Gräben mit unterschiedlichen Tiefen und Vorrichtung - Google Patents
Verfahren zum Ausbilden von Gräben mit unterschiedlichen Tiefen und Vorrichtung Download PDFInfo
- Publication number
- DE102016114724B4 DE102016114724B4 DE102016114724.9A DE102016114724A DE102016114724B4 DE 102016114724 B4 DE102016114724 B4 DE 102016114724B4 DE 102016114724 A DE102016114724 A DE 102016114724A DE 102016114724 B4 DE102016114724 B4 DE 102016114724B4
- Authority
- DE
- Germany
- Prior art keywords
- trench
- dielectric layer
- dielectric
- forming
- metal feature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 128
- 229910052751 metal Inorganic materials 0.000 claims abstract description 129
- 239000002184 metal Substances 0.000 claims abstract description 129
- 125000006850 spacer group Chemical group 0.000 claims abstract description 91
- 230000008569 process Effects 0.000 claims abstract description 60
- 238000005530 etching Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 230000000994 depressogenic effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 147
- 239000000463 material Substances 0.000 description 23
- 239000004065 semiconductor Substances 0.000 description 19
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 238000000151 deposition Methods 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000003989 dielectric material Substances 0.000 description 8
- 230000006870 function Effects 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 230000008021 deposition Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 238000001459 lithography Methods 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910010271 silicon carbide Inorganic materials 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 210000002381 plasma Anatomy 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910003468 tantalcarbide Inorganic materials 0.000 description 4
- -1 tantalum carbide nitride Chemical class 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 238000004380 ashing Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000009429 electrical wiring Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000011572 manganese Substances 0.000 description 3
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 238000000038 ultrahigh vacuum chemical vapour deposition Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- OWXLRKWPEIAGAT-UHFFFAOYSA-N [Mg].[Cu] Chemical compound [Mg].[Cu] OWXLRKWPEIAGAT-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- WCCJDBZJUYKDBF-UHFFFAOYSA-N copper silicon Chemical compound [Si].[Cu] WCCJDBZJUYKDBF-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229920000265 Polyparaphenylene Polymers 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- HDDJZDZAJXHQIL-UHFFFAOYSA-N gallium;antimony Chemical compound [Ga+3].[Sb] HDDJZDZAJXHQIL-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012774 insulation material Substances 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 125000000896 monocarboxylic acid group Chemical group 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000003361 porogen Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
Abstract
Verfahren, umfassend:Ausbilden einer dielektrischen Schicht (310) über einem Substrat (210), das eine Gate-Struktur (230A) aufweist;Ausbilden eines ersten Grabens (430, 430B) in der dielektrischen Schicht (310);Ausbilden von dielektrischen Abstandshaltern (510) entlang Seitenwänden des ersten Grabens (430, 430B), wobei die Seitenwände des ersten Grabens (430) durch die dielektrische Schicht (310) definiert sind;Entfernen eines Teils der dielektrischen Abstandshalter (510), um einen Teil der Seitenwände des ersten Grabens (430, 430B) freizulegen, die durch die dielektrische Schicht (310) definiert sind, wobei ein weiterer Teil der dielektrischen Abstandshalter (510) in dem ersten Graben (430, 430B) zurück bleibt, nachdem der Teil der dielektrischen Abstandshalter (510) entfernt wurde;Ausbilden eines ersten Metallmerkmals (730) in dem ersten Graben (430) über dem weiteren Teil der dielektrischen Abstandshalter (510) und entlang der freiliegenden Teile der Seitenwände des ersten Grabens (430, 430B)Ausbilden einer weiteren dielektrischen Schicht (810) über dem ersten Metallmerkmal (730) und der Gate-Struktur (230A) ; undAusbilden eines zweiten Grabens (826) durch die weitere dielektrische Schicht (810), um einen Teil des ersten Metallmerkmals (730) freizulegen, und eines dritten Grabens (825) durch die weitere dielektrische Schicht (810) und die dielektrische Schicht (310), um einen Teil der Gate-Struktur (230A) freizulegen, wobei der zweite Graben (826) und der dritte Graben (825) in dem gleichen Ätzverfahren ausgebildet werden.
Description
- HINTERGRUND
- Die integrierte Halbleiterschaltungs-(IC)-Branche hat ein schnelles Wachstum erlebt. Technischer Fortschritt bei IC-Design und -Materialien hat Generationen von ICs hervorgebracht, bei denen jede Generation kleinere und komplexere Schaltungen als vorherige Generationen aufweist. Im Verlauf der IC-Entwicklung hat sich die Funktionsdichte (d.h. die Anzahl von miteinander verbundenen Einrichtungen je Chipfläche) im Allgemeinen erhöht, während sich die Geometriegröße (d.h. die kleinste Komponente (oder Leitung), die unter Verwendung eines Herstellungsverfahrens erzeugt werden kann) verringert hat.
- Dieser Herunterskaliervorgang bietet im Allgemeinen Vorteile, indem er die Produktionseffizienz erhöht und die damit verbundenen Kosten senkt. Ein solches Herunterskalieren hat auch die Komplexität der IC-Verarbeitung und Herstellung erhöht. Damit diese Fortschritte erreicht werden können, werden ähnliche Entwicklungen bei der IC-Verarbeitung und -Herstellung benötigt. Ein Bereich ist die Verdrahtung oder Verbindung zwischen den Transistoren und anderen Vorrichtungen. Obwohl die bestehenden Verfahren zur Herstellung von IC-Vorrichtungen für ihre beabsichtigten Zwecke im Allgemeinen angemessen waren, waren sie nicht in jeder Hinsicht vollständig zufriedenstellend. Es ergaben sich beispielsweise Herausforderungen bei der Entwicklung von robusten Verfahren zum Ausbilden von Gräben mit verschiedenen Tiefen.
- Die
US 2013/0 119 474 A1 - Die
US 2002/0 155 700 A1 - Figurenliste
- Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit den beigefügten Zeichnungen gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert werden.
-
1 ist ein Flussdiagramm eines beispielhaften Verfahrens zur Herstellung einer Halbleitervorrichtung, die in Übereinstimmung mit einigen Ausführungsformen entworfen wurde. -
2 ist eine Schnittansicht einer beispielhaften Ausgangsstruktur in Übereinstimmung mit einigen Ausführungsformen. -
3 ,4 ,5 ,6A ,6B ,7 ,8 ,9 ,10A ,10B ,11 ,12 ,13 ,14A ,14B ,15A ,15B und16 sind Querschnittsansichten einer beispielhaften Halbleitervorrichtung in Übereinstimmung mit einigen Ausführungsformen. - DETAILLIERTE BESCHREIBUNG
- Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Merkmale der Erfindung zu implementieren. Das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten Einrichtung und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
- Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und ähnliche, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder eines Merkmals mit einem oder mehreren anderen Elementen oder Merkmalen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung) und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
-
1 ist ein Flussdiagramm eines Verfahrens100 zur Herstellung einer oder mehrerer Halbleitervorrichtungen in Übereinstimmung mit einigen Ausführungsformen. Das Verfahren100 ist ein Beispiel und soll die vorliegende Offenbarung nicht darüber hinaus einschränken, was in den Ansprüchen ausdrücklich angegeben ist. Zusätzliche Vorgänge können vor, während und nach dem Verfahren100 vorgesehen sein und einige der beschriebenen Vorgänge können für zusätzliche Ausführungsformen des Verfahrens ersetzt, entfernt oder umgeordnet werden. Das Verfahren100 wird im Folgenden im Detail mit Bezug auf eine Ausgangsstruktur205 einer Halbleitervorrichtung200 in2 und der Halbleitervorrichtung200 in den3 bis16 beschrieben. - Wie gezeigt werden wird, ist die Vorrichtung
200 eine planare FET-Vorrichtung. Dies beschränkt nicht notwendigerweise die Ausführungsformen auf eine bestimmte Art von Vorrichtung, Anzahl von Vorrichtungen, Anzahl von Bereiche oder Konfiguration von Strukturen oder Bereichen. Beispielsweise kann der angegebene Gegenstand bei der Herstellung von FinFET-Vorrichtungen und anderen Arten von Mehr-Gate-FET-Vorrichtungen angewendet werden. Weiter kann die Vorrichtung200 eine Zwischenvorrichtung sein, die während der Verarbeitung eines ICs oder eines Teils davon hergestellt wird, die statischen Direktzugriffsspeicher (SRAM) und/oder andere Logikschaltungen, passive Komponenten wie Widerstände, Kondensatoren und Induktoren und aktiven Komponenten wie p-Typ-FETs (PFETs), n-Typ-FETs (NFETs), FinFETs, Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), komplementäre Metall-Oxid-Halbleiter-(CMOS-)Transistoren, Bipolartransistoren, Hochspannungstransistoren, Hochfrequenztransistoren, andere Speicherzellen und Kombinationen davon umfassen kann. - Mit Bezug auf
1 und2 beginnt das Verfahren100 bei Schritt102 , in dem die Ausgangsstruktur205 der Halbleitervorrichtung200 empfangen wird. Die Ausgangsstruktur205 weist ein Substrat210 auf. Das Substrat210 kann ein Bulk-Siliziumsubstrat sein. Alternativ kann das Substrat210 einen elementaren Halbleiter wie Silizium oder Germanium in einer kristallinen Struktur; einen Verbindungshalbleiter wie Silizium-Germanium, Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid oder Kombinationen davon aufweisen. Mögliche Substrate210 umfassen auch ein Silizium-auf-Isolator-(SOI-)Substrat. SOI-Substrate werden durch Trennung durch Implantation von Sauerstoff (SIMOX), Waferbonden und/oder andere geeignete Verfahren hergestellt. - Einige beispielhafte Substrate
210 umfassen auch eine Isolierschicht. Die Isolierschicht umfasst jedes geeignete Material einschließlich Siliziumoxid, Saphir und/oder Kombinationen davon. Eine beispielhafte Isolierschicht kann eine vergrabene Oxidschicht (BOX) sein. Der Isolator wird durch jedes geeignete Verfahren wie beispielsweise Implantation (z.B. SIMOX), Oxidation, Abscheiden und/oder andere geeignete Verfahren ausgebildet. In manchen beispielhaften Substraten210 ist die Isolierschicht eine Komponente (z.B. Schicht) eines Silizium-auf-Isolator-Substrats. - Das Substrat
210 kann auch verschiedene dotierte Bereiche aufweisen. Die dotierten Bereiche können mit p-Typ-Dotierungsmitteln wie Bor oder BF2, n-Typ-Dotierungsmittel wie Phosphor oder Arsen oder Kombinationen davon dotiert sein. Die dotierten Bereiche können direkt auf dem Substrat210 , in einer p-Wannenstruktur, in einer n-Wannenstruktur, in einer Dual-Wannenstruktur oder mit einer angehobenen Struktur ausgebildet werden. Das Substrat210 kann ferner verschiedene aktive Bereiche umfassen, etwa Bereiche, die für eine n-Typ-Metall-Oxid-Halbleiter-Transistorvorrichtung konfiguriert sind, und Bereiche, die für eine p-Typ-Typ-Metall-Oxid-Halbleiter-Transistorvorrichtung konfiguriert sind. - Das Substrat
210 kann auch verschiedene Isoliationseinrichtungen220 aufweisen. Die Isoliereinrichtungen220 trennen verschiedene Vorrichtungsbereiche in dem Substrat210 . Die Isoliereinrichtungen220 umfassen verschiedene Strukturen, die durch verschiedene Verarbeitungstechnologien ausgebildet werden. Die Isoliereinrichtungen220 können beispielsweise flache Grabenisolations-(STI-)Einrichtungen umfassen. Das Ausbilden einer STI kann Ätzen eines Grabens in dem Substrat210 und Füllen des Grabens mit Isoliermaterialien wie beispielsweise Siliziumoxid, Siliziumnitrid oder Siliziumoxinitrid umfassen. Der gefüllte Graben kann eine Mehrschichtstruktur wie beispielsweise eine thermische Oxid-Auskleidungsschicht aufweisen, wobei Siliziumnitrid den Graben füllt. Ein chemisch-mechanisches Polieren (CMP) kann durchgeführt werden, um überschüssiges Isoliermaterial wegzupolieren und die obere Fläche der Isoliereinrichtungen220 zu planarisieren. - Die Ausgangsstruktur
205 umfasst auch eine Mehrzahl von ersten leitenden Einrichtungen230A ,230B und230C über dem Substrat210 . In einigen Ausführungsformen können die ersten leitenden Einrichtungen230A ,230B und230C Gate-Strukturen sein, die High-k/Metall-Gate-Stapel (HK/MGs) umfassen. Alternativ können in einigen Ausführungsformen die ersten leitenden Einrichtungen230A ,230B und230C auch einen Teil der Verbindungsstruktur umfassen, etwa einen Kontakt, eine Metall-Durchkontaktierung und/oder eine Metallleitung. In einer Ausführungsform umfassen die ersten leitenden Einrichtungen230A ,230B und230C Elektroden, Kondensatoren, Widerstände und/oder einen Teil eines Widerstandes. Zum Zwecke der Einfachheit und Klarheit werden die ersten leitenden Einrichtungen230A ,230B und230C auch als die HK/MGs230A ,230B und230C bezeichnet. - Die HK/MGs
230A ,230B und230C können Grenzschichten, Gate-Dielektrikumsschichten, Austrittsarbeits-Metallschichten und Füllschichten umfassen. Die Grenzschichten können ein dielektrisches Material wie beispielsweise Siliziumoxid oder Siliziumoxinitrid umfassen und durch chemische Oxidation, thermische Oxidation, ALD, CVD ausgebildet werden, oder ein anderes geeignetes Dielektrikum. Die Gate-Dielektrikumsschicht kann eine high-k-dielektrische Schicht wie beispielsweise Hafniumoxid (HfO2), Zirkoniumoxid (ZrO2), Lanthanoxid (La2O3), Titanoxid (TiO2), Yttriumoxid (Y2O3), Strontiumtitanat (SrTiO3), andere geeignete Metalloxide oder Kombinationen daraus umfassen. Die Gate-Dielektrikumsschichten können durch ALD und/oder andere geeignete Verfahren ausgebildet werden. Die Austrittsarbeits-Metallschichten können aus einer n-Typ-Austrittsarbeitsschicht für NFETs oder einer p-Typ-Austrittsarbeitsschicht für PFETs bestehen und können durch CVD, PVD und/oder andere geeignete Verfahren abgeschieden werden. Die p-Typ-Austrittsarbeitsschicht umfasst ein Metall mit einer ausreichend großen effektiven Austrittsarbeit, das aus der Gruppe von Titannitrid (TiN), Tantalnitrid (TaN), Ruthenium (Ru), Molybdän (Mo), Wolfram (W), Platin (Pt) oder Kombinationen davon gewählt, aber nicht darauf beschränkt ist. Die n-Typ-Austrittsarbeitsschicht umfasst ein Metall mit einer ausreichend niedrigen effektiven Austritts arbeit, das aus der Gruppe von Titan (Ti), Aluminium (Al), Tantalkarbid (TaC), Tantalkarbid-Nitrid (TaCN), Tantal-Siliziumnitrid (TaSiN) oder Kombinationen davon gewählt, aber nicht darauf beschränkt ist. Die Füllschichten können Aluminium (Al), Wolfram (W) oder Kupfer (Cu) und/oder andere geeignete Materialien umfassen und durch CVD, PVD, Plattieren und/oder andere geeignete Verfahren ausgebildet werden. Ein CMP-Verfahren kann durchgeführt werden, um überschüssiges Material von den HK/MG-Stapeln230A ,230B und230C zu entfernen und eine obere Fläche der Ausgangsstruktur205 zu planarisieren. - In einigen Ausführungsformen werden zuerst Dummy-Gate-Stapel ausgebildet und dann durch die HK/MGs
230A ,230B und230C ersetzt, nachdem Hochtemperaturverfahren durchgeführt wurden, etwa thermische Verfahren während der Source/Drain-Ausbildung. Der Dummy-Gate-Stapel kann eine Dummy-Gate-Dielektrikumsschicht und eine Polysiliziumschicht aufweisen und durch Abscheidungs-, Strukturierungs- und Ätzverfahren ausgebildet werden. - In einigen Ausführungsformen wird eine Gate-Hartmaske (GHM)
235 oben auf jedem der HK/MGs230A ,230B und230C ausgebildet. Die GHM235 kann Titan (Ti), Titanoxid, TiN, TiSiN, Tantal (Ta), Tantaloxid, TaN, TaSiN, Siliziumnitrid, Siliziumoxid, Siliziumkarbid, Siliziumkarbid-Nitrid, Mangan (Mn), Kobalt (Co), Ruthenium (Ru), WN, Aluminiumnitrid, Aluminiumoxid und/oder andere geeignete Materialien umfassen. Die GHM235 kann durch Abscheidungs-, lithographische Strukturierungs- und Ätzverfahren ausgebildet werden. - In einigen Ausführungsformen können Gate-Abstandshalter
240 entlang der Seitenwände der HK/MGs230A ,230B und230C ausgebildet werden. Die Gate-Abstandshalter240 können ein dielektrisches Material wie beispielsweise Siliziumnitrid umfassen. Alternativ können die Gate-Abstandshalter240 Siliziumkarbid, Siliziumoxinitrid und/oder ein anderes geeignetes Material umfassen. Die Gate-Abstandshalter240 können durch Abscheiden einer Gate-Abstandshalterschicht und nachfolgend anisotropes Trockenätzen der Gate-Abstandshalterschicht ausgebildet werden. - Die Ausgangsstruktur
205 kann auch zweite leitende Einrichtungen250 über dem Substrat210 aufweisen. Eine obere Fläche der zweiten leitenden Einrichtung250 muss nicht auf derselben horizontalen Ebene wie die HK/MG-Stapel230A ,230B und230C liegen. Die obere Fläche der zweiten leitenden Einrichtung250 ist beispielsweise wesentlich niedriger als die obere Fläche der HK/MG-Stapel230A ,230B und230C . Die zweite leitende Einrichtung250 kann durch Verfahren wie Abscheidung, Photolithographie und Ätzen ausgebildet werden. In einigen Ausführungsformen sind die zweiten leitenden Einrichtungen250 Source/Drain-(S/D-)Einrichtungen, neben und getrennt von dem HK/MG 230A 250 auch einen Teil der Verbindungsstruktur umfassen, etwa einen Kontakt, eine Metall-Durchkontaktierung oder eine Metallleitung. In einer Ausführungsform umfassen die zweiten leitenden Einrichtungen250 Elektroden, Kondensatoren, Widerstände und/oder einen Teil eines Widerstandes. Zum Zwecke der Einfachheit und Klarheit wird die zweite leitende Einrichtung250 im Folgenden als S/D-Einrichtung250 bezeichnet. - Hier ist eine der S/D-Einrichtungen
250 eine Source-Einrichtung und eine andere der S/D-Einrichtungen250 eine Drain-Einrichtung. In einer Ausführungsform wird ein Teil des Substrats210 neben dem HK/MG 230A 250 über den S/D Vertiefungen durch epitaktische Aufwachsverfahren ausgebildet, etwa CVD, VPE und/oder UHV-CVD, Molekularstrahlepitaxie und/oder andere geeignete Verfahren. Die S/D-Einrichtungen250 können Germanium (Ge), Silizium (Si), Galliumarsenid (GaAs), Aluminium-Galliumarsenid (AlGaAs), Silizium-Germanium (SiGe), Galliumarsenid-Phosphid (GaAsP), Gallium-Antimon (GaSb), Indium-Antimon (InSb), Indium-Gallium-Arsenid (InGaAs), IndiumArsenid (InAs) oder andere geeignete Materialien umfassen. Die S/D-Einrichtungen250 können durch epitaktische Aufwachsverfahren ausgebildet werden, etwa CVD-Abscheidungstechniken (zum Beispiel Gasphasen-Epitaxie (VPE) und/oder Ultrahochvakuum-CVD (UHV-CVD)), Molekularstrahlepitaxie und/oder andere geeignete Verfahren. Die S/D-Einrichtungen250 können während der Epi-Verfahren in situ dotiert werden. Alternativ wird, wenn die S/D-Einrichtung250 nicht in-situ dotiert wird, ein Implantationsverfahren (d.h. ein Übergangs-Implantationsverfahren) durchgeführt, um die S/D-Einrichtung250 zu dotieren. Ein oder mehrere Glühverfahren können durchgeführt werden, um Dotierungsmittel zu aktivieren. - In der vorliegenden Ausführungsform umfasst die Ausgangsstruktur
205 eine erste dielektrische Schicht260 , die über dem Substrat210 abgeschieden wird, wobei die Räume zwischen den HK/MGs230B und230C vollständig gefüllt werden. Die erste dielektrische Schicht260 kann Tetraethylorthosilikat-(TEOS-)Oxid, undotiertes Silikatglas oder dotiertes Siliziumoxid wie Bor-Phosphorsilikatglas (BPSG), Quarzglas (FSG), Phosphorsilikatglas (PSG), Bor-dotiertes Siliziumglas (BSG) und/oder andere geeignete dielektrische Materialien umfassen. Die erste dielektrische Schicht260 kann auch ein dielektrisches Material aufweisen, das eine Dielektrizitätskonstante (k) hat, die kleiner als die von thermischem Siliziumoxid ist (daher als low-k-dielektrische Materialschicht bezeichnet). Das low-k-dielektrische Material kann Kohlenstoff-enthaltende Materialien, Organosilikatglas (OSG), porogenhaltige Materialien, ein Hydrogensilsesquioxan-(HSQ-)Dielektrikum, ein Methylsilsesquioxane-(MSQ-)Dielektrikum, ein Kohlenstoff-dotiertes Oxid-(CDO-) Dielektrikum, ein hydriertes Siliziumoxykarbid-(SiCOH-)Dielektrikum, ein Benzocyclobuten-(BCB-)Dielektrikum, ein Arylcyclobuten-basiertes Dielektrikum, ein Polyphenylen-basiertes Dielektrikum, andere geeignete Materialien und/oder eine Kombination davon umfassen. Die erste dielektrische Schicht260 kann eine einzelne Schicht oder mehrere Schichten aufweisen. Die erste dielektrische Schicht260 kann durch CVD, ALD, Rotationsbeschichtung und/oder andere geeignete Techniken abgeschieden werden. - Die Ausgangsstruktur
205 kann auch dritte leitende Einrichtungen270 über zugehörigen S/D-Einrichtungen250 aufweisen. In der vorliegenden Ausführungsform sind die dritten leitenden Einrichtungen270 S/D-Kontaktmetalle. Wie gezeigt, erstrecken sich die S/D-Kontaktmetalle270 bis zu den zugehörigen S/D-Einrichtungen250 . Das S/D-Kontaktmetall270 kann Kupfer (Cu), Aluminium (Al), Wolfram (W), Kupfer, Kupfer-Magnesium (CuMn), Kupfer-Aluminium (CuAl) oder Kupfer-Silizium (CuSi) und/oder andere geeigneten leitende Materialien umfassen. Das Ausbilden der S/D-Kontaktmetalle270 kann das Ausbilden von Gräben und das Füllen der Gräben mit einer Metallschicht und das Durchführen eines chemisch-mechanischen Polier-(CMP-)Verfahrens umfassen, um die oberen Fläche zu planarisieren und überschüssiges Material der Metallschicht zu entfernen. - Mit Bezug auf
1 und3 fährt, nachdem die Ausgangsstruktur205 empfangen wurde, das Verfahren100 mit Schritt104 fort, in dem eine zweite dielektrische Schicht310 über der Ausgangsstruktur205 über den HK/MG-Stapeln230A ,230B und230C , der ersten dielektrischen Schicht260 und den S/D-Kontaktmetallen270 ausgebildet wird. Die zweite dielektrische Schicht310 wird in vielerlei Hinsicht ähnlich wie die erste dielektrische Schicht260 ausgebildet, die oben mit Bezug auf2 beschrieben wurde, einschließlich der darin beschriebenen Materialien. - Üblicherweise können eine oder mehrere Filmschichten über der zweiten dielektrischen Schicht
310 ausgebildet werden und dann Gräben ausgebildet werden, um zugehörige Einrichtungen zu erreichen, die auf unterschiedlichen horizontalen Ebenen (Tiefen) der Filmschichten liegen. Um ein einfaches Verfahren und Kostensenkungen zu erreichen, ist es erstrebenswert, Gräben, die unterschiedliche Tiefen haben, während des gleichen Ätzvorgangs (d.h. zur gleichen Zeit) auszubilden. Um das zu erreichen, muss erreicht werden, dass wenn ein erster Graben eine vorbestimmte Tiefe/Einrichtung erreicht hat, während ein zweiter Graben das nicht hat, der Ätzvorgang in dem ersten Graben anhält, während der Ätzvorgang fortfährt, den zweiten Graben weiter zu vergrößern. Es treten jedoch Herausforderungen auf beim Anhalten des Ätzens in dem ersten Graben, während der zweite Graben weiter geätzt wird. Die vorliegende Offenbarung stellt ein Verfahren bereit, um einen ersten Graben, der eine erste Tiefe aufweist (d.h. einen flachen Graben), und einen zweiten Graben, der eine zweite Tiefe aufweist (d.h. einen tiefen Graben), während des gleichen Ätzvorgangs auszubilden, während vermieden wird, dass der erste Graben während des notwendigen weiteren Ätzens des zweiten Grabens weiter geätzt wird. - Mit Bezug auf
1 und4 fährt das Verfahren100 mit Schritt106 fort, in dem eine erste strukturierte HM410 , die mehrere erste Öffnungen420 aufweist, über der zweiten dielektrischen Schicht310 ausgebildet wird. Die ersten Öffnungen420 definieren Bereiche für Gräben, die darauf ausgebildet werden sollen. In der vorliegenden Ausführungsform sind die ersten Öffnungen420 an entsprechenden Kontaktmetallen270 und einem Teil der ersten dielektrischen Schicht260 zwischen dem HK/MG 230B MG 230C - In einigen Ausführungsformen ist die erste strukturierte HM
410 eine strukturierte Photoresistschicht und wird durch ein Lithographieverfahren ausgebildet. Ein beispielhaftes Lithographieverfahren kann das Ausbilden einer Photoresistschicht, das Belichten der Photoresistschicht mit einem lithographischen Belichtungsverfahren, das Durchführen eines Post-Exposure-Bake-Verfahrens und das Entwickeln der Photoresistschicht umfassen, um die strukturierte Resistschicht auszubilden. Alternativ kann die ersten 410 HM ausgebildet werden, indem eine HM-Schicht ausgebildet wird, eine strukturierte Photoresistschicht über der HM-Schicht durch ein Lithographieverfahren ausgebildet wird und die HM-Schicht durch die strukturierte Photoresistschicht geätzt wird, um die erste strukturierte HM410 auszubilden. - Mit Bezug auf
1 und5 fährt das Verfahren100 mit Schritt108 fort, in dem die zweite dielektrischen Schicht310 durch die ersten Öffnungen420 geätzt wird, um erste Gräben430 in der zweiten dielektrischen Schicht310 auszubilden. Mit anderen Worten definieren Teile der zweiten dielektrischen Schicht310 die ersten Gräben430 . In einer Ausführungsform wird jeder der ersten Gräben430 mit einem vertikalen Profil ausgebildet. In einer weiteren Ausführungsform wird jeder der ersten Gräben430 mit einem schrägen Profil ausgebildet. In einigen Ausführungsformen liegen die S/D-Kontakteinrichtungen270 und ein Teil der ersten dielektrischen Schicht260 in den zugehörigen ersten Gräben frei. Das Grabenätzen kann eine Nassätzung, eine Trockenätzung und/oder eine Kombination davon umfassen. Als Beispiel umfasst die Grabenätzung ein Plasmaätzverfahren unter Verwenden von Fluor-basierten Chemikalien wie CF4, SF6, CH2F2 und/oder C2F6. Als weiteres Beispiel kann ein Nassätzverfahren das Ätzen in verdünnter Flusssäure (DHF); Kaliumhydroxid-(KOH-)Lösung; Ammoniak; einer Lösung, die Flusssäure (HF), Salpetersäure (HNO3) und/oder Essigsäure (CH3COOH) enthält; und/oder anderen geeignete Nassätzmitteln umfassen. - Nachdem die ersten Gräben
430 ausgebildet wurden, wird die erste strukturierte HM410 durch ein weiteres Ätzverfahren entfernt. In einem Beispiel, in dem die erste strukturierte HM410 eine Photoresiststruktur ist, wird die erste strukturierte HM410 durch Nassabziehen und/oder Plasmaveraschung entfernt. - Mit Bezug auf die
6A und6B fährt das Verfahren100 mit Schritt110 fort, in dem dielektrische Abstandshalter510 entlang Seitenwänden der ersten Gräben430 ausgebildet werden. In einigen Ausführungsformen werden die dielektrischen Abstandshalter510 ausgebildet, indem eine dielektrische Abstandsschicht505 entlang Seitenwänden der ersten Gräben430 abgeschieden wird, wie in6A gezeigt ist, und dann die dielektrische Abstandsschicht505 durch ein anisotropes Trockenätzverfahren geätzt wird, um die dielektrischen Abstandshalter510 auszubilden, wie in6B gezeigt ist. In einigen Ausführungsformen kann die dielektrische Abstandsschicht505 Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, Siliziumcarbonitrid, ein Low-k-Nitrid und/oder eine Kombination davon umfassen. Die dielektrische Abstandsschicht505 kann mehrere Filme aufweisen, etwa einen Siliziumoxidfilm und einen Siliziumnitridfilm. Das Ausbilden der dielektrischen Abstandshalter510 kann Abscheiden und anisotropes Ätzen umfassen. In einigen Beispielen kann das Abscheiden CVD, ALD und/oder andere geeignete Verfahren umfassen. In einigen Beispielen kann das anisotrope Ätzen Trockenätzen wie beispielsweise Plasmaätzen mit einer Vorspannung und einem geeigneten Ätzmittel wie beispielsweise CF4, SF6, NF3, CH2F2 und/oder einer Kombination davon umfassen, wobei die dielektrische Abstandsschicht505 am Boden der ersten Gräben430 ebenfalls entfernt wird. Im Ergebnis sind Teile des S/D-Kontaktmetalls270 in einer ersten Teilmenge der ersten Gräben430 freigelegt, die als erste Gräben-Teilmenge430A bezeichnet wird, und ein Teil der ersten dielektrischen Schicht260 ist in einer weiteren Teilmenge der ersten Gräben430 freigelegt, die als zweite Gräben-Teilmenge430B bezeichnet wird. - Mit Bezug auf
1 und7 fährt das Verfahren100 mit Schritt112 fort, in dem eine Opferschicht610 über dem Substrat210 ausgebildet wird, was das Füllen von ihr in die erste und die zweite Gräben-Teilmenge430A und430B umfasst. Die Opferschicht610 kann Spin-On-Glas, Siliziumoxid, Siliziumnitrid, -oxynitrid, Siliziumkarbid und/oder andere geeignete Materialien umfassen. In einigen Ausführungsformen weist die Opferschicht610 ein Material auf, das sich von den dielektrischen Abstandshaltern510 , der zweiten dielektrischen Schicht310 und der ersten dielektrischen Schicht260 unterscheidet, um Ätzselektivität in nachfolgenden Ätzungen zu erreichen. Die Opferschicht610 kann durch CVD, PVD, ALD, Rotationsbeschichtung und/oder andere geeignete Techniken abgeschieden werden. Zusätzlich kann ein CMP durchgeführt werden, um überschüssiges Opferschicht-Material610 wegzupolieren und die obere Fläche der Opferschicht610 zu planarisieren. - Mit Bezug auf
1 und8 fährt das Verfahren100 mit Schritt114 fort, in dem eine zweite strukturierte HM620 über der Opferschicht610 ausgebildet wird. In der vorliegenden Ausführungsform weist die zweite strukturierte HM620 eine zweite Öffnung625 auf, die an der zweiten Gräben-Teilmenge430B ausgerichtet ist. Die zweite strukturierte HM620 wird in vielerlei Hinsicht ähnlich wie die erste strukturierte HM410 ausgebildet, die oben mit Bezug auf4 beschrieben wurde, einschließlich der darin beschriebenen Materialien. - Mit Bezug auf
1 und9 fährt das Verfahren100 mit Schritt116 fort, in dem die Opferschicht610 durch die zweite Öffnung625 vertieft wird, um obere Teile der dielektrischen Abstandshalter510 entlang Seitenwänden der zweiten Gräben-Teilmenge430B freizulegen, während die Opferschicht610 in der ersten Gräben-Teilmenge430A durch die zweite strukturierte HM620 bedeckt ist. Das Ätzverfahren kann eine Nassätzung, eine Trockenätzung und/oder eine Kombination davon umfassen. Als Beispiel kann ein Trockenätzverfahren Fluor-haltiges Gas (z.B. CF4, SF6, CH2F2 und/oder C2F6), andere geeignete Gase und/oder Plasmen und/oder Kombinationen davon implementieren. In einigen Ausführungsformen wird das Ätzverfahren so ausgewählt, dass es die Opferschicht610 selektiv ätzt, ohne die dielektrischen Abstandshalter510 zu ätzen. In der vorliegenden Ausführungsform wird die Opferschicht610 in der zweiten Gräben-Teilmenge430B so vertieft, dass ein Teil der Opferschicht610 verbleibt. - Mit Bezug auf
1 und10A fährt das Verfahren100 mit Schritt118 fort, in dem die dielektrischen Abstandshalter510 in der zweiten Gräben-Teilmenge430B vertieft (zurückgebildet) werden, während die Opferschicht610 in der ersten Gräben-Teilmenge430A durch die zweite strukturierte HM610 bedeckt ist. Die vertieften dielektrischen Abstandshalter510 sind mit dem Bezugszeichen510' gekennzeichnet. Daher haben die dielektrischen Abstandshalter510 eine erste Höhe h1 und die vertieften dielektrischen Abstandshalter510' eine zweite Höhe h2, die kleiner als die erste Höhe h1 ist. Das Ätzverfahren kann eine Nassätzung, eine Trockenätzung und/oder eine Kombination davon umfassen. In den vorliegenden Ausführungsformen wird das Ätzverfahren so ausgewählt, dass es die dielektrischen Abstandshalter510 selektiv ätzt, ohne die verbleibende Opferschicht610 wesentlich zu ätzen. In einer Ausführungsform sind obere Flächen der vertieften dielektrischen Abstandshalter510' koplanar mit einer oberen Fläche der verbleibenden Opferschicht610 innerhalb der zweiten Gräben-Teilmenge430B . - Nachdem die dielektrischen Abstandshalter
510 in der zweiten Gräben-Teilmenge430B vertieft wurden, wird die zweite strukturierte HM620 durch ein geeignetes Ätzverfahren entfernt. In einem Beispiel, in dem die zweite strukturierte HM620 eine Resiststruktur ist, wird die zweite strukturierte HM620 danach durch Nassabziehen und/oder Plasmaveraschung entfernt, wie in10B gezeigt ist. - Mit Bezug auf
1 und11 fährt das Verfahren100 mit Schritt120 fort, in dem die Opferschicht610 von der ersten und der zweiten Gräben-Teilmenge430A und430B entfernt wird. Das Ätzverfahren kann eine Nassätzung, eine Trockenätzung und/oder eine Kombination davon umfassen. In der vorliegenden Ausführungsform wird das Ätzverfahren so ausgewählt, dass es die Opferschicht610 selektiv ätzt, ohne die dielektrischen Abstandshalter510 und510' , die erste dielektrische Schicht260 und das S/D-Kontaktmetall270 wesentlich zu ätzen. Im Ergebnis sind in der ersten Gräben-Teilmenge430A die dielektrischen Abstandshalter510 entlang der gesamten Länge der Seitenwände (d.h. durch Teile der zweiten dielektrischen Schicht310 definiert) angeordnet, während in der zweiten Gräben-Teilmenge430B die vertieften dielektrischen Abstandshalter510' entlang unteren Teilen der Seitenwände (d.h. durch Teile der zweiten dielektrischen Schicht310 definiert), aber nicht entlang ihrer oberen Teile, angeordnet sind. In der vorliegenden Ausführungsform weist die zweite Gräben-Teilmenge430B eine erste Breite w1 in ihrem oberen Teil und eine zweite Breite w2 in ihrem unteren Teil auf, die kleiner als die erste Breite w1 ist. - Mit Bezug auf
1 und12 fährt das Verfahren100 mit Schritt122 fort, in dem eine erste Metallschicht710 in der ersten und der zweiten Gräben-Teilmenge430A und430B abgeschieden wird. In einigen Ausführungsformen wird vor dem Abscheiden der ersten Metallschicht710 eine Klebstoffschicht in der ersten und der zweiten Gräben-Teilmenge430A und430B abgeschieden, um die Materialhaftung zu verbessern. Die Klebstoffschicht kann Titannitrid (TiN), Tantalnitrid (TaN), Wolframnitrid (WN), Titan-Siliziumnitrid (TiSiN) oder Tantal-Siliziumnitrid (TaSiN) umfassen. Die erste Metallschicht710 kann Kupfer (Cu), Aluminium (Al), Wolfram (W), Kupfer, Kupfer-Magnesium (CuMn), Kupfer-Aluminium (CuAl) oder Kupfer-Silizium (CuSi) oder andere geeignete leitende Materialien umfassen. In einer Ausführungsform umfasst die erste Metallschicht 710 W. Die Klebstoffschicht und die erste Metallschicht710 können durch PVD, CVD, metallorganische chemische Dampfabscheidung (MOCVD) oder Plattieren abgeschieden werden. In einigen Ausführungsformen wird ein CMP-Vorgang ausgeführt, um überschüssiges Material der ersten Metallschicht710 zu entfernen. Das verbleibende Material der ersten Metallschicht710 in der ersten und der zweiten Gräben-Teilmenge430A und430B bildet zweite bzw. erste Metallmerkmale720 bzw.730 . - Im Ergebnis weist das zweite Metallmerkmal
720 die dielektrischen Abstandshalter510 entlang ihrer Seitenwände auf, während das erste Metallmerkmal730 die vertieften dielektrischen Abstandshalter510' entlang einem unteren Teil ihrer Seitenwände aufweist und ein Teil der zweiten dielektrischen Schicht310 einen oberen Teil ihrer Seitenwände definiert. Wie gezeigt, liegt ein oberer Teil des ersten Metallmerkmals730 oben auf den vertieften dielektrischen Abstandshaltern510' . Daher hat das erste Metallmerkmal730 die erste Breite w1 in ihrem oberen Teil und die zweite Breite w2 in ihrem unteren Teil, während das zweite Metallmerkmal720 eine einheitliche Breite hat. - In der vorliegenden Ausführungsform verbessern die elektrischen Abstandshalter
510 und510' die elektrische Isolierung zwischen dem zweiten bzw. dem ersten Metallmerkmal (720 und730 ) und den HK/MG-Stapeln (230A und230B) . In einigen Ausführungsformen stellen das zweite und das erste Metallmerkmal (720 und730 ) vertikale und horizontale elektrische Verdrahtung bereit. Zum Beispiel sind die zweiten Metallmerkmale720 mit der S/D-Einrichtung250 über das S/D-Kontaktmetall270 verbunden, während das erste Metallmerkmal730 eine Metallleitung für horizontale elektrische Verdrahtung bereitstellt. - Mit Bezug auf
1 und13 fährt das Verfahren100 mit Schritt124 fort, in dem eine dritte dielektrische Schicht810 über der zweiten dielektrischen Schicht310 und dem zweiten und dem ersten Metallmerkmal720 und730 ausgebildet wird. Die dritte dielektrische Schicht810 wird in vielerlei Hinsicht ähnlich wie die erste dielektrische Schicht260 ausgebildet, die oben mit Bezug auf2 beschrieben wurde, einschließlich der darin beschriebenen Materialien. - Mit Bezug auf
1 und14A fährt das Verfahren100 mit Schritt126 fort, in dem eine dritte strukturierte HM820 über der dritten dielektrischen Schicht810 ausgebildet wird. In der vorliegenden Ausführungsform weist die dritte strukturierte HM820 eine dritte Öffnung825 , die an dem HM/MG-Stapel230A ausgerichtet ist, und eine vierte Öffnung826 auf, die an dem ersten Metallmerkmal730 ausgerichtet ist. Die dritte strukturierte HM820 wird in vielerlei Hinsicht ähnlich wie die erste strukturierte HM410 ausgebildet, die oben mit Bezug auf4 beschrieben wurde, einschließlich der darin beschriebenen Materialien. - In der vorliegenden Ausführungsform wird mit der größeren oberen Breite (der ersten Breite w1) des ersten Metallmerkmals
730 eine nicht-mittige Ausrichtung der vierten Öffnung826 zu dem ersten Metallmerkmal730 (so dass sie an einer Seite des dielektrischen Abstandshalters510' ausgerichtet ist, wie in14B gezeigt ist) möglich. Die bietet Vorteile, etwa das Lockern von Anforderungen an die Auflösung des Lithographieverfahrens und das Vergrößern des Verfahrensfensters im Strukturierverfahren zum Ausbilden der vierten Öffnung826 , insbesondere wenn die Vorrichtung200 so herunterskaliert wird, dass Breiten des zweiten und des ersten Metallmerkmals720 und730 immer kleiner werden. - Mit Bezug auf
1 und15A fährt das Verfahren100 mit Schritt128 fort, in dem die dritte dielektrische Schicht810 , die zweite dielektrische Schicht310 und die GHM235 durch die dritte Öffnung825 geätzt werden, um einen zweiten Graben830 auszubilden, und die dritte dielektrische Schicht810 durch die vierte Öffnung826 geätzt wird, um einen dritten Graben840 auszubilden. Wie in15A gezeigt ist, ist der zweite Graben830 (der sich durch sowohl die dritte dielektrische Schicht810 als auch die zweite dielektrische Schicht310 und die GHM235 erstreckt) tiefer als der dritte Graben840 (der sich durch die dritte dielektrische Schicht810 erstreckt). - Wie bereits erwähnt, wird angestrebt, den zweiten Graben
830 und den dritten Graben840 im gleichen Ätzvorgang, oder mit anderen Worten gleichzeitig, auszubilden. Um dies zu erreichen, dient das erste Metallmerkmal730 als Ätzstoppschicht, um zu verhindern, dass der dritte Graben840 weiter geätzt wird, während der zweite Graben830 weiter durch die zweite dielektrische Schicht310 und die GHM235 so verlängert wird, dass er den HK/MG-Stapel230A erreicht. Das Ätzverfahren kann eine selektive Nassätzung, eine selektive Trockenätzung und/oder eine Kombination davon umfassen. Da eine Metallschicht (beispielsweise das erste Metallmerkmal730 ) in der Regel in einem dielektrischen Ätzverfahren gut besteht, werden Anforderungen an das Ätzverfahren über die Wahl von Ätzmitteln für eine ausreichende Selektivität gelockert und die Flexibilität des Ätzvorgangs erhöht. In einer Ausführungsform umfasst das Trockenätzverfahren die Verwendung von Fluor-haltigem Gas (z.B. CF4, SF6, CH2F2 und/oder C2F6). - Bezugnehmend auf
15B schützt in Fällen, in denen die vierte Öffnung826 eine außermittige Ausrichtung bezüglich des ersten Metallmerkmals730 hat, so dass sie an einer Seite der vertieften dielektrischen Abstandshalter510' ausgerichtet ist (wie in14B gezeigt ist), der obere Teil des ersten Metallmerkmals730 mit der größeren Breite (nämlich der ersten Breite w1) die vertieften dielektrischen Abstandshalter510' davor, geätzt zu werden, während der zweite Graben830 zu den HK/MG-Stapeln230A erweitert wird. Da es bei der Herstellung von Vorrichtungen recht üblich ist, dass der vertiefte dielektrische Abstandshalter510' , die zweite dielektrische Schicht310 und die GHM235 alle durch dielektrische Materialien ausgebildet werden, ist es eine Herausforderung, Ätzverfahren mit ausreichender Ätzselektivität zwischen dielektrischen Materialien anzugeben, insbesondere, wenn zwei unterschiedliche Gräben mit zwei unterschiedlichen Tiefen gleichzeitig ausgebildet werden. Wie oben erwähnt wurde, dient in der vorliegenden Ausführungsform eine Metallschicht (etwa das erste Metallmerkmal730 ) als ESL, wodurch eine ausreichende Ätzselektivität erreicht und schädliches Durchätzen an den vertieften dielektrischen Abstandshaltern510' verhindert wird. - Nachdem der zweite und der dritte Graben
830 und840 ausgebildet wurden, wird die dritte strukturierte HM820 durch ein geeignetes Ätzverfahren entfernt. In einem Beispiel, in dem die dritte strukturierte HM820 eine Resiststruktur ist, wird die dritte strukturierte HM820 danach durch Nassabziehen und/oder Plasmaveraschung entfernt. - Mit Bezug auf
1 und16 fährt das Verfahren100 mit Schritt130 fort, in dem eine zweite Metallschicht910 in dem zweiten und dem dritten Graben830 und840 ausgebildet wird. In einigen Ausführungsformen kann die zweite Metallschicht910 W, Ti, Ag, Al, TiAlN, TaC, TaCN TaSiN, Mn, Zr, TiN, TaN, Ru, Mo, Al, WN, Cu und/oder andere geeignete Materialien oder eine Kombination davon umfassen. Die zweite Metallschicht910 kann durch ALD, PVD, CVD und/oder andere geeignete Verfahren ausgebildet werden. Zusätzlich wird ein CMP-Vorgang ausgeführt, um überschüssiges Material der zweiten Metallschicht910 zu entfernen. Der CMP-Vorgang stellt eine im Wesentlichen planare oberen Fläche für die zweite Metallschicht910 und die dritte dielektrische Schicht810 bereit. Der Rest der zweiten Metallschicht910 in dem zweiten Graben830 und dem dritten Graben840 bildet ein drittes Metallmerkmal915 bzw. ein viertes Metallmerkmal916 . - In dem zweiten Graben
830 berührt das dritte Metallmerkmal915 den HK/MG-Stapel230A körperlich, während in dem dritten Graben840 das vierte Metallmerkmal916 das erste Metallmerkmal730 körperlich berührt. In einigen Ausführungsformen bilden das S/D-Kontaktmetall270 , das zweite Metallmerkmal720 , das erste Metallmerkmal730 , das dritte Metallmerkmal915 und das vierte Metallmerkmal916 verschiedene mehrschichtige Verbindungsstrukturen, um vertikale und horizontale elektrische Verdrahtung zur Verbindung von verschiedenen Vorrichtungen (etwa den S/D-Einrichtungen, dem HK/MG-Stapel230A und/oder passiven Vorrichtungen) bereitzustellen, um eine funktionale Schaltung auszubilden. - Die Halbleitervorrichtungen
200 können zusätzliche Einrichtungen aufweisen, die durch nachfolgende Verarbeitung ausgebildet werden können. Zusätzliche Schritte können vor, während und nach dem Verfahren100 vorgesehen sein und einige der beschriebenen Schritte können für zusätzliche Ausführungsformen des Verfahrens100 ersetzt, entfernt oder umgeordnet werden. Zum Beispiel werden in einer Ausführungsform Schritt116 (Vertiefen der Opferschicht610 in der zweiten Gräben-Teilmenge430B ) und Schritt118 (Rückbilden der dielektrischen Abstandshalter510 in der zweiten Gräben-Teilmenge430B ) als ein Schritt implementiert, so dass die Opferschicht610 und der dielektrische Abstandshalter510 gemeinsam durch die zweite Öffnung625 zurückgebildet werden. Das Ätzverfahren kann eine Nassätzung, eine Trockenätzung und/oder eine Kombination davon umfassen. Ein Trockenätzverfahren kann ein sauerstoffhaltiges Gas oder ein Fluor-haltiges Gas (z.B. CF4, SF6, CH2F2 und/oder C2F6) implementieren. - Basierend auf dem Obigen wird ersichtlich, dass die vorliegende Offenbarung Verfahren zum Ausbilden von Gräben, die verschiedene Tiefen haben, in einem Ätzvorgang vorsieht. Das Verfahren sieht das Ausbilden einer metallischen Ätzstoppschicht-(ESL-) Struktur für flache Gräben vor, um in flachen Gräben die Ätzung anzuhalten, während tiefere Gräben weiterhin geätzt werden. Das Verfahren sieht auch das Zurückbilden von Seitenwandabstandshaltern vor, um einen breiteren oberen Teil der Metall-ESL-Struktur auszubilden, um die Seitenwandabstandshalter zu schützen und Anforderungen an das Verfahren zu lockern. Das Verfahren zeigt, wie das Durchätzproblem in flachen Gräben verhindert werden kann. Das Verfahren bietet ein robustes Grabenausbildungsverfahren mit verbessertem Verfahrensfenster.
- Die vorliegende Erfindung sieht viele verschiedene Ausführungsformen zur Herstellung einer Halbleitervorrichtung vor, die eine oder mehrere Verbesserungen gegenüber bestehenden Ansätzen bieten. In einer Ausführungsform umfasst ein Verfahren zur Herstellung einer Halbleitervorrichtung das Ausbilden einer ersten dielektrischen Schicht über einem Substrat, das eine Gate-Struktur aufweist, das Ausbilden eines ersten Grabens in der ersten dielektrischen Schicht, das Ausbilden von dielektrischen Abstandshaltern entlang Seitenwänden des ersten Grabens, wobei die Seitenwände des ersten Grabens durch die erste dielektrische Schicht definiert sind, und das Entfernen eines Teils der dielektrischen Abstandshalter, um einen Teil der Seitenwände des ersten Graben freizulegen, die durch die erste dielektrische Schicht definiert sind. Ein anderer Teil der dielektrischen Abstandshalter bleibt in dem ersten Graben angeordnet, nachdem der Teil der dielektrischen Abstandshalter entfernt wurde. Das Verfahren umfasst auch das Ausbilden eines ersten Metallmerkmals in dem ersten Graben über dem weiteren Teil der dielektrischen Abstandshalter und entlang der freiliegenden Teile der Seitenwände des ersten Grabens, das Ausbilden einer zweiten dielektrischen Schicht über dem ersten Metallmerkmal und der Gate-Struktur und das Ausbilden eines zweiten Grabens durch die zweite dielektrische Schicht, um einen Teil des ersten Metallmerkmals freizulegen, und eines dritten Grabens durch die zweite dielektrische Schicht und die erste dielektrische Schicht, um einen Teil der Gate-Struktur freizulegen. Der zweite Graben und der dritte Graben werden in dem gleichen Ätzverfahren ausgebildet.
- In noch einer weiteren Ausführungsform umfasst ein Verfahren das Ausbilden einer ersten dielektrischen Schicht über einem Substrat. Das erste Dielektrikum umgibt eine Gate-Struktur, die über dem Substrat angeordnet ist. Das Verfahren umfasst auch das Ausbilden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht, das Ausbilden eines ersten Grabens, der sich durch die zweite dielektrische Schicht zu der ersten dielektrischen Schicht erstreckt, das Ausbilden eines ersten dielektrischen Abstandshalters entlang einer Seitenwand des ersten Grabens, wobei die Seitenwände des ersten Grabens durch die zweite dielektrische Schicht definiert sind, und das Entfernen eines ersten Teils der ersten dielektrischen Schicht, um einen Teil der Seitenwand des ersten Grabens freizulegen, die durch die zweite dielektrische Schicht definiert ist. Ein zweiter Teil des ersten dielektrischen Abstandshalters bleibt in dem ersten Graben angeordnet, nachdem der erste Teil des dielektrischen Abstandshalters entfernt wurde. Das Verfahren umfasst auch das Ausbilden eines ersten Metallmerkmals in dem ersten Graben entlang der freiliegenden Teile der Seitenwände des ersten Grabens und auf dem ersten dielektrischen Abstandshalter, das Ausbilden einer dritten dielektrischen Schicht über dem ersten Metallmerkmal und der Gate-Struktur und das Ausbilden eines zweiten Grabens während des gleichen Ätzverfahrens, der sich durch die zweite dielektrische Schicht zu dem ersten Metallmerkmal erstreckt, und eines dritten Grabens, der sich durch die dritte dielektrische Schicht und die zweite dielektrische Schicht zu der Gate-Struktur erstreckt.
- In noch einer weiteren Ausführungsform umfasst eine Halbleitervorrichtung eine Gate-Struktur, die über einem Substrat angeordnet ist, und eine dielektrische Schicht, die über dem Substrat einschließlich über der Gate-Struktur angeordnet ist. Die Vorrichtung umfasst auch ein erstes Metallmerkmal, das in der dielektrischen Schicht angeordnet ist, wobei das erste Metallmerkmal einen oberen Teil mit einer ersten Breite und einen unteren Teil mit einer zweiten Breite aufweist, die sich von der ersten Breite unterscheidet. Die Vorrichtung umfasst auch einen dielektrischen Abstandshalter, der entlang des unteren Teils des ersten Metallmerkmals zwischen dem ersten Metallmerkmal und der dielektrischen Schicht angeordnet ist. obere Teil des ersten Metallmerkmals ist. Die Höhe des dielektrischen Abstandhalters ist geringer als die Höhe des ersten Metallmerkmals und der über dem dielektrischen Abstandshalter angeordnet. Die Vorrichtung umfasst auch eine weitere dielektrische Schicht, die über der dielektrischen Schicht einschließlich über dem ersten Metallmerkmal angeordnet ist. Die Vorrichtung umfasst auch ein viertes Metallmerkmal, das sich durch die weitere dielektrische Schicht erstreckt, so dass es das erste Metallmerkmal körperlich berührt, und ein drittes Metallmerkmal, das sich durch die weitere dielektrische Schicht und die dielektrische Schicht erstreckt, so dass es die Gate-Struktur körperlich berührt.
Claims (20)
- Verfahren, umfassend: Ausbilden einer dielektrischen Schicht (310) über einem Substrat (210), das eine Gate-Struktur (230A) aufweist; Ausbilden eines ersten Grabens (430, 430B) in der dielektrischen Schicht (310); Ausbilden von dielektrischen Abstandshaltern (510) entlang Seitenwänden des ersten Grabens (430, 430B), wobei die Seitenwände des ersten Grabens (430) durch die dielektrische Schicht (310) definiert sind; Entfernen eines Teils der dielektrischen Abstandshalter (510), um einen Teil der Seitenwände des ersten Grabens (430, 430B) freizulegen, die durch die dielektrische Schicht (310) definiert sind, wobei ein weiterer Teil der dielektrischen Abstandshalter (510) in dem ersten Graben (430, 430B) zurück bleibt, nachdem der Teil der dielektrischen Abstandshalter (510) entfernt wurde; Ausbilden eines ersten Metallmerkmals (730) in dem ersten Graben (430) über dem weiteren Teil der dielektrischen Abstandshalter (510) und entlang der freiliegenden Teile der Seitenwände des ersten Grabens (430, 430B) Ausbilden einer weiteren dielektrischen Schicht (810) über dem ersten Metallmerkmal (730) und der Gate-Struktur (230A) ; und Ausbilden eines zweiten Grabens (826) durch die weitere dielektrische Schicht (810), um einen Teil des ersten Metallmerkmals (730) freizulegen, und eines dritten Grabens (825) durch die weitere dielektrische Schicht (810) und die dielektrische Schicht (310), um einen Teil der Gate-Struktur (230A) freizulegen, wobei der zweite Graben (826) und der dritte Graben (825) in dem gleichen Ätzverfahren ausgebildet werden.
- Verfahren nach
Anspruch 1 , wobei das Entfernen des Teils der dielektrischen Abstandshalter (510), um den Teil der Seitenwände des ersten Grabens (430, 430B) der durch die dielektrische Schicht (310) definiert ist, freizulegen, umfasst: Ausbilden einer Opferschicht (610) in dem ersten Graben; Vertiefen der Opferschicht (610) in dem ersten Graben; Vertiefen der dielektrischen Abstandshalter (510), wobei nach dem Vertiefen der dielektrischen Abstandshalter (510) obere Flächen der verbleibenden dielektrischen Abstandshalter (510) koplanar mit einer oberen Fläche der vertieften Opferschicht (610) in dem ersten Graben sind; und Entfernen der vertieften Opferschicht (610). - Verfahren nach
Anspruch 1 oder2 , wobei der weitere Teil der dielektrischen Abstandshalter (510) einen ersten dielektrischen Abstandshalter und einen zweiten dielektrischen Abstandshalter aufweist und wobei das Ausbilden des ersten Metallmerkmals (730) in dem ersten Graben über dem weiteren Teil der dielektrischen Abstandshalter (510) und entlang den freiliegenden Teilen der Seitenwände des ersten Grabens weiter das Ausbilden des ersten Metallmerkmals (730) zwischen dem ersten dielektrischen Abstandshalter und dem zweiten dielektrischen Abstandshalter umfasst. - Verfahren nach einem der vorhergehenden Ansprüche, wobei das erste Metallmerkmal (730) Wolfram (W) aufweist.
- Verfahren nach einem der vorhergehenden Ansprüche, das weiter das Ausbilden einer ersten dielektrischen Schicht (260) über dem Substrat (210) umfasst, bevor die dielektrische Schicht (310) über dem Substrat ausgebildet wird, und wobei nach dem Ausbilden des ersten Grabens (430, 430B) in der dielektrischen Schicht (310) die erste dielektrische Schicht (260) durch den ersten Graben (430, 430B) freigelegt wird.
- Verfahren nach einem der vorhergehenden Ansprüche, wobei das Ausbilden des ersten Grabens (430, 430B) in der dielektrischen Schicht (310) das Ausbilden eines vierten Grabens (430, 430A) in der dielektrischen Schicht (310) umfasst, der sich zu einem Source/Drain-Kontaktmetall (270) erstreckt.
- Verfahren nach
Anspruch 6 , das weiter das Bedecken des vierten Grabens (430, 430A) durch eine Hartmaske während des Entfernens des Teils der dielektrischen Abstandshalter (510) umfasst, um den Teil der Seitenwände des ersten Grabens (430, 430B) freizulegen, der durch die dielektrische Schicht (310) definiert ist. - Verfahren nach
Anspruch 6 oder7 , wobei das Ausbilden der dielektrischen Abstandshalter (510) entlang Seitenwänden des ersten Grabens (430, 430B) das Ausbilden von dielektrischen Abstandshaltern (510) entlang Seitenwänden des vierten Grabens umfasst. - Verfahren nach
Anspruch 8 , wobei das Ausbilden des ersten Metallmerkmals (730) in dem ersten Graben (430, 430B) das Ausbilden eines zweiten Metallmerkmals (720) in dem vierten Graben (430, 430A) angrenzend an die dielektrischen Abstandshalter (510) umfasst, die entlang Seitenwänden des vierten Grabens angeordnet sind. - Verfahren nach
Anspruch 9 , wobei nach dem Ausbilden des ersten Metallmerkmals (730) in dem ersten Graben (430, 430B) und des zweiten Metallmerkmals (720) in dem vierten Graben (430, 430A) der weitere Teil der dielektrischen Abstandshalter (510), der in dem ersten Graben angeordnet ist, eine erste Höhe hat und die dielektrischen Abstandshalter entlang Seitenwänden des vierten Grabens eine zweite Höhe haben, die sich von der ersten Höhe unterscheidet. - Verfahren nach einem der vorhergehenden Ansprüche, das weiter das Ausbilden einer Metallschicht (910) in dem zweiten Graben (826) über dem ersten Metallmerkmal (730) umfasst.
- Verfahren nach einem der vorhergehenden Ansprüche, das weiter das Ausbilden einer Metallschicht (910) in dem dritten Graben (825) über der Gate-Struktur (230A) umfasst.
- Verfahren, umfassend: Ausbilden einer ersten dielektrischen Schicht (260) über einem Substrat (210), wobei die erste dielektrische Schicht (260) eine Gate-Struktur (230A) umgibt, die über dem Substrat angeordnet ist; Ausbilden einer zweiten dielektrischen Schicht (310) über der ersten dielektrischen Schicht (260); Ausbilden eines ersten Grabens (430, 430B), der sich durch die zweite dielektrische Schicht (310) zu der ersten dielektrischen Schicht (260) erstreckt; Ausbilden eines ersten dielektrischen Abstandshalters (510) entlang einer Seitenwand des ersten Grabens (430, 430B), wobei die Seitenwände des ersten Grabens (430, 430B) durch die zweite dielektrische Schicht (310) definiert sind; Entfernen eines ersten Teils des ersten dielektrischen Abstandshalters (510), um einen Teil der Seitenwand des ersten Grabens (430, 430B) freizulegen, der durch die zweite dielektrische Schicht (310) definiert ist, wobei ein zweiter Teil des ersten dielektrischen Abstandshalters (510) in dem ersten Graben (430, 430B) angeordnet bleibt, nachdem der erste Teil des ersten dielektrischen Abstandshalters entfernt wurde; Ausbilden eines ersten Metallmerkmals (730) in dem ersten Graben (430, 430B) entlang der freiliegenden Teile der Seitenwände des ersten Grabens (430, 430B) und auf dem ersten dielektrischen Abstandshalter (510); Ausbilden einer dritten dielektrischen Schicht (810) über dem ersten Metallmerkmal (730) und der Gate-Struktur (230A); und Ausbilden eines zweiten Grabens (826), der sich durch die dritte dielektrische Schicht (810) zu dem ersten Metallmerkmal (730) erstreckt, und, während des gleichen Ätzverfahrens, eines dritten Grabens (825), der sich durch die dritte dielektrische Schicht (810) und die zweite dielektrische Schicht (310) zu der Gate-Struktur (230A) erstreckt.
- Verfahren nach
Anspruch 13 , wobei das erste Metallmerkmal (730) einen oberen Teil aufweist, der eine erste Breite hat, und einen unteren Teil, der eine zweite Breite hat, die sich von der ersten Breite unterscheidet. - Verfahren nach
Anspruch 14 , wobei die erste Breite größer als die zweite Breite ist. - Verfahren nach einem der
Ansprüche 13 bis15 , wobei das Ausbilden des ersten Grabens (430, 430B), der sich durch die zweite dielektrische Schicht (310) zu der ersten dielektrischen Schicht (260) erstreckt, das Ausbilden eines vierten Grabens (430, 430A) umfasst, der sich durch die zweite dielektrische Schicht (310) zu einem Source/Drain-Kontaktmetall (270) erstreckt. - Verfahren nach einem der
Ansprüche 13 13 bis 15, wobei das Ausbilden des ersten Grabens (430, 430B), der sich durch die zweite dielektrische Schicht (310) zu der ersten dielektrischen Schicht (260) erstreckt, das Ausbilden eines vierten Grabens (430, 430A) umfasst, der sich durch die zweite dielektrische Schicht (310) erstreckt, wobei das Ausbilden der ersten dielektrischen Abstandshalter (510) entlang der Seitenwand des ersten Grabens das Ausbilden eines zweiten dielektrischen Abstandshalters (510) entlang einer Seitenwand des vierten Grabens umfasst, die durch die zweite dielektrische Schicht definiert ist, wobei das Ausbilden des ersten Metallmerkmals (730) in dem ersten Graben das Ausbilden eines zweiten Metallmerkmals (720) in dem vierten Graben umfasst und wobei nach dem Ausbilden des ersten Metallmerkmals (730) in dem ersten Graben (430, 430B) und des zweiten Metallmerkmals (720) in dem vierten Graben (430, 430A) der erste dielektrische Abstandshalter (510) eine erste Höhe hat und die zweite dielektrische Schicht (310) eine zweite Höhe hat, die sich von der ersten Höhe unterscheidet. - Verfahren nach
Anspruch 16 , das Ausbilden des ersten Metallmerkmals (730) in dem ersten Graben das Ausbilden eines zweiten Metallmerkmals (720) in dem vierten Graben (430, 430A) umfasst, wobei das erste Metallmerkmal (730) einen oberen Teil, der eine erste Breite hat, und einen unteren Teil aufweist, der eine zweite Breite hat, die sich von der ersten Breite unterscheidet, und wobei das zweite Metallmerkmal (720) eine gleichmäßige Breite hat. - Verfahren nach einem der
Ansprüche 13 bis18 , das weiter das Ausbilden einer Metallschicht (910) in dem zweiten Graben (826) direkt auf dem ersten Metallmerkmal (730) und in dem dritten Graben (825) direkt auf der Gate-Struktur (230A) umfasst. - Vorrichtung, umfassend: eine Gate-Struktur (230A), die über einem Substrat (210) angeordnet ist; eine dielektrische Schicht (310), die über dem Substrat (210) einschließlich über der Gate-Struktur (230A) angeordnet ist; ein erstes Metallmerkmal (730), das in der dielektrischen Schicht (310) angeordnet ist, wobei das erste Metallmerkmal (730) einen oberen Teil mit einer ersten Breite und einen unteren Teil mit einer zweiten Breite aufweist, die sich von der ersten Breite unterscheidet; einen dielektrischen Abstandshalter (510), der entlang des unteren Teils des ersten Metallmerkmals (730) zwischen dem ersten Metallmerkmal (730) und der dielektrischen Schicht (310) angeordnet ist, wobei die Höhe (h2) des dielektrischen Abstandshalters (510) geringer ist als die Höhe (hl) des ersten Metallmerkmals (730) und der obere Teil des ersten Metallmerkmals über dem dielektrischen Abstandshalter (510) angeordnet ist; eine weitere dielektrische Schicht (810), die über der dielektrischen Schicht (310) einschließlich über dem ersten Metallmerkmal (730) angeordnet ist; ein viertes Metallmerkmal (916), das sich durch die weitere dielektrische Schicht (810) erstreckt, so dass sie das erste Metallmerkmal (730) körperlich berührt; und ein drittes Metallmerkmal (915), das sich durch die weitere dielektrische Schicht (810) und die dielektrische Schicht (310) erstreckt, so dass es die Gate-Struktur (230A) körperlich berührt.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662313472P | 2016-03-25 | 2016-03-25 | |
US62/313,472 | 2016-03-25 | ||
US15/178,229 US9779984B1 (en) | 2016-03-25 | 2016-06-09 | Method of forming trenches with different depths |
US15/178,229 | 2016-06-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102016114724A1 DE102016114724A1 (de) | 2017-09-28 |
DE102016114724B4 true DE102016114724B4 (de) | 2021-08-12 |
Family
ID=59814348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102016114724.9A Active DE102016114724B4 (de) | 2016-03-25 | 2016-08-09 | Verfahren zum Ausbilden von Gräben mit unterschiedlichen Tiefen und Vorrichtung |
Country Status (2)
Country | Link |
---|---|
US (2) | US11348830B2 (de) |
DE (1) | DE102016114724B4 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10957589B2 (en) * | 2017-11-30 | 2021-03-23 | Mediatek Inc. | Self-aligned contact and method for forming the same |
TWI771167B (zh) * | 2021-08-26 | 2022-07-11 | 南亞科技股份有限公司 | 半導體元件的製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020155700A1 (en) | 2001-04-24 | 2002-10-24 | Tai-Ju Chen | Method of forming a damascene structure |
US20130119474A1 (en) | 2011-11-14 | 2013-05-16 | Richard T. Schultz | Trench silicide and gate open with local interconnect with replacement gate process |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20000056461A (ko) | 1999-02-22 | 2000-09-15 | 김영환 | 비트 패턴을 이용한 보코더 및 시스템 경로 테스트 방법 |
KR100363556B1 (ko) | 2000-04-24 | 2002-12-05 | 삼성전자 주식회사 | 콘택 플러그와 상부 배선을 갖는 반도체 장치의 배선 구조체 및 그 제조방법 |
KR100538098B1 (ko) | 2003-08-18 | 2005-12-21 | 삼성전자주식회사 | 개선된 구조적 안정성 및 향상된 캐패시턴스를 갖는캐패시터를 포함하는 반도체 장치 및 그 제조 방법 |
KR100673884B1 (ko) | 2003-09-22 | 2007-01-25 | 주식회사 하이닉스반도체 | 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법 |
US7129171B2 (en) | 2003-10-14 | 2006-10-31 | Lam Research Corporation | Selective oxygen-free etching process for barrier materials |
US7125792B2 (en) | 2003-10-14 | 2006-10-24 | Infineon Technologies Ag | Dual damascene structure and method |
KR100585007B1 (ko) | 2003-10-23 | 2006-05-29 | 주식회사 하이닉스반도체 | 미세 패턴 형성이 가능한 반도체 장치 제조 방법 |
TWI245362B (en) | 2004-03-10 | 2005-12-11 | Nanya Technology Corp | Method of fabricating semiconductor device |
US7037774B1 (en) | 2004-10-21 | 2006-05-02 | Integrated Device Technology, Inc. | Self-aligned contact structure and process for forming self-aligned contact structure |
KR100629269B1 (ko) | 2004-11-05 | 2006-09-29 | 삼성전자주식회사 | 라인 패턴의 측부에 트랜치를 갖는 반도체 장치들 및 그형성방법들 |
JP5134193B2 (ja) | 2005-07-15 | 2013-01-30 | 株式会社東芝 | 半導体装置及びその製造方法 |
US7667271B2 (en) | 2007-04-27 | 2010-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin field-effect transistors |
US7910453B2 (en) | 2008-07-14 | 2011-03-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Storage nitride encapsulation for non-planar sonos NAND flash charge retention |
JP2010027870A (ja) | 2008-07-18 | 2010-02-04 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
KR101469098B1 (ko) | 2008-11-07 | 2014-12-04 | 삼성전자주식회사 | 반도체 메모리 소자의 커패시터 형성방법 |
US8310013B2 (en) | 2010-02-11 | 2012-11-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of fabricating a FinFET device |
US8399931B2 (en) | 2010-06-30 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Layout for multiple-fin SRAM cell |
US8729627B2 (en) | 2010-05-14 | 2014-05-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel integrated circuit devices |
US8765585B2 (en) | 2011-04-28 | 2014-07-01 | International Business Machines Corporation | Method of forming a borderless contact structure employing dual etch stop layers |
US8816444B2 (en) | 2011-04-29 | 2014-08-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | System and methods for converting planar design to FinFET design |
US8466027B2 (en) | 2011-09-08 | 2013-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicide formation and associated devices |
US8723272B2 (en) | 2011-10-04 | 2014-05-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET device and method of manufacturing same |
US8377779B1 (en) | 2012-01-03 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of manufacturing semiconductor devices and transistors |
US8735993B2 (en) | 2012-01-31 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET body contact and method of making same |
US20130214364A1 (en) | 2012-02-16 | 2013-08-22 | International Business Machines Corporation | Replacement gate electrode with a tantalum alloy metal layer |
US8785285B2 (en) | 2012-03-08 | 2014-07-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacture thereof |
KR101923120B1 (ko) | 2012-03-21 | 2018-11-28 | 삼성전자 주식회사 | 반도체 소자 및 이의 제조 방법 |
US8716765B2 (en) | 2012-03-23 | 2014-05-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure of semiconductor device |
US8860148B2 (en) | 2012-04-11 | 2014-10-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for FinFET integrated with capacitor |
JP2014011384A (ja) | 2012-07-02 | 2014-01-20 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
US8736056B2 (en) | 2012-07-31 | 2014-05-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Device for reducing contact resistance of a metal |
KR101927992B1 (ko) | 2012-08-31 | 2018-12-12 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
US8823065B2 (en) | 2012-11-08 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure of semiconductor device |
US9105490B2 (en) | 2012-09-27 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure of semiconductor device |
US8772109B2 (en) | 2012-10-24 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for forming semiconductor contacts |
US9236300B2 (en) | 2012-11-30 | 2016-01-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact plugs in SRAM cells and the method of forming the same |
US8722109B1 (en) | 2013-03-12 | 2014-05-13 | Abdul-Wahab Fahad Al-Shemmeri | Composition comprising plant extracts and essential oils |
JP2015103708A (ja) | 2013-11-26 | 2015-06-04 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置およびその製造方法 |
US9165838B2 (en) | 2014-02-26 | 2015-10-20 | Taiwan Semiconductor Manufacturing Company Limited | Methods of forming low resistance contacts |
US9263294B2 (en) | 2014-05-08 | 2016-02-16 | United Microelectronics Corp. | Method of forming semiconductor device |
US9679812B2 (en) | 2014-07-24 | 2017-06-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device with self-aligned contact |
US9589833B1 (en) * | 2015-09-10 | 2017-03-07 | International Business Machines Corporation | Preventing leakage inside air-gap spacer during contact formation |
US9627316B1 (en) * | 2015-12-15 | 2017-04-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Field effect transistor devices having interconnect structures and manufacturing method thereof |
US9741812B1 (en) * | 2016-02-24 | 2017-08-22 | International Business Machines Corporation | Dual metal interconnect structure |
US10236350B2 (en) * | 2016-03-11 | 2019-03-19 | Globalfoundries Inc. | Method, apparatus and system for a high density middle of line flow |
US10014255B2 (en) * | 2016-03-14 | 2018-07-03 | International Business Machines Corporation | Contacts having a geometry to reduce resistance |
US20170271512A1 (en) * | 2016-03-21 | 2017-09-21 | International Business Machines Corporation | Liner-less contact metallization |
US9779984B1 (en) | 2016-03-25 | 2017-10-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of forming trenches with different depths |
-
2016
- 2016-08-09 DE DE102016114724.9A patent/DE102016114724B4/de active Active
-
2020
- 2020-12-07 US US17/114,174 patent/US11348830B2/en active Active
-
2022
- 2022-05-27 US US17/827,480 patent/US11682579B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020155700A1 (en) | 2001-04-24 | 2002-10-24 | Tai-Ju Chen | Method of forming a damascene structure |
US20130119474A1 (en) | 2011-11-14 | 2013-05-16 | Richard T. Schultz | Trench silicide and gate open with local interconnect with replacement gate process |
Also Published As
Publication number | Publication date |
---|---|
US20210090943A1 (en) | 2021-03-25 |
US11682579B2 (en) | 2023-06-20 |
DE102016114724A1 (de) | 2017-09-28 |
US11348830B2 (en) | 2022-05-31 |
US20220293461A1 (en) | 2022-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102016114705B4 (de) | Ätzstoppschicht für Halbleiter-Bauelemente | |
DE102018104654B4 (de) | Doppelte metalldurchkontaktierung für übergangswiderstand | |
DE102015114790B4 (de) | Verfahren und Struktur für eine Halbleitervorrichtung mit einer Gatespacer-Schutzschicht | |
DE102017207873B4 (de) | Verfahren zum Bilden eines Luftspalts für eine Halbleitervorrichtung | |
DE102015112267B4 (de) | Verfahren und struktur für finfet | |
DE102012025824B4 (de) | FinFET-Vorrichtung und Verfahren zum Herstellen einer FinFET-Vorrichtung | |
CN107230702B (zh) | 半导体器件及其制造方法 | |
DE102015113250B4 (de) | Struktur und verfahren zum ausbilden einer halbleitervorrichtungsstruktur | |
DE102013108147B4 (de) | Verfahren und Struktur für vertikalen Tunnel-Feldeffekttransistor und planare Vorrichtungen | |
DE102016100049A1 (de) | Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess | |
DE102019124526B4 (de) | Designprozess für ein Herstellungsverfahren eines Halbleiterbauelements | |
DE102015114904A1 (de) | Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur | |
DE102017117942A1 (de) | Multi-Gate-Vorrichtung und Herstellungsverfahren dafür | |
DE102015116912A1 (de) | Halbleiterstruktur und Verfahren zum Herstellen von dieser | |
DE102019116730A1 (de) | Teilweise barrierefreie durchkontaktierungen für kobaltbasierte verbindungen und verfahren zu deren herstellung | |
US10943828B2 (en) | Residue-free metal gate cutting for fin-like field effect transistor | |
DE102017120267B4 (de) | Verfahren zur herstellung von source/drain-kontakten in halbleitervorrichtungen | |
DE102020109494B3 (de) | Geschnittene metallgate-befüllung mit lücke | |
DE102019116606A1 (de) | Multi-gate-vorrichtung und zugehörige verfahren | |
DE102020130156A1 (de) | Halbleitervorrichtung und verfahren der herstellung davon | |
DE102019103422A1 (de) | Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen | |
DE102020104621A1 (de) | Halbleitervorrichtung mit einem cut-metallgate und ein herstellungsverfahren | |
DE102019126565A1 (de) | Mehrfachgatevorrichtung und zugehörige verfahren | |
DE102021108885A1 (de) | Bilden von esd-bauelementen unter verwendung von multigatekompatiblen prozessen | |
DE102020131140A1 (de) | Gateisolierungsstruktur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |