DE112006002952B4 - Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern - Google Patents

Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern Download PDF

Info

Publication number
DE112006002952B4
DE112006002952B4 DE112006002952T DE112006002952T DE112006002952B4 DE 112006002952 B4 DE112006002952 B4 DE 112006002952B4 DE 112006002952 T DE112006002952 T DE 112006002952T DE 112006002952 T DE112006002952 T DE 112006002952T DE 112006002952 B4 DE112006002952 B4 DE 112006002952B4
Authority
DE
Germany
Prior art keywords
substrate
layer
forming
material layer
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE112006002952T
Other languages
English (en)
Other versions
DE112006002952T5 (de
Inventor
O Sung Kwon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE112006002952T5 publication Critical patent/DE112006002952T5/de
Application granted granted Critical
Publication of DE112006002952B4 publication Critical patent/DE112006002952B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/90—MOSFET type gate sidewall insulating spacer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Verfahren zur Herstellung einer Halbleiteranordnung (250) mit den Schritten:
Bereitstellen eines Substrats (202);
Ausbilden zumindest einer Struktur (204) über dem Substrat (202), wobei die zumindest eine Struktur (204) eine obere Oberfläche und Seitenwände hat;
Ausbilden einer ersten Materialschicht (212) über der zumindest einen Struktur (204) und über dem Substrat (202), wobei die erste Materialschicht (212) ein erstes Material umfasst;
Entfernen der ersten Materialschicht (212) oberhalb des Substrats (202) und oberhalb der oberen Oberfläche der zumindest einen Struktur (204), wodurch die erste Materialschicht (212) über den Seitewänden der zumindest einen Struktur (202) zurückgelassen wird;
Ausbilden einer zweiten Materialschicht (216) über dem Substrat (202), der zumindest einen Struktur (204) und der ersten Materialschicht (212), wobei die zweite Materialschicht (216) ein zweites Material umfasst;
Ausbilden einer dritten Materialschicht (218) über der zweiten Materialschicht (216), wobei die dritte Materialschicht (218) das erste Material umfasst;
Entfernen zumindest der...

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich allgemein auf die Herstellung von Halbleiteranordnungen und insbesondere auf das Ausbilden von Isolierabstandsstücken an Seitenwänden von Strukturen von Halbleiteranordnungen.
  • Hintergrund
  • Halbleiteranordnungen werden bei einer Vielzahl elektronischer Anwendungen verwendet, wie z. B. Personalcomputern, Mobiltelefonen, Digitalkameras und anderem elektronischen Zubehör. Halbleiteranordnungen werden typischerweise hergestellt durch die sequenzielle Abscheidung von isolierenden (oder dielektrischen), leitenden und halbleitenden Materialschichten über einem Halbleitersubstrat, wobei durch die Strukturierung der verschiedenen Schichten mittels Lithografie Schaltungsbauteile und -elemente ausgebildet werden.
  • Ein Transistor ist ein Element, welches in Halbleiteranordnungen beträchtliche Verwendung findet. In einer einzigen integrierten Schaltung (IC) können beispielsweise Millionen von Transistoren sein. Eine bei der Herstellung von Halbleiteranordnungen verbreitete Art von Transistor ist ein Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET, Metal Oxide Semiconductor Field Effect Transistor). Transistoren von Halbleiteranordnungen werden typischerweise durch Abscheiden eines Gatedielektrikummaterials über einem Substrat und Abscheiden eines Gatematerials über dem Gatedielektrikummaterial ausgebildet. Das Gatematerial und das Gatedielektrikummaterial werden unter Verwendung von Lithografietechniken strukturiert, und Dotierstoffe werden in das Substrat in der Nähe des Gates und des Gatedielektrikums zum Ausbilden von Source- und Draingebieten implantiert.
  • Seitenwandabstandsstücke werden typischerweise an den Seitenwänden des Gate und des Gatedielektrikums entweder bevor, nachdem oder sowohl bevor als auch nachdem die Dotierstoffe in das Substrat implantiert werden, ausgebildet. Seitenwandabstandsstücke umfassen typischerweise Siliziumnitrid, und werden üblicherweise durch Abscheiden einer Schicht von Siliziumnitrid über dem Gate, dem Gatedielektrikum und freiliegenden Teilbereichen des Substrats, und Ätzen der Schicht von Siliziumnitrid zum Entfernen der Schicht von Siliziumnitrid von der oberen Oberfläche des Gates und von oberhalb der oberen Oberfläche des Substrats ausgebildet, wobei jedoch das auf den Seitenwänden des Gate und des Gatedielektrikums angeordnetes Siliziumnitrid zurückgelassen wird, wodurch ein Nitridabstandsstück ausgebildet wird.
  • Ein Steuern der Dicke und Breite von Nitridseitenwandabstandsstücken ist schwierig. Das Ausbilden von einheitlichen Seitenwandabstandsstücken quer über eine Oberfläche einer Halbleiteranordnung ist in einigen Anwendungen ein Schlüsselfaktor um eine einheitliche Anordnungsleistungsfähigkeit zu erzielen.
  • Folglich besteht ein Bedarf an verbesserten Verfahren zum Ausbilden von Isolierabstandsstücken für Merkmale von Halbleiteranordnungen.
  • Aus der US 2005/0118769 A1 ist die Verwendung von drei Abstandsstücken bekannt, um ein allmähliches Dotierprofil und silizidierte Bereiche zu erzeugen. Aus der US 2005/0142760 A1 ist ein Prozess mit zwei Schichten, einem Abstandsstück und einer Opferschicht bekannt. Ein Silizid wird hergestellt, nachdem die Opferschicht entfernt worden ist.
  • Zusammenfassung der Erfindung
  • Diese und andere Probleme werden allgemein durch bevorzugte Ausführungsbeispiele der vorliegenden Erfindung, welche neue Verfahren zum Ausbilden von Abstandsstücken auf Strukturen von Halbleiteranordnungen bereitstellt, gelöst oder umgangen und technische Vorteile werden allgemein erzielt.
  • In Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung beinhaltet eine Halbleiteranordnung ein Werkstück mit zumindest einem über dem Werkstück angeordneten Merkmal. Ein erstes Abstandsstück wird an Seitenwänden des zumindest einen Merkmals angeordnet, wobei das erste Abstandsstück ein erstes Material umfasst. Ein erster Liner wird über dem ersten Abstandsstück und über einem Teilbereich des Werkstücks in der Nähe des ersten Abstandsstücks angeordnet, wobei der erste Liner das erste Material umfasst. Ein zweites Abstandsstück wird über dem ersten Liner angeordnet, wobei das zweite Abstandsstück ein zweites Material umfasst. Ein zweiter Liner wird über dem zweiten Abstandsstück angeordnet, wobei der zweite Liner das erste Material umfasst.
  • Das Vorangegangene hat die Merkmale und technischen Vorteile von Ausführungsbeispielen der vorliegenden Erfindung eher breit umrissen, damit die folgende ausführliche Beschreibung der Erfindung besser verstanden werden kann. Zusätzliche Merkmale und Vorteile von Ausführungsbeispielen der Erfindung, welche den Gegenstand der Ansprüche der Erfindung darstellen, werden nachfolgend beschrieben.
  • Kurzbeschreibung der Zeichnungen
  • Für ein besseres Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die nachfolgende Beschreibung im Zusammenhang mit den begleitenden Zeichnungen Bezug genommen, in welchen:
  • 1 bis 3 Querschnittansichten einer Halbleiteranordnung zu verschiedenen Stadien der Herstellung in Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigen, wobei Nitridabstandsstücke an Seitenwänden von Merkmalen einer Halbleiteranordnung unter Verwendung eines ”Pull-Back”-Verfahrens ausgebildet werden;
  • 4 bis 8 eine Halbleiteranordnung zu verschiedenen Stadien der Herstellung in Übereinstimmung mit einem weitere bevorzugten Ausführungsbeispiel der vorliegenden Erfindung zeigen, wobei ein Oxidliner zum Steuern der Breite eines Nitridabstandsstücks an den Seitenwänden von Merkmalen verwendet wird; und
  • 9 eine in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung hergestellte Transistoranordnung zeigt.
  • Übereinstimmende Ziffern und Symbole der verschiedenen Figuren beziehen sich im Allgemeinen, sofern nicht anders gekennzeichnet, auf übereinstimmende Teile. Die Figuren wurden gezeichnet, um die relevanten Aspekte der bevorzugten Ausführungsbeispiele klar darzustellen, und sind nicht notwendigerweise maßstabsgerecht gezeichnet.
  • Detaillierte Beschreibung beispielhafter Ausführungsbeispiele
  • Die vorliegende Erfindung wird mit Bezug auf bevorzugte Ausführungsbeispiele in einem spezifischen Zusammenhang beschrieben, nämlich einem Verfahren zum Ausbilden von Abstandsstücken (spacer) an Seitenwänden eines Gates und Gatedielektrikums einer Transistoranordnung mit einem Einzelgate. Ausführungsbeispiele der vorliegenden Erfindung können jedoch ebenso beispielsweise für andere auf Halbleiteranordnungen ausgebildete Strukturen verwendet werden, wie z. B. Teilbereiche von Kondensatoren, Dioden, Leitbahnen oder leitenden Merkmalen, Speicherzellen, Transistoren mit mehreren Gates, wie z. B. FinFETs oder dreifach-Gate FETs, oder andere Anordnungen mit einer Topografie, die aus einem auf Seitenwänden eine Struktur ausgebildeten Isolierabstandsstück einen Nutzen ziehen würde.
  • In einigen Halbleiteranordnungen kann die teilweise oder vollständige Entfernung des Nitridabstandsstücks nach Implantationsprozessen erforderlich sein, um die Anordnungsleistungsfähigkeit durch das, was vom Fachmann als ”Beanspruchungseffekt” bezeichnet wird, zu steigern. Jedoch kann das Entfernen von Nitridmaterial dazu führen, dass die Kanten des Nitridmaterials nicht glatt sind und eine Dicke und Breite aufweisen, die von Merkmal zu Merkmal quer über eine Oberfläche eines Wafers variiert. Beispielsweise kann es in Halbleiteranordnungen, die sowohl verschachtelte Merkmale als auch vereinzelte Merkmale haben, eine große Variation in der Dicke und Breite von Abstandsstücken, die auf verschachtelten Merkmalen ausgebildet sind, verglichen mit der Dicke und Breite von auf vereinzelten Merkmalen ausgebildeten Abstandsstücken geben.
  • Ein bevorzugtes Ausführungsbeispiel eines Verfahrens zum Ausbilden eines Isolierabstandsstücks an einer Seitenwand eines Transistor-Gates wird zunächst beschrieben. 1 bis 3 zeigen Querschnittansichten einer Halbleiteranordnung 100 zu verschiedenen Stadien der Herstellung, wobei Abstands stücke an Seitenwänden von Merkmalen der Halbleiteranordnung 100 unter Verwendung eines ”Pull-Back”-Verfahrens ausgebildet werden. Nun Bezug nehmend auf 1 ist dort ein Substrat 102 gezeigt, das einen Halbleiterwafer mit einem darauf ausgebildeten Merkmal 104 umfasst. Das Struktur bzw. Teil 104 kann ein Gatedielektrikum und ein (nicht gezeigtes) Gatematerial, das über dem Gatedielektrikum angeordnet ist, umfassen.
  • Zum Ausbilden des Abstandsstücks an den Seitenwänden des Merkmals 104 wird eine Schicht von Siliziumdioxid 106 über dem Substrat 102 und dem Merkmal 104 abgeschieden. Ein anisotroper Ätzprozess 107 wird verwendet, um vorrangig die Schicht von Siliziumdioxid 106 von oberen Oberflächen des Merkmals 104 und des Substrats 102 wegzuätzen, wodurch wie in 2 gezeigt, ein an den Seitenwänden des Merkmals 104 angeordnetes erstes Abstandsstück 106 zurückgelassen wird.
  • Eine dünne Schicht von Siliziumdioxid 108 wird, wie in 2 gezeigt, über der oberen Oberfläche des Merkmals 104, freiliegenden Oberflächen des Substrats 102 und über den ersten Abstandsstücken 106 ausgebildet. Die dünne Schicht von Siliziumdioxid 108 umfasst einen Oxidliner.
  • Eine Schicht von Siliziumnitrid 110 wird, ebenfalls in 2 gezeigt, über der dünnen Schicht von Siliziumdioxid 108 abgeschieden. Die Schicht von Siliziumnitrid 110 kann eine Dicke d1, wie abgeschieden, von beispielsweise ungefähr 35 nm (350 Angström) umfassen.
  • Die Schicht von Siliziumnitrid 110 wird, wie in 2 gezeigt, unter Verwendung eines anisotropen Ätzprozesses 109 geätzt. Ein Teilbereich der Schicht von Siliziumnitrid 110 wird nach dem anisotropen Ätzprozess 109 an den Seitenwänden des Merkmals 104 über der dünnen Schicht von Siliziumdioxid 108 verbleibend zurückgelassen, wodurch ein zweites Abstandsstück 110, wie in 3 gezeigt, über der dünnen Schicht von Siliziumdioxid 108 an den Seitenwänden der Struktur 104 ausgebildet wird. Die dünne Schicht von Siliziumdioxid 108 kann beispielsweise ebenso von der oberen Oberfläche des Substrats 102 und des Merkmals 104 entweder als ein Teil des anisotropen Ätzprozesses 109 oder unter Verwendung eines separaten Ätzprozesses entfernt werden.
  • Nachdem das erste Abstandsstück 106, der Oxidliner 108 und das zweite Abstandsstück 110 ausgebildet sind, kann der freiliegende Teilbereich des Werkstücks 102 mit einer Dotierstoffart zum Ausbilden (nicht gezeigter) Source- und Draingebiete des Transistors implantiert werden. Die Halbleiteranordnung 100 kann ebenso silizidiert werden, beispielsweise zum Ausbilden von Silizid auf den Source- und Draingebieten (z. B. innerhalb des Substrats 102 in der Nähe der Struktur 104) und zum Ausbilden von Silizid auf dem Gate der Struktur 104.
  • Entweder vor oder nach dem Dotierstoffart-Implantationsprozess und/oder Silizidierungsprozess wird ein isotroper Ätzprozess 111 verwendet, um, wie in 3 gezeigt, die Größe des zweiten Abstandsstücks 110 zu reduzieren. Der isotrope Ätzprozess 111 umfasst einen ”Pull-Back”-Prozess. Die Breite d2 des zweiten Abstandsstücks 110 ist kritisch, weil die Größe der Source- und Draingebiete in der Nähe des zweiten Abstandsstücks 110 häufig beispielsweise von der Breite d2 des zweiten Abstandsstücks 110 abhängen. Die Menge an Nitrid, beispielsweise die Breite d2 des zweiten Abstandsstücks 110 beeinflusst ebenso die Beanspruchung von Polysilizium, das z. B. die Struktur bzw. das Merkmal 104 umfassen kann.
  • Im folgenden werden Strukturen auch „Merkmale” genannt.
  • Das in den 1 bis 3 dargestellte Verfahren zum Ausbilden von Seitenwandabstandsstücken ist ein weniger bevorzugtes Ausführungsbeispiel, weil es schwierig ist, die Breite d2 des zweiten Abstandsstücks 110 unter Verwendung dieses Verfahrens zu steuern, insbesondere für Halbleiteranordnungen 100, die beispielsweise in einigen Gebieten vereinzelte Merkmale 104 und in anderen Gebieten dichter angeordnete Merkmale 104 auf weisen können. Um für alle Transistoren auf einem einzelnen Halbleiterplättchen einheitliche Betriebsparameter und Anordnungsleistungsfähigkeit zu haben, sollten die Source- und Draingebiete beispielsweise die gleiche Größe haben, und die Beanspruchungseffekte auf die Merkmale 104 sollten die gleichen sein, und folglich müssen die Abstandsstücke 110 die gleiche Größe haben. Jedoch tendieren beispielsweise vereinzelte Merkmale 104 aufgrund des Ätzprozesses, der verwendet wird, um das zweite Abstandsstück 110 zurückzuziehen (pull-back), dazu, Abstandsstücke 110 aufzuweisen, die breiter sind als die Abstandsstücke 110 von dicht angeordneten Merkmalen 104.
  • Ein anderes Problem des in den 1 bis 3 gezeigten weniger bevorzugten Verfahrens zum Ausbilden eines Abstandsstücks an Seitenwänden des Merkmals 104 ist, dass die Kanten des zweiten Abstandsstücks 110 gezackt und rau werden, und die Dicke des zweiten Abstandsstücks 110 nicht stabil sein kann. Ein Abstandsstück 110 mit einer nicht glatten Oberfläche und/oder nicht stabilen Dicke ist nicht wünschenswert, weil die Beanspruchungseffekte auf das Merkmal 104 durch die Dicke des zweiten Abstandsstück 110 nach dem ”Pull-Back”-Ätzprozess nachteilig beeinflusst werden, und außerdem die Breite des Abstandsstücks 110 nicht vorhersagbar ist.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung stellen gut-gesteuerte Verfahren zum Ausbilden von Seitenwandabstandsstücken auf Merkmalen von Halbleiteranordnungen bereit. Die Abstandsstücke haben eine glatte Oberfläche, eine stabile Dicke quer über eine Oberfläche eines Werkstücks und haben ebenso eine gut-gesteuerte Breite.
  • 4 bis 8 zeigen Querschnittansichten einer Halbleiteranordnung 250 zu verschiedenen Stadien der Herstellung in Übereinstimmung mit einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. Ausführungsbeispiele der vorliegenden Erfindung erzielen technische Vorteile durch Bereitstellen eines Verfahrens zum Ausbilden von, in 8 gezeigten, Isolierabstandsstücken 206/208/212/216 für Seitenwände eines auf einer Halbleiteranordnung 250 ausgebildeten Merkmals 204, wobei die Breite der Abstandsstücke 206/208/212/216 gut-gesteuert ist, und die Oberflächen glatt sind. Um allgemein ein bevorzugtes Verfahren eines Ausführungsbeispiels der vorliegenden Erfindung zusammenzufassen, wird ein erster Teilbereich 212 eines Nitridabstandsstücks, wie in den 4 und 5 gezeigt, ausgebildet und ein Oxidliner 216 wird, wie in 6 gezeigt, über dem ersten Teilbereich 212 des Nitridabstandsstücks abgeschieden. Ein zweiter Teilbereich 218 eines Nitridabstandsstücks wird, wie in den 6 und 7 gezeigt, über dem Oxidliner 216 ausgebildet. Nachdem andere Prozessierungsschritte, wie z. B. Silizidierung und/oder Implantation von Dotierstoffarten, oder Ausheilprozesse, durchgeführt sind, wird der zweite Teilbereich 218 des Nitridabstandsstücks entfernt. Der Oxidliner 216 zwischen den zwei Teilbereichen 212 und 218 des Nitridabstandsstücks wird verwendet, um die Breite des Nitridabstandsstücks 212 (z. B. des ersten Teilbereichs 212 des Nitridabstandsstücks, der in der Struktur 250 verbleibend zurückgelassen ist) an den Seitenwänden von Merkmalen 204 zu steuern.
  • Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung wird nachfolgend detailliert beschrieben werden. Nun Bezug nehmend auf 4 ist dort zunächst eine ein Werkstück 202 beinhaltende Halbleiteranordnung 250 in einer Querschnittansicht gezeigt. Das Werkstück 202 kann ein Halbleitersubstrat beinhalten, das beispielsweise durch eine Isolierschicht bedecktes Silizium oder andere Halbleitermaterialien umfasst. Das Werkstück 202 kann ebenso andere, nicht gezeigte, aktive Komponenten oder Schaltungen beinhalten. Das Werkstück 202 kann beispielsweise Siliziumoxid über einkristallinem Silizium umfassen. Das Werkstück 202 kann andere leitende Schichten oder andere Halbleiterelemente, wie z. B. Transistoren, Dioden, usw. beinhalten. Verbundhalbleiter, wie z. B. GaAs, InP, Si/GE oder SiC können anstelle von Silizium verwendet werden. Das Werkstück 202 kann ebenso beispielsweise ein Silizium-auf-Isolator (SOI, Silicon-on-Insulator) Substrat umfassen.
  • Ein Merkmal 204 mit Seitenwänden wird über dem Werkstück 202 ausgebildet. Beispielsweise können ein oder mehrere Materialschichten über dem Werkstück 202 abgeschieden werden, und die Materialschicht oder -schichten werden dann unter Verwendung von Lithografie zum Ausbilden des Merkmals 204 strukturiert. In einem Ausführungsbeispiel, wobei die Halbleiteranordnung 250 beispielsweise einen Transistor umfasst, umfasst das Merkmal 204 z. B. ein Gatedielektrikum und ein über dem Gatedielektrikum angeordnetes Gate, was nachfolgend hierin mit Bezug auf 9 beschrieben werden wird. Alternativ kann das Merkmal 204 ebenso z. B. einen Teilbereich von anderen Arten von elektrischen Anordnungen, wie z. B. einen Teilbereich einer Leitbahn, eines Kondensators, einer Diode, einer Speicherzelle, eines Einzelgate-Transistors, eines Transistors mit mehreren Gates oder anderer Elemente umfassen. Das Merkmal 204 hat vorzugsweise, wie gezeigt, eine Topografie, die über eine obere Oberfläche des Werkstücks 202 hinaus reicht, und hat folglich freiliegende Seitenwände. Obwohl in den Figuren nur ein Merkmal 204 gezeigt ist, kann es beispielsweise ein oder mehrere Merkmale 204 quer über der Oberfläche des Werkstücks 202 geben, die gleichzeitig oder in separaten Prozessierungsschritten ausgebildet sind.
  • Eine Querschnittansicht des Merkmals 204 ist in den Figuren gezeigt. Das Merkmal 204 umfasst eine dreidimensionale Struktur; beispielsweise erstreckt sich das Merkmal 204 in die Zeichnung hinein und aus dieser heraus. Eine Querschnittansicht des Merkmals 204 in die Zeichnung hinein und aus dieser heraus kann beispielsweise ein Quadrat, eine Ellipse, Kreise oder ein Rechteck umfassen, obwohl das Merkmal 204 alternativ andere Formen umfassen kann.
  • Ein erstes Abstandsstück 206 wird an den Seitenwänden des Merkmals 204 ausgebildet. Das erste Abstandsstück 206 umfasst vorzugsweise ein erstes Material. Das erste Material des ersten Abstandsstücks 206 umfasst vorzugsweise ein Oxidmaterial, und in einem bevorzugten Ausführungsbeispiel umfasst das erste Material des ersten Abstandsstücks 206 vorzugsweise Siliziumdioxid (SiO2), obwohl das erste Abstandsstück 206 alternativ andere Materialien umfassen kann. Das erste Abstandsstück 206 umfasst vorzugsweise eine Dicke von ungefähr 15 nm (150 Angström) oder weniger, obwohl das erste Abstandsstück 206 alternativ andere Abmessungen umfassen kann. Das erste Abstandsstück 206 wird hierin auch als eine erste Oxidschicht und eine vierte Materialschicht (z. B. in den Ansprüchen) bezeichnet. Das erste Abstandsstück 206 wird, obwohl es in den Ansichten des Merkmals 204 beispielsweise nicht gezeigt ist, an allen Seitenwänden des Merkmals 204, z. B. an der Vorderseite und Rückseite des Merkmals 204, wie in den Zeichnungen gesehen, ausgebildet.
  • Das erste Abstandsstück 206 wird vorzugsweise durch eine konforme Abscheidung eines Materials ausgebildet, und ein anisotroper Ätzprozess wird verwendet, um das Material des ersten Abstandsstücks 206 oberhalb der oberen Oberfläche des Werkstücks 202 und der oberen Oberfläche des Merkmals 204 zu entfernen. Beispielsweise wird in einem Ausführungsbeispiel das erste Abstandsstück 206 durch Abscheiden einer Schicht von Siliziumdioxid von 15 nm (150 Angström) oder weniger und unter Verwendung eines anisotropen Ätzprozesses zum Entfernen des Materials des ersten Abstandsstücks 206 von den oberen Oberflächen des Werkstücks 202 und des Merkmals 204 ausgebildet. Das Material des ersten Abstandsstücks 206 kann beispielsweise durch chemische Gasphasenabscheidung (CVD, Chemical Vapor Deposition), Atomlagenabscheidung (ALD, Atomic Layer Deposition), metallorganische chemische Gasphasenabscheidung (MOCVD, Metal Organic Chemical Vapor Deposition), physikalische Gasphasenabscheidung (PVD, Physical Vapor Deposition) oder Dampfstrahlabscheidung (JVD, Jet Vapor Deposition) abgeschieden werden, obwohl das Material des ersten Abstandsstücks 206 alternativ unter Verwendung anderer geeigneter Abscheidetechniken abgeschieden werden kann. Das Material des ersten Abstandsstücks 206 kann, wie abgeschieden, beispielsweise im Wesentlichen konform sein. Der anisotrope Ätzprozess zum Ausbilden des ersten Abstandsstücks 206 umfasst vorzugsweise z. B. ein C, H, F, O oder Kombinationen davon beinhaltendes Gas, obwohl alternativ andere Verfahren und Chemie ebenso verwendet werden können.
  • Das erste Abstandsstück 206 kann, wie gezeigt, nach dem anisotropen Ätzprozess an dem Boden in der Nähe des Werkstücks 202 dicker sein als an dem oberen Ende des Merkmals 204. Das erste Abstandsstück 206 kann aufgrund des gerichteten Ätzens des anisotropen Ätzprozesses bis leicht unter die obere Oberfläche des Merkmals 204 zurückgesetzt sein, z. B. um ein paar 0,1 Nanometer oder ein paar Nanometer (ein paar Angström oder ein paar zig Angström). Nach dem anisotropen Ätzprozess umfasst das erste Abstandsstück 206 vorzugsweise eine Dicke in der Nähe des Werkstücks 202 von beispielsweise ungefähr 15 nm (150 Angström) oder weniger und umfasst in einem weiteren Ausführungsbeispiel vorzugsweise eine Dicke von ungefähr 5 nm (50 Angström) oder weniger.
  • Als Nächstes wird, wie in 4 gezeigt, ein erster Liner 208 über dem ersten Abstandsstück 206 und den freiliegenden oberen Oberflächen des Werkstücks 202 und des Merkmals 204 ausgebildet. Der erste Liner 208 wird hierin ebenso als eine zweite Oxidschicht und eine fünfte Materialschicht (z. B. in den Ansprüchen) bezeichnet. Der erste Liner 208 umfasst in einem Ausführungsbeispiel vorzugsweise das erste Material, welches das erste Abstandsstück 206 umfasst. Der erste Liner 208 umfasst in einem Ausführungsbeispiel vorzugsweise z. B. eine im Wesentlichen konforme Abscheidung von ungefähr 5 nm (50 Angström) oder weniger von Siliziumdioxid. Der erste Liner 208 kann beispielsweise unter Verwendung einer ähnlichen Abscheidetechnik, wie für die Abscheidung des Materials des ersten Abstandsstück 206 beschrieben, abgeschieden werden.
  • Ein zweites Abstandsstück 212 wird, wie in den 4 und 5 gezeigt, über dem ersten Liner 208 über zumindest den Seitenwänden des Merkmals 204 ausgebildet. Das zweite Abstandsstück 212 wird hierin ebenso als ein erster Teilbereich eines Nitridabstandsstücks (z. B. voranstehend in dem Abschnitt Detaillierte Beschreibung beispielhafter Ausführungsformen) oder als eine erste Materialschicht oder eine erste Nitridschicht (z. B. in den Ansprüchen) bezeichnet.
  • Zum Ausbilden des zweiten Abstandsstücks 212 wird zuerst, wie in 4 gezeigt, ein Material des zweiten Abstandsstücks 212 über dem ersten Liner 208 abgeschieden. Das Material des zweiten Abstandsstücks 212 umfasst vorzugsweise z. B. ein Material, das selektiv zu dem Material des ersten Liners 208 und des ersten Abstandsstücks 206 geätzt werden kann. Das Material des zweiten Abstandsstücks 212 umfasst in einem Ausführungsbeispiel ein zweites Material, wobei das zweite Material von dem ersten Material des ersten Liners 208 und des ersten Abstandsstücks 206 verschieden ist.
  • Das Material des zweiten Abstandsstücks 212 umfasst vorzugsweise z. B. ein Nitridmaterial. Das Material des zweiten Abstandsstücks 212 umfasst vorzugsweise Siliziumnitrid (SixNy), das in einer Dicke von ungefähr 20 nm (200 Angström) oder weniger abgeschieden ist, obwohl das Material des zweiten Abstandsstücks 212 alternativ andere Isoliermaterialien und Abmessungen umfassen kann. Das Material des zweiten Abstandsstücks 212 kann beispielsweise durch CVD, ALD, MOCVD, PVD oder JVD abgeschieden werden, obwohl das Material des zweiten Abstandsstücks 212 alternativ unter Verwendung anderer geeigneter Abscheidetechniken abgeschieden werden kann. Das Material des zweiten Abstandsstücks 212 ist, wie in 4 gezeigt, vorzugsweise wie abgeschieden im Wesentlichen konform. Das Material des zweiten Abstandsstücks 212 umfasst vorzugs weise eine Dicke d3, die z. B. annähernd gleich oder geringfügig größer als eine gewünschte Breite des zweiten Abstandsstücks 212 nach einem anisotropen Ätzprozess 214 ist, der zum Ausbilden des zweiten Abstandsstücks 212 verwendet wird.
  • Als Nächstes wird ein anisotroper Ätzprozess 214 zum Entfernen des Materials des zweiten Abstandsstücks 212 von den oberen Oberflächen des Merkmals 204 und des Werkstücks 202 verwendet, wodurch, wie in 5 gezeigt, an den Seitenwänden des Merkmals 204 ausgebildete, zweite Abstandsstücke 212 zurückgelassen werden. Die zweiten Abstandsstücke 212 können aufgrund des gerichteten Ätzens des Prozesses des anisotropen Ätzens 214 bis leicht unter die obere Oberfläche des Merkmals 204 zurückgesetzt sein und/oder können, wie gezeigt, bis leicht unter die obere Oberfläche des ersten Abstandsstücks 206 und des ersten Liners 208, die an den Seitenwänden des Merkmals 204 ausgebildet sind, zurückgesetzt sein. Der anisotrope Ätzprozess 214 umfasst vorzugsweise z. B. ein C, H, F, O oder Kombinationen davon beinhaltendes Gas, obwohl alternativ andere Verfahren und Chemie zum Ausbilden der zweiten Abstandsstücke 212 ebenso verwendet werden können.
  • Der erste Liner 208 schützt die oberen Oberflächen des Werkstücks 202 und des Merkmals 204 während des anisotropen Ätzprozesses 214. Vorzugsweise wird, wie gezeigt, nach dem anisotropen Ätzprozess 214 zumindest die obere Oberfläche 215 des Merkmals 204 freiliegend zurückgelassen. Alternativ kann auch die Oberfläche des Werkstücks 202 nach dem anisotropen Ätzprozess 214 freiliegend zurückgelassen werden (nicht gezeigt).
  • In einigen Ausführungsbeispielen kann ein in den Figuren nicht gezeigter zusätzlicher Ätzprozess zum Entfernen des ersten Liners 208 von der oberen Oberfläche des Werkstücks 202 und der oberen Oberfläche 215 des Merkmals 204 verwendet werden. Der optionale Ätzprozess zum Entfernen des ersten Liners 208 umfasst vorzugsweise z. B. ein C, H, F, O oder Kombi nationen davon beinhaltendes Gas, obwohl alternativ andere Verfahren und Chemie ebenso verwendet werde können.
  • Die Dicke des Materials des zweiten Abstandsstücks 212 und die Zeit und Chemie des anisotropen Ätzprozesses 214 werden vorzugsweise so ausgewählt, dass das zweite Abstandsstück 212 nach dem anisotropen Ätzprozess 214 die gewünschte Dicke umfasst, die das zweite Abstandsstück 212 in dem Endprodukt behalten wird, z. B. die Dicke des in 8 gezeigten zweiten Abstandsstücks 212. Vorteilhafterweise wird in Übereinstimmung mit Ausführungsbeispielen der vorliegenden Erfindung beispielsweise ein isotroper Ätzprozess nicht zum Ausbilden des zweiten Abstandsstücks 212 verwendet.
  • Als Nächstes wird ein zweiter Liner 216, wie in 6 gezeigt, über dem zweiten Abstandsstück 212, der oberen Oberfläche 215 des Merkmals 204 und freiliegenden Teilbereichen des ersten Liners 208 oder, wenn der erste Liner 208 von oberhalb der oberen Oberfläche des Werkstücks 202 entfernt wurde, über (nicht gezeigten) freiliegenden Teilbereichen des Werkstücks 202 ausgebildet. Der zweite Liner 216 wird hierin ebenso als eine zweite Materialschicht oder eine dritte Oxidschicht (z. B. in den Ansprüchen) bezeichnet. Der zweite Liner 216 umfasst in einem Ausführungsbeispiel vorzugsweise das erste Material, welches das erste Abstandsstück 206 und der erste Liner 208 umfassen. Der zweite Liner 216 umfasst in einem Ausführungsbeispiel vorzugsweise z. B. eine im Wesentlichen konforme Abscheidung von ungefähr 5 nm (50 Angström) oder weniger von Siliziumdioxid, obwohl der zweite Liner 216 alternativ andere Materialien und Abmessungen umfassen kann. Der zweite Liner 216 kann z. B. unter Verwendung einer ähnlichen Abscheidetechnik, wie für die Abscheidung des Materials des ersten Abstandsstücks 206 beschrieben, abgeschieden werden.
  • Ein drittes Abstandsstück 218 wird, wie in den 6 und 7 gezeigt, über dem zweiten Liner 208 über zumindest den Sei tenwänden des Merkmals 204 ausgebildet. Das dritte Abstandsstück 218 wird hierin ebenso als ein zweiter Teilbereich eines Nitridabstandsstücks (z. B. voranstehend in diesem Abschnitt Detaillierte Beschreibung beispielhafter Ausführungsbeispiele) oder eine dritte Materialschicht oder eine zweite Nitridschicht (z. B. in den Ansprüchen) bezeichnet. Das dritte Abstandsstück 218 wirkt in bevorzugten Ausführungsbeispielen der vorliegenden Erfindung als ein Opferabstandsstück und wird später von der Halbleiteranordnung 250 entfernt.
  • Zum Ausbilden des dritten Abstandsstücks 218 wird zuerst ein Material des dritten Abstandsstücks 218 über dem zweiten Liner 216 abgeschieden. Das Material des dritten Abstandsstücks 218 umfasst vorzugsweise z. B. ein Material, das selektiv zu dem Material des zweiten Liners 216 geätzt werden kann. Das Material des dritten Abstandsstücks 216 umfasst in einem Ausführungsbeispiel vorzugsweise das zweite Material, welches das zweite Abstandsstück 216 umfasst, wobei das zweite Material von dem ersten Material des ersten Liners 208, des ersten Abstandsstücks 206 und des zweiten Liners 208 verschieden ist.
  • Das Material des dritten Abstandsstücks 218 umfasst vorzugsweise z. B. ein Nitridmaterial. Das Material des dritten Abstandsstücks 218 umfasst in einem Ausführungsbeispiel vorzugsweise Siliziumnitrid, das in einer Dicke von ungefähr 20 nm (200 Angström) oder weniger abgeschieden ist, obwohl das dritte Abstandsstück 218 alternativ andere Materialien und Abmessungen umfassen kann. Das Material des dritten Abstandsstücks 218 kann beispielsweise durch CVD, ALD, MOCVD, PVD oder JVD abgeschieden werden, obwohl das Material des dritten Abstandsstücks 218 alternativ unter Verwendung anderer geeigneter Abscheidetechniken abgeschieden werden kann. Das Material des dritten Abstandsstücks 218 ist, wie in 6 gezeigt, vorzugsweise wie abgeschieden im Wesentlichen konform.
  • Als Nächstes wird ein anisotroper Ätzprozess 220 zum Entfernen des Materials des dritten Abstandsstücks 218 von den oberen Oberflächen des Merkmals 204 und optional ebenso von den oberen Oberflächen des Werkstücks 202 (nicht gezeigt) verwendet, wobei, wie in 7 gezeigt, an den Seitenwänden des Merkmals 204 über dem zweiten Liner 216 ausgebildete dritte Abstandsstücke 218 zurückgelassen werden. Die dritten Abstandsstücke 218 können aufgrund des gerichteten Ätzens des Prozesses der anisotropen Ätzung 220, wie gezeigt, z. B. bis leicht unter die obere Oberfläche des Merkmals 204 zurückgesetzt sein und/oder können ebenso bis leicht unter die obere Oberfläche des ersten Abstandsstücks 206, des ersten Liners 208, des zweiten Abstandsstücks 212 und des zweiten Liners 216, die an den Seitenwänden des Merkmals 204 ausgebildet sind, zurückgesetzt sein. Der anisotrope Ätzprozess 220 umfasst vorzugsweise z. B. ein C, H, F, O oder Kombinationen davon beinhaltendes Gas, obwohl alternativ andere Verfahren und Chemie ebenso zum Ausbilden der dritten Abstandsstücke 218 verwendet werden können.
  • Der zweite Liner 216 und der erste Liner 208 schützen, wenn noch vorhanden, die oberen Oberflächen des Werkstücks 202 und des Merkmals 204 während des anisotropen Ätzprozesses 220. Vorzugsweise wird, wie gezeigt, zumindest die obere Oberfläche 215 des Merkmals 204 nach dem anisotropen Ätzprozess 220 freiliegend zurückgelassen. Alternativ kann die obere Oberfläche des Werkstücks 202 nach dem anisotropen Ätzprozess 220 ebenso freiliegend zurückgelassen werden (nicht gezeigt).
  • In einigen Ausführungsbeispielen kann ein in den Figuren nicht gezeigter zusätzlicher Ätzprozess verwendet werden, um den zweiten Liner 216 und den ersten Liner 208, sofern immer noch vorhanden, von der oberen Oberfläche des Werkstücks 202 und der oberen Oberfläche 215 des Merkmals 204 zu entfernen. Der optionale Ätzprozess zum Entfernen des zweiten Liners 216 und des ersten Liners 208 umfasst vorzugsweise z. B. ein C, H, F, O oder Kombinationen davon umfassendes Gas, obwohl alter nativ andere Verfahren und Chemie ebenso verwendet werden können.
  • In einem optionalen Schritt kann, wie in 7 gezeigt, das dritte Abstandsstück 218 unter Verwendung eines isotropen Ätzprozesses 222 zurückgezogen oder in der Größe reduziert werden. Der isotrope Ätzprozess 222 umfasst vorzugsweise z. B. ein C, H, F, O oder Kombinationen davon beinhaltendes Gas, obwohl alternativ andere Verfahren und Chemie ebenso verwendet werden können. Der optionale isotrope Ätzprozess 222 kann z. B. ungefähr 5 nm (50 Angström) oder weniger, oder ungefähr 1 nm (10 Angström) oder mehr, des Materials des dritten Abstandsstücks 218 entfernen, wodurch die Breite des dritten Abstandsstücks 218 verringert wird.
  • Die absolute Breite d4 des ersten Liners 208, des zweiten Abstandsstücks 212, des zweiten Liners 216 und des dritten Abstandsstücks 218 umfasst vorzugsweise einen vorbestimmten Abstand, der abhängig ist von den Prozessierungsschritten die als Nächstes durchgeführt werden. Wenn beispielsweise eine Dotierstoffart in das Werkstück 202 und/oder die obere Oberfläche 215 des Merkmals 204 implantiert werden wird, dann ist die Breite d4 vorzugsweise ein für die Ausbildung der auszubildenden Dotiergebiete, wie z. B. Source- und Draingebieten einer Transistoranordnung, geeigneter Betrag. Wenn ein Silizid auf dem Werkstück 202 und/oder der oberen Oberfläche 215 des Merkmals 204 ausgebildet werden wird, dann ist die Breite d4 vorzugsweise ein für das Ausbilden der auszubildenden Silizid-Gebiete geeigneter Betrag. Ob irgendwelche Ausheilprozesse (anneal) durchgeführt werden oder nicht, kann beispielsweise ebenfalls ein Faktor beim Bestimmen der Breite d4 sein.
  • Vorzugsweise umfasst in einem Ausführungsbeispiel die Breite d4 einen Betrag, der z. B. gleich ist mit der in 3 gezeigten Breite d2 einer gewünschten Breite eines einzelnen Nitridabstandsstücks und Liners. In einigen Ausführungsbei spielen umfasst die Gesamtbreite d4 des ersten Liners 208, des zweiten Abstandsstücks 212, des zweiten Liners 216 und des dritten Abstandsstücks 218 vorzugsweise z. B. ungefähr 35 nm (350 Angström) oder weniger, obwohl die Breite d4 alternativ andere Abmessungen umfassen kann.
  • Mit dem an der Stelle verbleibend zurückgelassenen dritten Abstandsstück 218 wird zumindest das Werkstück 202 z. B. durch einen Herstellungsprozess beeinflusst. Die obere Oberfläche des Merkmals 204 kann mit dem an der Stelle verbleibend zurückgelassenen dritten Abstandsstücks 218 z. B. ebenso beeinflusst werden. Das Beeinflussen zumindest des Werkstücks 202 kann beispielsweise ein (nicht gezeigtes) Implantieren einer Dotierstoffart in zumindest das Werkstück 202 ein Ausbilden eines Silizids auf zumindest dem Werkstück 202, und/oder ein Ausheilen des Werkstücks 202 umfassen, obwohl alternativ andere Arbeitsschritte mit dem an der Stelle verbleibend zurückgelassenen dritten Abstandsstück 218 durchgeführt werden können.
  • Nachdem zumindest das Werkstück 202 mit dem Herstellungsprozess beeinflusst ist, wird das dritte Abstandsstück 218 entfernt, wodurch die in 8 gezeigte Struktur zurückgelassen wird. Das dritte Abstandsstück 218 kann z. B. unter Verwendung eines Ätzprozesses, der ein C, H, F, O oder Kombinationen davon beinhaltendes Gas umfasst, entfernt werden, obwohl alternativ andere Verfahren und Chemie ebenso verwendet werden können. Der Ätzprozess ist vorzugsweise selektiv zu dem zweiten Liner 216, so dass das zuerst darunter liegende zweite Abstandsstück 212 nicht entfernt oder nachteilig beeinflusst wird.
  • Die Breite d5 des ersten Liners 208, des zweiten Abstandsstücks 212 und des zweiten Liners 216 umfasst vorzugsweise einen vorherbestimmten Betrag, und kann in einigen Ausführungsbeispielen ungefähr 30 nm (300 Angström) oder weniger umfassen. Die Breite d6 des ersten Abstandsstücks 206 umfasst in einigen Ausführungsbeispielen vorzugsweise ungefähr 10 nm (100 Angström) oder weniger. Der zweite Liner 216 verhindert, dass die Breite des zweiten Abstandsstücks 212 während des Entfernens des dritten Abstandsstücks 218 verringert wird, wodurch eine in hohem Maße gesteuerte Ausbildung eines Abstandsstücks 206/208/212/216 mit einer Breite d7 bereitgestellt wird. Weil das zweite Abstandsstück 212 nicht unter Verwendung eines isotropen Ätzprozesses entfernt oder zurückgezogen wird, umfasst das zweite Abstandsstück 212 vorteilhafterweise glatte Oberflächen, und die Dicke ist auf den äußeren Seiten stabil. Vorteilhafterweise ist in Übereinstimmung mit Ausführungsbeispielen der vorliegenden Erfindung die Dicke des Abstandsstücks 212 die gleiche und bleibt stabil für vereinzelte Merkmale und verschachtelte Merkmale quer über einem Werkstück 202. Ein Abstandsstück 212 mit einer stabilen Dicke und einer glatten Oberfläche verbessert z. B. die Ergebnisse von irgendwelchen nachfolgenden Prozessen mit Beanspruchungseffekt, die durchgeführt werden können. Beispielsweise kann nach den in den 4 bis 8 gezeigten Herstellungsprozessschritten eine (nicht gezeigte) Zug- und/oder Druck-Nitridschicht abgeschieden werden und dann weggeätzt werden, was zu einer erhöhten Beanspruchung und einer verbesserten Leistungsfähigkeit der Anordnung 250 führt.
  • Nachdem das dritte Abstandsstück 218 entfernt ist, werden die Herstellungsprozesse für die Halbleiteranordnung 250 dann fortgeführt. Beispielsweise kann eine Dotierstoffart (oder zusätzliche Dotierstoffarten, wenn eine Dotierstoffart vorher implantiert wurde) in das Werkstück implantiert werden, das Werkstück 202 kann ausgeheilt werden, um die Diffusion der Dotierstoffart zu erleichtern und zusätzliche, nicht gezeigte, Materialschichten können beispielsweise über der Struktur abgeschieden werden. Ein oder mehrere Prozesse mit Beanspruchungseffekt können z. B. ebenso implementiert werden.
  • Die zum Ätzen der verschiedenen Abstandsstück- und Linermaterialen verwendeten Prozesse können, wie hierin beschrieben, Ätzprozesse umfassen, die ein C, H, F, O oder Kombinationen davon beinhaltendes Gas umfassen. Wenn in einigen Ausführungsbeispielen das zu entfernende Abstandsstück- und Linermaterial Siliziumdioxid umfasst, dann werden vorzugsweise z. B. CF4-, C4F8-, C2F6-, C5F8-, O2-Gase oder Kombinationen davon für den Ätzprozess verwendet, und wenn das zu entfernende Abstandsstück- oder Linermaterial Siliziumnitrid umfasst, dann werden vorzugsweise CF4-, C4F8-, C2F6-, C5F8-, O2-, CHF3-, CH2F2-, CH3F-Gase oder Kombinationen davon für den Ätzprozess verwendet. Um einen anisotropen Ätzprozess oder einen isotropen Ätzprozess zu erzielen, werden vorzugsweise Parameter wie z. B. die Eingangsleistung (source power), die Vorspannungsleistung (bias power), der Druck und andere Parameter ausgewählt, um die gewünschte Gerichtetheit oder Ungerichtetheit eines bestimmtes Ätzprozesses zu erzielen.
  • 9 zeigt eine Schnittansicht einer Transistoranordnung 350, die in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung hergestellt ist. Es werden ähnliche Ziffern verwendet wie für die verschiedenen Elemente, die in den 4 bis 8 beschrieben wurden. Um eine Wiederholung zu vermeiden, wird nicht jedes in 9 gezeigte Bezugszeichen hierin erneut im Detail beschrieben. Eher werden vorzugsweise ähnliche Materialen x02, x04, x06, x08, usw. für die verschiedenen gezeigten Materialschichten verwendet, wie sie für die 4 bis 8 beschrieben wurden, wo x = 2 in den 4 bis 8 und x = 3 in 9 ist. Beispielsweise werden die für die Abstandsstücke 206 und 212 und die Liner 208 und 216 beschriebenen bevorzugten und alternativen Materialen und Abmessungen vorzugsweise entsprechend für die Abstandsstücke 306 und 312 und die Liner 308 und 316 in 9 verwendet.
  • Zum Ausbilden des Merkmals 304 wird ein Gatedielektrikummaterial 332 über dem Werkstück 302 abgeschieden. Das Gatedielektrikummaterial 332 kann in einem Ausführungsbeispiel SiO2 umfassen und umfasst in einigen Ausführungsbeispielen vorzugsweise ein dielektrisches Material mit hohem k mit einer die lektrischen Konstante von ungefähr 4,0 oder größer. Das Gatedielektrikummaterial 332 umfasst vorzugsweise z. B. SiO2, Nitride davon, SixNy, SiON oder Kombinationen davon, obwohl das Gatedielektrikummaterial 332 alternativ andere dielektrische Materialien umfassen kann. Das Gatedieelektrikummaterial 332 kann eine einzelne Materialschicht umfassen oder alternativ kann das Gatedieelektrikummaterial 332 zwei oder mehrere Schichten umfassen. Das Gatedieelektrikummaterial 332 kann z. B. durch CVD, ALD, MOCVD, PVD oder JVD abgeschieden werden, obwohl das Gatedieelektrikummaterial 332 alternativ unter Verwendung anderer geeigneter Abscheidetechniken abgeschieden werden kann. Das Gatedieelektrikummaterial 332 umfasst in einem Ausführungsbeispiel vorzugsweise eine Dicke von ungefähr 8 nm (80 Angström) oder weniger, obwohl das Gatedieelektrikummaterial 332 alternativ andere Abmessungen umfassen kann.
  • Ein Gatematerial 330 wird über dem Gatedieelektrikummaterial 332 abgeschieden. Das Gatematerial 330 umfasst vorzugsweise einen Leiter, wie z. B. ein Metall oder Polysilizium, obwohl alternativ andere leitende und halbleitende Materialien als erstes Gatematerial 330 verwendet werden können. Beispielsweise kann das Gatematerial 330 z. B. Polysilizium oder andere Halbleitermaterialien, Wolfram, Silizide davon, ein vollständig silizidiertes Gatematerial (FUSI, Fully Silicided), andere Metalle und/oder Kombinationen davon umfassen. Das Gatematerial 330 kann später, z. B. nach dem Ausbilden des Abstandsstücks 306/308/312/316 silizidiert werden. Das Gatematerial 330 kann beispielsweise eine Vielzahl von gestapelten Gatematerialien, wie z. B. eine Metallunterschicht mit einer über der Metallunterschicht angeordneten Polysiliziumdeckschicht, oder eine Kombination einer Vielzahl von Metallschichten, die einen Gateelektrodenstapel ausbilden, umfassen. Das Gatematerial 330 kann z. B. unter Verwendung von CVD, PVD, ALD oder anderen Abscheidetechniken abgeschieden werden. Das Gatematerial 330 umfasst vorzugsweise eine Dicke von z. B. ungefähr 100 nm (1000 Angström) bis ungefähr 200 nm (2000 Angström) oder andere Abmessungen.
  • Eine (nicht gezeigte) Schicht von Photoresist wird über dem Gatematerial 330 abgeschieden. Die Schicht von Photoresist kann mittels einer Maske unter Verwendung herkömmlicher Lithografietechniken strukturiert werden, obwohl die Schicht von Photoresist alternativ direkt strukturiert werden kann. Die Schicht von Photoresist kann als eine Maske zum Strukturieren des Gatematerials 330 und des Gatedielektrikummaterials 332 verwendet werden. Beispielsweise können freiliegende Teilbereiche des Gatematerials 330 und Gatedielektrikummaterials 332 von dem Werkstück 302 unter Verwendung der Schicht von Photoresist als eine Maske weggeätzt werden. Die Schicht von Photoresist wird dann oberhalb des Werkstücks 302 abgelöst (stripped) oder entfernt. Das strukturierte Gate 330 und das Gatedielektrikum 332 umfassen das Merkmal 304 der Halbleiteranordnung 350.
  • Die Oxidliner 308 und 316, das Oxidabstandsstück 306 und die Nitridabstandsstücke 312 (und ebenso das nicht gezeigte Opfernitridabstandsstück 218) werden wie mit Bezug auf das in den 4 bis 8 gezeigte Ausführungsbeispiel ausgebildet. Source- und Draingebiete 336a und 336b werden in dem Werkstück 302 in der Nähe des Abstandsstücks 306/308/312/316 z. B. mit dem (in 9 nicht gezeigten; s. Abstandsstück 218 in 7) vorhandenen Opfernitridabstandsstück ausgebildet. Die Source- und Draingebiete 336a und 336b können beispielsweise ebenso silizidiert werden. Die Source- und Draingebiete 336a und 336b sind, wie gezeigt, durch ein Kanalgebiet 338 getrennt. Das Gate 330 kann beispielsweise ebenfalls mit einer Dotierstoffart implantiert werden und/oder silizidiert werden. Isolationsgebiete 334 können, wie gezeigt, in der Nähe der Transistoranordnung 350 ausgebildet werden, um eine Isolation zwischen angrenzenden Transistoranordnungen 350 bereitzustellen.
  • Die Herstellung der Transistoranordnung 350 wird dann fortgesetzt, um die Fabrikation der Transistoranordnung 350 zu ver vollständigen. Beispielsweise können eine oder mehrere (nicht gezeigte) Isoliermaterialien über dem Transistor 350 abgeschieden werden, und Kontakte können in den Isoliermaterialien ausgebildet werden, um einen elektrischen Kontakt mit dem Gate 330, dem Sourcegebiet 336a und/oder dem Draingebiet 336b herzustellen. Zusätzliche Metallisierungs- und Isolierschichten können über der oberen Oberfläche des Isoliermaterials und der Kontakte ausgebildet und strukturiert werden. Eine (nicht gezeigte) Passivierungsschicht kann über den Isolierschichten oder dem Transistor 350 abgeschieden werden. (Ebenfalls nicht gezeigte) Bondpads können über den Kontakten ausgebildet werden, und die Transistoranordnung 350 kann dann in ein einzelnes Halbleiterplättchen vereinzelt oder getrennt werden. Die Bondpads können mit Zuleitungen von z. B. einem (nicht dargestellten) integrierten Schaltungs-Gehäuse (Integrated Circuit Package) oder einem anderen Chip verbunden werden, um die Transistoranordnung 350 elektrisch anzuschließen.
  • Ausführungsbeispiele der vorliegenden Erfindung können ebenso zum Ausbilden von Seitenwandabstandsstücken auf anderen Arten von vertikalen Merkmalen in Anwendungen und Anordnungen wie z. B. Kondensatoren, Dioden, Leitbahnen, Speicheranordnungen oder mehrfach-Gate-Transistoren implementiert werden, obwohl andere Anwendungen und Anordnungen ebenso aus den hierin beschriebenen neuen Verfahren zum Ausbilden von Seitenwandabstandsstücken einen Nutzen ziehen.
  • Vorteile von Ausführungsbeispielen der Erfindung beinhalten ein Bereitstellen neuer Verfahren zum Ausbilden von Isolierabstandsstücken an Seitenwänden von Merkmalen von Halbleiteranordnungen. Die Abstandsstücke haben eine gut gesteuerte Breite, Dicke und haben glatte Kanten, so dass nachfolgende Prozesse mit Beanspruchungseffekt für alle auf einem Werkstück ausgebildeten Anordnungen stabil sind. Beispielsweise kann eine Halbleiteranordnung 200, wie die in 8 gezeig te, nach den hierin beschriebenen Herstellungsprozessschritten einem Prozess mit Beanspruchungseffekt ausgesetzt werden.

Claims (21)

  1. Verfahren zur Herstellung einer Halbleiteranordnung (250) mit den Schritten: Bereitstellen eines Substrats (202); Ausbilden zumindest einer Struktur (204) über dem Substrat (202), wobei die zumindest eine Struktur (204) eine obere Oberfläche und Seitenwände hat; Ausbilden einer ersten Materialschicht (212) über der zumindest einen Struktur (204) und über dem Substrat (202), wobei die erste Materialschicht (212) ein erstes Material umfasst; Entfernen der ersten Materialschicht (212) oberhalb des Substrats (202) und oberhalb der oberen Oberfläche der zumindest einen Struktur (204), wodurch die erste Materialschicht (212) über den Seitewänden der zumindest einen Struktur (202) zurückgelassen wird; Ausbilden einer zweiten Materialschicht (216) über dem Substrat (202), der zumindest einen Struktur (204) und der ersten Materialschicht (212), wobei die zweite Materialschicht (216) ein zweites Material umfasst; Ausbilden einer dritten Materialschicht (218) über der zweiten Materialschicht (216), wobei die dritte Materialschicht (218) das erste Material umfasst; Entfernen zumindest der dritten Materialschicht (218) oberhalb des Substrats (202) und oberhalb der oberen Oberfläche der zumindest einen Struktur (204), wodurch die dritte Materialschicht (218) über den Seitenwänden der zumindest einen Struktur zurückgelassen wird; erstes Beeinflussen zumindest des Substrats (202); und Entfernen der dritten Materialschicht (218) oberhalb der Seitenwände der zumindest einen Struktur (204), wobei das erste Beeinflussen zumindest des Substrats (202) ein Implantieren einer Dotierstoffart in zumindest das Substrat (202), ein Ausbilden eines Silizids auf zumindest dem Substrat (202) und/oder ein Ausheilen des Substrats (202) umfasst.
  2. Verfahren nach Patentanspruch 1, wobei das zweite Material von dem ersten Material verschieden ist.
  3. Verfahren nach Patentanspruch 1, wobei das erste Material ein Nitridmaterial umfasst, und wobei das zweite Material ein Oxidmaterial umfasst.
  4. Verfahren nach Patentanspruch 1, wobei nach dem Entfernen der dritten Materialschicht (218) ein zweites Beeinflussen zumindest des Substrats (202) erfolgt durch ein Implantieren einer Dotierstoffart in zumindest das Substrat (202).
  5. Verfahren nach Patentanspruch 1 oder 4 wobei das zweite Beeinflussen erfolgt durch ein Ausheilen des Substrats (202).
  6. Verfahren nach Patentanspruch 4, wobei das Beeinflussen zumindest des Substrats (202) weiterhin ein Implantieren der Dotierstoffart in die obere Oberfläche der zumindest einen Struktur (204) und/oder ein Ausbilden des Silizids auf zumindest der oberen Oberfläche zumindest einer Struktur (204) umfasst.
  7. Verfahren nach Patentanspruch 1, mit den weiteren Schritten vor dem Ausbilden der ersten Materialschicht (212): Ausbilden einer vierten Materialschicht (206) über der zumindest einen Struktur (204) und über dem Substrat (206), wobei die vierte Materialschicht (206) das zweite Material umfasst; Entfernen der vierten Materialschicht (206) oberhalb des Substrats (202) und der oberen Oberfläche der zumindest einen Struktur (204), wodurch die vierte Materialschicht (206) über den Seitenwänden der zumindest einen Struktur (204) zurückgelassen wird; und Ausbilden einer fünften Materialschicht (208) über dem vierten Material (206), dem Substrat (202) und der oberen Oberfläche der zumindest einen Struktur (204), wobei die fünfte Materialschicht (208) das zweite Material umfasst.
  8. Verfahren nach Patentanspruch 1, wobei das Entfernen der ersten Materialschicht (212) oberhalb des Substrats (202) und oberhalb der oberen Oberfläche der zumindest einen Struktur (204) und das Entfernen der dritten Materialschicht (218) oberhalb des Substrats (202) und oberhalb der oberen Oberfläche der zumindest einen Struktur (204) anisotrope Ätzprozesse umfassen, und wobei das Entfernen der dritten Materialschicht (218) oberhalb der Seitenwände der zumindest einen Struktur (204) einen isotropen Ätzprozess umfasst.
  9. Verfahren nach Patentanspruch 1 zum Ausbilden eines Seitenwandabstandsstücks auf einem Merkmal einer Halbleiteranordnung mit den Schritten: Ausbilden einer ersten Oxidschicht (206) über dem Werkstück (202) und über der Struktur (204); anisotropes Ätzen der ersten Oxidschicht (206), Entfernen der ersten Oxidschicht (206) oberhalb der oberen Oberfläche der Struktur (204) und des Substrats (202), wodurch die erste Oxidschicht (204) an den Seitenwänden der Struktur (204) zurückgelassen wird; Ausbilden einer zweiten Oxidschicht (208) über der oberen Oberfläche der Struktur (204), des Substrats (202) und der ersten Oxidschicht (206); wobei die erste Materialschicht (212) eine erste Nitridschicht (212) über der zweiten Oxidschicht (208) ist; wobei das Entfernen der ersten Nitridschicht durch anisotropes Ätzen erfolgt, wodurch die erste Nitridschicht (212) oberhalb der oberen Oberfläche der Struktur und des Substrats entfernt wird, wodurch die erste Nitridschicht (212) an den Seitenwänden der Struktur (204) zurückgelassen wird; wobei die zweite Materialschicht (216) eine dritte Oxidschicht (216) über der oberen Oberfläche der Struktur (204), des Substrats (202), und der ersten Nitridschicht (212) ist; wobei die dritte Materialschicht (218) eine zweite Nitridschicht (218) über der dritten Oxidschicht (216) ist; wobei beim Entfernen der zweiten Nitridschicht (218) oberhalb des Substrats (202) und oberhalb der oberen Oberfläche der Struktur (204), die zweite Nitridschicht (218) über den Seitenwänden der Struktur (204) zurückgelassen wird.
  10. Verfahren nach Patentanspruch 9, wobei die Struktur (204) ein Gatedielektrikum und ein über dem Gatedielektrikum angeordnetes Gate umfasst.
  11. Verfahren nach Patentanspruch 9, wobei das Ausbilden der ersten Nitridschicht (212) ein Ausbilden einer Schicht von Siliziumnitrid mit einer Dicke von ungefähr 20 nm (200 Angström) oder weniger umfasst, und wobei das Ausbilden der zweiten Nitridschicht (218) ein Ausbilden einer Schicht von Siliziumnitrid mit einer Dicke von ungefähr 20 nm (200 Angström) oder weniger umfasst.
  12. Verfahren nach Patentanspruch 9, wobei das Ausbilden der ersten Oxidschicht (206) ein Ausbilden einer Schicht von Siliziumdioxid mit einer Dicke von ungefähr 15 nm (150 Angström) oder weniger umfasst, wobei das Ausbilden der zweiten Oxidschicht (208) ein Ausbilden einer Schicht von Siliziumdioxid mit einer Dicke von ungefähr 5 nm (50 Angström) oder weniger umfasst und wobei das Ausbilden der dritten Oxidschicht (216) ein Ausbilden einer Schicht von Siliziumdioxid mit einer Dicke von ungefähr 5 nm (50 Angström) oder weniger umfasst.
  13. Verfahren nach Patentanspruch 9, wobei das Beeinflussen zumindest des Substrats (202) ein Implantieren einer Dotierstoffart in zumindest das Substrat (202), ein Ausbilden eines Silizids auf zumindest dem Substrat (202) und/oder ein Temperaturbehandeln des Substrats (202) umfasst.
  14. Verfahren nach Patentanspruch 13 mit dem weiteren Schritt: Entfernen der zweiten Oxidschicht (208) oberhalb der oberen Oberfläche der Struktur (204) und des Substrats (202) vor dem Beeinflussen zumindest des Substrats (202).
  15. Verfahren nach Patentanspruch 13, wobei das Beeinflussen zumindest des Substrats (202) weiterhin ein Implantieren der Dotierstoffart in die obere Oberfläche der Struktur (204) oder ein Ausbilden des Silizids auf der oberen Oberfläche der Struktur (204) umfasst.
  16. Verfahren nach Patentanspruch 9, wobei das Entfernen der zweiten Nitridschicht (218) oberhalb des Substrats (202) und oberhalb der oberen Oberfläche der Struktur (204) einen ersten Ätzprozess und einen zweiten Ätzprozess umfasst.
  17. Verfahren nach Patentanspruch 16, wobei der erste Ätzprozess einen anisotropen Ätzprozess umfasst, und wobei der zweite Ätzprozess einen isotropen Ätzprozess umfasst.
  18. Verfahren nach Patentanspruch 9, wobei die Struktur (204) einen Teilbereich eines Kondensators, einer Diode, einer Leitbahn, einer Speicheranordnung, eines Einzelgate-Transistors oder eines mehrfach-Gate-Transistors umfasst.
  19. Verfahren nach Patentanspruch 1, wobei vor dem ersten Beeinflussen die an den Seitenwänden zurückgelassene dritte Materialschicht (218) unter Verwendung eines isotropen Ätzprozesses zurückgezogen oder in ihrer Größe reduziert wird.
  20. Verfahren nach Patentanspruch 19, wobei das Zurückziehen mit einem isotropen Ätzprozess erfolgt.
  21. Verfahren nach Patentanspruch 1, wobei die zweite Materialschicht (216) über der zurückgelassenen ersten Materialschicht (212) nicht entfernt wird.
DE112006002952T 2005-11-08 2006-11-03 Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern Expired - Fee Related DE112006002952B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/268,924 US7399690B2 (en) 2005-11-08 2005-11-08 Methods of fabricating semiconductor devices and structures thereof
US11/268,924 2005-11-08
PCT/EP2006/068084 WO2007054466A1 (en) 2005-11-08 2006-11-03 Methods of fabricating semiconductor devices and structures thereof

Publications (2)

Publication Number Publication Date
DE112006002952T5 DE112006002952T5 (de) 2008-10-02
DE112006002952B4 true DE112006002952B4 (de) 2010-09-30

Family

ID=37714824

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006002952T Expired - Fee Related DE112006002952B4 (de) 2005-11-08 2006-11-03 Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern

Country Status (3)

Country Link
US (2) US7399690B2 (de)
DE (1) DE112006002952B4 (de)
WO (1) WO2007054466A1 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759206B2 (en) * 2005-11-29 2010-07-20 International Business Machines Corporation Methods of forming semiconductor devices using embedded L-shape spacers
US7521314B2 (en) * 2007-04-20 2009-04-21 Freescale Semiconductor, Inc. Method for selective removal of a layer
KR100994711B1 (ko) * 2008-05-21 2010-11-17 주식회사 하이닉스반도체 전하 트랩형 비휘발성 메모리 장치 제조 방법
US8133664B2 (en) 2009-03-03 2012-03-13 Micron Technology, Inc. Methods of forming patterns
US8284597B2 (en) 2010-05-06 2012-10-09 Macronix International Co., Ltd. Diode memory
CN102244031B (zh) * 2010-05-14 2013-11-06 中国科学院微电子研究所 一种接触孔、半导体器件和二者的形成方法
US20130037866A1 (en) * 2011-08-12 2013-02-14 Globalfoundries Inc. Method of forming a semiconductor device
US8643120B2 (en) 2012-01-06 2014-02-04 International Business Machines Corporation FinFET with fully silicided gate
US20130302989A1 (en) * 2012-05-08 2013-11-14 Globalfoundries Inc. Reducing line edge roughness in hardmask integration schemes
US9368628B2 (en) 2012-07-05 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with high mobility and strain channel
US9773865B2 (en) 2014-09-22 2017-09-26 International Business Machines Corporation Self-forming spacers using oxidation
KR102526580B1 (ko) 2016-01-11 2023-04-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9865693B1 (en) * 2016-08-04 2018-01-09 United Microelectronics Corporation Semiconductor memory cell, semiconductor memory device, and method of manufacturing semiconductor memory device
US10755918B2 (en) * 2018-11-16 2020-08-25 GlobalFoundries, Inc. Spacer with laminate liner
GB2591787A (en) * 2020-02-06 2021-08-11 X Fab France Sas Methods for forming multiple gate sidewall spacer widths

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050118769A1 (en) * 2003-11-28 2005-06-02 Thorsten Kammler Method of forming sidewall spacer elements for a circuit element by increasing an etch selectivity
US20050142760A1 (en) * 2003-12-31 2005-06-30 Dongbuanam Semiconductor Inc. Method of fabricating semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847428A (en) 1996-12-06 1998-12-08 Advanced Micro Devices, Inc. Integrated circuit gate conductor which uses layered spacers to produce a graded junction
US6806149B2 (en) 2002-09-26 2004-10-19 Texas Instruments Incorporated Sidewall processes using alkylsilane precursors for MOS transistor fabrication
KR100497609B1 (ko) 2003-02-28 2005-07-01 삼성전자주식회사 실리콘 질화막 식각방법
US7064027B2 (en) * 2003-11-13 2006-06-20 International Business Machines Corporation Method and structure to use an etch resistant liner on transistor gate structure to achieve high device performance
US20050208726A1 (en) 2004-03-19 2005-09-22 Sun-Jay Chang Spacer approach for CMOS devices
DE102004057809B4 (de) * 2004-11-30 2007-01-04 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung von Seitenwandabstandselementen
US20060281271A1 (en) * 2005-06-13 2006-12-14 Advanced Micro Devices, Inc. Method of forming a semiconductor device having an epitaxial layer and device thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050118769A1 (en) * 2003-11-28 2005-06-02 Thorsten Kammler Method of forming sidewall spacer elements for a circuit element by increasing an etch selectivity
US20050142760A1 (en) * 2003-12-31 2005-06-30 Dongbuanam Semiconductor Inc. Method of fabricating semiconductor device

Also Published As

Publication number Publication date
US20070102775A1 (en) 2007-05-10
US7399690B2 (en) 2008-07-15
US7659561B2 (en) 2010-02-09
DE112006002952T5 (de) 2008-10-02
US20080237753A1 (en) 2008-10-02
WO2007054466A1 (en) 2007-05-18

Similar Documents

Publication Publication Date Title
DE112006002952B4 (de) Verfahren zur Herstellung von Halbleiteranordnungen mit Spacern
DE102017119616B4 (de) Abstandshalter für Nanodraht-basierte integrierte Schaltungsvorrichtung und Herstellungsverfahren
DE102016114705B4 (de) Ätzstoppschicht für Halbleiter-Bauelemente
DE102017103419B4 (de) Halbleitervorrichtung mit getrennter source-drain-struktur und zugehöriges herstellungsverfahren
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102014019360B4 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102017103674A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Mehrschicht-Kanalstruktur
DE102012214077A1 (de) Integrierte Schaltungen mit abstehenden Source- und Drainbereichen und Verfahren zum Bilden integrierter Schaltungen
DE102017120267B4 (de) Verfahren zur herstellung von source/drain-kontakten in halbleitervorrichtungen
DE102020130156A1 (de) Halbleitervorrichtung und verfahren der herstellung davon
DE102019215248B4 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten sowie verfahren zu seiner herstellung
DE102010064288A1 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE102019216082A1 (de) Skalierter gate-kontakt und source/drain-kappe
DE102020119976A1 (de) Halbleitervorrichtung und verfahren
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE102020129544A1 (de) Gatestrukturen in transistoren und verfahren zu deren ausbildung
DE102012223653B4 (de) Herstellung von Transistoreinheiten mit V-Nut-Source/Drain-Zone
DE10120053A1 (de) Stressreduziertes Schichtsystem
DE102023105387A1 (de) Unter epitaxie isolationsstruktur
DE102021104817B4 (de) Halbleitervorrichtung und verfahren
DE102021113257A1 (de) Halbleiterbauelement und Verfahren
DE10345374A1 (de) Halbleiterbauteil mit einem Nickel/Kobaltsilizidgebiet, das in einem Siliziumgebiet gebildet ist
DE102017126049B4 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102021113003B4 (de) Nano-fet-halbleiterbauelement und verfahren zur bildung
DE112021005857T5 (de) Umhüllende kontakte mit örtlich begrenztem metallsilicid

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: KINDERMANN, PETER, DIPL.-ING.UNIV., DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee