DE102015113250A1 - Struktur und verfahren zum ausbilden einer halbleitervorrichtungsstruktur - Google Patents

Struktur und verfahren zum ausbilden einer halbleitervorrichtungsstruktur Download PDF

Info

Publication number
DE102015113250A1
DE102015113250A1 DE102015113250.8A DE102015113250A DE102015113250A1 DE 102015113250 A1 DE102015113250 A1 DE 102015113250A1 DE 102015113250 A DE102015113250 A DE 102015113250A DE 102015113250 A1 DE102015113250 A1 DE 102015113250A1
Authority
DE
Germany
Prior art keywords
cover member
gate stack
semiconductor device
device structure
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102015113250.8A
Other languages
English (en)
Other versions
DE102015113250B4 (de
Inventor
Kuo-Hui Chang
Po-Chi WU
Chai-Wei Chang
Yi-Cheng Chao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102015113250A1 publication Critical patent/DE102015113250A1/de
Application granted granted Critical
Publication of DE102015113250B4 publication Critical patent/DE102015113250B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/018—Spacers formed inside holes at the prospective gate locations, e.g. holes left by removing dummy gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/62—Fin field-effect transistors [FinFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/015—Manufacture or treatment removing at least parts of gate spacers, e.g. disposable spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/021—Manufacture or treatment using multiple gate spacer layers, e.g. bilayered sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Strukturen und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur sind bereitgestellt. Die Halbleitervorrichtungsstruktur umfasst einen Gatestapel über einem Halbleitersubstrat und ein Abdeckelement über dem Gatestapel. Das Abdeckelement weist einen oberen Abschnitt und einen unteren Abschnitt auf und der obere Abschnitt ist breiter als der untere Abschnitt. Die Halbleitervorrichtungsstruktur umfasst außerdem ein Spacerelement über einer Seitenwand des Abdeckelements und einer Seitenwand des Gatestapels.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 62/165,369, die am 22 Mai 2015 eingereicht wurde und die hier durch Rückbezug in ihrer Gänze aufgenommen ist.
  • ALLGEMEINER STAND DER TECHNIK
  • Die Industrie für integrierte Halbleiterschaltungen (IC) hat ein sehr schnelles Wachstum erfahren. Technologische Fortschritte in IC-Materialien und -Design haben Generationen von ICs hervorgebracht. Jede Generation weist kleinere und komplexere Schaltungen als die vorangegangene Generation auf.
  • Die Funktionsdichte (d. h. die Anzahl miteinander verschalteter Bauelemente pro Chipfläche) ist im Laufe der IC-Entwicklung grundsätzlich gestiegen, während die geometrische Größe (d. h. die kleinste Komponente (oder Leiterbahn), die unter Verwendung eines Fertigungsverfahrens erzeugt werden kann) kleiner geworden ist. Dieser Miniaturisierungsprozess (Skalierung) bringt grundsätzlich Vorteile, indem die Produktionseffizienz gesteigert und die damit verbundenen Kosten gesenkt werden.
  • Diese Fortschritte führten jedoch zu einer Steigerung der Komplexität der Verarbeitung und Herstellung von ICs. Da Merkmalgrößen immer kleiner werden, wird die Durchführung der Fertigungsprozesse immer schwieriger. Daher besteht eine Herausforderung darin, zuverlässige Halbleitervorrichtungen in zunehmend kleineren Größen auszubilden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Aspekte der vorliegenden Offenbarung werden am besten aus der nachstehenden ausführlichen Beschreibung verstanden, wenn sie zusammen mit den begleitenden Figuren gelesen wird. Es ist zu beachten, dass gemäß dem Standardverfahren in der Branche verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Vielmehr können die Abmessungen der verschiedenen Merkmale zur Klarheit der Erörterung beliebig vergrößert oder verkleinert sein.
  • 1A bis 1G sind Querschnittsansichten verschiedener Stufen eines Prozesses zum Ausbilden einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen.
  • 2 ist eine Querschnittsansicht einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die nachstehende Offenbarung stellt viele verschiedene Ausführungsformen, oder Beispiele, zum Implementieren verschiedener Merkmale des vorliegenden Gegenstands bereit. Konkrete Beispiele von Komponenten und Anordnungen sind nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind selbstverständlich lediglich Beispiele und sind nicht im beschränkenden Sinne gedacht. Zum Beispiel kann das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der nachstehenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt ausgebildet werden, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung geschieht zum Zweck der Einfachheit und Klarheit und sie schreibt an sich keine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Ausgestaltungen vor.
  • Außerdem können hierin Begriffe, die sich auf räumliche Relativität beziehen, wie z. B. „unterhalb”, „unter”, „unterer”, „oberhalb”, „oberer” und dergleichen, zur Erleichterung der Besprechung verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal (zu anderen Elementen oder Merkmalen), wie in den Figuren dargestellt, zu beschreiben. Die Begriffe, die räumliche Relativität betreffen, sollen verschiedene Ausrichtungen der verwendeten oder betriebenen Vorrichtung zusätzlich zu der in den Figuren dargestellten Ausrichtung umfassen. Die Vorrichtung kann auf eine andere Weise ausgerichtet sein (um 90 Grad gedreht oder anders ausgerichtet) und die hier verwendeten Bezeichnungen, die räumliche Relativität betreffen, können gleichermaßen dementsprechend ausgelegt werden.
  • Einige Ausführungsformen der Offenbarung sind beschrieben. 1A bis 1G sind Querschnittsansichten verschiedener Stufen eines Prozesses zum Ausbilden einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen. Zusätzliche Vorgänge können vor, während und/oder nach den in 1A bis 1G beschriebenen Stufen bereitgestellt werden. Einige der beschriebenen Stufen können für andere Ausführungsformen ersetzt oder eliminiert werden. Zusätzliche Merkmale können der Halbleitervorrichtungsstruktur hinzugefügt werden. Einige der nachstehend beschriebenen Merkmale können für andere Ausführungsformen ersetzt oder eliminiert werden.
  • Wie in 1A dargestellt, wird ein Halbleitersubstrat 100 bereitgestellt. In einigen Ausführungsformen ist das Halbleitersubstrat 100 ein Bulk-Halbleitersubstrat, wie z. B. ein Halbleiter-Wafer. Zum Beispiel kann das Halbleitersubstrat 100 ein Siliziumwafer sein. Das Halbleitersubstrat 100 kann Silizium oder ein anderes Elementhalbleitermaterial, wie z. B. Germanium, umfassen. In einigen anderen Ausführungsformen umfasst das Halbleitersubstrat 100 einen Verbindungshalbleiter. Der Verbindungshalbleiter kann Galliumarsenid, Siliziumkarbid, Indiumarsenid, Indiumphosphid, ein anderes geeignetes Material oder eine Kombination davon umfassen.
  • In einigen Ausführungsformen umfasst das Halbleitersubstrat 100 ein SOI-Substrat (Silizium auf einem Isolator). Das SOI-Substrat kann unter Verwendung eines SIMOX-Prozesses (Trennung durch Sauerstoffimplantation), eines Waferbondprozesses, eines anderen geeigneten Verfahrens oder einer Kombination davon gefertigt werden.
  • In einigen Ausführungsformen werden eine oder mehrere Finnenstrukturen ausgebildet. Wie in 1A dargestellt, ist eine der Finnenstrukturen (die Finnenstruktur 101) gezeigt. In einigen Ausführungsformen werden mehrere Aussparungen (oder Gräben) (nicht dargestellt) in dem Halbleitersubstrat 100 ausgebildet. Folglich werden mehrere Finnenstrukturen, die eine Finnenstruktur 101 umfassen, zwischen den Aussparungen ausgebildet. In einigen Ausführungsformen werden ein oder mehrere fotolithografische und Ätzprozesse zum Ausbilden der Aussparungen verwendet.
  • Wie in 1A dargestellt, werden gemäß einigen Ausführungsformen Isolationsmerkmale (nicht dargestellt) in den Aussparungen ausgebildet, die einen unteren Abschnitt der Finnenstruktur 101 umgeben. Die Isolationsmerkmale werden verwendet, um verschiedene in und/oder über dem Halbleitersubstrat 100 ausgebildete Vorrichtungselemente zu definieren und elektrisch zu isolieren. In einigen Ausführungsformen umfassen die Isolationsmerkmale STI-Merkmale (flache Grabenisolation), LOCOS-Merkmale (lokale Oxidation von Silizium), andere geeignete Isolationsmerkmale oder eine Kombination davon.
  • In einigen Ausführungsformen weist jedes der Isolationsmerkmale eine mehrschichtige Struktur auf. In einigen Ausführungsformen werden die Isolationsmerkmale aus einem dielektrischen Material gefertigt. Das dielektrische Material kann Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, mit Fluor dotiertes Silikatglas (FSG), ein Low-k-Dielektrikumsmaterial, ein anderes geeignetes Material oder eine Kombination davon umfassen. In einigen Ausführungsformen wird ein STI-Liner (nicht dargestellt) ausgebildet, um kristalline Defekte an der Grenzfläche zwischen dem Halbleitersubstrat 100 und den Isolationsmerkmalen zu reduzieren. Gleichermaßen kann der STI-Liner auch verwendet werden, um kristalline Defekte an der Grenzfläche zwischen den Finnenstrukturen und den Isolationsmerkmalen zu reduzieren.
  • In einigen Ausführungsformen wird ein dielektrisches Material über dem Halbleitersubstrat 100 abgeschieden. Die Schicht aus dem dielektrischen Material deckt die Finnenstrukturen, die die Finnenstruktur 101 umfassen, ab und füllt die Aussparungen zwischen den Finnenstrukturen. In einigen Ausführungsformen wird die Schicht aus dem dielektrischen Material unter Verwendung eines chemischen Gasphasenabscheidungsprozesses (CVD-Prozesses), eines Rotationsbeschichtungsprozesses, eines anderen geeigneten Prozesses oder einer Kombination davon abgeschieden. In einigen Ausführungsformen wird ein Planarisierungsprozess durchgeführt, um die Schicht aus dem dielektrischen Material zu dünnen, bis die Finnenstruktur 101 freigelegt wird. Der Planarisierungsprozess kann einen chemisch-mechanischen Polierprozess (CMP-Prozess), einen Schleifprozess, einen Ätzprozess, einen anderen geeigneten Prozess oder eine Kombination davon umfassen. Danach wird die Schicht aus dem dielektrischen Material bis unterhalb der Oberseite der Finnenstruktur 101 rückgeätzt. Folglich werden die Isolationsmerkmale ausgebildet. Die Finnenstrukturen, die die Finnenstruktur 101 umfassen, stehen gemäß einigen Ausführungsformen von den Isolationsmerkmalen hervor.
  • Wie in 1A dargestellt, wird gemäß einigen Ausführungsformen eine Gatedielektrikumsschicht 104 über den Isolationsmerkmalen und der Finnenstruktur 101 abgeschieden. In einigen Ausführungsformen wird die Gatedielektrikumsschicht 104 aus Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, einem dielektrischen Material mit einer hohen Dielektrizitätskonstante (high-k), einem anderen geeigneten dielektrischen Material oder einer Kombination davon gefertigt. Zu Beispielen von High-k-Dielektrikumsmaterialien gehören Hafniumoxid, Zirkoniumoxid, Aluminiumoxid, Legierung aus Hafniumdioxid-Alluminiumoxid, Hafnium-Siliziumoxid, Hafnium-Siliziumoxinitrid, Hafnium-Tantaloxid, Hafnium-Titanoxid, Hafnium-Zirkoniumoxid, ein anderes geeignetes High-k-Material oder eine Kombination davon. In einigen Ausführungsformen ist die Gatedielektrikumsschicht 104 eine Dummy-Gatedielektrikumsschicht, die nachfolgend entfernt wird. In einigen anderen Ausführungsformen wird die Gatedielektrikumsschicht 104 nicht ausgebildet.
  • In einigen Ausführungsformen wird die Gatedielektrikumsschicht 104 unter Verwendung eines chemischen Gasphasenabscheidungsprozesses (CDV-Prozesses), eines Atomlagenabscheidungsprozesses (ALD-Prozesses), eines thermischen Oxidationsprozesses, eines physikalischen Gasphasenabscheidungsprozesses (PVD-Prozesses), eines anderen geeigneten Prozesses oder einer Kombination davon abgeschieden.
  • Danach wird gemäß einigen Ausführungsformen eine Gateelektrode 106 über der Gatedielektrikumsschicht 104 ausgebildet, um einen Abschnitt der Finnenstruktur 101 abzudecken, wie in 1A dargestellt. In einigen Ausführungsformen ist die Gateelektrode 106 eine Dummy-Gateelektrode, die durch eine Metallgateelektrode ersetzt wird. In einigen Ausführungsformen wird die Gateelektrode 106 aus Polysilizium gefertigt. In einigen Ausführungsformen dient der Abschnitt der Finnenstruktur 101 unter der Gateelektrode 101 als ein Kanalgebiet eines auszubildenden Transistors.
  • In einigen Ausführungsformen wird eine Gateelektrodenschicht über der Gatedielektrikumsschicht 104 unter Verwendung eines CVD-Prozesses oder eines anderen geeigneten Prozesses abgeschieden. In einigen Ausführungsformen wird die Gateelektrodenschicht aus Polysilizium gefertigt. Danach wird gemäß einigen Ausführungsformen eine strukturierte Hartmaskenschicht (nicht dargestellt) über der Gateelektrodenschicht ausgebildet. Die strukturierte Hartmaskenschicht kann verwendet werden, um die Gateelektrodenschicht in eine oder mehrere Gateelektroden, die die in 1A dargestellte Gateelektrode 106 umfassen, zu strukturieren. In einigen Ausführungsformen wird die Gatedielektrikumsschicht 104 ebenfalls strukturiert, wie in 1A dargestellt. Die Gateelektrode 106 und die Gatedielektrikumsschicht 104 können zusammen einen Gatestapel 109 bilden.
  • In einigen Ausführungsformen ist der Gatestapel 109 ein Dummy-Gatestapel und er wird durch einen Metallgatestapel ersetzt. In einigen Ausführungsformen umgibt der Gatestapel 109 Seitenflächen und eine obere Fläche der Finnenstruktur 101 und erstreckt sich ferner über das Halbleitersubstrat 100.
  • In einigen Ausführungsformen umfasst die strukturierte Hartmaskenschicht eine erste Hartmaskenschicht und eine zweite Hartmaskenschicht. Die erste Hartmaskenschicht befindet sich zwischen der Gateelektrodenschicht und der zweiten Hartmaskenschicht. In einigen Ausführungsformen wird die erste Hartmaskenschicht aus Siliziumnitrid gefertigt. In einigen Ausführungsformen wird die zweite Hartmaskenschicht aus Siliziumoxid gefertigt. In einigen Ausführungsformen ist die zweite Hartmaskenschicht dicker als die erste Hartmaskenschicht.
  • In einigen Ausführungsformen werden Dichtelemente (nicht dargestellt) über Seitenwänden des Gatestapels 109 ausgebildet. Die Dichtelemente können verwendet werden, um den Gatestapel 109 zu schützen und/oder einen nachfolgenden Prozess zum Ausbilden von schwach dotierten Source-/Draingebieten (LDS/D-Gebieten) zu unterstützen. In einigen Ausführungsformen wird ein Ionenimplantationsprozess zum Ausbilden der LDS/D-Gebiete verwendet. In einigen anderen Ausführungsformen werden die Dichtelemente nicht ausgebildet. In einigen anderen Ausführungsformen werden die LDS/D-Gebiete nicht ausgebildet.
  • Danach werden gemäß einigen Ausführungsformen Spacerelemente 108 über Seitenwänden des Gatestapels 109 ausgebildet, wie in 1A dargestellt. Die Spacerelemente 108 können verwendet werden, um den Gatestapel 109 zu schützen und/oder einen nachfolgenden Prozess zum Ausbilden von Source-/Drainmerkmalen zu unterstützen. In einigen Ausführungsformen werden die Spacerelemente 108 aus einem dielektrischen Material gefertigt. Das dielektrische Material kann Siliziumnitrid, Siliziumoxinitrid, Siliziumoxid, ein anderes geeignetes Material oder eine Kombination davon umfassen.
  • In einigen Ausführungsformen wird eine Schicht aus einem dielektrischen Material über dem Halbleitersubstrat 100 und dem Gatestapel 109 abgeschieden. Die Schicht aus dem dielektrischen Material kann unter Verwendung eines CVD-Prozesses, eines ALD-Prozesses, eines Rotationsbeschichtungsprozesses, eines anderen geeigneten Prozesses oder einer Kombination davon abgeschieden werden. Danach wird die Schicht aus dem dielektrischen Material unter Verwendung eines Ätzprozesses, wie z. B. eines anisotropen Ätzprozesses, teilweise entfernt. Folglich bilden die über den Seitenwänden des Gatestapels 109 verbleibenden Abschnitte der Schicht aus dem dielektrischen Material die Spacerelemente 108.
  • Wie in 1A dargestellt, werden gemäß einigen Ausführungsformen Source-/Drainmerkmale 112 über den Abschnitten der Finnenstruktur 101 in der Nähe des Gatestapels 109 ausgebildet. In einigen Ausführungsformen wird die Finnenstruktur 101 teilweise entfernt, um Aussparungen in der Nähe der Spacerelemente 108 auszubilden. Danach wird gemäß einigen Ausführungsformen ein epitaktischer Aufwachsprozess durchgeführt, um die Source-/Drainmerkmale 112 auszubilden, wie in 1A dargestellt. In einigen Ausführungsformen werden die Source-/Drainmerkmale 112 außerdem als Stressoren verwendet, die Verspannung oder Beanspruchung an das Kanalgebiet zwischen den Source-/Drainmerkmalen 112 anlegen können. Die Ladungsträgerbeweglichkeit kann dementsprechend verbessert werden.
  • Wie in 1A dargestellt, wird gemäß einigen Ausführungsformen eine dielektrische Schicht 114 derart ausgebildet, dass sie den Gatestapel 109 umgibt. In einigen Ausführungsformen wird eine Schicht aus einem dielektrischen Material abgeschieden, um die Source-/Drainmerkmale 112, die Spacerelemente 108 und den Gatestapel 109 abzudecken. Danach wird ein Planarisierungsprozess verwendet, um die Schicht aus dem dielektrischen Material teilweise zu entfernen. Die Schicht aus dem dielektrischen Material kann teilweise entfernt werden, bis die Gateelektrode 106 freigelegt wird. Folglich wird die dielektrische Schicht 114 ausgebildet.
  • In einigen Ausführungsformen wird die Schicht aus dem dielektrischen Material aus Siliziumoxid, Siliziumoxinitrid, Borsilikatglas (BSG), Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), fluoriertem Silikatglas (FSG), einem Low-K-Material, einem porösen dielektrischen Material, einem anderen geeigneten Material oder einer Kombination davon gefertigt. In einigen Ausführungsformen wird die Schicht aus dem dielektrischen Material unter Verwendung eines CVD-Prozesses, eines ALD-Prozesses, eines Rotationsbeschichtungsprozesses, eines anderen geeigneten Prozesses oder einer Kombination davon abgeschieden. In einigen Ausführungsformen umfasst der Planarisierungsprozess einen CMP-Prozess, einen Schleifprozess, einen Ätzprozess, einen anderen geeigneten Prozess oder eine Kombination davon.
  • Danach werden gemäß einigen Ausführungsformen mehrere Ätzvorgänge durchgeführt, um die Gateelektrode 106 zu entfernen. In einigen Ausführungsformen werden diese Ätzvorgänge innerhalb einer selben Prozesskammer durchgeführt.
  • Wie in 1B dargestellt, wird gemäß einigen Ausführungsformen ein Abschnitt der Gateelektrode 106 entfernt, und in einem ersten Ätzvorgang eine Aussparung 116a auszubilden. Die Aussparung 116a wird durch die Spacerelemente 108 und die zwischen den Spacerelementen 108 verbliebene Gateelektrode 106 umgeben. In einigen Ausführungsformen weist die Aussparung 116a eine Tiefe auf, die in einem Bereich von ungefähr 10 nm bis ungefähr 20 nm liegt. In manchen Fällen können die Spacerelemente 108 nach dem teilweisen Entfernen der Gateelektrode 106 ein wenig zur Aussparung 116a hin einstürzen. Folglich wird die Öffnung der Aussparung 116a kleiner.
  • In einigen Ausführungsformen setzt der erste Ätzvorgang ein Plasma ein. In einigen Ausführungsformen umfasst das in dem ersten Ätzvorgang verwendete Reaktionsgas HBr Cl2, ein anderes ähnliches Gas, ein anderes geeignetes Gas oder eine Kombination davon.
  • Wie in 1C dargestellt, wird gemäß einigen Ausführungsformen ein Abschnitt der Gateelektrode 106 weiter entfernt und die Spacerelemente 108 werden in einem zweiten Ätzvorgang auch seitlich geätzt. In einigen Ausführungsformen ist eine Ätzrate des ersten Ätzvorgangs an den Spacerelementen 108 niedriger als eine Ätzrate des zweiten Ätzvorgangs an den Spacerelementen 108.
  • Nach dem zweiten Ätzvorgang wird die Aussparung (116a) tiefer und ist mit 116b gekennzeichnet. In einigen Ausführungsformen weist die Aussparung 116b eine Tiefe auf, die in einem Bereich von ungefähr 20 nm bis ungefähr 35 nm liegt. In einigen Ausführungsformen wird die Aussparung 116b entlang einer Richtung von einer Unterseite der Aussparung 116b zu einer Oberseite der Aussparung 116b hin breiter, wie in 1C dargestellt.
  • In einigen Ausführungsformen wird die Bedingung des zweiten Ätzvorgangs feinjustiert, um obere Abschnitte der Spacerelemente 108 seitlich zu ätzen, wie in 1C dargestellt. In einigen Ausführungsformen setzt der zweite Ätzvorgang ein Plasma ein. In einigen Ausführungsformen umfasst das in dem zweiten Ätzvorgang verwendete Reaktionsgas CHF3, HBr, O2, Ar, He, ein anderes ähnliches Gas, ein anderes geeignetes Gas oder eine Kombination davon. In einigen Ausführungsformen liegt eine Volumenkonzentration von CHF3 in einem Bereich von ungefähr 50% bis ungefähr 90%. In einigen Ausführungsformen liegt eine Volumenkonzentration von HBr in einem Bereich von ungefähr 20% bis ungefähr 30%. In einigen Ausführungsformen liegt eine Volumenkonzentration von O2 in einem Bereich von ungefähr 10% bis ungefähr 40%.
  • Aufgrund des lateralen Ätzens der Spacerelemente 108 weist die Aussparung 116b eine größere Öffnung auf. In einigen anderen Ausführungsformen weist die Aussparung 116b eine geneigte Seitenwand auf. In einigen anderen Ausführungsformen weist die Aussparung 116b gekrümmte Seitenwände auf. In einigen Ausführungsformen werden die Breiten der Aussparung 116b entlang einer Richtung von einer Unterseite der Aussparung 116b zur Oberseite der Aussparung 116b hin allmählich größer. In einigen Ausführungsformen wird die Aussparung 116b entlang einer Richtung von einer Oberseite der Gateelektrode 106 zur Oberseite der Aussparung 116b hin allmählich größer.
  • Wie in 1D dargestellt, wird gemäß einigen Ausführungsformen der verbleibende Abschnitt der Gateelektrode 106 in einem dritten Ätzvorgang weiter entfernt. In einigen Ausführungsformen ist eine Ätzrate des zweiten Ätzvorgangs an den Spacerelementen 108 höher als eine Ätzrate des dritten Ätzvorgangs an den Spacerelementen 108. In einigen Ausführungsformen werden die Spacerelemente 108 während des dritten Ätzvorgangs im Wesentlichen nicht entfernt.
  • Nach dem dritten Ätzvorgang wird die Aussparung (116b) tiefer und wird mit 116c gekennzeichnet. In einigen Ausführungsformen weist die Aussparung 116c eine Tiefe auf, die in einem Bereich von ungefähr 60 nm bis ungefähr 85 nm liegt. Danach wird gemäß einigen Ausführungsformen die Gatedielektrikumsschicht 104 entfernt. Die Aussparung 116c legt die Finnenstruktur 101 frei, wie in 1D dargestellt.
  • In einigen Ausführungsformen setzt der dritte Ätzvorgang ein Plasma ein. In einigen Ausführungsformen umfasst das in dem zweiten Ätzvorgang verwendete Reaktionsgas HBr Cl2, ein anderes ähnliches Gas, ein anderes geeignetes Gas oder eine Kombination davon. In einigen anderen Ausführungsformen werden ein oder mehrere andere Ätzvorgänge vor, während, zwischen und/oder nach dem ersten, dem zweiten und dem dritten Ätzvorgang durchgeführt.
  • Wie in 1E dargestellt, werden gemäß einigen Ausführungsformen Metallgatestapelschichten abgeschieden, um die Aussparung 116c (oder Graben) zwischen den Spacerelementen 108 zu füllen. Die Metallgatestapelschichten können eine Gatedielektrikumsschicht 118, eine Austrittsarbeitsschicht 120 und eine leitfähige Füllschicht 122 umfassen. Eine oder mehrere Schichten können zwischen den Metallgatestapelschichten ausgebildet werden. Zum Beispiel wird eine Barriereschicht zwischen der Gatedielektrikumsschicht 118 und der Austrittsarbeitsschicht 120 ausgebildet. Eine Sperrschicht kann zwischen der Austrittsarbeitsschicht 120 und der leitfähigen Füllschicht 122 ausgebildet werden. In einigen Ausführungsformen wird das Einfüllen der Metallgatestapelschichten leichter, da die Aussparung 116c nach den vorstehend erwähnten Ätzvorgängen (im Vergleich mit der in 1B dargestellten Aussparung 116a) breiter ist.
  • In einigen Ausführungsformen wird die Gatedielektrikumsschicht 118 aus einem dielektrischen Material mit einer hohen Dielektrizitätskonstante (high-k) gefertigt. Die Gatedielektrikumsschicht 118 kann aus Hafniumoxid, Zirkoniumoxid, Aluminiumoxid, einer Legierung aus Hafniumdioxid-Alluminiumoxid, Hafnium-Siliziumoxid, Hafnium-Siliziumoxinitrid, Hafnium-Tantaloxid, Hafnium-Titanoxid, Hafnium-Zirkoniumoxid, einem anderen geeigneten High-k-Material oder einer Kombination davon gefertigt werden.
  • Die Austrittsarbeitsschicht 120 wird verwendet, um die gewünschte Austrittsarbeit für Transistoren bereitzustellen, damit die Vorrichtungsleistung verbessert wird, wie z. B. eine verbesserte Schwellenspannung. In einigen Ausführungsformen ist die Austrittsarbeitsschicht 120 eine Schicht aus einem n-Typ-Metall, die in der Lage ist, einen für die Vorrichtung geeigneten Austrittsarbeitswert bereitzustellen, wie z. B. kleiner gleich ungefähr 4,5 eV. In einigen Ausführungsformen ist die Austrittsarbeitsschicht 120 eine Schicht aus einem p-Typ-Metall, die in der Lage ist, einen für die Vorrichtung geeigneten Austrittsarbeitswert bereitzustellen, wie z. B. größer gleich ungefähr 4,8 eV.
  • Die Schicht aus dem n-Typ-Metall kann ein Metall, Metallkarbid, Metallnitrid oder eine Kombination davon umfassen. Zum Beispiel umfasst die Schicht aus dem n-Typ-Metall Titannitrid, Tantal, Tantalnitrid, andere geeignete Materialien oder eine Kombination davon. Die Schicht aus dem p-Typ-Metall kann ein Metall, Metallkarbid, Metallnitrid, andere geeignete Materialien oder eine Kombination davon umfassen. Zum Beispiel umfasst das p-Typ-Metall Tantalnitrid, Wolframnitrid, Titan, Titannitrid, andere geeignete Materialien oder eine Kombination davon.
  • Die Austrittsarbeitsschicht 120 kann außerdem aus Hafnium, Zirkonium, Titan, Tantal, Aluminium, aus Metallkarbiden (z. B. Hafniumkarbid, Zirkoniumkarbid, Titankarbid, Aluminiumkarbid), Aluminiden, Ruthenium, Palladium, Platin, Kobalt, Nickel, leitfähigen Metalloxiden oder einer Kombination davon gefertigt werden. Die Dicke und/oder die Zusammensetzungen der Austrittsarbeitsschicht 120 können feinjustiert werden, um das Austrittsarbeitsniveau einzustellen. Zum Beispiel kann eine Titannitridschicht in Abhängigkeit von der Dicke und/oder den Zusammensetzungen der Titannitridschicht als eine p-Typ-Metallschicht oder eine n-Typ-Metallschicht verwendet werden.
  • In einigen Ausführungsformen wird die leitfähige Füllschicht 122 aus einem Metallmaterial gefertigt. Das Metallmaterial kann Wolfram, Aluminium, Kupfer, ein anderes geeignetes Material oder eine Kombination davon umfassen. Das Ausbilden der Metallgatestapelschichten kann mehrere Abscheidungsprozesse einsetzen. Die Abscheidungsprozesse können einen CVD-Prozess, einen ALD-Prozess, einen PVD-Prozess, einen Elektroplattierungsprozess, einen stromlosen Plattierungsprozess, einen Rotationsbeschichtungsprozess, einen anderen geeigneten Prozess oder eine Kombination davon umfassen.
  • Wie in 1F dargestellt, wird gemäß einigen Ausführungsformen ein Planarisierungsprozess durchgeführt, um die Abschnitte der Metallgatestapelschichten außerhalb der Aussparung (oder des Grabens) zwischen den Spacerelementen 108 zu entfernen. Folglich wird ein Metallgatestapel 123 ausgebildet. Der Metallgatestapel 123 umfasst die Gatedielektrikumsschicht 118, die Austrittsarbeitsschicht 120 und eine Gateelektrode 122' (wie z. B. eine Metallgateelektrode), die einen Abschnitt der leitfähigen Füllschicht 122 darstellt.
  • Wie in 1G dargestellt, wird gemäß einigen Ausführungsformen der Metallgatestapel 123 rückgeätzt. In einigen Ausführungsformen steht die Gateelektrode 122' nach dem Rückätzprozess von oberen Flächen der Austrittsarbeitsschicht 120 und/oder der Gatedielektrikumsschicht 118 hervor.
  • In einigen Ausführungsformen werden die Spacerelemente 108 seitlich geätzt, um eine Aussparung bereitzustellen, die eine größere Öffnung aufweist. Daher kann der Ätzprozess zum Rückätzen des Metallgatestapels 123 aufgrund der größeren Öffnung gut durchgeführt werden. Das anschließende Ausbilden eines Abdeckelements und ein anschließender Prozess zum Ausbilden eines leitfähigen Kontakts mit dem Metallgatestapel 123 sind wesentlich verbessert.
  • Danach wird gemäß einigen Ausführungsformen ein Abdeckelement 124 über dem rückgeätzten Metallgatestapel 123 ausgebildet, wie in 1G dargestellt. In einigen Ausführungsformen steht das Abdeckelement 124 in direktem Kontakt mit dem Metallgatestapel 123. In einigen Ausführungsformen steht das Abdeckelement 124 in direktem Kontakt mit der Gateelektrode 122'. In einigen Ausführungsformen steht das Abdeckelement 124 in direktem Kontakt mit der Austrittsarbeitsschicht 120. In einigen Ausführungsformen steht das Abdeckelement 124 in direktem Kontakt mit der Gatedielektrikumsschicht 118. In einigen Ausführungsformen steht das Abdeckelement 124 in direktem Kontakt mit den Spacerelementen 108. In einigen Ausführungsformen dringt die Gateelektrode 122' in das Abdeckelement 124 ein. In einigen Ausführungsformen umgibt das Abdeckelement 124 einen oberen Abschnitt der Gateelektrode 122'. In einigen Ausführungsformen umgibt das Abdeckelement 124 durchgehend einen oberen Abschnitt der Gateelektrode 122'.
  • In einigen Ausführungsformen wird das Abdeckelement 124 aus einem dielektrischen Material gefertigt. Das dielektrische Material kann Siliziumnitrid, Siliziumoxinitrid, ein anderes geeignetes Material oder eine Kombination davon umfassen. In einigen Ausführungsformen wird eine Schutzmaterialschicht (wie z. B. eine dielektrische Schicht) über der dielektrischen Schicht 114, den Spacerelementen 108 und dem rückgeätzten Metallgatestapel 123 abgeschieden. In einigen Ausführungsformen wird die Schutzmaterialschicht aus einem dielektrischen Material gefertigt. Das dielektrische Material kann Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid, Silizium-Kohlenstoffnitrid, Oxid, ein anderes ähnliches Material, ein anderes geeignetes Material oder eine Kombination davon umfassen. In einigen Ausführungsformen wird die Schutzmaterialschicht unter Verwendung eines CVD-Prozesses, eines ALD-Prozesses, eines Rotationsbeschichtungsprozesses, eines anderen geeigneten Prozesses oder einer Kombination davon abgeschieden.
  • Danach wird gemäß einigen Ausführungsformen der Abschnitt der Schutzmaterialschicht außerhalb der Aussparung zwischen den Spacerelementen 108 entfernt. Folglich bildet der verbleibende Abschnitt der Schutzmaterialschicht das Abdeckelement 124, wie in 1G dargestellt. In einigen Ausführungsformen wird ein Planarisierungsprozess verwendet, um die Schutzmaterialschicht teilweise zu entfernen, um das Ausbilden des Abdeckelements 124 zu erzielen. In einigen Ausführungsformen umfasst der Planarisierungsprozess einen chemisch-mechanischen Polierprozess (CMP-Prozess), einen Schleifprozess, einen Ätzprozess, einen anderen geeigneten Prozess oder eine Kombination davon.
  • Wie in 1G dargestellt, weist das Abdeckelement 124 eine Oberseite 124t und eine Unterseite 124b auf. Das Abdeckelement 124 weist eine erste Breite W1 in der Nähe des Metallgatestapels 123 (oder der Unterseite 124b) und eine zweite Breite W2 in der Nähe der Oberseite 124t des Abdeckelements 124 auf. Die Breite W2 ist größer als die Breite W1. In einigen Ausführungsformen liegt die erste Breite W1 in einem Bereich von ungefähr 25 nm bis ungefähr 35 nm. In einigen Ausführungsformen liegt die zweite Breite W2 in einem Bereich von ungefähr 27 nm bis ungefähr 37 nm. In einigen Ausführungsformen weist das Abdeckelement 124 einen oberen Abschnitt und einen unteren Abschnitt auf. Der obere Abschnitt ist breiter als der untere Abschnitt, wie in 1G dargestellt.
  • In einigen Ausführungsformen wird das Abdeckelement 124 entlang einer Richtung von der Oberseite 124t zur Unterseite 124b des Abdeckelements 124 hin allmählich schmaler. In einigen Ausführungsformen wird das Abdeckelement 124 entlang einer Richtung von der Oberseite 124t zum Metallgatestapel 123 hin allmählich schmaler. In einigen Ausführungsformen wird das Spacerelement 108 entlang einer Richtung von der Unterseite 124b des Abdeckelements 124 zu einer Oberseite 108t des Spacerelements 108 hin allmählich schmaler.
  • Wie in 1G dargestellt, besteht zwischen einer Unterseite 125B und einer Seitenwand 125V des Metallgatestapels 123 ein Winkel α. In einigen Ausführungsformen sollte der Winkel α sorgfältig derart reguliert werden, dass er innerhalb eines geeigneten Bereichs liegt. In einigen Ausführungsformen liegt der Winkel α in einem Bereich von ungefähr 85 Grad bis ungefähr 95 Grad. Wie in 1G dargestellt, besteht zwischen einer Seitenwand 125S des Abdeckelements 124 und einer gedachten Ebene L, die sich von der Seitenwand 124V des Metallgatestapels 123 zur Oberseite 124t des Abdeckelements 124 erstreckt, ein Winkel θ. In einigen Ausführungsformen sollte der Winkel θ sorgfältig derart reguliert werden, dass er innerhalb eines geeigneten Bereichs liegt. In einigen Ausführungsformen liegt der Winkel θ in einem Bereich von ungefähr 1 Grad bis ungefähr 10 Grad.
  • Viele Abwandlungen und/oder Modifikationen können an Ausführungsformen der Offenbarung vorgenommen werden. 2 ist eine Querschnittsansicht einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen. Gleiche Bezugsnummern werden verwendet, um gleiche Elemente zu kennzeichnen. In einigen Ausführungsformen sind die Source-/Drainmerkmale dotierte Gebiete, die innerhalb der Finnenstruktur 101 ausgebildet werden. In einigen anderen Ausführungsformen wird die Finnenstruktur 101 nicht ausgebildet. In diesen Fällen sind die Source-/Drainmerkmale dotierte Gebiete, die in dem Halbleitersubstrat 100 ausgebildet werden.
  • Ausführungsformen der Offenbarung bilden eine Halbleitervorrichtungsstruktur, die einen Gatestapel mit Spacerelementen über Seitenwänden des Gatestapels aufweist. Obere Abschnitte der Spacerelemente und des Gatestapels werden teilweise entfernt, um eine Aussparung über dem Gatestapel und zwischen den Spacerelementen auszubilden. Die Aussparung weist einen oberen Abschnitt auf, der breiter ist als ein unterer Abschnitt der Aussparung. Danach wird ein verbleibender Abschnitt des Gatestapels entfernt. Danach wird ein Metallgatestapel in der Aussparung ausgebildet und dann rückgeätzt. Ein Abdeckelement wird dann über dem Metallgatestapel und zwischen den Spacerelementen ausgebildet. Aufgrund des Profils der Aussparung sind die Qualitäten der Prozesse zum Entfernen des verbleibenden Abschnitts des Gatestapels, zum Ausbilden des Metallgatestapels, zum Rückätzen des Metallgatestapels und zum Ausbilden des Abdeckelements verbessert.
  • Gemäß einigen Ausführungsformen ist eine Halbleitervorrichtungsstruktur bereitgestellt. Die Halbleitervorrichtungsstruktur umfasst einen Gatestapel über einem Halbleitersubstrat und ein Abdeckelement über dem Gatestapel. Das Abdeckelement weist einen oberen Abschnitt und einen unteren Abschnitt auf und der obere Abschnitt ist breiter als der untere Abschnitt. Die Halbleitervorrichtungsstruktur umfasst außerdem ein Spacerelement über einer Seitenwand des Abdeckelements und einer Seitenwand des Gatestapels.
  • Gemäß einigen Ausführungsformen ist eine Halbleitervorrichtungsstruktur bereitgestellt. Die Halbleitervorrichtungsstruktur umfasst einen Gatestapel über einem Halbleitersubstrat. Die Halbleitervorrichtungsstruktur umfasst außerdem ein Abdeckelement über dem Gatestapel und das Abdeckelement weist eine erste Breite in der Nähe des Gatestapels und eine zweite Breite in der Nähe des oberen Abschnitts des Abdeckelements auf. Die zweite Breite ist größer als die erste Breite. Die Halbleitervorrichtungsstruktur umfasst ferner ein Spacerelement über einer Seitenwand des Abdeckelements und einer Seitenwand des Gatestapels.
  • Gemäß einigen Ausführungsformen ist ein Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur bereitgestellt. Das Verfahren umfasst ein Ausbilden einer Gateelektrode über einem Halbleitersubstrat und ein Ausbilden von Spacerelementen über Seitenwänden der Gateelektrode. Das Verfahren umfasst außerdem ein teilweises Entfernen der Gateelektrode und der Spacerelemente, um eine Aussparung zwischen den Spacerelementen auszubilden. Die Aussparung wird entlang einer Richtung von einer Unterseite der Aussparung zu einer Oberseite der Aussparung hin breiter. Das Verfahren umfasst ferner ein Entfernen eines verbleibenden Abschnitts der Gateelektrode, so dass die Aussparung tiefer wird. Außerdem umfasst das Verfahren ein Ausbilden eines Metallgatestapels in der Aussparung, nachdem der verbleibende Abschnitt der Gateelektrode entfernt wurde. Das Verfahren umfasst außerdem ein Ausbilden eines Abdeckelements über dem Metallgatestapel und zwischen den Spacerelementen.
  • Das Vorstehende skizziert Merkmale von mehreren Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Ein Fachmann sollte erkennen, dass er die vorliegende Offenbarung als eine Grundlage für Entwerfen und Modifizieren anderer Prozesse und Strukturen leicht verwenden kann, um die gleichen Aufgaben durchzuführen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Ein Fachmann soll ebenfalls verstehen, dass derartige äquivalente Ausführungen nicht vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifizierungen hier vornehmen kann, ohne vom Erfindungsgedanken und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Halbleitervorrichtungsstruktur, umfassend: einen Gatestapel über einem Halbleitersubstrat; ein Abdeckelement über dem Gatestapel, wobei das Abdeckelement einen oberen Abschnitt und einen unteren Abschnitt aufweist und der obere Abschnitt breiter ist als der untere Abschnitt; und ein Spacerelement über einer Seitenwand des Abdeckelements und einer Seitenwand des Gatestapels.
  2. Halbleitervorrichtungsstruktur nach Anspruch 1, wobei der Gatestapel eine Austrittsarbeitsschicht und eine durch die Austrittsarbeitsschicht umgebende Gateelektrode umfasst.
  3. Halbleitervorrichtungsstruktur nach Anspruch 2, wobei das Abdeckelement in direktem Kontakt mit der Austrittsarbeitsschicht oder der Gateelektrode steht.
  4. Halbleitervorrichtungsstruktur nach Anspruch 2 oder 3, wobei die Gateelektrode von einer oberen Fläche der Austrittsarbeitsschicht hervorsteht.
  5. Halbleitervorrichtungsstruktur nach einem der vorhergehenden Ansprüche, wobei die Gateelektrode in das Abdeckelement eindringt.
  6. Halbleitervorrichtungsstruktur nach einem der vorhergehenden Ansprüche, wobei das Abdeckelement entlang einer Richtung von einer Oberseite des Abdeckelements zu dem Gatestapel hin allmählich schmaler wird.
  7. Halbleitervorrichtungsstruktur nach einem der vorhergehenden Ansprüche, wobei das Spacerelement entlang einer Richtung von einer Unterseite des Abdeckelements zu einer Oberseite des Spacerelements hin allmählich schmaler wird.
  8. Halbleitervorrichtungsstruktur nach einem der vorhergehenden Ansprüche, wobei das Abdeckelement in direktem Kontakt mit dem Spacerelement steht.
  9. Halbleitervorrichtungsstruktur nach einem der vorhergehenden Ansprüche, wobei der Gatestapel eine Gatedielektrikumsschicht umfasst, und die Gatedielektrikumsschicht in direktem Kontakt mit dem Abdeckelement steht.
  10. Halbleitervorrichtungsstruktur nach einem der vorhergehenden Ansprüche, wobei zwischen einem oberen Abschnitt der Seitenwand des Abdeckelements und einer gedachten Ebene, die sich von der Seitenwand des Gatestapels zu einer Oberseite des Abdeckelements hin erstreckt, ein Winkel besteht, und der Winkel in einem Bereich von ungefähr 1 Grad bis ungefähr 10 Grad liegt.
  11. Halbleitervorrichtungsstruktur, umfassend: einen Gatestapel über einem Halbleitersubstrat; ein Abdeckelement über dem Gatestapel, wobei das Abdeckelement eine erste Breite in der Nähe des Gatestapels und eine zweite Breite in der Nähe eines oberen Abschnitts des Abdeckelements aufweist, und die zweite Breite größer ist als die erste Breite; und ein Spacerelement über einer Seitenwand des Abdeckelements und einer Seitenwand des Gatestapels.
  12. Halbleitervorrichtungsstruktur nach Anspruch 11, wobei das Abdeckelement aus einem dielektrischen Material gefertigt ist.
  13. Halbleitervorrichtungsstruktur nach Anspruch 11 oder 12, wobei das Abdeckelement in direktem Kontakt mit dem Gatestapel und dem Spacerelement steht.
  14. Halbleitervorrichtungsstruktur nach einem der Ansprüche 11 bis 13, wobei der Gatestapel eine Austrittsarbeitsschicht und eine durch die Austrittsarbeitsschicht umgebende Gateelektrode umfasst.
  15. Halbleitervorrichtungsstruktur nach Anspruch 14, wobei das Abdeckelement einen oberen Abschnitt der Gateelektrode umgibt.
  16. Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur, umfassend: Ausbilden einer Gateelektrode über einem Halbleitersubstrat; Ausbilden von Spacerelementen über Seitenwänden der Gateelektrode; teilweises Entfernen der Gateelektrode und der Spacerelemente, um eine Aussparung zwischen den Spacerelementen auszubilden, wobei die Aussparung entlang einer Richtung von einer Unterseite der Aussparung zu einer Oberseite der Aussparung hin breiter wird; Entfernen eines verbleibenden Abschnitts der Gateelektrode, so dass die Aussparung tiefer wird; Ausbilden eines Metallgatestapels in der Aussparung, nachdem der verbleibende Abschnitt der Gateelektrode entfernt wurde; und Ausbilden eines Abdeckelements über dem Metallgatestapel und zwischen den Spacerelementen.
  17. Verfahren nach Anspruch 16, das ferner ein Rückätzen des Metallgatestapels, bevor das Abdeckelement ausgebildet wird, umfasst.
  18. Verfahren nach Anspruch 16 oder 17, wobei der Metallgatestapel eine Austrittsarbeitsschicht und eine durch die Austrittsarbeitsschicht umgebende Gateelektrode umfasst, und die Gateelektrode von einer oberen Fläche der Austrittsarbeitsschicht hervorsteht, nachdem der Metallgatestapel rückgeätzt wurde.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei das teilweise Entfernen der Gateelektrode und der Spacerelemente in einem ersten Ätzvorgang durchgeführt wird, das Entfernen des verbleibenden Abschnitts der Gateelektrode in einem zweiten Ätzvorgang durchgeführt wird, und eine Ätzrate des ersten Ätzvorgangs an den Spacerelementen höher ist als eine Ätzrate des zweiten Ätzvorgangs an den Spacerelementen.
  20. Verfahren nach Anspruch 19, wobei ein Abschnitt der Gateelektrode vor dem ersten Ätzvorgang und nach dem Ausbilden der Spacerelemente entfernt wird.
DE102015113250.8A 2015-05-22 2015-08-12 Struktur und verfahren zum ausbilden einer halbleitervorrichtungsstruktur Active DE102015113250B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562165369P 2015-05-22 2015-05-22
US62/165,369 2015-05-22
US14/818,965 US10411113B2 (en) 2015-05-22 2015-08-05 Structure and formation method of semiconductor device structure
US14/818,965 2015-08-05

Publications (2)

Publication Number Publication Date
DE102015113250A1 true DE102015113250A1 (de) 2016-11-24
DE102015113250B4 DE102015113250B4 (de) 2020-09-17

Family

ID=57231383

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015113250.8A Active DE102015113250B4 (de) 2015-05-22 2015-08-12 Struktur und verfahren zum ausbilden einer halbleitervorrichtungsstruktur

Country Status (5)

Country Link
US (5) US10411113B2 (de)
KR (2) KR20160137316A (de)
CN (2) CN112490291B (de)
DE (1) DE102015113250B4 (de)
TW (1) TWI590383B (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9425048B2 (en) * 2013-11-06 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for semiconductor device structure
US10411113B2 (en) * 2015-05-22 2019-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure
US9893062B2 (en) 2016-04-28 2018-02-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US10937783B2 (en) 2016-11-29 2021-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102328279B1 (ko) * 2017-08-11 2021-11-17 삼성전자주식회사 반도체 소자
US10418453B2 (en) * 2017-11-22 2019-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Forming metal contacts on metal gates
KR102432866B1 (ko) 2017-11-29 2022-08-17 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10672887B2 (en) * 2017-12-12 2020-06-02 International Business Machines Corporation Vertical FET with shaped spacer to reduce parasitic capacitance
CN112018036A (zh) * 2019-05-30 2020-12-01 台湾积体电路制造股份有限公司 半导体装置结构的制造方法
US11522083B2 (en) 2019-10-18 2022-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field-effect transistor device and method of forming the same
US11430865B2 (en) 2020-01-29 2022-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
DE102020114867A1 (de) 2020-01-29 2021-07-29 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleitervorrichtung und verfahren
US11217586B2 (en) * 2020-01-31 2022-01-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having dummy fin physically separating the first and second gate stacks
US11398384B2 (en) * 2020-02-11 2022-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for manufacturing a transistor gate by non-directional implantation of impurities in a gate spacer
US20230155002A1 (en) * 2021-11-12 2023-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gate fin electrode structure and method
US20230386920A1 (en) * 2022-05-26 2023-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate process and related structure

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048790B2 (en) * 2009-09-17 2011-11-01 Globalfoundries Inc. Method for self-aligning a stop layer to a replacement gate for self-aligned contact integration
US20130189834A1 (en) * 2011-01-10 2013-07-25 International Business Machines Corporation SELF-ALIGNED CONTACTS FOR HIGH k/METAL GATE PROCESS FLOW
US8772168B2 (en) * 2012-01-19 2014-07-08 Globalfoundries Singapore Pte. Ltd. Formation of the dielectric cap layer for a replacement gate structure
US20150118836A1 (en) * 2013-10-28 2015-04-30 United Microelectronics Corp. Method of fabricating semiconductor device

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806534B2 (en) 2003-01-14 2004-10-19 International Business Machines Corporation Damascene method for improved MOS transistor
US20050203551A1 (en) * 2004-03-09 2005-09-15 Kevin Weadock Method for performing a coronary artery bypass graft procedure
JP2006032410A (ja) * 2004-07-12 2006-02-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7943992B2 (en) * 2008-06-10 2011-05-17 Intel Corporation Metal gate structures with recessed channel
US8035165B2 (en) 2008-08-26 2011-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Integrating a first contact structure in a gate last process
US8637936B2 (en) 2009-09-25 2014-01-28 United Microelectronics Corp. Metal gate transistor with resistor
US8436404B2 (en) * 2009-12-30 2013-05-07 Intel Corporation Self-aligned contacts
US8084346B1 (en) * 2010-10-20 2011-12-27 International Business Machines Corporation Replacement metal gate method
US8946006B2 (en) * 2010-10-28 2015-02-03 International Business Machines Corporation Replacement gate MOSFET with raised source and drain
US9337192B2 (en) * 2011-09-24 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Metal gate stack having TaAlCN layer
US8617973B2 (en) 2011-09-28 2013-12-31 GlobalFoundries, Inc. Semiconductor device fabrication methods with enhanced control in recessing processes
US20130187236A1 (en) 2012-01-20 2013-07-25 Globalfoundries Inc. Methods of Forming Replacement Gate Structures for Semiconductor Devices
US8507979B1 (en) * 2012-07-31 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor integrated circuit with metal gate
US8896030B2 (en) * 2012-09-07 2014-11-25 Intel Corporation Integrated circuits with selective gate electrode recess
US20140179093A1 (en) * 2012-12-20 2014-06-26 GlobalFoundries, Inc. Gate structure formation processes
US9202691B2 (en) 2013-01-18 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having modified profile metal gate
US8946793B2 (en) * 2013-02-05 2015-02-03 GlobalFoundries, Inc. Integrated circuits having replacement gate structures and methods for fabricating the same
US8835244B2 (en) 2013-02-21 2014-09-16 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits having metal gate electrodes
KR20140121634A (ko) 2013-04-08 2014-10-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9064814B2 (en) 2013-06-19 2015-06-23 United Microelectronics Corp. Semiconductor structure having metal gate and manufacturing method thereof
US9257348B2 (en) 2013-08-06 2016-02-09 Globalfoundries Inc. Methods of forming replacement gate structures for transistors and the resulting devices
CN104377132A (zh) * 2013-08-13 2015-02-25 中国科学院微电子研究所 半导体器件及其制造方法
US9105497B2 (en) * 2013-09-04 2015-08-11 Globalfoundries Inc. Methods of forming gate structures for transistor devices for CMOS applications
US9520474B2 (en) 2013-09-12 2016-12-13 Taiwan Semiconductor Manufacturing Company Limited Methods of forming a semiconductor device with a gate stack having tapered sidewalls
US9306032B2 (en) * 2013-10-25 2016-04-05 United Microelectronics Corp. Method of forming self-aligned metal gate structure in a replacement gate process using tapered interlayer dielectric
KR102125749B1 (ko) * 2013-12-27 2020-07-09 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
US9412822B2 (en) * 2014-03-07 2016-08-09 Globalfoundries Inc. Methods of forming stressed channel regions for a FinFET semiconductor device and the resulting device
CN105280486B (zh) * 2014-07-23 2020-09-22 联华电子股份有限公司 金属栅极结构的制作方法
US10411113B2 (en) * 2015-05-22 2019-09-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8048790B2 (en) * 2009-09-17 2011-11-01 Globalfoundries Inc. Method for self-aligning a stop layer to a replacement gate for self-aligned contact integration
US20130189834A1 (en) * 2011-01-10 2013-07-25 International Business Machines Corporation SELF-ALIGNED CONTACTS FOR HIGH k/METAL GATE PROCESS FLOW
US8772168B2 (en) * 2012-01-19 2014-07-08 Globalfoundries Singapore Pte. Ltd. Formation of the dielectric cap layer for a replacement gate structure
US20150118836A1 (en) * 2013-10-28 2015-04-30 United Microelectronics Corp. Method of fabricating semiconductor device

Also Published As

Publication number Publication date
US20190334016A1 (en) 2019-10-31
CN112490291A (zh) 2021-03-12
DE102015113250B4 (de) 2020-09-17
US11444176B2 (en) 2022-09-13
US20220359726A1 (en) 2022-11-10
US12002872B2 (en) 2024-06-04
TW201642392A (zh) 2016-12-01
US20160343827A1 (en) 2016-11-24
CN112490291B (zh) 2025-02-11
US11133400B2 (en) 2021-09-28
KR101804733B1 (ko) 2017-12-04
US10411113B2 (en) 2019-09-10
US20190305113A1 (en) 2019-10-03
KR20170101171A (ko) 2017-09-05
US20240274691A1 (en) 2024-08-15
TWI590383B (zh) 2017-07-01
KR20160137316A (ko) 2016-11-30
CN106169419A (zh) 2016-11-30

Similar Documents

Publication Publication Date Title
DE102015113250B4 (de) Struktur und verfahren zum ausbilden einer halbleitervorrichtungsstruktur
DE102015114904B4 (de) Halbleitervorrichtungsstrukturen und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur
DE102018115901B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102015112832B4 (de) Struktur und Ausbildungsverfahren einer Halbleiterbauelementstruktur mit Gatestapel
DE102016100035B4 (de) Fin-Feldeffekttransistor-Vorrichtungsstruktur (FinFET-Vorrichtungsstruktur) und Verfahren zum Ausbilden dieser
DE102014019257B4 (de) Metall-Gate-Struktur und diesbezügliches Fertigungsverfahren
DE102015112267B4 (de) Verfahren und struktur für finfet
DE102018124749B4 (de) Strukturen und Verfahren zur Rauschisolation in Halbleitervorrichtungen
DE102013103470B4 (de) Verfahren für einen Feldeffekttransistor
DE102015106047B4 (de) Struktur und Verfahren zum Ausbilden eines Halbleiterbauelements mit einem Gatestapel
DE102015116915B4 (de) Halbleitervorrichtungsstruktur und Verfahren zum Ausbilden von dieser
DE102015103264B4 (de) Verfahren zum Ausbilden einer Halbleiterbauelementstrukur mit einem Gate
DE102012204516A1 (de) FinFET-Vorrichtung und Herstellungsverfahren für dieselbe
DE102016100273B4 (de) Halbleitervorrichtungsstruktur
DE102015112916B4 (de) Struktur und Bildungsverfahren einer Halbleitervorrichtungsstruktur
DE102017120571B4 (de) Verfahren zur halbleiterherstellung
DE102020104621A1 (de) Halbleitervorrichtung mit einem cut-metallgate und ein herstellungsverfahren
DE102015117230B4 (de) Verfahren zum Bilden einer Halbleitervorrichtungsstruktur
DE102016114724B4 (de) Verfahren zum Ausbilden von Gräben mit unterschiedlichen Tiefen und Vorrichtung
DE102018126937B4 (de) Finnenschnitt-Isolationsbereiche und Verfahren zu ihrem Bilden
DE102022104650A1 (de) Herstellen von nähten mit erwünschten abmessungen in isolationsbereichen
DE102019009394B4 (de) Isolation von source-drain-regionen zweier muti-gate-transistoren in dichter anordnung
DE102017118193A1 (de) Verringerung des metallischen Gate-Überhangs durch Bilden einer oben breiten und unten schmalen Dummy-Gate-Elektrode
DE102020107379A1 (de) Luftspacer um kontaktstecker und verfahren zu deren ausbildung
DE102016123406B4 (de) Verfahren zur Ausbildung eines integrierten Chips mit gleichmäßigem Tunnel-Dielektrikum einer eingebetteten Flash-Speicherzelle und zugehöriger integrierter Chip

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029423000

Ipc: H10D0064270000