CN115382743B - 形成具有涂层的结构的方法及具有涂层的结构 - Google Patents

形成具有涂层的结构的方法及具有涂层的结构 Download PDF

Info

Publication number
CN115382743B
CN115382743B CN202110563907.9A CN202110563907A CN115382743B CN 115382743 B CN115382743 B CN 115382743B CN 202110563907 A CN202110563907 A CN 202110563907A CN 115382743 B CN115382743 B CN 115382743B
Authority
CN
China
Prior art keywords
silicon
substrate
layer
fluid
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110563907.9A
Other languages
English (en)
Other versions
CN115382743A (zh
Inventor
刘全璞
郑尹玮
王时安
彭柏良
陈俊宏
黄俊翰
李奕锠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chenghong Energy Co ltd
Original Assignee
Chenghong Energy Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chenghong Energy Co ltd filed Critical Chenghong Energy Co ltd
Priority to CN202110563907.9A priority Critical patent/CN115382743B/zh
Publication of CN115382743A publication Critical patent/CN115382743A/zh
Application granted granted Critical
Publication of CN115382743B publication Critical patent/CN115382743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D7/00—Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials
    • B05D7/24—Processes, other than flocking, specially adapted for applying liquids or other fluent materials to particular surfaces or for applying particular liquids or other fluent materials for applying particular liquids or other fluent materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/002—Processes for applying liquids or other fluent materials the substrate being rotated
    • B05D1/005—Spin coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/02—Processes for applying liquids or other fluent materials performed by spraying
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/007—After-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D3/00—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials
    • B05D3/04—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to gases
    • B05D3/0493—Pretreatment of surfaces to which liquids or other fluent materials are to be applied; After-treatment of applied coatings, e.g. intermediate treating of an applied coating preparatory to subsequent applications of liquids or other fluent materials by exposure to gases using vacuum

Abstract

本发明公开了一种形成具有涂层的结构的方法及具有涂层的结构，该方法包括：提供基底；涂布流体至基底的表面，其中流体包括载体及多个含硅纳米颗粒；以及施行加热制程，以去除载体，并且将些含硅纳米颗粒转换成含硅层、金属硅化物层、或包括含硅层及金属硅化物层的堆栈层。该结构包括：一基底，包括多个沟槽，其中各该沟槽的深宽比大于2；一含硅层，填满该些沟槽；以及一金属硅化物层，延伸设置于该基底和该含硅层之间，且该金属硅化物层覆盖住各该沟槽的内壁。

Description

形成具有涂层的结构的方法及具有涂层的结构
技术领域
本发明涉及一种具有涂层的结构的形成方法和具有涂层的结构，尤其涉及一种涂层具有良好填隙能力和附着性的结构的形成方法和结构。
背景技术
在镀膜制程中，为了在基底上形成膜层，现行主流的方法是利用镀膜技术，例如物理气相沉积法(PVD)与化学气相沉积法(CVD)，以于基底上形成膜层。
然而，对于现行的镀膜技术，当基底的表面具有沟槽，特别是开口面积小(例如小于500纳米)且深宽比(aspect ratio)大于2的沟槽而言，现行的镀膜技术无法提供良好的填隙能力。因此，公知的镀膜技术无法提供良好的镀膜质量。
此外，当镀膜的厚度较厚时，通常需要较长的沉积时间，以形成均匀且较厚的沉积膜。然而，对于较厚的镀膜，其容易因沉积过程中产生的内应力或是基底表面的低表面能，而造成镀膜剥离于基底的表面。
发明内容
有鉴于此，本发明揭露了一种形成具有涂层的结构的方法以及具有涂层的结构，以解决上述的缺陷。
根据本揭露的一实施例，揭露一种形成具有涂层的结构的方法，包括：提供基底；涂布流体至基底的表面，其中流体包括载体及多个含硅纳米颗粒；以及施行加热制程，以去除载体，并且将些含硅纳米颗粒转换成含硅层、金属硅化物层、或包括含硅层及金属硅化物层的堆栈层。
根据本揭露的另一实施例，揭露一种具有涂层的结构，包括：基底，包括多个沟槽，其中各沟槽的深宽比大于2；含硅层，填满沟槽；金属硅化物层，延伸设置于基底和含硅层之间，且金属硅化物层覆盖住各沟槽的内壁。
附图说明
图1是本揭露一实施例的基底上设置有流体的剖面图；
图2是本揭露一实施例的基底上设置有含硅层的剖面图；
图3是本揭露一实施例的基底上设置有金属硅化物的剖面图；
图4是本揭露一实施例的含硅层上设置有半导体层的剖面图；
图5是本揭露一实施例的基底上设置有流体的剖面图；
图6是本揭露一实施例的基底上设置有含硅层的剖面图；
图7是本揭露一实施例的沟槽内设置有金属硅化物的剖面图；
图8是本揭露另一实施例的沟槽内设置有金属硅化物的剖面图；
图9是本揭露另一实施例的沟槽内设置有金属硅化物的剖面图；
图10是具体实施例一的SEM图；
图11是具体实施例二的SEM图；
图12是具体实施例三的SEM图；
图13是具体实施例四的SEM图；
图14是具体实施例五的SEM图；
图15是具体实施例六的SEM图；
图16是具体实施例七的SEM图；
图17是具体实施例八的SEM图；
图18是具体实施例九的SEM图；
图19是具体实施例十的SEM图；
图20是比较例一的SEM图。
符号说明：
100 基底
100A 表面
100T 沟槽
110 流体
112 载体
114 含硅纳米颗粒
120 含硅层
122 金属硅化物层
130 半导体层
具体实施方式
图1是本揭露一实施例的基底上设置有流体的剖面图。参照图1，在形成具有涂层的结构的初始阶段，提供一基底100，基底100可以是金属材料、半导体材料、绝缘体材料或非金属材料，例如：铜(Cu)、铁(Fe)、镍(Ni)与钼(Mo)等金属材料、石墨(C)的非金属材料、氧化铝等绝缘体材料、以及氧化锌、氮化镓与氮化铝等半导体材料，但不限定于此。根据本揭露一实施例，基底100可以是耐温的材质，例如是在500℃-1500℃的温度下而不会变形或变性的材质。
接着，可以在基底100的表面100A涂布流体110，使流体110完整覆盖住基底100的表面100A。根据本揭露一实施例，可以利用旋转涂布制程，或其他合适的制程，以将流体110完整覆盖住基底100的表面100A。其中，流体110可以是胶体(colloidal)或浆料，其包括载体112及分散于载体112中的多个含硅纳米颗粒114。此外，端视实际需求，流体110也可以包括酸液、碱液、有机溶剂、水，胶体可为溶胶、有机化合物、高分子溶液、缔合胶体。载体112可以是气体或液体。含硅纳米颗粒114可以是结晶硅纳米颗粒或非晶硅纳米颗粒，含硅纳米颗粒114的尺寸可以为1nm-300nm，例如是20nm、30nm、100nm、200nm、或其中的任何数值。根据本揭露一实施例，含硅纳米颗粒114的表面可以存在原生氧化层，但是此原生氧化层的厚度较佳小于10nm，例如是5nm。需注意是，图1中所示的含硅纳米颗粒114的数量仅为例示，其实际的数量可端视需求而调整。
在流体110完整覆盖住基底100的表面100A之后，可接着施行加热制程，而形成图2所示包括含硅层的结构。图2是本揭露一实施例的基底上设置有含硅层的剖面图。参照图2，在施行加热制程的过程中，可以去除载体112，并且将含硅纳米颗粒114转换成含硅层120，此含硅层120可作为基底100的涂层。根据本揭露一实施例，加热制程包括真空加热制程，例如压力为1x 10-2torr至10x 10-1torr及制程温度为500℃-2000℃的真空加热制程。通过施行加热制程，含硅纳米颗粒114可以被烧结(sintering)而产生多晶结构，例如多晶硅结构。
根据本揭露的实施例，载体112除了可以被用来分散含硅纳米颗粒114，其也可以对基底100具有一定的腐蚀性，因此可以用于增加基底100表面的粗糙度。因此，在加热制程中，被粗糙化的基底100的表面100A可以和含硅层120产生较大的接触面积，而增加基底100和含硅层120之间的附着强度。
图3是本揭露一实施例的基底上设置有金属硅化物的剖面图。参照图3，图3的结构类似图2所示的结构，主要差异在于，基底100上另包括金属硅化物层122，例如是设置在基底100和含硅层120之间的金属硅化物层122，因此金属硅化物层122及含硅层120可以被视为是设置于基底100上的堆栈层。其中，此金属硅化物层122也可以经由上述的加热制程而形成。举例而言，在加热制程中，流体110中的含硅纳米颗粒114可以和基底100产生反应，而生成金属硅化物层122。其中，金属硅化物层122可以包括由硅及部分主族元素(例如第1、2、13、14、15、16、17族主族元素)或部分过渡金属所构成的二元化合物，例如NiSi、Cu5Si、CoSi、Mo5Si3、FeSi、SiC等，但不限定于此。由于上述二元化合物的特性不尽相同，例如硅化钼层相较于钼基底可以具有更高的硬度，而碳化硅层相较于碳基底可以具有更高的硬度和绝缘性。因此，可以通过形成金属硅化物层122，而产生不同于原始基底100的特性。根据本揭露的另一实施例，基底100上的含硅层120也可以全部被反应成金属硅化物层122，使得在形成金属硅化物层122之后，基底100上不残留任何含硅层120。
图4是本揭露一实施例的含硅层上设置有半导体层的剖面图。在完成图3所示的结构之后，可以选择性的对含硅层120施行平坦化制程，并接着施行另一沉积制程或涂布制程，而形成半导体层130。通过含硅层120和基底100反应所生成的金属硅化物层122，可以增进含硅层120和基底100之间可以具有较佳的附着强度，因此即便设置于含硅层120上方的半导体层130可能会施予应力至含硅层120或基底100，含硅层120仍不会自基底100剥离。
除了上述实施例之外，基底100也可以是包括多个沟槽100T的基底100。图5是本揭露一实施例的基底上设置有流体的剖面图。参照图5，在形成具有涂层的结构的初始阶段，提供一基底100，且基底100的表面100A包括多个沟槽100T。
接着，可以在基底100的表面100A涂布或喷涂流体110，使流体110完整覆盖住基底100的表面100A，并填入沟槽100T。根据本揭露一实施例，可以利用旋转涂布制程、气流喷涂制程，或其他合适的制程，以将流体110完整覆盖住基底100的表面100A。其中，流体110可以是胶体(colloidal)、气溶胶(aerosol)或浆料，其包括载体112及分散于载体112中的多个含硅纳米颗粒114。此外，端视实际需求，流体110也可以包括酸液、碱液、有机溶剂、水，胶体可为溶胶、有机化合物、高分子溶液、缔合胶体。载体112可以是气体或液体。含硅纳米颗粒114可以是结晶硅纳米颗粒或非晶硅纳米颗粒，含硅纳米颗粒114的尺寸可以为1nm-300nm，例如是20nm、30nm、100nm、200nm、或其中的任何数值。根据本揭露一实施例，含硅纳米颗粒114的表面可以存在原生氧化层，但是此原生氧化层的厚度较佳小于10nm，例如是5nm。需注意是，图5中所示的含硅纳米颗粒114的数量仅为例示，其实际的数量可端视需求而调整。
在流体110完整覆盖住基底100的表面100A之后，接着可以将部分覆盖住基底100的表面100A的流体110移除，仅保留填入沟槽100T的流体110。根据本揭露一实施例，可以利用刮刀移除制程，或其他合适的移除制程，以将部分覆盖住基底100的表面100A的流体110移除，保留填入沟槽100T的流体110。之后，可接着施行加热制程，以去除载体112，并且将含硅纳米颗粒114转换成含硅层，而形成图6所示包括含硅层120的结构。图6是本揭露一实施例的基底上设置有含硅层的剖面图。参照图6，通过施行加热制程，含硅层120可作为涂层，并填满各沟槽100T，且含硅层120中不包括任何空穴。含硅层120可作为基底100的涂层，且含硅层120的表面形貌可不同于基底100原始的表面形貌。根据本揭露一实施例，加热制程包括真空加热制程，例如压力为1x10-2torr至10x10-1torr及制程温度为500℃-2000℃的真空加热制程。通过施行加热制程，含硅纳米颗粒114可以被烧结(sintering)，而产生多晶结构，例如多晶硅层。根据本揭露一实施例，含硅层120不限于只能被设置于沟槽100T中，含硅层120也可以完整覆盖基底100，且含硅层120的表面形貌可不同于基底100原始的表面形貌。此外，对于填入沟槽100T的含硅层120，该些含硅层120也可以被视为是涂层。
根据本揭露的实施例，载体112除了可以被用来分散含硅纳米颗粒114，其也可以对基底100具有一定的腐蚀性，因此可以增加基底100表面或沟槽100T内壁的粗糙度。因此，在加热制程中，被粗糙化的基底100可以和含硅层120产生较大的接触面积，而增加基底100和含硅层120之间的附着强度。
图7是本揭露一实施例的沟槽内设置有金属硅化物的剖面图。图7的结构类似图6所示的结构，两者间的主要差异在于，基底100和含硅层120之间另外包括金属硅化物层122。举例而言，参照图5及图7，在图5中所示流体110完整覆盖住基底100的表面100A之后，将部分覆盖住基底100的表面100A的流体110移除，仅保留填入沟槽100T的流体110。根据本揭露一实施例，可以利用刮刀移除制程，或其他合适的移除制程，以将部分覆盖住基底100的表面100A的流体110移除，保留填入沟槽100T的流体110。之后，可接着施行加热制程，以去除载体112，并且将含硅纳米颗粒114转换成含硅层120，而形成如图7所示包括含硅层120与金属硅化物层122的堆栈层结构。此金属硅化物层122可以经由上述的加热制程而形成，并完整覆盖沟槽100T的内壁。举例而言，在加热制程中，流体110中的含硅纳米颗粒114可以和沟槽100T的内壁产生反应，而生成金属硅化物层122。其中，金属硅化物层122可以包括由硅及部分主族元素(例如第1、2、13、14、15、16、17族主族元素)或部分过渡金属所构成的二元化合物，例如NiSi、Cu5Si、CoSi、Mo5Si3、FeSi等，但不限定于此。
图8是本揭露另一实施例的沟槽内设置有金属硅化物的剖面图。图8的结构类似图7所示的结构，两者间的主要差异在于，沟槽100T内的含硅层会被完全转换成金属硅化物层122，使得金属硅化物层122可以填满各沟槽100T，且位于沟槽100T内的金属硅化物层122中不包括任何空穴。举例而言，参照图5及图8，在图5中所示流体110完整覆盖住基底100的表面100A之后，将部分覆盖住基底100的表面100A的流体110移除，仅保留填入沟槽100T的流体110。根据本揭露一实施例，可以利用刮刀移除制程，或其他合适的移除制程，以将部分覆盖住基底100的表面100A的流体110移除，保留填入沟槽100T的流体110。之后，可接着施行加热制程，以去除载体112，并且将含硅纳米颗粒114转换成金属硅化物层122，而形成图8所示包括金属硅化物层122的结构。
图9是本揭露另一实施例的沟槽内设置有金属硅化物的剖面图。图9的结构类似图7所示的结构，两者间的主要差异在于，含硅层120与金属硅化物层122不仅只设置于沟槽100T中，还会延伸覆盖住基底100的表面100A，因此含硅层120与金属硅化物层122所构成的堆栈层可以提供平坦的表面。举例而言，参照图5及图9，可以完整保留图5中所示的覆盖住基底100的表面100A的流体110，接着，施行加热制程，以去除载体112，并且将含硅纳米颗粒114转换成含硅层120，以及在基底100和含硅层120之间形成金属硅化物层122。其中，此金属硅化物层122可以经由上述的加热制程而形成，并完整覆盖基底100的表面100A及沟槽100T的内壁，而形成图9所示包括含硅层120及金属硅化物层122的堆栈层结构。
以下就形成具有涂层的结构的各具体实施例加以描述。
具体实施例一：
重量为1kg、平均粒径为200nm的硅粉体加入至4kg的去离子水中，以直流搅拌机进行均匀搅拌，调配成20％固含量的含硅流体。接着将含硅流体滴至铜(Cu)金属表面后，以最高转速为1000RPM的旋转涂布方式对铜(Cu)基底表面进行涂布。之后，将涂布有含硅流体的样品放入真空高温炉中，抽真空至5x 10-1torr，加温至700℃，持温30分钟，即可产生铜硅合金于铜金属(金属基底)表面。相应的SEM图如图10所示。
具体实施例二：
将重量为1kg、平均粒径为180nm的硅粉体加入至4kg的去离子水中，以直流搅拌机进行均匀搅拌，调配成20％固含量的含硅流体，接着将含硅流体滴至铁(Fe)金属表面后，以最高转速为1000RPM的旋转涂布方式对铁(Fe)金属表面进行涂布。之后，将涂布有含硅流体的样品放入真空高温炉中，抽真空至5x 10-1torr，加温至900℃，持温30分钟，即可以产生铁硅合金于铁金属(金属基底)表面。相应的SEM图如图11所示。
具体实施例三：
将重量为1kg、平均粒径为300nm的硅粉体加入至4kg的去离子水中，以直流搅拌机进行均匀搅拌，调配成20％固含量的含硅流体，接着将含硅流体滴至镍(Ni)金属表面后，以最高转速为1000RPM的旋转涂布方式在镍(Ni)金属表面进行涂布。之后，将涂布有含硅流体的样品放入真空高温炉中，抽真空至5x10-1torr，加温至1100℃，持温30分钟，即可以产生镍硅合金于镍金属(金属基底)表面。相应的SEM图如图12所示。
具体实施例四：
将重量为1kg、平均粒径为120nm的硅粉体加入至9kg的去离子水中，以直流搅拌机进行均匀搅拌，调配成10％固含量的含硅流体，接着将含硅流体通过加压气体乘载方式，输送至喷头出口，将喷头对准石墨(C)表面进行喷涂，本实施例的加压气体为氩气，气体压力为7Bar，在形成硅薄膜于石墨(C)表面后，放入真空高温炉中，抽真空至5x 10-1torr，加温至度1200℃，持温30分钟，即可以产生碳化硅于石墨(非金属基底)表面。相应的SEM图如图13所示。
具体实施例五：
将重量为1kg、平均粒径为150nm的硅粉体加入至9kg的去离子水中，以直流搅拌机进行均匀搅拌，调配成10％固含量的含硅流体，接着将含硅流体通过加压气体乘载方式，输送至喷头出口，将喷头对准钼金属(Mo)表面进行喷涂，本实施例的加压气体为氩气，气体压力为7Bar。之后，将样品放入真空高温炉中，抽真空至5x 10-1torr，加温至度2000℃，持温30分钟，即可以产生钼硅合金于钼金属(Mo)(金属基底)表面。相应的SEM图如图14所示。
具体实施例六：
将重量为1kg、平均粒径为120nm的硅粉体加入至4kg的去离子水中，以直流搅拌机进行均匀搅拌，调配成20％固含量的含硅流体，接着将含硅流体滴至氧化铝表面后，以最高转速为1000RPM的旋转涂布方式在氧化铝表面进行涂布。之后，将涂布有含硅流体的样品放入真空高温炉中，放入真空高温炉中，抽真空至5x 10-1torr，加温至度900℃，持温30分钟，即可以产生硅薄膜于氧化铝(绝缘体基底)表面。相应的SEM图如图15所示。
具体实施例七：
将重量为1kg、平均粒径为120nm的硅粉体加入至4kg的去离子水中，以直流搅拌机进行均匀搅拌，调配成20％固含量的含硅流体，接着将含硅流体滴至氧化锌表面后，以最高转速为1000RPM的旋转涂布方式在氧化锌表面进行涂布。之后，将涂布有含硅流体的样品放入真空高温炉中，抽真空至5x10-1torr，加温至度900℃，持温30分钟，即可以产生硅薄膜于氧化锌(半导体基底)表面。相应的SEM图如图16所示。
具体实施例八：
将重量为1kg、平均粒径为120nm的硅粉体加入至4kg的去离子水中，以直流搅拌机进行均匀搅拌，调配成20％固含量的含硅流体，接着将含硅流体滴至氮化镓表面后，以最高转速为1000RPM的旋转涂布方式在氮化镓表面进行涂布。之后，将涂布有含硅流体的样品放入真空高温炉中，抽真空至5x10-1torr，加温至度900℃，持温30分钟，即可以产生硅薄膜于氮化镓(半导体基底)表面。相应的SEM图如图17所示。
具体实施例九：
将重量为1kg、120nm的硅粉体加入至4kg的去离子水中，以直流搅拌机进行均匀搅拌，调配成20％固含量的含硅流体，接着将含硅流体滴至氮化铝表面后，以最高转速为1000RPM的旋转涂布方式在氮化铝表面进行涂布。之后，将涂布有含硅流体的样品放入真空高温炉中，放入真空高温炉中，抽真空至5x 10-1torr，加温至度900℃，持温30分钟，即可以产生硅薄膜于氮化铝(半导体基底)表面。相应的SEM图如图18所示。
具体实施例十：
将重量为1kg、平均粒径为80nm的硅粉体加入至9kg的去离子水中，以直流搅拌机进行均匀搅拌，调配成10％固含量的含硅流体，接着将含硅流体滴至沟槽深宽比为二比一的图案化氧化铝基板表面后，进行抽真空至1x 10-1torr，使含硅流体与图案化氧化铝基板间，因为高深宽比导致被含硅流体覆盖所产生的气泡能够消除，接着以最高转速为5000RPM的旋转涂布方式进行涂布于图案化氧化铝基板表面，在完成硅薄膜形成于图案化氧化铝基板表面及底部后，放入真空高温炉中，抽真空至5x 10-1torr，加热至900℃，持温30分钟，即可产生硅薄膜于图案化氧化铝基板的底部。相应的SEM图如图19所示。根据图19所示，硅薄膜可以完整被沉积在图案化氧化铝基板(绝缘体基底)的沟槽底部。
比较例一：
将沟槽深宽比为二比一的图案化氧化铝基板放入溅镀机内，抽真空至3x10-6torr，射频功率300W，基板加热至600℃，旋转速率20RPM，溅镀30分钟。相应的SEM图如图20所示。根据图20所示，硅薄膜无法完整被沉积在图案化氧化铝基板的沟槽底部。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (8)

1.一种形成具有涂层的结构的方法，其特征在于，包括：
提供一基底，该基底的表面包括多个沟槽，各该沟槽的深宽比大于2；
涂布流体至该基底的表面，且该流体填满该多个沟槽，其中该流体包括一载体及多个含硅纳米颗粒；以及
施行加热制程，以去除该载体，并且将该多个沟槽内的该些含硅纳米颗粒转换成一金属硅化物层、或包括一含硅层及该金属硅化物层的堆栈层，其中该金属硅化物是通过该多个含硅纳米颗粒和该多个沟槽的内壁反应而得到。
2.如权利要求1所述的形成具有涂层的结构的方法，其特征在于，该基底为金属基底。
3.如权利要求1所述的形成具有涂层的结构的方法，其特征在于，该些含硅纳米颗粒的平均粒径小于300纳米。
4.如权利要求1所述的形成具有涂层的结构的方法，其特征在于，该含硅层为多晶硅层。
5.如权利要求1所述的形成具有涂层的结构的方法，其特征在于，使用旋转涂布制程或气流喷涂制程以涂布该流体至该基底的表面。
6.一种具有涂层的结构，其特征在于，包括：
一基底，包括多个沟槽，其中各该沟槽的深宽比大于2；
一含硅层，填满该些沟槽；以及
一金属硅化物层，延伸设置于该基底和该含硅层之间，且该金属硅化物层覆盖住各该沟槽的内壁；其中该金属硅化物是通过该多个含硅纳米颗粒和该多个沟槽的内壁反应而得到。
7.如权利要求6所述的具有涂层的结构，其特征在于，各该沟槽中不包括空穴。
8.如权利要求6所述的具有涂层的结构，其特征在于，该基底包括一表面，该含硅层进一步覆盖住该表面，且该金属硅化物层进一步设置于该含硅层和该表面之间。
CN202110563907.9A 2021-05-24 2021-05-24 形成具有涂层的结构的方法及具有涂层的结构 Active CN115382743B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110563907.9A CN115382743B (zh) 2021-05-24 2021-05-24 形成具有涂层的结构的方法及具有涂层的结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110563907.9A CN115382743B (zh) 2021-05-24 2021-05-24 形成具有涂层的结构的方法及具有涂层的结构

Publications (2)

Publication Number Publication Date
CN115382743A CN115382743A (zh) 2022-11-25
CN115382743B true CN115382743B (zh) 2023-08-22

Family

ID=84114369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110563907.9A Active CN115382743B (zh) 2021-05-24 2021-05-24 形成具有涂层的结构的方法及具有涂层的结构

Country Status (1)

Country Link
CN (1) CN115382743B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116445037B (zh) * 2023-06-16 2023-10-03 合肥晶合集成电路股份有限公司 金属纳米墨水及其制备方法、半导体结构的制备方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486266A (en) * 1983-08-12 1984-12-04 Tektronix, Inc. Integrated circuit method
US4549927A (en) * 1984-06-29 1985-10-29 International Business Machines Corporation Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices
US6524927B1 (en) * 1998-09-04 2003-02-25 Hitachi, Ltd. Semiconductor device and method of fabricating the same
US20050208778A1 (en) * 2004-03-22 2005-09-22 Weimin Li Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
US20080042212A1 (en) * 2006-08-15 2008-02-21 Kovio, Inc. Printed dopant layers
US20080179652A1 (en) * 2007-01-31 2008-07-31 Elpida Memory, Inc. Semiconductor memory device and method of manufacturing the same
CN101516970A (zh) * 2006-09-21 2009-08-26 Jsr株式会社 有机硅树脂组合物和沟槽隔离的形成方法
CN102760660A (zh) * 2011-04-28 2012-10-31 南亚科技股份有限公司 氧化聚硅氮烷层的方法以及形成沟槽隔离结构的方法
CN105916830A (zh) * 2013-10-31 2016-08-31 通用电气公司 制造具有增强对高温载荷下蠕变滑动的抗性的工程表面的二氧化硅形成的制品的方法
CN112117322A (zh) * 2019-06-21 2020-12-22 三星电子株式会社 半导体器件和制造半导体器件的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI229917B (en) * 2003-09-09 2005-03-21 Nanya Technology Corp Interconnect process and method for removing silicide
US8785310B2 (en) * 2012-01-27 2014-07-22 Tokyo Electron Limited Method of forming conformal metal silicide films

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4486266A (en) * 1983-08-12 1984-12-04 Tektronix, Inc. Integrated circuit method
US4549927A (en) * 1984-06-29 1985-10-29 International Business Machines Corporation Method of selectively exposing the sidewalls of a trench and its use to the forming of a metal silicide substrate contact for dielectric filled deep trench isolated devices
US6524927B1 (en) * 1998-09-04 2003-02-25 Hitachi, Ltd. Semiconductor device and method of fabricating the same
US20050208778A1 (en) * 2004-03-22 2005-09-22 Weimin Li Methods of depositing silicon dioxide comprising layers in the fabrication of integrated circuitry, methods of forming trench isolation, and methods of forming arrays of memory cells
US20080042212A1 (en) * 2006-08-15 2008-02-21 Kovio, Inc. Printed dopant layers
CN101516970A (zh) * 2006-09-21 2009-08-26 Jsr株式会社 有机硅树脂组合物和沟槽隔离的形成方法
US20080179652A1 (en) * 2007-01-31 2008-07-31 Elpida Memory, Inc. Semiconductor memory device and method of manufacturing the same
CN102760660A (zh) * 2011-04-28 2012-10-31 南亚科技股份有限公司 氧化聚硅氮烷层的方法以及形成沟槽隔离结构的方法
CN105916830A (zh) * 2013-10-31 2016-08-31 通用电气公司 制造具有增强对高温载荷下蠕变滑动的抗性的工程表面的二氧化硅形成的制品的方法
CN112117322A (zh) * 2019-06-21 2020-12-22 三星电子株式会社 半导体器件和制造半导体器件的方法

Also Published As

Publication number Publication date
CN115382743A (zh) 2022-11-25

Similar Documents

Publication Publication Date Title
US7776724B2 (en) Methods of filling a set of interstitial spaces of a nanoparticle thin film with a dielectric material
Wan et al. Controlled Electrochemical Deposition of Large‐Area MoS2 on Graphene for High‐Responsivity Photodetectors
JP2009540537A (ja) 金属間マイクロフレーク粒子による高処理能力の半導体前駆体層印刷
JP2009528682A (ja) 金属間ナノフレーク粒子による高処理能力の半導体前駆体層印刷
CN115382743B (zh) 形成具有涂层的结构的方法及具有涂层的结构
Satoh et al. X-ray photoelectron spectroscopic study of the formation of Cu/Ni interface mediated by oxide phase
KR20200117049A (ko) 금속 칼코게나이드 필러들을 형성하는 방법들
US11764057B2 (en) Method of forming structure having coating layer and structure having coating layer
JP7309697B2 (ja) 基板のフィーチャをコバルトで充填する方法および装置
CN109742184B (zh) 一种半导体包裹金属纳米线的制备方法
US10930493B2 (en) Linerless continuous amorphous metal films
Kim et al. Ultrathin CVD Cu seed layer formation using copper oxynitride deposition and room temperature remote hydrogen plasma reduction
TWI818261B (zh) 形成具有塗層的結構的方法及具有塗層的結構
EP1066416B9 (en) Passivating etchants for metallic particles
JP2003527293A5 (zh)
Kim et al. A controlled nucleation and growth of Si nanowires by using a TiN diffusion barrier layer for lithium-ion batteries
Rasadujjaman et al. Supercritical fluid chemical deposition of Cu in Ru and TiN-lined deep nanotrenches using a new Cu (I) amidinate precursor
CN105575751A (zh) 用于从种晶层表面去除污染的系统和方法
Yuk et al. Formation mechanisms of metallic Zn nanodots by using ZnO thin films deposited on n-Si substrates
JP2001015517A (ja) 半導体装置及びその製造方法
WO2010093500A1 (en) Nanowire synthesis from vapor and solid sources and energy storage device
JP7471286B2 (ja) ライナーレス連続アモルファス金属膜
TWI833823B (zh) 無襯墊連續非晶形金屬膜
Manjunatha et al. Birth of silicon nanowires covered with protective insulating blanket
JP4386663B2 (ja) 炭素複合材料

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20230523

Address after: 6th, 11th Floor, No. 235, Zhongzheng 4th Road, Qianjin District, Kaohsiung, Taiwan, China, China

Applicant after: Chenghong Energy Co.,Ltd.

Address before: 16, Lane 308, Chongming Road, zhongxiaoli 20, East District, Tainan, Taiwan, China

Applicant before: Liu Quanpu

GR01 Patent grant
GR01 Patent grant