DE102004031518A1 - Verfahren zum Bilden einer Metallverdrahtung in Halbleiterbauelementen - Google Patents

Verfahren zum Bilden einer Metallverdrahtung in Halbleiterbauelementen Download PDF

Info

Publication number
DE102004031518A1
DE102004031518A1 DE102004031518A DE102004031518A DE102004031518A1 DE 102004031518 A1 DE102004031518 A1 DE 102004031518A1 DE 102004031518 A DE102004031518 A DE 102004031518A DE 102004031518 A DE102004031518 A DE 102004031518A DE 102004031518 A1 DE102004031518 A1 DE 102004031518A1
Authority
DE
Germany
Prior art keywords
layer
barrier metal
metal lines
forming
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102004031518A
Other languages
English (en)
Inventor
Hyun Kyu Icheon Ryu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102004031518A1 publication Critical patent/DE102004031518A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die vorliegende Erfindung offenbart ein Verfahren zum Bilden von Metallleitungen in einem Halbleiterbauelement. Eine Vielzahl von Metallleitungen werden in dichter Art und Weise unter Verwendung von Al oder Al-Legierung als ein Material und durch Ausführen eines reaktiven Ionenätzprozesses unter Verwendung einer dielektrischen Schicht mit einem niedrigen k als harte maskierte Muster in einer dichten Art und Weise gebildet. Barrierenmetallschichten werden auf den Seitenwänden der Metallleitungen gebildet. Eine niederdielektrische Zwischenschichtisolationsschicht wird gebildet, wenn die niederdielektrischen harten maskierenden Muster existieren. Es ist daher möglich, Spielräume in einem Leitungsprozess und Gewinne in einem kritischen Wert der Zwischenschichtisolationsschicht zum Isolieren der Metallleitungen zu erhalten. Daher kann eine RC-Verzögerungszeit durch Beschränken von Kreuzkopplung zwischen den Metallleitungen und durch Vermindern einer Kapazität zwischen den Metallleitungen reduziert werden.

Description

  • HINTERGRUND
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Bilden von Metallleitungen in einem Halbleiterbauelement, und weiter insbesondere auf ein Verfahren zum Bilden von Metallleitungen in einem Halbleiterbauelement, welches eine RC-Verzögerungszeit durch Beschränken von Kreuzkopplung zwischen den Metallleitungen und Vermindern der Kapazität zwischen den Metallleitungen reduzieren kann, in dem eine dielektrische Schicht mit niedrigem k verwendet wird und ein reaktiven Ionen(RIE)-Prozess ausgeführt wird.
  • 2. Diskussion des Standes der Technik
  • Aufgrund einer Tendenz zu einer hohen Integration, hohen Funktionalität und Miniaturisierung eines Halbleiterbauelements wird ein Material als ein Material für Metallleitungen benötigt, welches bezüglich einer RC-Verzögerungszeit aufgrund eines niedrigen spezifischen Widerstands vorteilhaft ist, und welches hochwiderstandsfähig gegenüber Elektromigration (EM) und Stressmigration (SM) ist. Statt Al, welches im Allgemeinen als das am meisten angemessene Material der Metallleitungen verwendet wurde, gewinnt Cu zusehends Aufmerksamkeit.
  • Cu wird als das Material der Metallleitungen verwendet, da der Schmelzpunkt von Cu (1080°C) relativ höher ist, als der von Al (660°C) und der spezifische Widerstand von Cu (1.7μΩm) niedriger ist als der von Al (2.7μΩm).
  • Es wurden Versuche gemacht, Cu-Leitungen als die Metallleitungen des Halbleiterbauelements unter Berücksichtigung der hervorragenden Eigenschaften der Cu-Leitungen zu verwenden. Die Cu-Leitungen lassen sich jedoch nur unter Schwierigkeiten trocken ätzen und korrodieren leicht in Luft, und Cu-Atome diffundieren leicht in eine Isolationsschicht. Daher können Cu-Leitungen so gut wie nicht verwendet werden. Um die vorstehenden Probleme zu überwinden, wird ein einzelner damaszierter Prozess oder ein dualer damaszierter Prozess eingeführt. Zusätzlich wird eine dielektrische Schicht mit niedrigem k als eine Zwischenschichtisolationsschicht verwendet, um einen Anstieg der Kapazität zwischen den Metallleitungen zu verhindern.
  • Obwohl die Cu-Leitungen auf der Zwischenschichtisolationsschicht mit niedrigem Dielektrikum durch den damaszierten Prozess gebildet werden, wird ein Zwischenraum zwischen den benachbarten Cu-Leitungen und eine Breite der Cu-Leitungen reduziert, wenn ein Flash-Speicherbauelement nach unterhalb von 120nm geschrumpft wird. Als ein Ergebnis steigt eine RC-Verzögerungszeit aufgrund hoher Kreuzkoppelung und Kapazität zwischen den Cu-Leitungen ernsthaft an. Ein Anstieg der RC-Verzögerungszeit vermindert die Zuverlässigkeit des Bauelements und verhindert eine hohe Integration des Bauelements.
  • Derartige Probleme rühren von der Schwierigkeit des Cu-Leitungsprozesses her. Die Probleme des allgemeinen Cu-Leitungsprozesses werden nun erklärt. Hier werden Cu-Leitungen in einer Dichte entsprechend der Dichte bei Bit-Leitungen des Flash-Speicherbauelements gebildet und in einem hochintegrierten Bauelement verwendet. Wenn die Cu-Leitungen nicht dicht gebildet sind und nicht in dem hochintegrierten Bauelement verwendet werden, dann treten die obigen Probleme nicht auf.
  • Cu-Leitungen werden durch Bilden von damaszierten Mustern mit Gräben (Abschnitten, auf welchen die Leitungen gebildet werden) und über Kontaktlöcher (Abschnitte, die elektrisch mit einer weniger leitfähigen Schicht verbunden sind) auf einer niederdielektrischen Zwischenschichtisolationsschicht durch einen damaszierten Prozess, durch Füllen von Cu in die damaszierten Muster, und durch Polieren der Cu-Schicht auf der Zwischenschichtisolationsschicht durch einen chemisch-mechanischen Polier(CMP)-Prozess gebildet.
  • Als erstes müssen einige wenige Prozesse zum Entfernen von Fotolackmustern und einige Reinigungsprozesse ausgeführt werden, bis der Cu- Leitungsprozess abgeschlossen ist. Während dieser Prozesse geht die Zwischenschichtisolationsschicht zum Isolieren der Cu-Leitungen durch Ätzen verloren, und somit wird eine Breite zwischen den Cu-Leitungen reduziert. Demnach wird ein kritischer Wert der Zwischenschichtisolationsschicht zum Isolieren der Cu-Leitungen nicht erreicht, und somit wird eine RC-Verzögerungszeit aufgrund hoher Kreuzkoppelung und Kapazität zwischen den benachbarten Cu-Leitungen erhöht.
  • Als zweites kann Cu, wenn die damaszierten Muster klein sind, nicht regulär ohne Poren durch eine allgemeine physikalische Dampfabscheidung (PVD) oder eine chemische Dampfabscheidung (CVD) gefüllt werden. Seit kurzem wird ein Elektroplattierprozess unter Verwendung einer mit einem angemessenen Additiv gemischten Plattierlösung verwendet, um Cu ohne Poren abzuscheiden. Eine Cu-Keimschicht ist essentiell, um den Elektroplattierprozess zu verwenden. Die Gräben und die Durchgangslöcher werden jedoch schmaler als eine tatsächliche Leitungsbreite aufgrund der Cu-Keimschicht. Es ist daher schwieriger Cu regulär zu füllen. Um die obigen Probleme zu lösen, wurde Forschung und Entwicklung bei einer Plattierlösung mit einer hervorragenden Füllfähigkeit und einem Verfahren zum Füllen von Cu durch CVD durchgeführt.
  • Als drittes wird Cu leicht in eine Isolationsschicht diffundiert und somit muss eine Diffusionsbarrierenschicht zum Beschränken von Diffusion von Cu auf der Peripherie der Cu-Leitungen gebildet werden. Eine Dicke der Diffusionsbarrierenschicht muss auch reduziert werden, um ein Volumenverhältnis (englisch = bulk ratio) der Diffusionsbarrierenschicht konstant aufrecht zu erhalten und einen Anstieg eines spezifischen Widerstands der Metalleitungen bei einer Reduzierung der Leitungsbreite zu beschränken. Es ist jedoch schwierig, eine dünne und gleichförmige Diffusionsbarrierenschicht entlang der gekrümmten Oberflächen der Gräben und der Durchgangskontaktlöcher zu bilden. Daher wurde ein Abscheidungsverfahren, wie etwa eine atomare Schichtabscheidung (ALD), untersucht. Die dünnere Diffusionsbarrierenschicht führt normalerweise ihre Funktion nicht aus. Eine vollständig ideale Diffusionsbarrierenschicht würde in einem Halbleiterbauelement der nächsten Generation nicht entwickelt werden.
  • Als viertes verbleiben weiterhin Probleme in dem CMP-Prozess, welcher im wesentlichen nach dem Abscheiden der Cu-Schicht durch den Elektroplattierprozess ausgeführt wird. Der CMP-Prozess legt mechanische Reibung und chemische Reaktion an. Die Zwischenschichtisolationsschicht muss mit hervorragenden mechanischen Eigenschaften zur Verfügung gestellt werden, um derartig schwierige Bedingungen zu überdauern. Das als die Zwischenschichtisolationsschicht verwendete niederdielektrische Material weist jedoch im Allgemeinen schwache mechanische Eigenschaften auf und passiert den CMP-Prozess nicht erfolgreich. Darüber hinaus wird ein Polierverhältnis des CMP-Prozesses aufgrund verschiedener mechanischer Eigenschaften zwischen Cu und der Zwischenschichtisolationsschicht verändert, was in einem Einebnungsprozess Probleme verursacht. Daher müssen die mechanisch-physikalischen Eigenschaften der niederdielektrischen Zwischenschichtisolationsschicht verbessert werden.
  • Wie oben beschrieben, ist es klar, dass die Cu-Leitungen grundlegende physikalische Eigenschaften haben, die anstelle der Al-Leitungen für die hochleistungsfähigen Halbleiterbauelemente der nächsten Generation zu verwenden sind. Dessen ungeachtet können aufgrund der zuvor erwähnten Probleme hochzuverlässige Metallleitungen nicht lediglich durch Ersetzen von Al durch Cu gebildet werden.
    •
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung zielt auf ein Verfahren zum Bilden von Metallleitungen in einem Halbleiterbauelement, welches eine RC-Verzögerungszeit reduzieren kann und hochzuverlässige Metallleitungen bilden kann, durch Beschränken von Kreuzkopplung zwischen den Metallleitungen und Vermindern von Kapazitäten zwischen den Metallleitungen in hochintegrierten hochleistungsfähigen Halbleiterbauelementen der nächsten Generation, anstelle von der Verwendung von Al oder Al-Legierungen mit minderwertigen grundlegenden physikalischen Eigenschaften im Vergleich zu jenen von Cu als ein Material für die Metallleitungen.
  • Ein Aspekt der vorliegenden Erfindung ist es, ein Verfahren zum Bilden von Metallleitungen in einem Halbleiterbauelement zur Verfügung zu stellen, mit den Schritten: Bilden einer Metallschicht auf einem Halbleitersubstrat; Bilden einer dielektrischen Schicht mit niedrigem k auf der Metallschicht; Bilden einer Vielzahl von Metallleitungen durch ein Verfahren des reaktiven Ionenätzens unter Verwendung der dielektrischen Schicht mit niedrigem k als eine harte Maske; Bilden von Barrierenmetallschichten auf den Seitenwänden der Metallleitungen; und Bilden einer Zwischenschichtisolationsschicht mit einem Dielektrikum mit niedrigem k über der gesamten Struktur auf welcher die Barrierenmetallschichten gebildet wurden.
  • Vorzugsweise werden die harten maskierenden Strukturen und die Zwischenschichtisolationsschicht durch Verwendung von HOSP, HSQ, SILKTM Produkten, Schwarzer Diamant (englisch = Black Diamond) oder Nano-Glas gebildet. Jede der Metallleitungen weist eine gestapelte Struktur einer ersten Barrierenmetallschicht, einer Leitungsmaterialschicht und einer zweiten Barrierenmetallschicht auf. Die ersten und zweiten Barrierenmetallschichten werden gebildet durch Verwendung von Ti oder Ti/TiN, und die Leitungsmaterialschicht wird verwendet unter Verwendung von Al oder Al-Legierung. Die Barrierenmetallschichten werden auf den Seitenwänden der Metallleitungen durch Abscheiden von TiN in einer Dicke von 100 bis 200 Å bei einer Abscheidungstemperatur von unterhalb 500°C durch chemische Dampfabscheidung unter Verwendung von TDMAT als ein Precursor und durch Ausführen eines Blanket-Zurückätzprozesses darauf gebildet. Ein RF-Prozess zum wiederholten Ausführen einer Abscheidung und eines Ätzens wird während der TiN-Abscheidung ausgeführt.
  • Gemäß einem weiteren Aspekt der vorliegenden Erfindung schließt ein Verfahren zum Bilden von Metallleitungen in einem Halbleiterbauelement die Schritte ein: sequenzielles Bilden einer ersten Barrierenmetallschicht, einer Leitungsmaterialschicht und einer zweiten Barrierenmetallschicht auf einem Halbleitersubstrat, auf welchem Kontaktpfropfen gebildet wurden; Bilden einer Vielzahl von harten maskierenden Strukturen auf der zweiten Barrierenmetallschicht; Bilden einer Vielzahl von Metallleitungen, durch sequenzielles Ätzen der zweiten Barrierenmetallschicht, der Leitungsmaterialschicht und der ersten Barrierenmetallschicht durch einen Prozess des reaktiven Ionenätzens unter Verwendung der harten maskierenden Strukturen; Bilden dritter Barrierenmetallschichten auf den Seitenwänden der Metallleitungen; und Bilden einer Zwischenschichtisolations schicht über der resultierenden Struktur, auf welcher die dritten Barrierenmetallschichten gebildet wurden.
  • Vorzugsweise werden die ersten und zweiten Barrierenmetallschichten durch Verwendung von Ti oder Ti/TiN gebildet, und die Leitungsmaterialschicht wird unter Verwendung von Al oder Al-Legierung gebildet. Die harten maskierenden Muster/Strukturen und die Zwischenschichtisolationsschicht werden gebildet durch Verwendung von Dielektrika mit niedrigem k, wie etwa HOSP, HSQ, SILKTM Produkten, Schwarzer Diamant oder Nano-Glas. Die dritten Barrierenmetallschichten werden gebildet auf den Seitenwänden der Metallleitungen durch Abscheiden von TiN in einer Dicke von 100 bis 200 Å bei einer Abscheidungstemperatur unterhalb von 500°C durch eine chemische Dampfabscheidung unter Verwendung von TDMAT als einen Precursor und durch Ausführen eines Blanket-Zurückätzprozesses darauf. Ein RF-Prozess zum wiederholten Ausführen von Abscheidung und Ätzen wird während der TiN-Abscheidung ausgeführt.
    •
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A bis 1E sind Querschnitte, die sequenzielle Schritte eines Verfahrens zum Bilden von Metallleitungen in einem Halbleitersubstrat in Übereinstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung darstellen.
  • DETAILLIERTE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Ein Verfahren zum Bilden von Metallleitungen in einem Halbleiterbauelement in Übereinstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung wird nun im Detail mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • In dem Fall, in dem beschrieben ist, dass eine Schicht auf einer anderen Schicht oder einem Halbleitersubstrat abgeschieden wird oder eine andere Schicht oder ein Halbleitersubstrat kontaktiert, kann eine Schicht direkt eine andere Schicht oder das Halbleitersubstrat kontaktieren, oder es kann eine dritte Schicht zwischen diesen angeordnet sein. In den Zeichnungen können eine Dicke oder ein Größe jeder Schicht übertrieben dargestellt sein, um ein leichtes und klares Verständnis zu ermöglichen. Wo immer möglich, werden in den Zeichnungen und in der Beschreibung gleiche Bezugszeichen verwendet, um gleiche oder ähnliche Teile zu bezeichnen.
  • 1A bis 1E sind Querschnitte, die sequenzielle Schritte des Verfahrens zum Bilden der Metallleitungen in dem Halbleiterbauelement in Übereinstimmung mit der bevorzugten Ausführungsform der vorliegenden Erfindung darstellen.
  • Gemäß 1A wird eine erste Zwischenschichtisolationsschicht 12 auf einem Substrat 11 gebildet, auf welchem konstituierende Elemente des Halbleiterbauelements, wie etwa ein Transistor und eine Speicherzelle, gebildet wurden. Eine Vielzahl von Kontaktlöchern wird durch partielles Ätzen der ersten Zwischenschichtisolationsschicht 12 gebildet, und es wird eine Vielzahl von Kontaktpfropfen 13 durch Füllen eines Kontaktpfropfenmaterials in die Kontaktlöcher gebildet. Eine erste Barrierenmetallschicht 14, eine Leitungsmaterialschicht 15, eine zweite Barrierenmetallschicht 16 und eine harte maskierende Schicht 17 werden auf der ersten Zwischenschichtisolationsschicht 12, auf welcher die Kontaktpfropfen 13 gebildet wurden, sequenziell gebildet. Fotolackmuster 18, die vorgesehene Metallleitungsregionen schließen, werden auf der harten maskierenden Schicht 17 gebildet.
  • Im Falle einer kleinen Größe der Kontaktlöcher, wie etwa bei Bitleitungskontaktlöchern eines Flash-Speicherbauelements unterhalb von 120 nm, werden die Kontaktpfropfen 13 durch Verwendung von W mit einem gegenüber Al relativ höheren spezifischen Widerstand gebildet, jedoch mit hervorragenden Fülleigenschaften als ein Kontaktpfropfenmaterial. Die ersten und zweiten Barrierenmetallschichten 14 und 16 werden unter Verwendung von Ti oder Ti/TiN gebildet. Die Leitungsmaterialschicht 15 wird gebildet unter Verwendung von Al oder Al-Legierung, mit welchen ein reaktiver Ionen-Ätz(RIE)-Prozess leicht anwendbar ist, und welche für die Metallleitungen der hochintegrierten hochleistungsfähigen Halbleiterbauelemente der nächsten Generation grundlegende physikalische Eigenschaften aufweisen. Wenn eine Leitungsbreite der Metallleitungen und ein räumlicher Abstand zwischen den Metallleitungen unterhalb von 0.27μm liegt, kann aufgrund von Schwierigkeiten mit dem RIE-Prozess ein gutes Musterungsprofil von Metalleitungen nicht lediglich durch Verwendung der Fotolackmuster 18 erhalten werden. Daher wird die harte maskierende Schicht 17 verwendet. Um zu verhindern, dass eine Kapazität aufgrund eines kleinen räumlichen Abstandes zwischen den Metallleitungen ansteigt, wird die harte maskierende Schicht 17 mit einer Dicke von 500 bis 5000 Å durch Verwendung eines Dielektrikums mit niedrigen k, beispielsweise HOSP, HSQ, SILKTM Produkten, Schwarzer Diamant oder Nano-Glas, gebildet.
  • Wie in 1B dargestellt ist, wird eine Vielzahl von harten Maskenstrukturen 170 in den vorgesehenen Metallleitungsregionen dicht gebildet, durch Entfernen der exponierten Teile der harten maskierenden Schicht 17 durch einen Ätzprozess unter Verwendung der Fotolackmuster 18. Die Fotolackmuster 18 werden entfernt.
  • Wie in der 1C dargestellt ist, werden die zweite Barrierenmetallschicht 16, die Leitungsmaterialschicht 15 und die erste Barrierenmetallschicht 14 durch RIE-Prozess unter Verwendung der harten Maskenmuster 170 als eine Ätzmaske sequenziell geätzt, um eine Vielzahl von Metallleitungen 150 einschließlich der ersten Barrierenmetallschicht 14 in deren unteren Enden und der zweiten Barrierenmetallschicht 16 in deren oberen Enden in dichter Art und Weise zu bilden. Die Metallleitungen 150 können gebildet werden, um eine Leitungsbreite und einen räumlichen Abstand unterhalb von 0.27 μm aufzuweisen, um für ein hochintegriertes Bauelement, wie etwa ein Flash-Speicherbauelement unterhalb von 120 nm geeignet zu sein. Die niederdielektrischen harten maskierenden Muster 170, die als die Ätzmaske in dem RIE-Prozess verwendet werden, werden nicht entfernt.
  • Wie in der 1D dargestellt ist, werden die dritten Barrierenmetallschichten 19 auf den Seitenwänden der Metallleitungen 150 gebildet. Jede der Metallleitungen 150 ist umgeben durch die ersten, zweiten und dritten Barrierenmetallschichten 14, 16 und 19, und ist somit von der Umgebung vollständig isoliert. Das bedeutet, dass die ersten bis dritten Barrierenmetallschichten 14, 16 und 19 verhindern, dass die als die harten maskierenden Muster 170 verwendete niederdielektrische Schicht und die niederdielektrische Schicht, welche als eine Zwischenschichtisolationsschicht verwendet werden wird, die Metallleitungen 150 direkt kontaktieren. Demnach beschränken die ersten bis dritten Barrierenmetallschichten 14, 16 und 19 eine Reaktivität zwischen den niederdielektrischen Schichten und den Metallleitungen 150, und erhöhen die Breite der Metallleitungen 150, wodurch sich der Gesamtwiderstand der Metallleitungen 150 vermindert.
  • Die dritten Barrierenmetallschichten 19 werden jeweils auf den Seitenwänden der Metallleitungen 150 durch Abscheiden von TiN auf der Oberfläche der resultierenden Struktur einschließlich der Metallleitungen 150 mit einer Dicke von 100 bis 200 Ä durch chemische Dampfabscheidung (CVD) und Ausführen eines Blanket-Zurückätzprozesses darauf gebildet, um die benachbarten Metallleitungen 150 elektrisch zu isolieren. In dem Fall, in dem die Metallleitungen 150 in dichter Art und Weise in einem kleinen Raum des hochintegrierten Bauelements, wie etwa des Flash-Speicherbauelements unterhalb von 120 nm, gebildet werden, können die dritten Barrierenmetallschichten 19 nicht leicht auf den Seitenwänden der Metallleitungen 150 gebildet werden. Der folgende Prozess wird ausgeführt, um das vorstehende Problem zu lösen. Als erstes wird, um ein thermisches Budget zur reduzieren, TiN mit einer Dicke von 100 bis 200 Å bei einer Abscheidungstemperatur unterhalb von 500°C durch den CVD unter Verwendung von Tetrakisdimethylaminotitan (TDMAT) als ein Precursor abgeschieden. Hier wird TiN mit einer Dicke von 100 bis 200 Å abgeschieden, um wechselseitige Reaktionen zwischen der nachfolgenden niederdielektrischen Zwischenschichtisolationsschicht und den Metallleitungen 150 zu beschränken und das maximale Volumen der in die Zwischenräume zwischen die Metallleitungen 150 gefüllten niederdielektrischen Zwischenschichtisolationsschicht zu erhalten. Das abgeschiedene TiN ist ein leitendes Material, welches mit den benachbarten Metallleitungen 150 elektrisch verbunden ist. Um den nachfolgenden Prozess zum elektrischen Isolieren jeder Metallleitung 150 zu vereinfachen, muss die Dicke des auf den Raumböden zwischen den Metallleitungen 150 abgeschiedenen TiN reduziert werden. Daher wird ein RF-Prozess zum wiederholten Ausführen von Abscheidung und Ätzen während der TiN-Abscheidung durchgeführt, wodurch sich die Dicke des auf den Raumböden zwischen den Metallleitungen 150 abgeschiedenen TiN minimiert. Anschließend wird das auf den Raumböden zwischen den Metallleitungen 150 existierende TiN durch einen Blanket-Zurückätzprozess entfernt, um jede Metallleitung 150 elektrisch zu isolieren. Als ein Ergebnis verbleiben die dritten Barrierenmetallschichten 19 aus TiN auf den Seitenoberflächen der Metallleitungen 150.
  • Gemäß 1E wird eine zweite Zwischenschichtisolationsschicht 20 auf der resultierenden Struktur gebildet, auf welcher die dritten Barrierenmetallschichten 19 gebildet wurden. Um die aufgrund eines kleinen räumlichen Abstandes zwischen den Metallleitungen 150 erzeugte Kapazität zu reduzieren, wird die zweite Zwischenschichtisolationsschicht 20 gebildet, um die Räume zwischen den Metallleitungen 150 ausreichend zu füllen, indem ein Dielektrikum mit niedrigem k, beispielsweise HOSP, HSQ, SILKTM Produkte, Schwarzer Diamant oder Nano-Glas verwendet werden.
  • Wie zuvor beschrieben sind die Vielzahl von Metallleitungen in Übereinstimmung mit der vorliegenden Erfindung in einer dichten Art und Weise durch Bilden der harten maskierenden Schicht unter Verwendung eines Dielektrikums mit niedrigem k und Musterung von Al oder Al-Legierung durch den RIE-Prozess gebildet worden. Daher weisen die Metallleitungen ein gutes Musterprofil sogar in dem hochintegrierten Bauelement, wie etwa dem Flash-Speicherbauelement unterhalb von 120nm, auf. Zusätzlich ist es möglich, Spielräume in dem Leitungsprozess und Erhöhungen eines kritischen Werts der Zwischenschichtisolationsschicht zum Isolieren der Metallleitungen zu erhalten. Demnach kann eine RC-Verzögerungszeit vermindert werden, durch Beschränken von Kreuzkopplung zwischen den Metallleitungen und Vermindern einer Kapazität (englisch = capacitance) zwischen den Metallleitungen. Darüber hinaus werden die Metallleitungen vollständig in ihrer Größe durch die auf einem leitenden Material, TiN, bestehenden Barrierenmetallschichten vergrößert, wodurch eine Reaktivität zwischen den niederdielektrischen Zwischenschichtisolationsschichten und den Metallleitungen beschränkt wird. Als ein Ergebnis werden die niederdielektrischen Eigenschaften der Zwischenschichtisolationsschichten aufrecht erhalten, und es wird die Breite der Metallleitungen erhöht, um den Gesamtwiderstand der Metallleitungen zu vermindern.
  • Obwohl die vorliegende Erfindung in Verbindung mit der Ausführungsform der vorliegenden Erfindung beschrieben wurde, die in den begleiten den Zeichnungen beschrieben wurde, ist sie nicht darauf beschränkt. Es wird für den Durchschnittsfachmann klar sein, dass verschiedene Substitutionen, Modifikationen und Veränderungen daran vorgenommen werden können, ohne den Schutzbereich und den Geist der Erfindung zu verlassen.

Claims (13)

  1. Verfahren zum Bilden von Metallleitungen in einem Halbleiterbauelement, mit den Schritten: Bilden einer Metallschicht auf einem Halbleitersubstrat; Bilden einer dielektrischen Schicht mit niedrigem k auf der Metallschicht; Bilden einer Vielzahl von Metallleitungen durch einen reaktiven Ionenätzprozess unter Verwendung der dielektrischen Schicht mit niedrigem k als eine harte Maske; Bilden von Barrierenmetallschichten auf den Seitenwänden der Metallleitungen; und Bilden einer Zwischenschichtisolationsschicht mit einem Dielektrikum mit einem niedrigen k auf der resultierenden Struktur, auf welcher die Barrierenmetallschichten gebildet wurden.
  2. Verfahren nach Anspruch 1, wobei die harten maskierenden Muster und die Zwischenschichtisolationsschicht gebildet werden durch Verwendung von HOSP, HSQ, SILKTM Produkten, Schwarzer Diamant oder Nano-Glas.
  3. Verfahren nach Anspruch 1, wobei jede der Metallleitungen eine gestapelte Struktur einer ersten Barrierenmetallschicht, einer Leitungsmaterialschicht und einer zweiten Barrierenmetallschicht aufweist.
  4. Verfahren nach Anspruch 3, wobei die ersten und zweiten Barrierenmetallschichten unter Verwendung von Ti oder Ti/TiN gebildet werden.
  5. Verfahren nach Anspruch 3, wobei die Leitungsmaterialschicht unter Verwendung von Al oder Al-Legierung gebildet wird.
  6. Verfahren nach Anspruch 1, wobei die Barrierenmetallschichten auf den Seitenwänden der Metallleitun gen durch Abscheiden von TiN in einer Dicke von 100 bis 200 Å bei einer Abscheidungstemperatur unterhalb von 500°C durch chemische Dampfabscheidung und Verwendung von TDMAT als einen Precursor und durch Ausführen eines Blanket-Zurückätzprozesses darauf gebildet werden.
  7. Verfahren nach Anspruch 6, wobei ein RF-Prozess zum wiederholten Ausführen von Abscheidung und Ätzen während der TiN-Abscheidung ausgeführt wird.
  8. Verfahren zum Bilden von Metallleitungen in einem Halbleiterbauelement, mit den Schritten: sequenzielles Bilden einer ersten Barrierenmetallschicht, einer Leitungsmaterialschicht und einer zweiten Barrierenmetallschicht auf einem Halbleitersubstrat, auf welchem Kontaktpfropfen gebildet wurden; Bilden einer Vielzahl von harten maskierenden Mustern auf der zweiten Barrierenmetallschicht; Bilden einer Vielzahl von Metallleitungen durch sequenzielles Ätzen der zweiten Barrierenmetallschicht, der Leitungsmaterialschicht und der ersten Barrierenmetallschicht durch einen reaktiven Ionenätzprozess unter Verwendung der harten maskierenden Muster; Bilden von dritten Barrierenmetallschichten auf den Seitenwänden der Metallleitungen; und Bilden einer Zwischenschichtisolationsschicht über der resultierenden Struktur, auf welcher die dritten Barrierenmetallschichten gebildet wurden.
  9. Verfahren nach Anspruch 8, wobei die ersten und zweiten Barrierenmetallschichten unter Verwendung von Ti oder Ti/TiN gebildet werden.
  10. Verfahren nach Anspruch 8, wobei die Leitungsmaterialschicht durch Verwendung von Al oder Al-Legierung gebildet wird.
  11. Verfahren nach Anspruch 8, wobei die harten maskierenden Muster und die Zwischenschichtisolations schicht gebildet werden unter Verwendung von dielektrischen Schichten mit niedrigem k, wie HOSP, HSQ, SILKTM Produkten, Schwarzem Diamant oder Nano-Glas.
  12. Verfahren nach Anspruch 8, wobei die dritten Barrierenmetallschichten auf den Seitenwänden der Metallleitungen durch Abscheiden von TiN in einer Dicke von 100 bis 200 Å bei einer Abscheidungstemperatur unterhalb von 500°C durch chemische Dampfabscheidung unter Verwendung von TDMAT als einen Precursor und durch Ausführen eines Blanket-Zurückätzprozesses darauf gebildet werden.
  13. Verfahren nach Anspruch 12, wobei ein RF-Prozess zum wiederholten Ausführen von Abscheidung und Ätzen während der TiN-Abscheidung ausgeführt wird.
DE102004031518A 2003-12-30 2004-06-29 Verfahren zum Bilden einer Metallverdrahtung in Halbleiterbauelementen Withdrawn DE102004031518A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003/100158 2003-12-30
KR1020030100158A KR100562985B1 (ko) 2003-12-30 2003-12-30 반도체 소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
DE102004031518A1 true DE102004031518A1 (de) 2005-08-04

Family

ID=34698736

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004031518A Withdrawn DE102004031518A1 (de) 2003-12-30 2004-06-29 Verfahren zum Bilden einer Metallverdrahtung in Halbleiterbauelementen

Country Status (5)

Country Link
US (1) US20050142847A1 (de)
JP (1) JP2005197637A (de)
KR (1) KR100562985B1 (de)
DE (1) DE102004031518A1 (de)
TW (1) TWI253143B (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720486B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 반도체 소자의 구리 배선 형성 방법
KR100773673B1 (ko) * 2006-05-30 2007-11-05 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
KR100780245B1 (ko) * 2006-08-28 2007-11-27 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100835826B1 (ko) * 2006-12-05 2008-06-05 동부일렉트로닉스 주식회사 금속 배선 및 이의 제조 방법
KR100936796B1 (ko) 2008-04-30 2010-01-14 주식회사 하이닉스반도체 반도체 소자
KR101022675B1 (ko) 2008-06-04 2011-03-22 주식회사 하이닉스반도체 반도체 소자
KR20100073621A (ko) 2008-12-23 2010-07-01 주식회사 하이닉스반도체 반도체 메모리 장치
US8847186B2 (en) 2009-12-31 2014-09-30 Micron Technology, Inc. Self-selecting PCM device not requiring a dedicated selector transistor
KR20110088947A (ko) 2010-01-29 2011-08-04 주식회사 하이닉스반도체 반도체 메모리의 데이터 출력 회로
US9385086B2 (en) 2013-12-10 2016-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Bi-layer hard mask for robust metallization profile
US9330915B2 (en) 2013-12-10 2016-05-03 Taiwan Semiconductor Manufacturing Co., Ltd. Surface pre-treatment for hard mask fabrication

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162724A (en) * 1996-09-12 2000-12-19 Mosel Vitelic Inc. Method for forming metalization for inter-layer connections
US5858870A (en) * 1996-12-16 1999-01-12 Chartered Semiconductor Manufacturing, Ltd. Methods for gap fill and planarization of intermetal dielectrics
US6117345A (en) * 1997-04-02 2000-09-12 United Microelectronics Corp. High density plasma chemical vapor deposition process
JPH10326784A (ja) * 1997-05-23 1998-12-08 Nec Corp 半導体装置の製造方法
US6071824A (en) * 1997-09-25 2000-06-06 Advanced Micro Devices, Inc. Method and system for patterning to enhance performance of a metal layer of a semiconductor device
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
US6677647B1 (en) * 1997-12-18 2004-01-13 Advanced Micro Devices, Inc. Electromigration characteristics of patterned metal features in semiconductor devices
KR19990055770A (ko) * 1997-12-27 1999-07-15 김영환 반도체 소자의 금속배선 제조방법
US6372633B1 (en) * 1998-07-08 2002-04-16 Applied Materials, Inc. Method and apparatus for forming metal interconnects
US6200907B1 (en) * 1998-12-02 2001-03-13 Advanced Micro Devices, Inc. Ultra-thin resist and barrier metal/oxide hard mask for metal etch
KR100511897B1 (ko) * 1999-06-24 2005-09-02 주식회사 하이닉스반도체 반도체 소자의 게이트 전극 형성 방법
JP3408463B2 (ja) * 1999-08-17 2003-05-19 日本電気株式会社 半導体装置の製造方法
US7071557B2 (en) * 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
KR20010061583A (ko) * 1999-12-28 2001-07-07 박종섭 반도체 소자의 대머신 금속배선 형성방법
US6693042B1 (en) * 2000-12-28 2004-02-17 Cypress Semiconductor Corp. Method for etching a dielectric layer formed upon a barrier layer
JP2002289594A (ja) * 2001-03-28 2002-10-04 Nec Corp 半導体装置およびその製造方法
KR100422356B1 (ko) * 2001-09-05 2004-03-11 주식회사 하이닉스반도체 반도체소자의 콘택 형성방법
US20030116826A1 (en) * 2001-12-20 2003-06-26 Chen-Chiu Hsue Interconnect structure capped with a metallic barrier layer and method fabrication thereof
TWI320218B (en) * 2003-07-25 2010-02-01 Method for forming aluminum containing interconnect
US7005744B2 (en) * 2003-09-22 2006-02-28 International Business Machines Corporation Conductor line stack having a top portion of a second layer that is smaller than the bottom portion
KR100575871B1 (ko) * 2003-12-15 2006-05-03 주식회사 하이닉스반도체 반도체소자의 금속배선콘택 형성방법

Also Published As

Publication number Publication date
US20050142847A1 (en) 2005-06-30
TW200522264A (en) 2005-07-01
TWI253143B (en) 2006-04-11
KR20050070523A (ko) 2005-07-07
JP2005197637A (ja) 2005-07-21
KR100562985B1 (ko) 2006-03-23

Similar Documents

Publication Publication Date Title
DE102016100002B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE10194958B4 (de) Verfahren zur Herstellung einer Sperr-/ Haftschicht und einer Kristallkeimschicht in einer integrierten Schaltkreisanordnung und zugehörige integrierte Schaltkreisanordnung
DE112007002215B4 (de) Dielektrische Abstandshalter für Metallverbindungen und Verfahren zu ihrer Herstellung
DE69836114T2 (de) Kupferverdrahtung mit verbessertem Elektromigrationswiderstand und reduzierter Defektempfindlichkeit
DE102005039323B4 (de) Leitbahnanordnung sowie zugehöriges Herstellungsverfahren
DE112012001490B4 (de) Gestapelte Durchkontaktstruktur für Metallsicherungsanwendungen
DE102019212488B4 (de) Verbindungen gebildet durch eine Metallverdrängungsreaktion
DE69929496T2 (de) Struktur für Kupferleitungsverbindungsleitung, die eine metallische Keimschicht umfasst
DE60211915T2 (de) Halbleiterstruktur unter verwendung von opfermaterial und zugeörige herstellungsverfahren
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102018203792B4 (de) Nicht-Dorn-Schnittbildung
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102004010352A1 (de) Reduktion von Schub- bzw. Scherspannungen in Kupfer-Vias in organischem dielektrischen Zwischenschichtmaterial
DE102019217879B4 (de) Verbindungsstruktur für obere Elektrode und Herstellungsverfahren
DE102012111574A1 (de) Ätzschaden- und esl-freie dual-damaszene metallkontaktstruktur
DE112004001530B4 (de) Versiegelte Poren in Damascene-Strukturen mit Low-k-Material
DE102007046846A1 (de) Seitenwandschutzschicht
DE102018208142B4 (de) Multidirektionale selbstausgerichtete Mehrfachstrukturierung
DE112019003120B4 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren dafür
DE10318921A1 (de) Halbleitereinrichtung und Herstellungsverfahren dafür sowie Beschichtungslösung
DE102019203596B4 (de) Mehrfachstrukturierung mit Dornschnitten, die unter Verwendung einer Blockmaske gebildet werden
EP1770726B1 (de) MIM-Kondensator sowie zugehöriges Herstellungsverfahren
DE102015119536A1 (de) Kondensatoren mit dielektrischen Barriereschichten und Verfahren zu deren Ausbildung
DE102007009912B4 (de) Verfahren zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein fortschrittliches Integrationsschema
DE102004031518A1 (de) Verfahren zum Bilden einer Metallverdrahtung in Halbleiterbauelementen

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8139 Disposal/non-payment of the annual fee