DE102015119536A1

DE102015119536A1 - Kondensatoren mit dielektrischen Barriereschichten und Verfahren zu deren Ausbildung

Info

Publication number: DE102015119536A1
Application number: DE102015119536.4A
Authority: DE
Inventors: Jens Hahn; Bernd Landgraf
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2014-11-12
Filing date: 2015-11-12
Publication date: 2016-05-12
Also published as: US20180033723A1; CN105590967A; US20160133560A1; US9831171B2

Abstract

Ein Bauelement (10) mit einer ersten Metallstruktur (M1) ist in einer ersten Isolierschicht (131) angeordnet. Eine zweite Metallstruktur (M2) ist in einer zweiten Isolierschicht (132) angeordnet und von der ersten Metallstruktur (M1) mittels eines Abschnitts eines zwischen der ersten (131) und der zweiten (132) Isolierschicht angeordneten ersten Ätzstoppliners (121) getrennt. Die zweite Metallstruktur (M2) ist kapazitiv durch den ersten Ätzstoppliner (121) hindurch mit der ersten Metallstruktur (M1) gekoppelt.

Description

Die vorliegende Erfindung betrifft allgemein Kondensatoren und, in bestimmten Ausführungsformen, Kondensatoren mit dielektrischen Barriereschichten, sowie Verfahren zu deren Ausbildung.
Halbleiterbauelemente werden in vielen elektronischen und anderen Anwendungen eingesetzt. Halbleiterbauelemente umfassen unter anderem integrierte Schaltungen oder diskrete Bauelemente, die auf Halbleiterwafern ausgebildet werden, indem eine oder mehrere Arten von dünnen Materialfilmen über den Halbleiterwafern abgeschieden und die dünnen Materialfilme strukturiert werden, um die integrierten Schaltungen auszubilden.
In der Halbleiterbauelementetechnik besteht ein Bedarf, viele verschiedene Funktionen auf einem Einzelchip zu integrieren, z. B. analoge und digitale Schaltungen auf demselben Die herzustellen. Bei solchen Anwendungen werden extensiv große Kondensatoren zum Speichern von elektrischer Ladung verwendet. Mit einer Größe von mehreren hundert Mikrometern, abhängig von der Kapazität, sind sie ziemlich groß, viel größer als ein Transistor oder eine Speicherzelle. Dementsprechend nehmen solche großen Kondensatoren wertvolle Siliciumfläche ein, wodurch die Produktkosten steigen. Solche großen Kondensatoren werden in der Regel als Entkopplungskondensatoren für Mikroprozessoreinheiten (MPU von engl. microprocessor units), HF-Kondensatoren in Hochfrequenzschaltungen, und Filter- und Analogkondensatoren in Mischsignalprodukten verwendet.
In der Technik werden also kostengünstige Wege zum Ausbilden von Halbleiterchips mit erhöhter Funktionalität und guter Zuverlässigkeit, aber mit geringer Chipflächennutzung benötigt.
Gemäß einer Ausführungsform der vorliegenden Erfindung ist ein Bauelement, das eine erste Metallstruktur beinhaltet, in einer ersten Isolierschicht angeordnet. Eine zweite Metallstruktur ist in einer zweiten Isolierschicht angeordnet und von der ersten Metallstruktur mittels eines Abschnitts eines zwischen der ersten Isolierschicht und der zweiten Isolierschicht angeordneten ersten Ätzstoppliners getrennt. Die zweite Metallstruktur ist durch den ersten Ätzstoppliner hindurch kapazitiv mit der ersten Metallstruktur gekoppelt.
In einer Ausgestaltung kann das Bauelement ferner aufweisen einen zweiten Ätzstoppliner, der über der zweiten Metallstruktur und der zweiten Isolierschicht angeordnet ist, eine dritte Isolierschicht, die über dem zweiten Ätzstoppliner angeordnet ist, und eine dritte Metallstruktur, die in der dritten Isolierschicht angeordnet ist und von der zweiten Metallstruktur mittels eines Abschnitts des zweiten Ätzstoppliners getrennt ist, wobei die dritte Metallstruktur durch den Abschnitt des zweiten Ätzstoppliners hindurch kapazitiv mit der zweiten Metallstruktur gekoppelt ist. In noch einer Ausgestaltung können die erste Metallstruktur und die dritte Metallstruktur mit demselben Spannungsknoten gekoppelt sein. In noch einer Ausgestaltung kann die erste Metallstruktur mit einer isolierten Steuerelektrode gekoppelt sein und die zweite Metallstruktur kann mit einem Steuerknoten gekoppelt sein. In noch einer Ausgestaltung kann der Ätzstoppliner eine Siliciumnitridschicht aufweisen. In noch einer Ausgestaltung kann der Ätzstoppliner die erste Isolierschicht von der zweiten Isolierschicht trennen. In noch einer Ausgestaltung kann die zweite Metallstruktur Kupfer aufweisen.
Gemäß einer anderen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Ausbilden eines Bauelements ein Ausbilden einer ersten Metallstruktur in einer ersten Isolierschicht über einem Substrat und ein Ausbilden einer zweiten Metallstruktur in einer zweiten Isolierschicht. Die zweite Metallstruktur ist von der ersten Metallstruktur mittels eines Abschnitts eines zwischen der ersten Isolierschicht und der zweiten Isolierschicht angeordneten ersten Ätzstoppliners getrennt. Die zweite Metallstruktur ist kapazitiv durch den ersten Ätzstoppliner hindurch mit der ersten Metallstruktur gekoppelt.
In einer Ausgestaltung kann das Verfahren ferner aufweisen: Ausbilden eines zweiten Ätzstoppliners über der zweiten Metallstruktur und der zweiten Isolierschicht, Ausbilden einer dritten Isolierschicht über dem zweiten Ätzstoppliner, Ausbilden einer dritten Metallstruktur in der dritten Isolierschicht und von der zweiten Metallstruktur mittels eines Abschnitts des zweiten Ätzstoppliners getrennt, wobei die dritte Metallstruktur durch den Abschnitt des zweiten Ätzstoppliners hindurch kapazitiv mit der zweiten Metallstruktur gekoppelt ist; wobei optional die erste Metallstruktur und die dritte Metallstruktur mit demselben Spannungsknoten gekoppelt sind. In noch einer Ausgestaltung kann die erste Metallstruktur mit einer isolierten Steuerelektrode gekoppelt werden und die zweite Metallstruktur kann mit einem Steuerknoten gekoppelt werden. In noch einer Ausgestaltung kann der Ätzstoppliner eine Siliciumnitridschicht aufweisen. In noch einer Ausgestaltung kann der Ätzstoppliner die erste Isolierschicht von der zweiten Isolierschicht trennen. In noch einer Ausgestaltung kann das Ausbilden der zweiten Metallstruktur aufweisen, einen mit einem Metallleiterabscheidungsprozess gemeinsamen Abscheidungsprozess zu verwenden.
Gemäß einer anderen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zum Ausbilden eines Kondensators ein Ausbilden einer ersten Isolierschicht über einem Substrat, ein Ausbilden einer ersten Metallstruktur in der ersten Isolierschicht und ein Ausbilden eines Ätzstoppliners über der ersten Isolierschicht. Das Verfahren umfasst ferner ein Ausbilden einer zweiten Isolierschicht über dem Ätzstoppliner und ein Ausbilden einer zweiten Metallstruktur in der zweiten Isolierschicht. Die zweite Metallstruktur ist von der ersten Metallstruktur mittels eines Abschnitts des Ätzstoppliners getrennt.
In einer Ausgestaltung kann das Ausbilden der zweiten Metallstruktur in der zweiten Isolierschicht aufweisen: Ätzen einer Öffnung in der zweiten Isolierschicht, um eine Oberfläche des Abschnitts des Ätzstoppliners freizulegen, und Abscheiden eines Füllmetalls in der Öffnung, wobei das Füllmetall von der ersten Metallstruktur mittels des Abschnitts des Ätzstoppliners getrennt ist. In noch einer Ausgestaltung kann das Verfahren ferner aufweisen, vor dem Abscheiden des Füllmetalls einen Dielektrikum-Liner abzuscheiden. In noch einer Ausgestaltung kann der Ätzstoppliner Siliciumnitrid aufweisen. In noch einer Ausgestaltung kann wobei das Ausbilden der zweiten Metallstruktur aufweisen, einen mit einem Metallleiterabscheidungsprozess gemeinsamen Abscheidungsprozess zu verwenden.
Für ein eingehenderes Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit den beigefügten Zeichnungen Bezug genommen. Es zeigen:
1A und 1B eine vergrößerte Ansicht eines Chips gemäß einer Ausführungsform der vorliegenden Erfindung, wobei 1A eine Querschnittsansicht und 1B eine Draufsicht zeigt.
2, die die 2A bis 2H umfasst, ein Halbleiterbauelement während verschiedener Fertigungsstadien gemäß einer Ausführungsform der vorliegenden Erfindung,
3, die die 3A und 3B umfasst, eine Querschnittsansicht eines Halbleiterbauelements während verschiedener Bearbeitungsstadien gemäß einer alternativen Ausführungsform der vorliegenden Erfindung,
4A und 4B eine weitere Ausführungsform zum Ausbilden eines Kondensators, wobei der Kondensator außer dem Ätzstoppliner noch eine zusätzliche dielektrische Schicht umfasst,
5A und 5B alternative Ausführungsformen einer potentialfreien kapazitiven Struktur, wobei 5A einen Kondensator mit einem potentialfreien Knoten umfasst und wobei 5B einen Transistor mit isolierter Steuerelektrode umfasst, und
6 die Kondensatorstruktur gemäß einer alternativen Ausführungsform.
Die vorliegende Erfindung wird anhand verschiedener Ausführungsformen in einem speziellen Zusammenhang beschrieben, nämlich dem einer Struktur und eines Verfahrens zum Ausbilden eines Kondensators mit hoher Energiedichte. In verschiedenen Ausführungsformen kann die Erfindung in einer Anzahl verschiedener Halbleiterkomponenten verwendet werden. Beispiele für solche Komponenten umfassen System-on-Chip (SoC), Mikroprozessoreinheiten (MPU), Hochfrequenzschaltungen und Mischsignalprodukte.
Große Kondensatoren wie etwa Metall-Isolator-Metall(MIM)-Kondensatoren sind Planarkondensatoren und weisen in der Regel zwei Metallplatten auf, die sandwichartig um ein zu einer Halbleiterwaferoberfläche paralleles Kondensatordielektrikum geschichtet sind. Der Kondensator wird durch einen Maskierungs- und Strukturierungsschritt ausgebildet. Zum Beispiel wird die obere Kondensatormetallplatte durch planares Abscheiden eines leitfähigen Materials und lithographisches Strukturieren und Ätzen des leitfähigen Materials unter Verwendung eines reaktiven Ionenätzprozesses (RIE-Prozess von engl. reactive ion etch) ausgebildet.
Anhand von 1 wird zunächst eine strukturelle Ausführungsform der Erfindung beschrieben. Ausführungsformen der Fertigungsverfahren werden anhand der 2 bis 4 beschrieben. Verschiedene strukturelle Ausführungsformen werden dann anhand von 5 und 6 beschrieben.
Eine Ausführungsform der Erfindung ist in 1A und 1B dargestellt. 1A zeigt eine vergrößerte Querschnittsansicht eines Chips gemäß einer Ausführungsform der vorliegenden Erfindung. 1B zeigt eine vergrößerte Draufsicht auf einen Chip gemäß einer Ausführungsform der vorliegenden Erfindung.
Der Halbleiterchip 10 (nicht maßstabsgetreu gezeigt) beinhaltet darin angeordnete aktive Schaltungen. Die aktiven Schaltungen können in und/oder über einem Substrat 110 ausgebildet sein und enthalten die aktiven Bauelementbereiche 105 und beinhalten erforderliche Transistoren, Widerstände, Kondensatoren, Induktivitäten oder andere zum Ausbilden von integrierten Schaltungen verwendete Komponenten. Zum Beispiel können aktive Bereiche, die Transistoren (z. B. CMOS-Transistoren) beinhalten, mittels Isolationsbereichen, z. B mittels Grabenisolation, voneinander getrennt werden. In verschiedenen Ausführungsformen kann der Halbleiterchip 10 auf einem Siliciumsubstrat 110 ausgebildet werden. Alternativ dazu kann der Halbleiterchip 10 in anderen Ausführungsformen auf Siliciumcarbid (SiC) ausgebildet sein. In einer Ausführungsform kann der Halbleiterchip 10 zumindest teilweise auf Galliumnitrid (GaN) ausgebildet sein. In alternativen Ausführungsformen kann das Substrat 110 Halbleiter-auf-Isolator-Substrate wie SOI, sowie Verbindungshalbleiter wie GaAs, InP, InSb, SbInP und andere umfassen. Das Substrat 110 kann Epitaxieschichten, einschließlich Heteroepitaxie- oder Homoepitaxieschichten beinhalten. Einige Beispiele für das Substrat 110 sind massive monokristalline Silciumsubstrate (oder eine darauf aufgewachsene oder anderweitig darin ausgebildete Schicht), eine Schicht aus (110) Silicium auf einem (100) Siliciumwafer, eine Schicht aus einem SOI-Wafer (von engl. silicon-on-insulator) oder eine Schicht aus einem GeOI-Wafer (von engl. germanium-on-insulator). In anderen Ausführungsformen können andere Halbleiter wie Siliciumgermanium, Germanium, Galliumarsenid, Indiumarsenid, Indiumgalliumarsenid, Indiumantimonid oder andere als Substrat 110 verwendet werden.
Anschließend wird eine Metallisierung über den aktiven Bauelementbereichen ausgebildet, um die aktiven Bauelemente elektrisch zu kontaktieren und miteinander zu verbinden. Die Metallisierung und die aktiven Bauelementbereiche bilden zusammen eine fertiggestellte Schaltung. Mit anderen Worten, die elektrischen Funktionen des Chips 10 können von den miteinander verbundenen aktiven Schaltungen ausgeführt werden. In Logikbauelementen kann die Metallisierung viele Schichten, z. B. neun oder mehr, aus Kupfer oder alternativ aus anderen Metallen beinhalten. In Speicherbauelementen wie DRAMs kann die Zahl der Metallebenen kleiner sein und diese können aus Aluminium sein.
Die Darstellung in 1A zeigt zwei Metallebenen aus Metallisierung, die eine Kontaktebene (engl. contact level) CL (die hauptsächlich einen W-Plug enthält), eine erste Metallebene M1, eine Kontaktlochebene (engl. via level) V1 und eine zweite Metallebene M2 umfasst. Wie in 1A zu sehen ist, ist eine erste Isolierschicht 131 über dem Substrat 110 angeordnet. Die erste Isolierschicht 131 kann in einer oder mehreren Ausführungsformen eine Ätzstoppschicht umfassen.
Die erste Isolierschicht 131 umfasst SiO₂ wie Tetraethyloxysilan (TEOS) oder fluoriertes TEOS (FTEOS), kann aber in verschiedenen Ausführungsformen Isolatoren umfassen, wie sie typischerweise bei der Halbleiterherstellung für Dielektrikumschichten zwischen zwei Ebenen (ILD von engl. inter-level dielectric) verwendet werden, wie etwa dotiertes Glas (BPSG, PSG, BSG), Organosilikatglas (OSG), kohlenstoffdotierte Oxide (CDO), fluoriertes Silikatglas (FSG), Spin-On-Glas (SOG) oder Low-k und Low-k-Isolatoren, die zum Beispiel eine Dielektrizitätszahl von etwa 4 oder weniger aufweisen, wie SiLK oder poröses SiCOH, oder dielektrische Diffusionssperrschichten oder Ätzstoppschichten wie Siliciumnitrid (SiN), Siliciumoxynitrid (SiON), Siliciumcarbid (SiC) oder Siliciumcarbonitrid (SiCN), z. B. mit einer Dielektrizitätszahl von etwa 4, oder Kombinationen oder mehrere Schichten davon, als Beispiele, obgleich die erste Isolierschicht 131 alternativ dazu andere Materialien umfassen kann. Die erste Isolierschicht 131 kann auch dichtes SiCOH oder ein poröses Dielektrikum mit einem k-Wert von etwa 3 oder weniger, als Beispiele, umfassen. Die erste Isolierschicht 131 kann zum Beispiel auch ein Ultra-low-k(ULK)-Material mit einem k-Wert von etwa 2,3 oder weniger umfassen. Die erste Isolierschicht 131 kann zum Beispiel eine Dicke von etwa 500 nm oder weniger umfassen, obgleich die erste Isolierschicht 131 alternativ dazu andere Maße umfassen kann. Die Kupferleitungen können im Fall von Kupfer-BEOL mit einem Schutzüberzug aus einem Wolfram, das ein selektiv aufgewachsenes Metall wie W_xCo_yP_z enthält, bedeckt sein.
Über der ersten Isolierschicht 131 ist ein erster Ätzstoppliner 121 angeordnet und über dem ersten Ätzstoppliner 121 ist eine zweite Isolierschicht angeordnet. Innerhalb der zweiten Isolierschicht 132 ist eine erste Metallebene M1 ausgebildet, wobei jeder Metallleiter einen ersten Metall-Liner 141, einen zweiten Metall-Liner 142 umfasst, und mit einem ersten Füllmetall 143.
In einer Ausführungsform können die erste Kontaktlochebene V1 und die zweite Metallebene M2 innerhalb einer dritten Isolierschicht 133 ausgebildet sein, als Einzelstruktur, die einen ersten leitfähigen Liner 151, einen zweiten leitfähigen Liner 152 umfasst, und mit einem Füllmetall 153.
In herkömmlichen, mittels Metallleitern gebauten Seitenkondensatoren, wird die Höchstkapazität durch die Designrichtlinien für den Mindest-Mittenabstand zwischen benachbarten Metallleitern eingeschränkt. Ähnlich wird für Vertikalkondensatoren zwischen Metallleitern die Höchstkapazität durch die Designrichtlinien für den Abstand zwischen diesen Metallleitern eingeschränkt.
Die Ausführungsformen der vorliegenden Erfindung überwinden dieses Problem durch Ausbilden eines mittels eines gemeinsamen zweiten Ätzstoppliners getrennten Vertikalkondensators 102. Der zweite Ätzstoppliner 122 kann auch eine Sperrschicht zum Verhindern einer Diffusion von nachfolgenden Metallschichten sein. Der erste und der zweite Ätzstoppliner 121 und 122 können in verschiedenen Ausführungsformen dieselbe Materialzusammensetzung umfassen. In einigen Ausführungsformen können jedoch der erste und zweite Ätzstoppliner 121 und 122 verschiedene Materialien sein, zum Beispiel wenn die Zusammensetzung der ersten Isolierschicht 131 und der dritten Isolierschicht 133 sehr unterschiedlich sind.
Wie in 1A gezeigt, sind die zweite Metallleiterebene M2 und die erste Kontaktlochebene V1 in einer dritten Isolierschicht 133 angeordnet. Die dritte Isolierschicht 133 kann zwar ein ILD-Material umfassen, wie oben beschrieben, jedoch ist die dritte Isolierschicht 133 von der zweiten Isolierschicht 132 mittels eines zweiten Ätzstoppliners 122 getrennt. In verschiedenen Ausführungsformen bildet ein Abschnitt des zweiten Ätzstoppliners 122 das Kondensatordielektrikum des Kondensators 102.
Wie in 1A gezeigt, ist die Höhe der Metallleiter (H_M) kleiner als die Höhe der elektrischen Verbindung der Kondensatorplatte (H_C). Die Kondensatorplatte erstreckt sich in der Darstellung durch die Höhe der dritten Isolierschicht 133. Wie ferner in 1B dargestellt ist, sind die Länge und Breite der Metallleiter (L_M und W_M) und die Länge und Breite der Kondensatorplatten (L_C und W_C) miteinander vergleichbar und wesentlich größer als die Länge und Breite der Kontaktlöcher, oder sie können aus vielen Kontaktlöchern bestehen.
2, die die 2A bis 2H umfasst, zeigt ein Halbleiterbauelement während verschiedener Fertigungsstadien gemäß einer Ausführungsform der vorliegenden Erfindung.
Die Erfindung soll nun mit Bezug auf Ausführungsformen in einem speziellen Zusammenhang beschrieben werden, nämlich dem einer Struktur und eines Verfahrens zum Ausbilden einer mit einem standardmäßigen CMOS-Fluss kompatiblen Kondensatorstruktur. Ausführungsformen der vorliegenden Erfindung können auch auf andere kapazitive Strukturen wie Transistoren mit isolierter Steuerelektrode angewendet werden.
Wie in 2A zu sehen ist, wird der Bauelementbereich 105 ausgebildet. Der Bauelementbereich 105 kann in verschiedenen Ausführungsformen einen Transistor, eine Diode und andere aktive oder passive Bauelemente beinhalten. Zum Bauelementbereich 105 werden Kontakte hergestellt, was beinhalten kann, Silicidbereiche auszubilden. Als Nächstes durchläuft das Bauelement ein Back-End-of-Line der Herstellung, bei dem Kontakte mit dem Halbleiterkörper hergestellt und unter Verwendung von Metallleitern und Kontaktlöchern miteinander verbunden werden.
Wie in 2A dargestellt, werden eine erste Metallebene M1 und die Kontaktebene (CL) über dem Substrat 110 ausgebildet. Über dem Substrat 110 wird eine erste Isolierschicht 131 abgeschieden. In verschiedenen Ausführungsformen kann die erste Isolierschicht 131 eine oder mehrere Isolierschichten beinhalten und kann einen Ätzstoppliner beinhalten. In der ersten Isolierschicht 131 werden die Kontakte der CL-Ebene ausgebildet.
Nach Ausbilden eines Ätzstoppliners 121 wird eine zweite Isolierschicht 132 über der ersten Isolierschicht 131 abgeschieden.
In verschiedenen Ausführungsformen können die erste Metallebene M1 und die Kontaktebene Metallebenen sein, die nicht die unterste Metallebene und Kontaktlochebenen sind. Zum Beispiel können zwischen der ersten Metallebene M1 und dem Substrat 110 andere Metallebenen angeordnet sein.
In verschiedenen Ausführungsformen können die erste Metallebene M1 und die Kontaktebene unter Verwendung eines Damaszener-Prozesses oder eines Dual-Damaszener-Prozesses ausgebildet werden. Ferner können in alternativen Ausführungsformen die erste Metallebene M1 und die Kontaktebene unter Verwendung eines Füllprozesses und/oder Silicid-Prozesses ausgebildet werden.
Eine oder mehrere weitere Ebenen können eine Zwei-Ebenen-Öffnung mit einem oberen leitfähigen Leiter und einem unteren leitfähigen Kontaktloch umfassen. Der obere leitfähige Leiter kann eine Öffnung wie ein Graben sein (kann aber auch ein Loch sein) und kann mit einem Metall gefüllt sein. Das leitfähige Kontaktloch kann eine Öffnung wie ein Loch sein (kann aber auch ein Graben sein) und kann ebenfalls mit Metall gefüllt sein.
Dann wird über dem zweiten Ätzstoppliner 122 eine dritte Isolierschicht 133 ausgebildet. Der zweite Ätzstoppliner 122 wird über die zweite Isolierschicht 132 abgeschieden. Zum Beispiel wird in einer Ausführungsform ein Nitridfilm (z. B. Siliciumnitrid) abgeschieden. In verschiedenen Ausführungsformen kann der zweite Ätzstoppliner 122 ein Oxid, ein Nitrid oder ein Oxynitrid wie Siliciumdioxid, Siliciumnitrid, Siliciumoxynitrid und andere umfassen. In alternativen Ausführungsformen kann der zweite Ätzstoppliner 122 bordotierte Schichten umfassen, was BPSG, Bornitrid, Siliciumbornitrid, Siliciumkohlenstoffnitrid, Siliciumgermanium, Germanium, kohlenstoffbasierte Schichten wie amorphen Kohlenstoff beinhaltet. In weiteren Ausführungsformen kann der zweite Ätzstoppliner 122 Siliciumcarbid umfassen, einschließlich SiC:H mit verschiedenen Kombinationen von C-H, Si-H, Si-CH₃, Si-(CH₂)_n, und Si-C.
In verschiedenen Ausführungsformen umfasst der zweite Ätzstoppliner 122 einen Isolator mit einer anderen Ätzrate als die darauf abzuscheidende dritte Isolierschicht 133. Als Illustration ätzt in einer Ausführungsform der zweite Ätzstoppliner 122 mindestens zehnmal schneller als die dritte Isolierschicht 133.
In verschiedenen Ausführungsformen ist der zweite Ätzstoppliner 122 auch eine Diffusionssperrschicht für das Metall in den darunterliegenden leitfähigen Metallleitern. Zum Beispiel verhindert der zweite Ätzstoppliner 122, dass das darunterliegende Kupfer in die angrenzenden Isolierschichten diffundieren kann.
Die dritte Isolierschicht 133 umfasst Isolatoren einschließlich Dielektrikummaterialien zwischen zwei Ebenen (ILD von engl. inter-level dielectric) wie SiO₂, Tetraethyloxysilan (TEOS), fluoriertes TEOS (FTEOS), dotiertes Glas (BPSG, PSG, BSG), Organosilikatglas (OSG), fluoriertes Silikatglas (FSG), Spin-On-Glas (SOG), SiN, SiON, oder Low-k-Isolatoren, die zum Beispiel eine Dielektrizitätszahl von etwa 4 oder weniger aufweisen, oder Kombinationen oder mehrere Schichten davon, als Beispiele, obgleich die dritte Isolierschicht 133 alternativ dazu andere Materialien umfassen kann. Die dritte Isolierschicht 133 kann, als Beispiele, auch dichtes SiCOH oder ein poröses Dielektrikum mit einem k-Wert von etwa 3 oder weniger umfassen. Die dritte Isolierschicht 133 kann zum Beispiel auch ein Ultra-low-k(ULK)-Material mit einem k-Wert von etwa 2,3 oder weniger umfassen. Die dritte Isolierschicht 133 kann zum Beispiel eine Dicke von etwa 500 nm oder weniger umfassen, obgleich die dritte Isolierschicht 133 alternativ dazu andere Maße umfassen kann. In einem in 2A dargestellten beispielhaften Prozess wird eine Photoresistschicht 161 über die dritte Isolierschicht 133 abgeschieden, belichtet, entwickelt und strukturiert, um die nicht belichteten Bereiche gegen das Ätzmittel zu maskieren. In einer oder mehreren Ausführungsformen kann vor dem Abscheiden der Photoresistschicht 161 eine Hartmaskenschicht abgeschieden und unter Verwendung der Photoresistschicht 161 strukturiert werden.
Wie in 2B als Nächstes gezeigt ist, wird dann die dritte Isolierschicht 133 unter Verwendung von standardmäßigen Ätztechniken wie reaktivem Ionenätzen bis zum zweiten Ätzstoppliner 122 abgeätzt. In diesem Schritt ätzt sich die dritte Isolierschicht 133 schneller ab als der zweite Ätzstoppliner 122. Daher wird das reaktive Ionenätzen auf dem zweiten Ätzstoppliner 122 gestoppt, unter Ausbildung einer Ätzöffnung. Die Öffnung 165 kann in Form eines Lochs sein. In verschiedenen Ausführungsformen wird jedoch der zweite Ätzstoppliner 122 nicht wie in herkömmlichen Prozessen zum Ausbilden von Kontaktlöchern entfernt. Entsprechend ist zwischen der in der Öffnung 165 auszubildenden leitfähigen Struktur und dem darunterliegenden Metallleiter in der ersten Isolierschicht 131 kein elektrischer Kontakt möglich.
Wie in 2C zu sehen ist, wird ein erstes Opfermaterial 170 in die Ätzöffnung 165 abgeschieden. Das erste Opfermaterial 170 kann ein glasiger Stoff sein, der in einer oder mehreren Ausführungsformen unter Verwendung eines Aufschleuderprozesses abgeschieden wird. Alternativ dazu kann in anderen Ausführungsformen das erste Opfermaterial 170 unter Verwendung anderer Arten von Abscheidungsprozessen abgeschieden werden und kann andere Materialien beinhalten. In einer oder mehreren Ausführungsformen umfasst das erste Opfermaterial 170 ein Low-k-Dielektrikummaterial. In einer weiteren Ausführungsform umfasst das erste Opfermaterial 170 ein Photoresistmaterial. In einer Ausführungsform umfasst das erste Opfermaterial 170 ein Antireflexbeschichtungsmaterial. In einer weiteren Ausführungsform umfasst das erste Opfermaterial 170 ein kohlenstoffhaltiges Material einschließlich amorphem Kohlenstoff. In einer Ausführungsform wird eine wasserstoffhaltige Kohlenstoffschicht über die dritte Isolierschicht 133 abgeschieden, um das erste Opfermaterial 170 auszubilden. In verschiedenen Ausführungsformen kann das erste Opfermaterial 170 unter Verwendung eines chemischen Gasphasenabscheidungs(CVD)-Prozesses, eines physikalischen Gasphasenabscheidungs(PVD)-Prozesses, eines plasmaunterstützten chemischen Gasphasenabscheidungs(PE-CVD)-Prozesses, Schleuderbeschichtung oder eines anderen Prozesses abgeschieden werden.
In verschiedenen Ausführungsformen umfasst das erste Opfermaterial 170 ein Material mit einer hohen Ätzselektivität bezogen auf die dritte Isolierschicht 133 und den zweiten Ätzstoppliner 122, so dass das erste Opfermaterial 170 entfernt werden kann, ohne die dritte Isolierschicht 133 oder den darunterliegenden zweiten Ätzstoppliner 122 zu ätzen. Zum Beispiel ätzt das erste Opfermaterial 170 mindestens zehnmal schneller, bezogen auf die dritte Isolierschicht 133 und den zweiten Ätzstoppliner 122.
Das erste Opfermaterial 170 kann planarisiert werden, wie als Nächstes in 2D gezeigt wird, wobei ein Opferpfropfen 171 zurückbleibt. Dementsprechend kann in einer Ausführungsform ein chemisch-mechanischer Planarisierungsprozess verwendet werden.
Wie in 2E zu sehen ist, wird in einem Beispiel, in dem ein Dual-Damaszener-Prozess verwendet wird, für Metallleiter und Kontaktloch eine Öffnung 180 ausgebildet. In verschiedenen Ausführungsformen kann die Öffnung 180 mittels Abscheiden einer Photoresistschicht und Strukturieren für das Kontaktloch, gefolgt von Abscheiden einer weiteren Photoresistschicht und Strukturieren für Metallleiter ausgebildet werden. Das strukturierte Maskenmaterial 172 kann eine entwickelte Photoresistschicht und eine oder mehrere Hartmaskenschichten unter der Photoresistschicht beinhalten.
Wie als Nächstes in 2F gezeigt ist, werden ein erster leitfähiger Liner 151 und ein zweiter leitfähiger Liner 152 abgeschieden. Vor dem Abscheiden des ersten leitfähigen Liners 151 und des zweiten leitfähigen Liners 152 wird ein zum Ausbilden der Metallleiter und Kontaktlöcher verwendetes Maskenmaterial 172, sowie Opfermaterial wie der Opferpfropfen 171 entfernt. Dies kann unter Verwendung eines Ätzprozesses wie einem nasschemischen Ätzprozess durchgeführt werden.
Wie in 2F gezeigt ist, kann ein erster leitfähiger Liner 151 abgeschieden werden, bevor die Öffnungen mit einem leitfähigen Füllmaterial gefüllt werden. Der erste leitfähige Liner 151 ist konform und kann eine Einzelschicht aus Ta, TaN, WN, WSi, Ti, TiN, Ru, Co und Kombinationen davon, als Beispiele, umfassen. Weitere Beispiele für Materialien, die für den ersten leitfähigen Liner 151 verwendet werden können, umfassen Tantalsiliciumnitrid, Wolfram, Wolframtitan oder dergleichen.
Der erste leitfähige Liner 151 kann typischerweise als Sperrschicht verwendet werden, um zu verhindern, dass Metall in das darunterliegende Halbleitermaterial oder die zweite Isolierschicht 132 diffundiert. Der erste leitfähige Liner 151 kann, zum Beispiel, unter Verwendung einer chemischen Gasphasenabscheidung (CVD von engl. chemical vapor deposition), physikalischen Gasphasenabscheidung (PVD von engl. physical vapor deposition) oder Atomlagenabscheidung (ALD von engl. atomic layer deposition) abgeschieden werden.
Ein zweiter leitfähiger Liner 152 wird dann ähnlich dazu, zum Beispiel unter Verwendung eines CVD-, PVD- oder ALD-Prozesses, über den ersten leitfähigen Liner 151 abgeschieden. Der zweite leitfähige Liner 152 kann eine Keimschicht sein, die zum Beispiel Kupfer umfasst, für die nachfolgende elektrochemische Abscheidung von Kupfer.
In verschiedenen Ausführungsformen werden der erste und der zweite leitfähige Liner 151 und 152 unter Verwendung eines konformen Abscheidungsprozesses abgeschieden, wobei ein konformer Liner oder eine konforme Diffusionssperre entlang der Innenwände der Öffnungen 180 und 165 verbleibt. In einer Ausführungsform umfasst der erste leitfähige Liner 151 ein mittels physikalischer Gasphasenabscheidung (PVD) abgeschiedenes Tantalnitrid. Alternativ dazu kann der erste leitfähige Liner 151 Titannitrid, Wolframnitrid, ein hochschmelzendes Metall oder andere Sperrschichten umfassen, die konform abgeschieden werden können, zum Beispiel unter Verwendung von CVD- oder PVD-Prozessen oder stromlosem Abscheiden. Der erste leitfähige Liner 151 kann eine Doppelschicht von Material umfassen, einschließlich zum Beispiel einer Barriereschicht (auch bezeichnet als Sperrschicht) und eine konforme Keimschicht, die Kupfer, Aluminium oder andere Metalle oder Kombinationen davon umfassen kann.
Der zweite leitfähige Liner 151 kann ein metallisches Material umfassen. Der zweite leitfähige Liner 152 kann zum Beispiel ein Reinmetall oder eine Legierung umfassen. Es versteht sich dabei, dass alle Reinmetalle eine gewisse Menge an Spurenverunreinigungen enthalten können. Eine Legierung kann zumindest zwei metallische Elemente beinhalten. Eine Legierung kann ein metallisches Element und ein nichtmetallisches Element beinhalten. Der zweite leitfähige Liner 152 kann eines oder mehrere der Elemente Cu (Kupfer), Al (Aluminium), Au (Gold), Ag (Silber) und W (Wolfram) umfassen. Beispiele für Materialien umfassen reines Kupfer, Kupferlegierung, reines Aluminium, Aluminiumlegierung, reines Gold, Goldlegierung, reines Silber, Silberlegierung, reines Wolfram und Wolframlegierung. Der zweite leitfähige Liner 152 kann mittels physikalischer Gasphasenabscheidung oder eines Sputterprozesses ausgebildet werden.
Wie in 2G zu sehen ist, wird ein leitfähiges Füllmaterial 175 über den ersten und den zweiten leitfähigen Liner 151 und 152 abgeschieden. Das leitfähige Füllmaterial 175 umfasst in verschiedenen Ausführungsformen ein leitfähiges Material. Das leitfähige Füllmaterial 175 kann ein metallisches Material umfassen. Das leitfähige Füllmaterial 175 kann ein reines Metall oder eine Legierung umfassen. Das leitfähige Füllmaterial 17 kann in einer Ausführungsform Wolfram umfassen, obgleich in anderen Ausführungsformen auch Kupfer, Aluminium, Al-Cu-Si, andere Metalle und Kombinationen davon verwendet werden können. In verschiedenen Ausführungsformen kann das leitfähige Füllmaterial 175 eines oder mehrere der Elemente Cu (Kupfer), Al (Aluminium), Au (Gold), Ag (Silber) und W (Wolfram) umfassen. Beispiele für Materialien umfassen reines Kupfer, Kupferlegierung, reines Aluminium, Aluminiumlegierung, reines Gold, Goldlegierung, reines Silber, Silberlegierung, reines Wolfram und Wolframlegierung. Das leitfähige Füllmaterial 175 kann mittels eines elektrochemischen (oder galvanischen) Abscheidungs-Prozesses ausgebildet werden.
Falls das leitfähige Füllmaterial 175 Wolfram umfasst, wird vorzugsweise eine CVD-Titannitrid und Silicium-dotiertes Wolfram umfassende Doppel-Keimschicht als erster und zweiter leitfähiger Liner 151 und 152 verwendet. In anderen Ausführungsformen werden die Öffnungen mit Kupfer verfüllt.
Wie als Nächstes in 2H dargestellt ist, werden überschüssige Abschnitte des leitfähigen Füllmaterials 175 von der Oberseite der dritten Isolierschicht 133 entfernt, z. B. unter Verwendung eines chemisch-mechanischen Polierprozesses (CMP) unter Ausbildung von Metallleitern, Kontaktlöchern und des Kondensators 102. Der CMP-Prozess kann auch den über der Oberseite der dritten Isolierschicht 133 abgeschiedenen belichteten ersten und zweiten leitfähigen Liner 151 und 152 entfernen.
Dementsprechend wird ein Kondensator 102 gleichzeitig mit den Metallleitern und Kontaktlöchern ausgebildet, und dabei nur ein einziger zusätzlicher Maskenprozess hinzugefügt. Vorteilhafterweise werden die meisten der Prozessschritte mit der Metallleiter- und Kontaktlochbearbeitung gemeinsam geteilt.
3, die die 3A und 3B umfasst, zeigt eine Querschnittsansicht eines Halbleiterbauelements während verschiedener Bearbeitungsstadien gemäß einer alternativen Ausführungsform der vorliegenden Erfindung.
In dieser Ausführungsform wird die Öffnung für den Kondensator nach dem Ausbilden der Öffnungen für die Metallleiter und Kontaktlöcher ausgeführt. Daher wird nach dem Ausbilden der Öffnungen für die Metallleiter und Kontaktlöcher ein Opferfüllmaterial 210 in diesen ausgebildet. Das Opferfüllmaterial 210 kann dem Material im Opferfüllmaterial 175 in einer oder mehreren Ausführungsformen gleichen.
Nach dem Planarisieren des Opferfüllmaterials 210 wird zum Ausbilden einer Ätzmaske für die Kondensatoröffnungsstruktur eine Maskenschicht 211 ausgebildet und strukturiert. Unter Verwendung der strukturierten Maskenschicht 211 als Ätzmaske wird die darunterliegende dritte Isolierschicht 133 geätzt, zum Beispiel unter Verwendung eines anisotropen Ätzprozesses. Somit wird in der dritten Isolierschicht 133 eine Kondensatorplattenöffnung 165 ausgebildet.
Anschließend wird, wie in 3B gezeigt, die Maskenschicht 211 entfernt und das Opferfüllmaterial 210 kann entfernt werden. Die nachfolgende Bearbeitung kann so vonstattengehen wie in anderen Ausführungsformen beschrieben.
4A und 4B zeigen eine weitere Ausführungsform zum Ausbilden eines Kondensators, wobei der Kondensator außer dem Ätzstoppliner noch eine zusätzliche dielektrische Schicht umfasst.
In dieser Ausführungsform kann nach dem Ausbilden der Kondensatorplattenöffnung 165 eine zusätzliche dielektrische Schicht 310 ausgebildet werden. Die zusätzliche dielektrische Schicht 310 kann dazu verwendet werden, sicherzustellen, dass kein versehentlicher Kurzschluss zwischen den beiden Kondensatorplatten auftritt. Dementsprechend kann diese Ausführungsform dazu verwendet werden Probleme der Chip-Ausbeute zu beheben, ohne dabei die Kapazität wesentlich zu erhöhen.
In 4A ist die Kondensatorplattenöffnung 165 nach dem Auskleiden mit der dielektrischen Schicht 310 gezeigt. Die dielektrische Schicht 310 kann eine beliebige geeignete dielektrische Schicht sein, einschließlich Siliciumdioxid, Siliciumnitrid, High-k-Dielektrikumschichten wie Aluminiumoxid, Hafniumdioxid, und Kombinationen davon.
5A und 5B zeigen alternative Ausführungsformen einer potentialfreien kapazitiven Struktur, wobei 5A einen Kondensator mit einem potentialfreien Knoten umfasst und wobei 5B einen Transistor mit isolierter Steuerelektrode umfasst.
In einer alternativen Ausführungsform kann eine der Kondensatorplatten potentialfrei ausgebildet sein. In 5A umfasst der Kondensator in dieser Ausführungsform eine erste Platte 401 in einer zweiten Isolierschicht 132, eine zweite Platte 402 in einer dritten Isolierschicht 133 und eine dritte Platte 403 in einer vierten Isolierschicht 134. Die erste Platte 401 ist von der zweiten Platte 402 mittels des zweiten Ätzstoppliners 122 getrennt, während die zweite Platte von der dritten Platte 403 mittels des dritten Ätzstoppliners 123 getrennt ist. In der dargestellten Ausführungsform von 5A ist die zweite Platte 402 potentialfrei und mit einem Spannungsknoten gekoppelt. Die erste Platte 401 und die dritte Platte 403 können mit verschiedenen Spannungsknoten gekoppelt sein.
In einer alternativen Ausführungsform kann diese Struktur als Teil eines Bauelements mit isolierter Steuerelektrode verwendet werden, wie in 5B dargestellt, zum Beispiel. Die erste Platte 401 ist in einer Ausführungsform mit der isolierten Steuerelektrode gekoppelt. Dementsprechend bildet in dieser Ausführungsform die zweite Platte 402 einen Teil eines Steuergates eines Transistors 400 mit isolierter Steuerelektrode. Die erste Platte 401 ist, wie in vorhergehenden Ausführungsformen beschrieben, durch den zweiten Ätzstoppliner 122 hindurch kapazitiv mit der zweiten Platte 402 gekoppelt.
6 zeigt die Kondensatorstruktur gemäß einer alternativen Ausführungsform der vorliegenden Erfindung.
Wie in 6 gezeigt ist, kann die dritte Platte 403 mit der ersten Platte 401 gekoppelt sein, während die zweite Platte 402 mit einem anderen Spannungsknoten gekoppelt ist. Demzufolge wird in dieser Ausführungsform die Kapazität der kapazitiven Struktur aufgrund des Kondensators an der Ober- und Unterseite der zweiten Platte 402 verdoppelt.
Die Erfindung wurde zwar unter Bezugnahme auf beispielhafte Ausführungsformen beschrieben, diese Beschreibung ist jedoch nicht in einem einschränkenden Sinn auszulegen. Für den Fachmann werden sich aus der Beschreibung verschiedene Modifikationen und Kombinationen der beispielhaften Ausführungsformen und anderer Ausführungsformen der Erfindung ergeben. Es ist daher beabsichtigt, dass die beigefügten Ansprüche alle derartigen Modifikationen und Ausführungsformen umfassen sollen.

Claims

Bauelement (10) mit: einer ersten Metallstruktur (M1), die in einer ersten Isolierschicht (131) angeordnet ist, und einer zweiten Metallstruktur (M2), die in einer zweiten Isolierschicht (132) angeordnet ist und von der ersten Metallstruktur (M1) mittels eines Abschnitts eines zwischen der ersten (131) und der zweiten (132) Isolierschicht angeordneten ersten Ätzstoppliners (121) getrennt ist, wobei die zweite Metallstruktur (M2) durch den ersten Ätzstoppliner (121) hindurch kapazitiv mit der ersten Metallstruktur (M1) gekoppelt ist.
Bauelement (10) nach Anspruch 1, ferner mit: einem zweiten Ätzstoppliner (122), der über der zweiten Metallstruktur (M2) und der zweiten Isolierschicht (132) angeordnet ist, einer dritten Isolierschicht (133), die über dem zweiten Ätzstoppliner (122) angeordnet ist, einer dritten Metallstruktur, die in der dritten Isolierschicht (133) angeordnet ist und von der zweiten Metallstruktur (M2) mittels eines Abschnitts des zweiten Ätzstoppliners (122) getrennt ist, wobei die dritte Metallstruktur durch den Abschnitt des zweiten Ätzstoppliners (122) hindurch kapazitiv mit der zweiten Metallstruktur (M2) gekoppelt ist; wobei optional die erste Metallstruktur (M1) und die dritte Metallstruktur mit demselben Spannungsknoten gekoppelt sind.
Bauelement (10) nach Anspruch 1 oder 2, wobei die erste Metallstruktur (M1) mit einer isolierten Steuerelektrode gekoppelt ist und die zweite Metallstruktur (M2) mit einem Steuerknoten gekoppelt ist.
Bauelement (10) nach einem der Ansprüche 1 bis 3, wobei der Ätzstoppliner (121) eine Siliciumnitridschicht umfasst.
Bauelement (10) nach einem der Ansprüche 1 bis 4, wobei der Ätzstoppliner (121) die erste Isolierschicht (131) von der zweiten Isolierschicht (132) trennt.
Bauelement (10) nach einem der Ansprüche 1 bis 5, wobei die zweite Metallstruktur (M2) Kupfer umfasst.
Verfahren zum Ausbilden eines Bauelements (10), das umfasst: Ausbilden einer ersten Metallstruktur (M1) in einer ersten Isolierschicht (131) über einem Substrat (110), und Ausbilden einer zweiten Metallstruktur (M2) in einer zweiten Isolierschicht (132), wobei die zweite Metallstruktur (M2) von der ersten Metallstruktur (M1) mittels eines Abschnitts eines zwischen der ersten und der zweiten Isolierschicht (132) angeordneten ersten Ätzstoppliners (121) getrennt ist, und wobei die zweite Metallstruktur (M2) durch den ersten Ätzstoppliner (121) hindurch kapazitiv mit der ersten Metallstruktur (M1) gekoppelt ist.
Verfahren nach Anspruch 7, das ferner umfasst: Ausbilden eines zweiten Ätzstoppliners (122) über der zweiten Metallstruktur (M2) und der zweiten Isolierschicht (132), Ausbilden einer dritten Isolierschicht (133) über dem zweiten Ätzstoppliner (122), Ausbilden einer dritten Metallstruktur in der dritten Isolierschicht (133) und von der zweiten Metallstruktur (M2) mittels eines Abschnitts des zweiten Ätzstoppliners (122) getrennt, wobei die dritte Metallstruktur durch den Abschnitt des zweiten Ätzstoppliners (122) hindurch kapazitiv mit der zweiten Metallstruktur (M2) gekoppelt ist; wobei optional die erste Metallstruktur (M1) und die dritte Metallstruktur mit demselben Spannungsknoten gekoppelt sind.
Verfahren nach Anspruch 7 oder 8, wobei die erste Metallstruktur (M1) mit einer isolierten Steuerelektrode gekoppelt ist und die zweite Metallstruktur (M2) mit einem Steuerknoten gekoppelt ist.
Verfahren nach einem der Ansprüche 7 bis 9, wobei der Ätzstoppliner (121) eine Siliciumnitridschicht umfasst.
Verfahren nach einem der Ansprüche 7 bis 10, wobei der Ätzstoppliner (121) die erste Isolierschicht (131) von der zweiten Isolierschicht (132) trennt.
Verfahren nach einem der Ansprüche 7 bis 11, wobei das Ausbilden der zweiten Metallstruktur (M2) umfasst, einen mit einem Metallleiterabscheidungsprozess gemeinsamen Abscheidungsprozess zu verwenden.
Verfahren zum Ausbilden eines Kondensators, wobei das Verfahren umfasst: Ausbilden einer ersten Isolierschicht (131) über einem Substrat (110), Ausbilden einer ersten Metallstruktur (M1) in der ersten Isolierschicht (131), Ausbilden eines Ätzstoppliners (121) über der ersten Isolierschicht (131), Ausbilden einer zweiten Isolierschicht (132) über dem Ätzstoppliner (121), und Ausbilden einer zweiten Metallstruktur (M2) in der zweiten Isolierschicht (132), wobei die zweite Metallstruktur (M2) von der ersten Metallstruktur (M1) mittels eines Abschnitts des Ätzstoppliners (121) getrennt ist.
Verfahren nach Anspruch 13, wobei das Ausbilden der zweiten Metallstruktur (M2) in der zweiten Isolierschicht (132) umfasst: Ätzen einer Öffnung in der zweiten Isolierschicht (132), um eine Oberfläche des Abschnitts des Ätzstoppliners (121) freizulegen, und Abscheiden eines Füllmetalls in der Öffnung, wobei das Füllmetall von der ersten Metallstruktur (M1) mittels des Abschnitts des Ätzstoppliners (121) getrennt ist.
Verfahren nach Anspruch 13 oder 14, das ferner umfasst, vor dem Abscheiden des Füllmetalls einen Dielektrikum-Liner abzuscheiden.
Verfahren nach einem der Ansprüche 13 bis 15, wobei der Ätzstoppliner (121) Siliciumnitrid umfasst.
Verfahren nach einem der Ansprüche 13 bis 16, wobei das Ausbilden der zweiten Metallstruktur (M2) umfasst, einen mit einem Metallleiterabscheidungsprozess gemeinsamen Abscheidungsprozess zu verwenden.