DE112012001870B4 - Optimierter ringförmiger Kupfer-TSV - Google Patents

Optimierter ringförmiger Kupfer-TSV Download PDF

Info

Publication number
DE112012001870B4
DE112012001870B4 DE112012001870.2T DE112012001870T DE112012001870B4 DE 112012001870 B4 DE112012001870 B4 DE 112012001870B4 DE 112012001870 T DE112012001870 T DE 112012001870T DE 112012001870 B4 DE112012001870 B4 DE 112012001870B4
Authority
DE
Germany
Prior art keywords
substrate
trench
dielectric layer
microns
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112012001870.2T
Other languages
English (en)
Other versions
DE112012001870T5 (de
Inventor
Paul S. Andry
Mukta G. Farooq
Robert Hannon
Subramanian S. Iyer
Emily R. Kinser
Cornelia K. Tsang
Richard P. Volant
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE112012001870T5 publication Critical patent/DE112012001870T5/de
Application granted granted Critical
Publication of DE112012001870B4 publication Critical patent/DE112012001870B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Integrierte Schaltkreisstruktur, die aufweist:- ein Substrat mit wenigstens einer Halbleitereinheit, die in einer Oberseite desselben ausgebildet ist, sowie einer ersten dielektrischen Schicht, die über der Oberseite abgeschieden ist;- einen ringförmigen Graben durch die erste dielektrische Schicht hindurch, der sich durch das Substrat hindurch erstreckt, wobei das Substrat innere und äußere Seitenwände des Grabens bildet, wobei die inneren und äußeren Seitenwände durch einen Abstand innerhalb des Bereichs von 5 bis 10 Mikrometern separiert sind;- einen leitfähigen Pfad innerhalb des Grabens, der sich von einer oberen Fläche der ersten dielektrischen Schicht durch das Substrat hindurch erstreckt, wobei der Pfad Kupfer oder eine Kupfer-Legierung aufweist;- wobei sich die inneren und äußeren Seitenwände unter einem Winkel innerhalb von 85 bis 90 Grad relativ zu der Oberseite nach innen neigen;- eine zweite dielektrische Schicht, die eine Zwischenverbindungs-Metallisierung enthält, wobei die Zwischenverbindungs-Metallisierung mit dem leitfähigen Pfad leitfähig verbunden ist, wobei die zweite dielektrische Schicht direkt auf der ersten dielektrischen Schicht ausgebildet ist und über dem ringförmigen Graben liegt.

Description

  • Gebiet der Erfindung
  • Diese Erfindung bezieht sich allgemein auf einen Substrat-Durchkontakt (TSV, Through Substrate Via) in einem integrierten Schaltkreis, spezieller auf einen TSV in einem dreidimensionalen integrierten Schaltkreis mit wenigstens zwei Substraten, die vertikal gestapelt sind.
  • Hintergrund der Erfindung
  • Um eine Verbesserung der Leistungsfähigkeit und der Funktionalität von integrierten Schaltkreisen fortzusetzen, hat die Industrie in letzter Zeit eine Technologie entwickelt, um eine vertikale Integration von Chips mit Halbleitereinheiten möglich zu machen, die allgemein als dreidimensionale (3D) Stapeltechnologie bekannt ist. Die gestapelten Substrate können vollständige oder unvollständige Wafer sein, wobei jeder typischerweise mehrere Chips aufweist. Ein 3D-Stapel kann nach einem Bonden in Einzelchips zertrennt werden, um die Einheiten zu separieren, wobei jede Einheit zwei oder mehr Chips aufweist, die vertikal aneinander gebondet sind. Typischerweise beinhaltet ein Halbleiterchip mehrere Schichten von integrierten Schaltungen (z.B. Prozessoren, programmierbare Einheiten, Speichereinheiten etc.), die auf einem Halbleitersubstrat aufgebaut sind. Eine obere Schicht des gebondeten Stapels kann mit einer unteren Schicht des Stapels verbunden sein, indem Substrat-Durchverbindungen oder Substrat-Durchkontakte (TSVs) verwendet werden. Die Bildung des TSV wird als eine besondere Herausforderung verstanden (siehe z.B. Dukovic, et al., Through-Silicon-Via Technology for 3D Integration).
  • Unter weiteren Problemen muss ein Durchkontakt, der sich durch ein Halbleitersubstrat hindurch erstreckt, im Allgemeinen ein hohes Aspektverhältnis aufweisen. Das Bilden eines derartigen tiefen Elements ohne ein Schädigen des verbleibenden Substrats und das anschließende Bilden eines leitfähigen Pfades innerhalb des tiefen Elements, der von dem Substrat elektrisch isoliert ist, ist extrem schwierig. Manche haben vorgeschlagen, die Öffnung in das Substrat zu ätzen und anschließend das Substrat sehr hohen Temperaturen auszusetzen, wodurch über den gesamten freigelegten Oberflächen eine Oxidschicht gebildet wird, die eine zuverlässige isolierende Schicht ist. Derartige Temperaturen sind inkompatibel mit einem CMOS-BEOL(Back-End-Of-the-Line)-Prozessablauf, so dass ein derartiges Bilden einer Oxidschicht in einer „Durchkontakt-zuerst“-Konfiguration erfolgen muss, bevor irgendwelche Halbleitereinheiten (FEOL) oder Zwischenverbindungsverdrahtungen (BEOL) gebildet werden (siehe Andry et al., US 2010/0032764 A1 ). Kupfer ist aufgrund seiner hohen Leitfähigkeit für TSVs bevorzugt. ‚Durchkontakt-zuerst‘-Konfigurationen sind jedoch bei Kupfer-Durchkontakten problematisch, da Halbleitereinheiten äußerst anfällig gegen eine Schädigung als Resultat einer Migration von Kupfer in das Substrat sind.
  • Kupfer ist in höherem Maße kompatibel mit einem Back-End- oder ‚Durchkontakt-in-der-Mitte‘-Prozessablauf, die Diskrepanz der thermischen Ausdehnung zwischen dem Kupfer eines TSV und den umgebenden Materialien kann jedoch eine übermäßige thermische Beanspruchung erzeugen und eine Rissbildung verursachen. Edelstein et al., US 7 276 787 B2 („die '787“), schlägt vor, dieses Problem mittels Verwenden eines ringförmigen TSV anzugehen. Im Besonderen lehrt die '787, eine große Öffnung zu ätzen, eine Serie von Schichten auf den Seitenwänden zu bilden, ohne die Öffnung zu füllen (z.B. einen elektrischen Isolator, verschiedene Barrierenschichten, eine leitfähige Schicht und weitere Isolationsschichten). Zum Abschluss kann der Kern der Öffnung mittels eines Materials gefüllt werden, das so ausgewählt ist, dass es thermische Eigenschaften aufweist, die ähnlich jenen des Substrats sind, so dass die Gesamtstruktur einen effektiven CTE aufweist, der genau zu dem CTE und dem Elastizitätsmodul des Substrats passt.
  • Selbst ein ringförmiger Kupfer-TSV neigt jedoch dazu, zu extrudieren, wenn er während des CMOS-BEOL-Prozessablaufs thermischen Zyklen unterworfen wird (siehe z.B. Cho, „Technical Challenges in TSV Integration“). Eine Extrusion durch einen TSV kann darüber liegende Metallisierungsschichten beanspruchen, wobei jegliche eingebettete Zwischenverbindungsverdrahtung geschwächt oder kurzgeschlossen wird. Cho stellt SEM-Aufnahmen bereit, die eine Extrusion eines Kupfer-TSV zeigen, die daraus resultieren, dass er zur Bildung einer Zwischenverbindungs-Metallisierung (BEOL) Prozesstemperaturen ausgesetzt war. Die durch eine derartige Extrusion verursache Schädigung ist in den 1A und 1B aufgezeigt. 1A zeigt, dass der Kupferkern eines massiven TSV 110 über die CMP'd-Oberfläche 104 der Passivierungsschicht 102 extrudiert ist, wobei er darüber liegende Schichten 120 anhebt und die darin eingebettete Zwischenverbindungsverdrahtung 122 beansprucht. 1B stellt einen Riss 105 durch den inneren Kern und einen Riss 106 dar, der an den unteren inneren Ecken eines ringförmigen Kupfer-TSV 130 beginnt. Cho empfiehlt, die Kupfer-Extrusion zu minimieren, indem der Durchkontakt zuletzt gebildet wird.
  • Wenngleich ein ‚Durchkontakt-zuletzt‘-Prozessablauf im Allgemeinen bei Temperaturen stattfindet, die niedrig genug sind, um eine Kupfer-Extrusion zu vermeiden, braucht ‚Durchkontakt-zuletzt‘ das gesamte TSV-Profil durch sämtliche BEOL-Schichten hindurch, was es für die Zwecke der Prozessintegration und der Chip-Auslegung weit weniger effizient macht. Es wäre äußerst vorteilhaft, eine Technik ausfindig zu machen, um einen zuverlässigen Kupfer-TSV zu bilden, der während des BEOL-Prozessablaufs gebildet werden kann.
  • Die US 2010 / 0237472 A1 offenbart mindestens einen Substrat-Durchkontakt, der um den Umfang eines Halbleiterchips ausgebildet ist. Der mindestens eine Substrat-Durchkontakt kann ein einzelner Substrat-Durchkontakt sein, der den Halbleiterchip lateral umgibt, oder kann eine Vielzahl von Substrat-Durchkontakten umfassen, die die Peripherie mit mindestens einer Lücke zwischen den Substrat-Durchkontakten umgeben. Ein Stapel von Back-End-of-Line (BEOL) -Metallstrukturen, die den Halbleiterchip seitlich umgeben, ist direkt auf den Substratkontakt-Durchkontaktierungen ausgebildet und elektrisch mit dem mindestens einen Substrat-Durchkontakt verbunden. Eine metallische Schicht ist auf der Rückseite des Halbleitersubstrats einschließlich des mindestens einen Substrat-Durchkontakts ausgebildet. Die leitende Struktur, die die metallische Schicht, den mindestens einen Substrat-Durchkontakt und den Stapel der BEOL-Metallstrukturen umfasst, fungiert als eine elektrische Masse, die in den Halbleiterchip eingebaut ist.
  • Die WO 2010 / 120448 A2 offenbart Substrat-Durchkontakte, die nach im Wesentlichen allen Hochtemperaturoperationen bereitgestellt werden, die benötigt werden, um einen Vorrichtungsbereich mit einer ersten Dicke in der Nähe der Vorderfläche eines Substratwafers zu bilden, durch: (i) Bilden, von der Vorderfläche aus, vergleichsweise flacher Durchkontaktierungen mit einem ersten Seitenverhältnis, die erste Leiter enthalten, die sich vorzugsweise durch die erste Dicke, aber nicht durch die ursprüngliche Waferdicke erstrecken, (ii) Entfernen von Material von der hinteren Oberfläche, um einen modifizierten Wafer mit kleinerer Enddicke mit einer neuen hinteren Oberfläche zu bilden, und (iii) Ausbilden von viel tieferen Durchkontaktierungen mit zweiten Seitenverhältnissen unterhalb der Vorrichtungszone von der neuen Rückfläche aus, wobei zweite Leiter die ersten Leiter kontaktieren, wodurch Front-to-Back-Verbindungen bereitgestellt werden, ohne die Robustheit des Wafers während des Herstellungs- und Vorrichtungsbereichs wesentlich zu beeinflussen. Beide Aspektverhältnisse sind wünschenswerterweise etwa < 40, zweckmäßigerweise < 10 und vorzugsweise < 5.
  • Die US 2007 / 0293040 A1 offenbart ein Verfahren zum Füllen eines leitfähigen Materials in ein dreidimensionales Integrationsmerkmal, das auf einer Oberfläche eines Wafers ausgebildet ist. Das Merkmal wird wahlweise mit dielektrischen und / oder Adhäsions- / Sperrschichten ausgekleidet und dann mit einem flüssigen Gemisch gefüllt, das einen leitfähigen Precursor enthält, etwa eine Lösung mit gelöstem Ruthenium-Precursor oder eine Dispersion oder Suspension mit leitfähigen Teilchen (z. B. Gold, Silber, Kupfer). Das Substrat wird gedreht, während sich die Mischung auf ihrer Oberfläche befindet. Dann wird der flüssige Träger von dem Merkmal getrocknet, wobei eine leitfähige Schicht in dem Merkmal zurückbleibt. Diese zwei Schritte werden gegebenenfalls wiederholt, bis das Merkmal mit dem Leiter gefüllt ist. Dann wird der Leiter in dem Merkmal getempert, wodurch eine dichte, leitende Verschlusskappe in dem Merkmal gebildet wird.
  • Kurzdarstellung der Erfindung
  • In einem Aspekt der Erfindung wird eine TSV-Struktur bereitgestellt, wobei der TSV während des BEOL-Prozessablaufs gebildet werden kann und eine Belastung durch weitere BEOL-Prozessabläufe tolerieren kann.
  • In einer Ausführungsform der vorliegenden Erfindung wird eine integrierte Schaltkreisstruktur bereitgestellt, die einen TSV beinhaltet. Die Struktur beinhaltet ein Substrat mit wenigstens einer Halbleitereinheit, die in einer Oberseite ausgebildet ist, sowie eine erste dielektrische Schicht, die auf einer derartigen Oberseite abgeschieden ist. Der TSV bildet einen ringförmigen Graben, der sich durch das Substrat und die erste dielektrische Schicht hindurch erstreckt, wobei das Substrat die inneren und äußeren Seitenwände des Grabens definiert, wobei die Seitenwände durch einen Abstand innerhalb des Bereichs von 5 bis 10 Mikrometern separiert sind. Ein leitfähiger Pfad, der Kupfer oder eine Kupfer-Legierung aufweist, erstreckt sich innerhalb des Grabens von einer oberen Fläche der ersten dielektrischen Schicht durch das Substrat hindurch, das eine Dicke von 90 Mikrometern oder weniger aufweisen kann. Eine zweite dielektrische Schicht mit einer Zwischenverbindungsmetallisierung, die mit dem leitfähigen Pfad leitfähig verbunden ist, ist direkt auf der ersten dielektrischen Schicht ausgebildet und liegt über dem ringförmigen Graben. Der Innendurchmesser des Grabens kann im Bereich von 4 bis 9 Mikrometern liegen. Die Separation der Seitenwände kann innerhalb des Bereichs von 5,5 und 9 Mikrometern liegen, und der Innendurchmesser des Grabens kann im Bereich von 5 bis 8 Mikrometern liegen. Die Seitenwände weisen eine leichte Neigung auf, die innerhalb von 85 und 90 Grad relativ zu der Oberseite liegt, mit einem bevorzugten Bereich zwischen 87 und 90 Grad. Der leitfähige Pfad kann eine mittlere Kornabmessung von über 2 Mikrometern aufweisen. Ein dielektrischer Überzug mit einer Dicke im Bereich von 0,4 bis 1,5 Mikrometern kann den leitfähigen Pfad von dem Substrat separieren.
  • In einer Ausführungsform der vorliegenden Erfindung wird ein integrierter Schaltkreis (IC) bereitgestellt, der ein Halbleitersubstrat mit wenigstens einer Halbleitereinheit, die in einer Oberseite desselben ausgebildet ist, sowie einer ersten dielektrischen Schicht über der Oberseite beinhaltet. Der IC beinhaltet des Weiteren einen ringförmigen Graben, der sich von einer oberen Fläche der ersten dielektrischen Schicht bis zu einer Unterseite des Substrats erstreckt, wobei ein derartiger ringförmiger Graben eine innere Seitenwand aufweist, die einen Substratkern mit einem Durchmesser an der Oberseite zwischen 5 und 8 Mikrometern definiert, wobei die innere Seitenwand zwischen 85 und 90 Grad relativ zu der Oberseite geneigt ist. Der IC beinhaltet einen leitfähigen Pfad innerhalb des ringförmigen Grabens, wobei der Pfad durch einen dielektrischen Überzug von dem Halbleitersubstrat isoliert ist. Der IC beinhaltet eine zweite dielektrische Schicht, die eine Zwischenverbindungsmetallisierung enthält, die mit wenigstens einer Halbleitereinheit leitfähig verbunden ist und über dem ringförmigen Graben liegt. In Ausführungsformen weist der leitfähige Pfad Kupfer oder eine Kupfer-Legierung auf, und das Halbleitersubstrat weist einkristallines Silicium auf. Der dielektrische Überzug kann in der Nähe des Bodens des Grabens eine Dicke aufweisen, die wenigstens 50 Prozent von jener in der Nähe der Oberseite beträgt. Der dielektrische Überzug kann durch eine Kombination von SACVD und PECVD gebildet werden und kann eine Dielektrizitätskonstante, oder einen k-Wert, von 5 oder weniger aufweisen.
  • Gemäß einer weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Bilden einer widerstandsfähigen TSV-Struktur bereitgestellt. Das Verfahren beinhaltet ein Bilden eines ringförmigen Grabens in einem Substrat, wobei das Substrat wenigstens eine Halbleitereinheit beinhaltet, die in einer Oberseite desselben ausgebildet ist, und der Graben eine innere Seitenwand und eine äußere Seitenwand aufweist, die durch weniger als 10 Mikrometer separiert sind, und sich bis in eine Tiefe von 90 Mikrometern oder weniger erstreckt. Das Verfahren beinhaltet ein Überziehen der inneren und der äußeren Seitenwand mit einem konformen dielektrischen Überzug, ein Füllen des Grabens mit einem leitfähigen Material, das Kupfer oder eine Kupfer-Legierung aufweist; sowie ein Tempern des gefüllten Grabens über 350 °C während wenigstens 20 Minuten. Dabei neigen sich die innere und die äußere Seitenwand unter einem Winkel innerhalb von 85 bis 90 Grad relativ zu der Oberseite nach innen. Der Tempervorgang kann bei einer Temperatur zwischen 350 °C und 430 °C stattfinden und kann sich über eine Stunde oder mehr erstrecken. Ausführungsformen des Verfahrens können ein Bilden des ringförmigen Grabens durch wenigstens eine BEOL-Schicht hindurch, die über der Oberseite aufgebracht ist, sowie ein Bilden einer zweiten BEOL-Schicht auf der wenigstens einen BEOL-Schicht und über dem ringförmigen Graben beinhalten. Das Verfahren kann des Weiteren ein Verringern der Dicke an der Rückseite des Substrats aufweisen, um das leitfähige Material des gefüllten Grabens freizulegen.
  • Figurenliste
  • Die exemplarischen Ausführungsformen sowohl bezüglich der Organisation als auch des Betriebsverfahrens können am besten durch Bezugnahme auf die detaillierte Beschreibung, die folgt, in Verbindung mit den begleitenden Figuren verstanden werden.
    • 1 A und 1B stellen eine Schädigung dar, die von einem herkömmlichen TSV verursacht wurde, der einem CMOS-Prozessablauf ausgesetzt war.
    • 2A ist eine vertikale Schnittansicht eines ringförmigen TSV gemäß der vorliegenden Offenbarung.
    • 2B und 2D sind Detailansichten des TSV gemäß der vorliegenden Offenbarung.
    • 2C ist ein Querschnitt bei AA eines TSV von 2A.
  • Detaillierte Beschreibung der Erfindung
  • Die vorliegende Offenbarung stellt einen thermo-mechanisch zuverlässigen Kupfer-TSV und eine Technik zum Bilden eines derartigen TSV während eines BEOL-Prozessablaufs bereit, der nunmehr mit begleitenden Figuren detailliert beschrieben wird. Es ist anzumerken, dass sich ähnliche Bezugszeichen über verschiedene Ausführungsformen hinweg auf ähnliche Elemente beziehen. Die Zeichnungen sind nicht notwendigerweise maßstabsgetreu gezeichnet.
  • Es versteht sich, dass, wenn ein Element, wie eine Schicht, ein Bereich oder ein Substrat, als „auf” oder „über“ einem anderen Element liegend bezeichnet wird, dieses direkt auf dem anderen Element liegen kann oder auch zwischenliegende Elemente vorhanden sein können. Im Gegensatz dazu sind keine zwischenliegenden Elemente vorhanden, wenn ein Element als „direkt auf“ oder „direkt über“ einem anderen Element liegend bezeichnet wird. Es versteht sich außerdem, dass, wenn ein Element als „verbunden“ oder „gekoppelt“ mit einem anderen Element bezeichnet wird, dieses direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder zwischenliegende Elemente vorhanden sein können. Im Gegensatz dazu sind keine zwischenliegenden Elemente vorhanden, wenn ein Element als „direkt verbunden“ oder „direkt gekoppelt“ mit einem anderen Element bezeichnet wird.
  • Wie angemerkt, zeigt die vorliegende Erfindung eine TSV-Struktur und ein Verfahren für ein zuverlässiges Bilden derselben auf, wobei die Struktur thermischen Zyklen von CMOS BEOL ohne Rissbildung in umgebenden Materialien standhalten kann, wodurch für einen zuverlässigen integrierten 3D-Schaltkreis gesorgt wird.
  • Nunmehr bezugnehmend auf 2A ist ein Halbleitersubstrat 201 mit einer anfänglichen Dicke 202 dargestellt. Eine oder mehrere Halbleitereinheiten (nicht gezeigt) können in und auf einer Oberseite 211 des Substrats gebildet werden. Eine oder mehrere dielektrische Schichten 210 können über der Oberseite 211 abgeschieden werden. Ein ringförmiger Graben 230 kann durch die dielektrischen Schichten 210 hindurch gebildet werden, der sich durch die Oberseite 211 hindurch und in das Substrat 201 hinein erstreckt, wobei herkömmliche back-end-kompatible Lithographie- und Ätzvorgänge verwendet werden. Typischerweise wird der Graben 230 mittels eines Bosch-Ätzvorgangs gebildet, der durch ein Alternieren zwischen anisotropen reaktiven Ionenätz- und Polymerabscheidungsschritten abläuft, die Erfindung ist jedoch nicht darauf beschränkt. Der ringförmige Graben 230 kontaktiert zu diesem Zeitpunkt an seinem unteren Ende kein anderes Element, so dass er als ein ‚Blind-Durchkontakt‘ bezeichnet werden kann.
  • Das Substrat hierin kann irgendeinen Halbleiter aufweisen, wie beispielsweise Si, SiGe, SiGeC, SiC, Ge-Legierungen, GaAs, InAs, InP und andere III/V- oder II/VI-Verbindungshalbleiter. Zusätzlich zu diesen aufgelisteten Typen von halbleitenden Materialien fasst die vorliegende Erfindung auch Fälle ins Auge, in denen das Halbleitersubstrat ein geschichteter Halbleiter ist, wie beispielsweise Si/SiGe, Si/SiC, Silicium-auf-Isolatoren (SOIs) oder Silicium-Germanium-auf-Isolatoren (SGOIs). Des Weiteren kann das Substrat 201 einkristallin, polykristallin, amorph sein oder eine Kombination von wenigstens zwei von einem einkristallinen Anteil, einem polykristallinen Anteil und einem amorphen Anteil aufweisen. In einer bevorzugten Ausführungsform weist das Substrat 201 einen einkristallinen Silicium-Anteil auf.
  • Die dielektrische Schicht 210 kann eine direkt auf dem Halbleitersubstrat aufgebrachte Passivierungsschicht beinhalten, die z.B. SiO2 aufweist. Optional kann die dielektrische Schicht 210 eine oder mehrere zusätzliche Schichten beinhalten, die eine Kombination von dielektrischen und leitfähigen Materialien 212 aufweisen, z.B. eine oder mehrere BEOL-Zwischenverbindungsebenen einer mehrschichtigen Zwischenverbindungsstruktur, die über der Passivierungsschicht aufgebracht ist. Die dielektrische Schicht 210 kann von einem oder von Kombinationen von irgendeinem auf dem Fachgebiet bekannten, dielektrischen Material gebildet werden, wie beispielsweise einem organischen Isolator (z.B. Polyimid), einem anorganischen Isolator (z.B. Siliciumnitrid oder Siliciumdioxid), einem Low-k-Dielektrikum, wie beispielsweise SiLK™, einem dotierten oder undotierten Silicatglas, einem Organosilicat, BLoK™, NBLoK™, wärmehärtbaren Polyarylenethern (bezugnehmend auf funktionelle Aryl-Gruppen oder inert substituierte funktionelle Aryl-Gruppen, die mittels Bindungen, geschmolzener Ringe oder inert verbindenden Gruppen miteinander verbunden sind, wie zum Beispiel Sauerstoff, Schwefel, Sulfon, Sulfoxid, Carbonyl und dergleichen) oder irgendeinem anderen Typ von dielektrischem Material, das auf einem Substrat abgeschieden oder gebildet werden kann. In Ausführungsformen weist das dielektrische Material einen k-Wert von 5 oder weniger auf.
  • Wiederum bezugnehmend auf 2A ist die Länge 204 des ringförmigen Grabens 230 geringer als die ursprüngliche Dicke 202 des Substrats 201. Die Länge 204 kann weniger als 90 Mikrometer betragen und liegt vorzugsweise im Bereich von 60 Mikrometern oder weniger. An der Oberseite 211 liegt die Breite 203 des ringförmigen Grabens, welche die Separation der inneren Seitenwand 206 und der äußeren Seitenwand 205 ist, innerhalb des Bereichs von 5 bis 10 Mikrometern. Die innere und die äußere Seitenwand des ringförmigen Grabens sind an der Oberseite 211 vorzugsweise durch einen Abstand innerhalb des Bereichs von 5,5 bis 9 Mikrometern separiert.
  • Der Ätzprozess zum Bilden des ringförmigen Grabens 230 kann nominell gerade Seitenwände bilden, obwohl die Seitenwände tatsächlich eine ausgekehlte Kontur aufweisen können, wobei jede ‚Auskehlung‘ einem einzelnen Ätz-/ Polymerabscheidungs-Zyklus eines Bosch-Prozesses entspricht. Die Höhenabweichung entlang der Oberfläche der Seitenwand oder die ‚Rauigkeit‘ ist vorzugsweise minimal, wie beispielsweise zwischen 0 und 0,5 Mikrometer. Insbesondere weicht die Breite des Grabens für eine gegebene vertikale Länge einer einzelnen Auskehlung ‚S‘ um weniger als 10 Prozent ab, d.h. weniger als oder gleich 0,2*S (was verantwortlich für eine Veränderlichkeit von 10 Prozent auf beiden Seitenwänden ist). Die Seitenwände können senkrecht zu der Oberseite 211 sein oder können leicht geneigt sein. Bezugnehmend auf Figur 2B können die Seitenwände 205 und 206 die gleiche Neigung relativ zu der im Allgemeinen planaren Oberseite 211 aufweisen, es ist jedoch nicht notwendig, dass 205 und 206 die gleiche Neigung aufweisen. Jede Seitenwand und die Oberseite 211 bilden vorzugsweise einen Winkel 208 im Bereich von 87 bis 90 Grad. Gemäß Ausführungsformen der vorliegenden Erfindung sind die Seitenwände 205 und 206 in Richtung der Mitte des Grabens derart angewinkelt, dass sich der ringförmige Durchkontakt 230 mit der Tiefe verengt.
  • 2C ist eine Schnittansicht bei AA von 2A. Der ringförmige Graben 230 definiert einen inneren Substratkern, der einen kreisförmigen Querschnitt aufweisen kann, so dass der Kern eine im Allgemeinen zylindrische Gestalt bildet. Der Durchmesser 209 des Substratkerns an der Oberseite 211 kann im Bereich von 4 bis 9 Mikrometern liegen und liegt vorzugsweise im Bereich von 5 bis 8 Mikrometern. Der Außendurchmesser des ringförmigen Grabens 230 an der Oberseite 211 kann im Bereich von 18 bis 25 Mikrometern liegen und liegt vorzugsweise im Bereich von 19 bis 23 Mikrometern.
  • Eine vergrößerte Ansicht der Schicht 232 ist in 2D dargestellt. Die Schicht 232 beinhaltet einen isolierenden Überzug 233 und kann außerdem mehrere weitere Schichten für verschiedene Funktionen beinhalten, wie beispielsweise um eine Diffusion zu verhindern. Der isolierende Überzug 233 kann eine hohe Konformität aufweisen und kann zum Beispiel mittels sub-atmosphärischer CVD(SACVD, Sub-Atmospheric CVD)-Abscheidung von SiO2 oder mittels einer Abscheidung eines fließfähigen Oxids gebildet werden. In bestimmten Ausführungsformen ist die isolierende Schicht 233 am ersten (oder oberen) Ende „T“ zwischen 0,4 und 1,5 Mikrometer dick. Der isolierende Überzug 233 kann auf den Seitenwänden des ringförmigen Grabens 230 derart gebildet werden, dass die Dicke auf den Seitenwänden angrenzend an das entfernt liegende Ende „R“ relativ zu der Dicke auf den Seitenwänden angrenzend an die Oberseite 211 wenigstens 50 Prozent oder zwischen 65 Prozent und 100 Prozent beträgt. In Ausführungsformen kann der isolierende Überzug 233 einen k-Wert von 5 oder weniger aufweisen.
  • Eine dielektrische Abdeckung 234 kann gebildet werden, um den isolierenden Überzug 233 zu schützen. In Ausführungsformen kann eine Abdeckung 234 aus Oxid so gebildet werden, dass sie den isolierenden Überzug 233 innerhalb des Grabens 230 vollständig bedeckt. Die Abdeckschicht 234 kann mittels plasma-unterstützter CVD (PECVD) bis zu einer nominellen Dicke zwischen 100 und 500 nm (1000 und 5000 Å), gemessen auf den Seitenwänden angrenzend an die Oberseite 211, und einer Dicke an dem entfernt liegenden Ende von wenigstens 15 Prozent oder im Bereich von 20 Prozent bis 30 Prozent der nominellen Dicke gebildet werden.
  • Die Schicht 232 kann eine oder mehrere Barrieren- oder Haftschichten 235 beinhalten. Eine Barrierenschicht kann zum Beispiel Ta, TaN, Ti, TiN, Ru, RuN, RuTa, RuTaN, W, WN oder irgendein anderes Material aufweisen, das als eine Barriere dienen kann, um zu verhindern, dass ein leitfähiges Material dort hindurch diffundiert. Die tatsächlichen Materialien für eine Barriere können auf der Grundlage von Materialien des leitfähigen TSV-Kerns (z.B. Kupfer) und des isolierenden Überzugs 233 ausgewählt werden. In bestimmten Ausführungsformen kann eine Barriere 235 mittels einer Abscheidung von Ta/TaN mit einer Dicke zwischen 2 bis etwa 50 nm (20 bis etwa 500 Å) gebildet werden, wobei eine Dicke von etwa 5 bis etwa 20 nm (50 bis etwa 200 Å) typischer ist. Die Diffusionsbarriere kann mittels bekannter Verfahren gebildet werden, wie beispielsweise plasma-unterstützter CVD (PECVD), ALD, PVD, Sputtern, Abscheidung aus einer chemischen Lösung oder Plattieren. Für ein Plattieren beinhaltet die Schicht 232 außerdem eine Keimschicht 236. Für einen Kupfer-TSV kann die Keimschicht 236 mittels herkömmlicher Prozesse, zum Beispiel mittels PVD oder ALD, bis zu einer Dicke innerhalb des Bereichs von 100 bis 900 nm (1000 bis 9000 Å) oder im Bereich von 150 bis 800 nm (1500 bis 8000 Å) gebildet werden.
  • Um den TSV mit Kupfer zu füllen, kann ein Prozess für ein Füllen frei von Hohlräumen verwendet werden, wie beispielsweise von Novellus oder Nexx erhältlich. Die leitfähige Füllung kann Kupfer oder irgendein anderes leitfähiges Metall, eine Legierung, die wenigstens ein leitfähiges Metall aufweist, ein leitfähiges Metallsilicid oder Kombinationen derselben aufweisen. Das leitfähige Material ist vorzugsweise ein leitfähiges Metall, wie beispielsweise Cu, W oder Al, wobei Cu oder eine Cu-Legierung (wie beispielsweise AlCu) in der vorliegenden Erfindung äußerst bevorzugt sind. Der Füllprozess kann so gesteuert werden, dass er in einer minimalen Überladung resultiert. Optional kann die Überladung unter Verwendung eines chemischen Nassätzvorgangs auf etwa 2 Mikrometer oder weniger verringert werden.
  • Anschließend wird die Struktur getempert, um die mittlere Kornabmessung auf über 2 Mikrometer oder auf eine Abmessung im Bereich von 3 bis 5 Mikrometer zu erhöhen. Das Tempern kann bei einer Temperatur über 300 °C stattfinden. Die Struktur kann während über 15 Minuten oder im Bereich von 20 bis 120 Minuten auf einer hohen Temperatur gehalten werden. In einigen Ausführungsformen wird die Struktur während wenigstens 50 Minuten im Bereich von 335 bis 410 °C gehalten. Die Struktur kann während 20 bis 100 Minuten im Bereich von 350 bis 430 °C gehalten werden.
  • Nach dem Tempern kann die verbleibende Überladung entfernt werden. Typischerweise wird die Überladung mittels CMP entfernt, gefolgt von einem Poliervorgang. Optional können mittels eines herkömmlichen BEOL-Prozessablaufs weitere BEOL-Schichten über dem oberen Ende des TSV gebildet werden. An der Oberseite kann eine Struktur angebracht werden, um eine Waferhandhabung zu ermöglichen. Die Rückseite kann geschliffen oder bis zu einer Dicke von 60 bis 90 Mikrometern oder weniger geätzt werden, so dass das untere Ende des TSV freigelegt ist, nach Wunsch gefolgt von einem Bilden von Rückseitenverbindungen an den TSV, die z.B. Passivierungs- und Kontaktstellen beinhalten.
  • BEISPIEL 1
  • Ringförmige, mit Kupfer plattierte TSVs wurden mit einer minimalen Prozesskomplexität integriert, um die Verdrahtbarkeit zu maximieren. Mittels eines Bosch-Prozesses wurden Blind-Durchkontakte mit einer Tiefe von weniger als 100 Mikrometern bei einem minimalen Rastermaß von 50 Mikrometern mit nahezu vertikalen Seitenwänden hergestellt. Zur Isolation wurde ein abgeschiedenes konformes Oxid mit einer ausgezeichneten Bedeckung an dem Boden des TSV verwendet. Für eine Barrieren- und Keimschicht wurde eine Sputter-Abscheidung verwendet, anschließend eine von Hohlräumen freie Kupfer-Plattierung von unten nach oben, ein Tempervorgang und ein CMP-Vorgang, um die minimale plattierte Überladung zu entfernen. Eine dicke Cu-Verdrahtungsebene nutzt den Vorteil der geringeren Spannungsabfälle, die bei TSVs beobachtet werden, resultiert jedoch in einer zusätzlichen Wölbung. Ein Prozess, der eine äußerst zusammendrückende ILD-Dünnschicht mit einbezieht, wurde an Schlüssel-Durchkontaktebenen verwendet, um die vergrößerte Wölbung zu kompensieren. Fertiggestellte Wafer wurden an Handhaber aus Glas gebondet und die Dicke mittels Schleifen, Polieren, RIE verringert. Es wurde ein PECVD-Oxid/Nitrid abgeschieden. Nach einem CMP-Vorgang zum Freilegen des TSV-Metalls wurde Kupfer mittels einer Elektroabscheidung aufgebracht, und es wurde eine Rückseiten-Neuverteilungsebene definiert. Die Wafer wurden in Einzelchips zertrennt und unter Verwendung eines Die-Level-C4-Verbindens auf organischen Laminaten montiert. Es wurde ein Prüfen der Zuverlässigkeit durchgeführt. Nach einer Haltezeit bei 399 °C verblieb eine dünne (< 100 nm (1000 Å) Deck(Oberseiten)-Schicht aus SiN intakt. Prüfungen hinsichtlich einer ILD-Schädigung stellten nach thermischen Zyklen zwischen -65 °C und 150 °C während 500 Zyklen keine Änderung in der Leckage zwischen Verdrahtungsebenen fest. Thermische Zyklen zeigten außerdem keine Degradation im Widerstand des TSV oder der Funktionalität von Einheiten in der Nähe des TSV.

Claims (9)

  1. Integrierte Schaltkreisstruktur, die aufweist: - ein Substrat mit wenigstens einer Halbleitereinheit, die in einer Oberseite desselben ausgebildet ist, sowie einer ersten dielektrischen Schicht, die über der Oberseite abgeschieden ist; - einen ringförmigen Graben durch die erste dielektrische Schicht hindurch, der sich durch das Substrat hindurch erstreckt, wobei das Substrat innere und äußere Seitenwände des Grabens bildet, wobei die inneren und äußeren Seitenwände durch einen Abstand innerhalb des Bereichs von 5 bis 10 Mikrometern separiert sind; - einen leitfähigen Pfad innerhalb des Grabens, der sich von einer oberen Fläche der ersten dielektrischen Schicht durch das Substrat hindurch erstreckt, wobei der Pfad Kupfer oder eine Kupfer-Legierung aufweist; - wobei sich die inneren und äußeren Seitenwände unter einem Winkel innerhalb von 85 bis 90 Grad relativ zu der Oberseite nach innen neigen; - eine zweite dielektrische Schicht, die eine Zwischenverbindungs-Metallisierung enthält, wobei die Zwischenverbindungs-Metallisierung mit dem leitfähigen Pfad leitfähig verbunden ist, wobei die zweite dielektrische Schicht direkt auf der ersten dielektrischen Schicht ausgebildet ist und über dem ringförmigen Graben liegt.
  2. Struktur nach Anspruch 1, wobei die inneren und äußeren Seitenwände durch einen Abstand innerhalb des Bereichs von 5,5 und 9 Mikrometer separiert sind und der Durchmesser im Bereich von 5 bis 8 Mikrometern liegt.
  3. Struktur nach Anspruch 1, wobei der leitfähige Pfad eine mittlere Kornabmessung von größer als 2 Mikrometern aufweist.
  4. Integrierter Schaltkreis, der aufweist: ein Halbleitersubstrat mit wenigstens einer Halbleitereinheit, die in einer Oberseite desselben ausgebildet ist; einen ringförmigen Graben, der sich von der Oberseite zu einer Unterseite des Halbleitersubstrats erstreckt, wobei der ringförmige Graben eine innere Seitenwand aufweist, die einen Kern des Halbleitersubstrats definiert, wobei der Kern an der Oberseite einen Durchmesser zwischen 5 und 8 Mikrometern aufweist, wobei die innere Seitenwand zwischen 87 und 90 Grad relativ zu der Oberseite geneigt ist; einen leitfähigen Pfad innerhalb des ringförmigen Grabens, wobei der leitfähige Pfad durch einen dielektrischen Überzug von dem Halbleitersubstrat isoliert ist; eine dielektrische Schicht, die eine Zwischenverbindungs-Metallisierung enthält, die mit der wenigstens einen Halbleitereinheit leitfähig verbunden ist, wobei die dielektrische Schicht über dem ringförmigen Graben liegt.
  5. Struktur nach Anspruch 4, wobei der leitfähige Pfad Kupfer oder eine Kupfer-Legierung aufweist und das Halbleitersubstrat einkristallines Silicium aufweist und der dielektrische Überzug eine Dicke auf der inneren Seitenwand aufweist, wobei die Dicke in der Nähe der Unterseite wenigstens 50 Prozent der Dicke an der Oberseite beträgt.
  6. Struktur nach Anspruch 4, wobei der Außendurchmesser des ringförmigen Grabens an der Oberseite zwischen 19 und 23 Mikrometer beträgt.
  7. Verfahren zum Bilden einer widerstandsfähigen TSV-Struktur, wobei das Verfahren aufweist: Bilden eines ringförmigen Grabens in einem Substrat, wobei das Substrat wenigstens eine Halbleitereinheit aufweist, die in einer Oberseite desselben ausgebildet ist, wobei der Graben eine innere Seitenwand und eine äußere Seitenwand aufweist, die um weniger als 10 Mikrometer separiert sind, und sich bis zu einer Tiefe von 90 Mikrometern oder weniger erstreckt, wobei sich die innere und die äußere Seitenwand unter einem Winkel innerhalb von 85 bis 90 Grad relativ zu der Oberseite nach innen neigen; Überziehen der inneren und äußeren Seitenwände mit einem konformen dielektrischen Überzug; Füllen des Grabens mit einem leitfähigen Material, das Kupfer oder eine Kupfer-Legierung aufweist; Tempern des gefüllten Grabens über 350 °C während wenigstens 20 Minuten.
  8. Verfahren nach Anspruch 7, das des Weiteren ein Verringern der Dicke an der Rückseite des Substrats aufweist, um das leitfähige Material des gefüllten Grabens freizulegen.
  9. Verfahren nach Anspruch 7, wobei die Seitenwände eine ausgekehlte Kontur mit einer Rauigkeit von weniger als 10 Prozent aufweisen.
DE112012001870.2T 2011-06-23 2012-06-19 Optimierter ringförmiger Kupfer-TSV Active DE112012001870B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US13/167,107 2011-06-23
US13/167,107 US8487425B2 (en) 2011-06-23 2011-06-23 Optimized annular copper TSV
USUS-13/167,107 2011-06-23
PCT/US2012/043052 WO2012177585A2 (en) 2011-06-23 2012-06-19 Optimized annular copper tsv

Publications (2)

Publication Number Publication Date
DE112012001870T5 DE112012001870T5 (de) 2014-03-27
DE112012001870B4 true DE112012001870B4 (de) 2018-09-13

Family

ID=47361093

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012001870.2T Active DE112012001870B4 (de) 2011-06-23 2012-06-19 Optimierter ringförmiger Kupfer-TSV

Country Status (9)

Country Link
US (2) US8487425B2 (de)
JP (1) JP2014517547A (de)
KR (1) KR20140014251A (de)
CN (1) CN103548120B (de)
CA (1) CA2828498A1 (de)
DE (1) DE112012001870B4 (de)
GB (1) GB2505576B (de)
TW (1) TWI525776B (de)
WO (1) WO2012177585A2 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120000748A (ko) * 2010-06-28 2012-01-04 삼성전자주식회사 반도체 소자 및 그 제조 방법
US8709936B2 (en) * 2012-07-31 2014-04-29 International Business Machines Corporation Method and structure of forming backside through silicon via connections
US9245790B2 (en) * 2013-01-23 2016-01-26 GlobalFoundries, Inc. Integrated circuits and methods of forming the same with multiple embedded interconnect connection to same through-semiconductor via
CN103985666A (zh) * 2013-02-07 2014-08-13 中芯国际集成电路制造(上海)有限公司 一种环形硅深孔及环形硅深孔电极的制备方法
US9184041B2 (en) * 2013-06-25 2015-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit with backside structures to reduce substrate warp
KR102114340B1 (ko) 2013-07-25 2020-05-22 삼성전자주식회사 Ｔｓｖ 구조 및 디커플링 커패시터를 구비한 집적회로 소자 및 그 제조 방법
US8980746B2 (en) * 2013-08-13 2015-03-17 Lam Research Corporation Adhesion layer for through silicon via metallization
US20150069608A1 (en) * 2013-09-11 2015-03-12 International Business Machines Corporation Through-silicon via structure and method for improving beol dielectric performance
JP6404787B2 (ja) * 2014-09-26 2018-10-17 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
US9548273B2 (en) 2014-12-04 2017-01-17 Invensas Corporation Integrated circuit assemblies with rigid layers used for protection against mechanical thinning and for other purposes, and methods of fabricating such assemblies
KR101644266B1 (ko) * 2015-04-08 2016-07-29 주식회사 스탠딩에그 캡 기판의 제조 방법, 이를 이용한 ｍｅｍｓ 장치의 제조 방법, 및 ｍｅｍｓ 장치
KR101672640B1 (ko) * 2015-06-23 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스
KR102379165B1 (ko) 2015-08-17 2022-03-25 삼성전자주식회사 Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법
US10199461B2 (en) * 2015-10-27 2019-02-05 Texas Instruments Incorporated Isolation of circuit elements using front side deep trench etch
US9899260B2 (en) 2016-01-21 2018-02-20 Micron Technology, Inc. Method for fabricating a semiconductor device
EP3223063A1 (de) 2016-03-24 2017-09-27 Thomson Licensing Vorrichtung zur bildung von einem feldintensitätsmuster im nahbereich aus einfallenden elektromagnetischen wellen
EP3223062A1 (de) * 2016-03-24 2017-09-27 Thomson Licensing Vorrichtung zur bildung von mindestens einem fokussierten strahl im nahbereich aus einfallenden elektromagnetischen wellen
US9929085B2 (en) 2016-06-02 2018-03-27 Globalfoundries Inc. Integrated circuit structure having deep trench capacitor and through-silicon via and method of forming same
US9892970B2 (en) 2016-06-02 2018-02-13 Globalfoundries Inc. Integrated circuit structure having deep trench capacitor and through-silicon via and method of forming same
US10727138B2 (en) 2016-06-28 2020-07-28 Intel Corporation Integration of single crystalline transistors in back end of line (BEOL)
EP3312646A1 (de) 2016-10-21 2018-04-25 Thomson Licensing Vorrichtung und verfahren zur abschirmung von mindestens einem sub-wellenlängen-skala-objekt von einer einfallenden elektromagnetischen welle
EP3312660A1 (de) 2016-10-21 2018-04-25 Thomson Licensing Vorrichtung zur bildung von mindestens einem geneigten fokussierten strahl im nahbereich aus einfallenden elektromagnetischen wellen
EP3385219B1 (de) 2017-04-07 2021-07-14 InterDigital CE Patent Holdings Verfahren zur herstellung einer vorrichtung zum ausbilden wenigstens eines fokussierten strahls in einem nahbereich
US10867905B2 (en) * 2017-11-30 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming the same
TWI691038B (zh) * 2018-01-30 2020-04-11 聯華電子股份有限公司 半導體裝置及其形成方法
KR20220133013A (ko) * 2021-03-24 2022-10-04 삼성전자주식회사 관통 비아 구조물을 갖는 반도체 장치
CN113410175B (zh) * 2021-06-15 2023-06-02 西安微电子技术研究所 一种tsv导电通孔结构制备方法
CN114959606A (zh) * 2022-05-13 2022-08-30 赛莱克斯微系统科技（北京）有限公司 硅通孔种子层的制备方法及芯片的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007110799A2 (en) 2006-03-27 2007-10-04 Philips Intellectual Property & Standards Gmbh Low ohmic through substrate interconnection for semiconductor carriers
US20070293040A1 (en) 2006-03-29 2007-12-20 Asm Nutool, Inc. Filling deep features with conductors in semiconductor manufacturing
US20090032951A1 (en) 2007-08-02 2009-02-05 International Business Machines Corporation Small Area, Robust Silicon Via Structure and Process
US20100237472A1 (en) 2009-03-18 2010-09-23 International Business Machines Corporation Chip Guard Ring Including a Through-Substrate Via
WO2010120448A2 (en) 2009-04-16 2010-10-21 Freescale Semiconductor Inc. Through substrate vias

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6727169B1 (en) * 1999-10-15 2004-04-27 Asm International, N.V. Method of making conformal lining layers for damascene metallization
JP2002043502A (ja) * 2000-07-25 2002-02-08 Toshiba Corp マルチチップ半導体装置、ならびにマルチチップ半導体装置用チップ及びその製造方法
JP2003318178A (ja) * 2002-04-24 2003-11-07 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6790775B2 (en) * 2002-10-31 2004-09-14 Hewlett-Packard Development Company, L.P. Method of forming a through-substrate interconnect
WO2004064159A1 (ja) * 2003-01-15 2004-07-29 Fujitsu Limited 半導体装置及び三次元実装半導体装置、並びに半導体装置の製造方法
US20040150103A1 (en) * 2003-02-03 2004-08-05 International Business Machines Corporation Sacrificial Metal Liner For Copper
US7276787B2 (en) 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
JP2006019455A (ja) * 2004-06-30 2006-01-19 Nec Electronics Corp 半導体装置およびその製造方法
US7863189B2 (en) 2007-01-05 2011-01-04 International Business Machines Corporation Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
EP2109888A2 (de) 2007-01-17 2009-10-21 Nxp B.V. Verpacktes system mit substratdurchgang durch löcher
JP5346510B2 (ja) * 2007-08-24 2013-11-20 本田技研工業株式会社 貫通配線構造
US7821107B2 (en) * 2008-04-22 2010-10-26 Micron Technology, Inc. Die stacking with an annular via having a recessed socket
US7741226B2 (en) 2008-05-06 2010-06-22 International Business Machines Corporation Optimal tungsten through wafer via and process of fabricating same
JP2010010324A (ja) * 2008-06-26 2010-01-14 Toshiba Corp 半導体装置及び半導体装置の製造方法
US8138036B2 (en) 2008-08-08 2012-03-20 International Business Machines Corporation Through silicon via and method of fabricating same
JP5246103B2 (ja) * 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
TWI366890B (en) 2008-12-31 2012-06-21 Ind Tech Res Inst Method of manufacturing through-silicon-via and through-silicon-via structure
CN101789390A (zh) * 2009-01-23 2010-07-28 财团法人工业技术研究院 硅导通孔的制造方法与硅导通孔结构
US8329578B2 (en) * 2009-03-27 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Via structure and via etching process of forming the same
JP5644242B2 (ja) * 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
FR2951017A1 (fr) 2009-10-05 2011-04-08 St Microelectronics Crolles 2 Via de connexion electrique pour substrat de dispositif semi-conducteur
US8242604B2 (en) 2009-10-28 2012-08-14 International Business Machines Corporation Coaxial through-silicon via

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007110799A2 (en) 2006-03-27 2007-10-04 Philips Intellectual Property & Standards Gmbh Low ohmic through substrate interconnection for semiconductor carriers
US20070293040A1 (en) 2006-03-29 2007-12-20 Asm Nutool, Inc. Filling deep features with conductors in semiconductor manufacturing
US20090032951A1 (en) 2007-08-02 2009-02-05 International Business Machines Corporation Small Area, Robust Silicon Via Structure and Process
US20100237472A1 (en) 2009-03-18 2010-09-23 International Business Machines Corporation Chip Guard Ring Including a Through-Substrate Via
WO2010120448A2 (en) 2009-04-16 2010-10-21 Freescale Semiconductor Inc. Through substrate vias

Also Published As

Publication number Publication date
US20130244420A1 (en) 2013-09-19
TW201306218A (zh) 2013-02-01
WO2012177585A3 (en) 2013-04-25
JP2014517547A (ja) 2014-07-17
CN103548120A (zh) 2014-01-29
US8658535B2 (en) 2014-02-25
WO2012177585A2 (en) 2012-12-27
CN103548120B (zh) 2016-12-07
GB201318982D0 (en) 2013-12-11
GB2505576B (en) 2016-03-23
KR20140014251A (ko) 2014-02-05
US8487425B2 (en) 2013-07-16
GB2505576A (en) 2014-03-05
US20120326309A1 (en) 2012-12-27
CA2828498A1 (en) 2012-12-27
DE112012001870T5 (de) 2014-03-27
TWI525776B (zh) 2016-03-11

Similar Documents

Publication Publication Date Title
DE112012001870B4 (de) Optimierter ringförmiger Kupfer-TSV
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102012219171B4 (de) Verfahren zum Bilden einer dreidimensionalen (3D) integrierten Schaltung und entsprechend gebildete dreidimensionale (3D) integrierte Schaltung
DE112010004204B4 (de) Koaxiale Silizium-Durchkontaktierung und Herstellungsverfahren
DE102010030760B4 (de) Halbleiterbauelement mit Durchgangskontaktierungen mit einem Verspannungsrelaxationsmechanismus und Verfahren zur Herstellung eines solchen
DE102007034306B3 (de) Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
DE102009035437B4 (de) Halbleiterbauelement mit einem Verspannungspuffermaterial, das über einem Metallisierungssystem mit kleinem ε gebildet ist
DE112010003659T5 (de) Leitfähige Struktur für schmale Verbindungsöffnungen
DE102019127076B4 (de) Filmstruktur für bondkontaktstelle und verfahren zu ihrer herstellung
DE102011087279A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102004005697B4 (de) Herstellungsverfahren für eine widerstandsfähige Via-Struktur und zugehörige Via-Struktur
DE102013105635A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102018107941B4 (de) Umverteilungsschicht-Metallstruktur und Verfahren
DE102015119536A1 (de) Kondensatoren mit dielektrischen Barriereschichten und Verfahren zu deren Ausbildung
DE102018221806B4 (de) Verfahren zur herstellung von back-end-of-line-strukturen mit luftspalten
DE102016100258A1 (de) Zwischenschicht für Kupferstrukturierung und Verfahren zur Bildung derselben
DE102020116884B4 (de) Übergrosse Durchkontaktierung als Substratdurchkontaktierungsstoppschicht (TSV-Stoppschicht)
DE102021100457B4 (de) Rückseiten- oder vorderseiten-substratdurchkontaktierungslandung (tsv-landung) auf metall
DE102019130124A1 (de) Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben
DE102021100639A1 (de) Verschaltungsstruktur einer halbleitervorrichtung
DE102018206436A1 (de) Integrationsschema für eine mit Kobalt plattierte Via
DE102020132089A1 (de) Passivierungsstruktur mit erhöhter dicke für metallpads
DE102020109675A1 (de) Halbleiterchip mit Low-k Dielektrikumschicht
DE102014116262B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, NY, US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES CORPORATION, ARMONK, N.Y., US

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021280000

Ipc: H01L0023522000

R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE