TWI814864B - 磁穿隧接面裝置 - Google Patents

磁穿隧接面裝置 Download PDF

Info

Publication number
TWI814864B
TWI814864B TW108124619A TW108124619A TWI814864B TW I814864 B TWI814864 B TW I814864B TW 108124619 A TW108124619 A TW 108124619A TW 108124619 A TW108124619 A TW 108124619A TW I814864 B TWI814864 B TW I814864B
Authority
TW
Taiwan
Prior art keywords
tunnel junction
magnetic tunnel
metal
junction device
patent application
Prior art date
Application number
TW108124619A
Other languages
English (en)
Other versions
TW202103348A (zh
Inventor
郭致瑋
黃鼎翔
賴育聰
廖俊雄
Original Assignee
聯華電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯華電子股份有限公司 filed Critical 聯華電子股份有限公司
Priority to TW108124619A priority Critical patent/TWI814864B/zh
Priority to US16/529,740 priority patent/US11271154B2/en
Priority to EP20169744.8A priority patent/EP3764362A1/en
Publication of TW202103348A publication Critical patent/TW202103348A/zh
Application granted granted Critical
Publication of TWI814864B publication Critical patent/TWI814864B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067—Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Abstract

一種磁穿隧接面裝置，包含二磁穿隧接面元件以及一金屬內連線結構。此二磁穿隧接面元件，沿一第一方向並排設置。金屬內連線結構，設置於二磁穿隧接面元件之間，其中金屬內連線結構包含一插塞部分，此插塞部分在一俯視圖中呈一長形，且長形沿一第二方向的一長度大於沿第一方向的一寬度，其中第二方向垂直第一方向。

Description

磁穿隧接面裝置
本發明係關於一種磁穿隧接面裝置，且特別係關於一種在俯視圖中具有長形的金屬內連線結構的磁穿隧接面裝置。
磁阻式隨機存取記憶體(MRAM)是一種包含磁阻式隨機存取記憶體單元的記憶體件，磁阻式隨機存取記憶體單元利用電阻值代替電荷儲存資料。每個磁阻式隨機存取記憶體單元包含磁性穿遂接面(MTJ)單元，磁性穿遂接面單元的電阻可以被調節為代表邏輯狀態“0”或“1”。
按照慣例，磁性穿遂接面單元由固定磁層、自由磁層、和配置在前兩者之間的穿遂層組成。磁性穿遂接面單元的電阻可以通過根據固定磁層的磁矩改變自由磁層的磁矩來調節。當自由磁層的磁矩與固定磁層的磁矩平行時，磁性穿遂接面單元的電阻低，然而當自由磁層的磁矩與固定磁層的磁矩反平行時，磁性穿遂接面單元的電阻高。磁性穿遂接面單元連接在頂部電極和底部電極之間，並且從一個電極向另一個電極流經磁性穿遂接面的電流可以被檢測以確定電阻，從而確定磁性穿遂接面的邏輯狀態。
本發明提出一種磁穿隧接面裝置，其在二磁穿隧接面元件之間的金屬內連線結構在俯視圖中呈長形，因而能增加金屬內連線結構與磁穿隧接面元件之間的距離，但又能維持金屬內連線結構的接觸表面積，進而能防止短路且能維持低接觸阻抗。
本發明提供一種磁穿隧接面裝置，包含二磁穿隧接面元件以及一金屬內連線結構。此二磁穿隧接面元件，沿一第一方向並排設置。金屬內連線結構，設置於二磁穿隧接面元件之間，其中金屬內連線結構包含一插塞部分，此插塞部分在一俯視圖中呈一長形，且長形沿一第二方向的一長度大於沿第一方向的一寬度，其中第二方向垂直第一方向。
本發明提供一種磁穿隧接面裝置，包含二磁穿隧接面元件以及一金屬內連線結構。此二磁穿隧接面元件，沿一第一方向並排設置。金屬內連線結構，設置於二磁穿隧接面元件之間，其中金屬內連線結構由下而上包含堆疊的一插塞部分以及一金屬部分，其中在一俯視圖中全部的插塞部分重疊金屬部分，且插塞部分的一邊緣與金屬部分的一邊緣沿第一方向的最小距離等於或大於金屬部分沿第一方向的一長度的1/5。
基於上述，本發明提供一種磁穿隧接面裝置，其包含二磁穿隧接面元件沿一第一方向並排設置，以及一金屬內連線結構設置於二磁穿隧接面元件之間。在一例中，本發明的金屬內連線結構包含一插塞部分，此插塞部分在一俯視圖中呈一長形，且長形沿一第二方向的一長度大於沿第一方向的一寬度，其中第二方向垂直第一方向。在另一例中，本發明的金屬內連線結構由下而上包含堆疊的一插塞部分以及一金屬部分，其中在一俯視圖中全部的插塞部分重 疊金屬部分，且插塞部分的一邊緣與金屬部分的一邊緣沿第一方向的最小距離等於或大於金屬部分沿第一方向的一長度的1/5。如此一來，本發明可藉由擴大插塞部分與相鄰的磁穿隧接面元件之間的距離以防止短路，但又能維持插塞部分的表面積，進而能維持低接觸阻抗。
10:插塞
12:阻障層
14:金屬
20、120、170:蓋層
100、200、300:磁穿隧接面裝置
110:介電層
112a、112b、112c、112d:金屬線
130:第一介電層
140:第二介電層
150、150b:磁穿隧接面元件
152:晶種層
154:磁性穿遂接面
156:頂電極
160、160a、192、194、196、198、360a、360b:金屬內連線結構
162、162a、162b、362a、362b:插塞部分
164、164a、164b、364a、364b:金屬部分
180:第三介電層
d1、d2、d4:距離
d3:最小距離
E1、E2、E3、E4:邊緣
L、L1、L2、L3、L4、L5、L6:長度
S、S1、S2:長形
W、W1、W2、W3:寬度
X1、X4、X5:第一方向
X2、X3:第二方向
第1圖繪示本發明較佳實施例中磁穿隧接面裝置的剖面示意圖。
第2圖繪示本發明較佳實施例中磁穿隧接面裝置的剖面示意圖。
第3圖繪示本發明較佳實施例中磁穿隧接面裝置的俯視示意圖。
第4圖繪示本發明較佳實施例中磁穿隧接面裝置的俯視示意圖。
第5圖繪示本發明較佳實施例中磁穿隧接面裝置的剖面示意圖。
第6圖繪示本發明較佳實施例中磁穿隧接面裝置的俯視示意圖。
第1圖繪示本發明較佳實施例中磁穿隧接面裝置的剖面示意圖。如第1圖所示，形成一介電層110於例如一基底(未繪示)上，其中介電層110可例如為一氧化層，其可例如為一金屬層間介電層，但本發明不以此為限。本實施例僅繪示一磁阻式隨機存取記憶體區中的介電層110，而磁阻式隨機存取記憶體區則包含磁阻式隨機存取記憶體單元位於其中，但介電層110亦可同時形成於例如邏輯區以及對準標誌區等其他未繪示的區域。多個金屬線112a/112b/112c/112d形成於介電層110中，以向上連接各磁穿隧接面裝置及金屬內連線結構。圖示中繪示四個金屬線112a/112b/112c/112d，但金屬線112a/112b/112c/112d的個數不限於此。金屬線112a/112b/112c/112d可例如包含銅等金屬。在一實施例中，金屬線 112a/112b/112c/112d可包含阻障層(未繪示)圍繞各金屬，其中阻障層可例如為一氮化鉭層，但本發明不限於此。
依序形成一蓋層120以及一第一介電層130於介電層110上，且第一介電層130及蓋層120具有插塞10分別連接金屬線112a/112c。蓋層120可例如為一含碳的氮化矽層，而第一介電層130可例如為一氧化層，但本發明不以此為限。形成蓋層120以及第一介電層130的方法可例如為：先全面覆蓋一蓋層(未繪示)以及一第一介電層(未繪示)於介電層110上；再圖案化蓋層以及第一介電層而形成凹槽(未繪示)於蓋層120以及第一介電層130中，並暴露出金屬線112a/112c；接著，形成插塞10填滿凹槽，其中各插塞10包含一阻障層12以及一金屬14。形成阻障層12以及金屬14填滿凹槽的方法可例如為：以一阻障層材料(未繪示)順應覆蓋凹槽以及第一介電層130，金屬(未繪示)填滿凹槽，再例如以平坦化製程移除超出凹槽的金屬以及阻障層材料，而形成阻障層12以及金屬14，其中阻障層12圍繞金屬14。阻障層12可例如為一鈦層、一氮化鈦層或一鈦/氮化鈦層，且金屬14可包含鎢，但本發明不限於此。
形成一第二介電層140於第一介電層130上，以及形成磁穿隧接面元件150於第二介電層140中。詳細而言，可先全面沈積一晶種層(未繪示)、一磁性穿遂接面層(未繪示)以及一頂電極層(未繪示)覆蓋插塞10以及第一介電層130；然後，圖案化頂電極層、磁性穿遂接面層以及晶種層，以形成磁穿隧接面元件150，其中各磁穿隧接面元件150包含一晶種層152、一磁性穿遂接面154以及一頂電極156。晶種層152可例如為一氮化坦層；磁性穿遂接面154可包含多層，其例如是由兩個鐵磁材料中間夾著一層絕緣材料而成的三明治結構來構成，稱為磁性穿隧接合(MTJ)。而此接合的電阻值主要由兩鐵磁層的相對磁化方向來做 決定，當兩磁化方向成平行排列時，元件具有較低的電阻值，相反地當兩層的磁化方向是反平行排列時，元件電阻值較高；頂電極156則可例如為鎢等金屬。
之後，可先全面順應覆蓋一蓋層(未繪示)以及一第二介電層(未繪示)，並再平坦化第二介電層以及蓋層，以形成一蓋層20覆蓋磁穿隧接面元件150的側壁以及第一介電層130，以及第二介電層140覆蓋蓋層20，但暴露出磁穿隧接面元件150的頂電極156。蓋層20可例如為一氮化層，而第二介電層140可例如為一氧化層，但本發明不限於此。
而後，可例如以一雙鑲嵌製程形成金屬內連線結構160於磁穿隧接面元件150之間的第二介電層140中，並直接接觸金屬線112b/112d。各金屬內連線結構160可由下而上包含一插塞部分162以及一金屬部分164。在本實施例中，插塞部分162至金屬部分164具有平緩的由下至上漸寬的側壁。在其他實施例中，如第2圖所示，各金屬內連線結構160a可由下而上包含一插塞部分162a以及一金屬部分164a，但插塞部分162a與金屬部分164a的連接處具有明顯的彎曲接面，視實際需要而定。
之後，可再形成一蓋層170以及一第三介電層180於第二介電層140、磁穿隧接面元件150以及金屬內連線結構160上，以及金屬內連線結構192/194/196/198於第三介電層180以及蓋層170中，其中金屬內連線結構192/196直接接觸磁穿隧接面元件150，而金屬內連線結構194/198直接接觸金屬內連線結構160。具體而言，可先全面覆蓋一蓋層(未繪示)以及一第三介電層(未繪示)於第二介電層140、磁穿隧接面元件150以及金屬內連線結構160上；圖案化第三介電層以及蓋層，而形成凹槽並暴露出磁穿隧接面元件150以及金屬內連線結構 160；再填入金屬內連線結構192/194/196/198於凹槽中。
如此一來，可經由前述步驟形成第1圖之一磁穿隧接面裝置100，或者第2圖之一磁穿隧接面裝置200。以下強調本發明的磁穿隧接面裝置100/200的俯視佈局。第3圖繪示本發明較佳實施例中磁穿隧接面裝置的俯視示意圖。本實施例以對應第1圖之剖面圖為例，但亦可適用於對應第2圖。如第3圖所示，磁穿隧接面元件150沿一第一方向X1並排設置，且金屬內連線結構160位於磁穿隧接面元件150之間。在此強調，本發明之金屬內連線結構160的插塞部分162在俯視圖中呈一長形S1，且長形S1沿一第二方向X2的一長度L1大於沿第一方向X1的一寬度W1，其中第二方向X2垂直第一方向X1，因而插塞部分162在俯視圖中可為長方形或橢圓形等，但本發明不以此為限。金屬部分164及磁穿隧接面元件150在俯視圖中可為長方形、正方形、橢圓形或圓形等，視實際需要而定。
詳細而言，本實施例的插塞部分162在俯視圖中為橢圓形，金屬部分164在俯視圖中為長方形，而磁穿隧接面元件150在俯視圖中為圓形，且在俯視圖中插塞部分162完全包含於金屬部分164內。由於插塞部分162沿第二方向X2的長度L1大於沿第一方向X1的寬度W1，因而可增加插塞部分162至磁穿隧接面元件150之間的一距離d1，以防止短路，但又能維持插塞部分162的表面積，進而能維持低接觸阻抗。
本發明之各金屬內連線結構160中的插塞部分162以及金屬部分164在俯視圖中可分別為長方形或橢圓形等的任意搭配，其目的係為增加插塞部分162至磁穿隧接面元件150的距離，但又維持插塞部分162的表面積，視實際需要而定。在另一實施例中，如第4圖所示，插塞部分162b以及金屬部分164b在俯視圖 中皆為長方形，而磁穿隧接面元件150b在俯視圖中為正方形，且在俯視圖中插塞部分162b完全包含於金屬部分164b內。由於插塞部分162b沿一第二方向X3的一長度L2大於沿一第一方向X4的一寬度W2，因而可增加插塞部分162b至磁穿隧接面元件150b之間的一距離d2，以防止短路，但又能維持插塞部分162b的表面積，進而能維持低接觸阻抗。
較佳者，插塞部分162b的長度L2與寬度W2比為1.9-2.6。在一實施態樣中，當磁穿隧接面元件150b在俯視圖中呈正方形的各邊的一長度L3為50nm(奈米)，插塞部分162b的長度L2為95-130nm(奈米)，且寬度為50nm(奈米)，但本發明不以此為限。更佳者，搭配此插塞部分162b的金屬部分164b在俯視圖中亦呈一長形S2，且長形S2沿第二方向X3的一長度L4大於沿第一方向X4的一寬度W3，以易於形成由下而上堆疊的插塞部分162b以及金屬部分164b。因而，長形S2可為一長方形或一橢圓形等，但本發明不限於此。更佳者，金屬部分164b的長度L4與寬度W3比為1.6-2.5。在上述實施態樣中，金屬部分164b的長度L4的範圍為145-225nm(奈米)，寬度W3為90nm(奈米)，但本發明不以此為限。如此，使本發明之裝置在現今製程限制下更易形成。
再者，如以第1圖之實施例為例，插塞部分162至金屬部分164具有平緩的由下至上漸寬的側壁，因此可直接限制各金屬內連線結構160的佈局圖，以達到本發明的目的。例如，如以第4圖之俯視圖為例，金屬內連線結構160b在俯視圖中呈一長形S，且長形S沿第二方向X3的一長度L大於沿第一方向X4的一寬度W。長形S可例如為一長方形或一橢圓形等，但本發明不限於此。
承上，本發明將磁穿隧接面元件之間的金屬內連線結構中的插塞部 分設置為在俯視圖中呈長形，且此長形在與磁穿隧接面元件並排設置垂直的方向上的長度大於沿磁穿隧接面元件並排設置方向的寬度，俾能增加插塞部分至磁穿隧接面元件之間的距離，以防止短路，但又能維持插塞部分的表面積，進而能維持低接觸阻抗。
以下，再提出一磁穿隧接面裝置的實施例。第5圖繪示本發明較佳實施例中磁穿隧接面裝置的剖面示意圖。如第5圖所示，第5圖之一磁穿隧接面裝置300與第1圖之差異處為金屬內連線結構360a/360b，其中金屬內連線結構360a包含由下而上堆疊的一插塞部分362a與一金屬部分364a，且金屬內連線結構360b包含由下而上堆疊的一插塞部分362b與一金屬部分364b。金屬內連線結構360a/360b可例如以雙鑲嵌製程形成，且金屬內連線結構360a/360b中的插塞部分362a/362b與金屬部分364a/364b的尺寸可不相同。本實施例之磁穿隧接面裝置300的製程與第1圖之磁穿隧接面裝置100及第2圖之磁穿隧接面裝置200的製程類似，故不再贅述。
在此強調本實施例中的磁穿隧接面裝置300的俯視佈局。第6圖繪示本發明較佳實施例中磁穿隧接面裝置的俯視示意圖。如第6圖所示，在一俯視圖中全部的插塞部分362b重疊金屬部分364b，且插塞部分362b的一邊緣E1與金屬部分364b的一邊緣E2沿一第一方向X5的最小距離d3等於或大於金屬部分364b的一長度L5的1/5。請同時參閱第5圖，相較於插塞部分362a的一邊緣E3對齊金屬部分364a的一邊緣E4，金屬內連線結構360b中的插塞部分362b平移設置，使插塞部分362b的邊緣E1與金屬部分364b的邊緣E2沿第一方向X5的最小距離d3等於或大於金屬部分364a的長度L5的1/5，以增加插塞部分362b至磁穿隧接面元件150之間的一距離d4，以防止短路，但又能維持插塞部分362b的表面積，進而能維持低接觸 阻抗。
較佳者，插塞部分362b及金屬部分364b在俯視圖中皆呈長方形；或者，插塞部分362b在俯視圖中呈一正方形，而金屬部分364b在俯視圖中呈一長方形，以更易於形成此些結構。磁穿隧接面元件150可呈一圓形，但本發明不以此為限。金屬部分364b及磁穿隧接面元件150在俯視圖中可為長方形、正方形、圓形或橢圓形等搭配組合。在一實施態樣中，金屬部分364b的長度L5沿第一方向X5為100nm(奈米)，而插塞部分362b的邊緣E1與金屬部分364b的邊緣E2沿第一方向X5的最小距離為20nm(奈米)。較佳者，插塞部分362b的一邊的一長度L6在俯視圖中為50nm(奈米)，但本發明不以此為限。
綜上所述，本發明提供一種磁穿隧接面裝置，其包含二磁穿隧接面元件沿一第一方向並排設置，以及一金屬內連線結構設置於二磁穿隧接面元件之間。在一例中，本發明的金屬內連線結構包含一插塞部分，此插塞部分在一俯視圖中呈一長形，且長形沿一第二方向的一長度大於沿第一方向的一寬度，其中第二方向垂直第一方向。在另一例中，本發明的金屬內連線結構由下而上包含堆疊的一插塞部分以及一金屬部分，其中在一俯視圖中全部的插塞部分重疊金屬部分，且插塞部分的一邊緣與金屬部分的一邊緣沿第一方向的最小距離等於或大於金屬部分的一長度的1/5。如此一來，本發明可藉由擴大插塞部分與相鄰的磁穿隧接面元件之間的距離以防止短路，但又能維持插塞部分的表面積，進而能維持低接觸阻抗。
在較佳的實施例中，插塞部分可為長方形或橢圓形。更佳者，插塞部分的長度與寬度比為1.9-2.6。例如，插塞部分的長度的範圍為95-130nm(奈 米)，而寬度為50nm(奈米)。搭配插塞部分的金屬部分較佳的長度與寬度比為1.6-2.5。例如，金屬部分的長度的範圍為145-225nm(奈米)，而寬度為90nm(奈米)。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
150:磁穿隧接面元件
160:金屬內連線結構
162:插塞部分
164:金屬部分
d1:距離
L1:長度
S1:長形
W1:寬度
X1:第一方向
X2:第二方向

Claims (20)

  1. 一種磁穿隧接面裝置，包含：二磁穿隧接面元件，位於一介電層中，沿一第一方向並排設置，其中該第一方向為一水平方向；以及一金屬內連線結構，設置於該二磁穿隧接面元件之間，且該二磁穿隧接面元件與該金屬內連線結構在該第一方向至少部分重疊，其中該金屬內連線結構包含一插塞部分，該插塞部分在一俯視圖中呈一長形，且該長形沿一第二方向的一長度大於沿該第一方向的一寬度，其中該第二方向垂直該第一方向，其中該金屬內連線結構與該二磁穿隧接面元件位於同一介電層中。
  2. 如申請專利範圍第1項所述之磁穿隧接面裝置，其中該插塞部分的該長形為一長方形或一橢圓形。
  3. 如申請專利範圍第1項所述之磁穿隧接面裝置，其中該金屬內連線結構由下而上包含堆疊的該插塞部分以及一金屬部分。
  4. 如申請專利範圍第3項所述之磁穿隧接面裝置，其中該金屬內連線結構在該俯視圖中呈一第一長形，且該第一長形沿該第二方向的一長度大於沿該第一方向的一寬度。
  5. 如申請專利範圍第4項所述之磁穿隧接面裝置，其中該第一長形為一長方形或一橢圓形。
  6. 如申請專利範圍第3項所述之磁穿隧接面裝置，其中該金屬部分在該 俯視圖中呈一第二長形，且該第二長形沿該第二方向的一長度大於沿該第一方向的一寬度。
  7. 如申請專利範圍第6項所述之磁穿隧接面裝置，其中該第二長形為一長方形或一橢圓形。
  8. 如申請專利範圍第7項所述之磁穿隧接面裝置，其中該長形為一橢圓形，而該第二長形為一長方形。
  9. 如申請專利範圍第7項所述之磁穿隧接面裝置，其中該長形及該第二長形皆為長方形。
  10. 如申請專利範圍第9項所述之磁穿隧接面裝置，其中該長形的該長度與該寬度比為1.9-2.6。
  11. 如申請專利範圍第10項所述之磁穿隧接面裝置，其中該長形的該長度的範圍為95-130nm(奈米)，而該長形的該寬度為50nm(奈米)。
  12. 如申請專利範圍第9項所述之磁穿隧接面裝置，其中該第二長形的該長度與該寬度比為1.6-2.5。
  13. 如申請專利範圍第12項所述之磁穿隧接面裝置，其中該第二長形的該長度的範圍為145-225nm(奈米)，而該第二長形的該寬度為90nm(奈米)。
  14. 如申請專利範圍第1項所述之磁穿隧接面裝置，其中該二磁穿隧接面元件在該俯視圖中呈正方形。
  15. 如申請專利範圍第14項所述之磁穿隧接面裝置，其中該些正方形的一邊的一長度在該俯視圖中為50nm(奈米)。
  16. 一種磁穿隧接面裝置，包含：二磁穿隧接面元件，位於一介電層中，沿一第一方向並排設置，其中該第一方向為一水平方向；以及一金屬內連線結構，設置於該二磁穿隧接面元件之間，其中該金屬內連線結構由下而上包含堆疊的一插塞部分以及一金屬部分，其中在一俯視圖中全部的該插塞部分重疊該金屬部分，且該插塞部分的一邊緣與該金屬部分的一邊緣沿該第一方向的最小距離等於或大於該金屬部分沿該第一方向的一長度的1/5，其中該金屬內連線結構與該二磁穿隧接面元件位於同一介電層中。
  17. 如申請專利範圍第16項所述之磁穿隧接面裝置，其中該金屬部分的該長度沿該第一方向為100nm(奈米)，而該插塞部分的該邊緣與該金屬部分的該邊緣沿該第一方向的最小距離為20nm(奈米)。
  18. 如申請專利範圍第16項所述之磁穿隧接面裝置，其中該插塞部分及該金屬部分在該俯視圖中皆呈長方形。
  19. 如申請專利範圍第16項所述之磁穿隧接面裝置，其中該插塞部分在該俯視圖中呈一正方形，而該金屬部分在該俯視圖中呈一長方形。
  20. 如申請專利範圍第19項所述之磁穿隧接面裝置，其中該插塞部分的一邊的一長度在該俯視圖中為50nm(奈米)。
TW108124619A 2019-07-12 2019-07-12 磁穿隧接面裝置 TWI814864B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108124619A TWI814864B (zh) 2019-07-12 2019-07-12 磁穿隧接面裝置
US16/529,740 US11271154B2 (en) 2019-07-12 2019-08-01 Magnetic tunnel junction (MTJ) device
EP20169744.8A EP3764362A1 (en) 2019-07-12 2020-04-16 Magnetic tunnel junction (mtj) device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108124619A TWI814864B (zh) 2019-07-12 2019-07-12 磁穿隧接面裝置

Publications (2)

Publication Number Publication Date
TW202103348A TW202103348A (zh) 2021-01-16
TWI814864B true TWI814864B (zh) 2023-09-11

Family

ID=70292797

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108124619A TWI814864B (zh) 2019-07-12 2019-07-12 磁穿隧接面裝置

Country Status (3)

Country Link
US (1) US11271154B2 (zh)
EP (1) EP3764362A1 (zh)
TW (1) TWI814864B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117295388A (zh) * 2019-09-03 2023-12-26 联华电子股份有限公司 磁阻式随机存取存储器
CN115377284A (zh) * 2021-05-18 2022-11-22 联华电子股份有限公司 半导体装置
US11832443B2 (en) * 2021-08-19 2023-11-28 Micron Technology, Inc. Apparatuses including contacts in a peripheral region

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070284748A1 (en) * 2006-06-08 2007-12-13 Advanced Micro Devices, Inc. Copper interconnects with improved electromigration lifetime
US20160133560A1 (en) * 2014-11-12 2016-05-12 Infineon Technologies Ag Capacitors with Barrier Dielectric Layers, and Methods of Formation Thereof
US20180342556A1 (en) * 2017-05-24 2018-11-29 Globalfoundries Singapore Pte. Ltd. Integrated circuits with vertical capacitors and methods for producing the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040061265A (ko) 2002-12-30 2004-07-07 주식회사 하이닉스반도체 반도체소자의 레이아웃 방법
US7755153B2 (en) 2006-01-13 2010-07-13 Macronix International Co. Ltd. Structure and method for a magnetic memory device with proximity writing
JP2008211057A (ja) * 2007-02-27 2008-09-11 Toshiba Corp 磁気ランダムアクセスメモリ
US9741602B2 (en) 2011-09-08 2017-08-22 Nxp Usa, Inc. Contact for a non-volatile memory and method therefor
JP2014056941A (ja) 2012-09-12 2014-03-27 Toshiba Corp 抵抗変化型メモリ
US8917531B2 (en) 2013-03-14 2014-12-23 International Business Machines Corporation Cell design for embedded thermally-assisted MRAM
US8981446B2 (en) 2013-03-22 2015-03-17 Takashi Nakazawa Magnetic memory and manufacturing method thereof
US9105572B2 (en) 2013-09-09 2015-08-11 Hiroyuki Kanaya Magnetic memory and manufacturing method thereof
US9406875B2 (en) 2013-12-17 2016-08-02 Qualcomm Incorporated MRAM integration techniques for technology scaling
US10541243B2 (en) 2015-11-19 2020-01-21 Samsung Electronics Co., Ltd. Semiconductor device including a gate electrode and a conductive structure
KR102471722B1 (ko) 2018-01-03 2022-11-29 삼성전자주식회사 반도체 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070284748A1 (en) * 2006-06-08 2007-12-13 Advanced Micro Devices, Inc. Copper interconnects with improved electromigration lifetime
US20160133560A1 (en) * 2014-11-12 2016-05-12 Infineon Technologies Ag Capacitors with Barrier Dielectric Layers, and Methods of Formation Thereof
US20180033723A1 (en) * 2014-11-12 2018-02-01 Infineon Technologies Ag Capacitors with Barrier Dielectric Layers, and Methods of Formation Thereof
US20180342556A1 (en) * 2017-05-24 2018-11-29 Globalfoundries Singapore Pte. Ltd. Integrated circuits with vertical capacitors and methods for producing the same

Also Published As

Publication number Publication date
EP3764362A1 (en) 2021-01-13
US20210013395A1 (en) 2021-01-14
US11271154B2 (en) 2022-03-08
TW202103348A (zh) 2021-01-16

Similar Documents

Publication Publication Date Title
JP6807911B2 (ja) 磁気トンネル接合装置の製造技術と対応装置
TWI814864B (zh) 磁穿隧接面裝置
JP6740129B2 (ja) 技術スケーリングのためのｍｒａｍ統合技法
KR101764552B1 (ko) 전기 전도 접촉들을 형성하는 반도체 구조체들 및 방법들
TW202005128A (zh) 針對磁阻式隨機存取記憶體磁性穿隧接面中頂部電極與金屬層之間包含間隔件的介面的技術
TW202021096A (zh) 用於磁阻式隨機存取記憶體磁穿隧接面頂部電極與通路之間介面的技術
TWI573301B (zh) 異向性磁阻元件及其製造方法
US9793318B2 (en) Landing pad in peripheral circuit for magnetic random access memory (MRAM)
KR102661670B1 (ko) 블로킹 층을 갖는 반도체 소자
US9093642B2 (en) Non-volatile memory device and method of manufacturing the same
US11944016B2 (en) Magnetoresistive random access memory and method of manufacturing the same
US11980040B2 (en) Semiconductor device with magnetic tunnel junctions
US9397139B1 (en) Integrated inductor and magnetic random access memory device
TWI821466B (zh) 半導體元件及其製作方法
CN110581215A (zh) 形成磁阻式随机存取存储器单元的方法
TW202145214A (zh) 記憶體裝置及其製造方法
TWI712035B (zh) 形成磁阻式隨機存取記憶體單元的方法
TWI575703B (zh) 逆熔絲結構及其編程方法
US7579196B2 (en) Interconnect connecting a diffusion metal layer and a power plane metal and fabricating method thereof
EP3201957B1 (en) Electrical interconnecting device for mram-based magnetic devices
JP5285859B2 (ja) 半導体装置の製造方法および半導体装置
CN116266573A (zh) 半导体装置
CN107871668A (zh) 接合垫结构及其制造方法
KR20110071924A (ko) 안티퓨즈 메모리 소자 및 안티퓨즈 메모리 소자의 제조 방법