TWI712035B - 形成磁阻式隨機存取記憶體單元的方法 - Google Patents
形成磁阻式隨機存取記憶體單元的方法 Download PDFInfo
- Publication number
- TWI712035B TWI712035B TW107126992A TW107126992A TWI712035B TW I712035 B TWI712035 B TW I712035B TW 107126992 A TW107126992 A TW 107126992A TW 107126992 A TW107126992 A TW 107126992A TW I712035 B TWI712035 B TW I712035B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- forming
- random access
- access memory
- memory cell
- Prior art date
Links
Images
Landscapes
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
一種形成磁阻式隨機存取記憶體單元的方法,包含有下述步驟。首先,形成一底阻障層於一第一介電層上,其中第一介電層具有一插塞。接著,形成一氧化層於底阻障層上。接續,形成一圖案化光阻層於氧化層上。續之,進行一氧剝離製程,移除圖案化光阻層。繼之,完全移除氧化層。
Description
本發明係關於一種形成隨機存取記憶體單元的方法,且特別係關於一種形成磁阻式隨機存取記憶體單元的方法。
磁阻式隨機存取記憶體(MRAM)是一種包含磁阻式隨機存取記憶體單元的記憶體件,磁阻式隨機存取記憶體單元利用電阻值代替電荷儲存資料。每個磁阻式隨機存取記憶體單元包含磁性穿遂接面(MTJ)單元,磁性穿遂接面單元的電阻可以被調節為代表邏輯狀態“0”或“1”。
按照慣例,磁性穿遂接面單元由固定磁層、自由磁層、和配置在前兩者之間的穿遂層組成。磁性穿遂接面單元的電阻可以通過根據固定磁層的磁矩改變自由磁層的磁矩來調節。當自由磁層的磁矩與固定磁層的磁矩平行時,磁性穿遂接面單元的電阻低,然而當自由磁層的磁矩與固定磁層的磁矩反平行時,磁性穿遂接面單元的電阻高。磁性穿遂接面單元連接在頂部電極和底部電極之間,並且從一個電極向另一個電極流經磁性穿遂接面的電流可以被檢測以確定電阻,從而確定磁性穿遂接面的邏輯狀態。
本發明提出一種形成磁阻式隨機存取記憶體單元的方法,其以氧化層形成於底阻障層上而作為遮罩,俾能防止底阻障層在移除光阻層時被氧化。
本發明提供一種形成磁阻式隨機存取記憶體單元的方法,包含有下述步驟。首先,形成一底阻障層於一第一介電層上,其中第一介電層具有一插塞。接著,形成一氧化層於底阻障層上。接續,形成一圖案化光阻層於氧化層上。續之,進行一氧剝離製程,移除圖案化光阻層。繼之,完全移除氧化層。
基於上述,本發明提出一種形成磁阻式隨機存取記憶體單元的方法,其先形成一氧化層於一底阻障層上,再形成一圖案化光阻層於氧化層上,因而在進行一氧剝離製程,以移除圖案化光阻層時,氧化層可防止底阻障層被氧化,而避免形成在後續製程中難以移除的氧化物。
10:第一金屬內連線結構
12:第一金屬線
14:第二金屬線
20、232、234:插塞
22、192、232a、234a:阻障層
24、194、232b、234b:金屬
32:氧化層
34:氮化層
40、130、210、240:蓋層
120:介電層
132、142、152:部份
140、140b:第一介電層
140a:圖案化的第一介電層
150:底阻障層
150a、150b:圖案化的底阻障層
162、162’:選擇性的晶種層
164:磁性穿遂接面
164’:磁性穿遂接面層
166、166’:蓋層
170:頂電極
170’:頂電極層
180:第二介電層
190:第二金屬內連線結構
220:第三介電層
230:第三金屬內連線結構
A:磁阻式隨機存取記憶體區
B:邏輯區
C:對準標誌區
K:圖案化光阻層
O:氧化層
O1:頂部
O2:底部
P:氧剝離製程
R:凹槽
S:不平坦的頂面
t:厚度
第1圖繪示本發明較佳實施例中形成磁阻式隨機存取記憶體單元的方法的剖面示意圖。
第2圖繪示本發明較佳實施例中形成磁阻式隨機存取記憶體單元的方法的剖面示意圖。
第3圖繪示本發明較佳實施例中形成磁阻式隨機存取記憶體單元的方法的剖面示意圖。
第4圖繪示本發明較佳實施例中形成磁阻式隨機存取記憶體單元的方法的剖面示意圖。
第5圖繪示本發明較佳實施例中形成磁阻式隨機存取記憶體單元的方法的剖面
示意圖。
第6圖繪示本發明較佳實施例中形成磁阻式隨機存取記憶體單元的方法的剖面示意圖。
第7圖繪示本發明較佳實施例中形成磁阻式隨機存取記憶體單元的方法的剖面示意圖。
第8圖繪示本發明較佳實施例中形成磁阻式隨機存取記憶體單元的方法的剖面示意圖。
第1圖繪示本發明較佳實施例中形成磁阻式隨機存取記憶體單元的方法的剖面示意圖。如第1圖所示,形成一介電層120於例如一基底(未繪示)上,其中介電層120可例如為一氧化層,其可例如為一金屬層間介電層,但本發明不以此為限。介電層120可位於一磁阻式隨機存取記憶體區A、一邏輯區B以及一對準標誌區C中。磁阻式隨機存取記憶體區A可包含本發明之磁阻式隨機存取記憶體單元位於其中。介電層120可包含一第一金屬內連線結構10位於其中。第一金屬內連線結構10則包含一第一金屬線12於磁阻式隨機存取記憶體區A,以及一第二金屬線14於邏輯區B。第一金屬線12及第二金屬線14可例如為銅,但本發明不限於此。阻障層(未繪示)可再圍繞第一金屬線12及第二金屬線14,其中阻障層可例如為一氮化鉭層。
形成一蓋層130以及一第一介電層140於介電層120上,且第一介電層140具有一插塞20。蓋層130可例如為一含碳的氮化矽層,而第一介電層140可例如為一氧化層,但本發明不以此為限。形成蓋層130以及第一介電層140的方法可例如為:先全面覆蓋一蓋層(未繪示)以及一第一介電層(未繪示)於介電層
120上;再圖案化蓋層以及第一介電層而形成一凹槽R於蓋層130以及第一介電層140中,並暴露出第一金屬線12;接著,形成插塞20填滿凹槽R,其中插塞20包含一阻障層22以及一金屬24。形成阻障層22以及金屬24填滿凹槽R的方法可例如為:以一阻障層材料(未繪示)順應覆蓋凹槽R以及第一介電層140,金屬(未繪示)填滿凹槽R,再例如以平坦化製程移除超出凹槽R的金屬以及阻障層材料,而形成阻障層22以及金屬24,其中阻障層22圍繞金屬24。阻障層22可例如為一鈦層、一氮化鈦層或一鈦/氮化鈦層,金屬24可包含鎢,但本發明不限於此。
接著,形成一底阻障層150於第一介電層140上,並覆蓋插塞20。在本實施例中,底阻障層150為一氮化鉭層,但本發明不限於此。接續,依序形成一氧化層O以及一圖案化光阻層K於底阻障層150上。在本實施例中,位於對準標誌區C中的圖案化光阻層K暴露出部分的氧化層O。
如第1-2圖所示,移除圖案化光阻層K暴露出的氧化層O的一頂部O1,但保留氧化層O的一底部O2。由於圖案化光阻層K暴露出位於對準標誌區C中的氧化層O,底部O2也在對準標誌區C中。在本發明中,必然保留氧化層O的底部O2,以防止底部O2下方的底阻障層150在後續移除圖案化光阻層K的製程中被氧化,因此剩下的氧化層O的底部O2必然具有一厚度t大於零。
接續,進行一氧剝離製程P,移除圖案化光阻層K,如第3圖所示。
在此強調,由於本發明形成氧化層O全面覆蓋底阻障層150,因而在進行氧剝離製程P以移除圖案化光阻層K時,可防止底阻障層150被氧化,而避免形成在後續製程中難以移除的氧化物。例如,底阻障層150為氮化鉭層時,則會形成氧化鉭於氮化鉭層的表面,在後續例如平坦化氮化鉭層時則難以移除。
如第3-4圖所示,在移除圖案化光阻層K之後,蝕刻氧化層O、底阻障層150以及第一介電層140,以移除對準標誌區C中的氧化層O的底部O2、底阻障層150的一部份152以及第一介電層140的一部份142,並暴露出對準標誌區C中的蓋層130一部份132,因而形成一圖案化的底阻障層150a以及一圖案化的第一介電層140a。隨即,完全氧化層O。
之後,再研磨圖案化的底阻障層150a,而形成一圖案化的底阻障層150b,如第5圖所示。研磨圖案化的底阻障層150a的製程可例如為一化學機械研磨製程,但本發明不以此為限。
如第6-7圖所示,形成一磁性穿遂接面164以及一頂電極170覆蓋插塞20。形成磁性穿遂接面164以及頂電極170覆蓋插塞20的方法可包含下述步驟,但本發明不以此為限。如第6圖所示,先全面沈積一選擇性的晶種層162’、一磁性穿遂接面層164’、一蓋層166’以及一頂電極層170’覆蓋插塞20以及第一介電層140。頂電極層170’具有一倒T形剖面結構,而一遮罩層30則位於倒T形剖面結構的頂端。在本實施例中,遮罩層30可例如為由下而上堆疊的一氧化層32以及一氮化層34,但本發明不以此為限。形成頂電極層170’以及遮罩層30的方法可例如為先全面覆蓋頂電極層(未繪示)及遮罩層(未繪示),再圖案化形成遮罩層30以及頂電極層170’。接著,如第7圖所示,沿著遮罩層30以及頂電極層170’的倒T形剖面結構的側壁部分,圖案化頂電極層170’、蓋層166’、磁性穿遂接面層164’以及選擇性的晶種層162’,而形成堆疊的一選擇性的晶種層162、磁性穿遂接面164、一蓋層166以及頂電極170。圖案化頂電極層170’、蓋層166’、磁性穿遂接面層164’以及選擇性的晶種層162’的同時,可能移除部分的第一介
電層140,而形成一第一介電層140b,其具有一不平坦的頂面S。磁性穿遂接面164可包含多層,其例如是由兩個鐵磁材料中間夾著一層絕緣材料而成的三明治結構來構成,稱為磁性穿隧接合(MTJ)。而此接合的電阻值主要由兩鐵磁層的相對磁化方向來做決定,當兩磁化方向成平行排列時,元件具有較低的電阻值,相反地當兩層的磁化方向是反平行排列時,元件電阻值較高;頂電極170則可例如為鎢等金屬。另外,可再形成一蓋層40順應覆蓋選擇性的晶種層162、磁性穿遂接面164、蓋層166以及頂電極170的側壁。蓋層30可例如為一氮化層,但本發明不限於此。
如第8圖所示,形成一第二介電層180覆蓋第一介電層140b並暴露出頂電極170,以及形成一第二金屬內連線結構190於第二金屬層180以及第一介電層140b中。詳細而言,可先全面沈積一第三介電層(未繪示)並平坦化第三介電層而暴露出頂電極170,及形成第二介電層180。可再以例如一雙鑲嵌製程形成第二金屬內連線結構190於第二介電層180以及第一介電層140b中。第二金屬內連線結構190直接接觸第二金屬線14。第二金屬內連線結構190可例如包含一阻障層192圍繞一金屬194。阻障層192可例如為一氮化鉭層,而金屬194可例如為銅,但本發明不限於此。
可再依序形成一蓋層210以及一第三介電層220於頂電極170、第二介電層180以及第二金屬內連線結構190上。接著,可再以例如雙鑲嵌製程等相同方法,在蓋層210以及第三介電層220中形成一第三金屬內連線結構230,其中第三金屬內連線結構230直接接觸頂電極170以及第二金屬內連線結構190。第三金屬內連線結構230可例如包含二插塞232/234,且各插塞232/234可包含一阻障層232a/234a圍繞一金屬232b/234b。阻障層232a/234a可例如為一氮化鉭層,而金屬
232b/234b可例如為銅,但本發明不限於此。另外,再選擇性形成一蓋層240覆蓋第三介電層220以及第三金屬內連線結構230。蓋層210/240可例如為一含碳的氮化矽層,而第三介電層220可例如為一氧化層,但本發明不以此為限。
綜上所述,本發明提出一種形成磁阻式隨機存取記憶體單元的方法,其先形成一氧化層於一底阻障層上,再形成一圖案化光阻層於氧化層上,因而在進行一氧剝離製程,以移除圖案化光阻層時,氧化層可防止底阻障層被氧化,而避免形成在後續製程中難以移除的氧化物。
更進一步而言,在形成圖案化光阻層之後,可能先移除在一對準標誌區中的圖案化光阻層暴露出的氧化層的一頂部,但保留氧化層的一底部,之後先移除圖案化光阻層再以氧化層作為遮罩蝕刻底阻障層。如此,可防止移除圖案化光阻層時暴露出底阻障層,進而能避免底阻障層被氧化。
以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10:第一金屬內連線結構
12:第一金屬線
14:第二金屬線
20:插塞
22:阻障層
24:金屬
120:介電層
130:蓋層
140:第一介電層
142、152:部份
150:底阻障層
A:磁阻式隨機存取記憶體區
B:邏輯區
C:對準標誌區
O:氧化層
O2:底部
P:氧剝離製程
R:凹槽
Claims (9)
- 一種形成磁阻式隨機存取記憶體單元的方法,包含有:形成一底阻障層於一第一介電層上,其中該第一介電層具有一插塞;形成一氧化層於該底阻障層上;形成一圖案化光阻層於該氧化層上;移除該圖案化光阻層暴露出的該氧化層的一頂部,但保留該氧化層的一底部,其中該氧化層的該底部在一對準標誌區中;進行一氧剝離製程,移除該圖案化光阻層;在移除該圖案化光阻層之後,蝕刻該氧化層、該底阻障層以及該第一介電層,以移除該對準標誌區中的該氧化層的該底部、該底阻障層的一部份以及該第一介電層的一部份,因而形成一圖案化的底阻障層以及一圖案化的第一介電層;以及完全移除該氧化層。
- 如申請專利範圍第1項所述之形成磁阻式隨機存取記憶體單元的方法,其中該底阻障層包含一氮化鉭層。
- 如申請專利範圍第1項所述之形成磁阻式隨機存取記憶體單元的方法,其中該插塞包含一鎢插塞。
- 如申請專利範圍第1項所述之形成磁阻式隨機存取記憶體單元的方法,其中該氧化層的該底部具有一厚度大於零。
- 如申請專利範圍第1項所述之形成磁阻式隨機存取記憶體單元的方 法,更包含:形成該第一介電層於一蓋層上,其中在移除該對準標誌區中的該氧化層的該底部、該底阻障層的該部份以及該第一介電層的該部份之後,暴露出該蓋層的一部份。
- 如申請專利範圍第1項所述之形成磁阻式隨機存取記憶體單元的方法,在完全移除該氧化層之後,更包含:研磨該圖案化的底阻障層。
- 如申請專利範圍第1項所述之形成磁阻式隨機存取記憶體單元的方法,更包含:形成一磁性穿遂接面以及一頂電極覆蓋該插塞。
- 如申請專利範圍第7項所述之形成磁阻式隨機存取記憶體單元的方法,其中形成該磁性穿遂接面以及該頂電極覆蓋該插塞的方法,包含:全面沈積一磁性穿遂接面層以及一頂電極層覆蓋該插塞以及該第一介電層;以及圖案化該磁性穿遂接面層以及該頂電極層,以形成該磁性穿遂接面以及該頂電極。
- 如申請專利範圍第8項所述之形成磁阻式隨機存取記憶體單元的方法,其中該頂電極層具有一倒T形剖面結構。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107126992A TWI712035B (zh) | 2018-08-03 | 2018-08-03 | 形成磁阻式隨機存取記憶體單元的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107126992A TWI712035B (zh) | 2018-08-03 | 2018-08-03 | 形成磁阻式隨機存取記憶體單元的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202008358A TW202008358A (zh) | 2020-02-16 |
TWI712035B true TWI712035B (zh) | 2020-12-01 |
Family
ID=70412649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107126992A TWI712035B (zh) | 2018-08-03 | 2018-08-03 | 形成磁阻式隨機存取記憶體單元的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI712035B (zh) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200421498A (en) * | 2003-04-03 | 2004-10-16 | Taiwan Semiconductor Mfg | Method for forming thick copper self-aligned dual damascene |
US6887719B2 (en) * | 2003-03-20 | 2005-05-03 | Micron Technology, Inc. | Magnetoresistive random access memory (MRAM) cell patterning |
US20060262597A1 (en) * | 2003-12-15 | 2006-11-23 | Sony Corporation | Magnetic memory device and method for production thereof |
US8860155B2 (en) * | 2011-10-19 | 2014-10-14 | Semiconductor Manufacturing International (Beijing) Corporation | Magnetic tunnel junction device and its fabricating method |
TW201503439A (zh) * | 2013-07-03 | 2015-01-16 | Taiwan Semiconductor Mfg Co Ltd | 磁阻式隨機存取記憶體裝置及其製造方法 |
US8981502B2 (en) * | 2010-03-29 | 2015-03-17 | Qualcomm Incorporated | Fabricating a magnetic tunnel junction storage element |
US20160133830A1 (en) * | 2014-11-11 | 2016-05-12 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit structures with spin torque transfer magnetic random access memory ultilizing aluminum metallization layers and methods for fabricating the same |
TW201624615A (zh) * | 2014-12-30 | 2016-07-01 | 台灣積體電路製造股份有限公司 | 半導體元件及其製造方法 |
-
2018
- 2018-08-03 TW TW107126992A patent/TWI712035B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6887719B2 (en) * | 2003-03-20 | 2005-05-03 | Micron Technology, Inc. | Magnetoresistive random access memory (MRAM) cell patterning |
TW200421498A (en) * | 2003-04-03 | 2004-10-16 | Taiwan Semiconductor Mfg | Method for forming thick copper self-aligned dual damascene |
US20060262597A1 (en) * | 2003-12-15 | 2006-11-23 | Sony Corporation | Magnetic memory device and method for production thereof |
US8981502B2 (en) * | 2010-03-29 | 2015-03-17 | Qualcomm Incorporated | Fabricating a magnetic tunnel junction storage element |
US8860155B2 (en) * | 2011-10-19 | 2014-10-14 | Semiconductor Manufacturing International (Beijing) Corporation | Magnetic tunnel junction device and its fabricating method |
TW201503439A (zh) * | 2013-07-03 | 2015-01-16 | Taiwan Semiconductor Mfg Co Ltd | 磁阻式隨機存取記憶體裝置及其製造方法 |
US20160133830A1 (en) * | 2014-11-11 | 2016-05-12 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit structures with spin torque transfer magnetic random access memory ultilizing aluminum metallization layers and methods for fabricating the same |
TW201624615A (zh) * | 2014-12-30 | 2016-07-01 | 台灣積體電路製造股份有限公司 | 半導體元件及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202008358A (zh) | 2020-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8456883B1 (en) | Method of spin torque MRAM process integration | |
US8138562B2 (en) | Bit line preparation method in MRAM fabrication | |
US10629802B1 (en) | Magnetoresistance device and method for forming the same | |
US6783999B1 (en) | Subtractive stud formation for MRAM manufacturing | |
US10297747B2 (en) | Apparatus and methods for integrating magnetoresistive devices | |
EP1763094A2 (en) | Structure and fabrication of an MRAM cell | |
CN110707122B (zh) | 半导体元件及其制作方法 | |
US11646069B2 (en) | MRAM semiconductor structure and method of forming the same | |
TWI834909B (zh) | 磁阻裝置及其製造方法 | |
US20230337545A1 (en) | Magneto-resistive random-access memory (mram) devices with self-aligned top electrode via | |
US20130244342A1 (en) | Reverse Partial Etching Scheme for Magnetic Device Applications | |
CN110890460A (zh) | 半导体元件及其制作方法 | |
CN111564468A (zh) | 半导体元件及其制作方法 | |
CN112466901A (zh) | 半导体元件及其制作方法 | |
TW202119665A (zh) | 半導體元件及其製作方法 | |
US10446745B1 (en) | Method of manufacturing magnetoresistive random access memory cell | |
CN110085737B (zh) | 磁阻式随机存取存储器及其制作方法 | |
CN112018146A (zh) | 磁阻式随机存取存储器 | |
TWI821466B (zh) | 半導體元件及其製作方法 | |
TW202147575A (zh) | 半導體裝置及其製造方法 | |
CN111009606A (zh) | 半导体元件及其制作方法 | |
US20220238600A1 (en) | Mram structure with contact plug protruding out of contact hole and method of fabricating the same | |
TWI712035B (zh) | 形成磁阻式隨機存取記憶體單元的方法 | |
TWI801609B (zh) | 磁阻式隨機存取記憶體結構及其製作方法 | |
CN113948631A (zh) | 存储位元的制备方法及mram的制备方法 |