CN110085737B - 磁阻式随机存取存储器及其制作方法 - Google Patents
磁阻式随机存取存储器及其制作方法 Download PDFInfo
- Publication number
- CN110085737B CN110085737B CN201810076594.2A CN201810076594A CN110085737B CN 110085737 B CN110085737 B CN 110085737B CN 201810076594 A CN201810076594 A CN 201810076594A CN 110085737 B CN110085737 B CN 110085737B
- Authority
- CN
- China
- Prior art keywords
- conductive plug
- memory cell
- magnetic memory
- substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 73
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 230000005641 tunneling Effects 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 30
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 21
- 239000007772 electrode material Substances 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 17
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 93
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 5
- 230000005294 ferromagnetic effect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 239000005368 silicate glass Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- ZDZZPLGHBXACDA-UHFFFAOYSA-N [B].[Fe].[Co] Chemical compound [B].[Fe].[Co] ZDZZPLGHBXACDA-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- OBACEDMBGYVZMP-UHFFFAOYSA-N iron platinum Chemical group [Fe].[Fe].[Pt] OBACEDMBGYVZMP-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- JFNLZVQOOSMTJK-KNVOCYPGSA-N norbornene Chemical compound C1[C@@H]2CC[C@H]1C=C2 JFNLZVQOOSMTJK-KNVOCYPGSA-N 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000636 poly(norbornene) polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021426 porous silicon Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明公开一种磁阻式随机存取存储器及其制作方法，其中该磁阻式随机存取存储器包含一导电插塞位于基底内，其中该导电插塞的上缘一侧具有向外延伸的凸出部位，该上缘的另一侧具有向内凹入的凹陷部位；以及一存储单元，其包含一下电极与该导电插塞电连接、一磁隧穿接面位于该下电极上、以及一上电极位于该磁隧穿接面上，其中该存储单元的底面与该导电插塞的顶面完全重叠。
Description
技术领域
本发明涉及一种磁阻式(magnetoresistive)随机存取存储器，更特定言之，其涉及一种能提供较大对位余裕度(alignment window)的磁阻式随机存取存储器及其制作方法。
背景技术
磁性(或磁阻式)随机存取存储器(magnetoresistive random access memory,MRAM)是一种非易失性存储器，其有潜力取代现今的动态随机存取存储器(DRAM)来作为电脑装置中的标准存储器。特别是使用MRAM作为非易失性存储器最终将可实现电脑系统随开即用的(instant on)的功能，故能节省传统电脑在开机时将开机设定数据从硬盘传输到易失性DRAM的所需时间。
磁性存储元件，也称为隧穿磁阻(tunneling magnetoresistive,TMR)元件，其通常会含有被非磁性层(势垒层)所分隔的铁磁层并排列成磁隧穿接面(magnetic tunneljunction,MTJ)态样。数字数据会以铁磁层的磁化向量方向的形式储存在磁性存储元件中。更具体来说，磁性存储元件中其中一层铁磁层的磁矩是受到磁性扎固(pinned)的，称之参考层(reference layer)，而另一层铁磁层的磁矩是可以在参考层磁化固定的同向与反向之间自由地变换的，称之自由层(free layer)，其方向可通过字符线或位线施加外部磁场来改变。上述自由层的磁矩方位也就是我们所知道的平行态与反平行态，其中平行态指的是自由层与参考层会具有同样的磁对位，反平行态指的是该两者具有相反的磁对位。
在一般的磁性随机存取存储器中，磁性存储器单元会通过下方的导电插塞来与下层金属层(如一字符线)电连接。制作工艺中非磁性层与铁磁层的材料会先叠层在各导电插塞上，之后再通过光刻蚀刻制作工艺将该材料叠层图案化成多个存储单元，其每一存储单元都对应并电连接到下方的一个导电插塞。然而，随着半导体元件的尺寸越来越微缩，光刻制作工艺中的对位余裕度(alignment window)也越来越小。在这样的情况下，所形成的存储单元很容易偏移其预定位置而没有完全与下方的导电插塞电连接，如此会造成存储单元的接触电阻上升以及隧穿磁阻下降，使得元件的效能不佳。
发明内容
有鉴于上述磁性存储器制作工艺中会发生的对位余裕度(alignment window)不足的问题，本发明特此提出了一种改良的磁性存储器结构及其制作方法，其通过增加导电插塞与磁隧穿接面材料层的接触面积的方式来增加其制作工艺中对位的余裕度，进而避免后续所形成的存储单元与导电插塞接触不良的问题。
本发明的其一目的在于提出一种磁阻式随机存取存储器，其包含一基底、一导电插塞位于该基底内，其中该导电插塞的上缘的一侧具有向外延伸的凸出部位且该上缘的另一侧具有向内凹入的凹陷部位、以及一存储单元，其包含一下电极与该导电插塞电连接、一磁隧穿接面位于该下电极上、以及一上电极位于该磁隧穿接面上，其中该存储单元的底面与该导电插塞的顶面完全重叠。
本发明的另一目的在于提出一种制作磁阻式随机存取存储器的方法，其步骤包含提供一基底、在该基底中形成导电插塞，其中该导电插塞的上缘具有向外侧延伸的凸出部位、在该基底以及该导电插塞上依序形成下电极材料层、磁隧穿接面材料层、以及上电极材料层、以及进行一各向异性蚀刻制作工艺图案化该下电极材料层、该磁隧穿接面材料层以及该上电极材料层，形成位于该导电插塞上的磁性存储单元，其中该各向异性蚀刻制作工艺会过蚀刻该导电插塞与该基底，在该磁性存储单元两侧的该基底上形成凹陷区域。
本发明的这类目的与其他目的在阅者读过下文以多种图示与绘图来描述的优选实施例细节说明后必然可变得更为明了显见。
附图说明
本说明书含有附图并于文中构成了本说明书的一部分，使阅者对本发明实施例有进一步的了解。该些图示描绘了本发明一些实施例并连同本文描述一起说明了其原理。在该些图示中：
图1～图5为本发明优选实施例一磁性存储元件的制作工艺流程的示意图。
需注意本说明书中的所有图示都为图例性质，为了清楚与方便图示说明之故，图示中的各部件在尺寸与比例上可能会被夸大或缩小地呈现，一般而言，图中相同的参考符号会用来标示修改后或不同实施例中对应或类似的元件特征。
主要元件符号说明
100 基底
102 下层金属层
104 盖层
106 介电层
107 接触孔
108 导电插塞
108a 凸出部位
108b 凹陷部位
110 磁性存储单元
112 下电极材料层(下电极)
114 磁隧穿接面
116 上电极材料层(上电极)
120 凹陷区域
122 衬层
124 介电层
126 上层金属层
P1 光刻蚀刻制作工艺
具体实施方式
在下文的本发明细节描述中，元件符号会标示在随附的图示中成为其中的一部分，并且以可实行该实施例的特例描述方式来表示。这类的实施例会说明足够的细节使该领域的一般技术人士得以具以实施。为了图例清楚之故，图示中可能有部分元件的厚度会加以夸大。阅者需了解到本发明中也可利用其他的实施例或是在不悖离所述实施例的前提下作出结构性、逻辑性、及电性上的改变。因此，下文的细节描述将不欲被视为是一种限定，反之，其中所包含的实施例将由随附的权利要求来加以界定。
在说明优选实施例之前，通篇说明书中会使用特定的词汇来进行描述。例如文中所使用的「蚀刻」一词一般是用来描述图形化一材料的制作工艺，如此制作工艺完成后至少会有部分的该材料余留下来。需了解蚀刻硅材料的制作工艺都会牵涉到在硅材料上图形化一光致抗蚀剂层的步骤，并在之后移除未被光致抗蚀剂层保护的硅区域。如此，被光致抗蚀剂层保护的硅区域会在蚀刻制作工艺完成后保留下来。然而在其他例子中，蚀刻动作也可能指的是不使用光致抗蚀剂层的制作工艺，但其在蚀刻制作工艺完成后仍然会余留下来至少部分的目标材料层。由于在大部分的情况下光致抗蚀剂层在蚀刻制作工艺过后都会被移除，故除非有特别说明的必要，说明书的图示中都不会特别示出。
现有磁阻式随机存取存储器(magnetoresistive random access memory,MRAM)的存储位会经由导电插塞(vias)等互连结构来与垂直相邻的互连结构如金属线或金属块等耦接。然而，因为制作工艺限制所造成的导电插塞对位失准的问题会影响互连结构的电阻，其可能进一步造成相邻互连结构之间的短路。
为了解决这样的问题，本发明提出了一种能提供较大对位余裕度(alignmentwindow)的磁阻式随机存取存储器及其制作方法，图1～图5即绘示出了根据本发明优选实施例一磁性存储元件的制作工艺流程。请参照图1，首先提供一基底100，如一内层介电层(interlayer dielectric,ILD)或是金属间介电层(inter-metal dielectric,IMD)，其材料可为低介电常数材料如未掺杂的硅酸盐玻璃或是氧化硅。基底100中形成有一下层金属层102，如一金属线，其材质可为铜或铝。在本发明实施例中，下层金属层102可以是来源线(source line)，其位于字符线之间并与其平行排列。下层金属层102也可以是对应各磁性存储单元(bit cell)的位线，其彼此平行延伸并在横向与字符线正交。在其他实施例中，下层金属层102也可能不是金属线，而是多晶硅栅极或金属栅极，视磁性存储单元所在的层级而定。基底100与下层金属层102上形成有一盖层104，或称为介电保护层，其材料可为碳氮化硅(SiCN)或氮化硅(SiN)。盖层104在后续制作工艺期间可作为一蚀刻停止层之用。
复参照图1。盖层104的上方形成有一介电层106，如另一金属间介电层，其材料可与下层的基底相同，如低介电常数材料如未掺杂的硅酸盐玻璃或是氧化硅。介电层106中会预先形成接触孔107，其可通过现有的光刻蚀刻制作工艺来形成，文中不多做解释。接触孔107会从介电层106上方延伸穿过盖层104来到下层金属层102，其侧壁由上到下会稍微呈渐缩态样。需注意的是，在本发明实施例中，接触孔107会被特意制作成具有较大开口的外型，如图1中所示的外缘处，其具有向外延伸的部位108a。之后在接触孔107中填入导电金属材料，如铜或钨，再经过化学机械研磨制作工艺，即可形成如图中所示的一导电插塞108结构。导电插塞108的外侧可能还会形成阻障层(未示出)等层结构，其材料可为钛、氮化钛、钽等。在本发明实施例中，所形成的导电插塞108上缘的一侧具有向外延伸的凸出部位108a，使得其开口较一般插塞而言来的大，如此将可提供后续制作工艺较大的对位容限度(alignmentwindow)。上述具有凸出部位108a的接触孔107轮廓可以任何适合的现有手段来形成，例如采用多次蚀刻的方式或是在蚀刻步骤中使用间隔件遮挡特定的部位方式。由与形成此接触孔的方法并非本发明重点，文中将不对其细节多做说明。
请参照图2。在形成介电层106中形成导电插塞108后，接下在介电层106与导电插塞108上依序形成下电极材料层112、磁隧穿接面(magnetic tunnel junction,MTJ)114、以及上电极材料层116，此三层材料层的堆叠结构将构成本发明的磁性存储单元110。下电极材料层112与下方的导电插塞108直接接触，其材料可为钛、氮化钛、钽、氮化钽、或是上述材料的组合。磁隧穿接面114位于下电极材料层112上方，其中可能包含了参考层(referencelayer)、势垒层(barrier layer)、以及自由层(free layer)等复层结构。在本发明实施例中，自由层具有可变的磁极，其代表了数据单位，例如该可变磁极在第一状态与第二状态之间变换即分别代表了二进位的“0”与“1”。参考层被磁性扎固，其磁极固定不变。势垒层则在自由层与参考层之间提供电性绝缘，但仍允许电子在适当的条件下隧穿经过。自由层的材料可为铁铂(FePt)或钴铁硼(CoFeB)，参考层的材料可为钴、镍、钌等复层结构。由于本发明的重点并不在于磁性存储单元的磁隧穿接面的结构，故文中将不再对其多做说明，图中也不会特别绘示出该些细部特征，以避免模糊了本发明重点。上电极材料层116位于磁隧穿接面114上，其材料与下电极材料层112相同，如钛、氮化钛、钽、氮化钽、或是上述材料的组合。
请参照图3，在形成了下电极材料层112、磁隧穿接面114、以及上电极材料层116等叠层结构后，接下来进行一光刻蚀刻制作工艺P1图案化该下电极材料层112-磁隧穿接面114-上电极材料层116的叠层结构，以形成磁性存储单元110。在实际的制作工艺中，由于此步骤光罩的对位准确度已达到机台极限之故，所图案化形成的磁性存储单元110是很难刚好对准下方的导电插塞108，其或多或少会往特定一侧偏移，这就是先前技术中所述的对位余裕度不足的问题。对于此问题，一般现有的解法是增加磁性存储单元110中最下层的下电极112面积，使其能覆盖整个导电插塞108，然此做法会大大地增加单一磁性存储单元110所需的布局面积，其不利于单位面积下提升存储器容量的提升。
复参照图3。本发明实施例有别于上述现有技术的做法，其是通过形成具有外缘水平向外侧凸出的凸出部位108a的导电插塞108结构来增加可供接触的面积，其不需要如先前技术般增大磁性存储单元110的下电极112面积。如图3所示，因为凸出部位108a的因素，磁性存储单元110在对位偏移的情况下仍然可与下方的导电插塞108完全重叠，故存储单元的接触电阻不会因为接触面积变小而上升进而造成隧穿磁阻下降。
复参照图3。本发明做法的另一个好处在于所形成的磁性存储单元110具有自对准(self-alignment)的功效，其原因在于界定出磁性存储单元110的光刻蚀刻制作工艺P1会对下方未被遮挡的部位造成过蚀刻(over etch)效果，如此在磁性存储单元110的周边形成了凹陷区域120。在本发明实施例中，导电插塞108也会受到过蚀刻的作用，从图中可以看到，导电插塞108另一侧因为磁性存储单元110的偏移而裸露出来的部位会受到蚀刻，形成一凹陷部位108b共同构成了该凹陷区域120。通过这样的自对准过蚀刻效果，导电插塞108上方未与磁性存储单元110重叠的区域会被移除，代表此作法不会增加单一磁性存储单元所需的布局面积。
请参照图4。在形成了磁性存储单元110后，接下来在磁性存储单元110与介电层106上形成一层共形的衬层122包覆住整个磁性存储单元110结构。衬层122的材料可为碳化硅(SiC)或四乙氧基硅烷(tetraethyl orthosilicate,TEOS)等。之后衬层122上还会沉积一层介电层124，如另一金属间介电层，其材料可为超低介电常数材，如未掺杂硅酸盐玻璃、氟掺杂二氧化硅、碳掺杂二氧化硅、多孔性二氧化硅、旋涂聚合物介电质，如降冰片烯(polynorbornenes)、苯并环丁烯(benzocyclobutene)、含氢硅酸盐类(hydrogensilsesquioxane,HSQ)、或甲基倍半硅氧烷(methylsilsesquioxane,MSQ)等。
请参照图5。在介电层124形成后，接下来在介电层124中的磁性存储单元110上方的部位形成一上层金属层126，如一金属线，其材质可为铜或铝。上层金属层126与磁性存储单元110之间的衬层122会被移除，使得上层金属层126与磁性存储单元110的上电极116电连接。在其他实施例中，上电极116也可能经由另一导电插塞来与上层金属层126电连接。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
Claims (12)
1.一种磁阻式随机存取存储器，其特征在于，包含：
基底；
导电插塞，位于该基底内，其中该导电插塞具有平坦顶面，该导电插塞的上缘的一侧具有向外水平延伸超过该导电插塞的侧壁并与该平坦顶面重叠的凸出部位，该上缘的另一侧具有向内凹入的凹陷部位，该凸出部位包括与该平坦顶面和该导电插塞的该侧壁连接并且具有与该导电插塞的该侧壁的斜度不同的斜度的底面；以及
磁性存储单元，包含下电极与该导电插塞电连接、磁隧穿接面位于该下电极上、以及上电极位于该磁隧穿接面上，其中该磁性存储单元的底面与该导电插塞的平坦顶面直接接触并完全重叠，并且该磁性存储单元与该导电插塞的凸出部位完全重叠，其中该磁性存储单元的中心线偏离该导电插塞的中心线。
2.如权利要求1所述的磁阻式随机存取存储器，还包含共形的衬层位于该基底与该磁性存储单元的表面上。
3.如权利要求2所述的磁阻式随机存取存储器，还包含介电层，位于该衬层上。
4.如权利要求1所述的磁阻式随机存取存储器，其中该磁性存储单元的该上电极与一上层金属层电连接。
5.如权利要求1所述的磁阻式随机存取存储器，其中该导电插塞与一下层金属层电连接。
6.如权利要求1所述的磁阻式随机存取存储器，其中该磁性存储单元的该上电极、该磁隧穿接面、以及该下电极彼此完全重叠。
7.如权利要求1所述的磁阻式随机存取存储器，其中该磁性存储单元两侧的该基底上具有凹陷区域，该凹陷区域的表面与该导电插塞的该凹陷部位的表面为一连续曲面。
8.一种制作磁阻式随机存取存储器的方法，其特征在于，包含：
提供一基底；
在该基底中形成导电插塞，其中该导电插塞的上缘具有向外侧延伸的凸出部位；
在该基底以及该导电插塞上依序形成下电极材料层、磁隧穿接面材料层、以及上电极材料层；以及
进行一各向异性蚀刻制作工艺图案化该下电极材料层、该磁隧穿接面材料层以及该上电极材料层，形成位于该导电插塞上的磁性存储单元，其中该各向异性蚀刻制作工艺会过蚀刻该导电插塞与该基底，在该磁性存储单元两侧的该基底上形成凹陷区域。
9.如权利要求8所述的制作磁阻式随机存取存储器的方法，其中该各向异性蚀刻制作工艺会过蚀刻该导电插塞，在该导电插塞的一侧形成一凹陷部位。
10.如权利要求9所述的制作磁阻式随机存取存储器的方法，其中该导电插塞的该凹陷部位的表面与该基底的该凹陷区域的表面为一连续曲面。
11.如权利要求8所述的制作磁阻式随机存取存储器的方法，还包含在该磁性存储单元上形成一上层金属层。
12.如权利要求8所述的制作磁阻式随机存取存储器的方法，还包含在该磁性存储单元以及该基底上形成一共形的衬层。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211273735.2A CN115581112A (zh) | 2018-01-26 | 2018-01-26 | 磁阻式随机存取存储器及其制作方法 |
| CN201810076594.2A CN110085737B (zh) | 2018-01-26 | 2018-01-26 | 磁阻式随机存取存储器及其制作方法 |
| US15/904,429 US10593865B2 (en) | 2018-01-26 | 2018-02-26 | Magnetoresistive random access memory with particular conductive plug and method of manufacturing the same |
| US16/719,992 US11309486B2 (en) | 2018-01-26 | 2019-12-19 | Magnetoresistive random access memory with larger alignment window and method of manufacturing the same |
| US17/692,203 US11944016B2 (en) | 2018-01-26 | 2022-03-11 | Magnetoresistive random access memory and method of manufacturing the same |
| US18/582,684 US20240196759A1 (en) | 2018-01-26 | 2024-02-21 | Magnetoresistive random access memory and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810076594.2A CN110085737B (zh) | 2018-01-26 | 2018-01-26 | 磁阻式随机存取存储器及其制作方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211273735.2A Division CN115581112A (zh) | 2018-01-26 | 2018-01-26 | 磁阻式随机存取存储器及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110085737A CN110085737A (zh) | 2019-08-02 |
| CN110085737B true CN110085737B (zh) | 2022-11-08 |
Family
ID=67392413
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810076594.2A Active CN110085737B (zh) | 2018-01-26 | 2018-01-26 | 磁阻式随机存取存储器及其制作方法 |
| CN202211273735.2A Pending CN115581112A (zh) | 2018-01-26 | 2018-01-26 | 磁阻式随机存取存储器及其制作方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211273735.2A Pending CN115581112A (zh) | 2018-01-26 | 2018-01-26 | 磁阻式随机存取存储器及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US10593865B2 (zh) |
| CN (2) | CN110085737B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10475796B1 (en) * | 2018-06-28 | 2019-11-12 | Micron Technology, Inc. | Method of forming an array of capacitors, a method of forming DRAM circuitry, and a method of forming an elevationally-elongated conductive structure of integrated circuitry |
| US10461149B1 (en) | 2018-06-28 | 2019-10-29 | Micron Technology, Inc. | Elevationally-elongated conductive structure of integrated circuitry, method of forming an array of capacitors, method of forming DRAM circuitry, and method of forming an elevationally-elongated conductive structure of integrated circuitry |
| CN113594087B (zh) * | 2020-04-30 | 2023-08-15 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2016008A (en) * | 1933-01-04 | 1935-10-01 | Nelson B Henry | Art of handling, conveying, and treating bulk fibrous and other materials |
| CN1201377C (zh) * | 2001-03-29 | 2005-05-11 | 华邦电子股份有限公司 | 一种内金属介电层结构及其形成方法 |
| JP5227544B2 (ja) * | 2007-07-12 | 2013-07-03 | 株式会社日立製作所 | 半導体装置 |
| KR100996172B1 (ko) * | 2008-07-24 | 2010-11-24 | 주식회사 하이닉스반도체 | 저항성 메모리 소자 및 그 제조 방법 |
| CN102446541B (zh) * | 2010-10-13 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机存取存储器及其制造方法 |
| KR101979752B1 (ko) * | 2012-05-03 | 2019-05-17 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| US9865806B2 (en) * | 2013-06-05 | 2018-01-09 | SK Hynix Inc. | Electronic device and method for fabricating the same |
| KR102059863B1 (ko) * | 2013-08-30 | 2019-12-30 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| KR20160019253A (ko) * | 2014-08-11 | 2016-02-19 | 에스케이하이닉스 주식회사 | 전자 장치 |
| US9698338B2 (en) * | 2014-09-11 | 2017-07-04 | Kabushiki Kaisha Toshiba | Magnetic memory device and method of manufacturing magnetic memory device |
| US20160087004A1 (en) * | 2014-09-18 | 2016-03-24 | Yasuyuki Sonoda | Magnetic memory and method of manufacturing the same |
| KR20160057891A (ko) * | 2014-11-14 | 2016-05-24 | 삼성전자주식회사 | 자기 기억 소자 및 그의 형성 방법 |
| US9818935B2 (en) | 2015-06-25 | 2017-11-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Techniques for MRAM MTJ top electrode connection |
| KR102409755B1 (ko) * | 2015-09-30 | 2022-06-16 | 삼성전자주식회사 | 자기 저항 메모리 소자 및 그 제조 방법 |
| KR102572127B1 (ko) * | 2016-06-01 | 2023-08-30 | 삼성전자주식회사 | 반도체 메모리 장치 |
| US9704919B1 (en) | 2016-06-24 | 2017-07-11 | Qualcomm Incorporated | High aspect ratio vertical interconnect access (via) interconnections in magnetic random access memory (MRAM) bit cells |
| US10043705B2 (en) * | 2016-12-05 | 2018-08-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory device and method of forming thereof |
| KR20180084497A (ko) * | 2017-01-17 | 2018-07-25 | 삼성전자주식회사 | 메모리 소자 제조 방법 |
-
2018
- 2018-01-26 CN CN201810076594.2A patent/CN110085737B/zh active Active
- 2018-01-26 CN CN202211273735.2A patent/CN115581112A/zh active Pending
- 2018-02-26 US US15/904,429 patent/US10593865B2/en active Active
-
2019
- 2019-12-19 US US16/719,992 patent/US11309486B2/en active Active
-
2022
- 2022-03-11 US US17/692,203 patent/US11944016B2/en active Active
-
2024
- 2024-02-21 US US18/582,684 patent/US20240196759A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20190237660A1 (en) | 2019-08-01 |
| US11309486B2 (en) | 2022-04-19 |
| US11944016B2 (en) | 2024-03-26 |
| US20220199897A1 (en) | 2022-06-23 |
| CN115581112A (zh) | 2023-01-06 |
| US20200127190A1 (en) | 2020-04-23 |
| CN110085737A (zh) | 2019-08-02 |
| US20240196759A1 (en) | 2024-06-13 |
| US10593865B2 (en) | 2020-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11183627B2 (en) | MRAM MTJ top electrode connection | |
| US10797230B2 (en) | Techniques for MRAM MTJ top electrode to metal layer interface including spacer | |
| US11469372B2 (en) | Memory cell with top electrode via | |
| KR102297452B1 (ko) | Ｍｒａｍ ｍｔｊ 상부 전극 대 비아 계면을 위한 기술 | |
| US11075335B2 (en) | Techniques for MRAM MTJ top electrode connection | |
| TWI628817B (zh) | 積體電路、磁阻式隨機存取記憶體單元及磁阻式隨機存取記憶體單元之形成方法 | |
| US9318696B2 (en) | Self-aligned top contact for MRAM fabrication | |
| CN106356448B (zh) | 用于磁隧道结器件的制造技术和相应的器件 | |
| KR102290717B1 (ko) | Mram 상단 전극 비아 연결을 위한 기법 | |
| TWI770494B (zh) | 積體晶片及其製造方法 | |
| US11380580B2 (en) | Etch stop layer for memory device formation | |
| US11944016B2 (en) | Magnetoresistive random access memory and method of manufacturing the same | |
| US9490423B2 (en) | Integrated circuit structures with spin torque transfer magnetic random access memory ultilizing aluminum metallization layers and methods for fabricating the same | |
| US20220093684A1 (en) | Techniques for mram mtj top electrode to via interface | |
| US20240090340A1 (en) | Memory cell with top electrode via | |
| CN110660902B (zh) | 存储器装置、集成电路及制造存储器装置的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |