CN102446541B - 磁性随机存取存储器及其制造方法 - Google Patents
磁性随机存取存储器及其制造方法 Download PDFInfo
- Publication number
- CN102446541B CN102446541B CN201010508919.3A CN201010508919A CN102446541B CN 102446541 B CN102446541 B CN 102446541B CN 201010508919 A CN201010508919 A CN 201010508919A CN 102446541 B CN102446541 B CN 102446541B
- Authority
- CN
- China
- Prior art keywords
- layer
- magnetic
- tunneling junction
- medium layer
- junction cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 229910052751 metal Inorganic materials 0.000 claims abstract description 85
- 239000002184 metal Substances 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 54
- 230000002093 peripheral effect Effects 0.000 claims abstract description 37
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 210000004027 cell Anatomy 0.000 claims description 163
- 230000005641 tunneling Effects 0.000 claims description 129
- 238000005530 etching Methods 0.000 claims description 61
- 239000000463 material Substances 0.000 claims description 43
- 230000004888 barrier function Effects 0.000 claims description 35
- 239000000696 magnetic material Substances 0.000 claims description 22
- 210000005056 cell body Anatomy 0.000 claims description 21
- 230000005389 magnetism Effects 0.000 claims description 21
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- 239000012774 insulation material Substances 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 238000010276 construction Methods 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 238000002360 preparation method Methods 0.000 claims description 5
- 238000003860 storage Methods 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 214
- 238000001259 photo etching Methods 0.000 description 16
- 230000008569 process Effects 0.000 description 12
- 239000003795 chemical substances by application Substances 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000000956 alloy Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- 230000005415 magnetization Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910004166 TaN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Abstract
一种磁性随机存取存储器(MRAM)的制造方法，包括，提供包含导电插塞的衬底；在衬底表面形成与存储单元区域导电插塞对应的磁性隧道结单元；在衬底表面形成覆盖磁性隧道结单元的第一介质层；在第一介质层内形成与外围驱动电路区域导电插塞位置对应的第一开口，采用第一导电材料填充所述第一开口形成第一填充金属层；平坦化所述第一填充金属层和第一介质层直至暴露出磁性隧道结单元；形成覆盖所述第一介质层、磁性隧道结单元和第一填充金属层的第二介质层；在第二介质层内形成与磁性隧道结单元相电连接的第一导电插塞，与第一填充金属层相电连接的第二导电插塞。本发明还提供利用上述方法得到的磁性随机存取存储器。
Description
技术领域
本发明涉及半导体存储器，特别是磁性随机存取存储器及其制造方法。
背景技术
磁性随机存取存储器(MRAM)通常包括用作开关器件的晶体管和用于存储数据的磁性隧道结单元(磁性隧道结单元)。磁性隧道结单元包含顶部导电层、磁性隧道结单元主体层、底部导电层，其中，磁性隧道结单元主体层由固定磁性材料层、隧道绝缘材料层和自由磁性材料层交替堆叠而成。磁性隧道结单元主体层是三层或多层结构，其中自由磁性材料层(FL)和固定磁性材料层(PL)由超薄隧道绝缘材料层(例如由氧化铝或氧化镁形成)隔开，以及顶部导电层和底部导电层。固定磁性材料层的作用是磁化方向被固定，并与自由磁性材料层的磁化方向进行对比，自由磁性材料层的磁化方向可编程。在对磁性存取存储器进行写入操作时，自由层的磁化可编程为相对于固定层的磁化平行(逻辑“0”状态)，表现为低阻态；或者反平行(逻辑“1”状态)，表现为高阻态，从而实现两个存储状态。在“读取”的过程中，通过比较磁性隧道结单元的电阻与标准单元的电阻，读出磁性随机存取存储器的状态。
磁性随机存取存储器的结构在公开号为CN1637927A的中国专利中有比较详细的说明。磁性随机存取存储器可以分为存储单元区域120和外围驱动电路区域130两个部分，图1为现有磁性随机存取存储器的结构示意图，如图1所示，磁性随机存取存储器包含包括晶体管(图中未标出)和导电插塞107的衬底100，晶体管可以控制磁性隧道结单元以及控制电路中的电流，存储单元区域的导电插塞107将存储单元区域的晶体管与存储单元区域的第一填充金属层105电连接，第一填充金属层105与磁性隧道结单元相电连接，从而将磁性隧道结单元与存储单元区域的导电插塞107相电连接，磁性隧道结单元由顶部导电层112、底部导电层111以及磁性隧道结单元主体层104组成，第一导电插塞103将磁性隧道结单元与存储单元区域的第二填充金属层101相电连接。外围驱动电路区域的导电插塞107将外围驱动电路区域的晶体管与外围驱动电路区域的第一填充金属层105电连接，外围驱动电路区域的第一填充金属层105与外围驱动电路区域的第二填充金属层101通过第二导电插塞102电连接。
对于磁性随机存取存储器而言，磁性隧道结单元需要与存储单元区域的导电插塞107对准，否则，第一金属层105不能将磁性隧道结单元与存储单元区域的导电插塞107相电连接，直接后果是磁性随机存取存储器内不能形成电流回路，或者电阻过大，从而影响器件的性能。
现有的磁性随机存取存储器的制造过程，为了实现磁性隧道结单元与存储单元区域120的导电插塞107的对准，需要在形成第一金属层105之后，增加额外的工艺步骤以形成可用的对准标记，所增加的工艺步骤至少需要增加一层光罩，增加一层光罩，会增加一系列的相关工艺，比如：光刻、刻蚀、清洗、量测、目检等等，所以半导体的价格成本直接决定于光罩的层数，也就是说，现有的磁性随机存取存储器不仅制造工艺复杂，而且成本较高。在公开号为CN101252143A的中国专利中提到了形成磁性隧道结单元结构的多种技术，但是仍然没有解决上述问题。
发明内容
本发明解决的问题是提供一种可以直接实现磁性隧道结单元与存储单元区域120的导电插塞的对准的磁性随机存取存储器的制造方法。相应地，本发明还提供一种磁性随机存取存储器。
为解决上述问题，本发明提供的磁性随机存取存储器的制造方法包括以下步骤：
提供包含导电插塞的衬底。
在衬底表面形成与存储单元区域导电插塞位置对应的磁性隧道结单元。
在衬底表面形成覆盖磁性隧道结单元的第一介质层。
在第一介质层内形成与外围驱动电路区域导电插塞位置对应的第一开口，采用第一导电材料填充所述第一开口形成第一填充金属层。
平坦化所述第一填充金属层和第一介质层直至暴露出磁性隧道结单元。
形成覆盖所述第一介质层、磁性隧道结单元和第一填充金属层的第二介质层。
在第二介质层内形成与磁性隧道结单元相电连接的第一导电插塞，与第一填充金属层相电连接的第二导电插塞。
另外，本发明还提供一种磁性随机存储器，本发明所提供的磁性随机存储器分为存储单元区域和外围驱动电路区域。其中包括衬底(衬底包含导电插塞和晶体管)，位于衬底表面的第一介质层，位于存储单元区域的导电插塞表面和衬底表面、且位于存储单元区域的第一介质层内的、且与存储单元区域的导电插塞电连接的磁性隧道结单元，位于外围驱动电路区域的第一介质层内的第一填充金属层，且所述磁性隧道结单元表面、第一填充金属层表面和第一介质层表面齐平，覆盖所述第一填充金属层、所述磁性隧道结单元和所述第一介质层的第二介质层。位于存储单元区域的第二介质层内的、与所述磁性隧道结单元电连接的第一导电插塞，位于外围驱动电路区域的第二介质层内的、与第一填充金属层电连接的第二导电插塞。
与现有技术相比，本发明具有以下优点：可以直接实现磁性隧道结单元与存储单元区域的导电插塞的对准，而不需要增加额外的工艺步骤以形成可用的对准标记。本发明节约了生产成本，提高了生产效率。
附图说明
图1是现有磁性随机存取存储器的结构示意图；
图2是本发明所提供的磁性随机存取存储器制造方法的实施例的示意性流程图；
图3至图10是本发明所提供的磁性随机存取存储器制造方法的实施例的示意图。
具体实施方式
由背景技术可知，现有的磁性随机存取存储器为了实现磁性隧道结单元与存储单元区域120的导电插塞107的对准，需要在形成第一金属层105之后，增加额外的工艺步骤以形成可用的对准标记，制造工艺复杂，而且成本高。
本发明的发明人经过研究发现光刻工艺曝光时不同层间的对准通常是根据前层对准标记的物理形貌高低起伏进行或者是根据前层对准标记中不同材料对光的反射率和透射率不同来进行的(如前层对准标记分别包含透明材料和不透明材料)。因为磁性隧道结单元材料是不透光的，光线无法透过磁性隧道结单元材料照射到前层对准标记上，所以无法利用不同材料对光的反射和透射的不同来进行对准，又因为在现有技术中，用电镀的方法在衬底表面第一介质层内及第一介质层上生长第一填充金属层时金属会较均匀覆盖在整个介质层表面，并且电镀方法制备的金属层较厚，在对金属进行化学机械研磨形成第一填充金属层之后整个硅片表面非常平整，前层对准标记不存在物理形貌的高低起伏，前层对准标记的对准功能被破坏，所以做下一层的磁性隧道结单元光刻工艺时也无法使用前层对准标记的物理形貌高低起伏来进行对准。
本发明的发明人针对上述问题进行研究，在本发明中提供一种可以实现磁性隧道结单元与其前层衬底中导电插塞直接对准的磁性随机存取存储器制造方法，并且利用本发明所提供的磁性随机存取存储器制造方法可以在一个步骤得到位于存储单元区域和外围驱动电路区域的两个导电插塞。
图2为本发明所提供的磁性随机存取存储器制作方法的流程示意图，本发明提供的磁性随机存取存储器制造方法包括：
步骤S101，提供包含导电插塞的衬底。
步骤S102，在衬底表面形成与存储单元区域导电插塞位置对应的磁性隧道结单元。
步骤S103，在衬底表面形成覆盖磁性隧道结单元的第一介质层。
步骤S104，在第一介质层内形成与外围驱动电路区域导电插塞位置对应的第一开口，采用第一导电材料填充所述第一开口形成第一填充金属层。
步骤S105，平坦化所述第一填充金属层和第一介质层直至暴露出磁性隧道结单元。
步骤S106，形成覆盖所述第一介质层、磁性隧道结单元和第一填充金属层的第二介质层。
步骤S107，在第二介质层内同时形成与磁性隧道结单元相电连接的第一导电插塞，以及与第一填充金属层相电连接的第二导电插塞。
本发明直接在存储单元区域的衬底表面形成磁性隧道结单元，前层对准标记在进行光刻工艺时的对准功能不会被破坏，所以可以对准磁性隧道结单元与衬底中的导电插塞；另外，在本发明中，第一导电插塞与第二导电插塞深度相同，所以可以在一个步骤中形成第一导电插塞与第二导电插塞，有效地提高了生产效率。下文结合实施例和附图对本发明做进一步的描述。
在下面阐述了许多具体细节以便于充分理解本发明，但是本发明能够以很多不同于在此描述的其它方式来实现，本领域技术人员可以在不违背本发明内涵的情况下作类似推广，因此本发明不受下面公开的事实方式的限制。
其次，本发明利用示意图进行详细描述，在详述本发明的实施例时，为了便于说明，标识器件结构的剖面图不会依一般比例作局部放大，而且所示示意图只是实例，因此不应限制本发明的保护范围。此外，在实际制作中应该包含长度、宽度及深度的三维空间尺寸。
参考图3，提供包含导电插塞107的衬底100。
衬底100分为存储单元区域120和外围驱动电路区域130，所述衬底100可以选自N型硅衬底、P型硅衬底、绝缘层上的硅(SOI)等衬底，所述衬底100内还可以包括晶体管，在存储器中，晶体管通常用作开关，控制磁性隧道结单元的工作状态以及电路中的电流。
所述导电插塞107将晶体管的源/漏极与后续形成的磁性隧道结单元及第一填充金属层105电连接。
如图4所示，在衬底100表面形成与存储单元区域120导电插塞107位置对应的磁性隧道结单元。
所述磁性隧道结单元包括：依次位于导电插塞107表面的底部导电层111、磁性隧道结单元主体层104、顶部导电层112，所述磁性隧道结单元主体层104由固定磁性材料层(未图示)、隧道绝缘材料层(未图示)和自由磁性材料层(未图示)交替堆叠而成。
其中，所述磁性隧道结单元主体层104是三层或多层结构，在本实施例中，所述磁性隧道结单元主体层104是三层结构，包括固定磁性材料层(未图示)、隧道绝缘材料层(未图示)和自由磁性材料层(未图示)。在其它实施例中，也可以是由磁性材料层、隧道绝缘材料层、自由磁性材料层交替堆叠而成的多层结构，比如，磁性隧道结单元主体层104是由第一固定磁性材料层、第一隧道绝缘材料层、第一自由磁性材料层、第二固定磁性材料层、第二隧道绝缘材料层、第二自由磁性材料层依次堆叠而组成的六层结构。本实施例中。底部导电层、磁性隧道结单元膜和顶部导电层的总厚度远小于衬底100表面的对准标记的物理形貌起伏高度，所以不会破坏对准标记的对准性能。
在本实施例中形成磁性隧道结单元的步骤包括：
在衬底100上形成底部导电薄膜，并对底部导电薄膜进行化学机械研磨。
其中，形成底部导电薄膜可以采用物理气相沉积法或者化学气相沉积法。
底部导电薄膜选用的材料可以是Ta、Pt、Co、Fe、Ru、Al、W、Ti、TiN、TaN、Ni、NiFe中的任意一种，所形成的底部导电薄膜111的厚度是
进行化学机械研磨有利于在底部导电薄膜与后续形成的磁性隧道结单元主体层薄膜之间形成光滑的界面，从而形成平整的磁性材料层和隧道绝缘材料层界面，并且实现良好的电接触。
之后，采用化学气相沉积法在底部导电薄膜表面依次沉积固定磁性材料薄膜、隧道绝缘材料薄膜、自由磁性材料薄膜、顶部导电薄膜。接着，在顶部导电薄膜表面形成第一光刻胶图案(图中未示出)，并以第一光刻胶图案为掩膜，依次刻蚀顶部导电薄膜、自由磁性材料薄膜、隧道绝缘材料薄膜、固定磁性材料薄膜、底部导电薄膜，形成由底部导电层111、固定磁性材料层(未图示)、隧道绝缘材料层(未图示)、自由磁性材料层(未图示)、顶部导电层112构成的磁性隧道结单元。
所述磁性隧道结单元俯视面方向的截面可以是椭圆形、圆形、环形或者其他形状。
其中，所述固定磁性材料薄膜的材料选自Co、Fe、Ru、B或含Co的合金材料、含Ru的合金材料、含Fe的合金材料、含B的合金材料，其厚度范围是
所述隧道阻挡薄膜的材料选自Al2O3或MgO，其厚度范围是
所述自由磁性材料薄膜的材料选自Co、Fe、Ru、B或含Co的合金材料、含Ru的合金材料、含Fe的合金材料、含B的合金材料，其厚度范围是
所述顶部导电薄膜的材料选自Ta、Pt、Co、Fe、Ru、Al、W、Ti、TiN、TaN、Ni、NiFe中的任意一种，所述顶部导电薄膜的厚度为
在本发明的其他实施例中，固定磁性材料层与自由磁性材料层可以是堆叠结构，比如固定磁性材料层是由缓冲层、钉扎层和磁化方向固定的磁性层构成。
在前述步骤中，由于利用气相沉积法形成底部导电薄膜、固定磁性材料薄膜、隧道绝缘材料薄膜、自由磁性材料薄膜、顶部导电薄膜的过程中，底部导电薄膜、固定磁性材料薄膜、隧道绝缘材料薄膜、自由磁性材料薄膜、顶部导电薄膜的厚度可以比较精确地控制，且底部导电薄膜、固定磁性材料薄膜、隧道绝缘材料薄膜、自由磁性材料薄膜、顶部导电薄膜厚度之和远小于对准标记的高度，而且对准标记的沟槽宽度很大，不会被生长的薄膜填满，仍然具有物理形貌高低起伏的结构，所以可以利用对准标记进行对准。这些气相沉积法制备的磁性隧道结单元薄膜不同于电镀法制备的第一填充金属层薄膜，不会把对准标记的沟槽填平。综上，本发明解决了在现有技术中，磁性隧道结单元进行光刻工艺时与前层(存储区域的第一填充金属层或衬底中的导电插塞)对准标记不易对准的问题。
参考图5，在衬底100表面形成覆盖磁性隧道结单元的第一介质层。
第一介质层可以是单层结构，也可以是多层堆叠结构，在本发明的一个实施例中所述第一介质层包括第一刻蚀阻挡层113和在第一刻蚀阻挡层表面形成的第一金属间介质层110。第一介质层的作用是隔离在后续步骤中形成的第一填充金属层114和磁性隧道结单元，所述第一刻蚀阻挡层113的另外一个作用是在后续刻蚀第一介质层形成第一填充金属层114的过程中刻蚀深度工艺上容易控制，不会一直刻蚀下去，刻蚀到衬底导电插塞107以下太多。
所述第一刻蚀阻挡层113的材料选自氮化硅，碳化硅，优选的是氮掺杂的碳化硅。
所述第一金属间介质层110的材料选自掺碳的氧化硅或基于SiH4制备的低温氧化硅或低温TEOS，优选的是掺碳的氧化硅。
还需要说明的是，如果第一介质层与磁性隧道结单元的高度差太大，在后续平坦化处理工艺中可能无法将磁性隧道结单元上表面的第一介质层全部去除，导致磁性隧道结单元与后续形成的第一导电插塞接触不良。如果与磁性隧道结单元的高度差太小，这样磁性隧道结单元的高度较高，在存储单元区域内形成覆盖磁性隧道结单元的第一介质层时，磁性隧道结单元之间容易出现孔洞(void)，这样后续刻蚀形成第一导电插塞时容易直接刻蚀到衬底上的衬底导电插塞，最后容易造成第一导电插塞与衬底导电插塞电接触，磁性隧道结单元被短路。本发明的发明人经过研究发现
是第一介质层与磁性隧道结单元的高度差的一个比较理想的范围，在本发明的一个实施例中，第一介质层与磁性隧道结单元的高度差是
如图6所示，在第一介质层内形成与外围驱动电路区域130的导电插塞107位置对应的第一开口，采用第一导电材料填充所述第一开口形成第一填充金属层114。
具体包括：在第一金属间介质层110表面形成第二光刻图案(图中未示出)，第二光刻图案的开口与外围驱动电路区域130的导电插塞107相对应；
以第二光刻图案为掩膜，对第一金属间介质层110进行刻蚀，直至暴露出第一刻蚀阻挡层113；
去除第一刻蚀阻挡层113，形成第一开口；
采用第一导电材料填充所述第一开口，形成第一填充金属层114。
在本发明的一个实施例中，刻蚀第一金属间介质层110可以采用现有的干法刻蚀技术，在该步刻蚀中，对第一金属间介质层110的刻蚀速度大于对第一刻蚀阻挡层113的刻蚀速度，以保护不会一直刻蚀到所述衬底100表面下太深。
去除第一刻蚀阻挡层113可以采取现有的刻蚀工艺，比如化学湿法刻蚀或干法刻蚀，在本发明的实施例中采用的是干法刻蚀，在该步刻蚀中，第一刻蚀阻挡层刻蚀阻挡层113的刻蚀速度大于衬底100材料的刻蚀速度，以保护所述衬底100表面不被破坏。
所述第一填充金属层114的材料可以选择多种导电材料，本发明的一个实施例中选择的是金属铜。
在本发明的一个实施例中采用电化学电镀的方法以金属铜填充所述第一开口。
如图7所示，对所述第一填充金属层114进行平坦化处理，直至磁性隧道结单元顶部导电层112保留
在本发明的一个实施例中，磁性隧道结单元顶部导电层112保留
本发明的一个实施例中平坦化处理用的是化学机械研磨法。
经过平坦化处理，所述磁性隧道结单元表面、第一填充金属层114表面和第一介质层110表面齐平，而现有工艺中，第一填充金属层114表面与磁性隧道结单元表面位于不同平面，导致后续形成的第一导电插塞118、第二导电插塞119深度不相同，需要通过两个步骤分别形成第一导电插塞118、第二导电插塞119，而在本发明中，后续将形成的第一导电插塞118、第二导电插塞119深度相同，可以同步形成第一导电插塞118和第二导电插塞119。从而提高生产效率，节约生产成本。
为了确保磁性隧道结单元与后续形成的第一导电插塞108有良好的电接触，在所述平坦化处理过程中，磁性隧道结单元的顶部导电层112一般保留
需要说明的是，磁性隧道结单元周围的第一刻蚀阻挡层113不仅不会影响后续工艺，而且有利于在为形成第一导电插塞118而进行刻蚀时作为磁性隧道结单元的保护刻蚀阻挡层以及各磁性隧道结单元之间的绝缘保护。
如图8所示，形成覆盖所述第一介质层、磁性隧道结单元和第一填充金属层114的第二介质层。
所述第二介质层的高度范围是
所述第二介质层可以是单层结构，也可以是多层堆叠结构。在本发明的一个实施例中，所述第二介质层包含第二刻蚀阻挡层106和第二金属间介质层109，所述第二刻蚀阻挡层106是用化学气相沉积法形成的氮掺杂的碳化硅，所述第二金属间介质层109是用化学气相沉积法形成的掺碳的氧化硅。
所述第二介质层的作用是电隔离后续工艺中形成的第一导电插塞118、第二导电插塞119。
所述第二刻蚀阻挡层106的另一个作用是保护磁性隧道结单元和第一填充金属层114在后续的刻蚀工艺中不被破坏。
参考图9，在第二介质层内形成与磁性隧道结单元相电连接的第一导电插塞118，与第一填充金属层相电连接的第二导电插塞119。
在本发明的第一个实施中，形成第一导电插塞118、第二导电插塞119的步骤包括：
在第二介质层表面形成第三光刻胶图案(图中未示出)，第三光刻胶图案的开口分别与磁性隧道结单元和第一填充金属层114的位置相对应；
以第三光刻胶图案为掩膜刻蚀第二金属间介质层109，直至暴露出第二刻蚀阻挡层106，在存储单元区域120和外围驱动电路区域130形成第二开口；
去除所述第二开口暴露出的第二刻蚀阻挡层106，直至暴露第一填充金属层114和磁性隧道结单元；
以第二导电材料填充所述第二开口形成第一导电插塞118、第二导电插塞119。
刻蚀第二金属间介质层109采用的可以是现有的干法刻蚀技术，在该步刻蚀中，对第二金属间介质层109的刻蚀速度大于对第二刻蚀阻挡层106的刻蚀速度，以保护所述磁性隧道结单元和所述第一填充金属层114不被破坏。
去除第二刻蚀阻挡层106可以采取现有的刻蚀技术，比如化学湿法刻蚀或干法刻蚀，在本发明的实施例中采用的是干法蚀法，在该步刻蚀中，对第二刻蚀阻挡层106的刻蚀速度大于对所述磁性隧道结单元顶部导电层和对所述第一填充金属层114的刻蚀速度，以保护所述磁性隧道结单元和所述第一填充金属层114。
在本实施例中，用电化学电镀的方法，选择金属铜填充所述第二开口形成第一导电插塞118、第二导电插塞119，在其他的实施例中还可以采用其他导电材料填充第二开口形成第一导电插塞118、第二导电插塞119。
所述将在后续工艺形成的部件，包括任何需要与磁性隧道结单元或/和第一填充金属层114建立电连接的部件，比如其它金属层、电阻、电容、导电插塞等，或者其它外部装置。
请参考图10，在本发明的另外一个实施中，形成所述第一导电插塞118、第二导电插塞119的步骤还包括：在第一导电插塞118表面形成与第一导电插塞118相电连接的第二填充金属层115，在第二导电插塞表面119形成与第二导电插塞119相电连接的第二填充金属层115。具体步骤为：在第二介质层表面形成第三光刻胶图案(图中未示出)，第三光刻胶图案的开口分别与磁性隧道结单元和第一填充金属层114的位置相对应；以第三光刻胶图案为掩膜刻蚀第二金属间介质层109，直至暴露出第二刻蚀阻挡层106，在存储单元区域120和外围驱动电路区域130形成第二开口；在第二介质层表面形成第四光刻胶图案(图中未示出)，第四光刻胶图案的开口与第二开口的位置相对应；以第四光刻胶图案为掩膜刻蚀第二金属间介质层109，在存储单元区域120和外围驱动电路区域130形成第三开口，所述第三开口的深度小于所述第二开口的深度，所述第三开口的宽度大于等于所述第二开口的宽度；去除所述第二开口暴露出的第二刻蚀阻挡层106，直至暴露第一填充金属层114和磁性隧道结单元；以第二导电材料填充所述第二开口、第三开口形成第一导电插塞118、第二导电插塞119以及第二金属层115。
在本发明的一个实施例中，所述第二导电材料选择的是铜，以电化学电镀的方法使用第二导电材料填充所述第三开口形成第二填充金属层115。所述第二金属层115可以用于与外部电路建立电连接。
当然，在本发明的其他实施例中，第一导电插塞、第二导电插塞沿俯视面的横截面的形状也可以是圆形，环形，或者其他形状。
综上，利用本发明所提供的磁性随机存储器制造方法，可以直接实现磁性隧道结单元与其前层衬底中导电插塞的对准，并且利用本发明所提供的磁性随机存取存储器制造方法可以在一个步骤得到位于存储单元区域和外围驱动电路区域的两个导电插塞。利用本发明所提供的磁性随机存储器制造方法减少了工艺步骤，降低了工艺成本。
本发明还提供一种磁性随机存取存储器，包括存储单元区域120和与外围驱动电路区域130，还包括包含导电插塞107和晶体管的衬底100，位于衬底100表面的第一介质层，位于存储单元区域120的导电插塞表面和衬底表面，位于存储单元区域120的第一介质层内的、且与存储单元区域120的导电插塞107电连接的磁性隧道结单元，位于存储单元区域130的导电插塞表面和衬底表面，位于外围驱动电路区域130的第一介质层内的第一填充金属层114，且所述磁性隧道结单元表面、第一填充金属层表面114和第一介质层表面齐平，覆盖所述第一填充金属层114、所述磁性隧道结单元和所述第一介质层的第二介质层，位于存储单元区域120的第二介质层内的、与所述磁性隧道结单元电连接的第一导电插塞118，位于外围驱动电路区域130的第二介质层内的、与第一填充金属层114电连接的第二导电插塞119。
所述磁性隧道结单元包含依次位于导电插塞表面的底部导电层111、磁性隧道结单元主体层104、顶部导电层。磁性隧道结单元主体层104由固定磁性材料层、隧道绝缘材料层和自由磁性材料层交替堆叠而成。
所述磁性隧道结单元主体层104是三层或多层结构，且所述磁性隧道结单元与存储单元区域导电插塞对准。
所述的第一介质层包括第一刻蚀阻挡层和在第一刻蚀阻挡层表面形成的第一金属间介质层。
所述第一刻蚀阻挡层的材料为氮掺杂的碳化硅。
所述第一金属间介质层材料选自掺碳的氧化硅或基于SiH4制备的低温氧化硅或低温TEOS。
如图9所示，在本发明的一个实施例中，本发明所提供的磁性随机存取存储器包括存储单元区域120和外围驱动电路区域130，还包括包含导电插塞107和晶体管的衬底100，位于衬底100表面的第一介质层，位于存储单元区域120的导电插塞107表面和衬底100表面、且位于存储单元区域120的第一介质层内的、且与存储单元区域120的导电插塞107电连接的磁性隧道结单元，位于外围驱动电路区域130的导电插塞107表面和衬底100表面，位于外围驱动电路区域130的第一介质层内的第一填充金属层114，所述第一填充金属层114与位于外围驱动电路区域130的导电插塞107相电连接，且所述磁性隧道结单元表面、第一填充金属层114表面和第一介质层表面齐平，覆盖所述第一填充金属层114、所述磁性隧道结单元和所述第一介质层的第二介质层，位于存储单元区域120的第二介质层内的、与所述磁性隧道结单元电连接的第一导电插塞118，位于外围驱动电路区域的第二介质层内的、与第一填充金属层电连接的第二导电插塞119。
磁性隧道结单元包含依次位于导电插塞表面的底部导电层111、磁性隧道结单元主体层104、顶部导电层112。磁性隧道结单元主体层104由固定磁性材料层、隧道绝缘材料层和自由磁性材料层交替堆叠而成。所述磁性隧道结单元与存储单元区域120导电插塞107对准。
第一导电插塞118、第二导电插塞119沿俯视面方向的截面是圆形。
如图10所示，在本发明的另一个实施例中，本发明所提供的磁性随机存取存储器包括存储单元区域120和外围驱动电路区域130，还包括包含导电插塞107和晶体管的衬底100，位于衬底100表面的第一介质层，位于存储单元区域120的导电插塞107表面和衬底100表面、位于存储单元区域120的第一介质层内的、且与存储单元区域120的导电插塞107电连接的磁性隧道结单元，位于外围驱动电路区域130的导电插塞107表面和衬底100表面，位于外围驱动电路区域130的第一介质层内的第一填充金属层114，且所述磁性隧道结单元表面、第一填充金属层114表面和第一介质层表面齐平，覆盖所述第一填充金属层114、所述磁性隧道结单元和所述第一介质层的第二介质层，位于存储单元区域120的第二介质层内的、与所述磁性隧道结单元电连接的第一导电插塞118，与第一导电插塞118相电连接的第二填充金属层115，位于外围驱动电路区域130的第二介质层内的、与第一填充金属层电连接的第二导电插塞119，与第二导电插塞119相电连接的第二填充金属层115。磁性隧道结单元包含依次位于导电插塞表面的底部导电层111、磁性隧道结单元主体层104、顶部导电层112，所述磁性隧道结单元主体层104由固定磁性材料层、隧道绝缘材料层和自由磁性材料层交替堆叠而成，所述磁性隧道结单元主体层104是三层或多层结构，且所述磁性隧道结单元与存储单元区域120导电插塞107对准。
与现有磁性随机存取存储器比较，本发明所提供的磁性随机存取存储器拥有结构简单，制作工艺简单，成本低廉等优点。
虽然本发明以较佳实施例披露如上，但是本发明并非限定于此。任何本领域技术人员在不脱离本发明的精神和范围内，均可作各种变更和修改而不脱离本发明的保护范围，因此本发明的保护范围以权力要求所限定的范围为准。
Claims (15)
1.一种磁性随机存取存储器的制造方法，所述存储器包含存储单元区域和外围驱动电路区域，其特征在于，
包括：
提供包含导电插塞的衬底；
在衬底表面形成与存储单元区域导电插塞对应的磁性隧道结单元；
在衬底表面形成覆盖磁性隧道结单元的第一介质层；
在第一介质层内形成与外围驱动电路区域导电插塞位置对应的第一开口，采用第一导电材料填充所述第一开口形成第一填充金属层；
平坦化所述第一填充金属层和第一介质层直至暴露出磁性隧道结单元；
形成覆盖所述第一介质层、磁性隧道结单元和第一填充金属层的第二介质层；
在第二介质层内同时形成与磁性隧道结单元相电连接的第一导电插塞，以及与第一填充金属层相电连接的第二导电插塞。
2.依据权利要求1的磁性随机存取存储器的制造方法，其特征在于，所述的第一介质层包括第一刻蚀阻挡层和在第一刻蚀阻挡层表面形成的第一金属间介质层。
3.依据权利要求2的磁性随机存取存储器的制造方法，其特征在于，所述第一刻蚀阻挡层的材料为氮掺杂的碳化硅。
4.依据权利要求2的磁性随机存取存储器的制造方法，其特征在于，所述第一金属间介质层材料选自掺碳的氧化硅或基于SiH4制备的低温氧化硅或低温TEOS。
5.依据权利要求1的磁性随机存取存储器的制造方法，其特征在于，所述的第二介质层可为单一覆盖层或者为多层堆叠结构。
6.依据权利要求1的磁性随机存取存储器的制造方法，其特征在于，所述第二介质层包含第二刻蚀阻挡层和在第二刻蚀阻挡层表面形成的第二金属间介质层。
7.依据权利要求6的磁性随机存取存储器的制造方法，其特征在于，所述第二刻蚀阻挡层材料为氮掺杂的碳化硅。
8.依据权利要求6的磁性随机存取存储器的制造方法，其特征在于，所述第二金属间介质层材料选自掺碳的氧化硅或基于SiH4制备的低温氧化硅或低温TEOS。
9.依据权利要求1的磁性随机存取存储器的制造方法，其特征在于，所述磁性隧道结单元包含依次位于导电插塞表面的底部导电层、磁性隧道结单元主体层、顶部导电层，其中，磁性隧道结单元主体层由固定磁性材料层、隧道绝缘材料层和自由磁性材料层交替堆叠而成，且所述磁性隧道结单元与存储单元区域导电插塞对准。
10.依据权利要求1或者9的磁性随机存取存储器的制造方法，其特征在于，所述磁性隧道结单元主体层是多层结构。
11.依据权利要求1的磁性随机存取存储器的制造方法，其特征在于，所述的第一介质层为单一覆盖层或者为多层堆叠结构。
12.一种磁性随机存取存储器，包括存储单元区域和外围驱动电路区域，还包括衬底，衬底包含导电插塞，
位于衬底表面的第一介质层；
位于存储单元区域的导电插塞表面和衬底表面、且位于存储单元区域的第一介质层内的、且与存储单元区域的导电插塞电连接的磁性隧道结单元；
位于外围驱动电路区域的第一介质层内的第一填充金属层；且所述磁性隧道结单元表面、第一填充金属层表面齐平；
覆盖所述第一填充金属层、所述磁性隧道结单元和所述第一介质层的第二介质层；
位于存储单元区域的第二介质层内的、与所述磁性隧道结单元电连接的第一导电插塞；
位于外围驱动电路区域的第二介质层内的、与第一填充金属层电连接的第二导电插塞。
13.依据权利要求12的磁性随机存取存储器，其特征在于，所述的第一介质层包括第一刻蚀阻挡层和在第一刻蚀阻挡层表面形成的第一金属间介质层。
14.依据权利要求13的磁性随机存取存储器，其特征在于，所述第一刻蚀阻挡层的材料为氮掺杂的碳化硅。
15.依据权利要求13的磁性随机存取存储器，其特征在于，所述第一金属间介质层材料选自掺碳的氧化硅或基于SiH4制备的低温氧化硅或低温TEOS。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010508919.3A CN102446541B (zh) | 2010-10-13 | 2010-10-13 | 磁性随机存取存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010508919.3A CN102446541B (zh) | 2010-10-13 | 2010-10-13 | 磁性随机存取存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102446541A CN102446541A (zh) | 2012-05-09 |
| CN102446541B true CN102446541B (zh) | 2014-03-12 |
Family
ID=46008972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010508919.3A Active CN102446541B (zh) | 2010-10-13 | 2010-10-13 | 磁性随机存取存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102446541B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105336756B (zh) * | 2014-07-09 | 2019-11-15 | 中芯国际集成电路制造(上海)有限公司 | 磁性随机访问存储器及其制造方法 |
| CN107658324A (zh) * | 2016-07-25 | 2018-02-02 | 上海磁宇信息科技有限公司 | 一种磁性隧道结的对准和形成方法 |
| CN115581112A (zh) | 2018-01-26 | 2023-01-06 | 联华电子股份有限公司 | 磁阻式随机存取存储器及其制作方法 |
| CN112951986A (zh) * | 2019-12-11 | 2021-06-11 | 华邦电子股份有限公司 | 半导体元件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1656580A (zh) * | 2002-04-30 | 2005-08-17 | 微米技术有限公司 | 磁性随机存储器器件的成形方法 |
| KR100915065B1 (ko) * | 2002-07-18 | 2009-09-02 | 주식회사 하이닉스반도체 | 마그네틱 램의 제조방법 |
| CN101572247A (zh) * | 2008-04-28 | 2009-11-04 | 中芯国际集成电路制造(北京)有限公司 | 含有电阻存储器的集成电路的层间连接方法 |
-
2010
- 2010-10-13 CN CN201010508919.3A patent/CN102446541B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1656580A (zh) * | 2002-04-30 | 2005-08-17 | 微米技术有限公司 | 磁性随机存储器器件的成形方法 |
| KR100915065B1 (ko) * | 2002-07-18 | 2009-09-02 | 주식회사 하이닉스반도체 | 마그네틱 램의 제조방법 |
| CN101572247A (zh) * | 2008-04-28 | 2009-11-04 | 中芯国际集成电路制造(北京)有限公司 | 含有电阻存储器的集成电路的层间连接方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102446541A (zh) | 2012-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12029046B2 (en) | Magnetic tunneling junction (MTJ) element with an amorphous buffer layer and its fabrication process | |
| EP1793433B1 (en) | Spacer structure in MRAM cell and method of its fabrication | |
| CN103107281B (zh) | 半导体器件及其制造方法 | |
| CN110970550B (zh) | 磁阻元件及其制作方法 | |
| CN102687298B (zh) | 具有包括磁性隧道结的顶部电极及底部电极的装置的制造与集成 | |
| KR100608248B1 (ko) | 엠램 전극용 키퍼 | |
| TWI393281B (zh) | 形成磁通道接面裝置之方法 | |
| US9312476B2 (en) | Magnetic memory | |
| US20120061637A1 (en) | 3-d structured nonvolatile memory array and method for fabricating the same | |
| US20060022237A1 (en) | Magnetic memory devices including ferroelectric spacers and related methods | |
| CN101911326A (zh) | 存储器单元和形成存储器单元的磁性隧道结(mtj)的方法 | |
| CN105374933A (zh) | 磁存储器件及其形成方法 | |
| CN110323247B (zh) | Mram器件及其制造方法及包括mram的电子设备 | |
| CN110224059A (zh) | 半导体装置及其形成方法 | |
| CN102446541B (zh) | 磁性随机存取存储器及其制造方法 | |
| CN102148329B (zh) | 一种电阻转换存储器结构及其制造方法 | |
| CN110875421B (zh) | 磁阻式存储单元及其制造方法 | |
| CN113690367A (zh) | Sot-mram存储单元及其制备方法 | |
| EP2695211A1 (en) | Confined magnetic memory cell structures and methods of forming the same | |
| CN113690366A (zh) | Sot-mram存储单元及其制备方法 | |
| US20210143214A1 (en) | Embedded mram structure and method of fabricating the same | |
| CN110061125B (zh) | 一种立体结构磁性随机存储器的制作方法 | |
| CN114447216A (zh) | 一种磁阻式随机存取存储器及其制造方法 | |
| US12069960B2 (en) | Magnetic random access memory structure | |
| JP7569884B2 (ja) | 異なるタイプのメモリ装置の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING (BEIJING) INTERNATIONA Effective date: 20121105 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121105 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |