CN115377284A - 半导体装置 - Google Patents

Abstract

本发明公开一种半导体装置，其包括基底、第一磁性隧穿结结构、第二磁性隧穿结结构以及互连结构。第一磁性隧穿结结构、第二磁性隧穿结结构与互连结构设置在基底上。互连结构在第一水平方向上位于第一磁性隧穿结结构与第二磁性隧穿结结构之间，且互连结构包括第一金属互连与第二金属互连。第二金属互连设置在第一金属互连上且接触第一金属互连。第二金属互连的材料组成不同于第一金属互连的材料组成。

Description

半导体装置

技术领域

本发明涉及一种半导体装置，尤其是涉及一种具有磁性隧穿结(magnetic tunneljunction，MTJ)结构的半导体装置。

背景技术

在电子产品中使用的数据存储器装置基本上有两种类型，即非挥发性(non-volatile)和挥发性(volatile)存储器装置。磁性随机存取存储器(magnetic randomaccess memory，MRAM)是一种非挥发性存储器技术。与目前一般标准的存储装置不同的地方在于，MRAM使用磁性来存储数据而不是利用电荷进行数据存储。通常来说，MRAM单元包括数据层和参考层。数据层由磁性材料构成，并且数据层的磁化状况可以通过施加的磁场而在两个相对的状态之间切换，由此存储二进位的信息。参考层可由磁化材料构成，其磁化状况可被锁定，使得施加到数据层并部分穿透参考层的磁场强度不足以切换参考层中的磁化状况。在读取操作期间，当数据层和参考层的磁化状况方向相同或不同时，MRAM单元的电阻不同，故可对应识别出数据层的磁化极性。

相邻的MRAM单元之间的距离随着存储单元密度提升而缩小，而过近的MRAM单元设置会造成相关制作工艺或/及结构上发生问题而需通过设计调整进行改善。

发明内容

本发明提供了一种半导体装置，利用第一金属互连以及在第一金属互连上的第二金属互连形成在两个磁性隧穿结结构之间的互连结构，由此改善因为磁性隧穿结结构之间的距离过近而导致互连结构与磁性隧穿结结构之间发生短路等问题。

本发明的一实施例提供一种半导体装置，包括一基底、一第一磁性隧穿结(magnetic tunneling junction，MTJ)结构、一第二磁性隧穿结结构以及一互连结构。第一磁性隧穿结结构、第二磁性隧穿结结构以及互连结构设置在基底上，且互连结构在一第一水平方向上位于第一磁性隧穿结结构与第二磁性隧穿结结构之间。互连结构包括一第一金属互连以及一第二金属互连。第二金属互连设置在第一金属互连上且接触第一金属互连。第二金属互连的材料组成不同于该第一金属互连的材料组成。

本发明的另一实施例提供一种半导体装置，包括一基底、一第一磁性隧穿结(magnetic tunneling junction，MTJ)结构、一第二磁性隧穿结结构、一互连结构、一第三金属互连以及一第四金属互连。第一磁性隧穿结结构、第二磁性隧穿结结构以及互连结构设置在基底上，且互连结构在一第一水平方向上位于第一磁性隧穿结结构与第二磁性隧穿结结构之间。互连结构包括一第一金属互连以及一第二金属互连。第二金属互连设置在第一金属互连上且接触第一金属互连。第三金属互连设置在第一磁性隧穿结结构上且接触第一磁性隧穿结结构。第四金属互连设置在第二磁性隧穿结结构上且接触第二磁性隧穿结结构。第二金属互连沿第一水平方向延伸，且第三金属互连与第四金属互连分别沿一第二水平方向延伸。

附图说明

图1为本发明一实施例的半导体装置的示意图；

图2为本发明一实施例的半导体装置的上视示意图；

图3至图6为本发明一实施例的半导体装置的制作方法示意图，其中

图4为图3之后的状况示意图；

图5为图4之后的状况示意图；

图6为图5之后的状况示意图。

主要元件符号说明

10 基底

11 介电层

21 介电层

22 金属互连

23 停止层

30 第一金属间介电层

40 金属互连

40A 第五金属互连

40B 第六金属互连

40C 第一金属互连

41 阻障层

42 金属层

50 磁性隧穿结结构

50A 第一磁性隧穿结结构

50B 第二磁性隧穿结结构

51 第一电极

52 锁定层

53 第一阻障层

54 自由层

55 第二阻障层

56 第二电极

61 盖层

62 第二金属间介电层

63 超低介电常数介电层

70 金属互连

70A 第三金属互连

70B 第四金属互连

72 第二金属互连

74 金属互连

74A 接触洞导体

74B 沟槽导体

100 半导体装置

BS 底表面

BS1 底表面

BS2 底表面

BS3 底表面

CS 互连结构

D1 第一方向

D2 第二方向

D3 第三方向

OP 开口

R1 第一区

R2 第二区

R3 第三区

TS 上表面

TS1 上表面

TS2 上表面

TS3 上表面

W1 宽度

W2 宽度

WL 字符线

具体实施方式

以下本发明的详细描述已披露足够的细节以使本领域的技术人员能够实践本发明。以下阐述的实施例应被认为是说明性的而非限制性的。对于本领域的一般技术人员而言显而易见的是，在不脱离本发明的精神和范围的情况下，可以进行形式及细节上的各种改变与修改。

在进一步的描述各实施例之前，以下先针对全文中使用的特定用语进行说明。

用语“在…上”、“在…上方”和“在…之上”的含义应当以最宽方式被解读，以使得“在…上”不仅表示“直接在”某物上而且还包括在某物上且其间有其他居间特征或层的含义，并且“在…上方”或“在…之上”不仅表示在某物“上方”或“之上”的含义，而且还可以包括其在某物“上方”或“之上”且其间没有其他居间特征或层(即，直接在某物上)的含义。

说明书与权利要求中所使用的序数例如“第一”、“第二”等用词，是用以修饰权利要求的元件，除非特别说明，其本身并不意含及代表该请求元件有任何之前的序数，也不代表某一请求元件与另一请求元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一请求元件得以和另一具有相同命名的请求元件能作出清楚区分。

用语“蚀刻”在本文中通常用来描述用以图案化材料的制作工艺，使得在蚀刻完成后的材料的至少一部分能被留下。当“蚀刻”一材料时，该材料的至少一部分在蚀刻结束后可被保留。与此相反的是，当“移除”材料时，基本上所有的材料可在过程中被除去。然而，在一些实施例中，“移除”可被认为是一个广义的用语而包括刻蚀。

在下文中使用术语“形成”或“设置”来描述将材料层施加到基底的行为。这些术语旨在描述任何可行的层形成技术，包括但不限于热生长、溅射、蒸发、化学气相沉积、外延生长、电镀等。

请参阅图1。图1所绘示为本发明一实施例的半导体装置100的示意图。如图1所示，半导体装置100包括一基底10、一第一磁性隧穿结(magnetic tunneling junction，MTJ)结构50A、一第二磁性隧穿结结构50B以及一互连结构CS。第一磁性隧穿结结构50A、第二磁性隧穿结结构50B以及互连结构CS设置在基底10上，且互连结构CS在一第一水平方向(例如图1中所示的第一方向D1)上位于第一磁性隧穿结结构50A与第二磁性隧穿结结构50B之间。互连结构CS包括一第一金属互连(metal interconnection)40C以及一第二金属互连72。第二金属互连72设置在第一金属互连40C上且接触第一金属互连40C。第二金属互连72的材料组成不同于第一金属互连40C的材料组成。利用第一金属互连40C以及在第一金属互连40C上的第二金属互连72形成在两个磁性隧穿结结构之间的互连结构CS，可改善当两个磁性隧穿结结构之间的互连结构为单一金属互连时可能造成的相关制作工艺问题，例如造成互连结构与磁性隧穿结结构对应的金属互连之间发生电性短路的问题，故可因此改善制造良率。

在一些实施例中，基底10可在其厚度方向(例如图1中所示的第三方向D3)上具有相对的一上表面TS与一底表面B，而上述的第一磁性隧穿结结构50A、第二磁性隧穿结结构50B以及互连结构CS可设置在上表面TS的一侧，但并不以此为限。与第三方向D3大体上正交的水平方向(例如上述的第一方向D1以及图1中所示的第二方向D2)可大体上与基底10的上表面TS或/及底表面BS平行，但并不以此为限。此外，在本文中所述在垂直方向(例如第三方向D3)上相对较高的位置或/及部件与基底10的底表面BS之间在第三方向D3上的距离可大于在第三方向D3上相对较低的位置或/及部件与基底10的底表面BS之间在第三方向D3上的距离，各部件的下部或底部可比此部件的上部或顶部在第三方向D3上更接近基底10的底表面BS，在某个部件之上的另一部件可被视为在第三方向D3上相对较远离基底10的底表面BS，而在某个部件之下的另一部件可被视为在第三方向D3上相对较接近基底10的底表面BS，但并不以此为限。

进一步说明，在一些实施例中，半导体装置100可还包括一第三金属互连70A、一第四金属互连70B、一第五金属互连40A以及一第六金属互连40B。第三金属互连70A设置在第一磁性隧穿结结构50A上且接触第一磁性隧穿结结构50A，第四金属互连70B设置在第二磁性隧穿结结构50B上且接触第二磁性隧穿结结构50B，第五金属互连40A设置在第一磁性隧穿结结构50A之下且接触第一磁性隧穿结结构50A，而第六金属互连40B设置在第二磁性隧穿结结构50B之下且接触第二磁性隧穿结结构50B。换句话说，第三金属互连70A与第五金属互连40A可在第三方向D3上分别设置在第一磁性隧穿结结构50A的上方与下方且与第一磁性隧穿结结构50A直接连接，而第四金属互连70B与第六金属互连40B可在第三方向D3上分别设置在第二磁性隧穿结结构50B的上方与下方且与第二磁性隧穿结结构50B直接连接。此外，互连结构CS中的第一金属互连40C可在第一方向D1上设置在第五金属互连40A与第六金属互连40B之间，而互连结构CS中的第二金属互连72则可在第一方向D1上设置在第三金属互连70A与第四金属互连70B之间。

在一些实施例中，第二金属互连72、第三金属互连70A以及第四金属互连70B可由相同制作工艺一并形成，故第二金属互连72的材料组成、第三金属互连70A的材料组成以及第四金属互连70B的材料组成可彼此相同，但并不以此为限。在一些实施例中，第一金属互连40C、第五金属互连40A以及第六金属互连40B可由相同制作工艺一并形成，故第一金属互连40C的材料组成、第五金属互连40A的材料组成以及第六金属互连40B的材料组成可彼此相同，但并不以此为限。在一些实施例中，第一金属互连40C、第五金属互连40A以及第六金属互连40B可大体上设置在同一平面上，故第一金属互连40C的一底表面BS3、第五金属互连40A的一底表面BS1以及第六金属互连40B的一底表面BS2可大体上共平面。此外，由于互连结构CS中的第一金属互连40C与第二金属互连72之间未设置MTJ结构而彼此直接相连，故第二金属互连72的底表面可在第三方向D3上低于第三金属互连70A的底表面与第四金属互连70B的底表面。在一些实施例中，第一金属互连40C的上部会受到制作工艺影响而有所损失，故第一金属互连40C的一上表面TS3以及第二金属互连72的底表面可在第三方向D3上略低于第五金属互连40A的一上表面TS1与第六金属互连40B的一上表面TS2，但并不以此为限。此外，在一些实施例中，第二金属互连72的底部宽度(例如图1中所示的宽度W2)可大于第一金属互连40C的顶部宽度(例如图1中所示的宽度W1)，由此降低因为制作工艺变异而发生对位偏移时对第二金属互连72与第一金属互连40C之间电连接状况的负面影响，但并不以此为限。

在一些实施例中，第一金属互连40C、第五金属互连40A以及第六金属互连40B可分别被视为一接触洞导体(via conductor)而主要沿垂直方向(例如第三方向D3)延伸，而第二金属互连72、第三金属互连70A以及第四金属互连70B可分别被视为一沟槽导体(trenchconductor)而主要沿水平方向延伸。在一些实施例中，第一金属互连40C、第五金属互连40A以及第六金属互连40B可分别包括一阻障层41以及一金属层42，但并不以此为限。阻障层41可包括钛(Ti)、氮化钛(TiN)或其他适合的阻障材料，而金属层42可包括钨(W)、铝(Al)、钛铝合金(TiAl)或其他适合的金属材料。在一些实施例中，第二金属互连72、第三金属互连70A以及第四金属互连70B也可分别包括一阻障层(未绘示)以及设置于阻障层上的一金属层(未绘示)，而由于第三金属互连70A与第四金属互连70B分别设置在MTJ结构上且可利用阻障层避免金属层扩散对于MTJ结构的负面影响，故第二金属互连72、第三金属互连70A以及第四金属互连70B中的金属层可使用电阻率较低但可能有扩散疑虑的金属材料(例如铜)，但并不以此为限。相对地，由于第一金属互连40C、第五金属互连40A以及第六金属互连40B中的金属层42会直接接触MTJ结构，故金属层42并不适合以铜形成，而第二金属互连72的材料组成可因此不同于第一金属互连40C的材料组成。举例来说，上述的金属层42可为钨，且对应搭配的阻障层41可为钛、氮化钛或/及此两材料的叠层，而第二金属互连72中的金属层可为铜，且对应搭配的阻障层可为氮化钽(TaN)或其他适合的阻障材料。

在一些实施例中，基底10可包括半导体基底或非半导体基底，半导体基底可包括例如硅基底、硅锗半导体基底或硅覆绝缘(silicon-on-insulator，SOI)基底等，而非半导体基底可包括玻璃基底、塑胶基底或陶瓷基底等，但并不以此为限。举例来说，当基底10包括半导体基底时，可视需要于半导体基底上先形成多个硅基场效晶体管(未绘示)、覆盖硅基场效晶体管的介电层(例如图1中所示的介电层11与介电层21)以及金属互连22，然后再形成上述的第一金属互连40C、第五金属互连40A以及第六金属互连40B。在一些实施例中，第一金属互连40C、第五金属互连40A以及第六金属互连40B可分别与部分的金属互连22电连接，并可通过部分的金属互连22向下与上述的硅基场效晶体管电连接，但并不以此为限。在一些实施例中，各金属互连22也可被视为一沟槽导体而主要沿水平方向延伸。此外，在一些实施例中，基底10可包括第一区R1与第二区R2，其中第一区R1可被视为其上设置有MTJ结构的存储单元区，而位于相邻两个第一区R1之间的第二区R2则可被视为对应字符线的区域，故设置在第二区R2上且与第一金属互连40C电连接的金属互连22可包括一字符线WL，但并不以此为限。

在一些实施例中，半导体装置100可还包括一停止层23、一第一金属间介电(inter-metal dielectric，IMD)层30、一盖层61、一第二金属间介电层62、一超低介电常数(ultra low dielectric constant，ULK)介电层63以及一开口OP。第一金属间介电层30可设置在基底10上并位于介电层21上，而停止层23可设置在第一金属间介电层30与介电层21之间。盖层61可设置在第一磁性隧穿结结构50A、第二磁性隧穿结结构50B以及第一金属间介电层30上，而第二金属间介电层62可设置在盖层61上。开口OP可设置在第一金属互连40C上且在第三方向D3上贯穿第二金属间介电层62与盖层61，而第二金属互连72可设置在开口OP中。在一些实施例中，超低介电常数介电层63可设置在第二金属间介电层62上与开口OP中，而超低介电常数介电层63的至少一部分可在第一方向D1上位于第二金属互连72与第二金属间介电层62之间，但并不以此为限。在一些实施例中，第一金属间介电层30与停止层23可在水平方向上围绕第一金属互连40C、第五金属互连40A以及第六金属互连40B，盖层61可位于第一磁性隧穿结结构50A与第二磁性隧穿结结构50B的侧壁上，而第二金属间介电层62可在水平方向上围绕第三金属互连70A与第四金属互连70B的一部分，但并不以此为限。

在一些实施例中，第二金属互连72可在第三方向D3上贯穿开口OP中的超低介电常数介电层63，而第三金属互连70A与第四金属互连70B则可分别在第三方向D3上贯穿第一磁性隧穿结结构50A上的第二金属间介电层62与超低介电常数介电层63以及第二磁性隧穿结结构50B上的第二金属间介电层62与超低介电常数介电层63。此外，在一些实施例中，基底10可还包括一第三区R3，且半导体装置100可还包括一金属互连74设置在第三区R3上且与第三区R3上的金属互连22电连接，而第三区R3可被视为一逻辑区，但并不以此为限。在一些实施例中，金属互连74可包括一接触洞导体74A以及一沟槽导体74B彼此相连而形成双镶嵌结构，但并不以此为限。在一些实施例中，亦可视设计需要而使用单镶嵌或其他适合的结构形成在第三区R3上的金属互连74。

在一些实施例中，金属互连22的结构可与第二金属互连72的结构相似而包括一阻障层(未绘示)以及一金属层(未绘示)，但并不以此为限。介电层11、介电层21、第一金属间介电层30以及第二金属间介电层62可分别包括氧化硅、低介电常数介电材料或其他适合的介电材料，而超低介电常数介电层63可包括介电常数低于2.7的介电材料，例如苯并环丁烯(benzocyclclobutene，BCB)、HSQ(hydrogen silsesquioxane)、MSQ(methylsilesquioxane)、硅氧碳氢化物(SiOC-H)、多孔性介电材料或其他适合的介电材料。停止层23可包括氮掺杂碳化物层(nitrogen doped carbide，NDC)、氮化硅、氮碳化硅(siliconcarbon nitride，SiCN)或其他适合的绝缘材料，而盖层61可包括氮化硅或其他不同于第一金属间介电层30以及第二金属间介电层62的介电材料，由此可利用盖层61当作蚀刻停止层，但并不以此为限。

在一些实施例中，半导体装置100可包括多个金属互连40、多个磁性隧穿结结构50以及多个金属互连70。各磁性隧穿结结构50可分别与一个金属互连40以及一个金属互连70对应设置且电连接，其中两个相邻的磁性隧穿结结构50可分别被视为上述的第一磁性隧穿结结构50A与第二磁性隧穿结结构50B，两个金属互连40可分别被视为上述的第五金属互连40A与第六金属互连40B，而两个金属互连70可分别被视为上述的第三金属互连70A与第四金属互连70B。

在一些实施例中，各磁性隧穿结结构50可包括一第一电极51、一锁定层(pinnedlayer)52、一第一阻障层53、一自由层(free layer)54、一第二阻障层55以及一第二电极56在第三方向D3上依序堆叠设置，但并不以此为限。在一些实施例中，磁性隧穿结结构50也可视需要包括不同于上述材料层的叠层结构或/及还包括其他的材料层。在一些实施例中，第一电极51与第二电极56可包括金属材料例如钽Ta、铂(Pt)、钌(Ru)、上述材料的复合层或合金或其他适合的导电材料。锁定层52可包括一反铁磁(antiferromagnetic)层以及一参考层。反铁磁层可括反铁磁性材料，例如铁锰(FeMn)、铂锰(PtMn)、铱锰(IrMn)、氧化镍(NiO)、钴/铂(Co/Pt)复合层或其他适合的反铁磁性材料。自由层54以及锁定层52中的参考层可包括铁磁性材料，例如铁、钴、镍、钴铁(cobalt-iron，CoFe)合金、钴铁硼(cobalt-iron-boron，CoFeB)或其他适合的铁磁性材料。第一阻障层53以及第二阻障层55可包括绝缘材料，例如氧化镁(MgO)、氧化铝或其他适合的绝缘材料。在一些实施例中，上述磁性隧穿结结构50中的各材料层可用沉积制作工艺例如溅镀(sputtering)制作工艺形成，但并不以此为限。

请参阅图1与图2。图2所绘示为本发明一实施例的半导体装置的上视示意图。在一些实施例中，图2可被视为绘示了图1中所示的第一区R1与第二区R2的上视状况而未绘示第三区R3，但并不以此为限。如图2与图1所示，在一些实施例中，第二金属互连72可沿第一水平方向(例如第一方向D1)延伸，且第三金属互连70A与第四金属互连70B分别沿一第二水平方向(例如第二方向D2)延伸，且第一方向D1可大体上与第二方向D2正交，但并不以此为限。在一些实施例中，字符线WL可沿第二方向D2延伸而与金属互连70平行设置，且字符线WL可与多个互连结构CS对应设置，由此降低形成单一较大区域且较深的第二金属互连72对于相邻的金属互连70或/及磁性隧穿结结构50的负面影响，例如对应蚀刻沟槽时的负载效应(loading effect)等，但并不以此为限。因此，互连结构CS中的第二金属互连72的延伸方向可不同于金属互连70的延伸方向。在一些实施例中，第二金属互连72在第一方向D1上的长度大于第二金属互连72在第二方向D2上的长度，且金属互连70在第二方向D2上的长度大于金属互连70在第一方向D1上的长度。此外，在一些实施例中，第一金属互连40C在第一方向D1上的长度可小于第二金属互连72在第一方向D1上的长度，且第一金属互连40C在第一方向D1上的长度可与第一金属互连40C在第二方向D2上的长度大体上相等，但并不以此为限。

请参阅图3至图6以及图1。图3至图6所绘示为本发明一实施例的半导体装置的制作方法示意图，其中图4绘示了图3之后的状况示意图，图5绘示了图4之后的状况示意图，图6绘示了图5之后的状况示意图，而图1可被视为绘示了图6之后的状况示意图，但并不以此为限。如图1所示，本实施例的半导体装置100的制作方法可包括下列步骤。在基底10上形成第一磁性隧穿结结构50A、第二磁性隧穿结结构50B以及互连结构CS。互连结构CS在第一方向D1上位于第一磁性隧穿结结构50A与第二磁性隧穿结结构50B之间。互连结构CS包括第一金属互连40C以及第二金属互连72。第二金属互连72设置在第一金属互连40C上且接触第一金属互连40C。第二金属互连72的材料组成不同于第一金属互连40C的材料组成。此外，还可在基底10上形成第三金属互连70A与第四金属互连70B。第三金属互连70A设置在第一磁性隧穿结结构50A上且接触第一磁性隧穿结结构50A。第四金属互连70B设置在第二磁性隧穿结结构50B上且接触第二磁性隧穿结结构50B。第二金属互连72沿第一方向D1延伸，且第三金属互连70A与第四金属互连70B分别沿第二方向D2延伸。

进一步说明，本实施例的半导体装置的制作方法可包括但并不限于下列步骤。首先，如图3所示，在基底10上形成介电层11、介电层21、金属互连22、停止层23、第一金属间介电层30、金属互连40、第一金属互连40C、磁性隧穿结结构50以及盖层61。在一些实施例中，可利用蚀刻制作工艺对磁性隧穿结结构50中所需的材料层进行图案化而形成磁性隧穿结结构50，且此蚀刻制作工艺可包括反应性离子蚀刻(reactive ion etching，RIE)制作工艺或/及离子束蚀刻(ion beam etching，IBE)制作工艺，但并不以此为限。由于离子束蚀刻制作工艺的特性，部分的第一金属间介电层30可在形成磁性隧穿结结构50的制作工艺中被移除而使得剩余的第一金属间介电层30的上表面可包括一凹陷表面，例如一下凹的弧形表面。在一些实施例中，第一金属互连40C、第五金属互连40A以及第六金属互连40B可由相同的材料以及制作工艺一并形成，位于第五金属互连40A与第六金属互连40B之间的第一金属间介电层30会受到第一金属互连40C的影响而具有相对较高的上表面，故位于第五金属互连40A与第六金属互连40B之间的第一金属间介电层30的上表面可高于其他区域上的第一金属间介电层30(例如第三区R3上的第一金属间介电层30)的凹陷表面，但并不以此为限。此外，盖层61可共形地(conformally)形成在第一金属间介电层30、磁性隧穿结结构50以及第一金属互连40C上。

然后，如图4所示，可在盖层61上形成第二金属间介电层62。在一些实施例中，可对第二金属间介电层62进行回蚀刻(etching back)制作工艺以减少第二金属间介电层62的厚度，但并不以此为限。之后，如图5所示，可移除部分的第二金属间介电层62以及盖层61而形成开口OP，且开口OP暴露出第一金属互连40C。在一些实施例中，第一金属互连40C的一部分会被形成开口OP的制作工艺(例如蚀刻制作工艺)移除而使得第一金属互连40C的上表面TS3在第三方向D3上略低于第五金属互连40A的上表面TS1与第六金属互连40B的上表面TS2。此外，还可将第三区R3上的第二金属间介电层62以及盖层61移除而暴露出第三区R3上第一金属间介电层30。然后，如图6所示，形成超低介电常数介电层63，而超低介电常数介电层63可形成在开口OP中、第二金属间介电层62上以及第三区R3上的第一金属间介电层30上。

在一些实施例中，可对超低介电常数介电层63进行回蚀刻制作工艺以减少超低介电常数介电层63的厚度，但并不以此为限。此外，受到磁性隧穿结结构50的形状影响，超低介电常数介电层63的表面较不易平整，然而，相对于未形成第一金属互连40C的状况，超低介电常数介电层63的表面高度差已可通过第一金属互连40C的设置而获得改善。举例来说，在未形成第一金属互连40C的状况下，对应第二区R2的开口的底面会与第三区R3上的第一金属间介电层30的表面在第三方向D3上具有相似的高度，而此状况会造成后续形成超低介电常数介电层63的表面受到影响而具有较大的表面高度差。

然后，如图6与图1所示，可形成金属互连70、第二金属互连72以及金属互连74。在一些实施例中，金属互连70、第二金属互连72以及金属互连74可用相同的材料以及相同的制作工艺一并形成，但并不以此为限。举例来说，可先形成对应第二金属互连72、第三金属互连70A以及第四金属互连70B的沟槽，例如贯穿第一金属互连40C上的超低介电常数介电层63的沟槽以及贯穿磁性隧穿结结构50上的超低介电常数介电层63、第二金属间介电层62以及盖层61的沟槽。然后，再于上述沟槽中填入对应的金属材料，并对此金属材料进行化学机械研磨制作工艺以移除部分的金属材料而形成第二金属互连72、第三金属互连70A以及第四金属互连70B。在上述的化学机械研磨制作工艺中，超低介电常数介电层63的表面平整度会影响化学机械研磨制作工艺的进行，例如当超低介电常数介电层63的表面高度差过大时可能造成在超低介电常数介电层63的金属材料残留而导致在设计上需彼此电性分离的第二金属互连72与金属互连70之间发生电连接的状况。因此，通过第一金属互连40C以及第二金属互连72形成在两个磁性隧穿结结构50之间的互连结构CS可缩小超低介电常数介电层63的表面高度差，进而达到提高半导体装置制造良率的效果。

综上所述，在本发明的半导体装置中，可利用第一金属互连与第二金属互连形成在两个磁性隧穿结结构之间的互连结构，由此改善因为磁性隧穿结结构之间的距离过近而导致互连结构与磁性隧穿结结构之间发生电连接等问题，进而可提高半导体装置的制造良率。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。

Claims (20)

1.一种半导体装置，包括：

基底；

第一磁性隧穿结结构，设置在该基底上；

第二磁性隧穿结结构，设置在该基底上；以及

互连结构，设置在该基底上且在第一水平方向上位于该第一磁性隧穿结结构与该第二磁性隧穿结结构之间，其中该互连结构包括：

第一金属互连；以及

第二金属互连，设置在该第一金属互连上且接触该第一金属互连，其中该第二金属互连的材料组成不同于该第一金属互连的材料组成。

2.如权利要求1所述的半导体装置，还包括：

第三金属互连，设置在该第一磁性隧穿结结构上且接触该第一磁性隧穿结结构；以及

第四金属互连，设置在该第二磁性隧穿结结构上且接触该第二磁性隧穿结结构，其中该第二金属互连的该材料组成、该第三金属互连的材料组成以及该第四金属互连的材料组成彼此相同。

3.如权利要求2所述的半导体装置，其中该第二金属互连沿该第一水平方向延伸，且该第三金属互连与该第四金属互连分别沿第二水平方向延伸。

4.如权利要求3所述的半导体装置，其中该第一水平方向与该第二水平方向正交。

5.如权利要求1所述的半导体装置，还包括：

第五金属互连，设置在该第一磁性隧穿结结构之下且接触该第一磁性隧穿结结构；以及

第六金属互连，设置在该第二磁性隧穿结结构之下且接触该第二磁性隧穿结结构，其中该第一金属互连在该第一水平方向上位于该第五金属互连与该第六金属互连之间。

6.如权利要求5所述的半导体装置，其中该第一金属互连的底表面、该第五金属互连的底表面以及该第六金属互连的底表面共平面。

7.如权利要求5所述的半导体装置，其中该第一金属互连的上表面在该基底的厚度方向上低于该第五金属互连的上表面与该第六金属互连的上表面。

8.如权利要求5所述的半导体装置，其中该第一金属互连的该材料组成与该第五金属互连的材料组成以及该第六金属互连的材料组成相同。

9.如权利要求1所述的半导体装置，还包括：

第一金属间介电层，设置在该基底上，其中该第一金属间介电层围绕该第一金属互连；

盖层，设置在该第一磁性隧穿结结构、该第二磁性隧穿结结构以及该第一金属间介电层上；

第二金属间介电层，设置在该盖层上；以及

开口，在该第一金属互连上且贯穿该第二金属间介电层与该盖层，其中该第二金属互连设置在该开口中。

10.如权利要求9所述的半导体装置，还包括：

超低介电常数介电层，设置在该第二金属间介电层上与该开口中，其中该超低介电常数介电层的至少一部分在该第一水平方向上位于该第二金属互连与该第二金属间介电层之间。

11.一种半导体装置，包括：

基底；

第一磁性隧穿结结构，设置在该基底上；

第二磁性隧穿结结构，设置在该基底上；

互连结构，设置在该基底上且在第一水平方向上位于该第一磁性隧穿结结构与该第二磁性隧穿结结构之间，其中该互连结构包括：

第一金属互连；以及

第二金属互连，设置在该第一金属互连上且接触该第一金属互连；

第三金属互连，设置在该第一磁性隧穿结结构上且接触该第一磁性隧穿结结构；以及

第四金属互连，设置在该第二磁性隧穿结结构上且接触该第二磁性隧穿结结构，其中该第二金属互连沿该第一水平方向延伸，且该第三金属互连与该第四金属互连分别沿第二水平方向延伸。

12.如权利要求11所述的半导体装置，其中该第一水平方向与该第二水平方向正交。

13.如权利要求11所述的半导体装置，其中该第二金属互连的材料组成、该第三金属互连的材料组成以及该第四金属互连的材料组成彼此相同。

14.如权利要求11所述的半导体装置，还包括：

第五金属互连，设置在该第一磁性隧穿结结构之下且接触该第一磁性隧穿结结构；以及

第六金属互连，设置在该第二磁性隧穿结结构之下且接触该第二磁性隧穿结结构，其中该第一金属互连在该第一水平方向上位于该第五金属互连与该第六金属互连之间。

15.如权利要求14所述的半导体装置，其中该第一金属互连的底表面、该第五金属互连的底表面以及该第六金属互连的底表面共平面。

16.如权利要求14所述的半导体装置，其中该第一金属互连的一上表面在该基底的厚度方向上低于该第五金属互连的上表面与该第六金属互连的一上表面。

17.如权利要求14所述的半导体装置，其中该第一金属互连的材料组成、该第五金属互连的材料组成以及该第六金属互连的材料组成彼此相同。

18.如权利要求11所述的半导体装置，还包括：

第一金属间介电层，设置在该基底上，其中该第一金属间介电层围绕该第一金属互连；

盖层，设置在该第一磁性隧穿结结构、该第二磁性隧穿结结构以及该第一金属间介电层上；

第二金属间介电层，设置在该盖层上；以及

开口，在该第一金属互连上且贯穿该第二金属间介电层与该盖层，其中该第二金属互连设置在该开口中。

19.如权利要求18所述的半导体装置，还包括：

超低介电常数介电层，设置在该第二金属间介电层上与该开口中，其中该超低介电常数介电层的至少一部分在该第一水平方向上位于该第二金属互连与该第二金属间介电层之间。

20.如权利要求11所述的半导体装置，其中该第二金属互连的材料组成不同于该第一金属互连的材料组成，且该第二金属互连的底部宽度大于该第一金属互连的顶部宽度。

Images