DE102010037339A1 - Durchsubstratmerkmale in Halbleitersubstraten - Google Patents

Durchsubstratmerkmale in Halbleitersubstraten Download PDF

Info

Publication number
DE102010037339A1
DE102010037339A1 DE102010037339A DE102010037339A DE102010037339A1 DE 102010037339 A1 DE102010037339 A1 DE 102010037339A1 DE 102010037339 A DE102010037339 A DE 102010037339A DE 102010037339 A DE102010037339 A DE 102010037339A DE 102010037339 A1 DE102010037339 A1 DE 102010037339A1
Authority
DE
Germany
Prior art keywords
substrate
substrate opening
opening
coil
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010037339A
Other languages
English (en)
Inventor
Rainer Leuschner
Gunther Mackh
Uwe Seidel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102010037339A1 publication Critical patent/DE102010037339A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06527Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Es werden Durchsubstratmerkmale in Halbleitersubstraten beschrieben. Bei einer Ausführungsform enthält das Halbleiterbauelement ein in einem ersten Gebiet (20) eines Halbleitersubstrats angeordnetes Durchsubstratvia (70). Eine Durchsubstratleiterspule (50) ist in einem zweiten Gebiet (10) des Halbleitersubstrats angeordnet.

Description

  • Die vorliegende Erfindung betrifft allgemein Durchsubstratmerkmale und insbesondere Durchsubstratmerkmale in Halbleitersubstraten.
  • Halbleiterbauelemente werden in vielen Elektronik- und anderen Anwendungen verwendet. Halbleiterbauelemente weisen integrierte Schaltungen auf, die auf Halbleiterwafern ausgebildet werden, indem über den Halbleiterwafern viele Arten von Dünnfilmen aus Material abgeschieden und die Dünnfilme aus Material strukturiert werden, um die integrierten Schaltungen auszubilden.
  • Es besteht ein Bedarf in der Halbleiterbauelementtechnologie nach der Integrierung von vielen verschiedenen Funktionen auf einem einzelnen Chip, zum Beispiel Herstellen verschiedener Arten von aktiven und passiven Bauelementen auf dem gleichen Die. Durch eine derartige Integration kommt es jedoch zu zusätzlichen Herausforderungen, die überwunden werden müssen. Beispielsweise erfordern herkömmliche Strukturen große Flächeninhalte oder besitzen eine schlechte elektrische Qualität. Für eine aggressive Integration ist es essentiell, einen niedrigen Flächeninhalt zusammen mit einem hohen Qualitätsfaktor zu haben. Weiterhin erfordern herkömmliche Prozesse eine separate Ausbildung der Induktionsspule, was die Prozesskosten erhöht.
  • Bei einem Aspekt liefert die vorliegende Erfindung eine Struktur und ein Verfahren zum Ausbilden von Induktionsspulen mit hoher Induktivität und niedrigem spezifischem Widerstand ohne signifikante Erhöhung der Produktionskosten.
  • Ausführungsformen der Erfindung enthalten Durchsubstratspulen und/oder Durchsubstratöffnungen, ein Schnittgebiet bildend.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung weist ein Halbleiterbauelement ein in einem ersten Gebiet eines Halbleitersubstrats angeordnetes Durchsubstratvia und eine in einem zweiten Gebiet des Halbleitersubstrats angeordnete Durchsubstratleiterspule auf.
  • In einer Ausgestaltung kann die Durchsubstratleiterspule um ein zentrales Gebiet herum ausgebildet sein; und das zentrale Gebiet kann ein von dem Halbleitersubstrat verschiedenes Material aufweisen.
  • In noch einer Ausgestaltung kann das zentrale Gebiet ein magnetisches Material aufweisen.
  • In noch einer Ausgestaltung kann die Durchsubstratleiterspule um ein zentrales Gebiet herum ausgebildet sein und das zentrale Gebiet kann einen Hohlraum aufweisen.
  • In noch einer Ausgestaltung kann die Durchsubstratleiterspule ein innerhalb einer Durchsubstratöffnung angeordnetes leitendes Material aufweisen, wobei das leitende Material durch eine isolierende Auskleidung von dem Substrat isoliert sein kann.
  • In noch einer Ausgestaltung kann das leitende Material ein unmagnetisches metallisches Material aufweisen.
  • In noch einer Ausgestaltung kann die Durchsubstratleiterspule eine spiralförmige Spule aufweisen.
  • In noch einer Ausgestaltung kann die Durchsubstratleiterspule eine konzentrische Spule aufweisen.
  • In noch einer Ausgestaltung kann die Durchsubstratleiterspule eine Induktionsspule bilden.
  • In noch einer Ausgestaltung kann das Halbleiterbauelement ferner aufweisen eine im ersten Gebiet angeordnete Durchsubstratleiterspule, wobei die Durchsubstratleiterspule induktiv an die Durchsubstratleiterspule gekoppelt ist.
  • In verschiedenen Ausführungsformen wird ein Verfahren zum Ausbilden eines Halbleiterbauelements bereitgestellt. Das Verfahren kann aufweisen ein Ausbilden einer ersten Durchsubstratöffnung; ein Auskleiden der ersten Durchsubstratöffnung mit einem Isoliermaterial und ein Ausbilden einer Spule für eine Induktionsspule durch Füllen der ersten Durchsubstratöffnung mindestens teilweise mit einem leitenden Material.
  • In einer Ausgestaltung kann das Verfahren ferner aufweisen das Ausbilden einer zweiten Durchsubstratöffnung in einem zentralen Gebiet, wobei die erste Durchsubstratöffnung um das zentrale Gebiet herum ausgebildet ist.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen das Füllen der zweiten Durchsubstratöffnung mit einem magnetischen Material.
  • In noch einer Ausgestaltung kann die erste Durchsubstratöffnung eine Öffnung für eine spiralförmige Spule aufweisen.
  • In noch einer Ausgestaltung kann die erste Durchsubstratöffnung eine Öffnung für eine konzentrische Spule aufweisen.
  • In verschiedenen Ausführungsformen wird ein Verfahren zum Ausbilden eines Halbleiterbauelements bereitgestellt. Das Verfahren kann aufweisen ein gleichzeitiges Ausbilden einer ersten Durchsubstratöffnung und einer zweiten Durchsubstratöffnung in einem Halbleitersubstrat, wobei die zweite Durchsubstratöffnung um ein erstes Halbleiterdiegebiet des Halbleitersubstrats herum ausgebildet wird; ein gleichzeitiges Auskleiden der ersten Durchsubstratöffnung und der zweiten Durchsubstratöffnung mit einem Isoliermaterial; ein Ausbilden eines Durchsubstratvia durch Füllen der ersten Durchsubstratöffnung mindestens teilweise mit einem leitenden Material und ein Verlängern der zweiten Durchsubstratöffnung, so dass ein erster Halbleiterdie von einem verbleibenden Abschnitt des Halbleitersubstrats getrennt wird.
  • In einer Ausgestaltung kann das Verfahren ferner aufweisen das Ausbilden von Abstandshaltern auf der ersten Durchsubstratöffnung und der zweiten Durchsubstratöffnung durch Ätzen des isolierenden Materials vor dem Füllen der ersten Durchsubstratöffnung.
  • In noch einer Ausgestaltung kann das gleichzeitige Ausbilden einer ersten Durchsubstratöffnung und einer zweiten Durchsubstratöffnung das Ätzen des Halbleitersubstrats von einer hinteren Oberfläche in einem gemeinsamen Ätzschritt aufweisen, wobei die hintere Oberfläche sich gegenüber der vorderen Oberfläche mit den aktiven Bauelementen befindet.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen ein Ausbilden einer dritten Durchsubstratöffnung und einer vierten Durchsubstratöffnung, wobei die dritte Durchsubstratöffnung und die vierte Durchsubstratöffnung gleichzeitig mit der ersten Durchsubstratöffnung und der zweiten Durchsubstratöffnung ausgebildet werden; ein Auskleiden der dritten Durchsubstratöffnung und der vierten Durchsubstratöffnung mit dem isolierenden Material; und ein Füllen der dritten Durchsubstratöffnung mindestens teilweise mit einem leitenden Material.
  • In noch einer Ausgestaltung kann die dritte Durchsubstratöffnung um ein zentrales Gebiet herum ausgebildet werden, wobei die vierte Durchsubstratöffnung in dem zentralen Gebiet angeordnet sein kann.
  • In noch einer Ausgestaltung kann das Füllen der dritten Durchsubstratöffnung eine Spule für eine Induktionsspule bilden.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen das Füllen der vierten Durchsubstratöffnung mit einem magnetischen Material.
  • In verschiedenen Ausführungsformen wird ein Verfahren zum Ausbilden eines Halbleiterbauelements bereitgestellt. Das Verfahren kann aufweisen ein gleichzeitiges Ausbilden einer ersten Durchsubstratöffnung, einer zweiten Durchsubstratöffnung und einer dritten Durchsubstratöffnung, wobei die erste Durchsubstratöffnung mindestens teilweise um die zweite Durchsubstratöffnung herum angeordnet ist; ein gleichzeitiges Auskleiden der ersten Durchsubstratöffnung, der zweiten Durchsubstratöffnung und der dritten Durchsubstratöffnung mit einem isolierenden Material und ein gleichzeitiges Füllen der ersten Durchsubstratöffnung und der dritten Durchsubstratöffnung mindestens teilweise mit einem leitenden Material, wodurch eine Induktionsspule und ein Durchsubstratvia ausgebildet werden.
  • In einer Ausgestaltung kann das Verfahren ferner aufweisen das Füllen der zweiten Durchsubstratöffnung mit einem magnetischen Material.
  • In noch einer Ausgestaltung kann das leitende Material ein unmagnetisches metallisches Material aufweisen.
  • In noch einer Ausgestaltung kann das Verfahren ferner aufweisen ein Ausbilden einer vierten Durchsubstratöffnung in dem Halbleitersubstrat gleichzeitig mit der ersten Durchsubstratöffnung, der zweiten Durchsubstratöffnung und der dritten Durchsubstratöffnung, wobei die vierte Durchsubstratöffnung um ein erstes Halbleiterdiegebiet herum ausgebildet wird, das die erste Durchsubstratöffnung, die zweite Durchsubstratöffnung und die dritte Durchsubstratöffnung aufweist; ein Auskleiden der vierten Durchsubstratöffnung mit einem isolierenden Material; und ein Verlängern der vierten Durchsubstratöffnung, so dass ein erster Halbleiterdie von einem verbleibenden Abschnitt des Halbleitersubstrats getrennt wird.
  • In einer Ausgestaltung kann das Verfahren ferner aufweisen das Ausbilden von Abstandshaltern auf der ersten Durchsubstratöffnung, der zweiten Durchsubstratöffnung und der dritten Durchsubstratöffnung durch Ätzen des isolierenden Materials vor dem Füllen der ersten Durchsubstratöffnung und der dritten Durchsubstratöffnung.
  • Das Obengesagte hat die Merkmale einer Ausführungsform der vorliegenden Erfindung recht allgemein umrissen, damit die ausführliche Beschreibung der Erfindung, die folgt, besser verstanden werden möge. Zusätzliche Merkmale und Vorteile von Ausführungsformen der Erfindung ergeben sich im Folgenden, die den Gegenstand der Ansprüche der Erfindung bilden. Der Fachmann versteht, dass die Konzeption und spezifischen Ausführungsformen, die offenbart sind, ohne weiteres als Basis zum Modifizieren oder Entwerfen anderer Strukturen oder Prozesse zum Ausführen der gleichen Zwecke der vorliegenden Erfindung genutzt werden können. Der Fachmann sollte außerdem realisieren, dass solche äquivalenten Konstruktionen nicht von dem Gedanken und Schutzbereich der Erfindung, wie in den beigefügten Ansprüchen dargelegt, abweichen.
  • Für ein umfassenderes Verständnis der vorliegenden Erfindung und der Vorteile davon wird nun auf die folgenden Beschreibungen in Verbindung mit den beiliegenden Zeichnungen Bezug genommen.
  • Es zeigen
  • 1 eine Perspektivansicht einer Durchsubstratspule (TS – Through Substrate) mit einem Hohlraum zusammen mit einem Durchsubstratviakontakt (TSV – Through Substrate Via) und einem TS-Schnittgraben gemäß einer Ausführungsform der Erfindung;
  • 2, die die 2a und 2b enthält, eine Perspektivansicht von Durchsubstratspulen gemäß einer Ausführungsform der Erfindung;
  • 3, die die 3a und 3b enthält, eine Draufsicht auf eine Durchsubstratspule gemäß einer Ausführungsform der Erfindung;
  • 4, die die 4a bis 4k enthält, ein Halbleiterbauelement, das eine Durchsubstratspule während verschiedener Fabrikationsstadien aufweist, gemäß einer Ausführungsform der Erfindung, wobei die 4a bis 4b und 4d bis 4k Querschnittsansichten darstellen und 4c eine Draufsicht darstellt; und;
  • 5, die die 5a bis 5c enthält, eine Transformatorspule gemäß einer Ausführungsform der Erfindung, wobei 5a eine Perspektivansicht darstellt und wobei 5b und 5c Draufsichten auf die Transformatoreinrichtung darstellen.
  • Entsprechende Zahlen und Symbole in den verschiedenen Figuren beziehen sich allgemein auf entsprechende Teile, sofern nicht etwas anderes angegeben ist. Die Figuren wurden gezeichnet, um die relevanten Aspekte der Ausführungsformen klar darzustellen, und sind nicht notwendigerweise maßstabsgetreu gezeichnet.
  • Das Herstellen und Verwenden von verschiedenen Ausführungsformen werden unten ausführlich erläutert. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfindungsgemäße Konzepte liefert, die in einer großen Vielfalt von spezifischen Kontexten verkörpert werden können. Die erörterten spezifischen Ausführungsformen sind lediglich veranschaulichend für spezifische Wege zum Herstellen und Verwenden der Erfindung und beschränken nicht den Schutzbereich der Erfindung.
  • Die vorliegende Erfindung wird bezüglich verschiedener Ausführungsformen in einem spezifischen Kontext beschrieben, nämlich Durchsubstratvias, Induktionsspulen und Sägeöffnungen, unter Verwendung der gemeinsamen Prozessschritte ausgebildet. Die Erfindung kann jedoch auch auf andere, hier nicht erörterte Durchsubstratmerkmale angewendet werden.
  • Eine strukturelle Ausführungsform der Erfindung wird zuerst unter Verwendung von 1 beschrieben. Weitere strukturelle Ausführungsformen werden bezüglich der 2, 3 und 5 beschrieben. Ein Verfahren zur Fabrikation des Halbleiterbauelements wird anhand von 4 beschrieben.
  • 1 veranschaulicht eine strukturelle Ausführungsform eines Halbleiterbauelements, das eine Durchsubstratspule 50 mit einem Hohlraum 60 aufweist, in einem Spiralspulengebiet 10 angeordnet, ein Durchsubstratvia 70, in einem Kontaktgebiet 20 angeordnet, und eine Durchsubstratöffnung 80, einen Schnittgraben 40 bildend, in einem Schnittgebiet 30 eines Substrats 100 angeordnet.
  • Die Durchsubstratspule 50 ist innerhalb des Substrats 100 angeordnet: die Durchsubstratspule 50 ist in einer Durchsubstratöffnung ausgebildet, die ganz oder teilweise mit einem leitenden Füllmaterial 190 gefüllt und mit einer isolierenden dielektrischen Auskleidung ausgekleidet ist (z. B. Seitenwanddielektrikumsschicht 160). Die Seitenwanddielektrikumsschicht 160 isoliert das leitende Füllmaterial 190 gegenüber dem Substrat 100. Bei verschiedenen Ausführungsformen kann die Durchsubstratspule 50 mehr als einen Durchsubstratring 4749 aufweisen. Die tiefe Durchsubstratspule 50 weist einen niedrigeren Widerstand als innerhalb von Metallisierungsebenen angeordnete Metallleitungen auf. Die Verwendung der Durchsubstratspule 50 als die Induktionsspule verbessert folglich den Qualitätsfaktor (Q) der Induktionsspule, der umgekehrt proportional zu dem Gesamtwiderstand der Induktionsspule ist.
  • Bei verschiedenen Ausführungsformen sind die Durchsubstratringe 4749 durch die Vorderseitenmetallisierung aneinander gekoppelt. Alternativ sind bei einigen Ausführungsformen die Durchsubstratringe 4749 durch eine Rückseitenmetallisierung aneinander gekoppelt, z. B. durch eine Rückseitenumverdrahtungsschicht.
  • Bei einer Ausführungsform ist ein Hohlraum 60 in dem zentralen Kern der Durchsubstratspule 50 angeordnet, wobei der Hohlraum als eine Durchsubstratöffnung angeordnet ist. Der Durchmesser des Hohlraums 60 ist größer als der Durchmesser für das Durchsubstratvia 70 in einer Ausführungsform. Bei verschiedenen Ausführungsformen ist der Hohlraum 60 um mindestens einen Faktor von Zwei breiter als das Durchsubstratvia 70.
  • Bei verschiedenen Ausführungsformen kann die Durchsubstratspule 50 als ein diskretes Bauelement oder als ein einzelner integrierter Chip, der andere Schaltungsanordnungen aufweist, ausgebildet sein.
  • 1 zeigt auch ein Durchsubstratvia 70, das die Vorderseitenmetallisierung mit der Rückseitenschaltungsanordnung koppelt.
  • Eine einen Schnittgraben 40 bildende Durchsubstratöffnung 80 ist in einem Schnittgebiet 30 angeordnet. Bei einem typischen Prozess werden in der Regel Dutzende oder Hunderte von Chips auf einem einzelnen Halbleiterwafer hergestellt. Die individuellen Dies werden vereinzelt, indem die integrierten Schaltungen entlang einer Ritzlinie innerhalb eines als der Schnittgraben (oder Trennschleifkanal oder Trennschleifstraße) bezeichneten Bereichs gesägt werden. Entweder während oder nach der Sägeoperation entstehende Risse können sich in dem Die ausbreiten, was zu dem Ausfall des Die/Chips führt. Folglich werden zu dem Die spezielle Schutzstrukturen hinzugefügt, um die Rissausbreitung zu verhindern. Dies verbraucht einen großen Flächeninhalt des Substrats (sowohl auf dem Schnittgraben und dem zusätzlichen Gebiet um die Diegrenze) herum, um diese Schutzstrukturen aufzunehmen sowie Fehler während des mechanischen Sägeprozesses zu berücksichtigen.
  • Im Gegensatz zu herkömmlichen Systemen ist die Breite des Schnittgrabens 40 bei verschiedenen Ausführungsformen viel kleiner, weil das Seitenverhältnis der Durchsubstratöffnung 80 groß ist, und zwar aufgrund der Tatsache, dass sie zusammen mit dem Durchsubstratvia 70 ausgebildet wird anstatt eines mechanischen Säge-/Trennschleifprozesses, der eine größere Oberflächenbreite erfordert. Weiterhin reduziert das reduzierte mechanische Sägen vorteilhafterweise die Ausbildung von Rissen während des Trennschleifprozesses bzw. verhindert dies.
  • Vorteilhafterweise ermöglichen Ausführungsformen der Erfindung eine höhere Siliziumeffizienz aufgrund kleinerer Schnittgrabenbreiten als andere herkömmliche Schnittgräben und auch aufgrund der Verwendung von nicht-rechteckigen Chiplayouts (z. B. für Spulen). Weiterhin werden Einsparungen bei der Siliziumgrundfläche aufgrund einer optimierten Verlegung der Wafervorderseitenschaltungsanordnung erzielt, indem eine durch TSVs ermöglichte Rückseitenschaltungsanordnung verwendet wird. Bei verschiedenen Ausführungsformen können direkt über den Spulen angeordnete Metallisierungsschichten andere Bauelemente (z. B. MIMs, Widerstände, Fuses und Pads) enthalten, was weitere Einsparungen bei der Siliziumbodenfläche ermöglicht.
  • 2 zeigt Perspektivansichten von weiteren strukturellen Ausführungsformen, wobei 2a eine Ausführungsform mit einem mit einer Durchsubstratöffnung ausgebildeten Schnittgraben veranschaulicht und wobei 2b eine spiralförmige Induktionsspule mit einem magnetischen zentralen Kern in einer weiteren Ausführungsform veranschaulicht.
  • 2a veranschaulicht einen innerhalb der Metallisierungsschichten über einem Substrat 100 ausgebildete spiralförmige Induktionsspule 41. Die herkömmliche spiralförmige Induktionsspule 41 wird in der Regel unter Verwendung eines Damascene-Prozesses ausgebildet und wird innerhalb einer einzelnen Metallebene angeordnet.
  • 2a veranschaulicht ein Halbleitersubstrat, das ein erstes Durchsubstratvia 70a und ein zweites Durchsubstratvia 70b und eine Durchsubstratöffnung 80 aufweist, wodurch ein Schnittgraben 40 gebildet wird. Bei dieser Ausführungsform wird eine Durchsubstratöffnung 80 zum Ausbilden des Schnittgrabens 40 verwendet, und sie nutzt somit alle die Vorteile, die oben bezüglich des Ausbildens von Schnittgrabengebieten erörtert sind, die auf dem Substrat 100 weniger Flächeninhalt brauchen.
  • 2b veranschaulicht eine Ausführungsform, wobei der zentrale Kern der Durchsubstratspule 50 mit einem magnetischen Material 61 von hoher Permeabilität gefüllt ist. Das magnetische Material 61 kann ein ferromagnetisches oder ferrimagnetisches Material enthalten, einschließlich MnZn-Ferrit, NiZn-Ferrit, NiFe-Ferrit, NiCuZn-Legierung, mu-Metalle, Eisen, Nickel und Kombinationen davon. Die hohe Permeabilität des magnetischen Kerns bewirkt, dass die Magnetfeldlinien in dem Kernmaterial konzentriert werden. Die Verwendung des magnetischen Kerns vergrößert die Induktanz der spiralförmigen Induktionsspule in verschiedenen Ausführungsformen um ein Vielfaches. Die vergrößerte Induktanz trägt dazu bei, den Qualitätsfaktor zu verbessern, der direkt von der Induktanz abhängt.
  • Bei verschiedenen Ausführungsformen kann die Durchsubstratspule 50 entweder von der Wafervorderseite (z. B. durch Kontaktpads 45) oder von der Waferrückseite (durch ein Durchsubstratvia gekoppelte Rückseitenpads) kontaktiert werden. Die dargestellte Ausführungsform zeigt einen Vorderseitenkontakt zu der Durchsubstratspule 50 unter Verwendung von Kontaktpads 45.
  • 3, die die 3a und 3b enthält, veranschaulicht eine Draufsicht auf die Durchsubstratspule 50. Bei einer Ausführungsform werden Durchsubstratspulen 50 als konzentrische Ringe (3a) ausgebildet, beispielsweise durch Zwischenverbindungsmerkmale 51 gekoppelt, wobei bei einer anderen Ausführungsform die spiralförmigen Leiterspulen als eine spiralförmige Spule ausgebildet sind (3b). Weiterhin kann bei verschiedenen Ausführungsformen eine beliebige geeignete Konfiguration der spiralförmigen Spulen verwendet werden.
  • 4, die die 4a bis 4k enthält, veranschaulicht ein Halbleiterbauelement, das eine Durchsubstratspule während verschiedenen Verarbeitungsstadien aufweist, gemäß einer Ausführungsform der Erfindung, wobei 4a bis 4b und 4d bis 4k Querschnittsansichten darstellen und 4c eine Draufsicht darstellt.
  • Nunmehr unter Bezugnahme auf 4a ist das Halbleiterbauelement nach einer Back-end-Verarbeitung dargestellt. Ein aktives Gebiet 1, ein Spiralspulengebiet 10, ein Kontaktgebiet 20 und ein Schnittgrabengebiet 30 sind in einem Substrat dargestellt. Jedes Gebiet stellt eine während der Verarbeitung aufzubauende entsprechende Bauelementstruktur dar. Bei verschiedenen Ausführungsformen werden bei diesem Stadium in dem Prozess die Front-end-Prozesse abgeschlossen und aktive Bauelemente in dem aktiven Gebiet 1 hergestellt. Die Bauelementgebiete werden nahe einer oberen Oberfläche eines Substrats 100 ausgebildet.
  • Die Bauelementgebiete oder aktiven Schaltungsanordnungen können Transistoren, Widerstände, Kondensatoren, Induktionsspulen oder andere zum Ausbilden von integrierten Schaltungen verwendete Komponenten enthalten. Beispielsweise werden aktive Bereiche, die Transistoren (z. B. CMOS-Transistoren) enthalten, getrennt voneinander durch Isolationsgebiete, z. B. eine flache Grabenisolation, ausgebildet.
  • Als nächstes wird eine Metallisierung über den Bauelementgebieten ausgebildet, um die Bauelementgebiete elektrisch zu kontaktieren und zusammenzuschalten. Die Metallisierung und die aktive Schaltungsanordnung bilden zusammen eine fertiggestellte funktionale integrierte Schaltung. Mit anderen Worten können die elektrischen Funktionen des Chips durch die zusammengeschaltete aktive Schaltungsanordnung ausgeführt werden. Bei Logikbauelementen kann die Metallisierung viele Schichten, z. B. neun oder mehr, aus Kupfer enthalten. Bei Speicherbauelementen wie etwa DRAMs kann die Anzahl von Metallebenen kleiner sein, und es kann sich um Aluminium handeln.
  • Die während der Front-end-Verarbeitung ausgebildeten Komponenten werden durch eine Back-end-of-Line-Verarbeitung (BEOL) zusammengeschaltet. Während dieses Prozesses werden zu dem Halbleiterbody Kontakte hergestellt und unter Verwendung von Metallleitungen und Vias zusammengeschaltet. Wie oben erörtert, enthalten moderne integrierte Schaltungen viele Schichten aus vertikal gestapelten Metallleitungen und Vias (Mehrebenenmetallisierung), die die verschiedenen Komponenten im Chip zusammenschalten. In 4a ist nur die erste Metallebene über dem Substrat 100 dargestellt. In diesem Stadium der Verarbeitung sind auch die Back-end-Prozesse abgeschlossen und somit sind alle die aktiven Bauelement verbindende Metallisierungsebenen hergestellt.
  • Unter Bezugnahme auf 4a werden eine erste Metallisierungsisolierschicht 120, eine zweite Metallisierungsisolierschicht 140 und eine dritte Metallisierungsisolierschicht 150 über einem Substrat 100 ausgebildet. Jede der ersten Metallisierungsisolierschicht 120, der zweiten Metallisierungsisolierschicht 140 und der dritten Metallisierungsisolierschicht 150 kann mehrere Schichten aufweisen. Die erste Metallisierungsisolierschicht 120, die zweite Metallisierungsisolierschicht 140 und die dritte Metallisierungsisolierschicht 150 sind durch eine erste Ätzstoppauskleidung 110, eine zweite Ätzstoppauskleidung 130 und eine dritte Ätzstoppauskleidung 131 voneinander getrennt.
  • Die erste Metallisierungsisolierschicht 110 weist bevorzugt ein Oxid wie etwa Tetraethyloxysilan (TEOS) oder fluoriertes TEOS (FTEOS) auf, doch können verschiedene Ausführungsformen isolierende Materialien aufweisen, die üblicherweise bei der Halbleiterherstellung für Interlevel-Dielektrika-Schichten (ILD) verwendet werden. Die erste Metallisierungsisolierschicht 120 kann eine Dicke von etwa 500 nm oder weniger aufweisen, als Beispiel, wenngleich alternativ die erste Metallisierungsisolierschicht 120 andere Abmessungen aufweisen kann.
  • Die zweite Metallisierungsisolierschicht 140 und die dritte Metallisierungsisolierschicht 150 weisen isolierende Materialien auf, die in der Regel bei der Halbleiterherstellung für Zwischenebenen(Interlevel)-Dielektrika-Schichten (ILD) verwendet werden, wie etwa SiO2, Tetraethyloxysilan (TEOS) oder ein Material mit einer niedrigeren Dielektrizitätskonstanten wie etwa fluoriertes TEOS (FTEOS), dotiertes Glas (BPSG, PSG, BSG), Organosilikatglas (OSG), fluoriertes Silikatglas (FSG), oder Aufschleuderglas (SOG). Die zweite Metallisierungsisolierschicht 140 und die dritte Metallisierungsisolierschicht 150 können Materialien mit einem ultraniedrigen k-Wert aufweisen, einschließlich poröse dielektrische Materialien.
  • Mehrere Metallleitungen, die erste Metallleitungen 145 aufweisen, sind über dem Substrat 100 angeordnet. Die Metallleitungen sind über Kontaktplugs 121, erste Vias 141 und weitere Vias (nicht gezeigt V3, V4, V5, usw.) verbunden. Die ersten Vias 141 sind über den ersten Metallleitungen 145 angeordnet. Die ersten Vias 141 weisen einen Kupferkern mit einer äußeren Auskleidung bevorzugt aus Tantalnitrid und Tantal auf, wenngleich bei anderen Ausführungsformen die ersten Vias 141 Wolfram und äußere Auskleidungen aus Titan und Titannitrid oder andere Metallauskleidungen oder Auskleidungskombinationen aufweisen können.
  • Bei dem Spiralspulengebiet sind Kontaktpads 146 innerhalb der zweiten Metallisierungsisolierschicht 140 ausgebildet. Eine nicht gezeigte Passivierungsschicht ist über der ersten Metallebene abgeschieden. Eine nicht gezeigte Hartmaskenschicht kann über der Passivierungsschicht abgeschieden sein, um die Passivierungsschicht während einer nachfolgenden Durchsubstratviaätzung zu schützen.
  • Danach wird das Substrat 100 von der Rückseite aus gedünnt und passiviert. Das Substrat 100 wird gedünnt, wodurch eine untere Oberfläche exponiert wird, indem es auf eine gewünschte Dicke geschliffen wird. Die typische Dicke des Substrats 100 nach dem Verdünnen beträgt etwa 30 μm bis etwa 200 μm. Bei verschiedenen Ausführungsformen kann das Dünnen auch chemisch oder durch den Einsatz einer Plasmaätzung erfolgen. Beispielsweise kann eine modifizierte Plasmaätzung verwendet werden, um den Siliziumwafer von der Rückseite zu dünnen. Solche Techniken haben den zusätzlichen Vorteil, dass sie die Vorderseite nicht beschädigen.
  • 4b veranschaulicht eine Querschnittsansicht und 4c eine entsprechende Draufsicht auf das Halbleiterbauelement während einer nachfolgenden Verarbeitungsstufe gemäß einer Ausführungsform der Erfindung. Unter Bezugnahme auf die 4b und 4c werden die erste Durchsubstratöffnung 151, die zweite Durchsubstratöffnung 152, die dritte Durchsubstratöffnung 153 und die vierte Durchsubstratöffnung 154 in dem Spiralspulengebiet 10, dem Kontaktgebiet 20 und dem Schnittgrabengebiet 30 nach dem Abscheiden einer Hartmaskenschicht 155 geätzt.
  • Bei einigen Ausführungsformen werden Durchsubstratöffnungen von unterschiedlichen Durchmessern geätzt. Bei einer in 4b dargestellten Ausführungsform werden mehrere erste Durchsubstratöffnungen 151 in dem Spiralspulengebiet 10 geätzt. Eine zweite Durchsubstratöffnung 152 wird in dem Spiralspulengebiet 10 geätzt. Die zweite Durchsubstratöffnung 152 wird in dem zentralen Gebiet des Spiralspulengebiets 10 geätzt, wodurch ein Kern der Durchsubstratspule ausgebildet wird. Weiterhin wird eine dritte Durchsubstratöffnung 153 in dem Kontaktgebiet 20 geätzt, und eine vierte Durchsubstratöffnung 154 wird in dem Schnittgrabengebiet 30 geätzt. Bei verschiedenen Ausführungsformen können die Durchsubstratöffnungen in dem Kontaktgebiet 20 und dem Schnittgrabengebiet 30 einen anderen Durchmesser als die Durchsubstratöffnungen in dem Spiralspulengebiet 10 aufweisen.
  • Bei verschiedenen Ausführungsformen werden die erste Durchsubstratöffnung 151, die zweite Durchsubstratöffnung 152, die dritte Durchsubstratöffnung 153 und die vierte Durchsubstratöffnung 154 durch Verwendung eines Nur-Lack-Prozesses, eines Bosch-Prozesses oder durch Abscheiden einer Hartmaskenschicht und Ätzen des Substrats 100 unter Verwendung einer vertikalen reaktiven Ionenätzung ausgebildet. Bei einer Ausführungsform wird nur eine Lackmaske verwendet. Falls das Lackbudget nicht ausreicht, kann der Einsatz einer Hartmaske und einer vertikalen reaktiven Ionenätzung bevorzugt werden, falls eine glatte Seitenwand erforderlich ist. Dieses Integrationsverfahren erfordert jedoch das Entfernen von verbleibenden Hartmaskenresten. Somit können bei einigen Ausführungsformen ein Bosch-Prozess, der nur einen Lack verwendet, und eine Abscheidungs-Ätzprozess-Sequenz, die diese Beschränkungen überwindet, angewendet werden. Der Bosch-Prozess erzeugt Seitenwände, die ausgezackt sind.
  • Als nächstes unter Bezugnahme auf 4d wird eine zweite Ätzung verwendet, um die Durchsubstratöffnungen in die erste Metallisierungsisolierschicht 120 durch die erste Ätzstoppauskleidung 110 zu erweitern. Die zweite Ätzung kann eine geeignete anisotrope Ätzung aufweisen. Die zweite Ätzung stoppt an den Kontaktpads 146 und stoppt somit die erste Durchsubstratöffnung 151 und die dritte Durchsubstratöffnung 153. Eine zeitlich gesteuerte Ätzung wird jedoch benötigt, um die sich durch die zweite Durchsubstratöffnung 152 fortsetzende zweite Ätzung zu stoppen.
  • Wie als nächstes in 4e dargestellt, wird eine Seitenwanddielektrikumsschicht 160 über den Seitenwänden und der unteren Oberfläche der ersten Durchsubstratöffnung 151, der zweiten Durchsubstratöffnung 152, der dritten Durchsubstratöffnung 153 und der vierten Durchsubstratöffnung 154 abgeschieden. Die Seitenwanddielektrikumsschicht 160 isoliert das leitende Material in dem Durchsubstratvia elektrisch gegenüber aktiven Bauelementen auf dem Substrat 100. Die Seitenwanddielektrikumsschicht 160 wird konform über den exponierten Oberflächen der ersten Durchsubstratöffnung 151, der zweiten Durchsubstratöffnung 152, der dritten Durchsubstratöffnung 153 und der vierten Durchsubstratöffnung 154 abgeschieden. Die Seitenwanddielektrikumsschicht 160 kann über einen geeigneten Niedertemperaturprozess wie etwa eine plasmaunterstützte CVD und/oder eine organische Dampfphasenabscheidung abgeschieden werden.
  • Bei einigen Ausführungsformen wird die Seitenwanddielektrikumsschicht 160 anisotrop geätzt, wodurch Seitenwandabstandshalter an der ersten Durchsubstratöffnung 151, der zweiten Durchsubstratöffnung 152, der dritten Durchsubstratöffnung 153 und der vierten Durchsubstratöffnung 154 entstehen (4f). Bei den hier beschriebenen Ausführungsformen wird die Seitenwanddielektrikumsschicht 160 von dem Boden der ersten Durchsubstratöffnung 151, der zweiten Durchsubstratöffnung 152, der dritten Durchsubstratöffnung 153 und der vierten Durchsubstratöffnung 154 entfernt. Bei einigen Ausführungsformen wird die Seitenwanddielektrikumsschicht 160 von dem Boden der ersten Durchsubstratöffnung 151 und der dritten Durchsubstratöffnung 153 entfernt, aber nicht der zweiten Durchsubstratöffnung 152.
  • Als nächstes unter Bezugnahme auf 4g wird eine Grabenmetallauskleidung 170 über der Seitenwanddielektrikumsschicht 160 abgeschieden, und ein Fotolack 180 wird abgeschieden und strukturiert. Die Grabenmetallauskleidung 170 ist konform und weist bei einer Ausführungsform eine einzelne Schicht aus Ta, TaN, W, WN, WSi, TiN, und/oder Ru als Beispiele, auf. Bei verschiedenen Ausführungsformen wird die Grabenmetallauskleidung 170 als eine Barrierenschicht verwendet, um zu verhindern, dass Metall in das darunterliegende Substrat 100 und die Seitenwanddielektrikumsschicht 160 diffundiert. Die Grabenmetallauskleidung 170 wird beispielsweise unter Einsatz von Sputterprozessen abgeschieden. Für Strukturmerkmale mit einem großen Seitenverhältnis können stark gerichtete Prozesse wie etwa kollimierte Sputtertechniken oder CVD verwendet werden.
  • Bei verschiedenen Ausführungsformen weist die Grabenmetallauskleidung 170 mehrere Schichten auf. Bei einer Ausführungsform weist die Grabenmetallauskleidung 170 eine Keimschicht aus Kupfer über der Diffusionsbarrierenschicht auf. Diese Keimschicht wird konform über der Barrierenschicht beispielsweise unter Verwendung eines metallorganischen CVD-Prozesses (MOCVD) abgeschieden. Beispielsweise wird bei einer Ausführungsform ein MOCVD-Prozess zum Abscheiden einer TiN-Schicht verwendet. Bei verschiedenen Ausführungsformen wird die Grabenmetallauskleidung 170 unter Verwendung eines CVD-Prozesses oder eines kollimierten Sputterabscheidungsprozesses abgeschieden. Bei einer Ausführungsform wird die Ta oder TaN aufweisende Grabenmetallauskleidung 170 unter Verwendung eines kollimierten Sputterabscheidungsprozesses abgeschieden. Bei einer weiteren Ausführungsform wird die Wolfram umfassende Grabenmetallauskleidung 170 unter Verwendung eines CVD-Prozesses abgeschieden.
  • Ein Trockenfilmfotolack 180 wird, nachdem die Grabenmetallauskleidung 170 abgeschieden ist, abgeschieden und strukturiert, wobei Fotolithographie verwendet wird. Der Trockenfilmfotolack 180 weist einen wässrigen entwickelbaren negativ arbeitenden Trockenlack auf und wird in der Regel bis zu einer Filmdicke von 10–40 μm in einer Einzelschichtapplikation aufgebracht. Zu Beispielen für den im Handel erhältlichen Trockenfilmfotolack 180 zählen Ordyl Alpha 900/Tokyo Ohka, MX5000/DuPont. Alternativ kann eine Pseudoschicht in die erste Durchsubstratöffnung 151, die zweite Durchsubstratöffnung 152, die dritte Durchsubstratöffnung 153 und die vierte Durchsubstratöffnung 154 gefüllt werden, bevor die Fotolackschicht abgeschieden wird. Die Pseudoschicht kann während des nachfolgenden Ätzens entfernt werden. Unter Verwendung von Fotolithographie werden Strukturen ausgebildet, um Bereiche zu öffnen, um die erste Durchsubstratöffnung 151 und die dritte Durchsubstratöffnung 153 zu füllen. Die Fotolithographie strukturiert für Strukturmerkmale gleichzeitig sowohl im Kontaktgebiet 20 als auch im Spiralspulengebiet 10. Die Fotolithographie strukturiert sowohl für die Durchsubstratvias als auch die Neuverdrahtungsleitungen in dem Kontaktgebiet 20 und die Durchsubstratspulen (die auch rückseitige Umverdrahtungsleitungen enthalten können) in dem Spiralspulengebiet 10.
  • Unter Bezugnahme auf 4h wird dann beispielsweise unter Verwendung eines Elektroplattierungsprozesses ein leitendes Füllmaterial 190 abgeschieden. Bei einigen Ausführungsformen wird das leitende Füllmaterial 190 teilweise gefüllt, wodurch ein Spalt zurückbleibt, während es bei anderen Ausführungsformen vollständig gefüllt wird. Bei einer weiteren Ausführungsform weist das leitende Füllmaterial 190 Kupfer auf. Bei anderen Ausführungsformen weist das leitende Füllmaterial 190 Aluminium, Tantal, Ruthenium, Platin, Nickel, Silber, Gold, Wolfram, Zinn, Blei oder Kombinationen davon auf. Falls das leitende Füllmaterial 190 Wolfram aufweist, wird eine zweischichtige Keimschicht, die CVD-Titannitrid und siliziumdotiertes Wolfram aufweist, verwendet. Analog weist das leitende Füllmaterial 190 bei einigen Ausführungsformen dotiertes Polysilizium oder Silizide auf.
  • Wie als nächstes in 4i dargestellt, wird der Trockenfilmfotolack 180 abgelöst, wodurch die Grabenmetallauskleidung 170 (4g und 4h) in der zweiten Durchsubstratöffnung 152 exponiert wird. Die exponierte Grabenmetallauskleidung 170 wird zum Beispiel unter Verwendung einer Nassätzchemie geätzt. Somit ist nun alles leitende Material von der zweiten Durchsubstratöffnung 152 entfernt.
  • Wie in 4j dargestellt, wird eine Imidschicht 210 in den ungefüllten Abschnitten der ersten und der dritten Durchsubstratöffnung 151 und 153 abgeschieden, um eine Auskleidung auf den Seitenwänden und der unteren Oberfläche der zweiten Durchsubstratöffnung 152 auszubilden. Die Imidschicht 210 wird strukturiert, so dass Rückseitenkontakte wie etwa ein Rückseitenpad 200 exponiert werden, anders ausgedrückt, freigelegt werden.
  • Alternativ wird bei einigen Ausführungsformen die zweite Durchsubstratöffnung 152 mit einem magnetischen Material gefüllt, wie bezüglich 2b beschrieben. Bei solchen Ausführungsformen wird nach dem Strukturieren eines Fotolacks, was die zweite Durchsubstratöffnung 152 selektiv exponiert, das magnetische Material in der zweiten Durchsubstratöffnung 152 abgeschieden. Auf die Abscheidung folgt die Abscheidung der Imidschicht 210.
  • Wie in 4k gezeigt, wird der Wafer danach zerlegt, indem die vierte Durchsubstratöffnung 154 in dem Schnittgrabengebiet 30 unter Verwendung geeigneter mechanischer und/oder chemischer Prozesse in die oberen Metallisierungsschichten verlängert wird.
  • Vorteilhafterweise werden bei verschiedenen Ausführungsformen die Durchsubstratspulen zusammen mit den Durchsubstratvias ausgebildet, und sie teilen sich die gleichen Prozesse. Analog wird die Durchsubstratöffnung für das Zerlegen des Wafers zusammen mit der Durchsubstratviaöffnung in dem Kontaktgebiet 20 ausgeführt. Dies reduziert vorteilhafterweise die Fabrikationskosten und verbessert dabei wegen des verbesserten Designs der Durchsubstratspule die elektrische Leistung.
  • Für viele Anwendungen kompensieren die hohen Prozesskosten für das ganze TSV-Modul (Ätzen, Auskleidungsabscheidung und Füllen) nicht den erzielten Vorzug hinsichtlich Chipfläche. Das Verwenden von Ausführungsformen der Erfindung senkt die Prozesskosten, wodurch das Anwendungsgebiet von TSVs signifikant erweitert wird.
  • Gegenwärtig werden spiralförmige Induktionsspulen in den oberen Metallisierungsschichten üblicherweise zum Herstellen von integrierten Spulen verwendet. Diese Integration liefert aufgrund ihres Abstands von dem Substrat optimierte Qualitätsfaktoren. Für einige Anwendungen ist dies jedoch nicht ausreichend, wo Ohmsche Verluste in der Spule kritisch sind und höhere Induktanzen gefordert werden. Ausführungsformen der Erfindung reduzieren den Widerstand und erhöhen dabei die Induktanz, indem sehr tiefe, mit Metall gefüllte Gräben verwendet werden, wodurch der Qualitätsfaktor verbessert wird. Dieser Gewinn beim Qualitätsfaktor erhöht jedoch nicht die Fabrikationskosten, weil er mit den Kosten des Herstellens von TSV-Kontakten und/oder Einsparungen beim Zerlegen geteilt wird. Analog werden die Zerlegungskosten mit den Kosten des Ausbildens von TSV-Kontakten geteilt.
  • Bei verschiedenen Ausführungsformen gestattet die vorliegende Erfindung eine kosteneffiziente Produktion, weil vier Strukturmerkmale in einem Prozessmodul unter Verwendung der gleichen Materialien und Einheitsprozessschritte hergestellt werden, wobei die vier Strukturmerkmale eine Durchsubstratspule, ein Hohlraum in dem Kern der Spule, ein Substratkontakt und die Trennung der Chips sind.
  • Vorteilhafterweise gestattet die Fabrikation von Spulen in Silizium die Verwendung von mit Silizium reagierenden Ionenätzprozessen, wo in der Regel im Vergleich zu Ätzprozessen in anderen Materialien tiefere Gräben mit großen Seitenverhältnissen erreicht werden können. Die elektrischen Vorzüge von in Silizium ausgebildeten Spulen sind eine höhere Induktivität der Spule und niedrigere Ohmsche Verluste in der Spule.
  • Ausführungsformen der Erfindung reduzieren Verarbeitungskosten, indem gemeinsame oder einzelne Einheitsprozesse für mehrere Strukturen verwendet werden, reduzieren die Zerlegungskosten durch Vermeiden eines langsamen mechanischen Zerlegens, und Verbilligen die Chipkapselung, weil Pads auf der Waferrückseite ein Chipstapeln gestatten, und vermeiden teures Drahtbonden.
  • 5, die die 5a bis 5c enthält, veranschaulicht eine Transformatorspule gemäß einer Ausführungsform der Erfindung. 5a veranschaulicht eine Perspektivansicht, wohingegen 5b und 5c Draufsichten auf das Transformatorbauelement veranschaulichen.
  • Unter Bezugnahme auf 5a weist das Halbleiterbauelement einen Transformator auf, der eine erste Transformatorspule 500 und eine zweite Transformatorspule 550 aufweist. Bei einer Ausführungsform bildet die erste Transformatorspule 500 die Sendespule und die zweite Transformatorspule 550 die Empfangsspule.
  • Die erste Transformatorspule 500 wird innerhalb der Metallisierungsschichten ausgebildet und innerhalb der Dielektrikumsschichten 530 angeordnet. Die zweite Transformatorspule 550 weist in verschiedenen Ausführungsformen eine in einem Substrat 100 ausgebildete Durchsubstratspule 50 auf. Die Durchsubstratspule 50 ist in dem Substrat 100 angeordnet und in einer Durchsubstratöffnung ausgebildet, die ganz oder teilweise mit einem leitenden Füllmaterial 190 gefüllt und mit einer isolierenden dielektrischen Auskleidung (z. B. Seitenwanddielektrikumsschicht 160) ausgekleidet ist.
  • Die erste Transformatorspule 500 und die zweite Transformatorspule 550 sind induktiv gekoppelt. Die Dicke der dielektrischen Isolation zwischen der ersten Transformatorspule 500 und der zweiten Transformatorspule 550 kann geändert werden, um die induktive Kopplung zwischen der ersten Transformatorspule 500 und der zweiten Transformatorspule 550 zu ändern. Analog kann das dielektrische Material zwischen der ersten Transformatorspule 500 und der zweiten Transformatorspule 550 geändert werden, um die induktive Kopplung zwischen ihnen zu ändern. Somit kann die Durchschlagspannung durch einfache Änderungen in dem Prozess leicht erreicht werden. Folglich und vorteilhafterweise im Gegensatz zu herkömmlichen Transformatordesigns sind keine tiefen Vialöcher durch die dicke Imidisolation erforderlich.
  • Die erste Transformatorspule 500 ist durch das erste Vorderseitenkontaktpad 510 und das zweite Vorderseitenkontaktpad 520 gekoppelt (siehe auch 5b). Wenngleich in 5a das erste Vorderseitenkontaktpad 510 und das zweite Vorderseitenkontaktpad 520 auf der oberen Oberfläche des Halbleiterbauelements angeordnet sind, können bei verschiedenen Ausführungsformen das erste Vorderseitenkontaktpad 510 und das zweite Vorderseitenkontaktpad 520 in Metallisierungsebenen auf niedrigerer Höhe ausgebildet sein. Die Durchsubstratspule 50 (und somit die zweite Transformatorspule 550) ist an das erste Rückseitenkontaktpad 560 und das zweite Rückseitenkontaktpad 570 (5a und 5c) gekoppelt. Das erste Rückseitenkontaktpad 560 und das zweite Rückseitenkontaktpad 570 können bei einigen Ausführungsformen in einer Rückseitenumverdrahtungsschicht ausgebildet sein.
  • Da die Kontakte der ersten Transformatorspule 500 auf der Oberseite angeordnet sind, während die Kontakte der zweiten Transformatorspule 550 auf der Unterseite angeordnet sind, ermöglicht die beschriebene Ausführungsform eine leichte Montage von Empfänger- und Sender-ICs über Chipstapelung. Somit können die Transformatoren unter Verwendung einer 3D-Integration als System-in-Package-Einheiten aufgebaut werden.
  • Bei verschiedenen Ausführungsformen kann das Halbleiterbauelement auch eine einen Schnittgraben 40 bildende Durchsubstratöffnung 80 aufweisen. Analog kann das Halbleiterbauelement andere Komponenten einschließlich Durchsubstratvias und andere aktive Schaltungsanordnungen aufweisen.
  • Unter Bezugnahme auf 5c weist die Durchsubstratspule 50 eine spiralförmige Spule auf. Scharfe Kanten werden in dem Layout sowohl bei der ersten Transformatorspule 500 als auch bei der zweiten Transformatorspule 550 vermieden, um hohen Spannungen standzuhalten. Bei verschiedenen Ausführungsformen kann die die zweite Transformatorspule 550 bildende Durchsubstratspule 50 viele Windungen oder Wicklungen aufweisen. Wenngleich in 5c nicht gezeigt, können einige Teile der Durchsubstratspule 50 durch eine Umverdrahtungsleitungsschicht oder eine geeignete Zwischenverbindung gekoppelt sein.
  • Wie in 5c dargestellt, besitzt die zweite Transformatorspule 550 kein Kerngebiet. Bei verschiedenen Ausführungsformen kann die Durchsubstratspule 50 als ein diskretes Bauelement oder ein einzelner integrierter Chip, der andere Schaltungsanordnungen aufweist, ausgebildet sein. Bei verschiedenen Ausführungsformen können andere geeignete Formen der Durchsubstratspulen für das Ausbilden des Transformators verwendet werden.
  • Wenngleich die vorliegende Erfindung und ihre Vorteile ausführlich beschrieben worden sind, ist zu verstehen, dass hierin verschiedene Änderungen, Substitutionen und Abänderungen vorgenommen werden können, ohne von dem Gedanken und Schutzbereich der Erfindung, wie durch die beigefügten Ansprüche definiert abzuweichen. Beispielsweise versteht der Fachmann ohne Weiteres, dass viele der hierin beschriebenen Merkmale, Funktionen, Prozesse und Materialien variiert werden können und dennoch innerhalb des Schutzbereichs der vorliegenden Erfindung bleiben.
  • Zudem soll der Schutzbereich der vorliegenden Anmeldung nicht auf die besonderen Ausführungsformen des Prozesses, der Maschine, Herstellung, Materiezusammensetzung, Mittel, Verfahren und Schritte beschränkt sein, die in der Spezifikation beschrieben sind. Wie der Durchschnittsfachmann ohne Weiteres anhand der Offenbarung der vorliegenden Erfindung erkennt, können gemäß der vorliegenden Erfindung Prozesse, Maschinen, Herstellung, Materiezusammensetzungen, Mittel, Verfahren oder Schritte, die gegenwärtig existieren oder später zu entwickeln sein werden, die im Wesentlichen die gleiche Funktion ausführen oder im Wesentlichen das gleiche Ergebnis wie die hierin beschriebenen entsprechenden Ausführungsformen erreichen, genutzt werden. Dementsprechend sollen die beigefügten Ansprüche innerhalb ihres Schutzbereichs solche Prozesse, Maschinen, Herstellung, Materiezusammensetzungen, Mittel, Verfahren oder Schritte beinhalten.

Claims (27)

  1. Halbleiterbauelement, aufweisend: • ein in einem ersten Gebiet (20) eines Halbleitersubstrats angeordnetes Durchsubstratvia (70); und • eine in einem zweiten Gebiet (10) des Halbleitersubstrats angeordnete Durchsubstratleiterspule (50).
  2. Halbleiterbauelement gemäß Anspruch 1, • wobei die Durchsubstratleiterspule (50) um ein zentrales Gebiet herum ausgebildet ist; und • wobei das zentrale Gebiet ein von dem Halbleitersubstrat verschiedenes Material aufweist.
  3. Halbleiterbauelement gemäß Anspruch 2, wobei das zentrale Gebiet ein magnetisches Material aufweist.
  4. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 3, wobei die Durchsubstratleiterspule (50) um ein zentrales Gebiet herum ausgebildet ist und wobei das zentrale Gebiet einen Hohlraum (60) aufweist.
  5. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 4, wobei die Durchsubstratleiterspule (50) ein innerhalb einer Durchsubstratöffnung angeordnetes leitendes Material aufweist, wobei das leitende Material durch eine isolierende Auskleidung von dem Substrat isoliert ist.
  6. Halbleiterbauelement gemäß Anspruch 5, wobei das leitende Material ein unmagnetisches metallisches Material aufweist.
  7. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 6, wobei die Durchsubstratleiterspule (50) eine spiralförmige Spule aufweist.
  8. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 7, wobei die Durchsubstratleiterspule (50) eine konzentrische Spule aufweist.
  9. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 8, wobei die Durchsubstratleiterspule (50) eine Induktionsspule bildet.
  10. Halbleiterbauelement gemäß einem der Ansprüche 1 bis 9, ferner aufweisend: eine im ersten Gebiet (20) angeordnete Durchsubstratleiterspule (50), wobei die Durchsubstratleiterspule (50) induktiv an die Durchsubstratleiterspule (50) gekoppelt ist.
  11. Verfahren zum Ausbilden eines Halbleiterbauelements, wobei das Verfahren Folgendes aufweist: • Ausbilden einer ersten Durchsubstratöffnung; • Auskleiden der ersten Durchsubstratöffnung mit einem Isoliermaterial und • Ausbilden einer Spule für eine Induktionsspule (50) durch Füllen der ersten Durchsubstratöffnung mindestens teilweise mit einem leitenden Material.
  12. Verfahren gemäß Anspruch 11, ferner aufweisend das Ausbilden einer zweiten Durchsubstratöffnung in einem zentralen Gebiet, wobei die erste Durchsubstratöffnung um das zentrale Gebiet herum ausgebildet ist.
  13. Verfahren gemäß Anspruch 12, ferner aufweisend das Füllen der zweiten Durchsubstratöffnung mit einem magnetischen Material.
  14. Verfahren gemäß einem der Ansprüche 11 bis 13, wobei die erste Durchsubstratöffnung eine Öffnung für eine spiralförmige Spule aufweist.
  15. Verfahren gemäß einem der Ansprüche 11 bis 14, wobei die erste Durchsubstratöffnung eine Öffnung für eine konzentrische Spule aufweist.
  16. Verfahren zum Ausbilden eines Halbleiterbauelements, das Verfahren aufweisend: • gleichzeitiges Ausbilden einer ersten Durchsubstratöffnung und einer zweiten Durchsubstratöffnung in einem Halbleitersubstrat, wobei die zweite Durchsubstratöffnung um ein erstes Halbleiterdiegebiet (20) des Halbleitersubstrats herum ausgebildet wird; • gleichzeitiges Auskleiden der ersten Durchsubstratöffnung und der zweiten Durchsubstratöffnung mit einem Isoliermaterial; • Ausbilden eines Durchsubstratvia (70) durch Füllen der ersten Durchsubstratöffnung mindestens teilweise mit einem leitenden Material und • Verlängern der zweiten Durchsubstratöffnung, so dass ein erster Halbleiterdie von einem verbleibenden Abschnitt des Halbleitersubstrats getrennt wird.
  17. Verfahren gemäß Anspruch 16, ferner aufweisend das Ausbilden von Abstandshaltern auf der ersten Durchsubstratöffnung und der zweiten Durchsubstratöffnung durch Ätzen des isolierenden Materials vor dem Füllen der ersten Durchsubstratöffnung.
  18. Verfahren gemäß Anspruch 16 oder 17, wobei das gleichzeitige Ausbilden einer ersten Durchsubstratöffnung und einer zweiten Durchsubstratöffnung das Ätzen des Halbleitersubstrats von einer hinteren Oberfläche in einem gemeinsamen Ätzschritt aufweist, wobei die hintere Oberfläche sich gegenüber der vorderen Oberfläche mit den aktiven Bauelementen befindet.
  19. Verfahren gemäß einem der Ansprüche 16 bis 18, ferner aufweisend: • Ausbilden einer dritten Durchsubstratöffnung und einer vierten Durchsubstratöffnung, wobei die dritte Durchsubstratöffnung und die vierte Durchsubstratöffnung gleichzeitig mit der ersten Durchsubstratöffnung und der zweiten Durchsubstratöffnung ausgebildet werden; • Auskleiden der dritten Durchsubstratöffnung und der vierten Durchsubstratöffnung mit dem isolierenden Material; und • Füllen der dritten Durchsubstratöffnung mindestens teilweise mit einem leitenden Material.
  20. Verfahren gemäß Anspruch 19, wobei die dritte Durchsubstratöffnung um ein zentrales Gebiet herum ausgebildet wird und wobei die vierte Durchsubstratöffnung in dem zentralen Gebiet angeordnet ist.
  21. Verfahren gemäß Anspruch 19 oder 20, wobei das Füllen der dritten Durchsubstratöffnung eine Spule für eine Induktionsspule (50) bildet.
  22. Verfahren gemäß einem der Ansprüche 19 bis 21, ferner aufweisend das Füllen der vierten Durchsubstratöffnung mit einem magnetischen Material.
  23. Verfahren zum Ausbilden eines Halbleiterbauelements, das Verfahren aufweisend: • gleichzeitiges Ausbilden einer ersten Durchsubstratöffnung, einer zweiten Durchsubstratöffnung und einer dritten Durchsubstratöffnung, wobei die erste Durchsubstratöffnung mindestens teilweise um die zweite Durchsubstratöffnung herum angeordnet ist; • gleichzeitiges Auskleiden der ersten Durchsubstratöffnung, der zweiten Durchsubstratöffnung und der dritten Durchsubstratöffnung mit einem isolierenden Material und • gleichzeitiges Füllen der ersten Durchsubstratöffnung und der dritten Durchsubstratöffnung mindestens teilweise mit einem leitenden Material, wodurch eine Induktionsspule (50) und ein Durchsubstratvia (70) ausgebildet werden.
  24. Verfahren gemäß Anspruch 23, ferner aufweisend das Füllen der zweiten Durchsubstratöffnung mit einem magnetischen Material.
  25. Verfahren gemäß Anspruch 23 oder 24, wobei das leitende Material ein unmagnetisches metallisches Material aufweist.
  26. Verfahren gemäß einem der Ansprüche 23 bis 25, ferner aufweisend: • Ausbilden einer vierten Durchsubstratöffnung in dem Halbleitersubstrat gleichzeitig mit der ersten Durchsubstratöffnung, der zweiten Durchsubstratöffnung und der dritten Durchsubstratöffnung, wobei die vierte Durchsubstratöffnung um ein erstes Halbleiterdiegebiet (20) herum ausgebildet wird, das die erste Durchsubstratöffnung, die zweite Durchsubstratöffnung und die dritte Durchsubstratöffnung aufweist; • Auskleiden der vierten Durchsubstratöffnung mit einem isolierenden Material; und • Verlängern der vierten Durchsubstratöffnung, so dass ein erster Halbleiterdie von einem verbleibenden Abschnitt des Halbleitersubstrats getrennt wird.
  27. Verfahren gemäß Anspruch 26, ferner aufweisend das Ausbilden von Abstandshaltern auf der ersten Durchsubstratöffnung, der zweiten Durchsubstratöffnung und der dritten Durchsubstratöffnung durch Ätzen des isolierenden Materials vor dem Füllen der ersten Durchsubstratöffnung und der dritten Durchsubstratöffnung.
DE102010037339A 2009-09-25 2010-09-06 Durchsubstratmerkmale in Halbleitersubstraten Withdrawn DE102010037339A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/567,551 2009-09-25
US12/567,551 US8697574B2 (en) 2009-09-25 2009-09-25 Through substrate features in semiconductor substrates

Publications (1)

Publication Number Publication Date
DE102010037339A1 true DE102010037339A1 (de) 2011-04-07

Family

ID=43705825

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010037339A Withdrawn DE102010037339A1 (de) 2009-09-25 2010-09-06 Durchsubstratmerkmale in Halbleitersubstraten

Country Status (2)

Country Link
US (2) US8697574B2 (de)
DE (1) DE102010037339A1 (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE534510C2 (sv) * 2008-11-19 2011-09-13 Silex Microsystems Ab Funktionell inkapsling
JP5438980B2 (ja) * 2009-01-23 2014-03-12 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US8232173B2 (en) * 2010-11-01 2012-07-31 International Business Machines Corporation Structure and design structure for high-Q value inductor and method of manufacturing the same
US8072042B1 (en) * 2010-11-19 2011-12-06 Infineon Technologies Austria Ag Integrated inductor and method for manufacturing an integrated inductor
TWI413468B (zh) * 2010-12-29 2013-10-21 Unimicron Technology Corp 製造內嵌式細線路之方法
US8514516B2 (en) * 2012-01-05 2013-08-20 Headway Technologies, Inc. Thin-film magnetic head, method of manufacturing the same, head gimbal assembly, and hard disk drive
US9121106B2 (en) * 2012-02-28 2015-09-01 Texas Instruments Incorporated Method of forming a laminated magnetic core with sputter deposited and electroplated layers
US9111933B2 (en) 2012-05-17 2015-08-18 International Business Machines Corporation Stacked through-silicon via (TSV) transformer structure
US9275933B2 (en) 2012-06-19 2016-03-01 United Microelectronics Corp. Semiconductor device
CN103515302B (zh) * 2012-06-29 2018-02-13 联华电子股份有限公司 半导体元件与制作方法
US9343442B2 (en) * 2012-09-20 2016-05-17 Taiwan Semiconductor Manufacturing Company, Ltd. Passive devices in package-on-package structures and methods for forming the same
US9921640B2 (en) * 2012-09-28 2018-03-20 Intel Corporation Integrated voltage regulators with magnetically enhanced inductors
US9640602B2 (en) * 2012-10-19 2017-05-02 Infineon Technologies Austria Ag Semiconductor device including magnetically coupled monolithic integrated coils
US9070741B2 (en) 2012-12-17 2015-06-30 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device and a semiconductor workpiece
US9748324B2 (en) * 2013-05-21 2017-08-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method of fabricating magnetic core inductors for an integrated voltage regulator
KR101503144B1 (ko) * 2013-07-29 2015-03-16 삼성전기주식회사 박막 인덕터 소자 및 이의 제조방법
US9159778B2 (en) * 2014-03-07 2015-10-13 International Business Machines Corporation Silicon process compatible trench magnetic device
CN105084291B (zh) * 2014-04-22 2017-09-01 中芯国际集成电路制造(上海)有限公司 一种垂直型平面螺旋电感及其制备方法、电子装置
US9870929B2 (en) * 2015-10-14 2018-01-16 Taiwan Semiconductor Manufacturing Company Ltd. Package structure, fan-out package structure and method of the same
US20180323369A1 (en) * 2017-05-02 2018-11-08 Micron Technology, Inc. Inductors with through-substrate via cores
US10134671B1 (en) 2017-05-02 2018-11-20 Micron Technology, Inc. 3D interconnect multi-die inductors with through-substrate via cores
US20180323253A1 (en) * 2017-05-02 2018-11-08 Micron Technology, Inc. Semiconductor devices with through-substrate coils for wireless signal and power coupling
US10121739B1 (en) 2017-05-02 2018-11-06 Micron Technology, Inc. Multi-die inductors with coupled through-substrate via cores
US10872843B2 (en) 2017-05-02 2020-12-22 Micron Technology, Inc. Semiconductor devices with back-side coils for wireless signal and power coupling
US10734331B2 (en) 2017-08-16 2020-08-04 Texas Instruments Incorporated Integrated circuit with an embedded inductor or transformer
US20190088598A1 (en) * 2017-09-21 2019-03-21 Innovative Micro Technology Method for forming through substrate vias in a trench
US11735349B2 (en) 2019-08-30 2023-08-22 Ferric Inc. Magnetic core with vertical laminations having high aspect ratio
WO2021040741A1 (en) * 2019-08-30 2021-03-04 Ferric Inc. Magnetic core with vertical laminations having high aspect ratio

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2252081C3 (de) * 1972-10-24 1979-02-01 Hergeth Kg Maschinenfabrik U. Apparatebau, 4408 Duelmen Krempel zur Bearbeitung von Fasermaterial u.dgl., insbesondere Spinngut, mit zumindest einer Tambourwalze
KR960006848B1 (ko) * 1990-05-31 1996-05-23 가부시끼가이샤 도시바 평면형 자기소자
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US5793272A (en) * 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
AU4902897A (en) * 1996-11-08 1998-05-29 W.L. Gore & Associates, Inc. Method for improving reliability of thin circuit substrates by increasing the T of the substrate
US5731047A (en) * 1996-11-08 1998-03-24 W.L. Gore & Associates, Inc. Multiple frequency processing to improve electrical resistivity of blind micro-vias
US6191468B1 (en) * 1999-02-03 2001-02-20 Micron Technology, Inc. Inductor with magnetic material layers
US6240622B1 (en) * 1999-07-09 2001-06-05 Micron Technology, Inc. Integrated circuit inductors
FR2830683A1 (fr) * 2001-10-10 2003-04-11 St Microelectronics Sa Realisation d'inductance et de via dans un circuit monolithique
FR2830670A1 (fr) 2001-10-10 2003-04-11 St Microelectronics Sa Inductance et son procede de fabrication
US6444517B1 (en) * 2002-01-23 2002-09-03 Taiwan Semiconductor Manufacturing Company High Q inductor with Cu damascene via/trench etching simultaneous module
DE10232642B4 (de) * 2002-07-18 2006-11-23 Infineon Technologies Ag Integrierte Transformatoranordnung
US6989578B2 (en) * 2003-07-31 2006-01-24 Taiwan Semiconductor Manufacturing Company Inductor Q value improvement
US7176128B2 (en) * 2004-01-12 2007-02-13 Infineon Technologies Ag Method for fabrication of a contact structure
US7068138B2 (en) * 2004-01-29 2006-06-27 International Business Machines Corporation High Q factor integrated circuit inductor
JP4307284B2 (ja) * 2004-02-17 2009-08-05 三洋電機株式会社 半導体装置の製造方法
US7436281B2 (en) * 2004-07-30 2008-10-14 Texas Instruments Incorporated Method to improve inductance with a high-permeability slotted plate core in an integrated circuit
KR100750738B1 (ko) * 2005-06-27 2007-08-22 삼성전자주식회사 기판 매립형 인덕터 및 그 제조방법과, 마이크로 소자패키지 및 이 마이크로 소자 패키지의 캡 제조방법
US7531407B2 (en) * 2006-07-18 2009-05-12 International Business Machines Corporation Semiconductor integrated circuit devices having high-Q wafer backside inductors and methods of fabricating same
DE102006036798B4 (de) * 2006-08-07 2013-08-29 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zum Herstellen
TWI303957B (en) * 2006-12-11 2008-12-01 Ind Tech Res Inst Embedded inductor devices and fabrication methods thereof
US20090140383A1 (en) * 2007-11-29 2009-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method of creating spiral inductor having high q value
US8062971B2 (en) * 2008-03-19 2011-11-22 Infineon Technologies Ag Dual damascene process
US7772123B2 (en) * 2008-06-06 2010-08-10 Infineon Technologies Ag Through substrate via semiconductor components
US8169059B2 (en) * 2008-09-30 2012-05-01 Infineon Technologies Ag On-chip RF shields with through substrate conductors
JP5482152B2 (ja) * 2009-11-27 2014-04-23 トヨタ自動車株式会社 トランス素子とその製造方法
US8072042B1 (en) * 2010-11-19 2011-12-06 Infineon Technologies Austria Ag Integrated inductor and method for manufacturing an integrated inductor

Also Published As

Publication number Publication date
US9196670B2 (en) 2015-11-24
US8697574B2 (en) 2014-04-15
US20110073987A1 (en) 2011-03-31
US20140159196A1 (en) 2014-06-12

Similar Documents

Publication Publication Date Title
DE102010037339A1 (de) Durchsubstratmerkmale in Halbleitersubstraten
DE102009000625B4 (de) Verfahren zur Herstellung einer Halbleiterkomponente und eines Halbleiterbauelements sowie zugehöriger Zweifach-Damascene-Prozess
DE102017207873B4 (de) Verfahren zum Bilden eines Luftspalts für eine Halbleitervorrichtung
DE102014111783B4 (de) Gestapelte integrierte Schaltungen mit Umverteilungsleitungen und Verfahren zu ihrer Herstellung
DE102013103206B4 (de) Durchkontaktierungsstruktur sowie Verfahren
DE102008053427B4 (de) Durchsubstratverbindungskontakt-Halbleiterkomponenten und Verfahren zur Herstellung dazu
DE102009012594B4 (de) Durch-Substrat-Via-Halbleiterkomponenten
DE102009044961B4 (de) Chipintegrierte HF-Abschirmungen mit rückseitigen Umverdrahtungsleitungen
DE112010000142B4 (de) Kostenoptimiertes Verfahren zum Bilden von hoch dichten passiven Kondensatoren zum Ersetzen diskreter Kondensatoren unter Verwendung eines kostenoptimierten modularen 3D-Wafer-Wafer-Integrationsschemas
DE102016114870A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE602004003476T2 (de) Kondensator, halbleiterbauelement mit einem kondensator und verfahren zur herstellung derselben
DE102013104112A1 (de) Verbindungsstruktur und -verfahren
DE102009044956A1 (de) Chipintegrierte HF-Abschirmungen mit Durch-Substrat-Leitern
DE60221321T2 (de) Herstellungsverfahren einer HF-Induktivität
DE102015108695B4 (de) Ausbilden von Vias um eine Metallleitung herum
DE102011006454B4 (de) Hochspannungs-Halbleiterbauelemente und Verfahren zu deren Herstellung
DE102016115000A1 (de) 3dic-struktur und verfahren zum hybrid-bonden von halbleiter-wafern
DE102015119536A1 (de) Kondensatoren mit dielektrischen Barriereschichten und Verfahren zu deren Ausbildung
DE102017124072A1 (de) Zusammenschaltungsstruktur für halbleitervorrichtung und verfahren zu ihrer herstellung
DE102012105304B4 (de) Vorrichtung zur Belastungsreduzierung
DE102006036797B4 (de) Verfahren zur Herstellung einer Einzel-Damaszen Struktur mit Einwegschablone
DE102018211683B4 (de) Verfahren zur herstellung von metallisierungsebenen
DE102020105731B4 (de) Kondensator, metall-isolator-metallstruktur und verfahren zu ihrer herstellung
DE102021118126A1 (de) Gestapeltes halbleiterbauelement und verfahren
DE102013104368B4 (de) Vorrichtung, Bauteil und Verfahren für die Ausbildung einer Verbindungsstruktur

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R120 Application withdrawn or ip right abandoned