DE10232642B4 - Integrierte Transformatoranordnung - Google Patents

Integrierte Transformatoranordnung Download PDF

Info

Publication number
DE10232642B4
DE10232642B4 DE10232642A DE10232642A DE10232642B4 DE 10232642 B4 DE10232642 B4 DE 10232642B4 DE 10232642 A DE10232642 A DE 10232642A DE 10232642 A DE10232642 A DE 10232642A DE 10232642 B4 DE10232642 B4 DE 10232642B4
Authority
DE
Germany
Prior art keywords
coil
semiconductor body
integrated
trench
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10232642A
Other languages
English (en)
Other versions
DE10232642A1 (de
Inventor
Bernhard Strzalkowski
Frank Kahlmann
Wolfgang Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10232642A priority Critical patent/DE10232642B4/de
Priority to US10/622,934 priority patent/US6927662B2/en
Publication of DE10232642A1 publication Critical patent/DE10232642A1/de
Application granted granted Critical
Publication of DE10232642B4 publication Critical patent/DE10232642B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

Integrierte Transformatoranordnung mit einer ersten Spule (1), die aus einem spiralförmig verlaufenden elektrisch leitenden Material mit rechteckförmigen Leitungsquerschnitt gebildet ist, und mit einer spiralförmig verlaufenden zweiten Spule (2), wobei die erste und zweite Spule (1, 2) elektrisch isoliert gegeneinander angeordnet sind, wobei das Aspektverhältnis zwischen der Höhe (h) und der Breite (W) des rechteckförmigen Leitungsquerschnitts der ersten Spule (1) größer als 3 ist, und wobei die erste Spule (1) in einem ersten Graben in einem ersten Halbleiterkörper (10) ausgebildet ist, wobei der Graben spiralförmig verläuft und sich in vertikaler Richtung in den Halbleiterkörper (10) hinein erstreckt, und wobei die erste Spule (1) in dem Graben mittels einer Isolationsschicht gegenüber dem Halbleiterkörper elektrisch isoliert ist.

Description

  • Die vorliegende Erfindung betrifft eine integrierte Transformatoranordnung mit zwei spiralförmig verlaufenden Spulen.
  • Eine derartige Transformatoranordnung mit einem Aspektverhältnis der Leiterquerschnitte größer als 3 ist beispielsweise in der DE 196 40 676 A1 beschrieben.
  • Weitere planare Transformatoranordnungen sind in der GB 2173956 A oder der US 4,785,345 beschrieben, wobei letztere eine der Spulen in einem isolierten Graben in einem Halbleiterkörper vorsieht.
  • Die DE 199 45 855 A1 beschreibt eine Mikrospule, die in einer Isolationsschicht oberhalb eines Halbleitersubstrates angeordnet ist und die mittels eines elektrisch leitenden Kontakts an eine in dem Halbleitersubstrat integrierte Schaltung angeschlossen ist.
  • Die EP 0 637 842 A1 beschreibt einen MOSFET mit Source- und Drain-Zonen, die in die Oberfläche eines Halbleiterkörpers eingebracht sind, wobei sich oberhalb des Halbleiterkörpers eine spiralförmig verlaufende Gate-Elektrode von Source nach Drain erstreckt, die isoliert gegenüber dem Halbleiterkörper angeordnet ist.
  • Solche planaren Transformatoranordnungen finden in der Signalübertragung Anwendung, wenn es gilt ein durch eine Schaltungsanordnung erzeugtes Signal einer weiteren Schaltungsanordnung bei elektrischer Trennung der das Signal erzeugenden Schaltung und der das Signal weiter verarbeitende Schaltung zuzuführen.
  • Die beiden Spulen sind dabei elektrisch gegeneinander isoliert und benachbart zueinander angeordnet, um eine induktive Kopplung der beiden Spulen zu gewährleisten. Üblicherweise wird bei planaren integrierten Transformatoren kein Kern verwendet, weshalb diese Transformatoren auch als kernlose Transformatoren (coreless transformer) bezeichnet werden.
  • Maßgeblich für die Übertragungseigenschaften eines solchen Transformators ist die Zeitkonstante τ = L/R der primären Wicklung, die gegeben ist durch den Quotienten aus der Induktivität L und dem Wicklungswiderstand R, wobei sich die Effektivität der Übertragung mit zunehmender Zeitkonstante verbessert.
    •
  • Ziel der vorliegenden Erfindung ist es, eine platzsparend zu realisierende integrierte Transformatoranordnung mit großer Zeitkonstante zur Verbesserung der Übertragungseffektivität zur Verfügung zu stellen.
  • Dieses Ziel wird durch eine Transformatoranordnung gemäß den Merkmalen des Anspruchs 1 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Die integrierte Transformatoranordnung umfasst eine erste Spule, die aus einem spiralförmig verlaufenden elektrisch leitenden Material mit im wesentlichen rechteckförmigen Leitungsquerschnitt gebildet ist, und eine spiralförmig verlaufende zweiten Spule, wobei die erste und zweite Spule elektrisch isoliert gegeneinander angeordnet sind, und wobei das Verhältnis zwischen der Höhe und der Breite des rechteckförmigen Querschnitts der ersten Spule größer als 3 ist.
  • Das Verhältnis zwischen Höhe und Breite der im Querschnitt im wesentlichen rechteckförmigen ersten Spule wird auch als Aspektverhältnis bezeichnet.
  • Mit zunehmendem Aspektverhältnis vergrößert sich der Querschnitt der ersten Spule, so dass sich der Leitungswiderstand der ersten Spule verringert, woraus gemäß obiger Beziehung, wonach die Zeitkonstante τ = L/R ist, eine sich vergrößernde Zeitkonstante resultiert. Diese Vergrößerung der Zeitkonstante geht nicht zu Lasten des für die Spule benötigten Flächenbedarfs, da die Breite des spiralförmig verlaufenden, die Spule bildenden Leitermaterials beibehalten werden kann. In der Tiefe, in der sich die Abmessungen der Spule vergrößern, ist hingegen üblicherweise Platz vorhanden, da das Trägermaterial der planaren ersten und zweiten Spulen aus Stabilitätsgründen bestimmte Abmessungen nicht unterschreiten sollte.
  • Bei der Erfindung ist vorgesehen, dass die erste Spule in einem ersten Graben in einem ersten Halbleiterkörper ausgebildet ist, wobei der Graben spiralförmig verläuft und sich in vertikaler Richtung in den Halbleiterkörper hinein erstreckt. Für die Anordnung der zweiten Spule gibt es hierbei verschiedene Möglichkeiten.
  • Eine Ausführungsform sieht vor, die zweite Spule in oder auf einem zweiten Halbleiterkörper auszubilden, wobei der erste und zweite Halbleiterkörper übereinander und isoliert zueinander angeordnet sind. Die zweite Spule kann dabei in einer Isolationsschicht zwischen dem ersten und zweiten Halbleiterkörper oder in dem zweiten Halbleiterkörper ausgebildet sein.
  • Eine weitere Ausführungsform bezüglich der Anordnung der zweiten Spule sieht vor, die zweite Spule in einer Isolationsschicht oberhalb des ersten Halbleiterkörper auszubilden, wobei die Isolationsschicht insbesondere Bestandteil einer sogenannten Verdrahtungs- oder Metallisierungsebene sein kann. Eine solche zweite Spule ist mittels herkömmlicher Verfahrensschritte herstellbar, die bei der Herstellung von Halbleiterbauelementen zur Realisierung von Verdrahtungen oberhalb eines Halbleiterkörpers bekannt sind.
  • Außerdem ist bei einer weiteren Ausführungsform vorgesehen, die zweite Spule oberhalb oder unterhalb der ersten Spule in einem Graben auszubilden, wobei die beiden Spulen mittels einer Isolationsschicht in dem Graben voneinander getrennt sind.
  • Die zweite Spule kann aus demselben elektrisch leitenden Material wie die erste Spule, insbesondere aus Kupfer oder Aluminium, bestehen. Die zweite Spule kann auch aus einem stark dotierten, und dadurch gut elektrisch leitenden, Halbleitermaterial bestehen, wobei dieses stark dotierte, die zweite Spule bildende Material vorzugsweise unterhalb des Grabens mit der ersten Spule oder in den Zwischenräumen des spiralförmig verlaufenden Grabens mit der ersten Spule ausgebildet ist.
  • Der Halbleiterkörper, in dem oder auf dem die erste und zweite Spule angeordnet sind, kann Teil eines SOI-Substrats sein, bei dem übereinander ein Halbleitermaterial, ein Isolationsmaterial und ein Substrat vorhanden sind.
  • Die Transformatoranordnung umfasst vorzugsweise eine Sendevorrichtung, die an eine der beiden Spulen angeschlossen ist, und eine Empfängervorrichtung, die an die andere der beiden Spulen angeschlossen ist. Diese beiden Vorrichtungen können in einem gemeinsamen Halbleiterkörper, vorzugsweise einem Halbleiterkörper, in dem oder auf dem auch wenigstens eine der beiden Spulen ausgebildet ist, oder in separaten Halbleiterkörpern integriert sein. Vorzugsweise ist die ein Aspektverhältnis größer als 3 aufweisende erste Spule an die Sendevorrichtung angeschlossen.
  • Bei gemeinsamer Realisierung der Sendervorrichtung und der Empfängervorrichtung in einem Halbleiterkörper sind diese beiden Vorrichtung elektrisch gegeneinander isoliert, was durch ein Isolationsmaterial, insbesondere bei SOI-Substraten, oder durch pn-Übergänge realisiert sein kann.
  • Die vorliegende Erfindung wird nachfolgend in den Figuren näher erläutert. In den Figuren zeigt
  • 1 ein Ausführungsbeispiel eines integrierten Transformators mit einer ersten und einer zweiten Spule, die in verschiedenen, übereinander angeordneten Halbleiterkörpern integriert sind in Seitenansicht (1a) und in Draufsicht (1b) im Querschnitt,
  • 2 ein Ausführungsbeispiel einer integrierten Transformatoranordnung, bei der die erste Spule in einem Halbleiterkörper und die zweite Spule in einer Isolationsschicht oberhalb des Halbleiterkörpers angeordnet ist,
  • 3 ein Ausführungsbeispiel einer integrierten Transformatoranordnung, bei der die erste und zweite Spule übereinander in einem Graben eines Halbleiterkörpers angeordnet sind,
  • 4 ein weiteres Ausführungsbeispiel einer integrierten Transformator anordnung, bei der die erste und die zweite Spule übereinander liegend in einem Graben eines Halbleiterkörpers angeordnet sind,
  • 5 Ausführungsbeispiele einer integrierten Transformatoranordnung, bei der die zweite Spule durch einen stark dotierten Halbleiterbereich in einem Halbleiterkörper gebildet ist und mittels oberhalb des Halbleiterkörpers verlaufenden Leistungsverbindungen (5a) bzw. mittels in dem Halbleiterkörper integrierter Leitungsverbindungen (5b) an einen Empfänger angeschlossen ist,
  • 6 eine integrierte Transformatoranordnung, bei der die zweite Spule aus einem stark dotierten Halbleiterbereich in Zwischenräumen eines die erste Spule enthaltenden Grabens in einem Halbleiterkörper ausgebildet ist,
  • 7 integrierte Transformatoranordnungen, bei der die zweite Spule oberhalb der ersten Spule (7a) und die erste Spule oberhalb der zweiten Spule (7b) übereinander liegend in einem Graben eines Halbleiterkörpers ausgebildet sind,
  • 8 Diagramm mit dem Verlauf der Wicklungszeitkonstante abhängig von der Wicklungshöhe,
  • 9 Diagramm der Ausgangsspannung eines erfindungsgemäßen Transformators bei Impulserregung am Eingang über der Zeit.
    •
  • In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile mit gleicher Bedeutung.
  • 1 zeigt ein erstes Ausführungsbeispiel einer erfindungsgemäßen integrierten Transformatoranordnung, die zwei induktiv miteinander gekoppelte planare Spulen 1, 2 aufweist, 1a zeigt die Transformatoranordnung in Seitenansicht im Querschnitt. 1b zeigt einen Querschnitt der Transformatoranordnung in der in 1a eingezeichneten Schnittebene I-I.
  • Die Transformatoranordnung gemäß 1 weist einen ersten Halbleiterkörper 10 und einen zweiten Halbleiterkörper 20 auf, die übereinander angeordnet und mittels einer Isolationsschicht 30, beispielsweise einem Polyimid oder einem Halbleiteroxid, elektrisch gegeneinander isoliert sind. Der erste Halbleiterkörper 10 ist dabei oberhalb des zweiten Halbleiterkörpers 20 angeordnet und weist einen Graben auf, der sich ausgehend von einer der Oberflächen des Halbleiterkörpers 10 in vertikaler Richtung in den Halbleiterkörper hinein erstreckt und der in Draufsicht (1b) spiralförmig verläuft. Dieser Graben ist mit einem elektrisch leitenden Material, beispielsweise Aluminium oder Kupfer, aufgefüllt, wobei das elektrisch leitende Material mittels einer Isolationsschicht 12 gegenüber dem Halbleiterkörper 10 elektrisch isoliert ist. Das Isolationsmaterial 12 besteht vorzugsweise aus einem Halbleiteroxid.
  • Das in dem Graben vorhandene spiralförmig verlaufende elektrisch leitende Material bildet die erste Spule 1 der Transformatoranordnung, wobei das Verhältnis zwischen einer Höhe h dieser Windung und einer Breite W größer als 3 ist. Die Höhe h der Windung ist im wesentlichen bestimmt durch die Tiefe des Grabens in vertikaler Richtung des Halbleiterkörpers, und die Breite W der Windung ist im wesentlichen bestimmt durch die Breite des Grabens in horizontaler Richtung des Halbleiterkörpers, wobei diese Parameter in hinlänglich bekannter Weise bei Halbleiterprozessen einstellbar sind. Die Herstellung des Grabens erfolgt beispielsweise unter Abscheiden einer Lackmaske auf die Oberfläche des Halbleiterkörpers 10 und Durchführung eines anschließenden Ätzverfahrens.
  • Die erste Spule 1 ist über Leitungsverbindungen 51, 52, die in 1a nur schematisch dargestellt sind, an eine in dem Halbleiterkörper 10 integrierte Sendevorrichtung 50 angeschlossen. Diese Sendevorrichtung 50 kontaktiert über die Anschlussleitungen 51, 52 die in 1b eingezeichneten Enden 151, 152 der Spule 1. Die in dem Halbleiterkörper 10 integrierte Sendevorrichtung ist mittels der die Spule 1 umgebenden Isolationsschicht 12 gegenüber der Spule 1 elektrisch isoliert. Darüber hinaus ist an der Oberfläche des Halbleiterkörpers 10 eine Isolationsschicht 11 aufgebracht, die eine nicht näher dargestellte Verdrahtungsebene, in welcher die Leitungsverbindungen 51, 52 untergebracht sind, von der integrierten Sendeschaltung 50 elektrisch isoliert.
  • Die zweite Spule 2 verläuft entsprechend der ersten Spule 1 ebenfalls spiralförmig und ist in der Isolationsschicht 30 zwischen dem zweiten Halbleiterkörper 20 und dem ersten Halbleiterkörper 10 oberhalb einer Isolationsschicht 21, die auf der dem ersten Halbleiterkörper 10 zugewandten Oberfläche des zweiten Halbleiterkörpers 20 ausgebildet ist, ausgebildet. In dem zweiten Halbleiterkörper 20 ist eine als integrierte Schaltung ausgebildete Empfängervorrichtung 40 vorhanden, die in 1a nur schematisch eingezeichnet ist. Diese Empfängervorrichtung ist mittels Leitungsverbindungen 41, 42, die ebenfalls nur schematisch dargestellt sind, an die Enden der zweiten Spule 2 angeschlossen. Die Isolationsschicht 21 isoliert den Halbleiterkörper 20 mit der integrierten Empfängervorrichtung 40 gegenüber der Spule 20, so dass ein elektrischer Kontakt zwischen der Spule 20 und dem Empfänger 40 nur über die Leitungsverbindungen 41, 42 besteht.
  • Die Realisierung der Senderspule 1 mit einem Aspektverhältnis, also einem Verhältnis aus Höhe zu Breite, größer 3 reduziert den Leitungswiderstand der Transformatoranordnung und vergrößert damit die Wicklungszeitkonstante τ der primären Wicklung, die gegeben ist durch τ = L/R, wobei L die Selbstinduktivität und R der Widerstand dieser Wicklung ist.
  • Die Realisierung der Sendespule mit einer im Vergleich zur Breite der Wicklung großen Höhe vergrößert die Abmessungen der Transformatoranordnungen in horizontaler bzw. lateraler Richtung nicht, da die Breite W der Wicklungen im Vergleich zu herkömmlichen derartigen Wicklungen konstant bleiben kann. In vertikaler Richtung der Anordnung steht ohnehin Raum zur Verfügung, da eine gewisse Dicke der Anordnung vorhanden sein muss, um eine ausreichende Stabilität zu gewährleisten.
  • 2 zeigt ein weiteres Ausführungsbeispiel einer integrierten Transformatoranordnung. Bei diesem Ausführungsbeispiel ist die Sendespule 1 in der bereits in 1 erläu terten Weise in einem spiralförmig verlaufenden vertikalen Graben eines Halbleiterkörpers 10 ausgebildet. Die Sendespule 1 ist mittels schematisch dargestellter Leitungsverbindungen 51, 52, die in einer aus mehreren Schichten 61, 62, 63, 64 bestehenden Verdrahtungsebene 60 oberhalb des Halbleiterkörpers 10 ausgebildet sind, an einen in dem Halbleiterkörper 10 integrierten Sender 50 angeschlossen. Die ebenfalls spiralförmig verlaufende zweite Spule 2 ist in dem Ausführungsbeispiel in einer Isolationsschicht 60 oberhalb des Halbleiterkörpers 10 ausgebildet und mittels schematisch dargestellter Leitungsverbindungen 41, 42, an eine in dem Halbleiterkörper 10 integrierte Empfängervorrichtung 40 angeschlossen. Die Isolationsschicht 60 besteht vorzugsweise aus mehreren Lagen 61, 62, 63, 64 und ist Bestandteil einer Verdrahtungsebene oder nach Art einer Verdrahtungsebene ausgebildet. In einer solchen Verdrahtungsebene können Leitungsverbindungen in mehreren Ebenen isoliert gegeneinander angeordnet sein, um in einem Halbleiterkörper integrierte Halbleiterbauelemente elektrisch miteinander zu verbinden oder um Bauelemente in dem Halbleiterkörper von außen zu kontaktieren. Die zweite Spule 2 kann in dieser Verdrahtungsebene mittels herkömmlicher Verfahren zur Realisierung von Leitungsverbindungen hergestellt werden und besteht vorzugsweise aus einem Metall, wie beispielsweise Kupfer oder Aluminium.
  • Die Isolationsschicht 60, in welcher die zweite Spule 2 und die Leitungsverbindungen 41, 42 bzw. 51, 52 untergebracht sind, besteht beispielsweise aus einem Polyimid. Die zweite Spule 2 und die Leitungsverbindungen 41, 42, 51, 52 bestehen beispielsweise aus Kupfer oder Aluminium. In nicht näher dargestellter weise können elektrisch leitende Verbindungen zwischen dem Sender 50 und der Primärspule 1 und dem Empfänger 40 und der Sekundärspule 2 auch in dem Halbleiterkörper 10 ausgebildet sein.
  • Die erste Spule 1 ist durch die sie umgebende Isolationsschicht 12 gegenüber dem Halbleiterkörper 10 und damit gegen über der integrierten Empfängervorrichtung 40 und der integrierten Sendervorrichtung 50 isoliert. Vorzugsweise sind der Sender 50 und der Empfänger 40 von geeigneten Potentialbarrieren umgeben, um diese beiden Vorrichtungen 40, 50 elektrisch voneinander zu isolieren. Diese Potentialbarrieren sind in 2 schematisch gestrichelt eingezeichnet und umfassen beispielsweise pn-Übergänge, die in der Halbleitertechnologie zur gegenseitigen Isolation von Halbleiterbauelementen, die in einem gemeinsamen Halbleiterkörper integriert sind, hinlänglich bekannt sind.
  • Ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Transformatoranordnung ist in 3 dargestellt. Bei diesem Ausführungsbeispiel sind die erste Spule 1 und die zweite Spule 2 übereinander liegend in einem spiralförmig verlaufenden, sich in vertikaler Richtung in den Halbleiterkörper 10 hinein erstreckenden Graben angeordnet. Die erste Spule 1 befindet sich in dem Beispiel im unteren Teil des Grabens und ist mittels der Isolationsschicht 12 gegenüber dem Halbleiterkörper 10 isoliert. Die Spule 1 ist mittels Leitungsverbindungen 51, 52 an einen in dem Halbleiterkörper 10 integrierten Sender angeschlossen, der von einer gestrichelt eingezeichneten Isolationsbarriere umgeben ist. Im Bereich der Anschlüsse erstreckt sich die erste Spule 1 bis an die Oberfläche des Halbleiterkörpers 10 und ist dort mittels der Leitungsverbindungen 51, 52 kontaktiert. Die zweite Spule ist durch die Isolationsschicht 12 isoliert gegenüber der ersten Spule 1 in dem Graben ausgebildet und ist mittels Leitungsverbindungen 41, 42 an eine ebenfalls in dem Halbleiterkörper 10 integrierte Empfängervorrichtung 40 angeschlossen. Das in 3 dargestellte Ausführungsbeispiel ermöglicht eine besonders gute induktive Kopplung der ersten und zweiten Spule 1, 2. Diese Transformatoranordnung ist darüber hinaus besonders platzsparend realisierbar. Das Aspektverhältnis der ersten Spule 1 ist, wie auch bei den zuvor erläuterten Ausführungsbeispielen, größer als 3.
  • 4 zeigt eine Abwandlung der in 3 dargestellten Transformatoranordnung. Bei der Transformatoranordnung gemäß 4 ist zur Integration der Spulen 1, 2 sowie des Senders 50 und des Empfängers 40 ein SOI-Substrat verwendet, welches ein Halbleitersubstrat 71 aufweist, auf welchem isoliert durch eine Isolationsschicht 73 eine Halbleiterschicht 72 aufgebracht ist, wobei der Sender 50, der Empfänger 40 und die Spulen 1, 2 in dieser Halbleiterschicht 72 integriert sind. Der Sender 50 und Empfänger 40 sind jeweils vorzugsweise durch Wände 74 aus isolierendem Material umgeben, die in vertikaler Richtung bis an die das Halbleitersubstrat 71 und die Halbleiterschicht 72 trennende Isolationsschicht 73 reichen. Diese Isolationswände werden beispielsweise dadurch hergestellt, dass Gräben um die als integrierte Schaltungen ausgebildeten Sender- und Empfängervorrichtungen 50, 40 erzeugt werden, die bis an die Isolationsschicht 73 reichen und die anschließend mittels eines Isolationsmaterials aufgefüllt werden.
  • Wie bei den zuvor dargestellten Ausführungsbeispielen ist auch bei dem Ausführungsbeispiel gemäß 4 die Spule 1 über Leitungsverbindungen 51, 52 an den Sender 50 angeschlossen, und die zweite Spule 2 ist mittels Leitungsverbindungen 41, 42 an den Empfänger 40 angeschlossen.
  • 5 zeigt ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Transformatoranordnung, bei welcher die erste Spule 1 in einem spiralförmig verlaufenden, sich in vertikaler Richtung in den Halbleiterkörper 10 hinein erstreckenden Graben ausgebildet ist. Die erste Spule ist mittels schematisch dargestellter Leitungsverbindungen 51, 52 an eine in dem Halbleiterkörper 10 integrierte Sendervorrichtung 50 angeschlossen, die von einer gestrichelt eingezeichneten Potentialbarriere umgeben ist.
  • Die zweite Spule 2 ist in dem Ausführungsbeispiel gemäß 5a durch einen stark dotierten, beispielsweise einen stark n- dotierten, Halbleiterbereich ausgebildet, der spiralförmig in dem Halbleiterkörper 10 verläuft und der unterhalb des Grabens mit der ersten Spule 1 ausgebildet ist. An Enden dieses stark dotierten Halbleiterbereiches sind elektrisch leitende Kontakte 2A, 2B, beispielsweise aus Metall, an die Oberfläche des Halbleiterkörpers 10 geführt und dort über Leitungsverbindungen 41, 42 an die ebenfalls in dem Halbleiterkörper 10 integrierte Empfängervorrichtung, die durch eine gestrichelt eingezeichnete Isolationsbarriere umgeben ist, angeschlossen.
  • 5b zeigt eine Abwandlung der Vorrichtung nach 5a, die sich im Wesentlichen von der Vorrichtung nach 5a dadurch unterscheidet, dass elektrisch leitenden Verbindungen 41, 42 zwischen der aus stark dotierten Halbleiterbereichen gebildeten zweiten Spule 2 und dem Empfänger ebenfalls durch stark dotierte Halbleiterzonen in dem Halbleiterkörper 10 unterhalb der Gräben mit der ersten Spule 1 ausgebildet sind.
  • Des Weiteren sind bei der Vorrichtung gemäß 5b die Sendervorrichtung 50 und die Empfängervorrichtung 40 in unterschiedlichen Halbleiterkörpern ausgebildet. Die Empfängervorrichtung 40 befindet sich in diesem Ausführungsbeispiel zusammen mit der ersten und zweiten Spule 1, 2 in dem Halbleiterkörper 10, während die Sendervorrichtung 50 in einem weiteren neben dem Halbleiterkörper 10 angeordneten Halbleiterkörper 80 integriert ist und mittels Leitungsverbindungen 512, 522, 511, 521 an die erste Spule 1, die Sendespule, angeschlossen ist.
  • 6 zeigt eine Abwandlung der in 5 dargestellten Transformatoranordnung, wobei bei dieser Abwandlung, die zweite Spule 2 ebenfalls durch einen stark dotierten Halbleiterbereich gebildet ist, wobei dieser stark dotierte Halbleiterbereich im Bereich der Oberfläche des Halbleiterkörpers 10 in Zwischenräumen des Grabens mit der ersten Spule 1 ausgebildet ist und damit parallel zu dem spiralförmigen Graben verläuft und entsprechend ebenfalls spiralförmig ausgebildet ist.
  • 7a zeigt eine Abwandlung der in den 3 und 4 dargestellten Transformatoranordnungen, bei welchen die erste und zweite Spule 1, 2 übereinander liegend in einem Graben des Halbleiterkörpers 10 angeordnet sind. In Abwandlung zu den Ausführungsbeispielen gemäß der 3 und 4 sind bei dem Ausführungsbeispiel gemäß 7 die Sendevorrichtung 50 und die Empfängervorrichtung 40 nicht in dem selben Halbleiterkörper ausgebildet. Bei dem Beispiel gemäß 7 ist der Sender 50 umgeben von einer gestrichelt eingezeichneten Isolationsbarriere in dem selben Halbleiterkörper integriert, in dem die erste Spule 1 und die zweite Spule 2 integriert sind. Der Empfänger 40 ist in einem weiteren Halbleiterkörper 30, integriert, der neben dem Halbleiterkörper 10 angeordnet ist, wobei die zweite Spule 2 über Leitungsverbindungen 411, 421 mit Kontaktanschlüssen des Halbleiterkörpers 80 verbunden ist, die wiederum über Leitungsverbindungen 412, 422 an den integrierten Empfänger 40 angeschlossen sind.
  • 7b zeigt eine Abwandlung der in 7a dargestellten Transformatoranordnung, die sich von der in 7a dargestellten Transformatoranordnung im Wesentlichen dadurch unterscheidet, dass die zweite Spule 2 in Gräben des Halbleiterkörpers 10 unterhalb der ersten Spule ausgebildet ist. Die beiden Spulen sind mittels der Isolationsschicht 12 gegeneinander isoliert, wobei das elektrisch leitende Material der zweiten Spule 2 – entsprechend der ersten Spule 1 in 7a – am Spulenanfang und am Spulenende bis an die Oberfläche des Halbleiterkörpers 10 reicht, um dort durch die Leistungsverbindungen 41, 42 zum Anschluss an die Empfängervorrichtung 41, 42 kontaktiert zu werden.
  • Im Gegensatz zu der Transformatoranordnung gemäß 7a ist bei der Anordnung gemäß 7b der Empfänger 40 in demselben Halbleiterkörper 10 wie die Sendespule 1 und die Empfän gerspule 2 integriert, während die Sendervorrichtung 50 in dem weiteren, neben dem Halbleiterkörper 10 angeordneten Halbleiterkörper 80 integriert und mittels Leitungsverbindungen 512, 522, 511, 521 an Kontaktanschlüsse der in dem Halbleiterkörper 10 integrierten ersten Spule 1 angeschlossen ist.
  • 8 veranschaulicht in einem Diagramm den Verlauf der Wicklungszeitkonstante τ(h) abhängig von der Wicklungshöhe h, wobei dieses Diagramm für einen Transformator ermittelt wurde, bei dem Sender- und Empfängerspule jeweils 10 Windungen aufweisen, bei dem der Spulenabstand zwischen Sende- und Empfängerspule 10 μm beträgt, bei der die Leiterbahnbreite W für die Sende- und Empfängerspulenwindungen 6 μm beträgt. Der laterale Abstand zwischen den einzelnen Windungen für Sende- und Empfängerspule beträgt jeweils 3 μm.
  • Wie in 8 dargestellt ist, nimmt die Wicklungszeitkonstante τ mit zunehmender Wicklungshöhe h zu, wobei das Verhältnis von Wicklungshöhe h zur Wicklungsbreite bei einem Wert von h = 1,5·10–5 für die Wicklungshöhe h 2,5 beträgt.
  • 9 veranschaulicht in einem Diagramm die effektive Kopplung eines Transformators mit den zuvor angegebenen Parametern zum Einen für eine Wicklungshöhe von 1 μm (durchgezogene Linie), was einem Aspektverhältnis von 1/6 entspricht, und für eine Wicklungshöhe h von 10 μm, was einem Aspektverhältnis von 5/3 entspricht (gestrichelte Linie). 9 zeigt den Verlauf einer an der Empfängerwicklung abgreifbaren Spannung Uout bei einer impulsförmigen Erregung am Eingang. Wie 9 zeigt, nimmt bei dem größeren Aspektverhältnis die Spannung über der Zeit t wesentlich langsamer als bei dem kleineren Aspektverhältnis ab, so dass bei einem größeren Aspektverhältnis eine deutlich bessere Kopplung der beiden Spulen, und damit eine verbesserte Signalübertragung erreicht wird.
    • W
    Windungsbreite
    h
    Windungshöhe
    1
    erste Spule
    2
    zweite Spule
    12
    Isolationsschicht
    51, 52
    Anschlussleitungen
    41, 42
    Anschlussleitungen
    50
    Sendevorrichtung
    40
    Empfängervorrichtung
    10
    erster Halbleiterkörper
    20
    zweiter Halbleiterkörper
    21
    Isolationsschicht auf dem zweiten Halb
    leiterkörper
    11, 14
    Isolationsschicht auf dem ersten Halblei
    terkörper
    30
    Isolationsschicht
    151, 152
    Anschlusspunkte
    60
    Isolationsschicht
    61, 62, 63, 64
    Lagen der Isolationsschicht
    70
    SOI-Substrat
    71
    Halbleitersubstrat
    73
    Isolationsschicht
    74
    Isolationswand
    72
    Halbleiterschicht
    80
    Halbleiterkörper
    411, 412, 421, 422
    Anschlussleitungen
    511, 512, 521, 522
    Anschlussleitungen
    2A, 2B
    leitende Kontakte

Claims (14)

  1. Integrierte Transformatoranordnung mit einer ersten Spule (1), die aus einem spiralförmig verlaufenden elektrisch leitenden Material mit rechteckförmigen Leitungsquerschnitt gebildet ist, und mit einer spiralförmig verlaufenden zweiten Spule (2), wobei die erste und zweite Spule (1, 2) elektrisch isoliert gegeneinander angeordnet sind, wobei das Aspektverhältnis zwischen der Höhe (h) und der Breite (W) des rechteckförmigen Leitungsquerschnitts der ersten Spule (1) größer als 3 ist, und wobei die erste Spule (1) in einem ersten Graben in einem ersten Halbleiterkörper (10) ausgebildet ist, wobei der Graben spiralförmig verläuft und sich in vertikaler Richtung in den Halbleiterkörper (10) hinein erstreckt, und wobei die erste Spule (1) in dem Graben mittels einer Isolationsschicht gegenüber dem Halbleiterkörper elektrisch isoliert ist.
  2. Integrierte Transformatoranordnung nach Anspruch 1, bei der die zweite Spule in oder auf einem zweiten Halbleiterkörper (20) ausgebildet ist, wobei der erste und zweite Halbleiterkörper (10, 20) übereinander und isoliert zueinander angeordnet sind.
  3. Integrierte Transformatoranordnung nach Anspruch 2, bei der die zweite Spule (2) in einer Isolationsschicht (30) zwischen dem ersten und zweiten Halbleiterkörper (10, 20) ausgebildet ist.
  4. Integrierte Transformatoranordnung nach Anspruch 1, bei der die zweite Spule (2) in einer Isolationsschicht (60) oberhalb des ersten Halbleiterkörpers ausgebildet ist.
  5. Integrierte Transformatoranordnung nach Anspruch 1, bei der die Isolationsschicht (60), in der die zweite Spule (2) ausgebildet ist, Bestandteil einer Metallisierungsebene ist.
  6. Integrierte Transformatoranordnung nach Anspruch 1, bei der die zweite Spule (2) oberhalb oder unterhalb der ersten Spule (1) in dem Graben ausgebildet ist.
  7. Integrierte Transformatoranordnung nach Anspruch 1, bei der die zweite Spule (2) aus einem stark dotierten Halbleitermaterial in dem ersten Halbleiterkörper (10) ausgebildet ist.
  8. Integrierte Transformatoranordnung nach Anspruch 7, bei der das die zweite Spule (2) bildende stark dotierte Halbleitermaterial unterhalb des Grabens mit der ersten Spule (1) ausgebildet ist.
  9. Integrierte Transformatoranordnung nach Anspruch 7, bei der das die zweite Spule bildende stark dotierte Halbleitermaterial benachbart zu dem Graben mit der ersten Spule (1) ausgebildet ist.
  10. Integrierte Transformatoranordnung nach einem der Ansprüche 4–9, bei der der erste Halbleiterkörper (70) Teil eines SOI-Substrats ist.
  11. Integrierte Transformatoranordnung nach einem der vorangehenden Ansprüche, die eine Sendevorrichtung (50) aufweist, die an eine (1) der beiden Spulen (1, 2) angeschlossen ist, und die eine Empfängervorrichtung (40) aufweist, die an die andere (2) der beiden Spulen angeschlossen ist.
  12. Integrierte Transformatoranordnung nach Anspruch 11, soweit er auf Anspruch 2 zurückbezogen ist, bei der die Sendevorrichtung (50) in einem (10) der beiden Halbleiterkörper (10, 20) und die Empfängervorrichtung (40) in dem anderen (20) der beiden Halbleiterkörper (10, 20) integriert ist.
  13. Integrierte Transformatoranordnung nach einem der Ansprüche 6 bis 11, bei der die Sendervorrichtung (50) und die Emp fängervorrichtung (40) in dem ersten Halbleiterkörper (10) integriert sind.
  14. Integrierte Transformatoranordnung nach einem der Ansprüche 6 bis 11, bei der die Sendevorrichtung (50) und die Empfängervorrichtung (40) in verschiedenen Halbleiterkörpern (10, 80) integriert sind, wobei eine der Vorrichtungen (50, 40) in dem ersten Halbleiterkörper (10) integriert ist.
DE10232642A 2002-07-18 2002-07-18 Integrierte Transformatoranordnung Expired - Fee Related DE10232642B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10232642A DE10232642B4 (de) 2002-07-18 2002-07-18 Integrierte Transformatoranordnung
US10/622,934 US6927662B2 (en) 2002-07-18 2003-07-18 Integrated transformer configuration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10232642A DE10232642B4 (de) 2002-07-18 2002-07-18 Integrierte Transformatoranordnung

Publications (2)

Publication Number Publication Date
DE10232642A1 DE10232642A1 (de) 2004-02-12
DE10232642B4 true DE10232642B4 (de) 2006-11-23

Family

ID=30128153

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10232642A Expired - Fee Related DE10232642B4 (de) 2002-07-18 2002-07-18 Integrierte Transformatoranordnung

Country Status (2)

Country Link
US (1) US6927662B2 (de)
DE (1) DE10232642B4 (de)

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030042571A1 (en) * 1997-10-23 2003-03-06 Baoxing Chen Chip-scale coils and isolators based thereon
US7768371B2 (en) * 1998-02-05 2010-08-03 City University Of Hong Kong Coreless printed-circuit-board (PCB) transformers and operating techniques therefor
DE10243197B4 (de) * 2002-09-18 2011-05-05 Infineon Technologies Ag Digitales Signalübertragungsverfahren
US7076127B2 (en) * 2003-01-14 2006-07-11 Fuji Photo Film Co., Ltd. Optical switch and safety apparatus using the same
EP1618712A2 (de) * 2003-04-30 2006-01-25 Analog Devices, Inc. Signalisolatoren mit mikrotransformatoren
FR2862158B1 (fr) * 2003-11-07 2006-11-17 St Microelectronics Sa Balun distribue a rapport d'impedance non unitaire
US7821428B2 (en) 2004-06-03 2010-10-26 Silicon Laboratories Inc. MCU with integrated voltage isolator and integrated galvanically isolated asynchronous serial data link
US7376212B2 (en) 2004-06-03 2008-05-20 Silicon Laboratories Inc. RF isolator with differential input/output
US7738568B2 (en) 2004-06-03 2010-06-15 Silicon Laboratories Inc. Multiplexed RF isolator
US7302247B2 (en) 2004-06-03 2007-11-27 Silicon Laboratories Inc. Spread spectrum isolator
US8049573B2 (en) * 2004-06-03 2011-11-01 Silicon Laboratories Inc. Bidirectional multiplexed RF isolator
US7902627B2 (en) 2004-06-03 2011-03-08 Silicon Laboratories Inc. Capacitive isolation circuitry with improved common mode detector
US7421028B2 (en) 2004-06-03 2008-09-02 Silicon Laboratories Inc. Transformer isolator for digital power supply
US8198951B2 (en) 2004-06-03 2012-06-12 Silicon Laboratories Inc. Capacitive isolation circuitry
US8441325B2 (en) 2004-06-03 2013-05-14 Silicon Laboratories Inc. Isolator with complementary configurable memory
US7737871B2 (en) 2004-06-03 2010-06-15 Silicon Laboratories Inc. MCU with integrated voltage isolator to provide a galvanic isolation between input and output
US8169108B2 (en) * 2004-06-03 2012-05-01 Silicon Laboratories Inc. Capacitive isolator
US7447492B2 (en) 2004-06-03 2008-11-04 Silicon Laboratories Inc. On chip transformer isolator
DE102004036139B4 (de) 2004-07-26 2008-09-04 Infineon Technologies Ag Bauelementanordnung mit einem planaren Transformator
DE102004064102B4 (de) * 2004-07-26 2013-04-11 Infineon Technologies Ag Bauelementanordnung mit einem planaren Transformator
DE102004039218A1 (de) 2004-08-12 2006-03-09 Infineon Technologies Ag Verfahren zur Datenübertragung über eine Datenübertragungsstrecke mit induktiven Übertragern und Datenübertragungsvorrichtung
US7489526B2 (en) * 2004-08-20 2009-02-10 Analog Devices, Inc. Power and information signal transfer using micro-transformers
US7558080B2 (en) * 2004-08-20 2009-07-07 Analog Devices, Inc. Power converter system
DE102004063560B4 (de) * 2004-12-30 2009-01-29 Infineon Technologies Ag Kapazitive Struktur und Verfahren zur Herstellung einer kapazitiven Struktur
WO2006110782A1 (en) * 2005-04-12 2006-10-19 University Of Florida Research Foundation, Inc. Fabrication of a micro-electromechanical system (mems) device from a complementary metal oxide semiconductor (cmos)
DE102005020615B4 (de) 2005-05-03 2010-03-11 Infineon Technologies Austria Ag Signalübertragungsanordnung mit einem Transformator und einer Empfängerschaltung
DE102005047055A1 (de) * 2005-09-30 2007-04-05 Infineon Technologies Austria Ag Ansteuerschaltung mit einem Transformator für ein Halbleiterschaltelement
EP1855297B1 (de) 2006-05-08 2016-07-13 Infineon Technologies Austria AG Signalübertrager und Signalübertragungsvorrichtung mit einem Signalübertrager
EP1860838B1 (de) * 2006-05-24 2013-08-14 Infineon Technologies AG Datenübertragung durch Phasenmodulation über zwei Signalpfaden
US7719305B2 (en) * 2006-07-06 2010-05-18 Analog Devices, Inc. Signal isolator using micro-transformers
US20080278275A1 (en) * 2007-05-10 2008-11-13 Fouquet Julie E Miniature Transformers Adapted for use in Galvanic Isolators and the Like
US9105391B2 (en) * 2006-08-28 2015-08-11 Avago Technologies General Ip (Singapore) Pte. Ltd. High voltage hold-off coil transducer
US8427844B2 (en) * 2006-08-28 2013-04-23 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Widebody coil isolators
US8061017B2 (en) * 2006-08-28 2011-11-22 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Methods of making coil transducers
US8385043B2 (en) * 2006-08-28 2013-02-26 Avago Technologies ECBU IP (Singapoare) Pte. Ltd. Galvanic isolator
US7852186B2 (en) * 2006-08-28 2010-12-14 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer with reduced arcing and improved high voltage breakdown performance characteristics
US7948067B2 (en) * 2009-06-30 2011-05-24 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Coil transducer isolator packages
US7791900B2 (en) * 2006-08-28 2010-09-07 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolator
US8093983B2 (en) * 2006-08-28 2012-01-10 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Narrowbody coil isolator
US9019057B2 (en) * 2006-08-28 2015-04-28 Avago Technologies General Ip (Singapore) Pte. Ltd. Galvanic isolators and coil transducers
DE102006044570A1 (de) * 2006-09-21 2008-04-03 Atmel Duisburg Gmbh Integrierte Schaltungsanordnung und integrierte Schaltung
WO2008090995A1 (ja) * 2007-01-24 2008-07-31 Nec Corporation インダクタ
TWI341585B (en) * 2007-02-13 2011-05-01 Via Tech Inc Structure of inductor
DE102007007800B3 (de) * 2007-02-16 2008-08-28 Siemens Audiologische Technik Gmbh Hörvorrichtung mit Hörerkompensationsspule
US7570144B2 (en) * 2007-05-18 2009-08-04 Chartered Semiconductor Manufacturing, Ltd. Integrated transformer and method of fabrication thereof
US8242872B2 (en) * 2007-05-18 2012-08-14 Globalfoundries Singapore Pte. Ltd. Transformer with effective high turn ratio
US7605580B2 (en) * 2007-06-29 2009-10-20 Infineon Technologies Austria Ag Integrated hybrid current sensor
US7652355B2 (en) * 2007-08-01 2010-01-26 Chartered Semiconductor Manufacturing, Ltd. Integrated circuit shield structure
JP5076725B2 (ja) * 2007-08-13 2012-11-21 富士電機株式会社 絶縁トランスおよび電力変換装置
US7841070B2 (en) * 2007-08-21 2010-11-30 Intel Corporation Method of fabricating a transformer device
US7710215B2 (en) * 2008-02-04 2010-05-04 Infineon Technologies Austria Ag Semiconductor configuration having an integrated coupler and method for manufacturing such a semiconductor configuration
US8258911B2 (en) 2008-03-31 2012-09-04 Avago Technologies ECBU IP (Singapor) Pte. Ltd. Compact power transformer components, devices, systems and methods
KR101453071B1 (ko) * 2008-05-14 2014-10-23 삼성전자주식회사 트랜스포머, 밸룬 및 이를 포함하는 집적 회로
US8031042B2 (en) * 2008-05-28 2011-10-04 Flextronics Ap, Llc Power converter magnetic devices
TW201001457A (en) * 2008-06-30 2010-01-01 Delta Electronics Inc Magnetic component
US20100052839A1 (en) * 2008-09-04 2010-03-04 Koen Mertens Transformers and Methods of Manufacture Thereof
US8446243B2 (en) 2008-10-31 2013-05-21 Infineon Technologies Austria Ag Method of constructing inductors and transformers
US7843237B2 (en) 2008-11-17 2010-11-30 Infineon Technologies Austria Ag Circuit arrangement for actuating a transistor
US8697574B2 (en) * 2009-09-25 2014-04-15 Infineon Technologies Ag Through substrate features in semiconductor substrates
JP5482152B2 (ja) * 2009-11-27 2014-04-23 トヨタ自動車株式会社 トランス素子とその製造方法
US8319573B2 (en) * 2009-12-23 2012-11-27 Infineon Technologies Austria Ag Signal transmission arrangement
US8970000B2 (en) * 2010-01-18 2015-03-03 Infineon Technologies Austria Ag Signal transmission arrangement
US8339231B1 (en) * 2010-03-22 2012-12-25 Flextronics Ap, Llc Leadframe based magnetics package
US8513771B2 (en) 2010-06-07 2013-08-20 Infineon Technologies Ag Semiconductor package with integrated inductor
CN102376693B (zh) 2010-08-23 2016-05-11 香港科技大学 单片磁感应器件
US8451032B2 (en) 2010-12-22 2013-05-28 Silicon Laboratories Inc. Capacitive isolator with schmitt trigger
JP2012142457A (ja) * 2010-12-29 2012-07-26 Ryutaro Mori 巻線装置及びその製造方法
FR2979712B1 (fr) * 2011-09-02 2013-09-13 Schneider Electric Ind Sas Ensemble multicouche a double bobinage blinde pour detecteur inductif
US8717136B2 (en) 2012-01-10 2014-05-06 International Business Machines Corporation Inductor with laminated yoke
US9183977B2 (en) 2012-04-20 2015-11-10 Infineon Technologies Ag Method for fabricating a coil by way of a rounded trench
US9009951B2 (en) * 2012-04-24 2015-04-21 Cyntec Co., Ltd. Method of fabricating an electromagnetic component
US9064628B2 (en) 2012-05-22 2015-06-23 International Business Machines Corporation Inductor with stacked conductors
JP5729485B2 (ja) 2012-05-29 2015-06-03 富士電機株式会社 アイソレータおよびアイソレータの製造方法
US8963671B2 (en) * 2012-08-31 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor transformer device and method for manufacturing the same
US8890319B2 (en) 2012-09-12 2014-11-18 Infineon Technologies Ag Chip to package interface
US9929038B2 (en) * 2013-03-07 2018-03-27 Analog Devices Global Insulating structure, a method of forming an insulating structure, and a chip scale isolator including such an insulating structure
US9293997B2 (en) 2013-03-14 2016-03-22 Analog Devices Global Isolated error amplifier for isolated power supplies
JP2013239731A (ja) * 2013-07-19 2013-11-28 Renesas Electronics Corp 半導体装置
JP6395304B2 (ja) * 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
US9773588B2 (en) * 2014-05-16 2017-09-26 Rohm Co., Ltd. Chip parts
CN104022113B (zh) * 2014-06-16 2018-09-11 中国科学院自动化研究所 一种基于微型变压器的堆叠式数字隔离器
US10236115B2 (en) * 2014-06-16 2019-03-19 Stmicroelectronics S.R.L. Integrated transformer
US9660848B2 (en) 2014-09-15 2017-05-23 Analog Devices Global Methods and structures to generate on/off keyed carrier signals for signal isolators
US10270630B2 (en) 2014-09-15 2019-04-23 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US10536309B2 (en) 2014-09-15 2020-01-14 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
KR101832545B1 (ko) * 2014-09-18 2018-02-26 삼성전기주식회사 칩 전자부품
JP5968968B2 (ja) * 2014-09-19 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置
KR102185067B1 (ko) * 2014-09-24 2020-12-01 삼성전기주식회사 박막 인덕터용 코일 유닛, 박막 인덕터용 코일 유닛의 제조방법, 박막 인덕터 및 박막 인덕터의 제조방법
US9998301B2 (en) 2014-11-03 2018-06-12 Analog Devices, Inc. Signal isolator system with protection for common mode transients
KR101832554B1 (ko) * 2015-01-28 2018-02-26 삼성전기주식회사 칩 전자부품 및 그 제조방법
US10643787B2 (en) * 2015-02-11 2020-05-05 Fu Da Tong Technology Co., Ltd. Induction type power supply system and coil module thereof
WO2017006363A1 (en) 2015-07-03 2017-01-12 Fuji Electric Co., Ltd. Isolator and isolator manufacturing method
US9941565B2 (en) 2015-10-23 2018-04-10 Analog Devices Global Isolator and method of forming an isolator
US10204732B2 (en) 2015-10-23 2019-02-12 Analog Devices Global Dielectric stack, an isolator device and method of forming an isolator device
WO2017177389A1 (zh) * 2016-04-13 2017-10-19 深圳线易科技有限责任公司 具有集成磁性器件的转接板
CN105977240A (zh) * 2016-05-17 2016-09-28 电子科技大学 一种单片集成微型变压器
US10497646B2 (en) * 2016-07-28 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Dual-mode wireless charging device
EP3293888B1 (de) 2016-09-13 2020-08-26 Allegro MicroSystems, LLC Signalisolator mit bidirektionaler kommunikation zwischen chips
US9978696B2 (en) 2016-09-14 2018-05-22 Analog Devices, Inc. Single lead-frame stacked die galvanic isolator
US11501908B2 (en) * 2016-10-04 2022-11-15 Nanohenry, Inc. Miniature inductors and related circuit components and methods of making same
TWI645428B (zh) * 2016-11-25 2018-12-21 瑞昱半導體股份有限公司 積體電感
US10734331B2 (en) * 2017-08-16 2020-08-04 Texas Instruments Incorporated Integrated circuit with an embedded inductor or transformer
US11393776B2 (en) * 2018-05-17 2022-07-19 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
US11044022B2 (en) 2018-08-29 2021-06-22 Analog Devices Global Unlimited Company Back-to-back isolation circuit
US11450469B2 (en) 2019-08-28 2022-09-20 Analog Devices Global Unlimited Company Insulation jacket for top coil of an isolated transformer
US11115244B2 (en) 2019-09-17 2021-09-07 Allegro Microsystems, Llc Signal isolator with three state data transmission
US11387316B2 (en) 2019-12-02 2022-07-12 Analog Devices International Unlimited Company Monolithic back-to-back isolation elements with floating top plate
DE102020104869B3 (de) * 2020-02-25 2021-05-27 Infineon Technologies Ag Schaltungsanordnung mit galvanischer trennung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2173956A (en) * 1985-03-29 1986-10-22 Plessey Co Plc Integrated electrical transformer
US4785345A (en) * 1986-05-08 1988-11-15 American Telephone And Telegraph Co., At&T Bell Labs. Integrated transformer structure with primary winding in substrate
EP0637842A1 (de) * 1993-07-26 1995-02-08 T.I.F. Co., Ltd. Halbleiterbauelement mit LC-Element und Verfahren zur Herstellung
DE19640676A1 (de) * 1996-04-04 1997-10-09 Bosch Gmbh Robert Verfahren zur Herstellung von Mikrospulen und -transformatoren
US6114937A (en) * 1996-08-23 2000-09-05 International Business Machines Corporation Integrated circuit spiral inductor
DE19945855A1 (de) * 1999-09-24 2001-03-29 Bosch Gmbh Robert Mikrospule
US20020013034A1 (en) * 1998-06-19 2002-01-31 Winbond Electronics Corp. Method for fabricating high-Q inductance device in monolithic technology

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US13034A (en) * 1855-06-12 Bedstead
JP3166015B2 (ja) * 1992-07-16 2001-05-14 株式会社豊田中央研究所 力変換素子およびこれを用いた圧力検出回路
JP3063422B2 (ja) * 1992-10-05 2000-07-12 富士電機株式会社 磁気誘導素子用コイル
US5852866A (en) * 1996-04-04 1998-12-29 Robert Bosch Gmbh Process for producing microcoils and microtransformers
US6097273A (en) * 1999-08-04 2000-08-01 Lucent Technologies Inc. Thin-film monolithic coupled spiral balun transformer
DE10100282B4 (de) 2001-01-04 2005-10-13 Infineon Technologies Ag Elektrischer Transformator
US6577219B2 (en) * 2001-06-29 2003-06-10 Koninklijke Philips Electronics N.V. Multiple-interleaved integrated circuit transformer

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2173956A (en) * 1985-03-29 1986-10-22 Plessey Co Plc Integrated electrical transformer
US4785345A (en) * 1986-05-08 1988-11-15 American Telephone And Telegraph Co., At&T Bell Labs. Integrated transformer structure with primary winding in substrate
EP0637842A1 (de) * 1993-07-26 1995-02-08 T.I.F. Co., Ltd. Halbleiterbauelement mit LC-Element und Verfahren zur Herstellung
DE19640676A1 (de) * 1996-04-04 1997-10-09 Bosch Gmbh Robert Verfahren zur Herstellung von Mikrospulen und -transformatoren
US6114937A (en) * 1996-08-23 2000-09-05 International Business Machines Corporation Integrated circuit spiral inductor
US20020013034A1 (en) * 1998-06-19 2002-01-31 Winbond Electronics Corp. Method for fabricating high-Q inductance device in monolithic technology
DE19945855A1 (de) * 1999-09-24 2001-03-29 Bosch Gmbh Robert Mikrospule

Also Published As

Publication number Publication date
US20040056749A1 (en) 2004-03-25
US6927662B2 (en) 2005-08-09
DE10232642A1 (de) 2004-02-12

Similar Documents

Publication Publication Date Title
DE10232642B4 (de) Integrierte Transformatoranordnung
DE102004036139B4 (de) Bauelementanordnung mit einem planaren Transformator
DE102004014752B4 (de) Halbleiterbauelement mit kernlosem Wandler und Halbbrücke
EP1249025B1 (de) Spule und spulensystem zur integration in eine mikroelektronische schaltung sowie mikroelektronische schaltung
DE102013206900B4 (de) Halbleiterbauelement mit kernlosem Übertrager und Verfahren zum Betrieb eines solchen Halbleiterbauelements
DE102010063858B4 (de) Signalübertragungsanordnung
DE19737294B4 (de) Halbleiterbaustein mit wenigstens einem Kondensatorelement mit parallelen Kondensatorplatten sowie Verfahren zu seiner Herstellung
DE102005036116B4 (de) Leistungshalbleitermodul
DE102009006696B4 (de) Halbleiterkonfiguration mit einem integrierten Koppler und Verfahren zum Herstellen einer derartigen Halbleiterkonfiguration sowie Verfahren zum Übertragen eines elektrischen Signals
DE10100282B4 (de) Elektrischer Transformator
EP3361836B1 (de) Niederinduktive halbbrückenanordnung
DE60221321T2 (de) Herstellungsverfahren einer HF-Induktivität
DE102005041131B4 (de) Übertrager
DE102008026467A1 (de) Steckverbindersystem
DE102011002795A1 (de) Signalübertragungsanordnung, Verfahren zu dessen Herstellung und Spannungswandler
DE102014212521B4 (de) Halbleitervorrichtungen
DE19704995A1 (de) Integrierte Hochspannungs-Leistungsschaltung
DE10340391A1 (de) Induktor mit geringem Energieverlust
DE102011006454B4 (de) Hochspannungs-Halbleiterbauelemente und Verfahren zu deren Herstellung
DE102018104972A1 (de) Leiterplattenelement mit integriertem elektronischen Schaltelement, Stromrichter und Verfahren zum Herstellen eines Leiterplattenelements
DE102016110425A1 (de) Planare Spule
DE102018217270A1 (de) Transformator, Transformatorfertigungsverfahren und Halbleitervorrichtung
WO2002013271A2 (de) Integrierte elektronische schaltung mit wenigstens einer induktivität und verfahren zu ihrer herstellung
DE19841435C2 (de) Halbleitervorrichtung mit einer verbesserten Zuführungsverbindungsstruktur und Herstellungsverfahren hierfür
DE102007010884B4 (de) Verfahren zur Herstellung einer Halbleiterbauelementanordnung mit einem Trench-Transistor und Halbleiterbauelementanordnung mit einem Trench-Transistor

Legal Events

Date Code Title Description
ON Later submitted papers
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee