DE102009012594B4 - Durch-Substrat-Via-Halbleiterkomponenten - Google Patents
Durch-Substrat-Via-Halbleiterkomponenten Download PDFInfo
- Publication number
- DE102009012594B4 DE102009012594B4 DE102009012594.9A DE102009012594A DE102009012594B4 DE 102009012594 B4 DE102009012594 B4 DE 102009012594B4 DE 102009012594 A DE102009012594 A DE 102009012594A DE 102009012594 B4 DE102009012594 B4 DE 102009012594B4
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- opening
- forming
- substrate
- over
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 130
- 238000000034 method Methods 0.000 claims abstract description 89
- 239000000463 material Substances 0.000 claims abstract description 60
- 239000000945 filler Substances 0.000 claims abstract description 32
- 238000011049 filling Methods 0.000 claims abstract description 27
- 230000008569 process Effects 0.000 claims description 50
- 238000000151 deposition Methods 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 238000005498 polishing Methods 0.000 claims description 10
- 239000011231 conductive filler Substances 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 7
- 150000004767 nitrides Chemical class 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 229910000077 silane Inorganic materials 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims 3
- 238000000059 patterning Methods 0.000 claims 2
- 238000007865 diluting Methods 0.000 claims 1
- 239000011261 inert gas Substances 0.000 claims 1
- 238000007789 sealing Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 103
- 238000009413 insulation Methods 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 16
- 239000002184 metal Substances 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 12
- 238000001465 metallisation Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000008901 benefit Effects 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000007517 polishing process Methods 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000002296 pyrolytic carbon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 150000001879 copper Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002500 effect on skin Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13005—Structure
- H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Verfahren zum Ausbilden einer Durch-Substrat-Via-Halbleiterkomponente, wobei das Verfahren folgendes aufweist:
teilweises Füllen einer Öffnung (250) in einem Substrat (10) mit einem Füllmaterial (50);
Ausbilden einer ersten Isolierschicht (60) über dem Füllmaterial (50), um einen Spalt (g) über der Öffnung (250) auszubilden;
Ausbilden einer zweiten Isolierschicht (70) zum Schließen des Spalts, wodurch innerhalb der Öffnung (250) ein eingeschlossener Hohlraum (90) ausgebildet wird; und
Verdünnen des Substrats (10) durch Materialabtrag an seiner Rückseite, so dass eine untere Oberfläche des Füllmaterials (50) freigelegt wird.
teilweises Füllen einer Öffnung (250) in einem Substrat (10) mit einem Füllmaterial (50);
Ausbilden einer ersten Isolierschicht (60) über dem Füllmaterial (50), um einen Spalt (g) über der Öffnung (250) auszubilden;
Ausbilden einer zweiten Isolierschicht (70) zum Schließen des Spalts, wodurch innerhalb der Öffnung (250) ein eingeschlossener Hohlraum (90) ausgebildet wird; und
Verdünnen des Substrats (10) durch Materialabtrag an seiner Rückseite, so dass eine untere Oberfläche des Füllmaterials (50) freigelegt wird.
Description
- Die vorliegende Erfindung betrifft allgemein Elektronikbauelemente und insbesondere Durch-Substrat-Via-Halbleiterkomponenten sowie deren Herstellung.
- Eines der Ziele bei der Herstellung von Elektronikkomponenten liegt in dem Minimieren der Größen von verschiedenen Komponenten. Beispielsweise ist es wünschenswert, daß handgehaltene Einrichtungen wie etwa Mobiltelefone oder PDA (Personal Digital Assistants) so klein wie möglich sind. Zur Erreichung dieses Ziels sollten die Halbleiterschaltungen, die innerhalb der Einrichtungen enthalten sind, so klein wie möglich sein. Eine Möglichkeit, um diese Schaltungen kleiner auszuführen, besteht darin, die die Schaltungen tragenden Chips zu stapeln.
- Eine Reihe von Möglichkeiten zum Zusammenschalten der Chips innerhalb des Stapels sind bekannt. Beispielsweise können an der Oberfläche jedes Chips ausgebildete Bondpads entweder an ein gemeinsames Substrat oder an andere Chips in dem Stapel drahtgebondet werden. Ein weiteres Beispiel ist ein sogenanntes Micro-Bump-3D-Package, wobei jeder Chip eine Reihe von Micro-Bumps enthält die zum Beispiel entlang einer Außenkante des Chips zu einer Leiterplatte führen.
- Noch eine weitere Möglichkeit zum Zusammenschalten von Chips innerhalb des Stapels besteht in der Verwendung von Durch-Vias. Durch-Vias verlaufen durch das Substrat und verbinden dadurch Schaltungen auf verschiedenen Chips elektrisch miteinander. Durch-Via-Zusammenschaltungen können im Hinblick auf die Zwischenverbindungsdichte im Vergleich zu anderen Technologien Vorteile liefern. Zusätzlich zu Anwendungen beim 3D-Chipstapeln können Durch-Via-Zusammenschaltungen dazu verwendet werden, die Leistung von HF- und Leistungsbauelementen zu erhöhen, indem sehr niedrigohmige Massekontakte zur Waferrückseite und eine fortgeschrittene Kühlkörperkapazität bereitgestellt wird. Die Einführung von solchen Zwischenverbindungen kann jedoch zusätzliche Herausforderungen einführen.
- Im Dokument
US 2008 / 0 061 340 A1 - In Dokument
US 2005 / 0 121 768 A1 - In Dokument
US 2005 / 0 121 711 A1 - Die Integration von Chips in 3D bringt eine Anzahl neuer Herausforderungen hervor, die gelöst werden müssen. Was in der Technik benötigt wird, sind somit verbesserte Strukturen und Verfahren zum Herstellen von Strukturen zur 3D-Chipintegration.
- Diese und weitere Probleme werden im allgemeinen gelöst oder umgangen und technische Vorteile werden im allgemeinen erzielt durch Ausführungsformen der vorliegenden Erfindung, die Durch-Silizium-Vias und Verfahren zu deren Herstellung liefern.
- Der Erfindung liegt das Problem zu Grunde, den Verlust an Ausbeute bei der Herstellung von Elektronikbauelementen, der von einem streßinduzierten Ausfall des Elektronikbauelements herrührt, zu reduzieren.
- Das Problem wird durch Verfahren zum Ausbilden einer Durch-Substrat-Via-Halbleiterkomponente gemäß den Ansprüchen 1, 15 und 25 sowie durch eine Durch-Substrat-Via-Halbleiterbaukomponente mit den Merkmalen gemäß Anspruch 18 gelöst.
- Beispielhafte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Patentansprüchen.
- Ausführungsformen der Erfindung beinhalten Verfahren und Strukturen zum Ausbilden von Durch-Substrat-Via-Halbeiterkomponenten. Gemäß einer Ausführungsform beschreibt die Erfindung ein Verfahren zum Ausbilden des Durch-Substrat-Vias durch Ausbilden eines Durch-Substrat-Vias durch teilweises Füllen einer Öffnung in einem Substrat mit einem ersten Füllmaterial und Ausbilden einer ersten Isolierschicht über dem Füllmaterial, wodurch ein Spalt über der Öffnung ausgebildet wird. Das Verfahren weist ferner das Ausbilden einer zweiten Isolierschicht zum Schließen des Spalts auf, um dadurch innerhalb der Öffnung einen eingeschlossenen Hohlraum auszubilden, und ein Verdünnen des Substrats durch Materialabtrag an seiner Rückseite, so dass eine untere Oberfläche des Füllmaterials freigelegt wird.
- Das Obengesagte hat die Merkmale von Ausführungsformen der vorliegenden Erfindung allgemein umrissen, damit die ausführliche Beschreibung der Erfindung, die folgt, besser verstanden werden möge. Zusätzliche Merkmale und Vorteile von Ausführungsformen der Erfindung werden im Folgenden beschrieben, die den Gegenstand der Ansprüche der Erfindung bilden. Der Fachmann versteht, daß die Konzeption und spezifischen Ausführungsformen, die offenbart sind, ohne weiteres als Basis verwendet werden können, um andere Strukturen oder Prozesse zum Ausführen der gleichen Zwecke der vorliegenden Erfindung zu modifizieren oder auszulegen. Der Fachmann sollte außerdem realisieren, daß solche äquivalenten Konstruktionen nicht von dem Gedanken und Schutzbereich der Erfindung, wie in den beigefügten Ansprüchen dargelegt, abweichen.
- Für ein umfassenderes Verständnis der vorliegenden Erfindung und der Vorteile davon wird nun auf die folgenden Beschreibungen in Verbindung mit den beiliegenden Zeichnungen bezuggenommen. Es zeigen:
-
1 , die1a bis1d enthält, einen Abschnitt einer Halbleiterkomponente mit einem Durch-Substrat-Via, das einen zugeschnittenen Hohlraum aufweist, wobei1a eine Querschnittsansicht,1b eine obere Querschnittsansicht und1c und1d vergrößerte obere Querschnittsansichten gemäß Ausführungsformen der Erfindung zeigen; -
2 , die die2a und2b enthält, einen Abschnitt einer Halbleiterkomponente mit einem Durch-Substrat-Via, das einen zugeschnittenen Hohlraum aufweist, wobei2a eine Querschnittsansicht und2b eine obere Querschnittsansicht gemäß Ausführungsformen der Erfindung zeigen; -
3 , die die3a-3i enthält, ein Verfahren zum Herstellen eines Durch-Substrat-Via-Chips gemäß Ausführungsformen der Erfindung; -
4 ein Flußdiagramm eines Verfahrens zum Ausbilden des Durch-Substrat-Via-Chips gemäß einer Ausführungsform der Erfindung; -
5 , die die5a-5e enthält, ein Verfahren zum Herstellen eines Durch-Substrat-Via-Chips gemäß Ausführungsformen der Erfindung; -
6 ein Flußdiagramm eines Verfahrens zum Ausbilden des Durch-Substrat-Via-Chips gemäß einer Ausführungsform der Erfindung; -
7 , die die7a-7d enthält, ein Verfahren zum Herstellen eines Durch-Substrat-Via-Chips gemäß Ausführungsformen der Erfindung; und -
8 ein Flußdiagramm eines Verfahrens zum Ausbilden des Durch-Substrat-Via-Chips gemäß einer Ausführungsform der Erfindung; - Entsprechende Zahlen und Symbole in den verschiedenen Figuren beziehen sich allgemein auf entsprechende Teile, sofern nicht etwas anderes angegeben ist. Die Figuren sind gezeichnet, um die relevanten Aspekte der Ausführungsformen klar zu veranschaulichen, und sind nicht notwendigerweise maßstabsgetreu gezeichnet.
- Die Herstellung und Verwendung der gegenwärtig bevorzugten Ausführungsformen werden unten ausführlich erörtert. Es versteht sich jedoch, daß die vorliegende Erfindung viele anwendbare erfinderische Konzepte liefert, die in einer großen Vielzahl von spezifischen Kontexten verkörpert werden können. Die erörterten spezifischen Ausführungsformen veranschaulichen lediglich spezifische Möglichkeiten zum Herstellen und Verwenden der Erfindung und beschränken nicht den Schutzbereich der Erfindung.
- Die vorliegende Erfindung wird bezüglich bevorzugter Ausführungsformen in einem spezifischen Kontext beschrieben, nämlich dem teilweise Füllen von Durch-Substrat-Vias. Die Erfindung kann jedoch auch auf andere Halbleiterkomponenten angewendet werden, die beispielsweise mehrere Chips aufweisen und/oder beim Ausbilden von Hohlräumen oder Mikrohohlräumen in anderen Komponenten. Der Durchschnittsfachmann wird auch weitere Beispiele erkennen können.
- Ausführungsformen der vorliegenden Erfindung nutzen Durch-Substrat-Vias zum Erzeugen von 3D-Chip-Packages. Das Stapeln von Chips aufeinander liefert ein Mittel zum Erreichen von Dichte, vergrößerter Funktionalität und/oder zusätzlicher Leistung. Eine Möglichkeit zum Realisieren des vollen Nutzens des Chipstapelns besteht darin, die Chips unter Verwendung von tiefen oder Durch-Substrat-Vias zu verwenden. Diese Vias verlaufen von der aktiven Schaltungsanordnung auf einer Fläche des Chips zu einer unteren Oberfläche des Chips. Das Ausbilden von Durch-Substrat-Vias ist jedoch nicht nur während der Herstellung dieser Durch-Substrat-Vias eine Herausforderung, sondern auch während der nachfolgenden Verarbeitung und/oder Produktlebensdauer.
- Eines der mit dem Stapeln von solchen Bauelementen assoziierten Schlüsselprobleme ergibt sich aus dem Verlust an Ausbeute, der von einem streßinduzierten Ausfall des Produkts herrührt. Bei verschiedenen Ausführungsformen überwindet die vorliegende Erfindung diese Beschränkungen durch Ausbilden von Durch-Substrat-Vias, die Hohlräume aufweisen, die zugeschnitten sind, um die Streßkonzentration zu minimieren.
- Eine signifikante Differenz beim Wärmeausdehnungskoeffizienten zwischen dem Substrat und dem Füllmaterial in einem Durch-Substrat-Via kann um das Durch-Substrat-Via herum beispielsweise während der nachfolgenden thermischen Verarbeitung große Streßkonzentration erzeugen. Ein derartiger größerer Streß kann zu einem signifikanten Verlust an Ausbeute führen, der sich aus Rissen, Delamination, Via-Kollaps sowie Dislokationen, Stapelfehlern im Substrat usw. ergibt. Metalle dehnen sich in der Regel schneller aus als Silizium, wodurch Gebiete mit einem hohem Druckstreß in dem Substrat sowie innerhalb des Füllmaterials erzeugt werden.
- Bei verschiedenen Ausführungsformen überwindet die vorliegende Erfindung diese Probleme durch Reduzierung des Stresses um das Substrat-Via herum, indem das Substrat-Via mit einem effektiven Material mit minimaler Wärmeausdehnung gefüllt wird. Bei verschiedenen Ausführungsformen weist das effektive Material eine Kombination aus Metall und Hohlräumen auf. Beispielsweise dehnen sich Metalle in der Regel schneller aus als Silizium, wohingegen Hohlräume, als Beispiel, gefüllt mit einem Gas relativ zum Siliziumsubstrat eine vernachlässigbare Ausdehnung besitzen. Somit ergibt eine Kombination aus Metall mit Hohlräumen ein effektives Material mit einem Ausdehnungskoeffizienten, der dem des Substrats vergleichbar ist. Bei einer Ausführungsform weist dieses effektive Material einen Hohlraum auf, der auf spezifische Abmessungen und eine spezifische Gestalt zugeschnitten ist, wobei der Hohlraum ein inneres Kerngebiet des Durch-Substrat-Vias bildet, während ein leitendes Füllmaterial eine Außenschicht des Durch-Substrat-Vias bildet.
- Strukturelle Ausführungsformen der Erfindung werden zuerst unter Verwendung der
1 bis2 beschrieben. Verschiedene Ausführungsformen des Herstellungsverfahrens werden dann unter Verwendung der Flußdiagramme der4 ,6 und8 und3 ,5 und7 beschrieben. - Eine Ausführungsform der Erfindung ist in
1 dargestellt.1a zeigt eine Querschnittsansicht eines Durch-Substrat-Vias,1b eine obere Querschnittsansicht des Durch-Substrat-Vias und1c und1d zeigen vergrößerte obere Querschnittsansichten des Durch-Substrat-Vias. - Unter Bezugnahme auf
1a weist das Substrat10 eine obere Oberfläche13 und eine untere Oberfläche16 auf. Die aktiven Gebiete11 sind auf der oberen Oberfläche13 angeordnet und weisen Bauelemente wie etwa Transistoren, Widerstände, Kondensatoren, Dioden usw. (nicht gezeigt), auf. Metallisierungsebenen sind über der oberen Oberfläche13 des Substrats10 angeordnet. - Eine dielektrische Zwischenschicht (ILD - Inter Level Dielectric)
20 ist über dem Substrat10 angeordnet. Bei einer Ausführungsform weist die ILD-Schicht20 eine Siliziumglasschicht wie etwa eine BPSG-Schicht auf. Bei einer anderen Ausführungsform ist die mehrere dielektrische Schichten aufweisende ILD-Schicht20 über dem Substrat10 angeordnet. Die ILD-Schicht20 weist eine Mehrebenenmetallisierung auf und bildet die Back-End-of-the-Line-Schaltungsanordnung. - Ein durch Füllen einer Durch-Substrat-Öffnung
250 mit einem Füllmaterial50 ausgebildetes Durch-Substrat-Via1 ist innerhalb des Substrats10 angeordnet. Die Durch-Substrat-Öffnung250 weist eine Öffnung mit hohem Aspektverhältnis in dem Substrat auf. Bei verschiedenen Ausführungsformen beträgt die Tiefe der Durch-Substrat-Öffnungen250 etwa 50 µm bis 150 µm, während der Durchmesser der Durch-Substrat-Öffnung250 etwa 5 µm bis 15 µm beträgt. Bei verschiedenen Ausführungsformen beträgt das Aspektverhältnis der Durch-Substrat-Öffnung250 etwa 1 zu 5 bis etwa 1 zu 20. Das Durch-Substrat-Via1 ist elektrisch an das Substrat gekoppelt, beispielsweise durch elektrische Metalleitungen, beispielsweise die über dem Substrat10 angeordnete Metalleitung19 . - Eine untere Isolierschicht
30 ist über der ILD-Schicht20 angeordnet und bildet die Seitenwände der Durch-Substrat-Öffnung250 . Bei einer Ausführungsform weist die untere Isolierschicht30 eine Nitridschicht auf. - Die Durch-Substrat-Öffnung
250 ist mit einem Seitenwandliner35 ausgekleidet, der eine elektrische sowie mechanische Isolation und Stütze liefert. Beispielsweise weist die Außenschicht des Seitenwandliners35 eine dielektrische Schicht zum elektrischen Isolieren der aktiven Gebiete11 von dem Durch-Substrat-Via1 auf. Weiterhin ist ein Grabenmetalliner über der äußeren dielektrischen Schicht31 angeordnet. Bei verschiedenen Ausführungsformen, beispielsweise bei Anwendungen, bei denen die Durch-Substrat-Zwischenverbindung einen Massekontakt bildet, wird die äußere dielektrische Schicht31 weggelassen. Bei solchen Ausführungsformen ist der Grabenmetalliner somit direkt an der Seitenwand der Durch-Substrat-Öffnung250 angeordnet. Bei verschiedenen Ausführungsformen, wie in1c dargestellt, weist der Grabenmetalliner mehrere Liner auf. Ein erster Metalliner32 bildet eine Metalldiffusionsbarriere. Beispiele des ersten Metalliners32 weisen auf eine Ti/TiN-Schicht. Ein zweiter Metalliner34 weist einen niedrigohmigen Metalliner wie etwa einen Wolframliner auf. Der niedrigohmige Metalliner hilft Variationen während des Elektroplattierungsprozesses aufgrund eines resistiven Verlusts zu minimieren. Ein eine Kupferbarriere aufweisender dritter Metalliner36 ist über dem zweiten Liner angeordnet. Der dritte Metalliner36 weist bei verschiedenen Ausführungsformen eine TaN-Schicht auf gefolgt von einer Ta-Schicht. Ein vierter Metalliner38 ist über dem dritten Metalliner36 angeordnet. Der vierte Metalliner38 weist eine Dicke von etwa 200 nm bis etwa 500 nm auf. Bei verschiedenen Ausführungsformen weist der vierte Metalliner38 Kupfer auf und bildet die Keimschicht. - Ein Füllmaterial
50 füllt die Durch-Substrat-Öffnung250 teilweise. Das Füllmaterial50 bedeckt einen Teil der Durch-Substrat-Öffnung250 , wodurch in der Durch-Substrat-Öffnung250 ein zugeschnittener Hohlraum90 zurückbleibt. Beispielsweise bedeckt das Füllmaterial50 die Seitenwände der Durch-Substrat-Öffnung250 und bildet anschaulich einen hohlen Kern. Ein erster dielektrischer Liner41 ist an den Seitenwänden und der unteren Oberfläche des Füllmaterials50 angeordnet. Der erste dielektrische Liner41 weist bei einer Ausführungsform eine Nitridschicht auf. Der erste dielektrische Liner41 weist bei verschiedenen Ausführungsformen eine Dicke von etwa 200 nm bis etwa 500 nm auf, als Beispiel, bei einer Ausführungsform etwa 400 nm. - Ein zweiter dielektrischer Liner
42 ist über dem ersten dielektrischen Liner41 angeordnet. Der zweite dielekrische Liner42 weist bei verschiedenen Ausführungsformen eine Dicke von etwa 20 nm bis etwa 150 nm auf, als Beispiel, bei einer Ausführungsform etwa 100 nm. Bei einer Ausführungsform weist der zweite dielektrische Liner42 eine Kohlenstoff aufweisende Schicht auf, beispielsweise eine pyrolytische Kohlenstoffschicht. Bei anderen Ausführungsformen können andere geeignete Materialien, die relativ zu dem zweiten dielektrischen Liner42 schwieriger zu polieren sind, verwendet werden. Beispielsweise weist der zweite dielektrische Liner42 bei einigen Ausführungsformen SiN, SiC oder Si, auf. - Eine erste Isolierschicht
60 ist an den Ecken oder Kanten der Durch-Substrat-Öffnung250 angeordnet. Die erste Isolierschicht60 ist über der oberen Seitenwand des zweiten dielektrischen Liners42 angeordnet. Die erste Isolierschicht60 weist bei einer Ausführungsform ein Oxidmaterial auf, beispielsweise ein unter Verwendung eines plasmaunterstützten Prozesses unter Einsatz von Silan ausgebildetes Oxid. - Eine zweite Isolierschicht
70 ist über einen oberen Abschnitt der Durch-Substrat-Öffnung250 angeordnet und dichtet die Durch-Substrat-Öffnung250 ab, wodurch ein zugeschnittener Hohlraum90 oder eine eingeschlossene Kavität entsteht. Die zweite Isolierschicht70 ist bevorzugt ein Material auf Basis von hochdichtem Plasma. Bei einer Ausführungsform weist die zweite Isolierschicht70 ein Oxid auf der Basis von hochdichtem Plasma auf. Die zweite Isolierschicht70 , wenngleich sie so dargestellt ist, daß sie einen unteren Abschnitt des zugeschnittenen Hohlraums90 füllt, dichtet bei verschiedenen Ausführungsformen nur den oberen Abschnitt des zugeschnittenen Hohlraums90 ab. Bei verschiedenen Ausführungsformen ist die zweite Isolierschicht70 aus einem Hochdichteprozeß ausgebildet, der erzwingt, daß der Abschnürpunkt71 (3f) innerhalb des Siliziumsubstrats abgesenkt wird. - Eine dritte Isolierschicht
80 ist über der zweiten Isolierschicht70 angeordnet. Die dritte Isolierschicht80 bildet eine Schutzbarriere und weist bei einigen Ausführungsformen ein Nitridmaterial auf. - Bei verschiedenen Ausführungsformen wird die Größe und Gestalt des zugeschnittenen Hohlraums
90 so justiert, daß ein Durch-Substrat-Via mit kleinster Fehlerhaftigkeit entsteht, die von thermischen oder anderen streßbezogenen Defekten herrührt. Wenngleich nur ein Durch-Substrat-Via1 dargestellt ist, kann ein Durch-Substrat-Via-Chip mehr als ein Durch-Substrat-Via aufweisen. - Da die Herstellbarkeit eine Hauptfrage ist, wird bei verschiedenen Ausführungsformen nach dem Auswählen geeigneter Materialien die Dicke des Füllmaterials
50 relativ zu der Abmessung des zugeschnittenen Hohlraums90 ausgewählt. Beispielsweise kann ein Anteil des Füllmaterials50 (fFM) auf der Basis der ausgewählten Materialien identifiziert werden. Beispielsweise ist in1b dieser Anteil des Füllmaterials50 (fFM) ein Verhältnis der Dicke rFM des Füllmaterials zu dem Radius rTSV der Durch-Substrat-Öffnung. Der Anteil (fFM) hängt von der relativen Differenz zwischen dem Wärmeausdehnungskoeffizienten von Silizium (αSi), dem Füllmaterial50 (αFM) und dem zugeschnittenen Hohlraum (αV) ab als fFM = (αSi - αV)/αFM - αV). Unter der Annahme einer vernachlässigbaren Ausdehnung des zugeschnittenen Hohlraums oder αDM ≈ 0 ist der Anteil fFM = αSi/αFM. - Wenn also Kupfer das Füllmaterial ist, dann beträgt ein geeigneter Anteil etwa 30% des Radius rTSV der Durch-Substrat-Öffnung
250 . Mit anderen Worten minimiert eine teilweise Füllung, die etwa 15% der Seitenwand des Grabens bedeckt, den Streß von Wärmeausdehnung. Bei anderen Ausführungsformen kann dickeres Füllmaterial verwendet werden, da ein Streß bis zu einer kritischen Grenze (z.B. kritischem Scherstreß) sicher aufgenommen werden kann. Beispielsweise ist der während einer kleinen Temperaturzunahme erzeugte Streß möglicherweise nicht signifikant. Somit wird in verschiedenen Ausführungsformen ein numerischer Simulator verwendet, um die Gestalt der Hohlräume auszulegen. Bei einigen Ausführungsformen wird eine geeignete Dicke numerisch berechnet, um beispielsweise Streßkonzentrationen während nachfolgender Verarbeitung zu minimieren. Bei einigen Ausführungsformen bestimmt eine ausgeklügeltere Analyse, die 2D- oder 3D-Simulationen mit Finite-Element-Simulatoren nutzt, die entsprechende Gestalt und Struktur des zugeschnittenen Hohlraums90 relativ zum Füllmaterial50 . Solche numerischen Berechnungen können Streßänderungen in verschiedenen Gebieten, beispielsweise in den Ecken, berücksichtigen. Geeignete Metriken wie etwa das Von-Misses-Kriterium auf der Basis des Streßtensors können zum Überwachen des Stresses in der Struktur verwendet werden. - Eine zweite strukturelle Ausführungsform ist in
2 dargestellt, die2a und2b enthält.2a zeigt eine Querschnittsansicht und2b eine Draufsicht. Im Gegensatz zu der in1 dargestellten Ausführungsform ist der zugeschnittene Hohlraum90 bei dieser Ausführungsform von dem ersten dielektrischen Liner41 ausgekleidet. Im Gegensatz zu der vorausgegangenen Ausführungsform ist somit auch eine erste Isolierschicht60 über der unteren Isolierschicht30 angeordnet. - Eine Ausführungsform des Herstellungsverfahrens des Durch-Substrat-Via
1 wird unter Verwendung von3 , die3a-h enthält, und des Flussdiagramms von4 veranschaulicht. - Unter Bezugnahme auf
3a wird eine Durch-Substrat-Öffnung250 in einem Substrat10 hergestellt. Das Substrat10 ist typischerweise ein Halbleiterwafer mit aktiven Bauelementgebieten11 . - Die aktiven Bauelementgebiete
11 oder die aktive Schaltungsanordnung kann Transistoren, Widerstände, Kondensatoren, Induktionsspulen oder andere zum Ausbilden integrierter Schaltungen verwendete Komponenten enthalten. Beispielsweise können aktive Bereiche, die Transistoren (z.B. CMOS-Transistoren) enthalten, durch Isolationsgebiete, zum Beispiel eine flache Grabenisolation, voneinander getrennt sein. Die aktiven Bauelementgebiete werden während der Front-End-of-the-Line-Verarbeitung hergestellt. - Als nächstes wird über den aktiven Bauelementgebieten
11 eine Metallisierung ausgebildet, um die aktiven Bauelementgebiete11 elektrisch zu kontaktieren und zusammenzuschalten. Die Metallisierung und die aktive Schaltungsanordnung bilden zusammen eine vollständige funktionale integrierte Schaltung. Mit anderen Worten können die elektrischen Funktionen des Chips durch die zusammengeschaltete aktive Schaltungsanordnung ausgeführt werden. Bei Logikbauelementen kann die Metallisierung viele Schichten enthalten (z.B. neun oder mehr aus Kupfer). Bei Speicherbauelementen wie etwa DRAMs kann die Anzahl der Metallisierungsebenen kleiner sein und es kann sich dabei um Aluminium handeln. - Unter Bezugnahme auf das Flußdiagramm von
4 werden die während des Front-End-Prozesses ausgebildeten Komponenten durch Back-End-of-Line-(BEOL)-Verarbeitung zusammengeschaltet. Während dieses Prozesses werden Kontakte zu dem Halbleiterkörper hergestellt und unter Verwendung von Metalleitungen und Vias zusammengeschaltet. Wie oben erörtert enthalten moderne integrierte Schaltungen viele Schichten von vertikal gestapelten Metalleitungen und Vias (Mehrebenen-Metallisierung), die die verschiedenen Komponenten im Chip zusammenschalten. In3a wird die die Mehrebenen-Metallisierung aufweisende Back-End-of-the-Line-Schicht 20 über dem Substrat10 ausgebildet. - Bei verschiedenen Ausführungsformen wird die Durch-Substrat-Öffnung
250 nach der Front-End-of-the-Line-Verarbeitung ausgebildet. Bei einigen Ausführungsformen jedoch wird die Durch-Substrat-Öffnung250 nach dem Front-End-of-the-Line, aber vor dem Ausbilden der Back-End-of-the-Line-Schichten ausgebildet. - Wieder unter Bezugnahme auf
3a wird ein Hochdichteplasmaprozeß in einer HF-Plasmakammer dazu verwendet, eine Durch-Substrat-Öffnung250 von der oberen Oberfläche des Werkstücks aus auszubilden. Bei einer Ausführungsform wird eine hoch anisotrope Ätzung verwendet, um eine Durch-Substrat-Öffnung250 mit einer Vorwärtsverjüngung (Oberseite breiter als Boden) auszubilden. Bei anderen Ausführungsformen können andere Arten von reaktiven Ionenätzprozessen verwendet werden, einschließlich Prozessen, die eine simultane Bodenätzung und Seitenwandpassivierung verwenden. Bei einer Ausführungsform wird ein Ätzschritt unter Verwendung eines fluorbasierten Plasmas durchgeführt. Fluorbasierte Ätzungen sind jedoch isotrop und führen zu nicht-vertikalen Grabenseitenwänden. Somit wird durch Einführen eines polymererzeugenden Gases in die Plasmakammer ein Abscheidungsschritt durchgeführt. Das polymererzeugende Gas lagert eine Polymerschicht an den exponierten Seitenwänden ab, wodurch eine vorübergehende Ätzstopschicht entsteht. Die Polymerschicht wird wegen der hohen Energie der auftreffenden Ionen nicht an der exponierten unteren Oberfläche des Grabens ausgebildet. Etwaiges an der unteren Oberfläche des Grabens abgeschiedenes Polymer wird durch die hohe Energie des auftreffenden Ions aufgebrochen. Der Durch-Substrat-Öffnungs-Ätzprozeß wird in sequentiellen Ätz- und Abscheidungsschritten durchgeführt. So kann ein vertikaler Graben hergestellt werden. Beispielsweise kann der Fluor-Ätzschritt ein SF6-Ätzmittel aufweisen, wohingegen das polymererzeugende Gas C4F8 aufweisen kann. Die Ätz- und Abscheidungsschritte können zum Ausbilden der Durch-Substrat-Öffnung250 vielmals wiederholt werden, zum Beispiel etwa 100mal bis etwa 500mal. Bei anderen Ausführungsformen können andere Arten von Reaktionsionenätzprozessen verwendet werden. Die Durch-Substrat-Öffnung250 kann nach dem Ätzschritt eine beliebige geeignete vertikale Gestalt wie etwa zylindrisch, ringförmig, facettiert usw., aufweisen. - Die so hergestellte Durch-Substrat-Öffnung
250 weist ein hohes Aspektverhältnis auf in einem Bereich von etwa 1:5 bis etwa 1:20. Die Oberseite der Durchsubtratöffnung250 weist eine Breite von etwa 2 µm bis etwa 20 µm auf. Der Winkel der Verjüngung variiert derart, daß die untere Breite schmaler ist als die obere Breite und im Bereich von etwa 90 bis etwa 80 Grad liegt. - Die Durch-Substrat-Öffnung
250 weist eine breitere obere Sektion251 zum Herstellen von Kontakten und eine dünnere längere Stielsektion252 im Substrat10 auf. Bei einigen Ausführungsformen kann die breitere obere Sektion251 übersprungen werden, wodurch man eine Durch-Substrat-Öffnung250 erhält, die nur die lange Stielsektion252 aufweist. Eine derartige Ausführungsform reduziert die Verwendung eines Maskierungsschritts (zum Herstellen der breiteren oberen Sektion251 ) und reduziert die Kosten des Herstellungsprozesses. - Ein Seitenwandliner
35 wird an den Seitenwänden der Durch-Substrat-Öffnung250 ausgebildet. Der Seitenwandliner35 weist bei verschiedenen Ausführungsformen mehrere Schichten auf. Ein äußerer dielektrischer Liner31 ist über den Seitenwänden der Durch-Substrat-Öffnung250 ausgebildet und bildet die Außenschicht des Seitenwandliners35 . Die äußere dielektrische Schicht31 isoliert die aktiven Gebiete11 elektrisch von dem auszubildenden Durch-Substrat-Via1 . Der äußere dielektrische Liner31 kann Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, SiC, SiCN, ein dichtes oder poröses dielektrisches low-k- oder ultralow-k-Material, ein organisches Material oder ein Polymer wie Parylen, BCB, SiLK oder andere aufweisen. Bei einigen Ausführungsformen wird der äußere dielektrische Liner31 anisotrop geätzt, wodurch ein Seitenwandabstandshalter (Seitenwand-Spacer) ausgebildet wird. Alternativ wird der äußere dielektrische Liner31 nach den Schleif- und Verdünnungsprozessen, die die untere Oberfläche der Durch-Substrat-Öffnung250 exponieren, geätzt. - Ein mehrere Metalliner aufweisender Grabenliner wird über dem äußeren dielektrischen Liner
31 abgeschieden (wie in der vergrößerten Draufsicht von1c dargestellt). Der Grabenliner ist idealerweise konform (beispielsweise konform abgeschieden) oder mindestens kontinuierlich und kann eine einzelne Schicht oder Schichtkombination aus Ta, TaN, W, WN, WCN, WSi, Ti, TiN, Ru aufweisen, als Beispiele. Der Grabenliner wird beispielsweise als eine Barrierenschicht verwendet, um zu verhindern, daß Metall in das darunterliegende Substrat10 und den äußeren dielektrischen Liner31 diffundiert. Bei der beschriebenen Ausführungsform weist der Grabenliner auf einen ersten Metalliner32 , einen zweiten Metalliner34 , einen dritten Metalliner36 und einen vierten Metalliner38 , wenngleich bei anderen Ausführungsformen weniger oder mehr Ebenen von Metallinern verwendet werden können. Bei Ausführungsformen, die für Leistungs- und/oder HF-Anwendungen verwendet werden, ist die elektrische Isolation unter Verwendung des Seitenwandliners35 nicht erforderlich. Bei derartigen Ausführungsformen wird ein leitender Grabenliner direkt an den Seitenwänden der Durch-Substrat-Öffnung250 ausgebildet. Wie in der vergrößerten Draufsicht von1d veranschaulicht, weist somit der Seitenwandliner35 nicht den äußeren dielektrischen Liner31 auf. - Unter Bezugnahme auf
1c wird ein erster Metalliner32 über dem äußeren dielektrischen Liner31 ausgebildet. Der erste Metalliner32 bildet eine Metalldiffusionsbarriere. Wenn der Seitenwandlinerprozeß wie bei einer Anwendung für HF-Anwendungen übersprungen wird, bildet der erste Metalliner32 einen elektrischen Kontakt mit dem Substrat10 (1d ). Der erste Metalliner32 wird unter Verwendung eines Prozesses der chemischen Abscheidung aus der Dampfphase oder eines plasmaunterstützten CVD-Prozesses oder einer Kombination aus beiden ausgebildet, wenngleich bei anderen Ausführungsformen andere Prozesse verwendet werden können. Bei einer Ausführungsform weist der erste Metalliner32 eine Ti/TiN-Schicht auf. Eine 5 nm bis 30 nm Titanschicht wird abgeschieden, gefolgt von einer Abscheidung einer 20 nm bis 100 nm TiN-Schicht. - Ein zweiter Metalliner
34 wird über dem ersten Metalliner32 ausgebildet. Der zweite Metalliner34 weist ein Material mit einem niedrigen spezifischen Widerstand auf, wiest beispielsweise bei einer Ausführungsform Wolfram auf. Der niederohmige Metalliner trägt dazu bei, den Potentialabfall zu minimieren und somit Variationen während des Elektroplattierungsprozesses zu reduzieren. Der zweite Metalliner34 wird unter Verwendung eines Prozesses der chemischen Abscheidung aus der Dampfphase abgeschieden, wenngleich bei anderen Ausführungsformen andere Prozesse wie etwa Plasmagasabscheidung verwendet werden können. Bei verschiedenen Ausführungsformen wird der zweite Metalliner34 zu einer Dicke von etwa 50 nm bis etwa 150 nm abgeschieden. - Ein eine Kupferbarriere aufweisender dritter Metalliner
36 wird über dem zweiten Metalliner34 ausgebilet. Der dritte Metalliner36 wird zu einer Dicke von etwa 100 bis etwa 150 nm abgeschieden. Der dritte Metalliner36 weist bei verschiedenen Ausführungsformen auf eine TaN-Schicht gefolgt von einer Schicht aus Tantal. Bei einer Ausführungsform wird die Tantalnitridschicht zu einer Dicke von etwa 20 nm bis 50 nm abgeschieden, und die Tantalschicht wird zu einer Dicke von etwa 100 nm bis 150 nm abgeschieden. - Ein vierter Metalliner
38 wird über dem dritten Metalliner36 abgeschieden. Der vierte Metalliner38 wird unter Verwendung eines Plasmagasabscheidungsprozesses abgeschieden und bildet eine Keimschicht für den Elektroplattierungsprozeß bei einigen Ausführungsformen. Der vierte Metalliner38 weist eine Dicke von etwa 200 nm bis etwa 500 nm auf. Bei verschiedenen Ausführungsformen weist der vierte Metalliner38 Kupfer auf. Der so ausgebildete Seitenwandliner35 weist den äußeren dielektrischen Liner31 auf, den ersten Metalliner32 , den zweiten Metalliner34 , den dritten Metalliner36 und den vierten Metalliner38 . Bei verschiedenen Ausführungsformen kann der vierte Metalliner38 konform oder mindestens kontinuierlich abgeschieden werden, wobei beispielsweise ein metallorganischer CVD-Prozeß (MOCVD) oder ein PVD-Prozeß verwendet wird. - Als nächstes unter Bezugnahme auf
3b wird ein Füllmaterial50 in die Durch-Substrat-Öffnung250 abgeschieden. Das Füllmaterial50 wird über dem vierten Metalliner38 elektroplattiert. - Das Füllmaterial
50 weist ein leitendes Material wie etwa Kupfer oder alternativ Aluminium, Wolfram, Silber, Gold oder dotiertes Polysilizium auf. Bei einigen Ausführungsformen weist das Füllmaterial50 Kupfer auf. Das Füllmaterial50 wird abgeschieden, damit es nur einen Teil der Durch-Substrat-Öffnung250 füllt. Bei einer Ausführungsform wird das Füllmaterial50 zu einer Dicke von etwa 20% bis etwa 30% der Tiefe der Durch-Substrat-Öffnung250 abgeschieden. Der Einsatz einer derartigen teilweisen Füllung der Durch-Substrat-Öffnung250 führt zu einer entsprechenden Abnahme der Füllzeit und vergrößert folglich den Durchsatz des Prozesses. Die teilweise Füllung spart auch die Verwendung des teuren Füllmaterials50 und den leistungsintensiven Prozeß des Elektroplattierens des Füllmaterials50 ein. Insbesondere bei hohen Frequenzen (z.B. über 1 GHz) kann der Widerstand eines vollgefüllten Vias wegen des Skineffekts signifikant höher sein als der eines teilweise gefüllten Vias. Aufgrund einer Verdopplung der Gesamtoberfläche bietet der teilweise gefüllte Via etwa die doppelte Anzahl von Modi für die Mikrowellenausbreitung, wodurch man einen weiteren Vorteil zum Reduzieren des ohmschen Widerstands um fast die Hälfte bei hohen Arbeitsfrequenzen erhält. Bei einer Ausführungsform beträgt die Dicke des Füllmaterials50 etwa 2 µm bis etwa 5 µm. - Als nächstes unter Bezugnahme auf
3c wird die obere Oberfläche des Wafers planarisiert, um die untere Isolierschicht30 zu exponieren. Anders ausgedrückt wird die untere Isolierschicht30 freigelegt. Bei verschiedenen Ausführungsformen weist der Planarisierungsprozeß ein chemisch-mechanisches Polieren (CMP) auf. Der CMP-Prozeß entfernt das Füllmaterial50 und den darunterliegenden Seitenwandliner35 . Nach dem Polieren durch das Füllmaterial50 entfernt der CMP-Prozeß den ersten Metalliner32 , den zweiten Metalliner34 , den dritten Metalliner36 und den vierten Metalliner38 . Bei verschiedenen Ausführungsformen stopt der Polierprozeß auf der unteren Isolierschicht30 . Als nächstes wird eine Nach-CMP-Reinigung durchgeführt, um die Aufschlämmungsreste von der offenen Durch-Substrat-Öffnung250 zu entfernen. - Wie als nächstes in
3d dargestellt, wird ein Ätzstopliner über der oberen Oberfläche der Durch-Substrat-Öffnung250 abgeschieden. Ein erster dielektrischer Liner41 wird an den Seitenwänden und der unteren Oberfläche des Füllmaterials50 abgeschieden. Der erste diekrtrische Liner41 wird unter Verwendung eines plasmaunterstützten Abscheidungsprozesses wie etwa eines PECVD-Prozesses abgeschieden, wenngleich bei anderen Ausführungsformen andere geeignete Abscheidungsprozesse verwendet werden können. Der erste dielektrische Liner41 weist bei einer Ausführungsform ein Nitridmaterial auf. Der erste dielektrische Liner41 weist eine Dicke von etwa 200 nm bis etwa 500 nm auf und bei einer Ausführungsform etwa 400 nm. Ein zweiter dielektrischer Liner42 wird über dem ersten dielektrischen Liner41 abgeschieden. Der zweite dielektrische Liner42 weist eine Dicke von etwa 50 nm bis etwa 150 nm auf. Der zweite dielektrische Liner42 weist eine kohlenstoffhaltige Schicht in verschiedenen Ausführungsformen auf. Bei einer Ausführungsform weist der zweite dielektrische Liner42 eine pyrolytische Kohlenstoffschicht auf. Bei anderen Ausführungsformen kann eine Oxid-CMP-Stopschicht wie etwa SiN oder SiC als der zweite dielektrische Liner42 verwendet werden. Wie unten erörtert bildet der zweite dielektrische Liner42 eine schützende Stopschicht während des folgenden Polierprozesses. - Wie in
3e dargestellt, wird eine erste Isolierschicht60 über dem zweiten dielektrischen Liner42 abgeschieden. Die erste Isolierschicht60 wird unter Verwendung beispielsweise eines hoch anisotropen Abscheidungsprozesses abgeschieden, der durch Einsatz eines Plasmaprozesses erzielt wird. Somit wird die erste Isolierschicht60 nicht-konform abgeschieden und wird nicht entlang der (anders ausgedrückt auf den) Seitenwänden der Durch-Substrat-Öffnung250 abgeschieden. Die erste Isolierschicht60 weist bei einer Ausführungsform eine durch das Oxidieren von Silan ausgebildete Oxidschicht auf. Die Prozeßbedingungen für die erste Isolierschicht60 werden so gewählt, daß in einem oberen Abschnitt der Durch-Substrat-Öffnung250 ein Spalt „g“ entsteht. Bei verschiedenen Ausführungsformen wird der Spalt g so zugeschnitten, daß er etwa 1 µm bis etwa 3 µm beträgt. Beispielsweise beträgt dieser Spalt „g“ bei einer Ausführungsform etwa 2 µm. - Als nächstes unter Bezugnahme auf
3f wird eine zweite Isolierschicht70 über der ersten Isolierschicht60 abgeschieden. Bei verschiedenen Ausführungsformen wird die zweite Isolierschicht70 unter Verwendung eines Prozesses abgeschieden, der beispielsweise Ionen mit hoher Geschwindigkeit abscheidet. Somit wird die zweite Isolierschicht70 bei verschiedenen Ausführungsformen unter Verwendung eines Plasma-/plasmaunterstützen Prozesses abgeschieden. Bei einer Ausführungsform wird ein plasmaunterstützter Prozeß der chemischen Abscheidung aus der Gasphase verwendet, um eine Oxidschicht abzuscheiden. Bei einer weiteren Ausführungsform wird ein Hochdichteplasmaprozeß verwendet, um die zweite Isolierschicht70 auszubilden. Die zweite Isolierschicht70 füllt den Spalt „g“ und bildet den zugeschnittenen Hohlraum90 . Bei verschiedenen Ausführungsformen liegt der Abschnürpunkt71 innerhalb der Durch-Substratöffung250 . Dies stellt sicher, daß der zugeschnittene Hohlraum90 geschützt wird und die Dichtung während der folgenden Verarbeitung nicht abgeätzt wird. Bei verschiedenen Ausführungsformen ist die zweite Isolierschicht70 eine Oxidschicht. - Als nächstes unter Bezugnahme auf
3g wird ein Polierprozeß zum Planarisieren der zweiten Isolierschicht70 verwendet. Der Polierprozeß weist in verschiedenen Ausführungsformen einen chemischmechanischen Polierprozeß (CMP-Prozeß) auf. Der CMP-Prozeß wird an der zweiten dielektrischen Schicht gestoppt und poliert und entfernt die zweite Isolierschicht70 und die darunterliegende erste Isolierschicht60 . - Wie als nächstes in
3h veranschaulicht, wird ein selektiver Ätzprozeß verwendet, um den zweiten dielektrischen Liner42 und den darunterliegenden ersten dielektrischen Liner41 zu entfernen. Beispielsweise wird ein Kohlenstoffveraschungsprozeß verwendet, um einen zweiten dielektrischen Liner42 zu entfernen, der Kohlenstoff aufweist, um die untere Isolierschicht30 zu exponieren, anders ausgedrückt freizulegen. - Unter Bezugnahme auf
3 wird eine dritte Isolierschicht80 über der zweiten Isolierschicht70 abgeschieden. Die dritte Isolierschicht80 wird auch über der zweiten Isolierschicht70 abgeschieden. Die dritte Isolierschicht80 wird unter Verwendung eines CVD-Prozesses wie etwa PECVD abgeschieden und weist bei verschiedenen Ausführungsformen eine Nitridschicht auf. - Das Substrat
10 wird danach unter Verwendung herkömmlicher Verarbeitung verarbeitet, um die Back-End-of-the-Line-Metallisierungsschicht, Bondpads und letzten Passivierungsschichten auszubilden. Bei anderen Ausführungsformen wird das Durch-Substrat-Via1 nach dem Herstellen der Back-End-of-the-Line-Metallisierungsschicht hergestellt. Bei solchen Ausführungsformen wird das Durch-Substrat-Via1 entweder vor oder nach dem Ausbilden der Bondpads hergestellt. Bei einigen Ausführungsformen wird das Durch-Substrat-Via1 hergestellt, bevor die aktiven Bauelemente in dem Front-End-of-the-Line hergestellt werden. - Das Substrat
10 wird danach verdünnt, wobei eine untere Oberfläche exponiert wird, und zwar durch Schleifen bis zu einer gewünschten Dicke. Die typische Dicke des Substrats10 nach dem Verdünnen beträgt etwa 10 µm bis etwa 150 µm. Bei anderen Ausführungsformen kann das Verdünnen auch chemisch oder unter Einsatz eines Plasmas durchgeführt werden. Beispielsweise kann zum Verdünnen des Siliziumwafers von der Rückseite eine modifizierte Plasmaätzung verwendet werden. Solche Techniken besitzen den zusätzlichen Vorteil, daß sie die Vorderseite nicht beschädigen. Der Vorteil des Verdünnens des Halbleiterwafers (oder Halbleiterchips, wenn der Halbleiterwafer bereits zerlegt worden ist), besteht in dem Verkürzen der Länge der Durch-Vias, was die elektrischen Eigenschaften verbessert und einen Via mit einer relativ vertikalen Seitenwand erzeugt. - Eine Ausführungsform eines Verfahrens zur Fabrikation des Durch-Substrat-Vias
1 wird unter Verwendung von5 , die die5a-5e enthält, und des Flußdiagramms von6 veranschaulicht. - Unter Bezugnahme auf
5a folgt der Prozeß den in der vorausgegangenen Ausführungsform bezüglich der3a bis3c beschriebenen Schritten. Wie als nächstes in5b veranschaulicht wird, wird ein erster dielektrischer Liner41 über den Seitenwänden und der unteren Oberfläche der Durch-Substrat-Öffnung250 abgeschieden. Im Gegensatz zu der vorausgegangenen Ausführungsform jedoch wird ein zweiter dielektrischer Liner42 nicht abgeschieden. - Als nächstes, unter Bezugnahme auf die
5c und5d , wird eine zweite Isolierschicht70 abgeschieden und strukturiert. - Eine erste Isolierschicht
60 wird wie bezüglich3e beschrieben abgeschieden. Als nächstes wird eine zweite Isolierschicht70 wie bezüglich3f beschrieben abgeschieden. Im Gegensatz zu der vorausgegangenen Ausführungsform jedoch wird ein separater Lithographieschritt (gegebenenfalls zusätzlich ein oder mehrere Ätzschritte) verwendet, um die zweite Isolierschicht70 zu strukturieren. Die zweite Isolierschicht70 wird derart strukturiert, daß ein Gebiet direkt über der Durch-Substrat-Öffnung250 , das nun von der zweiten Isolierschicht70 gefüllt ist, nicht geätzt wird. Die strukturierte zweite Isolierschicht70 wird beispielsweise unter Verwendung eines CMP-Prozesses poliert. Wie in5e dargestellt, wird eine dritte Isolierschicht80 wie bezüglich3i beschrieben abgeschieden. - Eine Ausführungsform eines Herstellungsverfahrens des Durch-Substrat-Vias
1 wird unter Verwendung von7 , die7a-7c enthält, und des Flußdiagramms von8 veranschaulicht. - Die Durch-Substrat-Öffnung
250 wird wie bezüglich3a beschrieben ausgebildet. Weiterhin werden, wie in7a dargestellt und wie bezüglich3a beschrieben, der den äußeren dielektrischen Liner31 aufweisende Seitenwandliner35 , der erste, zweite, dritte und vierte Metalliner32 ,34 ,36 und38 konform abgeschieden. - Unter Bezugnahme auf
7b und wie in3b beschrieben wird ein Füllmaterial50 abgeschieden, um die Durch-Substrat-Öffnung250 teilweise zu füllen. Bei verschiedenen Ausführungsformen wird das Füllmaterial50 abgeschieden, um eine optimale Gestalt zu bilden, die Streßkonzentrationsgebiete minimiert. - Bei verschiedenen Ausführungsformen wird das Füllmaterial
50 über dem vierten Metalliner38 elektroplattiert. Bei herkömmlichen Elektroplattierungsprozessen wird der Superfülleffekt maximiert, um den unteren Graben ohne Ausbilden von Hohlräumen zu füllen. Solche Strukturen mit Bodenfüllungen erzeugen jedoch Gebiete51 mit hohem lokalem Streß an der Basis der Durch-Substrat-Öffnung250 während einer nachfolgenden Bearbeitung. Bei anderen Ausführungsformen wird dies vermieden, indem die Gestalt des die Durch-Substrat-Öffnung250 auskleidenden Füllmaterials50 zugeschnitten wird. - Bei einer Ausführungsform wird der Superfülleffekt relativ zu anderen herkömmlichen Grabenfüllprozessen reduziert. Der Superfülleffekt füllt die ein hohes Aspektverhältnis aufweisenden Gräben oder Öffnungen aufgrund einer bevorzugten Abscheidung auf der unteren Oberfläche, wodurch die untere Oberfläche ansteigen kann, bevor die Seitenwände absperren. Da jedoch in verschiedenen Ausführungsformen nur eine teilweise Füllung des Grabens erforderlich ist, wird der Superfülleffekt so zugeschnitten, daß ein Füllmaterial
50 entsteht, das eine spezifische optimale Gestalt aufweist. Beispielsweise wird die Abscheidungsrate auf der unteren Oberfläche der Durch-Substrat-Öffnung250 reduziert. Bei verschiedenen Ausführungsformen erfolgt dies durch Reduzieren des Superfülleffekts, der Beschleuniger in der Nähe der unteren Oberfläche während des Elektroplattierungsprozesses konzentriert. - Optional kann, wie in
7c gezeigt, eine zusätzliche anisotrope Ätzung bei einigen Ausführungsformen durchgeführt werden, um die Dicke des Füllmaterials50 auf der unteren Oberfläche der Öffnungen250 zu reduzieren. Die spätere Verarbeitung läuft ab, wie bezüglich der3c-3i erörtert. Unter Bezugnahme auf7d weist der so ausgebildete zugeschnittene Hohlraum90 Abmessungen auf, die so zugeschnitten sind, daß die Streßkonzentration beispielsweise während eines nachfolgenden thermischen Wechselspiels minimiert wird. Bei anderen Ausführungsformen können zum Ausbilden des Füllmaterials50 auch andere geeignete Prozesse wie etwa katalysatorunterstützte chemische Abscheidung aus der Gasphase verwendet werden.
Claims (27)
- Verfahren zum Ausbilden einer Durch-Substrat-Via-Halbleiterkomponente, wobei das Verfahren folgendes aufweist: teilweises Füllen einer Öffnung (250) in einem Substrat (10) mit einem Füllmaterial (50); Ausbilden einer ersten Isolierschicht (60) über dem Füllmaterial (50), um einen Spalt (g) über der Öffnung (250) auszubilden; Ausbilden einer zweiten Isolierschicht (70) zum Schließen des Spalts, wodurch innerhalb der Öffnung (250) ein eingeschlossener Hohlraum (90) ausgebildet wird; und Verdünnen des Substrats (10) durch Materialabtrag an seiner Rückseite, so dass eine untere Oberfläche des Füllmaterials (50) freigelegt wird.
- Verfahren nach
Anspruch 1 , wobei das Ausbilden der zweiten Isolierschicht (70) ein Abscheiden der zweiten Isolierschicht (70) unter Verwendung eines Hochdichteplasmaprozesses aufweist. - Verfahren nach
Anspruch 1 oder2 , wobei die erste Isolierschicht (60) unter Verwendung eines plasmaunterstützten Prozesses nicht-konform abgeschieden wird. - Verfahren nach einem der
Ansprüche 1 bis3 , wobei die erste Isolierschicht (60) durch Oxidieren von Silan ausgebildet wird. - Verfahren nach einem der
Ansprüche 1 bis4 , wobei die Öffnung (250) eine Breite von 5 µm bis 20 µm aufweist. - Verfahren nach einem der
Ansprüche 1 bis4 , wobei die Öffnung (250) eine Tiefe von 50 µm bis 150 µm aufweist. - Verfahren nach einem der
Ansprüche 1 bis6 , wobei der Spalt (g) 0,5 µm bis 3 µm beträgt. - Verfahren nach einem der
Ansprüche 1 bis7 , wobei Seitenwände der ersten Isolierschicht (60) vertikal sind. - Verfahren nach einem der
Ansprüche 1 bis8 , wobei eine untere Oberfläche der zweiten Isolierschicht (70) in dem Spalt (g) innerhalb der Öffnung (250) angeordnet ist. - Verfahren nach einem der
Ansprüche 1 bis9 , ferner aufweisend: Ausbilden eines ersten dielektrischen Liners (41) über dem Füllmaterial (50), wobei der erste dielektrische Liner (41) eine konforme Schicht über dem Füllmaterial (50) ausbildet. - Verfahren nach
Anspruch 10 , ferner aufweisend: das Ausbilden eines zweiten dielektrischen Liners (42) über dem ersten dielektrischen Liner (41), wobei der zweite dielektrische Liner (42) eine konforme Schicht über dem ersten dielektrischen Liner (41) ausbildet. - Verfahren nach
Anspruch 11 , ferner aufweisend: Polieren der zweiten Isolierschicht (70), wobei das Polieren den zweiten dielektrischen Liner (42) exponiert; und Entfernen des zweiten und ersten dielektrischen Liners (41, 42). - Verfahren nach einem der
Ansprüche 10 oder11 , ferner aufweisend: Entfernen eines Abschnitts der zweiten Isolierschicht (70) unter Verwendung eines Lithographieschritts, wobei die zweite Isolierschicht (70) über dem Spalt (g) nicht entfernt wird; und Polieren der zweiten Isolierschicht (70), wobei das Polieren den ersten dielektrische Liner (41) exponiert. - Verfahren nach einem der
Ansprüche 1 bis13 , wobei das Füllen der Öffnung (250) mit dem Füllmaterial (50) ein Elektroplattieren des Füllmaterials (50) über Seitenwände und eine untere Oberfläche der Öffnung (250) aufweist. - Verfahren zum Ausbilden einer Durch-Substrat-Via-Halbleiterkomponente, wobei das Verfahren folgendes aufweist: teilweises Füllen einer Öffnung (250) in einem Substrat (10) eines Halbleiter-Werkstücks durch Abscheiden eines Füllmaterials (50) über Seitenwänden und einer unteren Oberfläche der Öffnung (250); Abscheiden einer ersten Isolierschicht (60) über einer oberen Oberfläche des Halbleiter-Werkstücks unter Verwendung eines anisotropen Prozesses, wobei Seitenwände der ersten Isolierschicht (60) einen Spalt (g) über der Öffnung (250) ausbilden; Abscheiden einer zweiten Isolierschicht (70), wobei das Abscheiden den Spalt (g) schließt und dadurch einen eingeschlossenen Hohlraum (90) innerhalb der Öffnung (250) ausbildet, wobei eine untere Oberfläche der zweiten Isolierschicht (70) in dem Spalt (g) unter der oberen Oberfläche des Halbleiter-Werkstücks angeordnet ist; und Verdünnen des Substrats (10) durch Materialabtrag an einer unteren Oberfläche des Halbleiter-Werkstücks, so dass eine untere Oberfläche des Füllmaterials (50) freigelegt wird.
- Verfahren nach
Anspruch 15 , ferner aufweisend: Ausbilden eines ersten dielektrischen Liners (41) über dem Füllmaterial (50), wobei der erste dielektrische Liner (41) eine konforme Schicht über dem Füllmaterial (50) ausbildet; Ausbilden eines zweiten dielektrischen Liners (42) über dem ersten dielektrischen Liner (41), wobei der zweite dielektrische Liner (42) eine konforme Schicht über dem ersten dielektrischen Liner (41) ausbildet; Polieren der zweiten Isolierschicht (70), wobei das Polieren den zweiten dielektrischen Liner (42) exponiert; und Entfernen des zweiten und ersten dielektrischen Liners (41, 42). - Verfahren nach
Anspruch 15 , ferner aufweisend: Ausbilden eines ersten dielektrischen Liners (41) über dem Füllmaterial (70), wobei der erste dielektrische Liner (41) eine konforme Schicht über dem Füllmaterial (50) ausbildet; Strukturieren der zweiten Isolierschicht (70), wobei das Strukturieren eine Insel der zweiten Isolierschicht (70) ausbildet, den Spalt (g) bedeckend; und Polieren der strukturierten zweiten Isolierschicht (70), wobei das Polieren den ersten dielektrischen Liner (41) freilegt. - Durch-Substrat-Via-Halbleiterkomponente (1), aufweisend: ein leitendes Füllmaterial (50), so auf Seitenwänden einer Via-Öffnung (250) angeordnet, dass ein eingeschlossener Hohlraum (90) innerhalb der Via-Öffnung (250) angeordnet ist, wobei die Via-Öffnung (250) durch ein Halbleiter-Werkstück verläuft und eine untere Oberfläche des leitenden Füllmaterials (50) exponiert ist; eine erste Isolierschicht (60), innerhalb eines oberen Abschnitts der Via-Öffnung (250) angeordnet; und eine zweite Isolierschicht (70), zwischen Seitenwänden der ersten Isolierschicht (60) und über dem eingeschlossenen Hohlraum (90) angeordnet.
- Durch-Substrat-Via-Halbleiterkomponente (1) nach
Anspruch 18 , wobei das Füllmaterial (50) innerhalb der Via-Öffnung auf den Seitenwänden der Via-Öffnung (250) angeordnet ist. - Durch-Substrat-Via-Halbleiterkomponente (1) nach
Anspruch 18 oder19 , wobei Seitenwände und eine untere Oberfläche des Füllmaterials (50) den eingeschlossenen Hohlraum (90) begrenzen. - Durch-Substrat-Via-Halbleiterkomponente (1) nach einem der
Ansprüche 18 bis20 , wobei das Füllmaterial (50) Kupfer aufweist. - Durch-Substrat-Via-Halbleiterkomponente (1) nach einem der
Ansprüche 18 bis21 , wobei der eingeschlossene Hohlraum (90) ein Gas aufweist, wobei das Gas Luft oder ein inertes Gas aufweist. - Durch-Substrat-Via-Halbleiterkomponente (1) nach
Anspruch 22 , wobei ein Druck des Gases in dem eingeschlossenen Hohlraum (90) einen Druck von 0,1 bis 1 Atmosphären beträgt. - Durch-Substrat-Via-Halbleiterkomponente (1) nach einem der
Ansprüche 18 bis23 , wobei die erste Isolierschicht (60) ein Nitridmaterial aufweist und wobei die zweite Isolierschicht (70) ein Oxidmaterial aufweist. - Verfahren zum Ausbilden einer Durch-Substrat-Via-Halbleiterkomponente, wobei das Verfahren folgendes aufweist: Ausbilden einer ersten Öffnung (250) in einem Halbleiter-Werkstück, wobei die erste Öffnung (250) in einer oberen Oberfläche des Halbleiter-Werkstücks ausgebildet ist; Ausbilden einer in der ersten Öffnung (250) angeordneten zweiten Öffnung durch Ausbilden eines leitenden Füllmaterials (50) innerhalb der ersten Öffnung; Ausbilden einer ersten Isolierschicht (60) über dem Halbleiter-Werkstück, um einen Spalt (g) über der zweiten Öffnung auszubilden; Ausbilden einer zweiten Isolierschicht (70) zum Schließen des Spalts (g) und Dichten der zweiten Öffnung, so dass ein eingeschlossener Hohlraum (90) innerhalb der zweiten Öffnung gebildet wird; und Verdünnen des Halbleiter-Werkstücks durch Materialabtrag an seiner Rückseite, so dass eine untere Oberfläche des Füllmaterials (50) freigelegt wird.
- Verfahren nach
Anspruch 25 , ferner aufweisend: Verdünnen des Halbleiter-Werkstücks von einer gegenüberliegenden unteren Oberfläche, um das leitende Füllmaterial (50) freizulegen. - Verfahren nach
Anspruch 26 , wobei das Ausbilden des leitenden Füllmaterials (50) ein Abscheiden eines leitenden Füllmaterials (50) über einer leitenden Keimschicht (38) aufweist; wobei das Ausbilden der ersten Isolierschicht (60) ein Abscheiden unter Verwendung eines anisotropen Prozesses aufweist und wobei das Ausbilden der zweiten Isolierschicht (70) ein Abscheiden unter Verwendung eines Hochdichteplasmaprozesses aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/135,059 | 2008-06-06 | ||
US12/135,059 US7772123B2 (en) | 2008-06-06 | 2008-06-06 | Through substrate via semiconductor components |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102009012594A1 DE102009012594A1 (de) | 2009-12-24 |
DE102009012594B4 true DE102009012594B4 (de) | 2020-07-09 |
Family
ID=41335068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102009012594.9A Active DE102009012594B4 (de) | 2008-06-06 | 2009-03-11 | Durch-Substrat-Via-Halbleiterkomponenten |
Country Status (2)
Country | Link |
---|---|
US (3) | US7772123B2 (de) |
DE (1) | DE102009012594B4 (de) |
Families Citing this family (66)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7772123B2 (en) * | 2008-06-06 | 2010-08-10 | Infineon Technologies Ag | Through substrate via semiconductor components |
US8166651B2 (en) | 2008-07-29 | 2012-05-01 | International Business Machines Corporation | Through wafer vias with dishing correction methods |
US7859114B2 (en) * | 2008-07-29 | 2010-12-28 | International Business Machines Corporation | IC chip and design structure with through wafer vias dishing correction |
DE102008054765A1 (de) * | 2008-12-16 | 2010-06-24 | Robert Bosch Gmbh | Bauteil mit einer Durchkontaktierung und ein Verfahren zur Herstellung eines solchen Bauteils |
US7943473B2 (en) * | 2009-01-13 | 2011-05-17 | Maxim Integrated Products, Inc. | Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme |
US20100187694A1 (en) * | 2009-01-28 | 2010-07-29 | Chen-Hua Yu | Through-Silicon Via Sidewall Isolation Structure |
US7829947B2 (en) * | 2009-03-17 | 2010-11-09 | Alpha & Omega Semiconductor Incorporated | Bottom-drain LDMOS power MOSFET structure having a top drain strap |
US8344513B2 (en) * | 2009-03-23 | 2013-01-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier for through-silicon via |
US8432038B2 (en) * | 2009-06-12 | 2013-04-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via structure and a process for forming the same |
US8697574B2 (en) | 2009-09-25 | 2014-04-15 | Infineon Technologies Ag | Through substrate features in semiconductor substrates |
US8101517B2 (en) * | 2009-09-29 | 2012-01-24 | Infineon Technologies Ag | Semiconductor device and method for making same |
US8138605B2 (en) * | 2009-10-26 | 2012-03-20 | Alpha & Omega Semiconductor, Inc. | Multiple layer barrier metal for device component formed in contact trench |
US8405201B2 (en) * | 2009-11-09 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via structure |
US8354736B2 (en) * | 2010-01-14 | 2013-01-15 | Synopsys, Inc. | Reclaiming usable integrated circuit chip area near through-silicon vias |
US9299664B2 (en) * | 2010-01-18 | 2016-03-29 | Semiconductor Components Industries, Llc | Method of forming an EM protected semiconductor die |
US20110204517A1 (en) * | 2010-02-23 | 2011-08-25 | Qualcomm Incorporated | Semiconductor Device with Vias Having More Than One Material |
US8148824B2 (en) | 2010-04-16 | 2012-04-03 | Nanya Technology Corp. | Semiconductor device with through substrate via |
US9287452B2 (en) * | 2010-08-09 | 2016-03-15 | Micron Technology, Inc. | Solid state lighting devices with dielectric insulation and methods of manufacturing |
DE102010045055B4 (de) | 2010-09-10 | 2019-03-28 | Austriamicrosystems Ag | Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung |
US8283785B2 (en) * | 2010-09-20 | 2012-10-09 | Micron Technology, Inc. | Interconnect regions |
KR20120052734A (ko) * | 2010-11-16 | 2012-05-24 | 삼성전자주식회사 | 반도체 칩 및 반도체 칩의 형성 방법 |
US8912574B2 (en) * | 2010-12-14 | 2014-12-16 | International Business Machines Corporation | Device isolation with improved thermal conductivity |
US8901701B2 (en) | 2011-02-10 | 2014-12-02 | Chia-Sheng Lin | Chip package and fabrication method thereof |
JP5870493B2 (ja) | 2011-02-24 | 2016-03-01 | セイコーエプソン株式会社 | 半導体装置、センサーおよび電子デバイス |
US8654541B2 (en) | 2011-03-24 | 2014-02-18 | Toyota Motor Engineering & Manufacturing North America, Inc. | Three-dimensional power electronics packages |
EP2620978B1 (de) | 2012-01-25 | 2019-07-24 | austriamicrosystems AG | Halbleiterbauelement mit internem Substratkontakt und Herstellungsverfahren |
US9147610B2 (en) | 2012-06-22 | 2015-09-29 | Infineon Technologies Ag | Monitor structures and methods of formation thereof |
TWI492343B (zh) * | 2012-11-02 | 2015-07-11 | 矽品精密工業股份有限公司 | 半導體基板及其製法 |
US8729702B1 (en) | 2012-11-20 | 2014-05-20 | Stmicroelectronics, Inc. | Copper seed layer for an interconnect structure having a doping concentration level gradient |
US20140138837A1 (en) * | 2012-11-20 | 2014-05-22 | Stmicroelectronics, Inc. | Sandwiched diffusion barrier and metal liner for an interconnect structure |
US8895436B2 (en) * | 2012-12-05 | 2014-11-25 | International Business Machines Corporation | Implementing enhanced power supply distribution and decoupling utilizing TSV exclusion zone |
US9029258B2 (en) * | 2013-02-05 | 2015-05-12 | Lam Research Corporation | Through silicon via metallization |
US9997443B2 (en) * | 2013-02-25 | 2018-06-12 | Infineon Technologies Ag | Through vias and methods of formation thereof |
US10042489B2 (en) | 2013-09-30 | 2018-08-07 | Synaptics Incorporated | Matrix sensor for image touch sensing |
US20150091842A1 (en) | 2013-09-30 | 2015-04-02 | Synaptics Incorporated | Matrix sensor for image touch sensing |
US9412719B2 (en) * | 2013-12-19 | 2016-08-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC interconnect apparatus and method |
US10056353B2 (en) | 2013-12-19 | 2018-08-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3DIC interconnect apparatus and method |
EP2889901B1 (de) | 2013-12-27 | 2021-02-03 | ams AG | Halbleitervorrichtung mit durch das Substrat gehender Durchkontaktierung und zugehöriges Verfahren |
US10847442B2 (en) * | 2014-02-24 | 2020-11-24 | Micron Technology, Inc. | Interconnect assemblies with through-silicon vias and stress-relief features |
US10042488B2 (en) | 2014-04-04 | 2018-08-07 | Synaptics Incorporated | Through silicon vias for backside connection |
US9449914B2 (en) | 2014-07-17 | 2016-09-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked integrated circuits with redistribution lines |
US9496238B2 (en) | 2015-02-13 | 2016-11-15 | Advanced Semiconductor Engineering, Inc. | Sloped bonding structure for semiconductor package |
CN108028245A (zh) * | 2015-09-23 | 2018-05-11 | 南洋理工大学 | 半导体器件及形成其的方法 |
US9761509B2 (en) | 2015-12-29 | 2017-09-12 | United Microelectronics Corp. | Semiconductor device with throgh-substrate via and method for fabrication the semiconductor device |
US10067587B2 (en) | 2015-12-29 | 2018-09-04 | Synaptics Incorporated | Routing conductors in an integrated display device and sensing device |
US20170194245A1 (en) * | 2016-01-04 | 2017-07-06 | Globalfoundries Inc. | On-chip variable capacitor with geometric cross-section |
US10504821B2 (en) * | 2016-01-29 | 2019-12-10 | United Microelectronics Corp. | Through-silicon via structure |
US9659813B1 (en) * | 2016-02-05 | 2017-05-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnection and manufacturing method thereof |
US10242932B2 (en) * | 2016-06-24 | 2019-03-26 | Infineon Technologies Ag | LDMOS transistor and method |
US10622284B2 (en) | 2016-06-24 | 2020-04-14 | Infineon Technologies Ag | LDMOS transistor and method |
US10050139B2 (en) | 2016-06-24 | 2018-08-14 | Infineon Technologies Ag | Semiconductor device including a LDMOS transistor and method |
US9875933B2 (en) * | 2016-06-24 | 2018-01-23 | Infineon Technologies Ag | Substrate and method including forming a via comprising a conductive liner layer and conductive plug having different microstructures |
US9960229B2 (en) | 2016-06-24 | 2018-05-01 | Infineon Technologies Ag | Semiconductor device including a LDMOS transistor |
US10020270B2 (en) | 2016-09-29 | 2018-07-10 | Infineon Technologies Ag | Semiconductor device including a LDMOS transistor, monolithic microwave integrated circuit and method |
US10037957B2 (en) * | 2016-11-14 | 2018-07-31 | Amkor Technology, Inc. | Semiconductor device and method of manufacturing thereof |
EP3333897B1 (de) * | 2016-12-06 | 2023-06-07 | Infineon Technologies AG | Verfahren zur herstellung eines iii-nitrid-halbleiterbauelements mit einem substrat-durchkontaktierung |
KR20180071101A (ko) * | 2016-12-19 | 2018-06-27 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
TWI639232B (zh) * | 2017-06-30 | 2018-10-21 | 帥群微電子股份有限公司 | 溝槽式功率半導體元件及其製造方法 |
US10699954B2 (en) | 2018-04-19 | 2020-06-30 | Teledyne Scientific & Imaging, Llc | Through-substrate vias formed by bottom-up electroplating |
US11158573B2 (en) * | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
US10867855B2 (en) | 2019-05-13 | 2020-12-15 | Honeywell International Inc. | Through silicon via fabrication |
DE102020126234B4 (de) * | 2019-10-31 | 2024-08-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Multi-wafer-abdeckschicht für metalldurchschlagschutz und verfahren zu ihrer herstellung |
WO2022218610A1 (en) * | 2021-04-12 | 2022-10-20 | Ams-Osram Ag | Semiconductor device with sealed through-substrate via and method for producing thereof |
US12027416B2 (en) | 2021-09-16 | 2024-07-02 | International Business Machines Corporation | BEOL etch stop layer without capacitance penalty |
CN113793838B (zh) * | 2021-11-15 | 2022-02-25 | 深圳市时代速信科技有限公司 | 半导体器件及其制备方法 |
CN116419566B (zh) * | 2023-02-13 | 2023-09-19 | 北京超弦存储器研究院 | 半导体结构及其制备方法、存储器、电子设备 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050121711A1 (en) | 2001-12-19 | 2005-06-09 | Pogge H. B. | Chip and wafer integration process using vertical connections |
US20050121768A1 (en) | 2003-12-05 | 2005-06-09 | International Business Machines Corporation | Silicon chip carrier with conductive through-vias and method for fabricating same |
US20080061340A1 (en) | 2006-09-07 | 2008-03-13 | Qimonda Ag | Memory cell array and method of forming the memory cell array |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4241045C1 (de) * | 1992-12-05 | 1994-05-26 | Bosch Gmbh Robert | Verfahren zum anisotropen Ätzen von Silicium |
US5679978A (en) * | 1993-12-06 | 1997-10-21 | Fujitsu Limited | Semiconductor device having resin gate hole through substrate for resin encapsulation |
US5424245A (en) * | 1994-01-04 | 1995-06-13 | Motorola, Inc. | Method of forming vias through two-sided substrate |
US5493096A (en) * | 1994-05-10 | 1996-02-20 | Grumman Aerospace Corporation | Thin substrate micro-via interconnect |
US5599744A (en) * | 1995-02-06 | 1997-02-04 | Grumman Aerospace Corporation | Method of forming a microcircuit via interconnect |
EP0793268A3 (de) * | 1995-05-23 | 1999-03-03 | Texas Instruments Incorporated | Verfahren zum Füllen von Löchern in einer Halbleiteranordnung |
KR100440418B1 (ko) * | 1995-12-12 | 2004-10-20 | 텍사스 인스트루먼츠 인코포레이티드 | 저압,저온의반도체갭충전처리방법 |
ES2206227T3 (es) * | 1999-05-11 | 2004-05-16 | Mitsubishi Chemical Corporation | Dihidrato de un derivado de purina, farmacos que lo contienen como ingrediente activo, e intermedio en su preparacion. |
US6821896B1 (en) * | 2001-05-31 | 2004-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to eliminate via poison effect |
DE10142591A1 (de) * | 2001-08-31 | 2003-03-27 | Infineon Technologies Ag | Verfahren zum Herstellen einer Grabenstruktur |
DE10234952B3 (de) | 2002-07-31 | 2004-04-01 | Infineon Technologies Ag | Herstellungsverfahren für eine Halbleiterstruktur mit einem Graben, insbesondere zur Verwendung bei der Herstellung eines Grabenkondensators |
US6908841B2 (en) * | 2002-09-20 | 2005-06-21 | Infineon Technologies Ag | Support structures for wirebond regions of contact pads over low modulus materials |
US7847383B2 (en) * | 2002-12-02 | 2010-12-07 | Samsung Electronics Co., Ltd. | Multi-chip package for reducing parasitic load of pin |
US7317256B2 (en) | 2005-06-01 | 2008-01-08 | Intel Corporation | Electronic packaging including die with through silicon via |
US7432592B2 (en) * | 2005-10-13 | 2008-10-07 | Intel Corporation | Integrated micro-channels for 3D through silicon architectures |
US7514116B2 (en) * | 2005-12-30 | 2009-04-07 | Intel Corporation | Horizontal Carbon Nanotubes by Vertical Growth and Rolling |
US7439937B2 (en) * | 2006-04-14 | 2008-10-21 | Microsoft Corporation | Appropriately rendering terminal server graphical data at multiple client side monitors |
US7772123B2 (en) * | 2008-06-06 | 2010-08-10 | Infineon Technologies Ag | Through substrate via semiconductor components |
-
2008
- 2008-06-06 US US12/135,059 patent/US7772123B2/en active Active
-
2009
- 2009-03-11 DE DE102009012594.9A patent/DE102009012594B4/de active Active
-
2010
- 2010-05-28 US US12/790,220 patent/US8399936B2/en active Active
-
2013
- 2013-03-14 US US13/830,185 patent/US8815743B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050121711A1 (en) | 2001-12-19 | 2005-06-09 | Pogge H. B. | Chip and wafer integration process using vertical connections |
US20050121768A1 (en) | 2003-12-05 | 2005-06-09 | International Business Machines Corporation | Silicon chip carrier with conductive through-vias and method for fabricating same |
US20080061340A1 (en) | 2006-09-07 | 2008-03-13 | Qimonda Ag | Memory cell array and method of forming the memory cell array |
Also Published As
Publication number | Publication date |
---|---|
US20100230818A1 (en) | 2010-09-16 |
US7772123B2 (en) | 2010-08-10 |
US20090302480A1 (en) | 2009-12-10 |
US8399936B2 (en) | 2013-03-19 |
DE102009012594A1 (de) | 2009-12-24 |
US20130267093A1 (en) | 2013-10-10 |
US8815743B2 (en) | 2014-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009012594B4 (de) | Durch-Substrat-Via-Halbleiterkomponenten | |
DE102008053427B4 (de) | Durchsubstratverbindungskontakt-Halbleiterkomponenten und Verfahren zur Herstellung dazu | |
DE102009044961B4 (de) | Chipintegrierte HF-Abschirmungen mit rückseitigen Umverdrahtungsleitungen | |
DE102017207873B4 (de) | Verfahren zum Bilden eines Luftspalts für eine Halbleitervorrichtung | |
DE102009000625B4 (de) | Verfahren zur Herstellung einer Halbleiterkomponente und eines Halbleiterbauelements sowie zugehöriger Zweifach-Damascene-Prozess | |
DE102014117338B4 (de) | Verfahren zum ausbilden einer verbindungsstruktur für eine halbleitervorrichtung | |
DE102015112914B4 (de) | Struktur eines Finnen-Feldeffekttransistorbauelements (FinFET- Bauelement) mit Zwischenverbindungsstruktur | |
DE102014118969B4 (de) | Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur | |
DE102014115955B4 (de) | Struktur und Ausbildungsverfahren einer Damascene-Struktur | |
DE102013220852B4 (de) | Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden | |
DE102015113250B4 (de) | Struktur und verfahren zum ausbilden einer halbleitervorrichtungsstruktur | |
DE102009044956A1 (de) | Chipintegrierte HF-Abschirmungen mit Durch-Substrat-Leitern | |
DE102017124072B4 (de) | Zusammenschaltungsstruktur für halbleitervorrichtung und verfahren zu ihrer herstellung | |
DE102015114904A1 (de) | Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur | |
DE102010037339A1 (de) | Durchsubstratmerkmale in Halbleitersubstraten | |
DE102011002769B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement | |
DE102015108695B4 (de) | Ausbilden von Vias um eine Metallleitung herum | |
DE102016100323B4 (de) | Verringern der Dual-Damascene-Verwerfung in integrierten Schaltkreisstrukturen | |
DE112004000396T5 (de) | Verfahren zur Herstellung einer Halbleiterkomponente mit einer barrierenschichtausgekleideten Öffnung | |
DE102015119536A1 (de) | Kondensatoren mit dielektrischen Barriereschichten und Verfahren zu deren Ausbildung | |
DE102012105304B4 (de) | Vorrichtung zur Belastungsreduzierung | |
DE102019130124A1 (de) | Funktionale komponente innerhalb einer verbindungsstruktur einer halbleitervorrichtung und verfahren zum bilden derselben | |
DE102014209002A1 (de) | Verfahren zum Herstellen integrierter Schaltungen | |
DE102009055433B4 (de) | Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind, und entsprechende Herstellungsverfahren | |
DE102021100639A1 (de) | Verschaltungsstruktur einer halbleitervorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative |