DE102009012594A1 - Durch-Substrat-Via-Halbleiterkomponenten - Google Patents

Durch-Substrat-Via-Halbleiterkomponenten Download PDF

Info

Publication number
DE102009012594A1
DE102009012594A1 DE102009012594A DE102009012594A DE102009012594A1 DE 102009012594 A1 DE102009012594 A1 DE 102009012594A1 DE 102009012594 A DE102009012594 A DE 102009012594A DE 102009012594 A DE102009012594 A DE 102009012594A DE 102009012594 A1 DE102009012594 A1 DE 102009012594A1
Authority
DE
Germany
Prior art keywords
insulating layer
opening
forming
over
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009012594A
Other languages
English (en)
Other versions
DE102009012594B4 (de
Inventor
Albert Birner
Uwe Hoeckele
Thomas Kunstmann
Uwe Seidel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009012594A1 publication Critical patent/DE102009012594A1/de
Application granted granted Critical
Publication of DE102009012594B4 publication Critical patent/DE102009012594B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Abstract

Eine Struktur und ein Verfahren zum Ausbilden von Durch-Substrat-Vias beim Ausbilden von Halbleiterkomponenten werden beschrieben. Bei einer Ausführungsform beschreibt die Erfindung ein Verfahren zum Ausbilden eines Durch-Substrat-Vias durch teilweises Füllen einer Öffnung mit einem Füllmaterial und Ausbilden einer ersten Isolierschicht über dem ersten Füllmaterial, wodurch über der Öffnung ein Spalt ausgebildet wird. Das Verfahren beinhaltet weiterhin das Ausbilden einer zweiten Isolierschicht zum Schließen des Spalts, wodurch innerhalb der Öffnung ein eingeschlossener Hohlraum ausgebildet wird.

Description

  • Die vorliegende Erfindung betrifft allgemein Elektronikbauelemente und insbesondere Durch-Substrat-Via-Halbleiterkomponenten.
  • Eines der Ziele bei der Herstellung von Elektronikkomponenten liegt in dem Minimieren der Größen von verschiedenen Komponenten. Beispielsweise ist es wünschenswert, daß handgehaltene Einrichtungen wie etwa Mobiltelefone oder PDA (Personal Digital Assistants) so klein wie möglich sind. Zur Erreichung dieses Ziels sollten die Halbleiterschaltungen, die innerhalb der Einrichtungen enthalten sind, so klein wie möglich sein. Eine Möglichkeit, um diese Schaltungen kleiner auszuführen, besteht darin, die die Schaltungen tragenden Chips zu stapeln.
  • Eine Reihe von Möglichkeiten zum Zusammenschalten der Chips innerhalb des Stapels sind bekannt. Beispielsweise können an der Oberfläche jedes Chips ausgebildete Bondpads entweder an ein gemeinsames Substrat oder an andere Chips in dem Stapel drahtgebondet werden. Ein weiteres Beispiel ist ein sogenanntes Micro-Bump-3D-Package, wobei jeder Chip eine Reihe von Micro-Bumps enthält die zum Beispiel entlang einer Außenkante des Chips zu einer Leiterplatte führen.
  • Noch eine weitere Möglichkeit zum Zusammenschalten von Chips innerhalb des Stapels besteht in der Verwendung von Durch-Vias. Durch-Vias verlaufen durch das Substrat und verbinden dadurch Schaltungen auf verschiedenen Chips elektrisch miteinander. Durch-Via-Zusammenschaltungen können im Hinblick auf die Zwischenverbindungsdichte im Vergleich zu anderen Technologien Vorteile liefern. Zusätzlich zu Anwendungen beim 3D-Chipstapeln können Durch-Via- Zusammenschaltungen dazu verwendet werden, die Leistung von HF- und Leistungsbauelementen zu erhöhen, indem sehr niedrigohmige Massekontakte zur Waferrückseite und eine fortgeschrittene Kühlkörperkapazität bereitgestellt wird. Die Einführung von solchen Zwischenverbindungen kann jedoch zusätzliche Herausforderungen einführen.
  • Die Integration von Chips in 3D bringt eine Anzahl neuer Herausforderungen hervor, die gelöst werden müssen. Was in der Technik benötigt wird, sind somit verbesserte Strukturen und Verfahren zum Herstellen von Strukturen zur 3D-Chipintegration.
  • Diese und weitere Probleme werden im allgemeinen gelöst oder umgangen und technische Vorteile werden im allgemeinen erzielt durch Ausführungsformen der vorliegenden Erfindung, die Durch-Silizium-Vias und Verfahren zu deren Herstellung liefern.
  • Der Erfindung liegt das Problem zu Grunde, den Verlust an Ausbeute bei der Herstellung von Elektronikbauelementen, der von einem streßinduzierten Ausfall des Elektronikbauelements herrührt, zu reduzieren.
  • Das Problem wird durch die Verfahren zum Ausbilden einer Halbleiterkomponente und durch das Durch-Substrat-Via mit den Merkmalen gemäß den unabhängigen Patentansprüchen gelöst.
  • Beispielhafte Ausgestaltungen der Erfindung ergeben sich aus den abhängigen Patentansprüchen.
  • Ausführungsformen der Erfindung beinhalten Verfahren und Strukturen zum Ausbilden von Durch-Substrat-Vias. Gemäß einer Ausführungsform beschreibt die Erfindung ein Verfahren zum Ausbilden des Durch-Substrat-Vias durch Ausbilden eines Durch-Substrat-Vias durch teilweises Füllen einer Öffnung mit einem ersten Füllmaterial und Ausbilden einer ersten Isolierschicht über dem Füllmaterial, wodurch ein Spalt über der Öffnung ausgebildet wird. Das Verfahren weist ferner das Ausbilden einer zweiten Isolierschicht zum Schließen des Spalts, um dadurch innerhalb der Öffnung einen eingeschlossenen Hohlraum auszubilden, auf.
  • Das Obengesagte hat die Merkmale von Ausführungsformen der vorliegenden Erfindung allgemein umrissen, damit die ausführliche Beschreibung der Erfindung, die folgt, besser verstanden werden möge. Zusätzliche Merkmale und Vorteile von Ausführungsformen der Erfindung werden im folgenden beschrieben, die den Gegenstand der Ansprüche der Erfindung bilden. Der Fachmann versteht, daß die Konzeption und spezifischen Ausführungsformen, die offenbart sind, ohne weiteres als Basis verwendet werden können, um andere Strukturen oder Prozesse zum Ausführen der gleichen Zwecke der vorliegenden Erfindung zu modifizieren oder auszulegen. Der Fachmann sollte außerdem realisieren, daß solche äquivalenten Konstruktionen nicht von dem Gedanken und Schutzbereich der Erfindung, wie in den beigefügten Ansprüchen dargelegt, abweichen.
  • Für ein umfassenderes Verständnis der vorliegenden Erfindung und der Vorteile davon wird nun auf die folgenden Beschreibungen in Verbindung mit den beiliegenden Zeichnungen bezug genommen. Es zeigen:
  • 1, die 1a bis 1d enthält, einen Abschnitt einer Halbleiterkomponente mit einem Durch-Substrat-Via, das einen zugeschnittenen Hohlraum aufweist, wobei 1a eine Querschnittsansicht, 1b eine obere Querschnittsansicht und 1c und 1d vergrößerte obere Querschnittsansichten gemäß Ausführungsformen der Erfindung zeigen;
  • 2, die die 2a und 2b enthält, einen Abschnitt einer Halbleiterkomponente mit einem Durch-Substrat-Via, das einen zugeschnittenen Hohlraum aufweist, wobei 2a eine Querschnittsansicht und 2b eine obere Querschnittsansicht gemäß Ausführungsformen der Erfindung zeigen;
  • 3, die die 3a–3i enthält, ein Verfahren zum Herstellen eines Durch-Substrat-Via-Chips gemäß Ausführungsformen der Erfindung;
  • 4 ein Flußdiagramm eines Verfahrens zum Ausbilden des Durch-Substrat-Via-Chips gemäß einer Ausführungsform der Erfindung;
  • 5, die die 5a–5e enthält, ein Verfahren zum Herstellen eines Durch-Substrat-Via-Chips gemäß Ausführungsformen der Erfindung;
  • 6 ein Flußdiagramm eines Verfahrens zum Ausbilden des Durch-Substrat-Via-Chips gemäß einer Ausführungsform der Erfindung;
  • 7, die die 7a–7d enthält, ein Verfahren zum Herstellen eines Durch-Substrat-Via-Chips gemäß Ausführungsformen der Erfindung; und
  • 8 ein Flußdiagramm eines Verfahrens zum Ausbilden des Durch-Substrat-Via-Chips gemäß einer Ausführungsform der Erfindung;
  • Entsprechende Zahlen und Symbole in den verschiedenen Figuren beziehen sich allgemein auf entsprechende Teile, sofern nicht etwas anderes angegeben ist. Die Figuren sind gezeichnet, um die relevanten Aspekte der Ausführungsformen klar zu veranschaulichen, und sind nicht notwendigerweise maßstabsgetreu gezeichnet.
  • Die Herstellung und Verwendung der gegenwärtig bevorzugten Ausführungsformen werden unten ausführlich erörtert. Es versteht sich jedoch, daß die vorliegende Erfindung viele anwendbare erfinderische Konzepte liefert, die in einer großen Vielzahl von spezifischen Kontexten verkörpert werden können. Die erörterten spezifischen Ausführungsformen veranschaulichen lediglich spezifische Möglichkeiten zum Herstellen und Verwenden der Erfindung und beschränken nicht den Schutzbereich der Erfindung.
  • Die vorliegende Erfindung wird bezüglich bevorzugter Ausführungsformen in einem spezifischen Kontext beschrieben, nämlich dem teilweise Füllen von Durch-Substrat-Vias. Die Erfindung kann jedoch auch auf andere Halbleiterkomponenten angewendet werden, die beispielsweise mehrere Chips aufweisen und/oder beim Ausbilden von Hohlräumen oder Mikrohohlräumen in anderen Komponenten. Der Durchschnittsfachmann wird auch weitere Beispiele erkennen können.
  • Ausführungsformen der vorliegenden Erfindung nutzen Durch-Substrat-Vias zum Erzeugen von 3D-Chip-Packages. Das Stapeln von Chips aufeinander liefert ein Mittel zum Erreichen von Dichte, vergrößerter Funktionalität und/oder zusätzlicher Leistung. Eine Möglichkeit zum Realisieren des vollen Nutzens des Chipstapelns besteht darin, die Chips unter Verwendung von tiefen oder Durch-Substrat-Vias zu verwenden. Diese Vias verlaufen von der aktiven Schaltungsanordnung auf einer Fläche des Chips zu einer unteren Oberfläche des Chips. Das Ausbilden von Durch-Substrat-Vias ist jedoch nicht nur während der Herstellung dieser Durch-Substrat-Vias eine Herausforderung, sondern auch während der nachfolgenden Verarbeitung und/oder Produktlebensdauer.
  • Eines der mit dem Stapeln von solchen Bauelementen assoziierten Schlüsselprobleme ergibt sich aus dem Verlust an Ausbeute, der von einem streßinduzierten Ausfall des Produkts herrührt. Bei verschiedenen Ausführungsformen überwindet die vorliegende Erfindung diese Beschränkungen durch Ausbilden von Durch-Substrat-Vias, die Hohlräume aufweisen, die zugeschnitten sind, um die Streßkonzentration zu minimieren.
  • Eine signifikante Differenz beim Wärmeausdehnungskoeffizienten zwischen dem Substrat und dem Füllmaterial in einem Durch-Substrat-Via kann um das Durch-Substrat-Via herum beispielsweise während der nachfolgenden thermischen Verarbeitung große Streßkonzentration erzeugen. Ein derartiger größerer Streß kann zu einem signifikanten Verlust an Ausbeute führen, der sich aus Rissen, Delamination, Via-Kollaps sowie Dislokationen, Stapelfehlern im Substrat usw. ergibt. Metalle dehnen sich in der Regel schneller aus als Silizium, wodurch Gebiete mit einem hohem Druckstreß in dem Substrat sowie innerhalb des Füllmaterials erzeugt werden.
  • Bei verschiedenen Ausführungsformen überwindet die vorliegende Erfindung diese Probleme durch Reduzierung des Stresses um das Substrat-Via herum, indem das Substrat-Via mit einem effektiven Material mit minimaler Wärmeausdehnung gefüllt wird. Bei verschiedenen Ausführungsformen weist das effektive Material eine Kombination aus Metall und Hohlräumen auf. Beispielsweise dehnen sich Metalle in der Regel schneller aus als Silizium, wohingegen Hohlräume, als Beispiel, gefüllt mit einem Gas relativ zum Siliziumsubstrat eine vernachlässigbare Ausdehnung besitzen. Somit ergibt eine Kombination aus Metall mit Hohlräumen ein effektives Material mit einem Ausdehnungskoeffizienten, der dem des Substrats vergleichbar ist. Bei einer Ausführungsform weist dieses effektive Material einen Hohlraum auf, der auf spezifische Abmessungen und eine spezifische Gestalt zugeschnitten ist, wobei der Hohlraum ein inneres Kerngebiet des Durch-Substrat-Vias bildet, während ein leitendes Füllmaterial eine Außenschicht des Durch- Substrat-Vias bildet.
  • Strukturelle Ausführungsformen der Erfindung werden zuerst unter Verwendung der 1 bis 2 beschrieben. Verschiedene Ausführungsformen des Herstellungsverfahrens werden dann unter Verwendung der Flußdiagramme der 4, 6 und 8 und 3, 5 und 7 beschrieben.
  • Eine Ausführungsform der Erfindung ist in 1 dargestellt. 1a zeigt eine Querschnittsansicht eines Durch-Substrat-Vias, 1b eine obere Querschnittsansicht des Durch-Substrat-Vias und 1c und 1d zeigen vergrößerte obere Querschnittsansichten des Durch-Substrat-Vias.
  • Unter Bezugnahme auf 1a weist das Substrat 10 eine obere Oberfläche 13 und eine untere Oberfläche 16 auf. Die aktiven Gebiete 11 sind auf der oberen Oberfläche 13 angeordnet und weisen Bauelemente wie etwa Transistoren, Widerstände, Kondensatoren, Dioden usw. (nicht gezeigt), auf. Metallisierungsebenen sind über der oberen Oberfläche 13 des Substrats 10 angeordnet.
  • Eine dielektrische Zwischenschicht (ILD – Inter Level Dielectric) 20 ist über dem Substrat 10 angeordnet. Bei einer Ausführungsform weist die ILD-Schicht 20 eine Siliziumglasschicht wie etwa eine BPSG-Schicht auf. Bei einer anderen Ausführungsform ist die mehrere dielektrische Schichten aufweisende ILD-Schicht 20 über dem Substrat 10 angeordnet. Die ILD-Schicht 20 weist eine Mehrebenenmetallisierung auf und bildet die Back-End-of-the-Line-Schaltungsanordnung.
  • Ein durch Füllen einer Durch-Substrat-Öffnung 250 mit einem Füllmaterial 50 ausgebildetes Durch-Substrat-Via 1 ist innerhalb des Substrats 10 angeordnet. Die Durch-Substrat-Öffnung 250 weist eine Öffnung mit hohem Aspektverhältnis in dem Substrat auf. Bei verschiedenen Ausführungsformen beträgt die Tiefe der Durch-Substrat-Öffnungen 250 etwa 50 μm bis 150 μm, während der Durchmesser der Durch-Substrat-Öffnung 250 etwa 5 μm bis 15 μm beträgt. Bei verschiedenen Ausführungsformen beträgt das Aspektverhältnis der Durch-Substrat-Öffnung 250 etwa 1 zu 5 bis etwa 1 zu 20. Das Durch-Substrat-Via 1 ist elektrisch an das Substrat gekoppelt, beispielsweise durch elektrische Metalleitungen, beispielsweise die über dem Substrat 10 angeordnete Metalleitung 19.
  • Eine erste Isolierschicht 30 ist über der ILD-Schicht 20 angeordnet und bildet die Seitenwände der Durch-Substrat-Öffnung 250. Bei einer Ausführungsform weist die erste Isolierschicht 30 eine Nitridschicht auf.
  • Die Durch-Substrat-Öffnung 250 ist mit einem Seitenwandliner 35 ausgekleidet, der eine elektrische sowie mechanische Isolation und Stütze liefert. Beispielsweise weist die Außenschicht des Seitenwandliners 35 eine dielektrische Schicht zum elektrischen Isolieren der aktiven Gebiete 11 von dem Durch-Substrat-Via 1 auf. Weiterhin ist ein Grabenmetalliner über der äußeren dielektrischen Schicht 31 angeordnet. Bei verschiedenen Ausführungsformen, beispielsweise bei Anwendungen, bei denen die Durch-Substrat-Zwischenverbindung einen Massekontakt bildet, wird die äußere dielektrische Schicht 31 weggelassen. Bei solchen Ausführungsformen ist der Grabenmetalliner somit direkt an der Seitenwand der Durch-Substrat-Öffnung 250 angeordnet. Bei verschiedenen Ausführungsformen, wie in 1c dargestellt, weist der Grabenmetalliner mehrere Liner auf. Ein erster Metalliner 32 bildet eine Metalldiffusionsbarriere. Beispiele des ersten Metalliners 32 weisen auf eine Ti/TiN-Schicht. Ein zweiter Metalliner 34 weist einen niedrigohmigen Metalliner wie etwa einen Wolframliner auf. Der niedrigohmige Metalliner hilft Variationen während des Elektroplattierungsprozesses aufgrund eines resistiven Verlusts zu minimieren. Ein eine Kupferbarriere aufweisender dritter Metalliner 36 ist über dem zweiten Liner angeordnet. Der dritte Metalliner 36 weist bei verschiedenen Ausführungsformen eine TaN-Schicht auf gefolgt von einer Ta-Schicht. Ein vierter Metalliner 38 ist über dem dritten Metalliner 36 angeordnet. Der vierte Metalliner 38 weist eine Dicke von etwa 200 nm bis etwa 500 nm auf. Bei verschiedenen Ausführungsformen weist der vierte Metalliner 38 Kupfer auf und bildet die Keimschicht.
  • Ein Füllmaterial 50 füllt die Durch-Substrat-Öffnung 250 teilweise. Das Füllmaterial 50 bedeckt einen Teil der Durch-Substrat-Öffnung 250, wodurch in der Durch-Substrat-Öffnung 250 ein zugeschnittener Hohlraum 90 zurückbleibt. Beispielsweise bedeckt das Füllmaterial 50 die Seitenwände der Durch-Substrat-Öffnung 250 und bildet anschaulich einen hohlen Kern. Ein erster dielektrischer Liner 41 ist an den Seitenwänden und der unteren Oberfläche des Füllmaterials 50 angeordnet. Der erste dielektrische Liner 41 weist bei einer Ausführungsform eine Nitridschicht auf. Der erste dielektrische Liner 41 weist bei verschiedenen Ausführungsformen eine Dicke von etwa 200 nm bis etwa 500 nm auf, als Beispiel, bei einer Ausführungsform etwa 400 nm.
  • Ein zweiter dielektrischer Liner 42 ist über dem ersten dielektrischen Liner 41 angeordnet. Der zweite dielekrische Liner 42 weist bei verschiedenen Ausführungsformen eine Dicke von etwa 20 nm bis etwa 150 nm auf, als Beispiel, bei einer Ausführungsform etwa 100 nm. Bei einer Ausführungsform weist der zweite dielektrische Liner 42 eine Kohlenstoff aufweisende Schicht auf, beispielsweise eine pyrolytische Kohlenstoffschicht. Bei anderen Ausführungsformen können andere geeignete Materialien, die relativ zu dem zweiten dielektrischen Liner 42 schwieriger zu polieren sind, verwendet werden. Beispielsweise weist der zweite dielektrische Liner 42 bei einigen Ausführungsformen SiN, SiC oder Si, auf.
  • Eine zweite Isolierschicht 60 ist an den Ecken oder Kanten der Durch-Substrat-Öffnung 250 angeordnet. Die zweite Isolierschicht 60 ist über der oberen Seitenwand des zweiten dielektrischen Liners 42 angeordnet. Die zweite Isolierschicht 60 weist bei einer Ausführungsform ein Oxidmaterial auf, beispielsweise ein unter Verwendung eines plasmaunterstützten Prozesses unter Einsatz von Silan ausgebildetes Oxid.
  • Eine dritte Isolierschicht 70 ist über einen oberen Abschnitt der Durch-Substrat-Öffnung 250 angeordnet und dichtet die Durch-Substrat-Öffnung 250 ab, wodurch ein zugeschnittener Hohlraum 90 oder eine eingeschlossene Kavität entsteht. Die dritte Isolierschicht 70 ist bevorzugt ein Material auf Basis von hochdichtem Plasma. Bei einer Ausführungsform weist die dritte Isolierschicht 70 ein Oxid auf der Basis von hochdichtem Plasma auf. Die dritte Isolierschicht 70, wenngleich sie so dargestellt ist, daß sie einen unteren Abschnitt des zugeschnittenen Hohlraums 90 füllt, dichtet bei verschiedenen Ausführungsformen nur den oberen Abschnitt des zugeschnittenen Hohlraums 90 ab. Bei verschiedenen Ausführungsformen ist die dritte Isolierschicht 70 aus einem Hochdichteprozeß ausgebildet, der erzwingt, daß der Abschnürpunkt 71 (3f) innerhalb des Siliziumsubstrats abgesenkt wird.
  • Eine vierte Isolierschicht 80 ist über der dritten Isolierschicht 70 angeordnet. Die vierte Isolierschicht 80 bildet eine Schutzbarriere und weist bei einigen Ausführungsformen ein Nitridmaterial auf.
  • Bei verschiedenen Ausführungsformen wird die Größe und Gestalt des zugeschnittenen Hohlraums 90 so justiert, daß ein Durch-Substrat-Via mit kleinster Fehlerhaftigkeit entsteht, die von thermischen oder anderen streßbezogenen Defekten herrührt. Wenngleich nur ein Durch-Substrat-Via 1 dargestellt ist, kann ein Durch-Substrat-Via-Chip mehr als ein Durch-Substrat-Via aufweisen.
  • Da die Herstellbarkeit eine Hauptfrage ist, wird bei verschiedenen Ausführungsformen nach dem Auswählen geeigneter Materialien die Dicke des Füllmaterials 50 relativ zu der Abmessung des zugeschnittenen Hohlraums 90 ausgewählt. Beispielsweise kann ein Anteil des Füllmaterials 50 (fFM) auf der Basis der ausgewählten Materialien identifiziert werden. Beispielsweise ist in 1b dieser Anteil des Füllmaterials 50 (fFM) ein Verhältnis der Dicke rFM des Füllmaterials zu dem Radius rTSV der Durch-Substrat-Öffnung. Der Anteil (fFM) hängt von der relativen Differenz zwischen dem Wärmeausdehnungskoeffizienten von Silizium (αSi), dem Füllmaterial 50 (αFM) und dem zugeschnittenen Hohlraum (αV) ab als fFM = (αSi – αV)/αFM – αV). Unter der Annahme einer vernachlässigbaren Ausdehnung des zugeschnittenen Hohlraums oder αDM ≈ 0 ist der Anteil fFM = αSi/αFM.
  • Wenn also Kupfer das Füllmaterial ist, dann beträgt ein geeigneter Anteil etwa 30% des Radius rTSV der Durch-Substrat-Öffnung 250. Mit anderen Worten minimiert eine teilweise Füllung, die etwa 15% der Seitenwand des Grabens bedeckt, den Streß von Wärmeausdehnung. Bei anderen Ausführungsformen kann dickeres Füllmaterial verwendet werden, da ein Streß bis zu einer kritischen Grenze (z. B. kritischem Scherstreß) sicher aufgenommen werden kann. Beispielsweise ist der während einer kleinen Temperaturzunahme erzeugte Streß möglicherweise nicht signifikant. Somit wird in verschiedenen Ausführungsformen ein numerischer Simulator verwendet, um die Gestalt der Hohlräume auszulegen. Bei einigen Ausführungsformen wird eine geeignete Dicke numerisch berechnet, um beispielsweise Streßkonzentrationen während nachfolgender Verarbeitung zu minimieren. Bei einigen Ausführungsformen bestimmt eine ausgeklügeltere Analyse, die 2D- oder 3D-Simulationen mit Finite-Element-Simulatoren nutzt, die entsprechende Gestalt und Struktur des zugeschnittenen Hohlraums 90 relativ zum Füllmaterial 50. Solche numerischen Berechnungen können Streßänderungen in verschiedenen Gebieten, beispielsweise in den Ecken, berücksichtigen. Geeignete Metriken wie etwa das Von-Misses-Kriterium auf der Basis des Streßtensors können zum Überwachen des Stresses in der Struktur verwendet werden.
  • Eine zweite strukturelle Ausführungsform ist in 2 dargestellt, die 2a und 2b enthält. 2a zeigt eine Querschnittsansicht und 2b eine Draufsicht. Im Gegensatz zu der in 1 dargestellten Ausführungsform ist der zugeschnittene Hohlraum 90 bei dieser Ausführungsform von dem ersten dielektrischen Liner 41 ausgekleidet. Im Gegensatz zu der vorausgegangenen Ausführungsform ist somit auch eine zweite Isolierschicht 60 über der ersten Isolierschicht 30 angeordnet.
  • Eine Ausführungsform des Herstellungsverfahrens des Durch-Substrat-Via 1 wird unter Verwendung von 3, die 3a–h enthält, und des Flussdiagramms von 4 veranschaulicht.
  • Unter Bezugnahme auf 3a wird eine Durch-Substrat-Öffnung 250 in einem Substrat 10 hergestellt. Das Substrat 10 ist typischerweise ein Halbleiterwafer mit aktiven Bauelementgebieten 11.
  • Die aktiven Bauelementgebiete 11 oder die aktive Schaltungsanordnung kann Transistoren, Widerstände, Kondensatoren, Induktionsspulen oder andere zum Ausbilden integrierter Schaltungen verwendete Komponenten enthalten. Beispielsweise können aktive Bereiche, die Transistoren (z. B. CMOS-Transistoren) enthalten, durch Isolationsgebiete, zum Beispiel eine flache Grabenisolation, voneinander getrennt sein. Die aktiven Bauelementgebiete werden während der Front-End-of-the-Line-Verarbeitung hergestellt.
  • Als nächstes wird über den aktiven Bauelementgebieten 11 eine Metallisierung ausgebildet, um die aktiven Bauelementgebiete 11 elektrisch zu kontaktieren und zusammenzuschalten. Die Metallisierung und die aktive Schaltungsanordnung bilden zusammen eine vollständige funktionale integrierte Schaltung. Mit anderen Worten können die elektrischen Funktionen des Chips durch die zusammengeschaltete aktive Schaltungsanordnung ausgeführt werden. Bei Logikbauelementen kann die Metallisierung viele Schichten enthalten (z. B. neun oder mehr aus Kupfer). Bei Speicherbauelementen wie etwa DRAMs kann die Anzahl der Metallisierungsebenen kleiner sein und es kann sich dabei um Aluminium handeln.
  • Unter Bezugnahme auf das Flußdiagramm von 4 werden die während des Front-End-Prozesses ausgebildeten Komponenten durch Back-End-of-Line-(BEOL)-Verarbeitung zusammengeschaltet. Während dieses Prozesses werden Kontakte zu dem Halbleiterkörper hergestellt und unter Verwendung von Metalleitungen und Vias zusammengeschaltet. Wie oben erörtert enthalten moderne integrierte Schaltungen viele Schichten von vertikal gestapelten Metalleitungen und Vias (Mehrebenen-Metallisierung), die die verschiedenen Komponenten im Chip zusammenschalten. In 3a wird die die Mehrebenen-Metallisierung aufweisende Back-End-of-the-Line-Schicht 20 über dem Substrat 10 ausgebildet.
  • Bei verschiedenen Ausführungsformen wird die Durch- Substrat-Öffnung 250 nach der Front-End-of-the-Line-Verarbeitung ausgebildet. Bei einigen Ausführungsformen jedoch wird die Durch-Substrat-Öffnung 250 nach dem Front-End-of-the-Line, aber vor dem Ausbilden der Back-End-of-the-Line-Schichten ausgebildet.
  • Wieder unter Bezugnahme auf 3a wird ein Hochdichteplasmaprozeß in einer HF-Plasmakammer dazu verwendet, eine Durch-Substrat-Öffnung 250 von der oberen Oberfläche des Werkstücks aus auszubilden. Bei einer Ausführungsform wird eine hoch anisotrope Ätzung verwendet, um eine Durch-Substrat-Öffnung 250 mit einer Vorwärtsverjüngung (Oberseite breiter als Boden) auszubilden. Bei anderen Ausführungsformen können andere Arten von reaktiven Ionenätzprozessen verwendet werden, einschließlich Prozessen, die eine simultane Bodenätzung und Seitenwandpassivierung verwenden. Bei einer Ausführungsform wird ein Ätzschritt unter Verwendung eines fluorbasierten Plasmas durchgeführt. Fluorbasierte Ätzungen sind jedoch isotrop und führen zu nicht-vertikalen Grabenseitenwänden. Somit wird durch Einführen eines polymererzeugenden Gases in die Plasmakammer ein Abscheidungsschritt durchgeführt. Das polymererzeugende Gas lagert eine Polymerschicht an den exponierten Seitenwänden ab, wodurch eine vorübergehende Ätzstopschicht entsteht. Die Polymerschicht wird wegen der hohen Energie der auftreffenden Ionen nicht an der exponierten unteren Oberfläche des Grabens ausgebildet. Etwaiges an der unteren Oberfläche des Grabens abgeschiedenes Polymer wird durch die hohe Energie des auftreffenden Ions aufgebrochen. Der Durch-Substrat-Öffnungs-Ätzprozeß wird in sequentiellen Ätz- und Abscheidungsschritten durchgeführt. So kann ein vertikaler Graben hergestellt werden. Beispielsweise kann der Fluor-Ätzschritt ein SF6-Ätzmittel aufweisen, wohingegen das polymererzeugende Gas C4F8 aufweisen kann. Die Ätz- und Abscheidungsschritte können zum Ausbilden der Durch-Substrat-Öffnung 250 vielmals wiederholt werden, zum Beispiel etwa 100mal bis etwa 500mal. Bei anderen Ausführungsformen können andere Arten von Reaktionsionenätzprozessen verwendet werden. Die Durch-Substrat-Öffnung 250 kann nach dem Ätzschritt eine beliebige geeignete vertikale Gestalt wie etwa zylindrisch, ringförmig, facettiert usw., aufweisen.
  • Die so hergestellte Durch-Substrat-Öffnung 250 weist ein hohes Aspektverhältnis auf in einem Bereich von etwa 1:5 bis etwa 1:20. Die Oberseite der Durchsubtratöffnung 250 weist eine Breite von etwa 2 μm bis etwa 20 μm auf. Der Winkel der Verjüngung variiert derart, daß die untere Breite schmaler ist als die obere Breite und im Bereich von etwa 90 bis etwa 80 Grad liegt.
  • Die Durch-Substrat-Öffnung 250 weist eine breitere obere Sektion 251 zum Herstellen von Kontakten und eine dünnere längere Stielsektion 252 im Substrat 10 auf. Bei einigen Ausführungsformen kann die breitere obere Sektion 251 übersprungen werden, wodurch man eine Durch-Substrat-Öffnung 250 erhält, die nur die lange Stielsektion 252 aufweist. Eine derartige Ausführungsform reduziert die Verwendung eines Maskierungsschritts (zum Herstellen der breiteren oberen Sektion 251) und reduziert die Kosten des Herstellungsprozesses.
  • Ein Seitenwandliner 35 wird an den Seitenwänden der Durch-Substrat-Öffnung 250 ausgebildet. Der Seitenwandliner 35 weist bei verschiedenen Ausführungsformen mehrere Schichten auf. Ein äußerer dielektrischer Liner 31 ist über den Seitenwänden der Durch-Substrat-Öffnung 250 ausgebildet und bildet die Außenschicht des Seitenwandliners 35. Die äußere dielektrische Schicht 31 isoliert die aktiven Gebiete 11 elektrisch von dem auszubildenden Durch-Substrat-Via 1. Der äußere dielektrische Liner 31 kann Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, SiC, SiCN, ein dichtes oder poröses dielektrisches low-k- oder ultralow-k-Material, ein organisches Material oder ein Polymer wie Parylen, BCB, SiLK oder andere aufweisen. Bei einigen Ausführungsformen wird der äußere dielektrische Liner 31 anisotrop geätzt, wodurch ein Seitenwandabstandshalter (Seitenwand-Spacer) ausgebildet wird. Alternativ wird der äußere dielektrische Liner 31 nach den Schleif- und Verdünnungsprozessen, die die untere Oberfläche der Durch-Substrat-Öffnung 250 exponieren, geätzt.
  • Ein mehrere Metalliner aufweisender Grabenliner wird über dem äußeren dielektrischen Liner 31 abgeschieden (wie in der vergrößerten Draufsicht von 1c dargestellt). Der Grabenliner ist idealerweise konform (beispielsweise konform abgeschieden) oder mindestens kontinuierlich und kann eine einzelne Schicht oder Schichtkombination aus Ta, TaN, W, WN, WCN, WSi, Ti, TiN, Ru aufweisen, als Beispiele. Der Grabenliner wird beispielsweise als eine Barrierenschicht verwendet, um zu verhindern, daß Metall in das darunterliegende Substrat 10 und den äußeren dielektrischen Liner 31 diffundiert. Bei der beschriebenen Ausführungsform weist der Grabenliner auf einen ersten Metalliner 32, einen zweiten Metalliner 34, einen dritten Metalliner 36 und einen vierten Metalliner 38, wenngleich bei anderen Ausführungsformen weniger oder mehr Ebenen von Metallinern verwendet werden können. Bei Ausführungsformen, die für Leistungs- und/oder HF-Anwendungen verwendet werden, ist die elektrische Isolation unter Verwendung des Seitenwandliners 35 nicht erforderlich. Bei derartigen Ausführungsformen wird ein leitender Grabenliner direkt an den Seitenwänden der Durch-Substrat-Öffnung 250 ausgebildet. Wie in der vergrößerten Draufsicht von 1d veranschaulicht, weist somit der Seitenwandliner 35 nicht den äußeren dielektrischen Liner 31 auf.
  • Unter Bezugnahme auf 1c wird ein erster Metalliner 32 über dem äußeren dielektrischen Liner 31 ausgebildet. Der erste Metalliner 32 bildet eine Metalldiffusionsbarriere. Wenn der Seitenwandlinerprozeß wie bei einer Anwendung für HF-Anwendungen übersprungen wird, bildet der erste Metalliner 32 einen elektrischen Kontakt mit dem Substrat 10 (1d). Der erste Metalliner 32 wird unter Verwendung eines Prozesses der chemischen Abscheidung aus der Dampfphase oder eines plasmaunterstützten CVD-Prozesses oder einer Kombination aus beiden ausgebildet, wenngleich bei anderen Ausführungsformen andere Prozesse verwendet werden können. Bei einer Ausführungsform weist der erste Metalliner 32 eine Ti/TiN-Schicht auf. Eine 5 nm bis 30 nm Titanschicht wird abgeschieden, gefolgt von einer Abscheidung einer 20 nm bis 100 nm TiN-Schicht.
  • Ein zweiter Metalliner 34 wird über dem ersten Metalliner 32 ausgebildet. Der zweite Metalliner 34 weist ein Material mit einem niedrigen spezifischen Widerstand auf, wiest beispielsweise bei einer Ausführungsform Wolfram auf. Der niederohmige Metalliner trägt dazu bei, den Potentialabfall zu minimieren und somit Variationen während des Elektroplattierungsprozesses zu reduzieren. Der zweite Metalliner 34 wird unter Verwendung eines Prozesses der chemischen Abscheidung aus der Dampfphase abgeschieden, wenngleich bei anderen Ausführungsformen andere Prozesse wie etwa Plasmagasabscheidung verwendet werden können. Bei verschiedenen Ausführungsformen wird der zweite Metalliner 34 zu einer Dicke von etwa 50 nm bis etwa 150 nm abgeschieden.
  • Ein eine Kupferbarriere aufweisender dritter Metalliner 36 wird über dem zweiten Metalliner 34 ausgebilet. Der dritte Metalliner 36 wird zu einer Dicke von etwa 100 bis etwa 150 nm abgeschieden. Der dritte Metalliner 36 weist bei verschiedenen Ausführungsformen auf eine TaN- Schicht gefolgt von einer Schicht aus Tantal. Bei einer Ausführungsform wird die Tantalnitridschicht zu einer Dicke von etwa 20 nm bis 50 nm abgeschieden, und die Tantalschicht wird zu einer Dicke von etwa 100 nm bis 150 nm abgeschieden.
  • Ein vierter Metalliner 38 wird über dem dritten Metalliner 36 abgeschieden. Der vierte Metalliner 38 wird unter Verwendung eines Plasmagasabscheidungsprozesses abgeschieden und bildet eine Keimschicht für den Elektroplattierungsprozeß bei einigen Ausführungsformen. Der vierte Metalliner 38 weist eine Dicke von etwa 200 nm bis etwa 500 nm auf. Bei verschiedenen Ausführungsformen weist der vierte Metalliner 38 Kupfer auf. Der so ausgebildete Seitenwandliner 35 weist den äußeren dielektrischen Liner 31 auf, den ersten Metalliner 32, den zweiten Metalliner 34, den dritten Metalliner 36 und den vierten Metalliner 38. Bei verschiedenen Ausführungsformen kann der vierte Metalliner 38 konform oder mindestens kontinuierlich abgeschieden werden, wobei beispielsweise ein metallorganischer CVD-Prozeß (MOCVD) oder ein PVD-Prozeß verwendet wird.
  • Als nächstes unter Bezugnahme auf 3b wird ein Füllmaterial 50 in die Durch-Substrat-Öffnung 250 abgeschieden. Das Füllmaterial 50 wird über dem vierten Metalliner 38 elektroplattiert.
  • Das Füllmaterial 50 weist ein leitendes Material wie etwa Kupfer oder alternativ Aluminium, Wolfram, Silber, Gold oder dotiertes Polysilizium auf. Bei einigen Ausführungsformen weist das Füllmaterial 50 Kupfer auf. Das Füllmaterial 50 wird abgeschieden, damit es nur einen Teil der Durch-Substrat-Öffnung 250 füllt. Bei einer Ausführungsform wird das Füllmaterial 50 zu einer Dicke von etwa 20% bis etwa 30% der Tiefe der Durch-Substrat-Öffnung 250 abgeschieden. Der Einsatz einer derartigen teilweisen Füllung der Durch-Substrat- Öffnung 250 führt zu einer entsprechenden Abnahme der Füllzeit und vergrößert folglich den Durchsatz des Prozesses. Die teilweise Füllung spart auch die Verwendung des teuren Füllmaterials 50 und den leistungsintensiven Prozeß des Elektroplattierens des Füllmaterials 50 ein. Insbesondere bei hohen Frequenzen (z. B. über 1 GHz) kann der Widerstand eines vollgefüllten Vias wegen des Skineffekts signifikant höher sein als der eines teilweise gefüllten Vias. Aufgrund einer Verdopplung der Gesamtoberfläche bietet der teilweise gefüllte Via etwa die doppelte Anzahl von Modi für die Mikrowellenausbreitung, wodurch man einen weiteren Vorteil zum Reduzieren des ohmschen Widerstands um fast die Hälfte bei hohen Arbeitsfrequenzen erhält. Bei einer Ausführungsform beträgt die Dicke des Füllmaterials 50 etwa 2 μm bis etwa 5 μm.
  • Als nächstes unter Bezugnahme auf 3c wird die obere Oberfläche des Wafers planarisiert, um die erste Isolierschicht 30 zu exponieren. Anders ausgedrückt wird die erste Isolierschicht 30 freigelegt. Bei verschiedenen Ausführungsformen weist der Planarisierungsprozeß ein chemisch-mechanisches Polieren (CMP) auf. Der CMP-Prozeß entfernt das Füllmaterial 50 und den darunterliegenden Seitenwandliner 35. Nach dem Polieren durch das Füllmaterial 50 entfernt der CMP-Prozeß den ersten Metalliner 32, den zweiten Metalliner 34, den dritten Metalliner 36 und den vierten Metalliner 38. Bei verschiedenen Ausführungsformen stopt der Polierprozeß auf der ersten Isolierschicht 30. Als nächstes wird eine Nach-CMP-Reinigung durchgeführt, um die Aufschlämmungsreste von der offenen Durch-Substrat-Öffnung 250 zu entfernen.
  • Wie als nächstes in 3d dargestellt, wird ein Ätzstopliner über der oberen Oberfläche der Durch-Substrat-Öffnung 250 abgeschieden. Ein erster dielektrischer Liner 41 wird an den Seitenwänden und der unteren Oberfläche des Füllmaterials 50 abgeschieden. Der erste diekrtrische Liner 41 wird unter Verwendung eines plasmaunterstützten Abscheidungsprozesses wie etwa eines PECVD-Prozesses abgeschieden, wenngleich bei anderen Ausführungsformen andere geeignete Abscheidungsprozesse verwendet werden können. Der erste dielektrische Liner 41 weist bei einer Ausführungsform ein Nitridmaterial auf. Der erste dielektrische Liner 41 weist eine Dicke von etwa 200 nm bis etwa 500 nm auf und bei einer Ausführungsform etwa 400 nm. Ein zweiter dielektrischer Liner 42 wird über dem ersten dielektrischen Liner 41 abgeschieden. Der zweite dielektrische Liner 42 weist eine Dicke von etwa 50 nm bis etwa 150 nm auf. Der zweite dielektrische Liner 42 weist eine kohlenstoffhaltige Schicht in verschiedenen Ausführungsformen auf. Bei einer Ausführungsform weist der zweite dielektrische Liner 42 eine pyrolytische Kohlenstoffschicht auf. Bei anderen Ausführungsformen kann eine Oxid-CMP-Stopschicht wie etwa SiN oder SiC als der zweite dielektrische Liner 42 verwendet werden. Wie unten erörtert bildet der zweite dielektrische Liner 42 eine schützende Stopschicht während des folgenden Polierprozesses.
  • Wie in 3e dargestellt, wird eine zweite Isolierschicht 60 über dem zweiten dielektrischen Liner 42 abgeschieden. Die zweite Isolierschicht 60 wird unter Verwendung beispielsweise eines hoch anisotropen Abscheidungsprozesses abgeschieden, der durch Einsatz eines Plasmaprozesses erzielt wird. Somit wird die zweite Isolierschicht 60 nicht-konform abgeschieden und wird nicht entlang der (anders ausgedrückt auf den) Seitenwänden der Durch-Substrat-Öffnung 250 abgeschieden. Die zweite Isolierschicht 60 weist bei einer Ausführungsform eine durch das Oxidieren von Silan ausgebildete Oxidschicht auf. Die Prozeßbedingungen für die zweite Isolierschicht 60 werden so gewählt, daß in einem oberen Abschnitt der Durch-Substrat-Öffnung 250 ein Spalt „g” entsteht. Bei verschiedenen Ausführungsformen wird der Spalt g so zugeschnitten, daß er etwa 1 μm bis etwa 3 μm beträgt. Beispielsweise beträgt dieser Spalt „g” bei einer Ausführungsform etwa 2 μm.
  • Als nächstes unter Bezugnahme auf 3f wird eine dritte Isolierschicht 70 über der zweiten Isolierschicht 60 abgeschieden. Bei verschiedenen Ausführungsformen wird die dritte Isolierschicht 70 unter Verwendung eines Prozesses abgeschieden, der beispielsweise Ionen mit hoher Geschwindigkeit abscheidet. Somit wird die dritte Isolierschicht 70 bei verschiedenen Ausführungsformen unter Verwendung eines Plasma-/plasmaunterstützen Prozesses abgeschieden. Bei einer Ausführungsform wird ein plasmaunterstützter Prozeß der chemischen Abscheidung aus der Gasphase verwendet, um eine Oxidschicht abzuscheiden. Bei einer weiteren Ausführungsform wird ein Hochdichteplasmaprozeß verwendet, um die dritte Isolierschicht 70 auszubilden. Die dritte Isolierschicht 70 füllt den Spalt „g” und bildet den zugeschnittenen Hohlraum 90. Bei verschiedenen Ausführungsformen liegt der Abschnürpunkt 71 innerhalb der Durch-Substratöffung 250. Dies stellt sicher, daß der zugeschnittene Hohlraum 90 geschützt wird und die Dichtung während der folgenden Verarbeitung nicht abgeätzt wird. Bei verschiedenen Ausführungsformen ist die dritte Isolierschicht 70 eine Oxidschicht.
  • Als nächstes unter Bezugnahme auf 3g wird ein Polierprozeß zum Planarisieren der dritten Isolierschicht 70 verwendet. Der Polierprozeß weist in verschiedenen Ausführungsformen einen chemisch-mechanischen Polierprozeß (CMP-Prozeß) auf. Der CMP-Prozeß wird an der zweiten dielektrischen Schicht gestoppt und poliert und entfernt die dritte Isolierschicht 70 und die darunterliegende zweite Isolierschicht 60.
  • Wie als nächstes in 3h veranschaulicht, wird ein selektiver Ätzprozeß verwendet, um den zweiten dielektrischen Liner 42 und den darunterliegenden ersten dielektrischen Liner 41 zu entfernen. Beispielsweise wird ein Kohlenstoffveraschungsprozeß verwendet, um einen zweiten dielektrischen Liner 42 zu entfernen, der Kohlenstoff aufweist, um die erste Isolierschicht 30 zu exponieren, anders ausgedrückt freizulegen.
  • Unter Bezugnahme auf 3 wird eine vierte Isolierschicht 80 über der dritten Isolierschicht 30 abgeschieden. Die vierte Isolierschicht 80 wird auch über der dritten Isolierschicht 70 abgeschieden. Die vierte Isolierschicht 80 wird unter Verwendung eines CVD-Prozesses wie etwa PECVD abgeschieden und weist bei verschiedenen Ausführungsformen eine Nitridschicht auf.
  • Das Substrat 10 wird danach unter Verwendung herkömmlicher Verarbeitung verarbeitet, um die Back-End-of-the-Line-Metallisierungsschicht, Bondpads und letzten Passivierungsschichten auszubilden. Bei anderen Ausführungsformen wird das Durch-Substrat-Via 1 nach dem Herstellen der Back-End-of-the-Line-Metallisierungsschicht hergestellt. Bei solchen Ausführungsformen wird das Durch-Substrat-Via 1 entweder vor oder nach dem Ausbilden der Bondpads hergestellt. Bei einigen Ausführungsformen wird das Durch-Substrat-Via 1 hergestellt, bevor die aktiven Bauelemente in dem Front-End-of-the-Line hergestellt werden.
  • Das Substrat 10 wird danach verdünnt, wobei eine untere Oberfläche exponiert wird, und zwar durch Schleifen bis zu einer gewünschten Dicke. Die typische Dicke des Substrats 10 nach dem Verdünnen beträgt etwa 10 μm bis etwa 150 μm. Bei anderen Ausführungsformen kann das Verdünnen auch chemisch oder unter Einsatz eines Plasmas durchgeführt werden. Beispielsweise kann zum Verdünnen des Siliziumwafers von der Rückseite eine modifizierte Plasmaätzung verwendet werden. Solche Techniken besitzen den zusätzlichen Vorteil, daß sie die Vorderseite nicht beschädigen. Der Vorteil des Verdünnens des Halbleiterwafers (oder Halbleiterchips, wenn der Halbleiterwafer bereits zerlegt worden ist), besteht in dem Verkürzen der Länge der Durch-Vias, was die elektrischen Eigenschaften verbessert und einen Via mit einer relativ vertikalen Seitenwand erzeugt.
  • Eine Ausführungsform eines Verfahrens zur Fabrikation des Durch-Substrat-Vias 1 wird unter Verwendung von 5, die die 5a–5e enthält, und des Flußdiagramms von 6 veranschaulicht.
  • Unter Bezugnahme auf 5a folgt der Prozeß den in der vorausgegangenen Ausführungsform bezüglich der 3a bis 3c beschriebenen Schritten. Wie als nächstes in 5b veranschaulicht wird, wird ein erster dielektrischer Liner 41 über den Seitenwänden und der unteren Oberfläche der Durch-Substrat-Öffnung 250 abgeschieden. Im Gegensatz zu der vorausgegangenen Ausführungsform jedoch wird ein zweiter dielektrischer Liner 42 nicht abgeschieden.
  • Als nächstes unter Bezugnahme auf die 5c und 5d wird eine dritte Isolierschicht 70 abgeschieden und strukturiert. Eine zweite Isolierschicht 60 wird wie bezüglich 3e beschrieben abgeschieden. Als nächstes wird eine dritte Isolierschicht 70 wie bezüglich 3f beschrieben abgeschieden. Im Gegensatz zu der vorausgegangenen Ausführungsform jedoch wird ein separater Lithographieschritt (gegebenenfalls zusätzlich ein oder mehrere Ätzschritte) verwendet, um die dritte Isolierschicht 70 zu strukturieren. Die dritte Isolierschicht 70 wird derart strukturiert, daß ein Gebiet direkt über der Durch-Substrat-Öffnung 250, das nun von der dritten Isolierschicht 70 gefüllt ist, nicht geätzt wird. Die strukturierte dritte Isolierschicht 70 wird beispielsweise unter Verwendung eines CMP-Prozesses poliert. Wie in 5e dargestellt, wird eine vierte Isolierschicht 80 wie bezüglich 3i beschrieben abgeschieden.
  • Eine Ausführungsform eines Herstellungsverfahrens des Durch-Substrat-Vias 1 wird unter Verwendung von 7, die 7a–7c enthält, und des Flußdiagramms von 8 veranschaulicht.
  • Die Durch-Substrat-Öffnung 250 wird wie bezüglich 3a beschrieben ausgebildet. Weiterhin werden, wie in 7a dargestellt und wie bezüglich 3a beschrieben, der den äußeren dielektrischen Liner 31 aufweisende Seitenwandliner 35, der erste, zweite, dritte und vierte Metalliner 32, 34, 36 und 38 konform abgeschieden.
  • Unter Bezugnahme auf 7b und wie in 3b beschrieben wird ein Füllmaterial 50 abgeschieden, um die Durch-Substrat-Öffnung 250 teilweise zu füllen. Bei verschiedenen Ausführungsformen wird das Füllmaterial 50 abgeschieden, um eine optimale Gestalt zu bilden, die Streßkonzentrationsgebiete minimiert.
  • Bei verschiedenen Ausführungsformen wird das Füllmaterial 50 über dem vierten Metalliner 38 elektroplattiert. Bei herkömmlichen Elektroplattierungsprozessen wird der Superfülleffekt maximiert, um den unteren Graben ohne Ausbilden von Hohlräumen zu füllen. Solche Strukturen mit Bodenfüllungen erzeugen jedoch Gebiete 51 mit hohem lokalem Streß an der Basis der Durch-Substrat-Öffnung 250 während einer nachfolgenden Bearbeitung. Bei anderen Ausführungsformen wird dies vermieden, indem die Gestalt des die Durch-Substrat-Öffnung 250 auskleidenden Füllmaterials 50 zugeschnitten wird.
  • Bei einer Ausführungsform wird der Superfülleffekt relativ zu anderen herkömmlichen Grabenfüllprozessen reduziert. Der Superfülleffekt füllt die ein hohes Aspektverhältnis aufweisenden Gräben oder Öffnungen aufgrund einer bevorzugten Abscheidung auf der unteren Oberfläche, wodurch die untere Oberfläche ansteigen kann, bevor die Seitenwände absperren. Da jedoch in verschiedenen Ausführungsformen nur eine teilweise Füllung des Grabens erforderlich ist, wird der Superfülleffekt so zugeschnitten, daß ein Füllmaterial 50 entsteht, das eine spezifische optimale Gestalt aufweist. Beispielsweise wird die Abscheidungsrate auf der unteren Oberfläche der Durch-Substrat-Öffnung 250 reduziert. Bei verschiedenen Ausführungsformen erfolgt dies durch Reduzieren des Superfülleffekts, der Beschleuniger in der Nähe der unteren Oberfläche während des Elektroplattierungsprozesses konzentriert.
  • Optional kann, wie in 7c gezeigt, eine zusätzliche anisotrope Ätzung bei einigen Ausführungsformen durchgeführt werden, um die Dicke des Füllmaterials 50 auf der unteren Oberfläche der Öffnungen 250 zu reduzieren. Die spätere Verarbeitung läuft ab, wie bezüglich der 3c–3i erörtert. Unter Bezugnahme auf 7d weist der so ausgebildete zugeschnittene Hohlraum 90 Abmessungen auf, die so zugeschnitten sind, daß die Streßkonzentration beispielsweise während eines nachfolgenden thermischen Wechselspiels minimiert wird. Bei anderen Ausführungsformen können zum Ausbilden des Füllmaterials 50 auch andere geeignete Prozesse wie etwa katalysatorunterstützte chemische Abscheidung aus der Gasphase verwendet werden.
  • Wenngleich Ausführungsformen der vorliegenden Erfindung und ihre Vorteile ausführlich beschrieben worden sind, versteht sich, daß hieran verschiedene Änderungen, Substitutionen und Abänderungen vorgenommen werden können, ohne von dem Gedanken und Schutzbereich der Erfindung, wie durch die beigefügten Ansprüche definiert, abzuweichen. So wird der Fachmann beispielsweise ohne weiteres verstehen, daß viele der Merkmale, Funktionen, Prozesse und Materialien, die hierin beschrieben wurden, verändert werden können ohne dabei vom Schutzumfang der Erfindung abzuweichen. Zudem soll der Schutzbereich der vorliegenden Anmeldung nicht auf die besonderen Ausführungsformen des Prozesses, der Maschine, der Herstellung, der Materiezusammensetzung, der Mittel, des Verfahrens und der Schritte, die in der Spezifikation beschrieben sind, beschränkt sein. Wie der Durchschnittsfachmann ohne weiteres anhand der Offenbarung der vorliegenden Erfindung versteht, können gemäß der vorliegenden Erfindung Prozesse, Maschinen, Herstellung, Materiezusammensetzungen, Mittel, Verfahren oder Schritte, die gegenwärtig existieren oder später entwickelt werden, die im wesentlichen die gleiche Funktion ausführen oder im wesentlichen das gleiche Ergebnis wie die hierin beschriebenen entsprechenden Ausführungsformen erzielen, genutzt werden. Dementsprechend sollen die beigefügten Ansprüche innerhalb ihres Schutzbereichs solche Prozesse, Maschinen, Herstellung, Materiezusammensetzungen, Mittel, Verfahren oder Schritte beinhalten.

Claims (29)

  1. Verfahren zum Ausbilden einer Halbleiterkomponente, wobei das Verfahren folgendes aufweist: teilweises Füllen einer Öffnung mit einem Füllmaterial; Ausbilden einer ersten Isolierschicht über dem Füllmaterial, um einen Spalt über der Öffnung auszubilden; und Ausbilden einer zweiten Isolierschicht zum Schließen des Spalts, wodurch innerhalb der Öffnung ein eingeschlossener Hohlraum ausgebildet wird.
  2. Verfahren nach Anspruch 1, wobei das Ausbilden der zweiten Isolierschicht das Abscheiden der zweiten Isolierschicht unter Verwendung eines Hochdichteplasmaprozesses aufweist.
  3. Verfahren nach Anspruch 1 oder 2, wobei die erste Isolierschicht unter Verwendung eines plasmaunterstützten Prozesses nicht-konform abgeschieden wird.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die erste Isolierschicht durch Oxidieren von Silan ausgebildet wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei die Öffnung eine Breite von etwa 5 μm bis etwa 20 μm aufweist.
  6. Verfahren nach einem der Ansprüche 1 bis 4, wobei die Öffnung eine Tiefe von etwa 50 μm bis etwa 150 μm aufweist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei der Spalt etwa 0,5 μm bis etwa 3 μm beträgt.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei die Seitenwände der ersten Isolierschicht im wesentlichen vertikal sind.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei eine untere Oberfläche der zweiten Isolierschicht in dem Spalt innerhalb der Öffnung angeordnet ist.
  10. Verfahren nach einem der Ansprüche 1 bis 9, ferner aufweisend: das Ausbilden einer ersten dielektrischen Schicht über dem Füllmaterial, wobei die erste dielektrische Schicht eine konforme Schicht über dem Füllmaterial ausbildet.
  11. Verfahren nach Anspruch 10, ferner aufweisend: das Ausbilden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht, wobei die zweite dielektrische Schicht eine konforme Schicht über der ersten dielektrischen Schicht ausbildet.
  12. Verfahren nach Anspruch 11, ferner aufweisend: Polieren der zweiten Isolierschicht, wobei das Polieren die zweite dielektrische Schicht exponiert; und Entfernen der zweiten und ersten dielektrischen Schicht.
  13. Verfahren nach einem der Ansprüche 10 bis 12, ferner aufweisend: Entfernen eines Abschnitts der zweiten Isolierschicht unter Verwendung eines Lithographieschritts, wobei die zweite Isolierschicht über dem Spalt nicht entfernt wird; und Polieren der zweiten Isolierschicht, wobei das Polieren die erste dielektrische Schicht exponiert.
  14. Verfahren nach einem der Ansprüche 1 bis 13, wobei das Füllen der Öffnung mit dem Füllmaterial das Elektroplattieren des Füllmaterials in die Seitenwände und eine untere Oberfläche der Öffnung aufweist.
  15. Verfahren nach einem der Ansprüche 1 bis 14, wobei die Öffnung gebildet wird von einer Via-Öffnung.
  16. Verfahren zum Ausbilden einer Halbleiterkomponente, wobei das Verfahren folgendes aufweist: teilweises Füllen einer Öffnung in einem Werkstück durch Abscheiden eines Füllmaterials über Seitenwänden und der unteren Oberfläche der Öffnung; Abscheiden einer ersten Isolierschicht über einer oberen Oberfläche des Werkstücks unter Verwendung eines anisotropen Prozesses, wobei Seitenwände der ersten Isolierschicht einen Spalt über der Öffnung ausbilden; und Abscheiden einer zweiten Isolierschicht, wobei der Abscheidungsschritt den Spalt schließt und dadurch einen eingeschlossenen Hohlraum innerhalb der Öffnung ausbildet, wobei eine untere Oberfläche der zweiten Isolierschicht in dem Spalt unter der oberen Oberfläche des Werkstücks angeordnet ist.
  17. Verfahren nach Anspruch 16, ferner aufweisend: Ausbilden einer ersten dielektrischen Schicht über dem Füllmaterial, wobei die erste dielektrische Schicht eine konforme Schicht über dem Füllmaterial ausbildet; Ausbilden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht, wobei die zweite dielektrische Schicht eine konforme Schicht über der ersten dielektrischen Schicht ausbildet; Polieren der zweiten Isolierschicht, wobei der Polierprozeß die zweite dielektrische Schicht exponiert; und Entfernen der zweiten und ersten dielektrischen Schicht.
  18. Verfahren nach einem der Ansprüche 16 oder 17, ferner aufweisend: Ausbilden einer ersten dielektrischen Schicht über dem Füllmaterial, wobei die erste dielektrische Schicht eine konforme Schicht über dem Füllmaterial ausbildet; Strukturieren der zweiten Isolierschicht, wobei das Strukturieren eine Insel der zweiten Isolierschicht ausbildet, den Spalt bedeckend; und Polieren der strukturierten zweiten Isolierschicht, wobei das Polieren die erste dielektrische Schicht freilegt.
  19. Verfahren nach einem der Ansprüche 15 bis 18, ferner aufweisend: das Ausbilden der Öffnung durch Abscheiden einer ersten dielektrischen Schicht innerhalb eines Lochs in einem Substrat vor dem teilweisen Füllen der Öffnung mit dem Füllmaterial.
  20. Durch-Substrat-Via, aufweisend: ein leitendes Füllmaterial, so über Seitenwänden einer Via-Öffnung angeordnet, daß ein eingeschlossener Hohlraum innerhalb der Via-Öffnung angeordnet ist, wobei die Via-Öffnung durch das Werkstück verläuft; eine erste Isolierschicht, innerhalb eines oberen Abschnitts der Via-Öffnung angeordnet; und eine zweite Isolierschicht, zwischen Seitenwänden der ersten Isolierschicht und über dem eingeschlossenen Hohlraum angeordnet.
  21. Durch-Substrat-Via nach Anspruch 20, ferner aufweisend: ein Füllmaterial, innerhalb der Via-Öffnung angeordnet, wobei das Füllmaterial über den Seitenwänden der Via-Öffnung angeordnet ist.
  22. Durch-Substrat-Via nach Anspruch 20 oder 21, wobei Seitenwände und eine untere Oberfläche des Füllmaterials den eingeschlossenen Hohlraum begrenzen.
  23. Durch-Substrat-Via nach einem der Ansprüche 20 bis 22, wobei das Füllmaterial Kupfer aufweist.
  24. Durch-Substrat-Via nach einem der Ansprüche 20 bis 23, wobei der eingeschlossene Hohlraum ein Gas aufweist, wobei das Gas Luft oder ein inertes Gas aufweist.
  25. Durch-Substrat-Via nach Anspruch 24, wobei der Druck des Gases in dem eingeschlossenen Hohlraum einen Druck von etwa 0,1 bis etwa 1 Atmosphären beträgt.
  26. Durch-Substrat-Via nach einem der Ansprüche 20 bis 25, wobei die erste Isolierschicht ein Nitridmaterial aufweist und wobei die zweite Isolierschicht ein Oxidmaterial aufweist.
  27. Verfahren zum Ausbilden einer Halbleiterkomponente, wobei das Verfahren folgendes aufweist: Ausbilden einer ersten Öffnung in einem Werkstück, wobei die erste Öffnung aus einer oberen Oberfläche des Werkstücks ausgebildet ist; Ausbilden einer in der ersten Öffnung angeordneten zweiten Öffnung durch Ausbilden eines leitenden Liners innerhalb der ersten Öffnung; Ausbilden einer ersten Isolierschicht über dem Werkstück, um einen Spalt über der zweiten Öffnung auszubilden; und Ausbilden einer zweiten Isolierschicht zum Schließen des Spalts und Dichten der zweiten Öffnung.
  28. Verfahren nach Anspruch 26, ferner aufweisend: das Verdünnen des Werkstücks von einer gegenüberliegenden unteren Oberfläche, um den leitenden Liner freizulegen.
  29. Verfahren nach Anspruch 28, wobei das Ausbilden des leitenden Liners das Abscheiden eines leitenden Füllmaterials über einer leitenden Keimschicht aufweist; wobei das Ausbilden der ersten Isolierschicht das Abscheiden unter Verwendung eines anisotropen Prozesses aufweist und wobei das Ausbilden der zweiten Isolierschicht das Abscheiden unter Verwendung eines Hochdichteplasmaprozesses aufweist.
DE102009012594.9A 2008-06-06 2009-03-11 Durch-Substrat-Via-Halbleiterkomponenten Active DE102009012594B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/135,059 2008-06-06
US12/135,059 US7772123B2 (en) 2008-06-06 2008-06-06 Through substrate via semiconductor components

Publications (2)

Publication Number Publication Date
DE102009012594A1 true DE102009012594A1 (de) 2009-12-24
DE102009012594B4 DE102009012594B4 (de) 2020-07-09

Family

ID=41335068

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009012594.9A Active DE102009012594B4 (de) 2008-06-06 2009-03-11 Durch-Substrat-Via-Halbleiterkomponenten

Country Status (2)

Country Link
US (3) US7772123B2 (de)
DE (1) DE102009012594B4 (de)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010045055A1 (de) * 2010-09-10 2012-03-15 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung und Halbleiterbauelement mit Durchkontaktierung
EP2620978A1 (de) 2012-01-25 2013-07-31 austriamicrosystems AG Halbleiterbauelement mit internem Substratkontakt und Herstellungsverfahren
DE102017113930A1 (de) * 2016-06-24 2017-12-28 Infineon Technologies Ag Substrat und Verfahren
DE102017113927A1 (de) * 2016-06-24 2017-12-28 Infineon Technologies Ag LDMOS-Transistor und Verfahren
DE102017113923A1 (de) * 2016-06-24 2017-12-28 Infineon Technologies Ag LDMOS-Transistor und Verfahren
US10014230B2 (en) 2012-06-22 2018-07-03 Infineon Technologies Ag Monitor structures and methods of formation thereof
US10340334B2 (en) 2016-06-24 2019-07-02 Infineon Technologies Ag Semiconductor device including an LDMOS transistor and a resurf structure
US10629727B2 (en) 2016-06-24 2020-04-21 Infineon Technologies Ag Method of manufacturing a semiconductor device including an LDMOS transistor

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7772123B2 (en) * 2008-06-06 2010-08-10 Infineon Technologies Ag Through substrate via semiconductor components
US8166651B2 (en) 2008-07-29 2012-05-01 International Business Machines Corporation Through wafer vias with dishing correction methods
US7859114B2 (en) * 2008-07-29 2010-12-28 International Business Machines Corporation IC chip and design structure with through wafer vias dishing correction
DE102008054765A1 (de) * 2008-12-16 2010-06-24 Robert Bosch Gmbh Bauteil mit einer Durchkontaktierung und ein Verfahren zur Herstellung eines solchen Bauteils
US7943473B2 (en) * 2009-01-13 2011-05-17 Maxim Integrated Products, Inc. Minimum cost method for forming high density passive capacitors for replacement of discrete board capacitors using a minimum cost 3D wafer-to-wafer modular integration scheme
US20100187694A1 (en) * 2009-01-28 2010-07-29 Chen-Hua Yu Through-Silicon Via Sidewall Isolation Structure
US7829947B2 (en) * 2009-03-17 2010-11-09 Alpha & Omega Semiconductor Incorporated Bottom-drain LDMOS power MOSFET structure having a top drain strap
US8344513B2 (en) 2009-03-23 2013-01-01 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier for through-silicon via
US8432038B2 (en) * 2009-06-12 2013-04-30 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via structure and a process for forming the same
US8697574B2 (en) * 2009-09-25 2014-04-15 Infineon Technologies Ag Through substrate features in semiconductor substrates
US8101517B2 (en) * 2009-09-29 2012-01-24 Infineon Technologies Ag Semiconductor device and method for making same
US8138605B2 (en) * 2009-10-26 2012-03-20 Alpha & Omega Semiconductor, Inc. Multiple layer barrier metal for device component formed in contact trench
US8405201B2 (en) * 2009-11-09 2013-03-26 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon via structure
US8354736B2 (en) * 2010-01-14 2013-01-15 Synopsys, Inc. Reclaiming usable integrated circuit chip area near through-silicon vias
US9299664B2 (en) * 2010-01-18 2016-03-29 Semiconductor Components Industries, Llc Method of forming an EM protected semiconductor die
US20110204517A1 (en) * 2010-02-23 2011-08-25 Qualcomm Incorporated Semiconductor Device with Vias Having More Than One Material
US8148824B2 (en) * 2010-04-16 2012-04-03 Nanya Technology Corp. Semiconductor device with through substrate via
US9287452B2 (en) * 2010-08-09 2016-03-15 Micron Technology, Inc. Solid state lighting devices with dielectric insulation and methods of manufacturing
US8283785B2 (en) 2010-09-20 2012-10-09 Micron Technology, Inc. Interconnect regions
KR20120052734A (ko) * 2010-11-16 2012-05-24 삼성전자주식회사 반도체 칩 및 반도체 칩의 형성 방법
US8912574B2 (en) * 2010-12-14 2014-12-16 International Business Machines Corporation Device isolation with improved thermal conductivity
US8901701B2 (en) 2011-02-10 2014-12-02 Chia-Sheng Lin Chip package and fabrication method thereof
JP5870493B2 (ja) 2011-02-24 2016-03-01 セイコーエプソン株式会社 半導体装置、センサーおよび電子デバイス
US8654541B2 (en) 2011-03-24 2014-02-18 Toyota Motor Engineering & Manufacturing North America, Inc. Three-dimensional power electronics packages
TWI492343B (zh) * 2012-11-02 2015-07-11 矽品精密工業股份有限公司 半導體基板及其製法
US8729702B1 (en) 2012-11-20 2014-05-20 Stmicroelectronics, Inc. Copper seed layer for an interconnect structure having a doping concentration level gradient
US20140138837A1 (en) * 2012-11-20 2014-05-22 Stmicroelectronics, Inc. Sandwiched diffusion barrier and metal liner for an interconnect structure
US8895436B2 (en) * 2012-12-05 2014-11-25 International Business Machines Corporation Implementing enhanced power supply distribution and decoupling utilizing TSV exclusion zone
US9029258B2 (en) * 2013-02-05 2015-05-12 Lam Research Corporation Through silicon via metallization
US9997443B2 (en) * 2013-02-25 2018-06-12 Infineon Technologies Ag Through vias and methods of formation thereof
US10042489B2 (en) 2013-09-30 2018-08-07 Synaptics Incorporated Matrix sensor for image touch sensing
US20150091842A1 (en) 2013-09-30 2015-04-02 Synaptics Incorporated Matrix sensor for image touch sensing
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9412719B2 (en) * 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
EP2889901B1 (de) * 2013-12-27 2021-02-03 ams AG Halbleitervorrichtung mit durch das Substrat gehender Durchkontaktierung und zugehöriges Verfahren
US10847442B2 (en) * 2014-02-24 2020-11-24 Micron Technology, Inc. Interconnect assemblies with through-silicon vias and stress-relief features
US10042488B2 (en) 2014-04-04 2018-08-07 Synaptics Incorporated Through silicon vias for backside connection
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
US9496238B2 (en) 2015-02-13 2016-11-15 Advanced Semiconductor Engineering, Inc. Sloped bonding structure for semiconductor package
WO2017052471A1 (en) * 2015-09-23 2017-03-30 Nanyang Technological University Semiconductor devices and methods of forming the same
US9761509B2 (en) * 2015-12-29 2017-09-12 United Microelectronics Corp. Semiconductor device with throgh-substrate via and method for fabrication the semiconductor device
US10067587B2 (en) 2015-12-29 2018-09-04 Synaptics Incorporated Routing conductors in an integrated display device and sensing device
US20170194245A1 (en) * 2016-01-04 2017-07-06 Globalfoundries Inc. On-chip variable capacitor with geometric cross-section
US10504821B2 (en) * 2016-01-29 2019-12-10 United Microelectronics Corp. Through-silicon via structure
US9659813B1 (en) * 2016-02-05 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection and manufacturing method thereof
US10020270B2 (en) 2016-09-29 2018-07-10 Infineon Technologies Ag Semiconductor device including a LDMOS transistor, monolithic microwave integrated circuit and method
US10037957B2 (en) * 2016-11-14 2018-07-31 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
EP3333897B1 (de) * 2016-12-06 2023-06-07 Infineon Technologies AG Verfahren zur herstellung eines iii-nitrid-halbleiterbauelements mit einem substrat-durchkontaktierung
KR20180071101A (ko) * 2016-12-19 2018-06-27 삼성전자주식회사 반도체 소자 및 그 제조 방법
TWI639232B (zh) * 2017-06-30 2018-10-21 帥群微電子股份有限公司 溝槽式功率半導體元件及其製造方法
US10699954B2 (en) 2018-04-19 2020-06-30 Teledyne Scientific & Imaging, Llc Through-substrate vias formed by bottom-up electroplating
US11158573B2 (en) * 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US10867855B2 (en) * 2019-05-13 2020-12-15 Honeywell International Inc. Through silicon via fabrication
DE102020126234A1 (de) * 2019-10-31 2021-05-06 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-wafer-abdeckschicht für metalldurchschlagschutz
WO2022218610A1 (en) * 2021-04-12 2022-10-20 Ams-Osram Ag Semiconductor device with sealed through-substrate via and method for producing thereof
CN113793838B (zh) * 2021-11-15 2022-02-25 深圳市时代速信科技有限公司 半导体器件及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4241045C1 (de) 1992-12-05 1994-05-26 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silicium
US5679978A (en) 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
US5424245A (en) 1994-01-04 1995-06-13 Motorola, Inc. Method of forming vias through two-sided substrate
US5493096A (en) 1994-05-10 1996-02-20 Grumman Aerospace Corporation Thin substrate micro-via interconnect
US5599744A (en) 1995-02-06 1997-02-04 Grumman Aerospace Corporation Method of forming a microcircuit via interconnect
KR960042974A (de) * 1995-05-23 1996-12-21
KR100440418B1 (ko) * 1995-12-12 2004-10-20 텍사스 인스트루먼츠 인코포레이티드 저압,저온의반도체갭충전처리방법
US6660745B1 (en) * 1999-05-11 2003-12-09 Mitsubishi Chemical Corporation Purine derivative dihydrate, drugs containing the same as the active ingredient and intermediate in the production thereof
US6821896B1 (en) * 2001-05-31 2004-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method to eliminate via poison effect
DE10142591A1 (de) 2001-08-31 2003-03-27 Infineon Technologies Ag Verfahren zum Herstellen einer Grabenstruktur
US6599778B2 (en) 2001-12-19 2003-07-29 International Business Machines Corporation Chip and wafer integration process using vertical connections
DE10234952B3 (de) 2002-07-31 2004-04-01 Infineon Technologies Ag Herstellungsverfahren für eine Halbleiterstruktur mit einem Graben, insbesondere zur Verwendung bei der Herstellung eines Grabenkondensators
US6908841B2 (en) 2002-09-20 2005-06-21 Infineon Technologies Ag Support structures for wirebond regions of contact pads over low modulus materials
US7847383B2 (en) 2002-12-02 2010-12-07 Samsung Electronics Co., Ltd. Multi-chip package for reducing parasitic load of pin
US7276787B2 (en) 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
US7317256B2 (en) 2005-06-01 2008-01-08 Intel Corporation Electronic packaging including die with through silicon via
US7432592B2 (en) 2005-10-13 2008-10-07 Intel Corporation Integrated micro-channels for 3D through silicon architectures
US7514116B2 (en) 2005-12-30 2009-04-07 Intel Corporation Horizontal Carbon Nanotubes by Vertical Growth and Rolling
US7439937B2 (en) * 2006-04-14 2008-10-21 Microsoft Corporation Appropriately rendering terminal server graphical data at multiple client side monitors
US20080061340A1 (en) 2006-09-07 2008-03-13 Qimonda Ag Memory cell array and method of forming the memory cell array
US7772123B2 (en) * 2008-06-06 2010-08-10 Infineon Technologies Ag Through substrate via semiconductor components

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010045055A1 (de) * 2010-09-10 2012-03-15 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung und Halbleiterbauelement mit Durchkontaktierung
US8884442B2 (en) 2010-09-10 2014-11-11 Ams Ag Method for producing a semiconductor component with a through-contact and semiconductor component with through-contact
DE102010045055B4 (de) 2010-09-10 2019-03-28 Austriamicrosystems Ag Verfahren zur Herstellung eines Halbleiterbauelementes mit einer Durchkontaktierung
EP2620978A1 (de) 2012-01-25 2013-07-31 austriamicrosystems AG Halbleiterbauelement mit internem Substratkontakt und Herstellungsverfahren
US9245843B2 (en) 2012-01-25 2016-01-26 Ams Ag Semiconductor device with internal substrate contact and method of production
US10014230B2 (en) 2012-06-22 2018-07-03 Infineon Technologies Ag Monitor structures and methods of formation thereof
DE102017113923A1 (de) * 2016-06-24 2017-12-28 Infineon Technologies Ag LDMOS-Transistor und Verfahren
DE102017113927A1 (de) * 2016-06-24 2017-12-28 Infineon Technologies Ag LDMOS-Transistor und Verfahren
DE102017113930A1 (de) * 2016-06-24 2017-12-28 Infineon Technologies Ag Substrat und Verfahren
US10340334B2 (en) 2016-06-24 2019-07-02 Infineon Technologies Ag Semiconductor device including an LDMOS transistor and a resurf structure
US10629727B2 (en) 2016-06-24 2020-04-21 Infineon Technologies Ag Method of manufacturing a semiconductor device including an LDMOS transistor
US10665531B2 (en) 2016-06-24 2020-05-26 Infineon Technologies Ag LDMOS transistor
US10672686B2 (en) 2016-06-24 2020-06-02 Infineon Technologies Ag LDMOS transistor and method
US10720359B2 (en) 2016-06-24 2020-07-21 Infineon Technologies Ag Substrate and method
DE102017113930B4 (de) * 2016-06-24 2020-10-08 Infineon Technologies Ag Verfahren zum Herstellen einer Substratdurchkontaktierung in einem Halbleitersubstrat

Also Published As

Publication number Publication date
US8815743B2 (en) 2014-08-26
US20090302480A1 (en) 2009-12-10
DE102009012594B4 (de) 2020-07-09
US7772123B2 (en) 2010-08-10
US8399936B2 (en) 2013-03-19
US20130267093A1 (en) 2013-10-10
US20100230818A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
DE102009012594B4 (de) Durch-Substrat-Via-Halbleiterkomponenten
DE102008053427B4 (de) Durchsubstratverbindungskontakt-Halbleiterkomponenten und Verfahren zur Herstellung dazu
DE102009044961B4 (de) Chipintegrierte HF-Abschirmungen mit rückseitigen Umverdrahtungsleitungen
DE102009000625B4 (de) Verfahren zur Herstellung einer Halbleiterkomponente und eines Halbleiterbauelements sowie zugehöriger Zweifach-Damascene-Prozess
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102014115955B4 (de) Struktur und Ausbildungsverfahren einer Damascene-Struktur
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE102014115934B4 (de) Zwei-Schritt-Ausbildung von Metallisierungen
DE102017127227B4 (de) Verbindungsstruktur und Verfahren
DE102009044956A1 (de) Chipintegrierte HF-Abschirmungen mit Durch-Substrat-Leitern
DE102020121641B3 (de) Rückseitendurchkontaktierungen in halbleitervorrichtungen
DE102015112914A1 (de) Struktur eines Fin-Feldeffekttransistorbauelements (FinFET- Bauelement) mit Zwischenverbindungsstruktur
DE102015107271A1 (de) Ätzstoppschicht in integrierten Schaltungen
DE102010037339A1 (de) Durchsubstratmerkmale in Halbleitersubstraten
DE102016115000B4 (de) Dreidimensionale integrierte Schaltungs-(3DIC)-Vorrichtung und Verfahren zu deren Herstellung und ein Verfahren zum Bonden von Wafern mittels Hybrid-Bonden
DE102013104112A1 (de) Verbindungsstruktur und -verfahren
DE102015114904A1 (de) Struktur und Verfahren zum Ausbilden einer Halbleitervorrichtungsstruktur
DE102014111783A1 (de) Gestapelte integrierte schaltungen mit umverteilungsleitungen
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102014110645A1 (de) Hybrid-Kupferstruktur zur Verwendung in fortgeschrittener Verbindung
DE102019201354A1 (de) Gate-Schnitt-Struktur mit Liner-Abstandshalter und zugehöriges Verfahren
DE112007000267T5 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102014019191B4 (de) Verbindungsanordnung mit spannungsreduzierender Struktur und Verfahren zu ihrer Herstellung
DE102015108695B4 (de) Ausbilden von Vias um eine Metallleitung herum
DE102017124072B4 (de) Zusammenschaltungsstruktur für halbleitervorrichtung und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative