DE102014115934B4 - Zwei-Schritt-Ausbildung von Metallisierungen - Google Patents

Zwei-Schritt-Ausbildung von Metallisierungen Download PDF

Info

Publication number
DE102014115934B4
DE102014115934B4 DE102014115934.9A DE102014115934A DE102014115934B4 DE 102014115934 B4 DE102014115934 B4 DE 102014115934B4 DE 102014115934 A DE102014115934 A DE 102014115934A DE 102014115934 B4 DE102014115934 B4 DE 102014115934B4
Authority
DE
Germany
Prior art keywords
barrier layer
diffusion barrier
layer
dielectric
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014115934.9A
Other languages
English (en)
Other versions
DE102014115934A1 (de
Inventor
Ya-Lien Lee
Chun-Chieh Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014115934A1 publication Critical patent/DE102014115934A1/de
Application granted granted Critical
Publication of DE102014115934B4 publication Critical patent/DE102014115934B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Integrierte Schaltungsstruktur, die Folgendes umfasst:- eine erste Leiterbahn (32);- eine dielektrische Schicht (42) über der ersten Leiterbahn (32);- eine Diffusionsbarriere-Schicht (50) in der dielektrischen Schicht (42);- eine zweite Leiterbahn (56) in der dielektrischen Schicht (42), wobei die zweite Leiterbahn (56) einen ersten Abschnitt der Diffusionsbarriere-Schicht (50) umfasst; eine Durchkontaktierung (54), die unter der zweiten Leiterbahn liegt und die zweite Leiterbahn elektrisch mit der ersten Leiterbahn verbindet, wobei die Durchkontaktierung (54) einen zweiten Abschnitt der Diffusionsbarriere-Schicht umfasst, wobei der zweite Abschnitt der Diffusionsbarriere-Schicht (50) ein unteres Ende aufweist, das höher als eine Bodenfläche der Durchkontaktierung (54) ist; wobei die Durchkontaktierung einen unteren Abschnitt (54B) und einen oberen Abschnitt (5,4A) umfasst, der mit dem unteren Abschnitt verbunden ist, und das untere Ende (50A) des zweiten Abschnitts (50) ) der Diffusionsbarriere-Schicht mit einer Grenzfläche (44A) zwischen dem unteren Abschnitt (54B) und dem oberen Abschnitt (54A) der Durchkontaktierung auf einer Ebene liegt.

Description

  • HINTERGRUND
  • Integrierte Schaltungsvorrichtungen wie Transistoren werden auf Halbleiterwafern ausgebildet. Die Vorrichtungen werden unter einander durch Metallleitungen und Durchkontaktierungen verbunden, um funktionale Schaltungen auszubilden, wobei die Metallleitungen und Durchkontaktierungen in Back-End-of-Line-Verfahren ausgebildet werden. Um die parasitäre Kapazität der Metallleitungen und Durchkontaktierungen zu verringern, werden die Metallleitungen und Durchkontaktierungen in low-k-dielektrischen Schichten ausgebildet, die üblicherweise k-Werte haben, die niedriger als 3,8, niedriger als 3,0 oder niedriger als 2,5 sind.
  • Beim Ausbilden der Metallleitungen und Durchkontaktierungen in einer low-k-dielektrischen Schicht wird die low-k-dielektrische Schicht zuerst geätzt, um Gräben und Durchkontaktierungs-Öffnungen auszubilden. Das Ätzen der low-k-dielektrischen Schicht kann das Ausbilden einer strukturierten harten Maske über dem low-k-dielektrischen Material und das Verwenden der strukturierten harten Maske als Ätzmaske umfassen, um Gräben auszubilden. Durchkontaktierungs-Öffnungen werden auch ausgebildet und im Wesentlichen an den Gräben ausgerichtet. Die Gräben und Durchkontaktierungs-Öffnungen werden dann mit einem metallischen Material gefüllt, das Kupfer enthalten kann. Ein chemisch-mechanisches Polieren (CMP) wird dann ausgeführt, um überschüssige Abschnitte des metallischen Materials über der low-k-dielektrischen Schicht zu entfernen.
  • Beispiele für Halbleitervorrichtungen, die Durchkontaktierungen umfassen, sind aus der US 2007/0267751A1 , der US 2003/0071355A1 , der US 2014/0183738A1 und der US 2008/0044999A1 bekannt.
  • Aus der US 2009/0309226 A1 ist eine integrierte Schaltungsstruktur bekannt, in der eine Durchkontaktierung, die eine obere Leiterbahn mit einer unteren Leiterbahn verbindet, Seitenwände und einen Boden aufweist. Eine Diffusionsbarriere-Schicht deckt sowohl die Seitenwände als auch den Boden der Durchkontaktierung.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine integrierte Schaltungsstruktur gemäß Anspruch 1, eine integrierte Schaltungsstruktur gemäß Anspruch 7 und ein Verfahren gemäß Anspruch 13 zum Ausbilden einer integrierten Schaltungsstruktur. Bevorzugte Ausführungsformen werden in den abhängigen Ansprüchen angegeben.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Einrichtungen nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Einrichtungen zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert sein.
    • 1 bis 13 zeigen die Schnittansichten von Zwischenstufen beim Ausbilden einer Verbindungsstruktur, in Übereinstimmung mit einigen Ausführungsformen; und
    • 14 zeigt einen Verfahrensfluss zum Ausbilden einer Verbindungsstruktur, in Übereinstimmung mit einigen Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Einrichtungen der Erfindung zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und erzwingt als solche keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und ähnliche, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder einer Einrichtung mit einem oder mehreren anderen Elementen oder Einrichtungen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Es sind Verbindungsstrukturen von integrierten Schaltungen und die Verfahren zum Ausbilden derselben vorgesehen, in Übereinstimmung mit verschiedenen beispielhaften Ausführungsformen. Die Zwischenstufen zum Ausbilden der Verbindungsstrukturen sind gezeigt. Die Varianten der Ausführungsformen werden beschrieben. Überall in den verschiedenen Ansichten und beispielhaften Ausführungsformen werden gleiche Bezugszeichen verwendet, um gleiche Elemente zu bezeichnen.
  • 1 bis 13 zeigen die Schnittansichten von Zwischenstufen beim Ausbilden von Verbindungsstrukturen von integrierten Schaltungen, in Übereinstimmung mit einigen Ausführungsformen. Die Schritte, die in 1 bis 13 gezeigt sind, sind auch in dem Verfahrensfluss 200 in 14 gezeigt.
  • 1 zeigt einen Wafer 100, der ein Halbleitersubstrat 20 und die Einrichtungen zeigt, die auf dem Halbleitersubstrat 20 ausgebildet sind. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung umfasst das Halbleitersubstrat 20 kristallines Silizium, kristallines Germanium, Silizium-Germanium, einen III-V-Verbindungshalbleiter wie GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, GaInAsP und/oder Ähnliches. Das Halbleitersubstrat 20 kann auch ein Bulk-Siliziumsubstrat oder ein Siliziumauf-Isolator-(SOI)-Substrat sein.
  • In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung wird der Wafer 100 verwendet, um einen Vorrichtungs-Die auszubilden. In diesen Ausführungsformen werden integrierte Schaltungsvorrichtungen 22 auf der oberen Fläche des Halbleitersubstrats 20 ausgebildet. Beispielhafte integrierte Schaltungsvorrichtungen 22 können komplementäre Metalloxid-Halbleiter-(CMOS)-Transistoren, Widerstände, Kondensatoren, Dioden oder Ähnliches umfassen. Die Details der integrierten Schaltungsvorrichtungen 22 sind hier nicht beschrieben. In alternativen Ausführungsformen wird der Wafer 100 verwendet, um Interposer auszubilden. In diesen Ausführungsformen werden keine aktiven Vorrichtungen wie Transistoren und Dioden auf dem Substrat 20 ausgebildet. Es können (müssen aber nicht) passive Vorrichtungen wie Kondensatoren, Widerstände, Induktoren oder Ähnliches in dem Wafer 100 ausgebildet sein. Das Substrat 20 kann auch ein dielektrisches Substrat in den Ausführungsformen sein, in denen der Wafer 100 ein Interposer-Wafer ist. Des Weiteren können Durchkontaktierungen (nicht gezeigt) ausgebildet sein, um das Substrat 20 zu durchstoßen, um die Komponenten auf gegenüberliegenden Seiten des Substrats 20 unter einander zu verbinden.
  • Ein Zwischendielektrikum (ILD) 24 ist über dem Halbleitersubstrat 20 ausgebildet und füllt den Raum zwischen den Gate-Stapeln von Transistoren (nicht gezeigt) in den integrierten Schaltungsvorrichtungen 22. In einigen beispielhaften Ausführungsformen umfasst das ILD 24 Phosphorsilikatglas (PSG), Borsilikatglas (BSG), bordotiertes Phosphorsilikatglas (BPSG), fluordotiertes Silikatglas (FSG), Tetraethylorthosilikat (TEOS) oder Ähnliches. Das ILD 24 kann mittels Rotationsbeschichtung, fließfähiger chemischer Gasphasenabscheidung (FCVD) oder Ähnlichem ausgebildet werden. In alternativen Ausführungsformen der vorliegenden Offenbarung wird das ILD 24 mittels eines Abscheidungsverfahrens wie chemischer Gasphasenabscheidung im Plasma (PECVD), chemischer Gasphasenabscheidung bei niedrigem Druck (LPCVD) oder Ähnlichem ausgebildet.
  • Wie auch in 1 gezeigt ist, wird eine Ätzstoppschicht 26 über dem ILD 24 und den integrierten Schaltungsvorrichtungen 22, wenn vorhanden, ausgebildet. Die Ätzstoppschicht 26 kann Siliziumkarbid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbonitrid oder Ähnliches umfassen. Die Ätzstoppschicht 26 wird aus einem Material ausgebildet, das eine hohe Ätzselektivität mit der darüber liegenden dielektrischen Schicht 30 hat, und die Ätzstoppschicht 26 kann somit verwendet werden, um das Ätzen der dielektrischen Schicht 30 anzuhalten.
  • Kontaktstöpsel 28 werden in dem ILD 24 ausgebildet und werden verwendet, um elektrische Verbindungen zu den integrierten Schaltungsvorrichtungen 22 herzustellen. Die Kontaktstöpsel 28 können beispielsweise Gate-Kontaktstöpsel umfassen, die mit den Gate-Elektroden von Transistoren (nicht gezeigt) in den integrierten Schaltungsvorrichtungen 22 verbunden sind, und Source/Drain-Kontaktstöpsel, die mit den Source/Drain-Bereichen der Transistoren elektrisch verbunden sind. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung werden die Kontaktstöpsel 28 aus einem Material ausgebildet, das aus Wolfram, Aluminium, Kupfer, Titan, Tantal, Titannitrid, Tantalnitrid, Legierungen davon und/oder Mehrschicht-Strukturen daraus ausgewählt ist. Das Ausbilden der Kontaktstöpsel 28 kann das Ätzen des ILDs 24 umfassen, um Kontaktöffnungen auszubilden, das Füllen eines oder mehrerer leitender Materialien in die Kontaktöffnungen, bis das leitende Material die ganzen Kontaktöffnungen füllt, und das Ausführen einer Planarisierung (etwa eines chemisch-mechanischen Polierens (CMP)), um die oberen Flächen der Kontaktstöpsel 28 mit der oberen Fläche des ILDs 24 auf eine Ebene zu bringen.
  • Weiter ist in 1 eine dielektrische Schicht 30 gezeigt, die alternativ nachfolgend als Zwischenmetall-Dielektrikums-(IMD)-Schicht 30 bezeichnet wird. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung wird die IMD-Schicht 30 aus einem low-k-dielektrischen Material ausgebildet, das eine Dielektrizitätskonstante (einen k-Wert) hat, die niedriger als 3,0, etwa 2,5 oder sogar noch niedriger ist. Die IMD-Schicht 30 kann Black Diamond (ein registriertes Warenzeichen von Applied Materials), ein sauerstoffenthaltendes und/oder kohlenstoffenthaltendes Low-k-Dielektrikum, Wasserstoff-Silsesquioxan (HSQ), Methyl-Silsesquioxan (MSQ) oder Ähnliches umfassen.
  • Leiterbahnen 32 werden in der IMD 30 ausgebildet. In Übereinstimmung mit einigen Ausführungsformen umfassen die Leiterbahnen 32 Diffusionsbarriere-Schichten 34 und kupferenthaltendes Material 36 über den Diffusionsbarriere-Schichten 34. Die Diffusionsbarriere-Schichten 34 können Titan, Titannitrid, Tantal, Tantalnitrid oder Ähnliches umfassen und haben die Aufgabe, zu verhindern, dass Kupfer in dem kupferenthaltenden Material 36 in die IMD 30 diffundiert. Die Leiterbahnen 32 werden im Folgenden als Metallleitungen 32 bezeichnet.
  • In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung werden Metallkappen 38 über den Metallleitungen 32 ausgebildet. Die Metallkappen 38 können in der Beschreibung auch als Teil der Metallleitungen 32 angesehen werden. In einigen Ausführungsformen umfassen die Metallkappen 38 Kobalt (Co), CoWP, CoB, Wolfram (W), Tantal (Ta), Nickel (Ni), Molybdän (Mo), Titan (Ti), Eisen (Fe) oder Legierungen daraus. Die Metallkappen 38 können selektiv mittels elektrochemischem Plattieren (ECP) oder stromlosem Plattieren, während dessen der Wafer 100 in eine Plattierlösung getaucht wird, ausgebildet werden. In alternativen Ausführungsformen werden die Metallkappen 38 durchgängig auf den Metallleitungen 32 und der IMD-Schicht 30 ausgebildet, gefolgt von einem Ätzverfahren, um unerwünschte Abschnitte zu entfernen. 1 zeigt, dass die Metallleitungen 32 sich in einer unteren Metallschicht befinden, die die Metallschicht direkt über den Kontaktstöpseln 28 ist. Die gezeigten Metallleitungen 32 geben auch Metallleitungen in jeder Metallschicht wieder, die über der unteren Metallschicht liegt.
  • Mit Bezug auf 2 werden eine Ätzstoppschicht 40 und eine IMD-Schicht 42 ausgebildet. In Übereinstimmung mit einigen Ausführungsformen wird die Ätzstoppschicht 40 aus Siliziumkarbid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbonitrid oder Ähnlichem ausgebildet. Die Ätzstoppschicht 40 ist in Kontakt mit den Metallkappen 38 und der IMD-Schicht 30. Die IMD-Schicht 42 kann aus einem Material ausgebildet werden, das aus den gleichen Kandidatenmaterialien zum Ausbilden der IMD-Schicht 30 ausgewählt ist. Die IMD-Schicht 42 kann beispielsweise aus einem sauerstoffenthaltenden und/oder kohlenstoffenthaltenden dielektrischen Material, Black Diamond, HSQ, MSQ oder Ähnlichem ausgebildet sein. Die IMD-Schicht 42 kann auch einen niedrigen k-Wert haben, der niedriger als 3,0, 2,5 oder 2,0 sein kann. In einigen Ausführungsformen der vorliegenden Offenbarung umfasst das Ausbilden der IMD-Schicht 42 das Abscheiden eines porogenenthaltenden dielektrischen Materials und dann das Ausführen eines Aushärteverfahrens, um das Porogen herauszupressen, so dass die verbleibende IMD-Schicht 42 porös wird.
  • Bezieht man sich auf 3 und 4, werden Gräben 46 und Durchkontaktierungs-Öffnungen 44 in der IMD-Schicht 42 ausgebildet. Die entsprechenden Verfahrensschritte sind als Schritt 202 in dem Verfahrensfluss gezeigt, der in 14 gezeigt ist. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung umfassen die Ausbildungsverfahren das Ausführen eines Photolithographieverfahrens, um die IMD-Schicht 42 zu ätzen, um anfängliche Durchkontaktierungs-Öffnungen wie die Durchkontaktierungs-Öffnungen 44 in 3 auszubilden, wobei die anfängliche Durchkontaktierungs-Öffnung 44 sich von der oberen Fläche der IMD-Schicht 42 zu einer mittleren Ebene zwischen der oberen Fläche und der unteren Fläche der IMD-Schicht 42 erstreckt. Als nächstes wird eine metallische harte Maske (nicht gezeigt) ausgebildet und strukturiert, um die Strukturen der Gräben 46 zu definieren, wie in 4 gezeigt ist. Wie in 4 gezeigt ist, wird dann eine anisotrope Ätzung ausgeführt, um die IMD-Schicht 42 zu ätzen, um die Gräben 46 auszubilden. Zum gleichen Zeitpunkt, an dem die Gräben 46 ausgebildet werden, erweitert sich die Durchkontaktierungs-Öffnung 44 herunter zu der Ätzstoppschicht 40. Die Ätzstoppschicht 40 wird dann geätzt, um den oder die darunter liegenden Metallkappen 38 freizulegen, wodurch die Durchkontaktierungs-Öffnung 44 wie gezeigt ausgebildet wird. Der Ätzschritt zum Ausbilden der Gräben 46 kann mittels eines Zeitmodus ausgeführt werden und kann gestoppt werden, nachdem das Ätzen für einen vorbestimmten Zeitraum ausgeführt wurde. Andere Ätz- und Haltepunkt-Erfassungstechniken werden auch erwogen. In alternativen Ausführungsformen werden die Durchkontaktierungs-Öffnung 44 und die Gräben in getrennten Photolithographieverfahren ausgebildet. In einem ersten Photolithographieverfahren werden beispielsweise die Gräben 46 ausgebildet, so dass sie sich zu einer mittleren Ebene der IMD-Schicht 42 erstrecken. In einem zweiten Lithographieverfahren wird die Durchkontaktierungs-Öffnung 44 so ausgebildet, dass sie sich vollständig zu der Ätzstoppschicht 40 herunter erstreckt.
  • In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung wird das Ätzen der IMD-Schicht 42 mittels eines Prozessgases ausgeführt, das Fluor und Kohlenstoff umfasst, wobei das Fluor zum Ätzen verwendet wird und der Kohlenstoff die Seitenwände der sich ergebenden Durchkontaktierungs-Öffnung 44 und der Gräben 46 schützt. Mit einem geeigneten Fluor-Kohlenstoff-Verhältnis können die Durchkontaktierungs-Öffnungen 44 und die Gräben 46 erwünschte Profile aufweisen. Die Prozessgase für das Ätzen umfassen beispielsweise ein oder mehrere fluor- und kohlenstoffenthaltende Gase wie C4F8 und/oder CF4 und ein Trägergas wie N2. In alternativen Ausführungsformen umfassen die Prozessgase für das Ätzen CH2F2 und ein Trägergas wie N2. Während des Ätzens der IMD-Schicht 42 kann der Wafer 100 bei einer Temperatur zwischen etwa 30° C und 60° C gehalten werden. Die Hochfrequenz-(RF)-Leistung der Leistungsquelle, die für das Ätzen verwendet wird, kann niedriger als etwa 700 Watt sein und der Druck des Prozessgases kann im Bereich von etwa 15 mTorr bis etwa 30 mTorr liegen.
  • Nach dem Ausbilden der Durchkontaktierungs-Öffnung 44 und der Gräben 46 wird die Metallleitung 32 oder die Metallkappe 38 (wenn davon etwas übrig ist) gegenüber der Durchkontaktierungs-Öffnung 44 freigelegt. Aufgrund des Beschusseffekts beim Ausbilden der Durchkontaktierungs-Öffnung 44 können in einigen Ausführungsformen einige Abschnitte der Metallkappen 38 entfernt werden, so dass das darunter liegende leitende Material 36 freigelegt werden kann. In anderen Ausführungsformen umfasst die Metallkappe 38 einen Abschnitt, der die Metallleitungen 32 nach dem Ausbilden der Durchkontaktierungs-Öffnung 44 bedeckt.
  • Mit Bezug auf 5 wird ein selektives Plattieren ausgeführt, um eine Durchkontaktierung 48 in der Durchkontaktierungs-Öffnung 44, aber nicht auf den freiliegenden Oberflächen der dielektrischen Schicht 42 ausgebildet. Der entsprechende Verfahrensschritt ist als Schritt 204 in dem Verfahrensfluss gezeigt, der in 14 gezeigt ist. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung wird das selektive Plattieren mittels ECP ausgeführt. In Übereinstimmung mit alternativen Ausführungsformen wird das selektive Plattieren mittels stromlosem Plattieren ausgeführt. Die Durchkontaktierung 48 umfasst ein metallisches Hauptmaterial, das mit einem oder mehreren zusätzlichen Elementen dotiert ist. Das metallische Hauptmaterial kann Kupfer, Kobalt oder eine Legierung aus Kupfer und Kobalt umfassen. In einigen beispielhaften Ausführungsformen ist der atomare Anteil des metallischen Hauptmaterials in der Durchkontaktierung 48 höher als etwa 80 Prozent, 90 Prozent oder sogar höher. Das zusätzliche Element kann ein metallisches Element sein, das Mangan (Ms), Magnesium (Mg), Titan (Ti) oder Legierungen dieser Elemente in verschiedenen Kombinationen umfasst.
  • Die Durchkontaktierungs-Öffnung 44 hat eine Tiefe Di, die von der Bodenfläche des zugehörigen Grabens 46 zu dem Boden der Durchkontaktierungs-Öffnungen 44 gemessen wird. Die Höhe H1 der Durchkontaktierung 48 ist kleiner als die Tiefe D1 der Durchkontaktierungs-Öffnung 44. Daher liegt die obere Fläche der Durchkontaktierung 48 niedriger als die Bodenflächen der Gräben 46. In einigen Ausführungsformen ist die Differenz (D1-H1) größer als etwa 50 nm. Des Weiteren kann das Verhältnis H1/D1 kleiner als etwa ¾ sein, um sicherzustellen, dass es eine genügend große Differenz zwischen der Tiefe D1 und der Höhe H1 gibt.
  • 6 zeigt das Ausbilden (das Abscheiden) einer Diffusionsbarriere-Schicht 50 auf der freiliegenden Oberfläche des Wafers 100. Der entsprechende Verfahrensschritt ist als Schritt 206 in dem Verfahrensfluss gezeigt, der in 14 gezeigt ist. In Übereinstimmung mit einigen Ausführungsformen umfasst das Ausbilden der Diffusionsbarriere-Schicht 50 physikalische Gasphasenabscheidung (PVD). In einem beispielhaften Abscheidungsverfahren wird Argon (Ar) in die entsprechende Abscheidungskammer (nicht gezeigt) eingeführt, in die der Wafer 100 platziert wird, um Metallionen (etwa Titan oder Tantal (Ta+)) oder Atome ohne Ladungen (etwa Titan oder Tantal (Tao)) von dem zugehörigen Target (nicht gezeigt) zu sputtern, das in der PVD verwendet wird. Stickstoff kann zu den Prozessgasen hinzugefügt werden. Die gesputterten Metallionen werden auf dem Wafer 100 abgeschieden, was die Diffusionsbarriere-Schicht 50 ausbildet, die leitend ist. Die Diffusionsbarriere-Schicht 50 kann eine Dicke im Bereich von etwa 2 nm bis etwa 10 nm aufweisen. Beim Abscheiden der Diffusionsbarriere-Schicht 50 kann eine GS-Leistung und/oder eine Hochfrequenz-(RF)-Leistung angelegt werden.
  • Die Diffusionsbarriere-Schicht 50 umfasst Abschnitte 501 direkt über der low-k-dielektrischen Schicht 42, Abschnitte 502 auf den Seitenwänden der Gräben 46, Abschnitte 503 am Boden der Durchkontaktierungs-Öffnung 44, Abschnitte 504 auf den Böden der Gräben 46 und Abschnitte 505 auf den Seitenwänden der Durchkontaktierungs-Öffnung 44.
  • Mit Bezug auf 7 wird ein Re-Sputtern der Diffusionsbarriere-Schicht 50 ausgeführt, wobei einige Abschnitte der Diffusionsbarriere-Schicht 50 weggesputtert werden. Der entsprechende Verfahrensschritt ist als Schritt 208 in dem Verfahrensfluss gezeigt, der in 14 gezeigt ist. Das Re-Sputtern kann mittels des gleichen Herstellungswerkzeugs ausgeführt werden, das verwendet wird, um den Schritt in 6 auszuführen. Des Weiteren kann der Schritt, der in 7 gezeigt ist, vor Ort mit dem Schritt ausgeführt werden, der in 6 gezeigt ist, ohne dass dazwischen eine Vakuum-Unterbrechung entsteht. In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung wird der Übergang von dem Abscheiden der Diffusionsbarriere-Schicht 50 zu dem Re-Sputtern der Diffusionsbarriere-Schicht 50 erreicht, indem die Verfahrensbedingungen angepasst werden. Der Übergang von dem Abscheiden der Diffusionsbarriere-Schicht 50 zu dem Re-Sputtern der Diffusionsbarriere-Schicht 50 kann beispielsweise erreicht werden, indem die GS- und RF-Leistung auf andere Werte angepasst werden, die beim Abscheiden der Diffusionsbarriere-Schicht 50 verwendet werden.
  • In einigen Ausführungsformen wird das Re-Sputtern der Diffusionsbarriere-Schicht 50 ausgeführt, indem die Leistung der GS-Leistungsquelle abgestellt oder heruntergeregelt wird und die Leistung der RF-Leistungsquelle angestellt (wenn sie nicht bei dem Abscheiden der Diffusionsbarriere-Schicht angestellt wurde) oder hochgeregelt wird, die beim Abscheiden der Diffusionsbarriere-Schicht 50 verwendet wird. Zusätzlich kann die Flussrate und/oder der Teildruck des Sputtergases wie Argon erhöht werden, um den Re-Sputter-Effekt zu verbessern. Im Ergebnis wird der Re-Sputter-Effekt verbessert. Metallionen (etwa Titan oder Tantal (Ta+)) oder Atome ohne Ladungen (etwa Titan oder Tantal (Tao)) werden von der Diffusionsbarriere-Schicht 50 weggesputtert.
  • In der sich ergebenden Struktur in 7 hat die Dicke T1 der Seitenwand-Abschnitte 502 der Diffusionsbarriere-Schicht 50 einen großen Betrag, der größer als etwa 5 nm sein kann, und kann im Bereich von etwa 5 nm bis etwa 10 nm liegen. Die vorteilhaften Eigenschaften der dicken Seitenwand-Abschnitte der Diffusionsbarriere-Schicht 50 werden in nachfolgenden Abschnitten beschrieben.
  • Als Ergebnis des Re-Sputterns wird der untere Abschnitt 503 (6) der Diffusionsbarriere-Schicht 50 von dem Boden der verbleibenden Durchkontaktierungs-Öffnung 44 entfernt, wie in 7 gezeigt ist. Die erneut gesputterten Ionen können auf den oberen Abschnitten 501 und den Seitenwand-Abschnitten 502 abgeschieden werden, was dazu führt, dass die Dicke dieser Abschnitte sich erhöht. Währenddessen werden Abschnitte 504 der Diffusionsbarriere-Schicht 50 am Boden der Gräben 46 auch erneut gesputtert. Zum Zeitpunkt, an dem die Ionen von den Abschnitten 504 erneut gesputtert werden, werden die erneut gesputterten Ionen jedoch auch auf Abschnitten 504 gleichzeitig abgeschieden. Die Abschnitte 504 der Diffusionsbarriere-Schicht 50 verbleiben daher nach dem Re-Sputtern.
  • In Übereinstimmung mit den Ausführungsformen der vorliegenden Offenbarung ist, damit sichergestellt wird, dass die Diffusionsbarriere-Schicht 50 von dem Boden der Durchkontaktierungs-Öffnung 44 entfernt wird, aber nicht von dem Boden der Gräben 46, die Bodenfläche 44A der Durchkontaktierungs-Öffnung 44 niedriger als die Bodenfläche 46A des entsprechenden Grabens. In der sich ergebenden Struktur erstrecken sich die unteren Enden 50A der Diffusionsbarriere-Schicht 50 zu der oberen Fläche der Durchkontaktierung 48. Daher ist der Bodenabschnitt der ursprünglichen Durchkontaktierungs-Öffnung, wie in 4 gezeigt, nicht mit der Diffusionsbarriere-Schicht 50 gefüllt.
  • 8 zeigt das Füllen eines leitenden Materials 52 in die verbleibende Durchkontaktierungs-Öffnung 44 und die verbleibenden Gräben 46 (7), wodurch eine Durchkontaktierung 54 und Leiterbahnen 56 ausgebildet werden. Der entsprechende Verfahrensschritt ist als Schritt 210 in dem Verfahrensfluss gezeigt, der in 14 gezeigt ist. Das leitende Material 52 kann ein metallisches Material sein, das ein Metall oder eine Metalllegierung umfasst, etwa Kupfer, Silber, Gold, Wolfram, Aluminium oder Legierungen davon. In einigen Ausführungsformen umfasst das Ausbilden der Durchkontaktierung 54 und der Leiterbahnen 56 das Abscheiden einer dünnen Keimschicht (nicht gezeigt), die Kupfer oder eine Kupferlegierung umfassen kann, und das Füllen des Rests der Durchkontaktierungs-Öffnung 44 und der Gräben 46 (7) mittels beispielsweise ECP oder stromlosem Plattieren. Ein Abscheidungsverfahren kann auch erwogen werden. Ein CMP kann ausgeführt werden, um überschüssiges leitendes Material 52 und Material der Diffusionsbarriere-Schicht 50 zu entfernen, so dass die obere Fläche des leitenden Materials 52 plan oder im Wesentlichen plan mit der oberen Fläche der IMD-Schicht 42 ist.
  • Die Durchkontaktierung 54 umfasst einen unteren Abschnitt 48 (auch als 54B bezeichnet) und einen oberen Abschnitt 54A. Der obere Abschnitt 54A umfasst einen Abschnitt des leitenden Materials 52 und einen Abschnitt der Diffusionsbarriere-Schicht 50, der das leitende Material 52 umgibt, wobei die Diffusionsbarriere-Schicht 50 einen Abstand von dem leitenden Material 52 und der IMD-Schicht 42 hat und in Kontakt mit ihnen steht. Der untere Abschnitt 54B umfasst keinen Anteil der Diffusionsbarriere-Schicht 50. In einigen Ausführungsformen werden der untere Abschnitt 54B und der obere Abschnitt 54A aus dem gleichen Material ausgebildet (beispielsweise mit den gleichen Elementen und den gleichen Anteilen der Elemente) und daher haben der untere Abschnitt 54B und der obere Abschnitt 54A keine erkennbare Grenzfläche. Die unteren Enden 50A der Diffusionsbarriere-Schicht 50 sind plan oder im Wesentlichen plan mit der oberen Fläche des unteren Abschnitts 54B. In alternativen Ausführungsformen werden der untere Abschnitt 54B und der obere Abschnitt 54A aus unterschiedlichen Materialien ausgebildet, etwa unterschiedlichen Metallen, und daher gibt es eine erkennbare Grenzfläche zwischen dem unteren Abschnitt 54B und dem oberen Abschnitt 54A.
  • Jede der Leiterbahnen 56 (einschließlich 56A, 56B und 56C) umfasst Material der Diffusionsbarriere-Schicht 50 und leitendes Material 52 über einem Bodenabschnitt der Diffusionsbarriere-Schicht 50 und umgeben von den Seitenwand-Abschnitten der Diffusionsbarriere-Schicht 50.
  • 9 bis 11 zeigen die Zwischenstufen beim Ausbilden einer Öffnung zwischen zwei benachbarten Leiterbahnen 56B und 56C. Die entsprechenden Verfahrensschritte sind als Schritt 212 in dem Verfahrensfluss gezeigt, der in 14 gezeigt ist. Mit Bezug auf 9 wird eine Ätzstoppschicht 57 ausgebildet. Die Ätzstoppschicht 57 kann Siliziumkarbid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbonitrid oder Ähnliches umfassen. Als nächstes wird eine Maskenschicht 64 über dem Wafer 100 aufgetragen und strukturiert. In Übereinstimmung mit einigen Ausführungsformen umfasst die Maskenschicht 64 eine Dreifachschicht, die eine untere Schicht 58, eine mittlere Schicht 60 über der unteren Schicht 58 und eine obere Schicht 62 über der mittleren Schicht 60 umfasst. In alternativen Ausführungsformen ist die Maskenschicht 64 ein Einschicht-Photoresist oder eine Doppelschicht. In einigen Ausführungsformen sind die untere Schicht 58 und die obere Schicht 62 aus Photoresists ausgebildet, die organische Materialien umfassen. Die untere Schicht 58 kann ein Dicke zwischen beispielsweise etwa 1.000 Å und etwa 2.000 Å haben. Die mittlere Schicht 60 kann ein anorganisches Material umfassen, das ein Nitrid sein kann (etwa Siliziumnitrid), ein Oxinitrid (etwa Siliziumoxinitrid), ein Oxid (etwa Siliziumoxid) oder Ähnliches. Die mittlere Schicht 60 kann auch eine Mischung aus Silizium und einem organischen Material aufweisen. Die mittlere Schicht 60 kann eine Dicke von zwischen beispielsweise etwa 300 Å und etwa 400 Å haben. Die obere Schicht 62 kann eine Dicke von zwischen beispielsweise etwa 500 Å und etwa 700 Å haben. Die mittlere Schicht 60 hat eine hohe Ätzselektivität mit Bezug auf die obere Schicht 62 und die untere Schicht 58 und daher kann die obere Schicht 62 als Ätzmaske verwendet werden, um die mittlere Schicht 60 zu strukturieren, und die mittlere Schicht 60 kann als Ätzmaske verwendet werden, um die untere Schicht 58 zu strukturieren.
  • Die Struktur in der oberen Schicht 62 wird auf die darunter liegende mittlere Schicht 60 und untere Schicht 58 übertragen, die verwendet werden, um die Schicht 57 und die IMD-Schicht 42 zu ätzen. Die sich ergebende Struktur ist in 10 gezeigt, wobei die obere Schicht 62 in 9 verbraucht wurde. Eine Öffnung 66 ist zwischen benachbarten Leiterbahnen 56B und 56C ausgebildet, die nahe bei einander liegen. Das Ätzmittel zum Ätzen der IMD-Schicht 42 wird so ausgewählt, dass es eine hohe Ätzselektivität hat, so dass beim Ätzen der IMD-Schicht 42 die Schäden an den Leiterbahnen 56B und 56C minimiert werden. Die Öffnung 66 kann eine untere Ebene haben, die in einigen Ausführungsformen mit den Bodenflächen der Leiterbahnen 56B und 56C plan oder im Wesentlichen plan ist. In alternativen Ausführungsformen liegt der Boden der Öffnung 66 höher oder niedriger als die Bodenflächen der Leiterbahnen 56B und 56C.
  • Obwohl eine hohe Ätzselektivität vorhanden ist, können die Seitenwand-Abschnitte der Diffusionsbarriere-Schicht 50, die gegenüber der Öffnung 66 freiliegen, immer noch beschädigt werden. Die Dicke T2 der Diffusionsbarriere-Schicht 50 kann beispielsweise von der ursprünglichen Dicke T1 verkleinert werden. Die Seitenwand-Abschnitte der Diffusionsbarriere-Schicht 50, die gegenüber der Öffnung 66 freiliegen, müssen nach dem Ausbilden der Öffnung 66 verbleiben, um so zu wirken, dass sie Diffusion verhindern. Daher muss die Dicke T1 groß genug sein, beispielsweise größer als etwa 5 nm, so dass die sich ergebende Dicke T2 der beschädigten Abschnitte der Diffusionsbarriere-Schicht 50 größer als 0 nm ist, oder größer als 0,5 nm, um wirksam zu sein.
  • Die verbleibende Maskenschicht 64 wird dann entfernt und die sich ergebende Struktur ist in 11 gezeigt. Als nächstes werden, wie in 12 gezeigt ist, eine Schicht aus dielektrischem Material 67 und eine Luftlücke 68 ausgebildet. Der entsprechende Verfahrensschritt ist als Schritt 214 in dem Verfahrensfluss gezeigt, der in 14 gezeigt ist. In Übereinstimmung mit einigen Ausführungsformen ist das Dielektrikum 67 ein Low-k-Dielektrikum, das aus der gleichen Menge von Kandidatenmaterialien der IMD-Schicht 42 ausgewählt sein kann. Das Dielektrikum 67 und die IMD-Schicht 42 können auch aus unterschiedlichen Dielektrika ausgebildet sein. Die Leiterbahnen 56B und 56C liegen nahe bei einander, und daher ist das Seitenverhältnis der Öffnung 66 (11) hoch. Daher wird, nach dem Ausbilden der dielektrischen Schicht 67, eine Luftlücke 68 zwischen den Leiterbahnen 56B und 56C ausgebildet. Das Ausbilden des Dielektrikums 67 kann mittels eines gleichmäßigen Abscheidungsverfahrens wie chemischer Gasphasenabscheidung (CVD) ausgeführt werden, um zum Ausbilden der Luftlücke 68 beizutragen. Die Dielektrizitätskonstante (der k-Wert) der Luftlücke 68 ist gleich 1,0 und daher trägt das Ausbilden der Luftlücke 68 dazu bei, parasitäre Kapazität zwischen den Leiterbahnen 56B und 56C zu verringern.
  • Die dielektrische Schicht 67 umfasst auch Abschnitte über der Ätzstoppschicht 57. Die dielektrische Schicht 67 kann auch eine weitere IMD-Schicht sein. Wie in 13 gezeigt ist, werden leitende/metallische Leitungen 72 und eine Durchkontaktierung 76 (die die Diffusionsbarriere-Schichten 74 und ein leitendes Material 80 umfasst) über den Leiterbahnen 56 ausgebildet und mit ihnen elektrisch verbunden. Der entsprechende Verfahrensschritt ist als Schritt 216 in dem Verfahrensfluss gezeigt, der in 14 gezeigt ist. In einigen Ausführungsformen ähnelt das Ausbilden der Metallleitungen 72 und der Durchkontaktierung 76 dem Ausbilden der Leiterbahn 56 bzw. der Durchkontaktierung 54 und daher werden die Details des Ausbildens der Metallleitungen 72 und der Durchkontaktierung 76 hier nicht wiederholt. In einigen Ausführungsformen umfasst die Durchkontaktierung 76 auch einen unteren Abschnitt und einen oberen Abschnitt, die getrennt ausgebildet werden, ähnlich zu dem Ausbilden des unteren Abschnitts 54B und des oberen Abschnitts 5,4A der Durchkontaktierung 54. In alternativen Ausführungsformen ist, da die oberen Metallschichten größere Abstände zwischen Metallleitungen haben als die unteren Metallschichten, die parasitäre Kapazität zwischen den Metallleitungen in den oberen Metallschichten gering. Daher gibt es kein getrenntes Verfahren zum Ausbilden von Luftlücken zwischen den Metallleitungen in den oberen Metallschichten. Daher können sich die Diffusionsbarriere-Schichten 74, die Teil der Metallleitungen 72 und der Durchkontaktierung 76 sind, unter dem metallischen Material 80 in der Durchkontaktierung 76 erstrecken. Die Durchkontaktierung 76 in diesen Ausführungsformen wird in dem gleichen Verfahren ausgebildet wie die Metallleitungen 72 und der obere Abschnitt und der untere Abschnitt der Durchkontaktierung 76 werden in dem gleichen Verfahrensschritt ausgebildet.
  • Wie auch in 13 gezeigt ist, wird eine dielektrische Sperrschicht 78 ausgebildet, die den unteren Abschnitt 54B der Durchkontaktierung 54 umgibt. Die dielektrische Sperrschicht 78 wird in einem selbstausgerichteten Verfahren ausgebildet. Das Ausbilden der dielektrischen Schicht 67, der Metallleitungen 72 und der Durchkontaktierung 76 kann beispielsweise thermische Verfahren umfassen. Wenn nötig können zusätzliche thermische Verfahren wie eine thermische Ausheilung getrennt ausgeführt werden. Das thermische Verfahren führt dazu, dass zusätzliche Elemente in dem unteren Abschnitt 54B der Durchkontaktierung 54 zu ihrer Grenzfläche mit der IMD-Schicht 42 diffundieren und Oxide mit den Elementen in der IMD-Schicht 42 bilden. Zusätzliche Elemente wie Mn, Ti und/oder Mg können beispielsweise Oxide mit dem Sauerstoff in der IMD-Schicht 42 bilden. Somit kann die dielektrische Sperrschicht 78 MnOx, TiOy, MgOz oder Kombinationen daraus umfassen, wobei x, y und z den relativen atomaren Anteil von Sauerstoff wiedergeben. Die dielektrische Sperrschicht 78 kann andere Elemente wie Kohlenstoff in der IMD-Schicht 42 umfassen, muss es aber nicht. Die dielektrische Sperrschicht 78 kann eine Dicke T3 im Bereich von etwa 0,5 nm bis etwa 2 nm haben.
  • Die dielektrische Sperrschicht 78 ist mit der Grenzfläche zwischen dem unteren Durchkontaktierungs-Abschnitt 54B und der IMD-Schicht 42 aufgrund des Vorhandenseins von Sauerstoff (zum Beispiel) in der IMD-Schicht 42 selbstausgerichtet. Auf der anderen Seite wird zwischen dem unteren Durchkontaktierungs-Abschnitt 54B und der darunter liegenden leitenden Einrichtung wie der Kappe 38 oder der Metallleitung 32 keine dielektrische Sperrschicht 78 ausgebildet. Des Weiteren wird die dielektrische Sperrschicht 78 nicht um den oberen Durchkontaktierungs-Abschnitt 54A ausgebildet.
  • Die Ausführungsformen der vorliegenden Offenbarung haben einige vorteilhafte Eigenschaften. Luftlücken werden zwischen Metallleitungen ausgebildet, um die parasitäre Kapazität zu verringern. Das Verfahren zum Ausbilden der Luftlücken, etwa der Ätzschritt, der in 11 gezeigt ist, kann jedoch dazu führen, dass die Diffusionsbarriere-Schicht beschädigt wird, was ihre Wirkung einschränkt, dass Kupfer daran gehindert wird, in die IMD-Schichten zu diffundieren. Der herkömmliche Weg, das Problem zu lösen, besteht darin, die Dicke der Diffusionsbarriere-Schicht zu erhöhen, so dass die beschädigten Diffusionsbarriere-Schichten immer noch eine genügend große Dicke haben. Die Diffusionsbarriere-Schichten haben jedoch eine niedrige elektrische Leitfähigkeit und die Abschnitte der Diffusionsbarriere-Schicht an Böden der Durchkontaktierungen (deren Dicke erhöht wird) führen dazu, dass der Kontaktwiderstand zwischen Durchkontaktierungen und den darunter liegenden Leiterbahnen ansteigt. Die RC-Verzögerung der sich ergebenden Verbindungsstruktur wird somit negativ erhöht. Die Ausführungsformen der vorliegenden Offenbarung haben keine Diffusionsbarriere-Schicht, die an dem Boden der Durchkontaktierung ausgebildet ist. Im Ergebnis kann die Dicke der Diffusionsbarriere-Schicht wesentlich erhöht werden, um sicherzustellen, dass die beschädigte Diffusionsbarriere-Schicht immer noch eine ausreichende Dicke hat.
  • In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung umfasst eine integrierte Schaltungsstruktur eine erste Leiterbahn, eine dielektrische Schicht über der ersten Leiterbahn, eine Diffusionsbarriere-Schicht in der dielektrischen Schicht und eine zweite Leiterbahn in der dielektrischen Schicht. Die zweite Leiterbahn umfasst einen ersten Abschnitt der Diffusionsbarriere-Schicht. Eine Durchkontaktierung liegt unter der zweiten Leiterbahn und verbindet die zweite Leiterbahn elektrisch mit der ersten Leiterbahn. Die Durchkontaktierung umfasst einen zweiten Abschnitt der Diffusionsbarriere-Schicht, wobei der zweite Abschnitt der Diffusionsbarriere-Schicht ein unteres Ende hat, das höher als eine Bodenfläche der Durchkontaktierung liegt.
  • In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung umfasst eine integrierte Schaltungsstruktur eine erste Leiterbahn, eine dielektrische Schicht über der ersten Leiterbahn, eine zweite Leiterbahn in der dielektrischen Schicht und eine Durchkontaktierung, die unter der zweiten Leiterbahn liegt und die zweite Leiterbahn elektrisch mit der ersten Leiterbahn verbindet. Die Durchkontaktierung umfasst einen oberen Abschnitt und einen unteren Abschnitt, der unter dem oberen Abschnitt liegt. Der obere Abschnitt umfasst weiter ein leitendes Material und eine Diffusionsbarriere-Schicht, die das leitende Material umgibt. Eine dielektrische Sperrschicht umgibt den unteren Abschnitt der Durchkontaktierung.
  • In Übereinstimmung mit noch alternativen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren das Ausbilden einer dielektrischen Schicht über einer Leiterbahn, das Ausbilden eines Grabens und einer Durchkontaktierungs-Öffnung in der dielektrischen Schicht, wobei die Leiterbahn gegenüber der Durchkontaktierungs-Öffnung freiliegt, und das Füllen eines unteren Abschnitts der Durchkontaktierungs-Öffnung mit einem ersten leitenden Material, um einen unteren Abschnitt einer Durchkontaktierung auszubilden. Nachdem der untere Abschnitt der Durchkontaktierung ausgebildet wurde, wird eine Diffusionsbarriere-Schicht an einem Boden und Seitenwänden des Grabens ausgebildet. Nachdem die Diffusionsbarriere-Schicht ausgebildet wurde, wird ein oberer Abschnitt der Durchkontaktierung ausgebildet, indem ein zweites leitendes Material in die Durchkontaktierungs-Öffnung gefüllt wird.

Claims (17)

  1. Integrierte Schaltungsstruktur, die Folgendes umfasst: - eine erste Leiterbahn (32); - eine dielektrische Schicht (42) über der ersten Leiterbahn (32); - eine Diffusionsbarriere-Schicht (50) in der dielektrischen Schicht (42); - eine zweite Leiterbahn (56) in der dielektrischen Schicht (42), wobei die zweite Leiterbahn (56) einen ersten Abschnitt der Diffusionsbarriere-Schicht (50) umfasst; eine Durchkontaktierung (54), die unter der zweiten Leiterbahn liegt und die zweite Leiterbahn elektrisch mit der ersten Leiterbahn verbindet, wobei die Durchkontaktierung (54) einen zweiten Abschnitt der Diffusionsbarriere-Schicht umfasst, wobei der zweite Abschnitt der Diffusionsbarriere-Schicht (50) ein unteres Ende aufweist, das höher als eine Bodenfläche der Durchkontaktierung (54) ist; wobei die Durchkontaktierung einen unteren Abschnitt (54B) und einen oberen Abschnitt (5,4A) umfasst, der mit dem unteren Abschnitt verbunden ist, und das untere Ende (50A) des zweiten Abschnitts (503) ) der Diffusionsbarriere-Schicht mit einer Grenzfläche (44A) zwischen dem unteren Abschnitt (54B) und dem oberen Abschnitt (54A) der Durchkontaktierung auf einer Ebene liegt.
  2. Integrierte Schaltungsstruktur nach Anspruch 1, die weiter eine dielektrische Sperrschicht (78) umfasst, die einen unteren Abschnitt (54B) der Durchkontaktierung (54) umgibt.
  3. Integrierte Schaltungsstruktur nach Anspruch 2, wobei ein oberes Ende der dielektrischen Sperrschicht (78) mit dem unteren Ende (50A) des zweiten Abschnitts (503) der Diffusionsbarriere-Schicht (50) verbunden ist.
  4. Integrierte Schaltungsstruktur nach Anspruch 2, wobei die dielektrische Sperrschicht (78) ein Metalloxid umfasst.
  5. Integrierte Schaltungsstruktur nach einem der vorhergehenden Ansprüche, wobei der untere Abschnitt und (54B) der obere Abschnitt (54A) der Durchkontaktierung unterschiedliche Materialien aufweisen.
  6. Integrierte Schaltungsstruktur nach einem der vorhergehenden Ansprüche, wobei keine leitende Sperrschicht zwischen der Durchkontaktierung (54) und der ersten Leiterbahn (32) ausgebildet ist.
  7. Integrierte Schaltungsstruktur, die Folgendes umfasst: eine erste Leiterbahn (32); eine dielektrische Schicht (42) über der ersten Leiterbahn; eine zweite Leiterbahn (56) in der dielektrischen Schicht; und eine Durchkontaktierung (54), die unter der zweiten Leiterbahn liegt und die zweite Leiterbahn mit der ersten Leiterbahn elektrisch verbindet, wobei die Durchkontaktierung Folgendes umfasst: einen oberen Abschnitt (54A), der Folgendes umfasst: ein leitendes Material (52); und eine Diffusionsbarriere-Schicht (50), die das leitende Material (52) umgibt; und einen unteren Abschnitt (54B), der unter dem oberen Abschnitt (54A) liegt; und eine dielektrische Sperrschicht (78), die den unteren Abschnitt (54B) der Durchkontaktierung umgibt; wobei die dielektrische Sperrschicht (78) ein erstes unteres Ende aufweist, das im Wesentlichen plan mit einem zweiten unteren Ende des unteren Abschnitts (54B) der Durchkontaktierung ist.
  8. Integrierte Schaltungsstruktur nach Anspruch 7, wobei die dielektrische Sperrschicht (78) zwischen dem unteren Abschnitt (54B) der Durchkontaktierung und der dielektrischen Schicht (42) liegt und mit ihnen in Kontakt steht und wobei die Diffusionsbarriere-Schicht (50) zwischen dem leitenden Material (52) und der dielektrischen Schicht liegt und mit ihnen in Kontakt steht.
  9. Integrierte Schaltungsstruktur nach einem der Ansprüche 7 bis 8, wobei ein oberes Ende der dielektrischen Sperrschicht (78) mit einem unteren Ende (50A) der Diffusionsbarriere-Schicht (50) verbunden ist.
  10. Integrierte Schaltungsstruktur nach einem der Ansprüche 7 bis 9, wobei die dielektrische Sperrschicht (78) ein Metalloxid umfasst.
  11. Integrierte Schaltungsstruktur nach Anspruch 10, wobei das Metalloxid aus einer Menge ausgewählt ist, die aus Manganoxid, Magnesiumoxid, Titanoxid und Kombinationen daraus besteht.
  12. Integrierte Schaltungsstruktur nach einem der Ansprüche 7 bis 11, wobei das leitende Material (52) und der untere Abschnitt der Durchkontaktierung unterschiedliche Materialien umfassen.
  13. Verfahren, das Folgendes umfasst: Ausbilden einer dielektrischen Schicht (42) über einer ersten Leiterbahn (32); Ausbilden eines Grabens (46) und einer Durchkontaktierungs-Öffnung (44) in der dielektrischen Schicht, wobei die erste Leiterbahn gegenüber der Durchkontaktierungs-Öffnung freiliegt; Füllen eines unteren Abschnitts der Durchkontaktierungs-Öffnung (44) mit einem ersten leitenden Material, um einen unteren Abschnitt (54B) einer Durchkontaktierung (54) auszubilden; nachdem der untere Abschnitt der Durchkontaktierung ausgebildet wurde, Ausbilden einer Diffusionsbarriere-Schicht (50) an einem Boden und Seitenwänden des Grabens (46); und nach dem Ausbilden der Diffusionsbarriere-Schicht (50), Füllen eines oberen Abschnitts der Durchkontaktierungs-Öffnung mit einem zweiten leitenden Material (52), um einen oberen Abschnitt (54A) der Durchkontaktierung auszubilden; wobei das erste leitende Material ein metallisches Hauptmaterial und ein zusätzliches Element umfasst, das in dem metallischen Hauptmaterial dotiert ist, und wobei das Verfahren weiter Folgendes umfasst: Anwenden eines thermischen Verfahrens auf den unteren Abschnitt der Durchkontaktierung, wobei bei dem thermischen Verfahren das zusätzliche Element in die dielektrische Schicht diffundiert, um eine dielektrische Sperrschicht in der dielektrischen Schicht auszubilden.
  14. Verfahren nach Anspruch 13, wobei das zweite leitende Material (52) weiter in den Graben (46) gefüllt wird, um eine zweite Leiterbahn (56A) auszubilden.
  15. Verfahren nach Anspruch 14, das weiter Folgendes umfasst: nachdem die zweite Leiterbahn (56A) ausgebildet wurde, Ätzen der dielektrischen Schicht (42), um eine Öffnung (66) zwischen einer dritten Leiterbahn (56B) und einer vierten Leiterbahn (56C) auszubilden, wobei die dritte Leiterbahn und die vierte Leiterbahn koplanar mit der zweiten Leiterbahn (56A) sind; und Füllen der Öffnung (66) mit einem Dielektrikum (67), um eine Luftlücke (68) in dem dielektrischen Material (67) auszubilden.
  16. Verfahren nach einem der Ansprüche 13 bis 15, wobei das Ausbilden der Diffusionsbarriere-Schicht (50) Folgendes umfasst: Ausführen einer Abscheidung, um die Diffusionsbarriere-Schicht auszubilden, wobei ein unterer Abschnitt (503) der Diffusionsbarriere-Schicht eine obere Fläche des unteren Abschnitts (54B) der Durchkontaktierung bedeckt; und Anwenden eines Re-Sputterns auf die Diffusionsbarriere-Schicht (50), wobei der untere Abschnitt (503) der Diffusionsbarriere-Schicht entfernt wird und die obere Fläche des unteren Abschnitts (54B, 48) der Durchkontaktierung freigelegt wird.
  17. Verfahren nach einem der Ansprüche 13 bis 16, wobei der untere Abschnitt (54B) der Durchkontaktierung durch selektives Plattieren ausgebildet wird.
DE102014115934.9A 2014-10-24 2014-11-03 Zwei-Schritt-Ausbildung von Metallisierungen Active DE102014115934B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/523,256 2014-10-24
US14/523,256 US9659856B2 (en) 2014-10-24 2014-10-24 Two step metallization formation

Publications (2)

Publication Number Publication Date
DE102014115934A1 DE102014115934A1 (de) 2016-04-28
DE102014115934B4 true DE102014115934B4 (de) 2020-07-02

Family

ID=55698234

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014115934.9A Active DE102014115934B4 (de) 2014-10-24 2014-11-03 Zwei-Schritt-Ausbildung von Metallisierungen

Country Status (4)

Country Link
US (2) US9659856B2 (de)
KR (1) KR101757520B1 (de)
DE (1) DE102014115934B4 (de)
TW (1) TWI587450B (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754819B2 (en) * 2015-12-22 2017-09-05 International Business Machines Corporation Interlevel airgap dielectric
US9653348B1 (en) 2015-12-30 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102460075B1 (ko) 2016-01-27 2022-10-31 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US20170365504A1 (en) 2016-06-20 2017-12-21 Globalfoundries Inc. Forming air gap
US9899256B2 (en) * 2016-06-29 2018-02-20 International Business Machines Corporation Self-aligned airgaps with conductive lines and vias
US9768063B1 (en) * 2016-06-30 2017-09-19 Lam Research Corporation Dual damascene fill
DE112017004206T5 (de) * 2016-08-25 2019-05-29 Sony Semiconductor Solutions Corporation Halbleitervorrichtung, bildaufnahmevorrichtung und verfahren zum herstellen einer halbleitervorrichtung
KR102593707B1 (ko) * 2016-10-05 2023-10-25 삼성전자주식회사 반도체 장치
JP6441989B2 (ja) * 2017-04-27 2018-12-19 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US10627720B2 (en) * 2017-08-18 2020-04-21 Globalfoundries Inc. Overlay mark structures
US10777452B2 (en) * 2017-09-14 2020-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnection structure having top and bottom vias with a barrier layer therebetween and a dielectric spacer at the bottom via
CN109545735B (zh) * 2017-09-22 2022-01-28 蓝枪半导体有限责任公司 金属内连线结构及其制作方法
WO2019133017A1 (en) * 2017-12-30 2019-07-04 Intel Corporation Zero-misalignment two-via structures using photoimageable dielectric film buildup film, and transparent substrate with electroless plating
US10505111B1 (en) * 2018-07-20 2019-12-10 International Business Machines Corporation Confined phase change memory with double air gap
US11133247B2 (en) * 2018-09-28 2021-09-28 Taiwan Semiconductor Manufacturing Company, Ltd. Vias with metal caps for underlying conductive lines
DE102019120795A1 (de) * 2018-09-28 2020-04-02 Taiwan Semiconductor Manufacturing Co., Ltd. Durchkontaktierungen mit metallkappen für darunter liegende leitfähige leitungen
US10699945B2 (en) * 2018-10-04 2020-06-30 International Business Machines Corporation Back end of line integration for interconnects
US11227833B2 (en) 2019-09-16 2022-01-18 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same
US11222843B2 (en) 2019-09-16 2022-01-11 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same
US11164815B2 (en) * 2019-09-28 2021-11-02 International Business Machines Corporation Bottom barrier free interconnects without voids
CN114930518A (zh) * 2019-11-21 2022-08-19 朗姆研究公司 具有选择性电镀通孔填料的互连结构
US11276571B2 (en) * 2019-12-26 2022-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method of breaking through etch stop layer
US11658064B2 (en) 2020-09-29 2023-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure with dielectric cap layer and etch stop layer stack
US20220108917A1 (en) * 2020-10-06 2022-04-07 Applied Materials, Inc. Low resistance and high reliability metallization module
US11929314B2 (en) * 2021-03-12 2024-03-12 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures including a fin structure and a metal cap
US20230055600A1 (en) * 2021-08-23 2023-02-23 International Business Machines Corporation Multilayer dielectric stack for damascene top-via integration
US20240332227A1 (en) * 2023-03-31 2024-10-03 Adeia Semiconductor Bonding Technologies Inc Semiconductor element with bonding layer having low-k dielectric material
US20240332229A1 (en) * 2023-04-03 2024-10-03 Micron Technology, Inc. Semiconductor device with dual damascene and dummy pads

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071355A1 (en) 2000-12-28 2003-04-17 Dubin Valery M. Interconnect structures and a method of electroless introduction of interconnect structures
US20070267751A1 (en) 2006-05-17 2007-11-22 International Business Machines Corporation Structure and method for creating reliable via contacts for interconnect applications
US20080044999A1 (en) 2003-06-26 2008-02-21 Dubin Valery M Method for an improved air gap interconnect structure
US20090309226A1 (en) 2008-06-16 2009-12-17 International Business Machines Corporation Interconnect Structure for Electromigration Enhancement
US20140183738A1 (en) 2012-12-28 2014-07-03 Christopher J. Jezewski Cobalt based interconnects and methods of fabrication thereof

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3250518B2 (ja) 1998-04-15 2002-01-28 日本電気株式会社 半導体装置及びその製造方法
US20030087514A1 (en) * 2001-11-02 2003-05-08 Tang Sanh Dang Hard mask damascene process used to form a semiconductor device
US7122462B2 (en) * 2003-11-21 2006-10-17 International Business Machines Corporation Back end interconnect with a shaped interface
JP2006032864A (ja) * 2004-07-21 2006-02-02 Sony Corp 多層配線構造と多層配線構造を有する半導体装置とこれらの製造方法
US7285474B2 (en) * 2004-09-16 2007-10-23 International Business Machines Corporation Air-gap insulated interconnections
JP2006128543A (ja) * 2004-11-01 2006-05-18 Nec Electronics Corp 電子デバイスの製造方法
US7071099B1 (en) * 2005-05-19 2006-07-04 International Business Machines Corporation Forming of local and global wiring for semiconductor product
JP4589835B2 (ja) * 2005-07-13 2010-12-01 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
JP2007027436A (ja) 2005-07-15 2007-02-01 Toshiba Corp 半導体装置およびその製造方法
US20070202689A1 (en) * 2006-02-27 2007-08-30 Samsung Electronics Co., Ltd. Methods of forming copper vias with argon sputtering etching in dual damascene processes
US7528066B2 (en) * 2006-03-01 2009-05-05 International Business Machines Corporation Structure and method for metal integration
US7868455B2 (en) * 2007-11-01 2011-01-11 Taiwan Semiconductor Manufacturing Company, Ltd. Solving via-misalignment issues in interconnect structures having air-gaps
US8232196B2 (en) * 2009-10-29 2012-07-31 International Business Machines Corporation Interconnect structure having a via with a via gouging feature and dielectric liner sidewalls for BEOL integration
US8252680B2 (en) * 2010-09-24 2012-08-28 Intel Corporation Methods and architectures for bottomless interconnect vias
KR20130053338A (ko) * 2011-11-15 2013-05-23 삼성전자주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자
TWI571988B (zh) 2013-01-22 2017-02-21 聯華電子股份有限公司 具有矽貫穿電極的晶片以及其形成方法
US9252049B2 (en) 2013-03-06 2016-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming interconnect structure that avoids via recess

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030071355A1 (en) 2000-12-28 2003-04-17 Dubin Valery M. Interconnect structures and a method of electroless introduction of interconnect structures
US20080044999A1 (en) 2003-06-26 2008-02-21 Dubin Valery M Method for an improved air gap interconnect structure
US20070267751A1 (en) 2006-05-17 2007-11-22 International Business Machines Corporation Structure and method for creating reliable via contacts for interconnect applications
US20090309226A1 (en) 2008-06-16 2009-12-17 International Business Machines Corporation Interconnect Structure for Electromigration Enhancement
US20140183738A1 (en) 2012-12-28 2014-07-03 Christopher J. Jezewski Cobalt based interconnects and methods of fabrication thereof

Also Published As

Publication number Publication date
DE102014115934A1 (de) 2016-04-28
TW201616608A (zh) 2016-05-01
US20160118335A1 (en) 2016-04-28
US9659856B2 (en) 2017-05-23
US20170256488A1 (en) 2017-09-07
KR101757520B1 (ko) 2017-07-26
US9941199B2 (en) 2018-04-10
KR20160048616A (ko) 2016-05-04
TWI587450B (zh) 2017-06-11

Similar Documents

Publication Publication Date Title
DE102014115934B4 (de) Zwei-Schritt-Ausbildung von Metallisierungen
DE102015107271B4 (de) Zwei- oder mehrteilige Ätzstoppschicht in integrierten Schaltungen
DE102005052000B3 (de) Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
DE102015109834B4 (de) Verfahren zur Ausbildung eines Fin-Feldeffekttransistor (Finfet) - Bauelementstruktur mit unebenem Gate
DE102014108872B4 (de) Selbstausgerichtete Verbindung mit Schutzschicht
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102008016425B4 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE102008063430B4 (de) Verfahren zur Herstellung eines Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102017127530A1 (de) Verbindungsstruktur und Verfahren
DE102009023251B4 (de) Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung
DE102016114870A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE102010002451B4 (de) Verfahren zur Herstellung von Kontaktelementen von Halbleiterbauelementen
DE102008006960B4 (de) Halbleiterbauelement mit selbstjustierter Kontaktstruktur und Verfahren zur Herstellung
DE102008016424A1 (de) Verringern der Strukturierungsschwankung von Gräben in Metallisierungsschichtstapeln mit einem Material mit kleinem ε durch Verringerung der Kontamination der Grabendielektrika
DE102010063775B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit selbstjustierten Kontaktbalken und Metallleitungen mit vergrößerten Aufnahmegebieten für Kontaktdurchführungen
DE102009006798B4 (de) Verfahren zur Herstellung eines Metallisierungssystems eines Halbleiterbauelements unter Anwendung einer Hartmaske zum Definieren der Größe der Kontaktdurchführung
DE102016100323B4 (de) Verringern der Dual-Damascene-Verwerfung in integrierten Schaltkreisstrukturen
DE102020127319B4 (de) Verfahren zum Bilden einer Halbleitervorrichtung
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE102020119184A1 (de) Diffusionssperre für halbleitervorrichtung und verfahren
DE102021108491A1 (de) Interconnect-struktur mit stapel aus dielektrischer kappschicht und ätzstoppschicht
DE102009039421B4 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023532000

Ipc: H01L0023522000

R020 Patent grant now final