JP6441989B2 - 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 - Google Patents
半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 Download PDFInfo
- Publication number
- JP6441989B2 JP6441989B2 JP2017088378A JP2017088378A JP6441989B2 JP 6441989 B2 JP6441989 B2 JP 6441989B2 JP 2017088378 A JP2017088378 A JP 2017088378A JP 2017088378 A JP2017088378 A JP 2017088378A JP 6441989 B2 JP6441989 B2 JP 6441989B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- etching stopper
- substrate
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/32—Carbides
- C23C16/325—Silicon carbide
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
- C23C16/45523—Pulsed gas flow or change of composition over time
- C23C16/45525—Atomic layer deposition [ALD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
Description
配線層が形成される基板を処理室に搬入する工程と、基板に第1元素含有ガスと第2元素含有ガスとを供給して、第1元素と第2元素を含む第1エッチングストッパ膜を形成し、第1エッチングストッパ膜の上に、第1元素含有ガスと第2元素含有ガスと第3元素含有ガスとを供給して第1元素と第2元素と第3元素を含む第2エッチングストッパ膜を形成して積層エッチングストッパ膜を形成する工程と、を有する技術が提供される。
以下に本開示の一実施形態について説明する。
凹部形成工程S101について説明する。
凹部形成工程S101に関し、図2の(A)(B)を用いて説明する。第1凹部301は、基板300の表面層300aの表面に形成される。表面層300aは、絶縁膜とSi基板のいずれか若しくは両方で構成される。絶縁膜は、例えば、炭素含有シリコン酸化膜(SiOC膜)である。第1凹部301は、パターニング技術で形成される。ここで、凹部の高さ(深さ)301Hは、後述の第1ES膜302aと第2ES膜302bの合計の膜厚(302aH+302bH)よりも大きく、Cu膜306bの高さHよりも小さく形成される。好ましくは、第1ES膜302aと第2ES膜302bの合計の膜厚よりも大きく、Cu膜306bの高さHの半分よりも小さく形成される。更に好ましくは、第1ES膜302aと第2ES膜302bと後述のバリア膜305の合計の膜厚よりも大きく、Cu膜306bの高さHの半分よりも小さく形成される。また、ここでは、第1凹部301の形状は、矩形形状に構成する例を示したが、表面層300aに対して凹んだ形状となっていれば良い。例えば、半球状,すり鉢状(椀状),三角錐状であっても良い。
第1ES膜302aは、表面層300a上に形成される。ここで、第1ES膜302aは、例えば、炭素含有シリコン(SiC)膜で構成される。第1ES膜302aの厚さ302aHは、後述の第2ES膜302bの厚さ302bHよりも小さく構成される。なお、第1ES膜302aの厚さ302aHは例えば1〜10Åで構成される。
第2ES膜302bは、第1ES膜302a上に形成される。ここで、第2ES膜302bは、例えば、炭素含有シリコン窒素(SiCN)膜で構成される。第2ES膜302bの厚さ302bHは、上述の第1ES膜302aの厚さ302aHよりも大きく構成される。なお、厚さ302bHは、例えば、11〜50Å程度で構成される。この様にしてES膜302が構成される。
(a)異なる元素を有することで、第1ES膜302aと第2ES膜302bとのエッチング選択比を異ならせることができ、後述するホール304を形成する際に、第1ES膜302aの少なくとも最下層を残すことができ、AirGapパターンの深さの面内均一性を保つことができる。
(b)第1ES膜302aの厚さを第2ES膜302bの厚さよりも小さく構成させることによって、第2ES膜302bをエッチングした際に、残留したとしても、配線間容量の増加に寄与することを低減させることができる。
次に、第1絶縁膜形成工程S104が行われる。図2(C)(D)に示すように、ES膜302が形成された基板300上に、第1絶縁膜303が形成される。第1絶縁膜303は、例えば、炭素含有シリコン酸化膜(SiOC膜)で構成される。第1絶縁膜303の厚さ303Hは、少なくとも、配線の厚さよりも大きく構成される。
第1絶縁膜303を形成した後、不図示の研磨装置によって、第1絶縁膜303の表面が研磨され、表面が平坦化される。
研磨工程S105が行われた後、不図示の装置によって、図4の(E)状態に示す様に、第1絶縁膜303に配線を形成するホール304が形成される。なお、ホール304は、ES膜302をストッパ膜として、エッチングされる。なお、ホール304の孔径304Raは、孔径304Rbよりも小さくなるように構成される。ここで、孔径304Raは、基板300の表面層300aの凹部301内の径である。また、孔径304Rbは、第1絶縁膜303に形成される孔の径である。この様に構成されることにより、ホール304内に形成される後述の配線層306のパターン倒れや、後述のエアギャップ309の倒れを抑制させることができる。
パターニング工程S106が行われた後、図4の(F)状態に示す様に、ホール304内の表面に、バリア膜305が形成される。バリア膜305を形成する装置は、後述の基板処理装置100と同様の構成でも良いし、異なる構成でも良い。なお、バリア膜305は、例えば、チタニウム(Ti)含有膜で形成される。Ti含有膜としては、具体的には、チタニウム(Ti)膜、窒化チタニウム(TiN)膜、窒化チタニウムアルミニウム(TiAlN)膜等が有る。これらのいずれかでも良いし、組み合わせた膜であっても良い。
バリア膜形成工程S107の後、図4の(G)状態に示す様に、ホール304内や第1絶縁膜303上にCu膜306a,306b,306cが形成される。ここで306aと306bは、後の配線膜306を構成し、306cは、後の研磨工程S109で除去される。この様に、配線層306の下端のCu膜306aが、基板300の表面層300aに対して凸状に形成されることで、配線層306のパターン倒れを抑制させることができる。なお、好ましくは、第1凹部301内に埋め込まれるCu膜306aの深さD1は、Cu膜306bの高さD2の半分以下であることが好ましい。この様に構成することで、後述の配線間の寄生誘電率を低減し、均一化させることができる。なお、Cu膜は、例えば、図示しないメッキ処理で形成される。なお、バリア膜形成工程S107とメッキ処理との間で、Cuシードを形成する工程を行っても良い。
配線膜形成工程S108の後、図示しない研磨装置で、図5の(H)状態に示す様に、Cu膜306cが除去される。これにより、配線層306が形成される。ここで、図5の(H)状態で示すように、第1凹部301内に形成されたCu膜306aが存在することにより、研磨を行ったとしても、Cu膜306bが倒壊することを抑制することができる。
研磨工程S109の後、図5の(I)状態に示す様に、基板300上にES膜307が形成される。ES膜307は、上述の第1ES膜302aと同様の膜で形成される。
ES膜形成工程S110の後、不図示の装置によって、図6の(Ja)状態に示す様に、エアギャップを構成する第2凹部308が形成される。第2凹部308の底部は、第1ES膜302aで構成され、側壁は、バリア膜305で構成される。即ち、第2凹部308の底部308aは、第1ES膜302aが露出した状態となる。なお、ここでは、第2ホール308の底部が、第1ES膜302aで構成した例を示したが、図7の状態(Jb)の様に、第1凹部301の底部の高さまでエッチングし、底部を表面層300aで構成した第2凹部308bの様にしても良い。即ち、第2凹部308bの底部308cの表面は、第1凹部301と同様に、基板の表面層300aが露出した状態に構成される。なお、第2凹部308を第2ホールとも呼ぶ。なお、第2凹部308bを形成する際には、第2凹部308bの底部側の側面に、基板の表面層300aの一部が配線層306側に突出した突出部300bが形成されることが好ましい。突出部300bが形成されていることにより、パターン倒れを抑制することができる。ここで、パターン倒れとは、配線層306や、バリア膜305などの構造が、後の半導体装置の製造工程で倒れることを言う。また、好ましくは、第2凹部308bの底部308cの高さ(深さ)を、上述の第1凹部300の底部300d以上の高さに形成することが好ましい。即ち、第2凹部308bの深さHbを、第1ホール308の深さHaよりも深く構成する。なお、深さHaとは、Cu膜306bの表面から底部308aの表面の高さである。また、深さHbとは、Cu膜306bの表面から底部308cの表面までの高さである。この様に構成することによって、パターン倒れを抑制させることができる。また、後述のエアギャップ309bの高さGbが、エアギャップ309の高さGaよりも高くすることができるため、配線間の寄生誘電率を低減させることができ、デバイス特性を向上させることができる。
第2凹部308の形成後、基板300上に、第2絶縁膜310が形成される。これにより、図6の(Ka)状態に示す様に、第1エアギャップ309が形成される。なお、基板300が、図7の(Jb)状態であれば、第2エアギャップ309bが形成される。第2エアギャップ309bの容積は、第1エアギャップ309よりも大きいため、配線間の寄生容量は小さくなる。さらに、突出部300bを形成することにより、パターン倒れを抑制することができる。
まず図9を用いて基板処理装置100を説明する。本実施形態においては、基板処理装置100は第1ES膜302aと第2ES膜302bとのいずれか又は両方を形成可能に構成されている。好ましくは、両方の膜を連続して形成可能に構成される。
シャワーヘッド234の蓋231に設けられたガス導入孔231aには、共通ガス供給管242が接続されている。共通ガス供給管242は、管の内部で連通しており、共通ガス供給管242から供給されるガスは、ガス導入孔231aを介してシャワーヘッド234内に供給される。
第1ガス供給管113aには、上流方向から順に、第1ガス供給源113、流量制御器(流量制御部)であるマスフローコントローラ(MFC)115、及び開閉弁であるバルブ116が設けられている。
第2ガス供給管123aには、上流方向から順に、第2ガス供給源123、MFC125、バルブ126が設けられている。
第3ガス供給管133aには、上流方向から順に、第3ガス供給源133、MFC135、バルブ136が設けられている。
第4ガス供給管143aには、上流方向から順に、第4ガス供給源143、MFC145、バルブ146が設けられている。
処理室201の雰囲気は、排気部から排気される。排気部は、上側容器202aに接続された排気管224を有する。
搬送室203の雰囲気は、搬送室排気部から排気される。搬送室排気部は、下部容器202bに接続された排気管1482を有する。
基板処理装置100は、基板処理装置100の各部の動作を制御するコントローラ280を有している。コントローラ280は、図11に記載のように、演算部(CPU)280a、一時記憶部(RAM)280b、記憶部280c、送受信部280dを少なくとも有する。コントローラ280は、送受信部(I/Oポート)280dを介して基板処理装置100の各構成に接続され、上位コントローラや使用者の指示に応じて記憶部280cからプログラムやレシピを呼び出し、その内容に応じて各構成の動作を制御する。なお、コントローラ280は、専用のコンピュータとして構成してもよいし、汎用のコンピュータとして構成してもよい。また、プログラムやレシピデータが記憶された外部記憶装置(例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、CDやDVD等の光ディスク、MO等の光磁気ディスク、USBメモリ(USB Flash Drive)やメモリカード等の半導体メモリ)282を用いて記憶部280cや一時記憶部280bにプログラムを呼び出しても良い。また、コントローラにプログラムを供給するための手段は、外部記憶装置282を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用いても良いし、上位装置270から受信部283を介して情報を受信し、外部記憶装置282を介さずにプログラムを供給するようにしてもよい。また、キーボードやタッチパネル等の入出力装置281を用いて、コントローラ280に指示をしても良い。
基板処理装置100では基板載置台212をウエハ300の搬送位置(搬送ポジション)まで下降させることにより、基板載置台212の貫通孔214にリフトピン207を貫通させる。その結果、リフトピン207が、基板載置台212表面よりも所定の高さ分だけ突出した状態となる。続いて、ゲートバルブ205を開いて移載室203を搬送モジュール(不図示)と連通させる。そして、この搬送モジュールからウエハ移載機(不図示)を用いてウエハ300を移載室203に搬入し、リフトピン207上にウエハ300を移載する。これにより、ウエハ300は、基板載置台212の表面から突出したリフトピン207上に水平姿勢で支持される。
続いて、処理室201内が所定の圧力(真空度)となるように、排気管224から処理室201内の雰囲気を排気する。この際、圧力センサ(不図示)が計測した圧力値に基づき、APC227の弁の開度をフィードバック制御する。また、温度センサ(不図示)が検出した温度値に基づき、ウエハ300が所定の温度となるようにヒータ213への通電量をフィードバック制御する。また、ウエハ300又は基板支持部210の温度変化が無くなってから一定時間置く。この間、処理室201内に残留している水分あるいは部材からの脱ガス等が有る場合は、真空排気や不活性ガスの供給によって除去しても良い。これで成膜プロセス前の準備が完了することになる。なお、処理室201内を所定の圧力に排気する際に、一度、到達可能な真空度まで真空排気しても良い。
続いて、第1処理として、ウエハ300に第1ES膜302aとしての炭化シリコン(SiC)膜を成膜する例について説明する。成膜工程S301の詳細について、図12を用いて説明する。
第1ガス供給工程S302では、第1ガス供給部から処理室201内に第1ガス(処理ガス)としてのHCDSガスを供給する。具体的には、第1ガス供給源113から供給されたHCDSガスをMFC115で流量調整した後、基板処理装置100に供給する。流量調整されたHCDSガスは、バッファ室232を通り、シャワーヘッド234の分散板234aから、減圧状態の処理室201内に供給される。また、排気系による処理室201内の排気を継続し処理室201内の圧力を所定の圧力範囲(第1圧力)となるように制御する。このとき、ウエハ300に対してHCDSガスが供給されることとなる。HCDSガスは、所定の圧力(第1圧力:例えば10Pa以上1000Pa以下)で処理室201内に供給する。このようにして、ウエハ300にHCDSガスを供給する。HCDSガスが供給されることにより、ウエハ300上に、シリコン含有層が形成される。また、ここで、シリコン含有層とは、シリコン(Si)を主成分とする層であって、塩素(Cl)を含んでいてもよい。以下では、SiとClを含む層の場合を説明する。
ウエハ300上にシリコン含有層が形成された後、第1ガス供給管113aのガスバルブ116を閉じ、HCDSガスの供給を停止する。第1ガスを停止することで、処理室201中に存在する第1ガスや、バッファ室232の中に存在する処理ガスを排気部から排気されることにより第1パージ工程S303が行われる。
第1パージ工程S303の後、第2ガス供給部から、処理室201内に第2ガス(処理ガス)としての、プロピレンガスを供給する。具体的には、バルブ126を開け、シャワーヘッド234を介して、処理室201内にプロピレンガスを供給する。なお、第2ガスは、ウエハ300を処理する処理ガスや、第1ガス,シリコン含有層,ウエハ300と反応する反応ガスとも呼ばれる。なお、第2ガスは、炭素を含む化合物であれば良く、プロピレンに限るものでは無い。
第1パージ工程S303と同様の動作によって、第2パージ工程S305が行われる。例えば、処理室201中に存在するプロピレンガスや、バッファ室232の中に存在するプロピレンガスは、プロピレンガスの供給を停止することで、排気部から排気されることにより第2パージ工程S305が行われる。また、バッファ室232と処理室201にパージガスを供給することによって、パージしても良い。
第2パージ工程S305の終了後、コントローラ280は、上記の第1成膜工程S301(S302〜S305)が所定のサイクル数nが実行されたか否かを判定する。即ち、ウエハ300上に所望の厚さの第1ES膜302aとしてのSiC含有膜が形成されたか否かを判定する。上述したステップS203〜S206を1サイクルとして、このサイクルを少なくとも1回以上行うことにより、ウエハ300上に所定膜厚のSiC含有膜を成膜することができる。なお、上述のサイクルは、複数回繰返すことが好ましい。これにより、ウエハ300上に所定膜厚のSiC含有膜が形成される。また、ここで、SiC含有膜は、SiとCを主成分とする膜である。また、ここで、SiC含有膜の厚さは、例えば、1〜10Åである。
続いて、第2処理として、表面に第1ES膜302aが形成されたウエハ300上に、を第2ES膜302bを形成する工程について説明する。第2成膜工程S401の詳細について、図12を用いて説明する。
第1ガス供給工程S402では、上述の第1ガス供給工程S302と同様の手順が行われ、第1ES膜302a上に、シリコン含有層が形成される。
第1ES膜302a上にシリコン含有層が形成された後、第1パージ工程S303と同様の手順で第1パージ工程S403が行われる。
第1パージ工程S403の後、第2ガス供給工程S304と同様に、第2ガス(処理ガス)としての、プロピレンガスを供給し、シリコン含有層が改質され、所定の厚さのシリコン炭素(SiC)含有層が形成される。SiC含有層は、例えば、処理室201内の圧力、プロピレンガスの流量、ウエハ300の温度、等に応じて、所定の厚さ、所定の分布で形成される。
第1パージ工程S303と同様の動作によって、第2パージ工程S405が行われる。
続いて、ウエハ300に第3ガスを供給する工程が行われる。第3ガス供給工程S406では、第3ガス供給部から処理室201内に第3ガス(処理ガス)としてのNH3ガスを供給する。具体的には、バルブ136を開け、第3ガス供給源133から供給されたNH3ガスをMFC135で流量調整した後、基板処理装置100に供給する。流量調整されたNH3ガスは、バッファ室232を通り、シャワーヘッド234の分散板234aから、減圧状態の処理室201内に供給される。また、排気系による処理室201内の排気を継続し処理室201内の圧力を所定の圧力範囲(第3圧力)となるように制御する。このとき、ウエハ300に対してNH3ガスが供給されることとなる。NH3ガスは、所定の圧力(第3圧力:例えば10Pa以上1000Pa以下)で処理室201内に供給する。このようにして、ウエハ300にNH3ガスを供給する。NH3ガスが供給されることにより、第1ES膜302a上のSiC含有層が、SiCN含有層に改質される。なお、第3ガス供給工程S406では、RPU180cをONとして、NH3ガスを活性化してウエハ300に供給されるように構成しても良い。また、高周波電源252から電極244に高周波電力を供給して処理室201内にNH3ガスのプラズマを発生させて処理させても良い。NH3ガスを活性化させることによって、SiC含有層に含まれる不純物の除去効率や窒化効率を向上させることができる。
第3ガス供給工程S406の後、第3パージ工程S407が行われる。第3パージ工程S407は、上述の第1パージ工程S403と第2パージ工程S405と同様の手順で行われる。
第3パージ工程S407の終了後、コントローラ280は、上記の第2成膜工程S401(S402〜S407)が所定のサイクル数nが実行されたか否かを判定する。即ち、ウエハ300(第1ES膜302a)上に所望の厚さの第2ES膜302bとしてのSiCN膜が形成されたか否かを判定する。上述したステップS402〜S407を1サイクルとして、このサイクルを少なくとも1回以上行うことにより、ウエハ300上に所定膜厚のSiCN膜を成膜することができる。なお、上述のサイクルは、複数回繰返すことが好ましい。これにより、ウエハ300上に所定膜厚のSiCN膜が形成される。また、ここで、SiCN膜は、SiとCとNを主成分とする膜である。また、ここで、SiCN膜の厚さは、例えば、10〜50Åであり、第1ES膜302aよりも厚く形成される。
基板搬出工程S206では、基板搬入工程S201と逆の手順でウエハ300が搬出される。具体的には、基板支持部210を下降させて、ウエハ300を処理室201から、移載室203に移動させる。移載室203に移動後、ウエハ300を移載室203から搬送モジュールにウエハ200を搬出する。
201 処理室
202 チャンバ
212 基板載置台
Claims (7)
- 表面に複数の第1凹部が形成され、配線層が形成される基板を処理室に搬入する工程と、
前記基板に第1元素含有ガスと第2元素含有ガスとを供給して、前記第1元素と前記第2元素を含む第1エッチングストッパ膜を形成し、
前記第1エッチングストッパ膜の上に、前記第1元素含有ガスと前記第2元素含有ガスと第3元素含有ガスとを供給して前記第1元素と前記第2元素と前記第3元素を含む第2エッチングストッパ膜を形成して積層エッチングストッパ膜を形成する工程と、
前記第2エッチングストッパ膜の形成後、前記第1凹部の上に絶縁膜を形成する工程と、
前記絶縁膜をパターニングし前記第1凹部を露出させる工程と、
前記パターニングされた絶縁膜の間であって、前記第1凹部に配線層を形成する工程と、
前記配線層を形成する工程の後、前記絶縁膜をエッチングし、前記第2エッチングストッパ膜を露出させる工程と、
を有する半導体装置の製造方法。 - 前記第1エッチングストッパ膜は、前記基板表面と前記第1凹部内表面に形成される
請求項1に記載の半導体装置の製造方法。 - 前記積層エッチングストッパ膜を形成する工程では、
前記第1エッチングストッパ膜の膜厚は、前記第2エッチングストッパ膜よりも小さく形成される
請求項1または2に記載の半導体装置の製造方法。 - 前記第2エッチングストッパ膜を露出させる工程では、前記第1エッチングストッパ膜を露出させる請求項1に記載の半導体装置の製造方法。
- 前記配線層を形成する工程では、前記第1凹部の上に絶縁膜を形成し、前記絶縁膜に配線膜を形成し、
更に前記配線層を形成する工程の後、底部が前記第1凹部の底部よりも上方に位置するよう、前記絶縁膜と前記積層エッチングストッパ膜と前記基板の表面層とをエッチングして第2凹部を形成する工程と、
を有する請求項1乃至4のいずれか一項に記載の半導体装置の製造方法。 - 表面に複数の第1凹部が形成され、配線層が形成される基板を処理室に搬入させる手順と、
前記基板に第1元素含有ガスと第2元素含有ガスとを供給させて、前記第1元素と前記第2元素を含む第1エッチングストッパ膜を形成させ、
前記第1エッチングストッパ膜の上に、前記第1元素含有ガスと前記第2元素含有ガスと第3元素含有ガスとを供給させて前記第1元素と前記第2元素と前記第3元素を含む第2エッチングストッパ膜を形成して積層エッチングストッパ膜を形成させる手順と、
前記第2エッチングストッパ膜の形成後、前記第1凹部の上に絶縁膜を形成させる手順、
前記絶縁膜をパターニングし前記第1凹部を露出させる手順と、
前記パターニングされた絶縁膜の間であって、前記第1凹部に配線層を形成させる手順と、
前記配線層を形成する工程の後、前記絶縁膜をエッチングし、前記第2エッチングストッパ膜を露出させる手順と、
をコンピュータが基板処理装置に実行させるプログラム。
- 表面に複数の第1凹部が形成され、配線層が形成される基板を処理室に搬入させる手順と、
前記基板に第1元素含有ガスと第2元素含有ガスとを供給させて、前記第1元素と前記第2元素を含む第1エッチングストッパ膜を形成させ、
前記第1エッチングストッパ膜の上に、前記第1元素含有ガスと前記第2元素含有ガスと第3元素含有ガスとを供給させて前記第1元素と前記第2元素と前記第3元素を含む第2エッチングストッパ膜を形成して積層エッチングストッパ膜を形成させる手順と、
前記第2エッチングストッパ膜の形成後、前記第1凹部の上に絶縁膜を形成させる手順、
前記絶縁膜をパターニングし前記第1凹部を露出させる手順と、
前記パターニングされた絶縁膜の間であって、前記第1凹部に配線層を形成させる手順と、
前記配線層を形成する工程の後、前記絶縁膜をエッチングし、前記第2エッチングストッパ膜を露出させる手順と、
をコンピュータが基板処理装置に実行させるプログラムが記録された記録媒体。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017088378A JP6441989B2 (ja) | 2017-04-27 | 2017-04-27 | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 |
KR1020180045401A KR102041521B1 (ko) | 2017-04-27 | 2018-04-19 | 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 |
TW107114281A TWI682499B (zh) | 2017-04-27 | 2018-04-26 | 半導體裝置之製造方法、基板處理裝置及記錄媒體 |
CN201810386517.7A CN108807142B (zh) | 2017-04-27 | 2018-04-26 | 半导体器件的制造方法、衬底处理装置及记录介质 |
US15/965,457 US11037823B2 (en) | 2017-04-27 | 2018-04-27 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017088378A JP6441989B2 (ja) | 2017-04-27 | 2017-04-27 | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018186226A JP2018186226A (ja) | 2018-11-22 |
JP6441989B2 true JP6441989B2 (ja) | 2018-12-19 |
Family
ID=63917426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017088378A Active JP6441989B2 (ja) | 2017-04-27 | 2017-04-27 | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11037823B2 (ja) |
JP (1) | JP6441989B2 (ja) |
KR (1) | KR102041521B1 (ja) |
CN (1) | CN108807142B (ja) |
TW (1) | TWI682499B (ja) |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07297183A (ja) * | 1994-04-28 | 1995-11-10 | Toshiba Corp | 半導体装置とその製造方法 |
US7088003B2 (en) * | 2004-02-19 | 2006-08-08 | International Business Machines Corporation | Structures and methods for integration of ultralow-k dielectrics with improved reliability |
JP4608370B2 (ja) | 2005-06-01 | 2011-01-12 | 独立行政法人海洋研究開発機構 | 試料採取用マイクロミル |
JP4956919B2 (ja) * | 2005-06-08 | 2012-06-20 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JP2009032956A (ja) * | 2007-07-27 | 2009-02-12 | Toshiba Corp | 半導体装置、およびその製造方法 |
US20090093100A1 (en) * | 2007-10-09 | 2009-04-09 | Li-Qun Xia | Method for forming an air gap in multilevel interconnect structure |
TWI392056B (zh) * | 2008-03-12 | 2013-04-01 | Tokyo Electron Ltd | 半導體裝置及其製造方法 |
JP5152093B2 (ja) * | 2009-04-24 | 2013-02-27 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP5464928B2 (ja) | 2009-07-02 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
US8241992B2 (en) * | 2010-05-10 | 2012-08-14 | International Business Machines Corporation | Method for air gap interconnect integration using photo-patternable low k material |
JP2012038961A (ja) * | 2010-08-09 | 2012-02-23 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
JP5936507B2 (ja) * | 2012-09-27 | 2016-06-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
US9153538B2 (en) * | 2013-08-22 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor devices and methods of manufacture thereof |
JP5847783B2 (ja) * | 2013-10-21 | 2016-01-27 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体 |
US10163792B2 (en) * | 2014-07-28 | 2018-12-25 | Qualcomm Incorporated | Semiconductor device having an airgap defined at least partially by a protective structure |
US9659856B2 (en) * | 2014-10-24 | 2017-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Two step metallization formation |
JP2017069461A (ja) * | 2015-09-30 | 2017-04-06 | 富士フイルム株式会社 | 段差基板の製造方法、電子デバイスの製造方法、及び、積層体 |
JP2016034043A (ja) * | 2015-11-25 | 2016-03-10 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 |
US10832944B2 (en) * | 2018-11-01 | 2020-11-10 | Globalfoundries Inc. | Interconnect structure having reduced resistance variation and method of forming same |
-
2017
- 2017-04-27 JP JP2017088378A patent/JP6441989B2/ja active Active
-
2018
- 2018-04-19 KR KR1020180045401A patent/KR102041521B1/ko active IP Right Grant
- 2018-04-26 TW TW107114281A patent/TWI682499B/zh active
- 2018-04-26 CN CN201810386517.7A patent/CN108807142B/zh active Active
- 2018-04-27 US US15/965,457 patent/US11037823B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR102041521B1 (ko) | 2019-11-06 |
CN108807142B (zh) | 2023-09-22 |
KR20180120579A (ko) | 2018-11-06 |
US11037823B2 (en) | 2021-06-15 |
US20180315651A1 (en) | 2018-11-01 |
TW201907518A (zh) | 2019-02-16 |
TWI682499B (zh) | 2020-01-11 |
CN108807142A (zh) | 2018-11-13 |
JP2018186226A (ja) | 2018-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6456893B2 (ja) | 半導体装置の製造方法、記録媒体および基板処理装置 | |
US10163625B2 (en) | Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium | |
KR101514867B1 (ko) | 성막 방법 및 성막 장치 | |
US9349586B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and non-transitory computer-readable recording medium | |
US10090149B2 (en) | Method of manufacturing semiconductor device by forming and modifying film on substrate | |
KR102069943B1 (ko) | 성막 방법 | |
US20160376699A1 (en) | Substrate processing apparatus, and storage medium | |
KR20060050163A (ko) | 실리콘 산화막 형성 방법 및 장치 | |
JP2017112145A (ja) | 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム | |
JP6402058B2 (ja) | 基板処理装置、半導体装置の製造方法及びプログラム | |
US9711348B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium | |
JP6741780B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
US11923193B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
JPWO2014148551A1 (ja) | 半導体装置の製造方法、基板処理装置および記録媒体 | |
JP6091940B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
KR102314998B1 (ko) | 실리콘막의 형성 방법 및 형성 장치 | |
JP6613213B2 (ja) | 半導体装置の製造方法、基板処理装置、およびプログラム | |
KR102184690B1 (ko) | 오목부의 매립 방법 및 처리 장치 | |
KR20200111627A (ko) | 성막 장치의 세정 방법 | |
JP2018163931A (ja) | 基板処理装置、半導体装置の製造方法およびプログラム | |
US20190292662A1 (en) | Film-forming method and film-forming apparatus | |
JP6441989B2 (ja) | 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体 | |
JP7361223B2 (ja) | 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム | |
JP2023065305A (ja) | 成膜方法及び成膜システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181115 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181122 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6441989 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |