KR102041521B1 - 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 Download PDF

Info

Publication number
KR102041521B1
KR102041521B1 KR1020180045401A KR20180045401A KR102041521B1 KR 102041521 B1 KR102041521 B1 KR 102041521B1 KR 1020180045401 A KR1020180045401 A KR 1020180045401A KR 20180045401 A KR20180045401 A KR 20180045401A KR 102041521 B1 KR102041521 B1 KR 102041521B1
Authority
KR
South Korea
Prior art keywords
film
gas
etching stopper
stopper film
substrate
Prior art date
Application number
KR1020180045401A
Other languages
English (en)
Other versions
KR20180120579A (ko
Inventor
츠요시 타케다
나오후미 오하시
토시유키 키쿠치
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20180120579A publication Critical patent/KR20180120579A/ko
Application granted granted Critical
Publication of KR102041521B1 publication Critical patent/KR102041521B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Abstract

본 발명은 양호한 특성의 디바이스를 실현 가능한 기술을 제공한다.
표면에 복수의 제1 요부(凹部)가 형성되는 기판을 처리실에 반입하는 공정; 상기 기판에 제1 원소 함유 가스와 제2 원소 함유 가스를 공급하여 상기 제1 원소와 상기 제2 원소를 포함하는 제1 에칭 스토퍼 막을 형성하는 공정 및 상기 제1 에칭 스토퍼 막 상에 상기 제1 원소 함유 가스와 상기 제2 원소 함유 가스와 제3 원소 함유 가스를 공급하여 상기 제1 원소와 상기 제2 원소와 상기 제3 원소를 포함하는 제2 에칭 스토퍼 막을 형성하는 공정을 수행하여 적층 에칭 스토퍼 막을 형성하는 공정; 상기 제1 요부 상에 절연막을 형성한 후에 상기 절연막 사이에 배선층을 형성하는 공정; 및 상기 절연막을 에칭하고, 상기 제2 에칭 스토퍼 막을 노출시키는 공정을 포함한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS AND NON-TRANSITORY COMPUTER-READABLE RECORDING MEDIUM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체에 관한 것이다.
최근 반도체 장치의 집적도가 높아지고 있다. 이에 따라 배선 사이가 미세화된다. 이 때문에 배선 사이에서 전기적 용량이 커지고, 신호의 전파 속도가 저하되는 등의 문제가 있다. 그래서 배선 사이를 최대한 저유전율화하는 것이 요구되고 있다.
저유전율화를 실현하는 방법 중 하나로서 배선 사이에 공극(空隙)을 설치하는 에어 갭 구조가 검토되고 있다. 에어 갭 구조의 공극을 형성하는 방법으로서는 예컨대 배선 사이를 에칭하는 방법이 있다. 예컨대 특허문헌 1에 에어 갭의 형성 방법이 기재되어 있다.
배선의 폭이나 배선 사이의 폭이 작아지는 것에 의해 배선이 도괴되는 경우가 있다. 이에 의해 디바이스 특성이 악화된다는 과제가 있다.
1. 일본 특개 2006-334703
따라서, 본 발명은 양호한 특성의 디바이스를 실현 가능한 기술을 제공한다.
본 발명의 일 형태에 따르면, 표면에 복수의 제1 요부(凹部)가 형성되는 기판을 처리실에 반입하는 공정; 상기 기판에 제1 원소 함유 가스와 제2 원소 함유 가스를 공급하여 상기 제1 원소와 상기 제2 원소를 포함하는 제1 에칭 스토퍼 막을 형성하는 공정 및 상기 제1 에칭 스토퍼 막 상에 상기 제1 원소 함유 가스와 상기 제2 원소 함유 가스와 제3 원소 함유 가스를 공급하여 상기 제1 원소와 상기 제2 원소와 상기 제3 원소를 포함하는 제2 에칭 스토퍼 막을 형성하는 공정을 수행하여 적층 에칭 스토퍼 막을 형성하는 공정; 상기 제1 요부 상에 절연막을 형성한 후에 상기 절연막 사이에 배선층을 형성하는 공정; 및 상기 절연막을 에칭하고, 상기 제2 에칭 스토퍼 막을 노출시키는 공정을 포함하는 기술이 제공된다.
본 발명에 따르면, 양호한 특성의 디바이스를 실현 가능한 기술을 제공할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 디바이스의 제조 플로우를 설명하는 도면.
도 2는 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 도면.
도 3은 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 도면.
도 4는 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 도면.
도 5는 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 도면.
도 6은 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 도면.
도 7은 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 도면.
도 8은 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 도면.
도 9는 본 발명의 일 실시 형태에 따른 기판 처리 장치를 설명하는 도면.
도 10은 본 발명의 일 실시 형태에 따른 가스 공급부를 설명하는 도면.
도 11은 본 발명의 일 실시 형태에 따른 컨트롤러의 개략도.
도 12는 본 발명의 일 실시 형태에 따른 에칭 스토퍼 막을 형성하는 플로우를 설명하는 도면.
(실시 형태)
이하, 본 발명의 일 실시 형태에 대해서 설명한다.
도 1 내지 도 6을 이용하여 반도체 장치의 제조 공정의 일 공정을 설명한다. 도 1은 반도체 장치의 제조 공정의 플로우 차트이며, 도 2 내지 도 6은 도 1의 각 공정에 대응하는 기판의 상태를 도시하는 도면이다.
[요부 형성 공정(S101)]
요부(凹部) 형성 공정(S101)에 대해서 설명한다. 요부 형성 공정(S101)에 대해서 도 2의 (A) 및 도 2의 (B)를 이용하여 설명한다. 제1 요부(301)는 기판(300)의 표면층(300a)의 표면에 형성된다. 이하 기판(300)은 웨이퍼(300)이라고도 지칭될 수 있다. 표면층(300a)은 절연막과 Si 기판 중 어느 하나 또는 양방(兩方)으로 구성된다. 절연막은 예컨대 탄소 함유 실리콘산화막(SiOC막)이다. 제1 요부(301)는 패터닝 기술로 형성된다. 여기서 요부의 높이(301H)(깊이)는 후술하는 제1 ES막(302a)과 제2 ES막(302b)의 합계 막 두께(302aH+302bH)보다 크고, Cu막(306b)의 높이H보다 작게 형성된다. 바람직하게는 제1 ES막(302a)과 제2 ES막(302b)의 합계 막 두께보다 크고, Cu막(306b)의 높이H의 절반보다 작게 형성된다. 또한 바람직하게는 제1 ES막(302a)과 제2 ES막(302b)과 후술하는 배리어 막(305)의 합계 막 두께보다 크고, Cu막(306b)의 높이H의 절반보다 작게 형성된다. 또한 여기서는 제1 요부(301)의 형상은 직사각형[矩形] 형상으로 구성하는 예를 제시했지만, 표면층(300a)에 대하여 오목한 형상이 되면 좋다. 예컨대 반구 형상(半球狀), 절구 형상(사발 형상), 삼각추 형상이어도 좋다.
제1 요부(301)를 형성한 후, 기판(300)의 표면에 에칭 스토퍼 막(302)을 형성한다. 에칭 스토퍼 막(302)이 형성된 기판(300)의 상태를 도 2C에 도시한다.
여기서 발명자 등은 다음과 같은 과제를 발견했다. 에칭 스토퍼 막은 에어 갭의 패턴 형성 시에 에어 갭의 깊이 편차를 억제시키는 점에서 유효하지만, 최종적인 디바이스 구조에 남아 있기 때문에, 디바이스의 배선 사이에 기생 용량을 증가시켜 디바이스 특성이 불균형해지는 과제가 발생한다. 발명자 등은 예의 연구한 결과, 다음과 같은 기술을 발견했다. 하나는 2종류의 에칭 스토퍼 막을 적층하고 상방(上方)의 에칭 스토퍼 막을 제거시키는 기술이다. 이 기술에 의해 배선 사이의 기생 용량을 저하시킬 수 있다. 이하, 2종류의 에칭 스토퍼 막(ES막)을 적층하는 공정 이후의 반도체 디바이스의 제조 공정에 대해서 설명한다. 여기서는 상방의 에칭 스토퍼 막을 제거시키는 예를 제시하지만, 디바이스의 배선 사이의 기생 용량을 감소시키기 위해서 2종류의 에칭 스토퍼 막을 동시에 제거하도록 구성해도 좋다.
도 1, 도 3을 이용하여 제1 ES막(302a)과 제2 ES막(302b)을 포함하는 ES막(302)을 형성하는 기술에 대해서 설명한다. 제1 ES막(302a)과 제2 ES막(302b)을 형성하는 기판 처리 장치(100)의 구성이나 형성 방법의 상세는 후술한다.
[제1 에칭 스토퍼 막 형성 공정(S102)]
제1 ES막(302a)은 표면층(300a) 상에 형성된다. 여기서 제1 ES막(302a)은 예컨대 탄소 함유 실리콘(SiC)막으로 구성된다. 제1 ES막(302a)의 두께(302aH)는 후술하는 제2 ES막(302b)의 두께(302bH)보다 작게 구성된다. 또한 제1 ES막(302a)의 두께(302aH)는 예컨대 1Å 내지 10Å로 구성된다.
[제2 에칭 스토퍼 막 형성 공정(S103)]
제2 ES막(302b)은 제1 ES막(302a) 상에 형성된다. 여기서 제2 ES막(302b)은 예컨대 탄소 함유 실리콘질소(SiCN)막으로 구성된다. 제2 ES막(302b)의 두께(302bH)는 전술한 제1 ES막(302a)의 두께(302aH)보다 크게 구성된다. 또한 두께(302bH)는 예컨대 11Å 내지 50Å 정도로 구성된다. 이렇게 하여 ES막(302)이 구성된다.
이와 같이 제1 ES막(302a)을 구성하는 원소와 제2 ES막(302b)을 구성하는 원소를 다르게 하거나 또는 두께를 다르게 하는 것에 의해 적어도 이하의 (a), (b) 중 어느 하나의 효과를 갖는다.
(a) 다른 원소를 포함하는 것에 의해 제1 ES막(302a)과 제2 ES막(302b)의 에칭 선택비를 다르게 할 수 있고, 후술하는 홀(304)을 형성할 때 제1 ES막(302a)의 적어도 최하층을 남길 수 있고, 에어 갭 패턴의 깊이의 면내(面內) 균일성을 유지할 수 있다.
(b) 제1 ES막(302a)의 두께를 제2 ES막(302b)의 두께보다 작게 구성하는 것에 의해 제2 ES막(302b)을 에칭했을 때 잔류해도 배선 사이 용량의 증가에 기여하는 것을 저감시킬 수 있다.
[제1 절연막 형성 공정(S104)]
다음으로 제1 절연막 형성 공정(S104)이 수행된다. 도 2C 및 도 2D에 도시된 바와 같이, ES막(302)이 형성된 기판(300) 상에 제1 절연막(303)이 형성된다. 제1 절연막(303)은 예컨대 탄소 함유 실리콘산화막(SiOC막)으로 구성된다. 제1 절연막(303)의 두께(303H)는 적어도 배선의 두께보다 크게 구성된다.
[연마 공정(S105)]
제1 절연막(303)을 형성한 후, 연마 장치(미도시)에 의해 제1 절연막(303)의 표면이 연마되어 표면이 평탄화된다.
[패터닝 공정(S106)]
연마 공정(S105)이 수행된 후, 장치(미도시)에 의해 도 4의 (E) 상태로 도시된 바와 같이 제1 절연막(303)에 배선을 형성하기 위한 홀(304)이 형성된다. 또한 홀(304)은 ES막(302)을 스토퍼 막으로 하여서 에칭되는 것에 의해서 형성된다. 또한 홀(304)의 공(孔) 지름(304Ra)은 공 지름(304Rb)보다 작아지도록 구성된다. 여기서 공 지름(304Ra)은 기판(300)의 표면층(300a)의 요부(301) 내의 지름이다. 또한 공 지름(304Rb)은 제1 절연막(303)에 형성되는 공의 지름이다. 이와 같이 구성되는 것에 의해 홀(304) 내에 형성되는 후술하는 배선층(306)의 패턴 도괴나, 후술하는 에어 갭(309)의 도괴를 억제시킬 수 있다.
[배리어 막 형성 공정(S107)]
패터닝 공정(S106)이 수행된 후, 도 4의 (F) 상태로 도시된 바와 같이 홀(304) 내의 표면에 배리어 막(305)이 형성된다. 배리어 막(305)을 형성하기 위한 장치(미도시)는 후술하는 기판 처리 장치(100)와 마찬가지의 구성이어도 좋고, 다른 구성이어도 좋다. 또한 배리어 막(305)은 예컨대 티타늄(Ti) 함유막으로 형성된다. Ti 함유막으로서는 구체적으로는 티타늄(Ti)막, 질화티타늄(TiN)막, 질화티타늄알루미늄(TiAlN)막 등이 있다. 이들 중 어느 하나이어도 좋고, 조합한 막이어도 좋다.
[배선막 형성 공정(S108)]
배리어 막 형성 공정(S107) 후, 도 4의 (G) 상태로 도시된 바와 같이 홀(304) 내나 제1 절연막(303) 상에 Cu막(306a, 306b, 306c)이 형성된다. 여기서 Cu막(306a, 306b)은 이후의 배선막(306)을 구성하고, Cu막(306c)은 이후의 연마 공정(S109)에서 제거된다. 이와 같이 배선층(306)의 하단의 Cu막(306a)이 기판(300)의 표면층(300a)에 대하여 철 형상[凸狀]으로 형성되는 것에 의해 배선층(306)의 패턴 도괴를 억제할 수 있다. 또한 바람직하게는 제1 요부(301) 내에 매립되는 Cu막(306a)의 깊이(D1)는 Cu막(306b)의 높이(D2)의 절반 이하인 것이 바람직하다. 이와 같이 구성하는 것에 의해 후술하는 배선 사이의 기생 유전율을 저감하고 균일화할 수 있다. 또한 Cu막은 예컨대 도금 처리(미도시)로 형성된다. 또한 배리어 막 형성 공정(S107)과 도금 처리 사이에 Cu 시드를 형성하는 공정을 수행해도 좋다.
[연마 공정(S109)]
배선막 형성 공정(S108) 후, 연마 장치(미도시)로 도 5의 (H) 상태로 도시되는 바와 같이 Cu막(306c)이 제거된다. 이에 의해 배선층(306)이 형성된다. 여기서 도 5의 (H) 상태로 도시된 바와 같이 제1 요부(301) 내에 형성된 Cu막(306a)이 존재하는 것에 의해, 연마를 수행해도 Cu막(306b)이 도괴되는 것을 억제할 수 있다.
[ES막 형성 공정(S110)]
연마 공정(S109) 후, 도 5의 (I) 상태로 도시된 바와 같이 기판(300) 상에 ES막(307)이 형성된다. ES막(307)은 전술한 제1 ES막(302a)과 마찬가지의 막으로 형성될 수 있다.
[패터닝 공정(S111)]
ES막 형성 공정(S110) 후, 장치(미도시)에 의해 도 6의 (Ja) 상태로 도시된 바와 같이 에어 갭을 구성하는 제2 요부(308)가 형성된다. 제2 요부(308)의 저부(底部)(308a)는 제1 ES막(302a)으로 구성되고, 측벽은 배리어 막(305)으로 구성된다. 즉 제2 요부(308)의 저부(308a)는 제1 ES막(302a)이 노출된 상태가 된다. 또한 여기서는 제2 홀(308)의 저부(308a)를 제1 ES막(302a)으로 구성한 예를 제시했지만, 도 7의 상태 (Jb)처럼 제1 요부(301)의 저부의 높이까지 에칭하고 저부를 표면층(300a)으로 구성한 제2 요부(308b)와 같이 해도 좋다. 즉 제2 요부(308b)의 저부(308c)의 표면은 제1 요부(301)와 마찬가지로 기판의 표면층(300a)이 노출된 상태로 구성된다. 또한 제2 요부(308)를 제2 홀이라고도 부른다. 또한 제2 요부(308b)를 형성할 때는 제2 요부(308b)의 저부측의 측면에 기판의 표면층(300a)의 일부가 배선층(306)측에 돌출한 돌출부(300b)가 형성되는 것이 바람직하다. 돌출부(300b)가 형성되는 것에 의해 패턴 도괴를 억제할 수 있다. 여기서 패턴 도괴란 배선층(306)이나, 배리어 막(305)등의 구조가 이후의 반도체 장치의 제조 공정에서 도괴되는 것을 말한다. 또한 바람직하게는 제2 요부(308b)의 저부(308c)의 높이(깊이)를 전술한 제1 요부(301)의 저부(300d) 이상의 높이로 형성하는 것이 바람직하다. 즉 제2 요부(308b)의 깊이(Hb)를 제1 홀(308)의 깊이(Ha)보다 깊게 구성한다. 또한 깊이(Ha)란 Cu막(306b)의 표면으로부터 저부(308a)의 표면까지의 거리다. 또한 깊이(Hb)란 Cu막(306b)의 표면으로부터 저부(308c)의 표면까지의 거리다. 이렇게 구성하는 것에 의해 패턴 도괴를 억제할 수 있다. 또한 후술하는 에어 갭(309b)의 높이(Gb)가 에어 갭(309)의 높이(Ga)보다 높게 할 수 있기 때문에 배선 사이의 기생 유전율을 저감시킬 수 있고, 디바이스 특성을 향상시킬 수 있다.
[제2 절연막 형성 공정(S112)]
제2 요부(308) 형성 후, 기판(300) 상에 제2 절연막(310)이 형성된다. 이에 의해 도 6의 (Ka) 상태로 도시된 바와 같이 제1 에어 갭(309)이 형성된다. 또한 기판(300)이 도 7의 (Jb) 상태라면 제2 에어 갭(309b)이 형성된다. 제2 에어 갭(309b)의 용적은 제1 에어 갭(309)보다 크기 때문에 배선 사이의 기생 용량은 작아진다. 또한 돌출부(300b)를 형성하는 것에 의해 패턴 도괴를 억제할 수 있다.
여기서 에어 갭에 대해서 설명한다. 최근의 미세화, 고밀도화에 따라 배선 사이의 거리가 좁아지고 있다. 그렇게 되면 배선 사이에서 콘덴서 용량이 증가하여 신호 지연이 발생하는 문제가 있다. 이 경우, 종래와 마찬가지로 배선 사이에 저유전율의 절연물을 충전하는 방법을 생각해볼 수 있지만, 이에는 물리적인 한계가 발생하는 과제가 있다. 배선 사이에 에어 갭이라고 불리는 공극을 설치하는 것에 의해 배선 사이의 기생 유전율을 낮출 수 있고, 디바이스 특성을 향상시키는 것이 가능해진다.
계속해서 제1 ES막 형성 공정(S102)과 제2 ES막 형성 공정(S103)에서 이용되는 기판 처리 장치, ES막의 형성 방법을 설명한다. ES막의 형성 방법은 반도체 제조 방법의 일부이며, 기판 처리 방법의 일부이기도 하다.
(기판 처리 장치)
우선 도 9를 이용하여 기판 처리 장치(100)를 설명한다. 본 실시 형태에서 기판 처리 장치(100)는 제1 ES막(302a)과 제2 ES막(302b) 중 어느 하나 또는 양방을 형성 가능하도록 구성된다. 바람직하게는 양방의 막을 연속해서 형성 가능하도록 구성된다.
기판 처리 장치(100)를 구성하는 처리 용기(202)는 횡단면(橫斷面)이 원형이며 편평한 밀폐 용기로서 구성된다. 또한 처리 용기(202)는 예컨대 알루미늄(Al)이나 스텐레스(SUS) 등의 금속 재료로 구성된다. 처리 용기(202) 내에는 기판으로서의 실리콘 웨이퍼 등의 웨이퍼(300)를 처리하는 처리실(201)과, 웨이퍼(300)를 처리실(201)에 반송할 때 웨이퍼(300)가 통과하는 반송실(203)이 형성된다. 처리 용기(202)는 상부 용기(202a)와 하부 용기(202b)로 구성된다. 상부 용기(202a)와 하부 용기(202b) 사이에는 경계부(204)가 설치된다.
하부 용기(202b)의 측면에는 게이트 밸브(205)에 인접한 기판 반입출구(206)가 설치되고, 웨이퍼(300)는 기판 반입출구(206)를 개재하여 진공 반송실(미도시)과의 사이를 이동한다. 하부 용기(202b)의 저부에는 리프트 핀(207)이 복수 설치된다.
처리실(201) 내에는 웨이퍼(300)를 지지하는 기판 지지부(210)가 설치된다. 기판 지지부(210)는 웨이퍼(300)를 재치하는 재치면(211)과, 재치면(211)을 표면에 가지는 재치대(212), 히터(213)를 주로 포함한다. 기판 재치대(212)에는 리프트 핀(207)이 관통하는 관통공(214)이 리프트 핀(207)과 대응하는 위치에 각각 설치된다. 히터(213)에는 기판(300), 히터(213), 재치면(211) 중 적어도 어느 하나의 온도를 소정 온도로 유지하는 히터 제어부(258)가 접속된다.
기판 재치대(212)는 샤프트(217)에 의해 지지된다. 샤프트(217)의 지지부는 처리 용기(202)의 저벽에 설치된 구멍을 관통하고, 처리 용기(202)의 외부에서 승강 기구(218)에 접속된다. 승강 기구(218)를 작동시켜서 샤프트(217) 및 기판 재치대(212)를 승강시키는 것에 의해 기판 재치면(211) 상에 재치되는 웨이퍼(300)를 승강시키는 것이 가능하도록 이루어진다. 또한 샤프트(217) 하단부의 주위는 벨로즈(219)에 의해 피복된다. 처리 용기(202) 내는 기밀하게 보지(保持)된다.
기판 재치대(212)는 웨이퍼(300) 반송 시에는 기판 재치면(211)이 기판 반입출구(206)와 대향하는 위치(웨이퍼 반송 위치, 웨이퍼 반송 포지션)까지 하강하고, 웨이퍼(300) 처리 시에는 도 9에서 도시되는 바와 같이 웨이퍼(300)가 처리실(201) 내의 처리 위치(웨이퍼 처리 위치, 웨이퍼 처리 포지션)가 될 때까지 상승한다.
구체적으로는 기판 재치대(212)를 웨이퍼 반송 위치까지 하강시켰을 때에는 리프트 핀(207)의 상단부가 기판 재치면(211)의 상면으로부터 돌출하여 리프트 핀(207)이 웨이퍼(300)를 하방으로부터 지지하도록 이루어진다. 또한 기판 재치대(212)를 웨이퍼 처리 위치까지 상승시켰을 때에는 리프트 핀(207)은 기판 재치면(211)의 상면으로부터 매몰하여 기판 재치면(211)이 웨이퍼(300)를 하방으로부터 지지하도록 이루어진다.
처리실(201)의 상부(상류측)에는 가스 분산 기구로서의 샤워 헤드(234)가 설치된다. 샤워 헤드(234)의 덮개(231)에는 가스 도입공(231a)이 설치된다. 후술하는 처리 용기(202)의 가스 공급부(공급계)로부터 공급되는 가스는 공통 가스 공급관(242)으로부터 가스 도입공(231a)을 개재하여 버퍼실(232)에 공급된다. 버퍼실(232)에 공급된 가스는 분산판(234a)을 개재하여 처리실(201)에 공급된다. 분산판(234a)에는 복수의 공이 설치되고, 재치면(211)과 대향하도록 배치된다. 또한 분산판(234a)은 고주파 전력이 공급되는 전극(244)으로서 구성되어도 좋다. 전극(244)을 설치한 경우, 전극(244)과 덮개(231) 사이에 절연 블록(233)이 설치된다. 또한 전극(244)에는 정합부(251)와 고주파 전원(252)을 전력 공급선(253)으로 접속되어도 좋다. 전극(244)에 고주파 전력을 공급 가능하도록 구성하는 것에 의해 처리실(201) 내에서 가스를 활성화시키는 것이 가능해진다.
(공급계)
샤워 헤드(234)의 덮개(231)에 설치된 가스 도입공(231a)에는 공통 가스 공급관(242)이 접속된다. 공통 가스 공급관(242)은 관의 내부에서 연통하고, 공통 가스 공급관(242)으로부터 공급되는 가스는 가스 도입공(231a)을 개재하여 샤워 헤드(234) 내에 공급된다.
공통 가스 공급관(242)에는 도 10에 도시되는 가스 공급부가 접속된다. 가스 공급부는 제1 가스 공급관(113a), 제2 가스 공급관(123a), 제3 가스 공급관(133a), 제4 가스 공급관(143a)이 접속된다.
제1 가스 공급관(113a)을 포함하는 제1 가스 공급부로부터는 제1 원소 함유 가스가 주로 공급된다. 또한 제2 가스 공급관(123a)을 포함하는 제2 가스 공급부로부터는 주로 제2 원소 함유 가스가 공급된다. 또한 제3 가스 공급관(133a)을 포함하는 제3 가스 공급부로부터는 주로 제3 원소 함유 가스가 공급된다. 또한 제4 가스 공급관(143a)을 포함하는 제4 가스 공급부로부터는 주로 제4 원소 함유 가스가 공급된다.
(제1 가스 공급부)
제1 가스 공급관(113a)에는 상류 방향부터 순서대로 제1 가스 공급원(113), 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(115)(MFC) 및 개폐 밸브인 밸브(116)가 설치된다.
제1 가스 공급관(113a)으로부터 제1 원소 함유 가스가 MFC(115), 밸브(116), 공통 가스 공급관(242)을 개재하여 샤워 헤드(234)에 공급된다.
제1 원소 함유 가스는 처리 가스 중 하나다. 제1 원소 함유 가스는 실리콘(Si)을 포함하는 가스이며, 예컨대 헥사클로로디실란(Si2Cl2, 약칭: HCDS) 등의 가스다. 본 명세서에서, 제1 원소 함유 가스는 "제1 가스" 또는 "제1 처리 가스"라고도 지칭된다.
또한 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란, 즉 실리콘테트라클로라이드(SiCl4, 약칭: STC) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 무기 할로실란 가스를 이용할 수 있다.
또한 모노실란(SiH4, 약칭: MS) 가스, 디실란(Si2H6, 약칭: DS) 가스, 트리실란(Si3H8, 약칭: TS) 가스 등의 무기 원료를 이용할 수 있다.
또한 테트라키스디메틸아미노실란{Si[N(CH3)2]4, 약칭: 4DMAS} 가스, 트리스디메틸아미노실란{Si[N(CH3)2]3H, 약칭: 3DMAS} 가스, 비스디에틸아미노실란{Si[N(C2H5)2]2H2, 약칭: BDEAS) 가스, 비스터셔리부틸아미노실란{SiH2[NH(C4H9)]2, 약칭: BTBAS) 가스 등의 아미노실란 원료 가스를 이용할 수 있다.
제1 가스 공급부는 주로 제1 가스 공급관(113a), MFC(115), 밸브(116)에 의해 구성된다.
또한 제1 가스 공급원(113), 제1 가스를 활성화시키는 리모트 플라즈마 유닛(180a)(RPU) 중 어느 하나 또는 양방을 제1 가스 공급부에 포함시켜서 생각해도 좋다.
(제2 가스 공급부)
제2 가스 공급관(123a)에는 상류 방향부터 순서대로 제2 가스 공급원(123), MFC(125), 밸브(126)가 설치된다.
제2 가스 공급관(123a)으로부터는 제2 원소 함유 가스가 MFC(125), 밸브(126), 공통 가스 공급관(242)을 개재하여 샤워 헤드(234) 내에 공급된다.
제2 원소 함유 가스는 처리 가스 중 하나다. 제2 원소 함유 가스는 탄소(C)를 포함하는 가스이며, 예컨대 프로필렌(C3H6)의 가스다. 탄소와 수소를 포함하는 가스라면 좋고, 메탄(CH4), 에탄(C2H6), 프로판(C3H8) 등이어도 좋다. 본 명세서에서, 제2 원소 함유 가스는 "제2 가스" 또는 "제2 처리 가스"라고도 지칭된다.
또한 제2 원소 함유 가스에 C와 Si를 포함하는 가스를 이용해도 좋다. C와 Si를 포함하는 가스로서는 예컨대 1,4-디실라부탄(disilabutane)(Si2C2H10, 약칭: DSB)이 있다.
또한 에틸렌비스(트리클로로실란) 가스, 즉 1,2-비스(트리클로로실릴)에탄[(SiCl3)2C2H4, 약칭: BTCSE] 가스, 메틸렌비스(트리클로로실란) 가스, 즉 비스(트리클로로실릴)메탄[(SiCl3)2CH2, 약칭: BTCSM] 가스 등의 알킬렌할로실란 가스도 이용할 수 있다.
또한 1,1,2,2-테트라클로로-1,2-디메틸디실란[(CH3)2Si2Cl4, 약칭: TCDMDS] 가스, 1,2-디클로로-1,1,2,2-테트라메틸디실란[(CH3)4Si2Cl2, 약칭: DCTMDS] 가스, 1-모노클로로-1,1,2,2,2-펜타메틸디실란[(CH3)5Si2Cl, 약칭: MCPMDS] 가스 등의 알킬할로실란 가스도 이용할 수 있다.
제2 가스 공급부는 주로 제2 가스 공급관(123a), MFC(125), 밸브(126)로 구성된다.
또한 제2 가스 공급원(123), 제2 가스를 활성화시키는 리모트 플라즈마 유닛(180b)(RPU) 중 어느 하나 또는 양방을 제2 가스 공급부에 포함시켜서 생각해도 좋다.
(제3 가스 공급부)
제3 가스 공급관(133a)에는 상류 방향부터 순서대로 제3 가스 공급원(133), MFC(135), 밸브(136)가 설치된다.
제3 가스 공급관(133a)으로부터는 제3 원소 함유 가스가 MFC(135), 밸브(136), 공통 가스 공급관(242)을 개재하여 샤워 헤드(234)에 공급된다.
제3 원소 함유 가스는 처리 가스 중 하나다. 제3 원소 함유 가스는 질소(N)를 포함하는 가스이며, 예컨대 암모니아(NH3) 가스나, 질소(N2) 가스 등의 가스다. 본 명세서에서, 제3 원소 함유 가스는 "제3 가스" 또는 "제3 처리 가스"라고도 지칭된다.
제3 가스 공급부는 주로 제3 가스 공급관(133a), MFC(135), 밸브(136)로 구성된다.
또한 제3 가스 공급원(133), 제3 가스를 활성화시키는 리모트 플라즈마 유닛(180c)(RPU) 중 어느 하나 또는 양방을 제3 가스 공급부에 포함시켜서 생각해도 좋다. 바람직하게는 RPU(180c)를 제3 가스 공급부에 설치하고, 활성화한 제3 원소 함유 가스를 샤워헤드(234)에 공급하도록 구성한다.
(제4 가스 공급부)
제4 가스 공급관(143a)에는 상류 방향부터 순서대로 제4 가스 공급원(143), MFC(145), 밸브(146)가 설치된다.
제4 가스 공급관(143a)으로부터는 제4 원소 함유 가스가 MFC(145), 밸브(146), 공통 가스 공급관(242)을 개재하여 샤워 헤드(234)에 공급된다.
제4 원소 함유 가스는 예컨대 불활성 가스다. 불활성 가스는 전술한 처리 가스와 반응하기 어려운 가스다. 예컨대 헬륨(He), 네온(Ne), 질소(N), 아르곤(Ar) 중 적어도 어느 하나를 포함하는 가스이며, 예컨대 N2 가스다. 불활성 가스는 전술한 처리 가스의 희석 가스나, 퍼지 가스로서 이용된다.
제4 가스 공급부는 주로 제4 가스 공급관(143a), MFC(145), 밸브(146)로 구성된다. 또한 제4 가스 공급원(143)을 제4 가스 공급부에 포함시켜서 생각해도 좋다.
(배기부)
처리실(201)의 분위기는 배기부로부터 배기된다. 배기부는 상측 용기(202a)에 접속된 배기관(224)을 포함한다.
배기관(224)은 상측 용기(202a)에 설치된다. 배기관(224)에는 처리실(201) 내를 소정의 압력으로 제어하는 압력 제어부로서 APC(227)(Auto Pressure Controller)가 설치된다. 또한 APC(227)의 하류측에는 펌프(223)가 접속된다. 펌프(223)는 예컨대 터보 분자 펌프로 구성된다. APC(227)는 개도(開度) 조정 가능한 밸브체(미도시)를 포함하고, 후술하는 컨트롤러(280)로부터의 지시에 따라 배기관(224)의 컨덕턴스를 조정한다.
(반송실 배기부)
반송실(203)의 분위기는 반송실 배기부로부터 배기된다. 반송실 배기부는 하부 용기(202b)에 접속된 배기관(1482)을 포함한다.
배기관(1482)은 하부 용기(202b)에 설치된다. 배기관(1482)에는 반송실(203) 내를 소정의 압력으로 제어하는 APC(228)가 설치된다. 또한 APC(228)의 하류측에는 펌프(미도시)가 설치되어도 좋다.
(컨트롤러)
기판 처리 장치(100)는 기판 처리 장치(100)의 각(各) 부(部)의 동작을 제어하는 컨트롤러(280)를 포함한다. 컨트롤러(280)는 도 11에 도시된 바와 같이 연산부(280a)(CPU), 일시 기억부(280b)(RAM), 기억부(280c), I/O 포트(280d)를 적어도 포함한다. I/O 포트(208d)는 송수신부(280d)라고도 지칭된다. 컨트롤러(280)는 I/O 포트(280d)를 개재하여 기판 처리 장치(100)의 각 구성에 접속되고, 상위 컨트롤러나 사용자의 지시에 따라 기억부(280c)로부터 프로그램이나 레시피를 호출하고, 그 내용에 따라 각 구성의 동작을 제어한다. 또한 컨트롤러(280)는 전용의 컴퓨터로서 구성해도 좋고, 범용의 컴퓨터로서 구성해도 좋다. 또한 프로그램이나 레시피 데이터가 기억된 외부 기억 장치(282)[예컨대 자기(磁氣) 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광(光) 디스크, MO 등의 광자기 디스크, USB 메모리(USB Flash Drive)나 메모리 카드 등의 반도체 메모리]를 이용하여 기억부(280c)나 일시 기억부(280b)에 프로그램을 호출해도 좋다. 또한 컨트롤러에 프로그램을 공급하기 위한 수단은 외부 기억 장치(282)를 개재하여 공급하는 경우에 한정되지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용해도 좋고, 상위 장치(270)로부터 수신부(283)를 개재하여 정보를 수신하고, 외부 기억 장치(282)를 개재하지 않고 프로그램을 공급해도 좋다. 또한 키보드나 터치패널 등의 입출력 장치(281)를 이용하여 컨트롤러(280)에 지시를 해도 좋다.
또한 기억부(280c)나 외부 기억 장치(282)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여 단순히 기록 매체라고도 부른다. 또한 본 명세서에서 기록 매체라는 단어를 사용한 경우는 기억부(280c) 단체(單體)를 가리키는 경우, 외부 기억 장치(282) 단체를 가리키는 경우, 또는 그 양방을 포함하는 경우가 있다.
계속해서 기판 처리 장치(100)에 반입된 웨이퍼(300)에 제1 ES막(302a)과 제2 ES막(302b)을 형성하는 공정(S102, S103)의 상세에 대해서 도 12를 이용하여 설명한다. 또한 웨이퍼(300)는 도 2의 (B)의 상태이며, 표면층(300a)에 제1 요부(301)가 복수 형성된 상태다.
이하, 제1 처리 가스로서 HCDS 가스를 이용하고, 제2 처리 가스로서 C3H6 가스를 이용하고, 제3 처리 가스로서 NH3 가스를 이용하여 제1 ES막(302a)과 제2 ES막(302b)을 형성하는 예에 대해서 설명한다.
[기판 반입 공정(S201)]
기판 처리 장치(100)에서는 기판 재치대(212)를 웨이퍼(300)의 반송 위치(반송 포지션)까지 하강시키는 것에 의해 기판 재치대(212)의 관통공(214)에 리프트 핀(207)을 관통시킨다. 그 결과, 리프트 핀(207)이 기판 재치대(212) 표면보다 소정의 높이만큼만 돌출한 상태가 된다. 계속해서 게이트 밸브(205)를 열어 반송실(203)을 진공 반송실(미도시)과 연통시킨다. 그리고 이 진공 반송실로부터 웨이퍼 이재기(미도시)를 이용하여 웨이퍼(300)를 반송실(203)에 반입하고, 리프트 핀(207) 상에 웨이퍼(300)를 이재한다. 이에 의해 웨이퍼(300)는 기판 재치대(212)의 표면으로부터 돌출한 리프트 핀(207) 상에 수평 자세로 지지된다.
처리 용기(202) 내에 웨이퍼(300)를 반입하면 웨이퍼 이재기를 처리 용기(202) 외로 퇴피시키고, 게이트 밸브(205)를 닫아서 처리 용기(202) 내를 밀폐한다. 그 후 기판 재치대(212)를 상승시키는 것에 의해 기판 재치대(212)에 설치된 기판 재치면(211) 상에 웨이퍼(300)를 재치시키고, 또한 기판 재치대(212)를 상승시키는 것에 의해 전술한 처리실(201) 내의 처리 위치(기판 처리 포지션)까지 웨이퍼(300)를 상승시킨다.
웨이퍼(300)가 반송실(203)에 반입된 후, 처리실(201) 내의 처리 위치까지 상승하면, APC(228)을 닫힘(閉)으로 한다. 이에 의해 반송실(203)의 배기가 종료된다. 한편, APC(227)를 열고 처리실(201)의 배기를 시작한다. APC(227)는 펌프(223)에 의한 처리실(201)의 배기 유량을 제어하여 임의의 가스 유량에 대하여 처리실(201)을 소정의 압력(예컨대 10-3Pa 내지 103Pa의 고진공)으로 유지한다.
또한 웨이퍼(300)가 기판 재치대(212) 상에 재치될 때는 미리 히터(213)에 전력을 공급하여 기판 재치대(212)를 가열해둔다. 이에 의해 웨이퍼(300)가 리프터 핀(207)이나 재치면(211)에 재치되고 나서 웨이퍼(300)의 가열을 시작할 수 있다.
[감압·승온 공정(S202)]
계속해서 처리실(201) 내가 소정의 압력(진공도)이 되도록 배기관(224)으로부터 처리실(201) 내의 분위기를 배기한다. 이때 압력 센서(미도시)가 계측한 압력값에 기초하여 APC(227) 밸브의 개도를 피드백 제어한다. 또한 온도 센서(미도시)가 검출한 온도값에 기초하여 웨이퍼(300)가 소정의 온도가 되도록 히터(213)로의 통전량을 피드백 제어한다. 또한 웨이퍼(300) 또는 기판 지지부(210)의 온도 변화가 없어지고 나서 일정 시간 둔다. 그 동안 처리실(201) 내에 잔류하는 수분 또는 부재로부터의 탈(脫) 가스 등이 있는 경우에는 진공 배기나 불활성 가스의 공급에 의해 제거해도 좋다. 이것으로 성막 프로세스 전의 준비가 완료된다. 또한 처리실(201) 내를 소정의 압력으로 배기할 때 도달 가능한 진공도까지 1회 진공 배기해도 좋다.
이때의 히터(213)의 온도는 온도 제어부(258)에 의해 100℃ 내지 600℃, 바람직하게는 100℃ 내지 500℃, 보다 바람직하게는 250℃ 내지 450℃의 범위 내의 일정한 온도가 되도록 설정된다. 또한 온도 제어부(258)는 컨트롤러(280)로부터 수신한 온도 정보(데이터)와, 온도 센서(미도시)로 검출된 온도 정보를 비교 연산하여 히터(213)로의 전력을 변경 및 유지하는 것에 의해 히터(213)의 온도 제어를 수행하도록 구성된다. 히터(213)의 온도는 적어도 제1 성막 공정(S301)과 제2 성막 공정(S401) 동안 유지된다.
[제1 성막 공정(S301)]
계속해서 제1 처리로서 웨이퍼(300)에 제1 ES막(302a)으로서의 탄화실리콘(SiC)막을 성막하는 예에 대해서 설명한다. 성막 공정(S301)의 상세에 대해서 도 12를 이용하여 설명한다.
웨이퍼(300)가 기판 지지부(210)에 재치되고, 처리실(201) 내의 분위기가 안정된 후, S302 내지 S305의 스텝이 수행된다.
[제1 가스 공급 공정(S302)]
제1 가스 공급 공정(S302)에서는 제1 가스 공급부로부터 처리실(201) 내에 제1 가스(제1 처리 가스)로서의 HCDS 가스를 공급한다. 구체적으로는 제1 가스 공급원(113)으로부터 공급된 HCDS 가스를 MFC(115)로 유량 조정한 후, 기판 처리 장치(100)에 공급한다. 유량 조정된 HCDS 가스는 버퍼실(232)을 지나서 샤워 헤드(234)의 분산판(234a)으로부터 감압 상태의 처리실(201) 내에 공급된다. 또한 배기계에 의한 처리실(201) 내의 배기를 계속하여 처리실(201) 내의 압력을 소정의 압력 범위가 되도록 제어한다. 이때 웨이퍼(300)에 대하여 HCDS 가스가 공급된다. HCDS 가스는 소정의 압력(제1 압력: 예컨대 10Pa 이상 1,000Pa 이하)으로 처리실(201) 내에 공급한다. 이와 같이 하여 웨이퍼(300)에 HCDS 가스를 공급한다. HCDS 가스가 공급되는 것에 의해 웨이퍼(300) 상에 실리콘 함유층이 형성된다. 또한 여기서 실리콘 함유층이란 실리콘(Si)을 주성분으로 하는 층이며, 염소(Cl)를 포함해도 좋다. 이하에서는 Si와 Cl을 포함하는 층의 경우를 설명한다.
[제1 퍼지 공정(S303)]
웨이퍼(300) 상에 실리콘 함유층이 형성된 후, 제1 가스 공급관(113a)의 가스 밸브(116)를 닫고 HCDS 가스의 공급을 정지한다. 제1 가스를 정지하는 것에 의해 처리실(201) 중에 존재하는 제1 가스나, 버퍼실(232) 중에 존재하는 처리 가스를 배기부로부터 배기되는 것에 의해 제1 퍼지 공정(S303)이 수행된다.
또한 제1 퍼지 공정(S303)에서는 단순히 가스를 배기(진공 흡입)하여 가스를 배출하는 것 외에 제4 가스 공급원(143)으로부터 불활성 가스를 공급하여 잔류 가스를 압출(押出)하는 것에 의한 배출 처리를 수행하도록 구성해도 좋다. 이 경우, 밸브(146)를 열고 MFC(145)로 불활성 가스의 유량 조정을 수행한다. 또한 진공 흡입과 불활성 가스의 공급을 조합해서 수행해도 좋다. 또한 진공 흡입과 불활성 가스의 공급을 교호(交互)적으로 수행하도록 구성해도 좋다. 제4 가스 공급부로부터 공급하는 퍼지 가스로서의 N2 가스의 공급 유량은 예컨대 100sccm 내지 20,000sccm의 범위 내의 유량으로 한다.
소정 시간이 경과한 후, 밸브(146)를 닫고 불활성 가스의 공급을 정지한다. 또한 밸브(146)를 연 상태에서 불활성 가스의 공급을 계속해도 좋다.
(제2 가스 공급 공정(S304))
제1 퍼지 공정(S303) 후, 제2 가스 공급부로부터 처리실(201) 내에 제2 가스(제2 처리 가스)로서의 프로필렌 가스를 공급한다. 구체적으로는 밸브(126)를 열고 샤워 헤드(234)를 개재하여 처리실(201) 내에 프로필렌 가스를 공급한다. 또한 제2 가스는 웨이퍼(300)를 처리하는 처리 가스 또는 제1 가스와 실리콘 함유층과 웨이퍼(300)와 반응하는 반응 가스라고도 지칭된다. 또한 제2 가스는 탄소를 포함하는 화합물이라면 좋고, 프로필렌에 한정되지 않는다.
이때 프로필렌 가스의 유량이 소정의 유량이 되도록 MFC(125)을 조정한다. 또한 프로필렌 가스의 공급 유량은 예컨대 1sccm 이상 10,000sccm 이하다.
프로필렌 가스가 웨이퍼(300) 상에 형성되는 실리콘 함유층에 공급되면 실리콘 함유층이 개질되어 소정 두께의 실리콘 탄소(SiC) 함유층이 형성된다. SiC 함유층은 예컨대 처리실(201) 내의 압력, 프로필렌 가스의 유량, 웨이퍼(300)의 온도 등에 따라 소정의 두께, 소정의 분포로 형성된다.
소정 시간이 경과한 후, 밸브(126)를 닫고 프로필렌 가스의 공급을 정지한다.
[제2 퍼지 공정(S305)]
제1 퍼지 공정(S303)과 마찬가지의 동작에 의해 제2 퍼지 공정(S305)이 수행된다. 예컨대 처리실(201) 중에 존재하는 프로필렌 가스나, 버퍼실(232) 중에 존재하는 프로필렌 가스는 프로필렌 가스의 공급을 정지하는 것에 의해 배기부로부터 배기됨으로써 제2 퍼지 공정(S305)이 수행된다. 또한 버퍼실(232)과 처리실(201)에 퍼지 가스를 공급하는 것에 의해 퍼지해도 좋다.
[판정 공정(S203)]
제2 퍼지 공정(S305) 종료 후, 컨트롤러(280)는 상기 제1 성막 공정[S301(S302 내지 S305)]이 소정의 사이클 수n이 실행되었는지의 여부를 판정한다. 즉 웨이퍼(300) 상에 원하는 두께의 제1 ES막(302a)로서의 SiC 함유막이 형성되었는지의 여부를 판정한다. 전술한 스텝(S302 내지 S305)을 1사이클로 하여, 이 사이클을 적어도 1회 이상 수행하는 것에 의해 웨이퍼(300) 상에 소정 막 두께의 SiC 함유막을 성막할 수 있다. 또한 전술한 사이클은 복수 회 반복하는 것이 바람직하다. 이에 의해 웨이퍼(300) 상에 소정 막 두께의 SiC 함유막이 형성된다. 또한 여기서 SiC 함유막은 Si와 C를 주성분으로 하는 막이다. 또한 여기서 SiC 함유막의 두께는 예컨대 1Å 내지 10Å이다.
판정 공정(S203)에서 제1 성막 공정(S301)이 소정 횟수 실시되지 않았을 때(No 판정일 때)는 제1 성막 공정(S301)의 사이클을 반복하고, 소정 횟수 실시되었을 때(Yes 판정일 때)는 제1 성막 공정(S301)을 종료하여 제2 성막 공정(S401)을 실행시킨다.
[제2 성막 공정(S401)]
계속해서 제2 처리로서 표면에 제1 ES막(302a)이 형성된 웨이퍼(300) 상에 제2 ES막(302b)을 형성하는 공정에 대해서 설명한다. 제2 성막 공정(S401)의 상세에 대해서 도 12를 이용하여 설명한다.
또한 제1 성막 공정(S301) 후, 제2 성막 공정(S401)에 적합한 압력이나 온도로 조정하는 감압·승온 공정(S204)을 수행해도 좋다. 감압·승온 공정(S204)은 감압·승온 공정(S202)과 마찬가지의 순서로 수행된다. 바람직하게는 감압·승온 공정(S204)에서는 S202 때보다 압력을 낮게 한다. 이에 의해 제2 성막 공정(S401)에서 공급되는 처리 가스가 제1 ES막(302a)이 형성된 제1 요부(301) 내에 유입되기 쉬워져 제1 요부(301) 내에 제2 ES막(302b)을 균일하게 형성할 수 있다.
처리실(201) 내의 분위기가 안정된 후, S402 내지 S407의 스텝이 수행된다.
[제1 가스 공급 공정(S402)]
제1 가스 공급 공정(S402)에서는 전술한 제1 가스 공급 공정(S302)과 마찬가지의 순서로 수행되고, 제1 ES막(302a) 상에 실리콘 함유층이 형성된다.
[제1 퍼지 공정(S403)]
제1 ES막(302a) 상에 실리콘 함유층이 형성된 후, 제1 퍼지 공정(S303)과 마찬가지의 순서로 제1 퍼지 공정(S403)이 수행된다.
[제2 가스 공급 공정(S404)]
제1 퍼지 공정(S403) 후, 제2 가스 공급 공정(S304)과 마찬가지로 제2 가스(처리 가스)로서의 프로필렌 가스를 공급하고, 실리콘 함유층이 개질되어 소정의 두께의 실리콘 탄소(SiC) 함유층이 형성된다. SiC 함유층은 예컨대 처리실(201) 내의 압력, 프로필렌 가스의 유량, 웨이퍼(300)의 온도 등에 따라 소정의 두께, 소정의 분포로 형성된다.
소정 시간이 경과한 후, 밸브(126)를 닫고 프로필렌 가스의 공급을 정지한다.
[제2 퍼지 공정(S405)]
제1 퍼지 공정(S303)과 마찬가지의 동작에 의해 제2 퍼지 공정(S405)이 수행된다.
[제3 가스 공급 공정(S406)]
계속해서 웨이퍼(300)에 제3 가스를 공급하는 공정이 수행된다. 제3 가스 공급 공정(S406)에서는 제3 가스 공급부로부터 처리실(201) 내에 제3 가스(제3 처리 가스)로서의 NH3 가스를 공급한다. 구체적으로는 밸브(136)를 열고 제3 가스 공급원(133)으로부터 공급된 NH3 가스를 MFC(135)로 유량 조정한 후, 기판 처리 장치(100)에 공급한다. 유량 조정된 NH3 가스는 버퍼실(232)을 지나서 샤워 헤드(234)의 분산판(234a)으로부터 감압 상태의 처리실(201) 내에 공급된다. 또한 배기계에 의한 처리실(201) 내의 배기를 계속하여 처리실(201) 내의 압력을 소정의 압력 범위가 되도록 제어한다. 이때 웨이퍼(300)에 대하여 NH3 가스가 공급된다. NH3 가스는 소정의 압력(제3 압력: 예컨대 10Pa 이상 1,000Pa 이하)으로 처리실(201) 내에 공급한다. 이와 같이 하여 웨이퍼(300)에 NH3 가스를 공급한다. NH3 가스가 공급되는 것에 의해 제1 ES막(302a) 상의 SiC 함유층이 SiCN 함유층으로 개질된다. 또한 제3 가스 공급 공정(S406)에서는 RPU(180c)를 ON으로 하여 NH3 가스를 활성화하여 웨이퍼(300)에 공급되도록 구성해도 좋다. 또한 고주파 전원(252)으로부터 전극(244)에 고주파 전력을 공급하여 처리실(201) 내에 NH3 가스의 플라즈마를 발생시켜서 처리해도 좋다. NH3 가스를 활성화시키는 것에 의해 SiC 함유층에 포함되는 불순물의 제거 효율이나 질화 효율을 향상시킬 수 있다.
[제3 퍼지 공정(S407)]
제3 가스 공급 공정(S406) 후, 제3 퍼지 공정(S407)이 수행된다. 제3 퍼지 공정(S407)은 전술한 제1 퍼지 공정(S403)과 제2 퍼지 공정(S405)과 마찬가지의 순서로 수행된다.
[판정 공정(S205)]
제3 퍼지 공정(S407) 종료 후, 컨트롤러(280)는 상기 제2 성막 공정[S401(S402 내지 S407)]이 소정의 사이클 수n이 실행되었는지의 여부를 판정한다. 즉 웨이퍼(300)[제1 ES막(302a)] 상에 원하는 두께의 제2 ES막(302b)으로서의 SiCN막이 형성되었는지의 여부를 판정한다. 전술한 스텝(S402 내지 S407)을 1사이클로 하여, 이 사이클을 적어도 1회 이상 수행하는 것에 의해 웨이퍼(300) 상에 소정 막 두께의 SiCN막을 성막할 수 있다. 또한 전술한 사이클은 복수 회 반복하는 것이 바람직하다. 이에 의해 웨이퍼(300) 상에 소정 막 두께의 SiCN막이 형성된다. 또한 여기서 SiCN막은 Si와 C와 N을 주성분으로 하는 막이다. 또한 여기서 SiCN막의 두께는 예컨대 10Å 내지 50Å이며, 제1 ES막(302a)보다 두껍게 형성된다.
판정 공정(S205)에서 제2 성막 공정(S401)이 소정 횟수 실시되지 않았을 때(No 판정일 때)는 제2 성막 공정(S401)의 사이클을 반복하고, 소정 횟수 실시되었을 때(Yes 판정일 때)는 제2 성막 공정(S401)을 종료하고 기판 반출 공정(S206)을 실행시킨다.
[기판 반출 공정(S206)]
기판 반출 공정(S206)에서는 기판 반입 공정(S201)과 반대의 순서로 웨이퍼(300)가 반출된다. 구체적으로는 기판 지지부(210)를 하강시켜서 웨이퍼(300)를 처리실(201)로부터 반송실(203)에 이동시킨다. 반송실(203)에 이동시킨 후, 웨이퍼(300)를 반송실(203)로부터 반송 모듈에 웨이퍼(300)를 반출한다.
이렇게 하여 기판 처리 공정이 수행된다.
이상, 본 발명의 일 실시 형태를 구체적으로 설명했지만 본 발명은 전술한 실시 형태에 한정되지 않고, 그 요지를 일탈하지 않는 범위에서 갖가지 변경이 가능하다.
예컨대 도 8에 도시된 바와 같이 기판(300)의 표면층(300a)에 요부(301)를 형성하지 않도록 구성해도 좋다. 이 경우, 배선층(306)이나 에어 갭(309)의 패턴 도괴의 저감 효과가 전술보다 작아지지만, 적층 에칭 스토퍼 막(302)을 형성하는 것에 의해 에어 갭(309) 형성 전에 형성되는 홀의 깊이 균일성을 향상시키는 것이 가능해진다.
또한 전술에서는 제1 가스, 제2 가스, 제3 가스를 교호적으로 공급하여 성막하는 방법에 대해서 기재했지만, 다른 방법에도 적용 가능하다. 예컨대 제1 가스와 제2 가스의 공급 타이밍이 겹치도록 제1 가스와 제2 가스를 공급하는 방법이다. 구체적으로는 CVD(Chemical Vapor Deposition)법이나, 사이클릭 CVD법이 있다. CVD법을 이용하는 것에 의해 기판 처리 공정을 단축시킬 수 있다.
또한 전술에서는 성막 처리에 대해서 기재했지만 다른 처리에도 적용 가능하다. 예컨대 플라즈마를 이용한 확산 처리, 산화 처리, 질화 처리, 산질화 처리, 환원 처리, 산화 환원 처리, 가열 처리 등이 있다. 예컨대 반응 가스만을 이용하여 기판 표면이나 기판에 형성된 막을 플라즈마 산화 처리나, 플라즈마 질화 처리할 때에도 본 발명을 적용할 수 있다. 또한 반응 가스만을 이용한 플라즈마 어닐링 처리에도 적용할 수 있다. 즉 웨이퍼(300)의 표면층(300a)의 표면을 개질하는 것에 의해 에칭 스토퍼층을 형성해도 좋다.
또한 전술에서는 반도체 장치의 제조 공정에 대해서 기재했지만, 실시 형태에 따른 발명은 반도체 장치의 제조 공정 이외에도 적용 가능하다. 예컨대 액정 디바이스의 제조 공정, 태양 전지의 제조 공정, 발광 디바이스의 제조 공정, 유리 기판의 처리 공정, 세라믹 기판의 처리 공정, 도전성 기판의 처리 공정, 등의 기판 처리가 있다.
또한 전술에서는 실리콘을 함유하는 막을 에칭 스토퍼 막으로 하는 예를 제시했지만, 다른 가스를 이용한 성막에도 적용 가능하다. 예컨대 산소 함유막, 질소 함유막, 탄소 함유막, 붕소 함유막, 금속 함유막과 이들의 원소가 복수 함유된 막 등이 있다. 또한 이들의 막으로서는 예컨대 AlO막, ZrO막, HfO막, HfAlO막, ZrAlO막, SiBN막, TiN막, TiC막, TiAlC막 등이 있다.
또한 전술에서는 하나의 처리실에서 1매의 기판을 처리하는 장치 구성을 제시했지만 이에 한정되지 않고, 복수 매의 기판을 수평 방향 또는 수직 방향으로 배열한 장치이어도 좋다.
300: 웨이퍼(기판) 201: 처리실
202: 처리 용기 212: 기판 재치대

Claims (19)

  1. 표면에 복수의 제1 요부(凹部)가 형성되는 기판을 처리실에 반입하는 공정;
    상기 기판에 제1 원소 함유 가스와 제2 원소 함유 가스를 공급하여 상기 제1 원소와 상기 제2 원소를 포함하는 제1 에칭 스토퍼 막을 형성하는 공정 및 상기 제1 에칭 스토퍼 막 상에 상기 제1 원소 함유 가스와 상기 제2 원소 함유 가스와 제3 원소 함유 가스를 공급하여 상기 제1 원소와 상기 제2 원소와 상기 제3 원소를 포함하는 제2 에칭 스토퍼 막을 형성하는 공정을 수행하여 적층 에칭 스토퍼 막을 형성하는 공정;
    상기 제1 요부 상에 절연막을 형성한 후에 상기 절연막 사이에 배선층을 형성하는 공정; 및
    상기 절연막을 에칭하고, 상기 제2 에칭 스토퍼 막을 노출시키는 공정
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 에칭 스토퍼 막은 상기 기판의 표면과 상기 제1 요부 내 표면에 형성되는 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 제1 에칭 스토퍼 막을 형성하는 공정 전에 상기 복수의 제1 요부를 형성하는 공정을 더 포함하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 적층 에칭 스토퍼 막을 형성하는 공정에서는,
    상기 제1 에칭 스토퍼 막의 막 두께는 상기 제2 에칭 스토퍼 막보다 작게 형성되는 반도체 장치의 제조 방법.
  5. 제2항에 있어서,
    상기 적층 에칭 스토퍼 막을 형성하는 공정에서는,
    상기 제1 에칭 스토퍼 막의 막 두께는 상기 제2 에칭 스토퍼 막보다 작게 형성되는 반도체 장치의 제조 방법.
  6. 제3항에 있어서,
    상기 적층 에칭 스토퍼 막을 형성하는 공정에서는,
    상기 제1 에칭 스토퍼 막의 막 두께는 상기 제2 에칭 스토퍼 막보다 작게 형성되는 반도체 장치의 제조 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 제1항에 있어서,
    상기 제2 에칭 스토퍼 막을 노출시키는 공정에서는 상기 제1 에칭 스토퍼 막을 노출시키는 반도체 장치의 제조 방법.
  15. 삭제
  16. 제1항에 있어서,
    상기 배선층을 형성하는 공정에서는 상기 제1 요부 상에 절연막을 형성하고, 상기 절연막에 배선막을 형성하고,
    상기 배선층을 형성하는 공정 후, 저부(底部)가 상기 제1 요부의 저부보다 상방(上方)에 위치하도록 상기 절연막과 상기 적층 에칭 스토퍼 막과 상기 기판의 표면층을 에칭하여 제2 요부를 형성하는 공정을 더 포함하는 반도체 장치의 제조 방법.
  17. 삭제
  18. 표면에 복수의 제1 요부(凹部)가 형성되는 기판이 반입되는 처리실;
    상기 기판에 제1 원소 함유 가스를 공급하는 제1 가스 공급부;
    상기 기판에 제2 원소 함유 가스를 공급하는 제2 가스 공급부;
    상기 기판에 제3 원소 함유 가스를 공급하는 제3 가스 공급부; 및
    상기 기판에 상기 제1 원소 함유 가스와 상기 제2 원소 함유 가스를 공급하여 상기 제1 원소와 상기 제2 원소를 포함하는 제1 에칭 스토퍼 막을 형성하고, 상기 제1 에칭 스토퍼 막 상에 상기 제1 원소 함유 가스와 상기 제2 원소 함유 가스와 상기 제3 원소 함유 가스를 공급하여 상기 제1 원소와 상기 제2 원소와 상기 제3 원소를 포함하는 제2 에칭 스토퍼 막을 형성하는 것에 의해서 적층 에칭 스토퍼 막을 형성하고, 상기 제1 요부 상에 절연막을 형성한 후에 상기 절연막 사이에 배선층을 형성하고, 상기 절연막을 에칭하고 상기 제2 에칭 스토퍼 막을 노출시키도록 상기 제1 가스 공급부와 상기 제2 가스 공급부와 상기 제3 가스 공급부를 제어하는 제어부;
    를 포함하는 기판 처리 장치.
  19. 표면에 복수의 제1 요부(凹部)가 형성되는 기판을 처리실에 반입시키는 순서;
    상기 기판에 제1 원소 함유 가스와 제2 원소 함유 가스를 공급하여 상기 제1 원소와 상기 제2 원소를 포함하는 제1 에칭 스토퍼 막을 형성하고, 상기 제1 에칭 스토퍼 막 상에 상기 제1 원소 함유 가스와 상기 제2 원소 함유 가스와 제3 원소 함유 가스를 공급하여 상기 제1 원소와 상기 제2 원소와 상기 제3 원소를 포함하는 제2 에칭 스토퍼 막을 형성하는 것에 의해서 적층 에칭 스토퍼 막을 형성하는 순서;
    상기 제1 요부 상에 절연막을 형성한 후에 상기 절연막 사이에 배선층을 형성하는 순서; 및
    상기 절연막을 에칭하고, 상기 제2 에칭 스토퍼 막을 노출시키는 순서
    를 컴퓨터가 기판 처리 장치에 실행시키는 프로그램이 기록된 기록 매체.
KR1020180045401A 2017-04-27 2018-04-19 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체 KR102041521B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017088378A JP6441989B2 (ja) 2017-04-27 2017-04-27 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JPJP-P-2017-088378 2017-04-27

Publications (2)

Publication Number Publication Date
KR20180120579A KR20180120579A (ko) 2018-11-06
KR102041521B1 true KR102041521B1 (ko) 2019-11-06

Family

ID=63917426

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180045401A KR102041521B1 (ko) 2017-04-27 2018-04-19 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체

Country Status (5)

Country Link
US (1) US11037823B2 (ko)
JP (1) JP6441989B2 (ko)
KR (1) KR102041521B1 (ko)
CN (1) CN108807142B (ko)
TW (1) TWI682499B (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014731A (ja) * 2009-07-02 2011-01-20 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2014072228A (ja) * 2012-09-27 2014-04-21 Renesas Electronics Corp 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297183A (ja) * 1994-04-28 1995-11-10 Toshiba Corp 半導体装置とその製造方法
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
JP4608370B2 (ja) 2005-06-01 2011-01-12 独立行政法人海洋研究開発機構 試料採取用マイクロミル
JP4956919B2 (ja) * 2005-06-08 2012-06-20 株式会社日立製作所 半導体装置およびその製造方法
JP2009032956A (ja) * 2007-07-27 2009-02-12 Toshiba Corp 半導体装置、およびその製造方法
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
JP5143769B2 (ja) * 2008-03-12 2013-02-13 東京エレクトロン株式会社 半導体装置およびその製造方法
JP5152093B2 (ja) * 2009-04-24 2013-02-27 富士通セミコンダクター株式会社 半導体装置の製造方法
US8241992B2 (en) * 2010-05-10 2012-08-14 International Business Machines Corporation Method for air gap interconnect integration using photo-patternable low k material
JP2012038961A (ja) * 2010-08-09 2012-02-23 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US9153538B2 (en) * 2013-08-22 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
JP5847783B2 (ja) * 2013-10-21 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
US10163792B2 (en) * 2014-07-28 2018-12-25 Qualcomm Incorporated Semiconductor device having an airgap defined at least partially by a protective structure
US9659856B2 (en) * 2014-10-24 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Two step metallization formation
JP2017069461A (ja) * 2015-09-30 2017-04-06 富士フイルム株式会社 段差基板の製造方法、電子デバイスの製造方法、及び、積層体
JP2016034043A (ja) * 2015-11-25 2016-03-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US10832944B2 (en) * 2018-11-01 2020-11-10 Globalfoundries Inc. Interconnect structure having reduced resistance variation and method of forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014731A (ja) * 2009-07-02 2011-01-20 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2014072228A (ja) * 2012-09-27 2014-04-21 Renesas Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2018186226A (ja) 2018-11-22
KR20180120579A (ko) 2018-11-06
JP6441989B2 (ja) 2018-12-19
CN108807142B (zh) 2023-09-22
TWI682499B (zh) 2020-01-11
TW201907518A (zh) 2019-02-16
US11037823B2 (en) 2021-06-15
US20180315651A1 (en) 2018-11-01
CN108807142A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
KR101965145B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
KR101514867B1 (ko) 성막 방법 및 성막 장치
WO2013065771A1 (ja) 半導体装置の製造方法、半導体装置の製造装置及び記録媒体
KR102069943B1 (ko) 성막 방법
US9018689B1 (en) Substrate processing apparatus and method of manufacturing semiconductor device
US20160376699A1 (en) Substrate processing apparatus, and storage medium
JP6741780B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2017112145A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
KR101965154B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20150121150A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP6091940B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN111739779A (zh) 基板处理装置、半导体装置的制造方法以及存储介质
WO2020079903A1 (ja) 窒化膜の成膜方法および半導体装置の製造方法
KR102184690B1 (ko) 오목부의 매립 방법 및 처리 장치
CN103930992A (zh) 间层多晶硅电介质帽和形成该间层多晶硅电介质帽的方法
KR20200111627A (ko) 성막 장치의 세정 방법
KR102041521B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN107275280B (zh) 半导体器件的制造方法及衬底处理装置
JPWO2020059174A1 (ja) 基板処理装置、半導体装置の製造方法、プログラムおよびプラズマユニット
TW202214046A (zh) 基板處理裝置、半導體裝置的製造方法及電漿生成裝置
KR20230044150A (ko) 제어된 막 특성들 및 고 증착 레이트로 컨포멀한 열적 cvd
WO2021070682A1 (ja) 基板処理方法及び基板処理装置
KR20230159564A (ko) 기판을 프로세싱하기 위한 방법들 및 장치
KR20230159859A (ko) 기판을 프로세싱하기 위한 방법들 및 장치
WO2023225132A1 (en) High modulus carbon doped silicon oxide film for mold stack scaling solutions in advanced memory applications

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant