TW201907518A - 半導體裝置之製造方法、基板處理裝置及記錄媒體 - Google Patents

半導體裝置之製造方法、基板處理裝置及記錄媒體 Download PDF

Info

Publication number
TW201907518A
TW201907518A TW107114281A TW107114281A TW201907518A TW 201907518 A TW201907518 A TW 201907518A TW 107114281 A TW107114281 A TW 107114281A TW 107114281 A TW107114281 A TW 107114281A TW 201907518 A TW201907518 A TW 201907518A
Authority
TW
Taiwan
Prior art keywords
film
gas
forming
etch stop
substrate
Prior art date
Application number
TW107114281A
Other languages
English (en)
Other versions
TWI682499B (zh
Inventor
竹田剛
大橋直史
菊池俊之
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW201907518A publication Critical patent/TW201907518A/zh
Application granted granted Critical
Publication of TWI682499B publication Critical patent/TWI682499B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本發明之課題在於提供一種可實現良好特性之元件之技術。 本發明之解決手段係一種半導體裝置之製造方法，其具有如下步驟：將形成有配線層之基板搬入至處理室；及將含第1元素氣體與含第2元素氣體供給至基板，形成含有第1元素與第2元素之第1蝕刻停止膜，對第1蝕刻停止膜之上供給含第1元素氣體、含第2元素氣體及含第3元素氣體而形成含有第1元素、第2元素及第3元素之第2蝕刻停止膜，以形成積層蝕刻停止膜。

Description

半導體裝置之製造方法、基板處理裝置及記錄媒體
本揭示內容係關於半導體裝置之製造方法、基板處理裝置及記錄媒體。
近年來，半導體裝置之聚積度變高。伴隨於此，配線間變得微細化。因此，配線間之電容量變大，有造成信號之傳送速度降低等之問題。於此，欲盡可能地使配線間低介電係數化。
作為實現低介電係數化方法中之一者，研究出於配線間設置空隙之氣隙(air gap)構造。作為形成氣隙構造之空隙之方法，例如具有蝕刻配線間之方法。
因配線之寬度或配線間之寬度變小，而有配線倒塌之情形。因此，具有元件特性變差之課題。
於此，本揭示內容係提供一種可實現良好特性之元件之技術。
根據一態樣而提供一種技術，其係具有如下步驟：將形成有配線層之基板搬入至處理室；及將含第1元素氣體與含第2元素氣體供給至基板，形成含有第1元素與第2元素之第1蝕刻停 止膜，對第1蝕刻停止膜之上供給含第1元素氣體、含第2元素氣體、及含第3元素氣體而形成含有第1元素、第2元素及第3元素之第2蝕刻停止膜，以形成積層蝕刻停止膜。
根據本發明之技術，可提供一種可實現良好特性之元件之技術。
100‧‧‧基板處理裝置
113‧‧‧第1氣體供給源
113a‧‧‧第1氣體供給管
115、125、135、145‧‧‧質量流量控制器(MFC)
116、126、136、146‧‧‧閥
123‧‧‧第2氣體供給源
123a‧‧‧第2氣體供給管
133‧‧‧第3氣體供給源
133a‧‧‧第3氣體供給管
143‧‧‧第4氣體供給源
143a‧‧‧第4氣體供給管
180a、180b、180c‧‧‧遠隔電漿單元(RPU)
201‧‧‧處理室
202‧‧‧處理容器(腔室)
202a‧‧‧上部容器(上側容器)
202b‧‧‧下部容器
203‧‧‧搬送室(移載室)
204‧‧‧區隔部
205‧‧‧閘閥
206‧‧‧基板搬入搬出口
207‧‧‧升降銷
210‧‧‧基板支撐部
211‧‧‧載置面
212‧‧‧基板載置台(支撐台)
213‧‧‧加熱器
214‧‧‧貫通孔
217‧‧‧軸
218‧‧‧升降機構
219‧‧‧伸縮管
223‧‧‧泵
224‧‧‧排氣管
227、228‧‧‧APC
231‧‧‧蓋
231a‧‧‧氣體導入孔
232‧‧‧緩衝室
233‧‧‧絕緣塊
234‧‧‧簇射頭
234a‧‧‧分散板
242‧‧‧共通氣體供給管
244‧‧‧電極
251‧‧‧整合部
252‧‧‧高頻電源
253‧‧‧電力供給線
258‧‧‧加熱器控制部(溫度控制部)
270‧‧‧上位裝置
280‧‧‧控制器
280a‧‧‧運算部
280b‧‧‧暫時記憶部
280c‧‧‧記憶部
280d‧‧‧發送接收部(I/O埠)
281‧‧‧輸入輸出裝置
282‧‧‧外部記憶裝置
283‧‧‧接收部
300‧‧‧晶圓(基板)
300‧‧‧第1凹部
300a‧‧‧表面層
300b‧‧‧突出部
300d‧‧‧底部
301‧‧‧第1凹部(凹部)
301H‧‧‧高度(深度)
302‧‧‧蝕刻停止膜(ES膜)
302a‧‧‧第1ES膜
302aH‧‧‧膜厚(厚度)
302b‧‧‧第2ES膜
302bH‧‧‧膜厚(厚度)
303‧‧‧第1絕緣膜
303H‧‧‧厚度
304‧‧‧孔
304Ra、304Rb‧‧‧孔徑
305‧‧‧阻擋膜
306‧‧‧配線膜(配線層)
306a、306b、306c‧‧‧Cu膜
307‧‧‧ES膜
308‧‧‧第2凹部(第2孔)(第1孔)
308a‧‧‧底部
308b‧‧‧第2凹部
308c‧‧‧底部
309‧‧‧氣隙(第1氣隙)
309b‧‧‧氣隙(第2氣隙)
310‧‧‧第2絕緣膜
1482‧‧‧排氣管
D1‧‧‧深度
D2‧‧‧高度
Ga、Gb‧‧‧高度
H‧‧‧高度
Ha、Hb‧‧‧深度
圖1係說明一實施形態之半導體元件之製造流程之圖。
圖2(A)至(D)係說明一實施形態之晶圓之處理狀態之圖。
圖3係說明一實施形態之晶圓之處理狀態之圖。
圖4(E)至(G)係說明一實施形態之晶圓之處理狀態之圖。
圖5(H)及(I)係說明一實施形態之晶圓之處理狀態之圖。
圖6(Ja)及(Ka)係說明一實施形態之晶圓之處理狀態之圖。
圖7(Jb)及(Kb)係說明一實施形態之晶圓之處理狀態之圖。
圖8係說明一實施形態之晶圓之處理狀態之圖。
圖9係說明一實施形態之基板處理裝置之圖。
圖10係說明一實施形態之氣體供給部之圖。
圖11係一實施形態之控制器之概略圖。
圖12係說明一實施形態之形成蝕刻停止膜之流程之圖。
(實施形態)
以下對於本揭示內容之一實施形態進行說明。
使用圖1~圖6，說明半導體裝置之製造步驟之一步驟。圖1係半導體裝置之製造步驟之流程圖，圖2~圖6係顯示與圖1之各步驟對應之基板狀態之圖。
(凹部形成步驟S101)
對於凹部形成步驟S101進行說明。關於凹部形成步驟S101，使用圖2之(A)(B)進行說明。第1凹部301係形成於基板300之表面層300a之表面。表面層300a係由絕緣膜與Si基板之任一者或兩者構成。絕緣膜係例如為含碳之氧化矽膜(SiOC膜)。第1凹部301係以圖案化(patterning)技術形成。於此，凹部之高度(深度)301H係形成為較後述之第1ES膜302a與第2ES膜302b之合計膜厚(302aH+302bH)大，而較Cu膜306b之高度H小。較佳為形成為較第1ES膜302a與第2ES膜302b之合計膜厚大，而較Cu膜306b之高度H之一半小。更佳為形成為較第1ES膜302a、第2ES膜302b及後述之阻擋膜305之合計膜厚大，而較Cu膜306b之高度H之一半小。此外，於此雖然第1凹部301之形狀係顯示為依矩形形狀構成之例，但只要成為相對於表面層300a而凹陷之形狀即可。例如，亦可為半球狀、研缽狀(碗狀)、三角錐狀。
於形成第1凹部301後，於基板300之表面形成蝕刻停止膜302。於圖2(C)顯示形成有蝕刻停止膜302之基板300之狀態。
於此，本案發明者等發現以下課題。雖蝕刻停止膜於AirGap之圖案形成時在抑制AirGap之深度不均之方面為有效，但因殘留於最終之元件構造上，導致元件之配線間之寄生電容增加， 而產生元件特性不均之課題。經本案發明者等專心研究後，結果發現以下技術。其一為，積層2種類之蝕刻停止膜而除去上方之蝕刻停止膜之技術。藉由該技術，可使配線間之寄生電容降低。以下，對於積層2種類之蝕刻停止膜(ES膜)之步驟以後之半導體元件之製造步驟進行說明。於此，雖顯示除去上方之蝕刻停止膜之例，但為了減少元件之配線間之寄生電容，亦可構成為一併除去2種類之蝕刻停止膜。
使用圖1、圖3，對於形成具有第1ES膜302a與第2ES膜302b之ES膜302之技術進行說明。形成第1ES膜302a與第2ES膜302b之基板處理裝置100之構成及形成方法之詳細內容容待後述。
(第1蝕刻停止膜形成步驟S102)
第1ES膜302a係形成於表面層300a上。於此，第1ES膜302a係例如由含碳之矽膜(SiC)構成。第1ES膜302a之厚度302aH係構成為較後述之第2ES膜302b之厚度302bH小。再者，第1ES膜302a之厚度302aH係例如構成為1~10Å。
(第2蝕刻停止膜形成步驟S103)
第2ES膜302b係形成於第1ES膜302a上。於此，第2ES膜302b係例如由含碳之氮化矽膜(SiCN)構成。第2ES膜302b之厚度302bH係構成為較上述之第1ES膜302a之厚度302aH大。再者，厚度302bH係例如構成為11~50Å左右。如此而構成ES膜302。
如此，藉由使構成第1ES膜302a之元素與構成第2ES 膜302b之元素及厚度不同，而實現至少以下(a)(b)之任一功效。(a)因具有不同之元素，而可使第1ES膜302a與第2ES膜302b之蝕刻選擇比不同，於形成後述之孔304時，可使第1ES膜302a之至少最下層殘存，而可保持AirGap圖案深度之面內均勻性。(b)藉由使第1ES膜302a之厚度構成為較第2ES膜302b之厚度小，而於蝕刻第2ES膜302b時，即便殘留，仍可使有助於配線間電容增加之要件減少。
(第1絕緣膜形成步驟S104)
其次，進行第1絕緣膜形成步驟S104。如圖2(C)(D)所示，於形成有ES膜302之基板300上，形成有第1絕緣膜303。第1絕緣膜303係例如由含碳之氧化矽膜(SiOC膜)構成。第1絕緣膜303之厚度303H係至少構成為較配線之厚度大。
(研磨步驟S105)
於形成第1絕緣膜303後，藉由未圖示之研磨裝置，研磨第1絕緣膜303之表面，而使表面平坦化。
(圖案化步驟S106)
於進行研磨步驟S105之後，如圖4之(E)狀態所示般，藉由未圖示之裝置，於第1絕緣膜303形成有孔304，該孔304係形成配線。再者，孔304係以ES膜302作為停止膜而進行蝕刻。再者，孔304之孔徑304Ra係構成為較孔徑304Rb小。於此，孔徑304Ra係基板300之表面層300a之凹部301內之直徑。此外，孔徑304Rb 係形成於第1絕緣膜303之孔之直徑。藉由如此構成，可抑制形成於孔304內之後述之配線層306之圖案倒塌、或後述之氣隙309之倒塌。
(阻擋膜形成步驟S107)
於進行圖案化步驟S106之後，如圖4之(F)狀態所示般，於孔304之內之表面形成有阻擋膜305。形成阻擋膜305之裝置可為與後述之基板處理裝置100相同之構成，亦可為不同之構成。再者，阻擋膜305係例如以含鈦(Ti)膜形成。具體而言，作為含Ti膜，具有鈦(Ti)膜、氮化鈦(TiN)膜、氮化鋁鈦(TiAlN)膜等。可為其中之一者，亦可為將該等組合後之膜。
(配線膜形成步驟S108)
如圖4之(G)狀態所示，於阻擋膜形成步驟S107之後，在孔304內及第1絕緣膜303上形成有Cu膜306a、306b、306c。於此，306a與306b係構成後述之配線層306，306c藉由後述之研磨步驟S109而被除去。如此，配線層306下端之Cu膜306a係相對於基板300之表面層300a而形成為凸狀，藉此可抑制配線層306之圖案倒塌。再者，較佳為埋入第1凹部301內之Cu膜306a之深度D1為Cu膜306b之高度D2之一半以下。藉由如此構成，可減低後述之配線間之寄生介電係數，而使其均勻化。再者，Cu膜係例如由未圖示之鍍覆(Plating)處理形成。再者，在阻擋膜形成步驟S107與鍍覆處理之間，亦可進行形成Cu晶種之步驟。
(研磨步驟S109)
如圖5之(H)狀態所示，於配線膜形成步驟S108之後，藉由未圖示之研磨裝置而除去Cu膜306c。藉此，形成配線層306。於此，如圖5之(H)狀態所示，藉由存在有形成於第1凹部301內之Cu膜306a，即便進行研磨，仍可抑制Cu膜306b倒塌。
(ES膜形成步驟S110)
如圖5之(I)狀態所示，於研磨步驟S109之後，在基板300上形成有ES膜307。ES膜307係以與上述之第1ES膜302a同樣之膜形成。
(圖案化步驟S111)
於ES膜形成步驟S110之後，藉由未圖示之裝置，而如圖6之(Ja)狀態所示，形成有構成氣隙之第2凹部308。第2凹部308之底部係由第1ES膜302a之上表面構成，側壁係由阻擋膜305構成。亦即，第2凹部308之底部308a係成為第1ES膜302a露出之狀態。再者，於此雖顯示第2孔308之底部由第1ES膜302a構成之例，但亦可如圖7之狀態(Jb)般，設為蝕刻至第1凹部301底部之高度而以表面層300a構成底部之第2凹部308b。亦即，第2凹部308b之底部308c之表面係與第1凹部301同樣地構成為基板之表面層300a露出之狀態。再者，亦將第2凹部308稱為第2孔。再者，較佳為於形成第2凹部308b時，在第2凹部308b之底部側之側面形成有基板之表面層300a之一部分突出於配線層306側之突出部300b。藉由形成有突出部300b，可抑制圖案倒塌。於此， 所謂圖案倒塌，係指配線層306或阻擋膜305等構造因後述之半導體裝置之製造步驟而倒塌之情形。此外，較佳為將第2凹部308b之底部308c之高度(深度)形成為上述之第1凹部300之底部300d以上之高度。亦即，將第2凹部308b之深度Hb構成為較第1孔308之深度Ha更深。再者，所謂深度Ha，係指自Cu膜306b之表面至底部308a之表面之高度。此外，所謂深度Hb，係指自Cu膜306b之表面至底部308c之表面之高度。藉由如此構成，可抑制圖案倒塌。此外，因可使後述之氣隙309b之高度Gb較氣隙309之高度Ga高，故可減低配線間之寄生介電係數，而可提升元件特性。
(第2絕緣膜形成步驟S112)
於第2凹部308之形成後，在基板300上形成有第2絕緣膜310。藉此，如圖6之(Ka)狀態所示，形成有第1氣隙309。再者，若基板300為圖7之(Jb)狀態，則形成有第2氣隙309b。第2氣隙309b之容積係較第1氣隙309大，因此配線間之寄生電容變小。進而，藉由形成突出部300b，而可抑制圖案倒塌。
於此，對於氣隙進行補充。伴隨近年來之微細化、高密度化，配線間之距離變狹窄。如此，有在配線間電容量增加而產生訊號延遲之問題。於此情況下，雖可考慮與習知同樣地於配線間充填低介電係數之絕緣物，但如此係具有產生物理極限之問題。藉由於配線間設置被稱為氣隙之空隙，可降低配線間之寄生介電係數，而可提升元件特性。
接著，對在第1ES膜形成步驟S102與第2ES膜形成步驟S103中使用之基板處理裝置、ES膜之形成方法進行說明。ES 膜之形成方法係半導體製造方法之一部分，亦為基板處理方法之一部分。
(基板處理裝置)
首先，使用圖9說明基板處理裝置100。於本實施形態中，基板處理裝置100係構成為可形成第1ES膜302a與第2ES膜302b中之一者或兩者。較佳為構成為可連續地形成兩方之膜。
構成基板處理裝置100之處理容器202係構成為橫剖面為圓形且扁平之密閉容器。此外，腔室202係例如由鋁(Al)或不鏽鋼(SUS)等金屬材料構成。於腔室202內形成有對作為基板之矽晶圓等之晶圓300進行處理之處理室201、及於將晶圓300搬送至處理室201時供晶圓300通過之搬送室203。腔室202係由上部容器202a與下部容器202b構成。於上部容器202a與下部容器202b之間設置有區隔部204。
於下部容器202b之側面係設置有與閘閥205鄰接之基板搬入搬出口206，晶圓300係經由基板搬入搬出口206而在與未圖示之搬送室之間移動。於下部容器202b之底部設置有複數個升降銷207。
於處理室201內，設置有支撐晶圓300之基板支撐部210。基板支撐部210係主要具有載置晶圓300之載置面211、於表面具有載置面211之載置台212、及加熱器213。於基板載置台212，供升降銷207貫通之貫通孔214係分別設置於與升降銷207對應之位置。於加熱器213係連接有將基板300、加熱器213、載置面211中之至少任一者之溫度維持在既定溫度之加熱器控制部258。
基板載置台212係由軸217支撐。軸217之支撐部係貫通設在腔室202之底壁之孔，而在腔室202之外部連接於升降機構218。使升降機構218運作而使軸217及支撐台212升降，藉此可使載置於基板載置面211上之晶圓300升降。再者，軸217下端部之周圍係由伸縮管219覆蓋。腔室202內係保持為氣密。
基板載置台212係於晶圓300之搬送時下降至基板載置面211與基板搬入搬出口206對向之位置(晶圓搬送位置、晶圓搬送場所)，而於晶圓300之處理時，則如圖9所示，上升至晶圓300位於處理室201內之處理位置(晶圓處理位置、晶圓處理場所)為止。
具體而言，於使基板載置台212下降至晶圓搬送位置時，升降銷207之上端部係自基板載置面211之上表面突出，而升降銷207係自下方支撐晶圓300。此外，於使基板載置台212上升至晶圓處理位置時，升降銷207係自基板載置面211之上表面埋藏，而使基板載置面211自下方支撐晶圓300。
於處理室201之上部(上游側)設置有作為氣體分散機構之簇射頭234。於簇射頭234之蓋231設置有氣體導入孔231a。自後述之腔室的氣體供給部(供給系統)供給之氣體係自共通氣體供給管242經由氣體導入孔231a而供給至緩衝室232。供給至緩衝室232之氣體係經由分散板234a而供給至處理室201。於分散板234a設置有複數個孔，而以與載置面211對向之方式配置。再者，分散板234a亦可構成為供給有高頻電力之電極244。於設置電極244之情況下，於電極244與蓋231之間設置有絕緣塊233。此外，亦可藉由電力供給線253而將整合部251與高頻電源252連接於電極 244。藉由構成為可對電極244供給高頻電力，而可在處理室201內使氣體活化。
(供給系統)
於設置在簇射頭234之蓋231上之氣體導入孔231a，連接有共通氣體供給管242。共通氣體供給管242係在管之內部連通，自共通氣體供給管242供給之氣體係經由氣體導入孔231a而供給至簇射頭234內。
如圖10所示，於共通氣體供給管242連接有氣體供給部。氣體供給部係連接有第1氣體供給管113a、第2氣體供給管123a、第3氣體供給管133a、第4氣體供給管143a。
自包含第1氣體供給管113a之第1氣體供給部主要供給有含第1元素氣體。此外，自包含第2氣體供給管123a之第2氣體供給部主要供給有含第2元素氣體。此外，自包含第3氣體供給管133a之第3氣體供給部主要供給有含第3元素氣體。此外，自包含第4氣體供給管143a之第4氣體供給部主要供給有含第4元素氣體。於本說明書中，含第1元素氣體係稱為「第1氣體」，或亦稱為「第1處理氣體」。此外，含第2元素氣體係稱為「第2氣體」，或亦稱為「第2處理氣體」。此外，含第3元素氣體係稱為「第3氣體」，或亦稱為「第3處理氣體」。此外，含第4元素氣體係稱為「第4氣體」，或亦稱為「第4處理氣體」。
(第1氣體供給部)
於第1氣體供給管113a，自上游方向起依序設置有第1氣體 供給源113、流量控制器(流量控制部)即質量流量控制器(MFC)115、及開閉閥之閥116。
含第1元素氣體係自第1氣體供給管113a經由MFC115、閥116、共通氣體供給管242而供給至簇射頭234。
含第1元素氣體為處理氣體中之一者。含第1元素氣體係含矽(Si)之氣體，例如為六氯二矽烷(Si2Cl6，簡稱：HCDS)等氣體。
此外，可使用單氯矽烷(SiH3Cl，簡稱：MCS)氣體、二氯矽烷(SiH2Cl2，簡稱：DCS)氣體、三氯矽烷(SiHCl3，簡稱：TCS)氣體、四氯矽烷即四氯化矽(SiCl4，簡稱：STC)氣體、八氯三矽烷(Si3Cl8，簡稱：OCTS)氣體等無機鹵矽烷氣體。
此外，可使用甲矽烷(SiH4，簡稱：MS)氣體、乙矽烷(Si2H6，簡稱：DS)氣體、丙矽烷(Si3H8，簡稱：TS)氣體等無機原料。
此外，可使用四(二甲胺基)矽烷(Si[N(CH3)2]4，簡稱：4DMAS)氣體、三(二甲胺基)矽烷(Si[N(CH3)2]3H，簡稱：3DMAS)氣體、雙(二乙胺基)矽烷(Si[N(C2H5)2]2H2，簡稱：BDEAS)氣體、雙(三級丁胺基)矽烷(SiH2[NH(C4H9)]2，簡稱：BTBAS)氣體等胺基矽烷原料氣體。
第1氣體供給部主要由第1氣體供給管113a、MFC115、閥116構成。
進而，亦可考慮將第1氣體供給源113、及使第1氣體活化之遠隔電漿單元(RPU)180a中之任一者或兩者包含於第1氣體供給部。
(第2氣體供給部)
於第2氣體供給管123a，自上游方向起依序設置有第2氣體供給源123、MFC125、閥126。
含第2元素氣體係自第2氣體供給管123a經由MFC125、閥126、共通氣體供給管242而供給至簇射頭234內。
含第2元素氣體為處理氣體中之一者。含第2元素氣體係含碳(C)之氣體，例如為丙烯(C3H6)之氣體。只要為含碳與氫之氣體即可，亦可為甲烷(CH4)、乙烷(C2H6)、丙烷(C3H8)等。
此外，亦可使用含C與Si之氣體作為含第2元素氣體。作為含C與Si之氣體，例如有1,4-二矽丁烷(Si2C2H10，簡稱：DSB)。
此外，亦可使用亞乙基雙(三氯矽烷)氣體、即1,2-雙(三氯矽基)乙烷((SiCl3)2C2H4，簡稱：BTCSE)氣體、亞甲基雙(三氯矽烷)氣體、即雙(三氯矽基)甲烷((SiCl3)2CH2，簡稱：BTCSM)氣體等亞烷基鹵矽烷氣體。
此外，亦可使用1,1,2,2-四氯-1,2-二甲基二矽烷((CH3)2Si2Cl4，簡稱：TCDMDS)氣體、1,2-二氯-1,1,2,2-四甲基二矽烷((CH3)4Si2Cl2，簡稱：DCTMDS)氣體、1-單氯-1,1,2,2,2-五甲基二矽烷((CH3)5Si2Cl，簡稱：MCPMDS)氣體等烷基鹵矽烷氣體。
第2氣體供給部主要由第2氣體供給管123a、MFC125、閥126構成。
進而，亦可考慮將第2氣體供給源123、及使第2氣體活化之遠隔電漿單元(RPU)180b中之任一者或兩者包含於第2氣 體供給部。
(第3氣體供給部)
於第3氣體供給管133a，自上游方向起依序設置有第3氣體供給源133、MFC135、閥136。
含第3元素氣體係自第3氣體供給管133a經由MFC135、閥136、共通氣體供給管242而供給至簇射頭234。
含第3元素氣體為處理氣體中之一者。含第3元素氣體係含氮(N)之氣體，例如為氨(NH3)氣體、氮(N2)氣體等氣體。
第3氣體供給部主要由第3氣體供給管133a、MFC135、閥136構成。
進而，亦可考慮將第3氣體供給源133、及使第3氣體活化之遠隔電漿單元(RPU)180c中之任一者或兩者包含於第3氣體供給部。較佳為將RPU180c設於第3氣體供給部，而以將已活化之含第3元素氣體供給至簇射頭234之方式構成。
(第4氣體供給部)
於第4氣體供給管143a，自上游方向起依序設置有第4氣體供給源143、MFC145、閥146。
含第4元素氣體係自第4氣體供給管143a經由MFC145、閥146、共通氣體供給管242而供給至簇射頭234。
含第4元素氣體例如為惰性氣體。惰性氣體係難以與上述之處理氣體產生反應之氣體。例如為包含氦(He)、氖(Ne)、氮(N)、氬(Ar)中之至少一者之氣體，例如N2氣體。惰性氣體係作為 上述處理氣體之稀釋氣體或沖洗氣體而使用。
第4氣體供給部主要由第4氣體供給管143a、MFC145、閥146構成。進而，亦可考慮將第4氣體供給源143包含於第4氣體供給部。
(排氣部)
處理室201之環境氣體係自排氣部被排出。排氣部係具有連接於上側容器202a之排氣管224。
排氣管224係設置於上側容器202a。於排氣管224設置有APC(Auto Pressure Controller，自動壓力控制器)227而作為將處理室201內控制為既定之壓力之壓力控制部。進而，於APC227之下游側係連接有泵223。泵223係例如由渦輪分子泵(turbomolecular pump)構成。APC227具有可調整開度之閥體(未圖示)，並根據來自後述之控制器280之指示而調整排氣管224之傳導度(conductance)。
(搬送室排氣部)
搬送室203之環境氣體係自搬送室排氣部被排出。搬送室排氣部係具有連接於下部容器202b之排氣管1482。
排氣管1482係設置於下部容器202b。於排氣管1482係設置有將搬送室203內控制為既定之壓力之APC228。進而，亦可於APC228之下游側設置有泵(未圖示)。
(控制器)
基板處理裝置100係具有控制基板處理裝置100各部分之動作之控制器280。如圖11所記載般，控制器280係至少具有運算部(CPU，Central Processing Unit，中央處理單元)280a、暫時記憶部(RAM，Random Access Memory，隨機存取記憶體)280b、記憶部280c、發送接收部(I/O埠)280d。控制器280係經由發送接收部(I/O埠)280d而連接至基板處理裝置100之各構成，根據上位控制器或使用者之指示而自記憶部280c叫出程式或配方，根據該內容而控制各構成之動作。再者，控制器280係可構成為專用之電腦，亦可構成為通用之電腦。此外，亦可使用記憶有程式或配方資料之外部記憶裝置(例如磁帶、可撓性碟片或硬碟等之磁碟、CD或DVD等光碟、MO等光磁碟、USB記憶體(USB Flash Drive，USB快閃驅動器)或記憶卡等半導體記憶體)282而將程式叫出至記憶部280c或暫時記憶部280b。此外，用以將程式供給至控制器之手段並不限於經由外部記憶裝置282而供給之情況。例如，可為使用網路或專用線路等通信手段，自上位裝置270經由接收部283而接收資訊，亦可為不經由外部記憶裝置282而供給程式。此外，亦可為使用鍵盤或觸控面板等之輸入輸出裝置281而對控制器280進行指示。
再者，記憶部280c或外部記憶裝置282係構成為電腦可讀取之記錄媒體。以下，亦將該等總括地簡稱為記錄媒體。再者，於本說明書中使用記錄媒體一詞之情況下，有指記憶部280c單體之情況、指外部記憶裝置282單體之情況、或包含該兩者之情況。
接著，使用圖12而對在搬入至基板處理裝置100之晶圓300上形成第1ES膜302a與第2ES膜302b之步驟S102、S103 之詳細內容進行說明。再者，晶圓300為圖2(B)之狀態，且呈現於表面層300a形成有複數個第1凹部301之狀態。
以下，對於使用HCDS氣體作為第1處理氣體，使用C3H6氣體作為第2處理氣體，使用NH3氣體作為第3處理氣體，而形成第1ES膜302a與第2ES膜302b之例子進行說明。
(基板搬入步驟S201)
在基板處理裝置100中，藉由使基板載置台212下降至晶圓300之搬送位置(搬送場所)，而使升降銷207貫通於基板載置台212之貫通孔214。其結果，升降銷207成為較基板載置台212表面僅高出既定高度之突出狀態。接著，打開閘閥205而使移載室203與搬送模組(未圖示)連通。接著，使用晶圓移載機(未圖示)而將晶圓300自該搬送模組搬入至移載室203，並將晶圓300移載至升降銷207上。藉此，晶圓300係以水平姿勢而被支撐於自基板載置台212之表面突出之升降銷207上。
將晶圓300搬入至腔室202內之後，使晶圓移載機朝腔室202外退避，關閉閘閥205而使腔室202內密閉。其後，藉由使基板載置台212上升，而使晶圓300載置於設在基板載置台212之基板載置面211上，進而使基板載置台212上升，藉此使晶圓300上升至上述之處理室201內之處理位置(基板處理場所)。
於晶圓300被搬入至移載室203之後，若上升至處理室201內之處理位置，則關閉APC228。藉此，移載室203之排氣結束。另一方面，打開APC227，使處理室201之排氣開始。APC227係藉由泵223而對處理室201之排氣流量進行控制，且對於任意之 氣體流量係將處理室201維持在既定之壓力(例如10-3~103Pa之高真空)。
此外，於晶圓300載置於基板載置台212上時，預先將電力供給至加熱器213，而預先加熱基板載置台212。藉此，可於晶圓300載置於升降銷207或載置面211之後開始晶圓300之加熱。
(減壓‧升溫步驟S202)
接著，以使處理室201內成為既定之壓力(真空度)之方式，自排氣管224將處理室201內之環境氣體排出。此時，根據壓力感測器(未圖示)所測量之壓力值，而對APC227之閥開度進行反饋控制。此外，根據溫度感測器(未圖示)所檢測之溫度值，以晶圓300成為既定溫度之方式對朝加熱器213之通電量進行反饋控制。此外，於晶圓300或基板支撐部210沒有溫度變化後放置固定時間。於此期間，在有殘留於處理室201內之水分或來自構件之除氣等之情況下，亦可藉由真空排氣或惰性氣體之供給而加以除去。藉此完成成膜製程前之準備。再者，於將處理室201內排氣至既定壓力時，亦可一次真空排氣至可到達之真空度。
此時之加熱器213之溫度係藉由溫度控制部258而設定為100~600℃，較佳為100~500℃，更佳為250~450℃之範圍內之固定溫度。再者，溫度控制部258係構成為對自控制器280接收之溫度資訊(資料)、及由溫度感測器(未圖示)檢測出之溫度資訊進行比較運算，而變更‧維持朝加熱器213之電力，藉此進行加熱器213之溫度控制。加熱器213之溫度係至少在第1成膜步驟S301與第2 成膜步驟S401之間加以維持。
(第1成膜步驟S301)
接著，作為第1處理，而對於在晶圓300上形成作為第1ES膜302a之碳化矽(SiC)膜之例進行說明。對於成膜步驟S301之詳細內容，使用圖12而進行說明。
於晶圓300被載置於基板支撐部210，而處理室201內之環境氣體穩定之後，進行S302~S305之步驟。
(第1氣體供給步驟S302)
在第1氣體供給步驟S302中，將作為第1氣體(處理氣體)之HCDS氣體自第1氣體供給部供給至處理室201內。具體而言，於藉由MFC115而對來自第1氣體供給源113供給之HCDS氣體進行流量調整之後，而供給至基板處理裝置100。經流量調整之HCDS氣體係通過緩衝室232而自簇射頭234之分散板234a被供給至減壓狀態之處理室201內。此外，以持續排氣系統對處理室201內之排氣而使處理室201內之壓力成為既定之壓力範圍(第1壓力)之方式進行控制。此時，成為對晶圓300供給HCDS氣體之狀態。HCDS氣體係以既定之壓力(第1壓力：例如10Pa以上1000Pa以下)而供給至處理室201內。如此，對晶圓300供給HCDS氣體。藉由供給HCDS氣體而於晶圓300上形成含矽層。此外，於此所謂含矽層係指將矽(Si)作為主成分之層，亦可包含氯(Cl)。以下，對包含Si與Cl之層之情況進行說明。
(第1沖洗步驟S303)
於在晶圓300上形成含矽層後，關閉第1氣體供給管113a之閥116，而停止HCDS氣體之供給。藉由停止第1氣體，而自排氣部排出存在於處理室201中之第1氣體、或存在於緩衝室232中之第1氣體，藉此進行第1沖洗步驟S303。
此外，在第1沖洗步驟S303中，除了單純對氣體進行排氣(真空吸引)而排出氣體以外，亦可構成為藉由自第4氣體供給源143供給惰性氣體以推出殘留氣體而進行排出處理。於此情況下，打開閥146，藉由MFC145而進行惰性氣體之流量調整。此外，亦可組合進行真空吸引與惰性氣體之供給。此外，亦可構成為交互進行真空吸引與惰性氣體之供給。自第4氣體供給部供給之作為沖洗氣體之N2氣體之供給流量係設為例如100~20000sccm之範圍內之流量。
經過既定之時間後，關閉閥146而停止惰性氣體之供給。再者，亦可保持打開閥146之狀態而持續惰性氣體之供給。
(第2氣體供給步驟S304)
於第1沖洗步驟S303之後，將作為第2氣體(處理氣體)之丙烯氣體自第2氣體供給部供給至處理室201內。具體而言，打開閥126，經由簇射頭234而將丙烯氣體供給至處理室201內。再者，第2氣體亦稱為處理晶圓300之處理氣體、或與第1氣體、含矽層、晶圓300產生反應之反應氣體。再者，第2氣體只要為含碳之化合物即可，並不限於丙烯。
此時，以使丙烯氣體之流量成為既定之流量之方式調 整MFC125。再者，丙烯氣體之供給流量係例如為1sccm以上10000sccm以下。
若將丙烯氣體供給至形成在晶圓300上之含矽層，則含矽層被改質，而形成既定厚度之含碳化矽(SiC)層。含SiC層係例如根據處理室201內之壓力、丙烯氣體之流量、晶圓300之溫度等而以既定之厚度、既定之分布形成。
經過既定時間後，關閉閥126而停止丙烯氣體之供給。
(第2沖洗步驟S305)
藉由與第1沖洗步驟S303同樣之動作，進行第2沖洗步驟S305。例如，停止丙烯氣體之供給而自排氣部排出存在於處理室201中之丙烯氣體、或存在於緩衝室232中之丙烯氣體，藉此進行第2沖洗步驟S305。此外，亦可藉由對緩衝室232與處理室201供給沖洗氣體而進行沖洗。
(判定步驟S203)
於第2沖洗步驟S305結束後，控制器280判定上述第1成膜步驟S301(S302~S305)是否已執行既定之循環數n。亦即，判定是否於晶圓300上形成有既定厚度之作為第1ES膜302a之含SiC膜。將上述之步驟S203~S206作為1循環，藉由將該循環至少進行1次以上，而可於晶圓300上形成既定膜厚之含SiC膜。再者，上述循環較佳為重複進行複數次。藉此，於晶圓300上形成既定膜厚之含SiC膜。此外，於此含SiC膜係將Si與C作為主成分之膜。此外， 於此含SiC膜之厚度係例如為1~10Å。
在判定步驟S203中，於第1成膜步驟S301未實施既定次數時(No判定時)，重複進行第1成膜步驟S301之循環，於已實施既定次數時(Yes判定時)，結束第1成膜步驟S301，執行第2成膜步驟S401。
(第2成膜步驟S401)
接著，作為第2處理，對於在表面形成有第1ES膜302a之晶圓300上形成第2ES膜302b之步驟進行說明。對於第2成膜步驟S401之詳細內容，使用圖12而進行說明。
再者，亦可於第1成膜步驟S301之後進行調整為適於第2成膜步驟S401之壓力或溫度之減壓‧升溫步驟S204。減壓‧升溫步驟S204係以與減壓‧升溫步驟S202同樣之順序進行。較佳為，在減壓‧升溫步驟S204中，使壓力低於S202時之壓力。藉此，在第2成膜步驟S401中供給之處理氣體係容易進入於形成有第1ES膜302a之第1凹部301內，而可均勻地於第1凹部301內形成第2ES膜302b。
於處理室201內之環境氣體穩定之後，進行S402~S407之步驟。
(第1氣體供給步驟S402)
在第1氣體供給步驟S402中，進行與上述第1氣體供給步驟S302同樣之順序，而於第1ES膜302a上形成含矽層。
(第1沖洗步驟S403)
於在第1ES膜302a上形成含矽層之後，以與第1沖洗步驟S303同樣之順序進行第1沖洗步驟S403。
(第2氣體供給步驟S404)
於第1沖洗步驟S403之後，與第2氣體供給步驟S304同樣地供給作為第2氣體(處理氣體)之丙烯氣體，使含矽層改質而形成既定厚度之含矽碳(SiC)層。含SiC層係例如根據處理室201內之壓力、丙烯氣體之流量、晶圓300之溫度等而以既定之厚度、既定之分布形成。
經過既定時間後，關閉閥126而停止丙烯氣體之供給。
(第2沖洗步驟S405)
藉由與第1沖洗步驟S303同樣之動作，進行第2沖洗步驟S405。
(第3氣體供給步驟S406)
接著，進行對晶圓300供給第3氣體之步驟。在第3氣體供給步驟S406中，將作為第3氣體(處理氣體)之NH3氣體自第3氣體供給部供給至處理室201內。具體而言，打開閥136，於藉由MFC135對自第3氣體供給源133供給之NH3氣體進行流量調整後，而供給至基板處理裝置100。經流量調整之NH3氣體係通過緩衝室232而自簇射頭234之分散板234a被供給至減壓狀態之處理 室201內。此外，以持續排氣系統對處理室201內之排氣而使處理室201內之壓力成為既定之壓力範圍(第3壓力)之方式進行控制。此時，成為對晶圓300供給NH3氣體之狀態。NH3氣體係以既定之壓力(第3壓力：例如10Pa以上1000Pa以下)供給至處理室201內。如此，對晶圓300供給NH3氣體。藉由供給NH3氣體而將第1ES膜302a上之含SiC層改質為含SiCN層。再者，在第3氣體供給步驟S406中，亦可構成為將RPU180c設為ON，將NH3氣體活化而供給至晶圓300。此外，亦可自高頻電源252對電極244供給高頻電力而在處理室201內產生NH3氣體之電漿以進行處理。藉由使NH3氣體活化，而可提升含SiC層所含有之雜質之除去效率或氮化效率。
(第3沖洗步驟S407)
於第3氣體供給步驟S406之後，進行第3沖洗步驟S407。第3沖洗步驟S407係以與上述第1沖洗步驟S403及第2沖洗步驟S405同樣之順序進行。
(判定步驟S205)
於第3沖洗步驟S407結束後，控制器280判定上述第2成膜步驟S401(S402~S407)是否已執行既定之循環數n。亦即，判定是否於晶圓300(第1ES膜302a)上形成有既定厚度之作為第2ES膜302b之SiCN膜。將上述之步驟S402~S407作為1循環，藉由將該循環至少進行1次以上，而可於晶圓300上形成既定膜厚之SiCN膜。再者，上述循環較佳為重複進行複數次。藉此，於晶圓300上 形成既定膜厚之SiCN膜。此外，於此SiCN膜係將Si、C及N作為主成分之膜。此外，於此SiCN膜之厚度係例如為10~50Å，而形成為較第1ES膜302a更厚。
在判定步驟S205中，於第2成膜步驟S401未實施既定次數時(No判定時)，重複進行第2成膜步驟S401之循環，於已實施既定次數時(Yes判定時)，結束第2成膜步驟S401，執行基板搬出步驟S206。
(基板搬出步驟S206)
在基板搬出步驟S206中，以與基板搬入步驟S201相反之順序搬出晶圓300。具體而言，使基板支撐部210下降，而使晶圓300自處理室201移動至移載室203。於移動至移載室203後，將晶圓300自移載室203搬出至搬送模組。
如此，進行基板處理步驟。
以上雖已具體地說明本發明之一實施形態，但本發明並不限於上述實施形態，在不脫離其主旨之範圍內可進行各種變更。
例如，亦可如圖8所示般，構成為不在基板300之表面層300a形成凹部301。於此情況下，配線層306或氣隙309之圖案倒塌的減低效果係變得較上述小，但藉由形成積層蝕刻停止膜302，而可提升在形成氣隙309前所形成之孔的深度之均勻性。
再者，在上述內容中，已記載交互地供給第1氣體、第2氣體、第3氣體而成膜之方法，但亦可應用於其他方法。例如，使第1氣體與第2氣體之供給時間點重疊之方法。具體而言，有 CVD(Chemical Vapor Deposition，化學氣相沉積)法、或循環CVD法。藉由使用CVD法，可使基板處理步驟縮短化。
此外，在上述內容中，已記載成膜處理，但亦可應用於其他處理。例如具有使用電漿之擴散處理、氧化處理、氮化處理、氮氧化處理、還原處理、氧化還原處理、加熱處理等。例如，亦可於僅使用反應氣體而對形成在基板表面或基板上之膜進行電漿氧化處理或電漿氮化處理時應用本發明。此外，亦可應用於僅使用反應氣體之電漿退火(annealing)處理。亦即，亦可藉由對晶圓300之表面層300a之表面進行改質，而形成蝕刻停止層。
此外，在上述內容中，已記載半導體裝置之製造步驟，但實施形態之發明亦可應用於半導體裝置之製造步驟以外。例如具有液晶元件之製造步驟、太陽電池之製造步驟、發光元件之製造步驟、玻璃基板之處理步驟、陶瓷基板之處理步驟、導電性基板之處理步驟等基板處理。
此外，在上述內容中，已顯示將含有矽之膜作為蝕刻停止膜之例，但亦可應用於使用其他氣體之成膜。例如具有含氧膜、含氮膜、含碳膜、含硼膜、含金屬膜與含有複數種該等元素之膜等。再者，作為該等膜，例如具有AlO膜、ZrO膜、HfO膜、HfAlO膜、ZrAlO膜、SiBN膜、TiN膜、TiC膜、TiAlC膜等。
此外，在上述內容中，已顯示在一個處理室中處理一片基板之裝置構成，但不限於此，亦可為於水平方向或垂直方向上排列複數片基板之裝置。

Claims (19)

  1. 一種半導體裝置之製造方法，其具有如下步驟：將基板搬入至處理室；及將含第1元素氣體與含第2元素氣體供給至上述基板，形成含有上述第1元素與上述第2元素之第1蝕刻停止膜，對上述第1蝕刻停止膜之上供給上述含第1元素氣體、上述含第2元素氣體及含第3元素氣體而形成含有上述第1元素、上述第2元素及上述第3元素之第2蝕刻停止膜，以形成積層蝕刻停止膜。
  2. 如請求項1之半導體裝置之製造方法，其中，於上述基板之表面形成有複數個第1凹部，上述第1蝕刻停止膜係形成於上述基板表面與上述第1凹部內表面。
  3. 如請求項2之半導體裝置之製造方法，其中，具有如下步驟：於形成上述第1蝕刻停止膜之步驟前，形成上述複數個第1凹部。
  4. 如請求項1之半導體裝置之製造方法，其中，在形成上述積層蝕刻停止膜之步驟中，上述第1蝕刻停止膜之膜厚係形成為較上述第2蝕刻停止膜更小。
  5. 如請求項2之半導體裝置之製造方法，其中，在形成上述積層蝕刻停止膜之步驟中，上述第1蝕刻停止膜之膜厚係形成為較上述第2蝕刻停止膜更小。
  6. 如請求項3之半導體裝置之製造方法，其中，在形成上述積層蝕刻停止膜之步驟中， 上述第1蝕刻停止膜之膜厚係形成為較上述第2蝕刻停止膜更小。
  7. 如請求項1之半導體裝置之製造方法，其中，具有如下步驟：於上述第2蝕刻停止膜之形成後，形成上述配線層。
  8. 如請求項2之半導體裝置之製造方法，其中，具有如下步驟：於上述第2蝕刻停止膜之形成後，形成上述配線層。
  9. 如請求項3之半導體裝置之製造方法，其中，具有如下步驟：於上述第2蝕刻停止膜之形成後，形成上述配線層。
  10. 如請求項4之半導體裝置之製造方法，其中，具有如下步驟：於上述第2蝕刻停止膜之形成後，形成上述配線層。
  11. 如請求項6之半導體裝置之製造方法，其中，具有如下步驟：於上述第2蝕刻停止膜之形成後，形成上述配線層。
  12. 如請求項7之半導體裝置之製造方法，其中，具有如下步驟：在形成上述配線層之步驟中，於在上述第1凹部上形成絕緣膜之後，於上述絕緣膜間形成配線層，於形成上述配線層之步驟後，蝕刻上述絕緣膜，而使上述第2蝕刻停止膜露出。
  13. 如請求項11之半導體裝置之製造方法，其中，具有如下步驟：在形成上述配線層之步驟中，於在上述第1凹部上形成絕緣膜之後，於上述絕緣膜間形成配線層，於形成上述配線層之步驟後，蝕刻上述絕緣膜，而使上述第2蝕刻停止膜露出。
  14. 如請求項12之半導體裝置之製造方法，其中，在使上述第2蝕刻停止膜露出之步驟中，使上述第1蝕刻停止膜露出。
  15. 如請求項13之半導體裝置之製造方法，其中，在使上述第2蝕刻停止膜露出之步驟中，使上述第1蝕刻停止膜露出。
  16. 如請求項7之半導體裝置之製造方法，其中，具有如下步驟：在形成上述配線層之步驟中，於上述第1凹部上形成絕緣膜，於上述絕緣膜間形成配線膜，進而於形成上述配線層之步驟後，以底部較上述第1凹部之底部位於更上方之方式，蝕刻上述絕緣膜、上述積層蝕刻停止膜及上述基板之表面層，而形成第2凹部。
  17. 如請求項15之半導體裝置之製造方法，其中，具有如下步驟：在形成上述配線層之步驟中，於上述第1凹部上形成絕緣膜，於上述絕緣膜間形成配線膜，進而於形成上述配線層之步驟後，以底部較上述第1凹部之底部位於更上方之方式，蝕刻上述絕緣膜、上述積層蝕刻停止膜及上述基板之表面層，而形成第2凹部。
  18. 一種基板處理裝置，其具有：處理室，其供形成有配線層之基板搬入；第1氣體供給部，其對上述基板供給含第1元素氣體；第2氣體供給部，其對上述基板供給含第2元素氣體；第3氣體供給部，其對上述基板供給含第3元素氣體；及控制部，其以如下方式控制上述第1氣體供給部、上述第2氣體供給部及上述第3氣體供給部，即，將上述含第1元素氣體與上述含第2元素氣體供給至上述基板，形成含有上述第1元素與上述第2元素之第1蝕刻停止膜，對上述第1蝕刻停止膜之上供給上述含第1元素氣體、上述含第2元素氣體及上述含第3元素氣體而形成 含有上述第1元素、上述第2元素及上述第3元素之第2蝕刻停止膜，以形成積層蝕刻停止膜。
  19. 一種記錄媒體，其記錄有程式，該程式係供電腦使基板處理裝置執行如下程序：將形成有配線層之基板搬入至處理室；及將含第1元素氣體與含第2元素氣體供給至上述基板，形成含有上述第1元素與上述第2元素之第1蝕刻停止膜，對上述第1蝕刻停止膜之上供給上述含第1元素氣體、上述含第2元素氣體及含第3元素氣體而形成含有上述第1元素、上述第2元素及上述第3元素之第2蝕刻停止膜，以形成積層蝕刻停止膜。
TW107114281A 2017-04-27 2018-04-26 半導體裝置之製造方法、基板處理裝置及記錄媒體 TWI682499B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017088378A JP6441989B2 (ja) 2017-04-27 2017-04-27 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP2017-088378 2017-04-27

Publications (2)

Publication Number Publication Date
TW201907518A true TW201907518A (zh) 2019-02-16
TWI682499B TWI682499B (zh) 2020-01-11

Family

ID=63917426

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107114281A TWI682499B (zh) 2017-04-27 2018-04-26 半導體裝置之製造方法、基板處理裝置及記錄媒體

Country Status (5)

Country Link
US (1) US11037823B2 (zh)
JP (1) JP6441989B2 (zh)
KR (1) KR102041521B1 (zh)
CN (1) CN108807142B (zh)
TW (1) TWI682499B (zh)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297183A (ja) * 1994-04-28 1995-11-10 Toshiba Corp 半導体装置とその製造方法
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
JP4608370B2 (ja) 2005-06-01 2011-01-12 独立行政法人海洋研究開発機構 試料採取用マイクロミル
JP4956919B2 (ja) * 2005-06-08 2012-06-20 株式会社日立製作所 半導体装置およびその製造方法
JP2009032956A (ja) * 2007-07-27 2009-02-12 Toshiba Corp 半導体装置、およびその製造方法
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
JP5143769B2 (ja) * 2008-03-12 2013-02-13 東京エレクトロン株式会社 半導体装置およびその製造方法
JP5152093B2 (ja) * 2009-04-24 2013-02-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5464928B2 (ja) * 2009-07-02 2014-04-09 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US8241992B2 (en) * 2010-05-10 2012-08-14 International Business Machines Corporation Method for air gap interconnect integration using photo-patternable low k material
JP2012038961A (ja) * 2010-08-09 2012-02-23 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP5936507B2 (ja) * 2012-09-27 2016-06-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9153538B2 (en) * 2013-08-22 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
JP5847783B2 (ja) * 2013-10-21 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
US10163792B2 (en) * 2014-07-28 2018-12-25 Qualcomm Incorporated Semiconductor device having an airgap defined at least partially by a protective structure
US9659856B2 (en) * 2014-10-24 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Two step metallization formation
JP2017069461A (ja) * 2015-09-30 2017-04-06 富士フイルム株式会社 段差基板の製造方法、電子デバイスの製造方法、及び、積層体
JP2016034043A (ja) * 2015-11-25 2016-03-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US10832944B2 (en) * 2018-11-01 2020-11-10 Globalfoundries Inc. Interconnect structure having reduced resistance variation and method of forming same

Also Published As

Publication number Publication date
JP2018186226A (ja) 2018-11-22
KR20180120579A (ko) 2018-11-06
KR102041521B1 (ko) 2019-11-06
JP6441989B2 (ja) 2018-12-19
CN108807142B (zh) 2023-09-22
TWI682499B (zh) 2020-01-11
US11037823B2 (en) 2021-06-15
US20180315651A1 (en) 2018-11-01
CN108807142A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
KR100920033B1 (ko) 에스아이오씨 박막 제조용 프리커서를 이용한 박막 형성방법
US20180240664A9 (en) Remote plasma based deposition of graded or multi-layered silicon carbide film
CN107533962B (zh) 经由原子层沉积(ald)循环选择性沉积金属硅化物的方法
JP2015180768A (ja) 基板処理装置及び半導体装置の製造方法並びに記録媒体
JP6741780B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2008182174A (ja) 半導体装置およびその製造方法
JPWO2016027369A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2017152426A (ja) 成膜方法
WO2020189288A1 (ja) 成膜方法および成膜装置
KR102184690B1 (ko) 오목부의 매립 방법 및 처리 장치
JP2020064924A (ja) 窒化膜の成膜方法および半導体装置の製造方法
KR20200111627A (ko) 성막 장치의 세정 방법
US20190292662A1 (en) Film-forming method and film-forming apparatus
TWI682499B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
TWI821298B (zh) 脈衝電漿沉積蝕刻階梯覆蓋率之改良
TW202236508A (zh) 用於半導體裝置形成之底層膜
TW202229614A (zh) 硼矽薄膜中之硼濃度可調性
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
TWI733172B (zh) 晶舟及使用晶舟的爐管機台以及形成膜層的方法
TW201802957A (zh) 半導體裝置之製造方法、基板處理裝置及程式
KR20210097044A (ko) 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
JP7462065B2 (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
TW202145838A (zh) 基板處理裝置、半導體裝置之製造方法及記錄媒體
TW202314807A (zh) 完全自對準通孔整合處理
TW202300689A (zh) 用於處理基板的方法及設備