CN108807142A - 半导体器件的制造方法、衬底处理装置及记录介质 - Google Patents

半导体器件的制造方法、衬底处理装置及记录介质 Download PDF

Info

Publication number
CN108807142A
CN108807142A CN201810386517.7A CN201810386517A CN108807142A CN 108807142 A CN108807142 A CN 108807142A CN 201810386517 A CN201810386517 A CN 201810386517A CN 108807142 A CN108807142 A CN 108807142A
Authority
CN
China
Prior art keywords
barrier film
gas
substrate
forming
etching barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810386517.7A
Other languages
English (en)
Other versions
CN108807142B (zh
Inventor
竹田刚
大桥直史
菊池俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of CN108807142A publication Critical patent/CN108807142A/zh
Application granted granted Critical
Publication of CN108807142B publication Critical patent/CN108807142B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。要解决的课题为提供能够实现良好特性的器件的技术。半导体器件的制造方法具有下述工序：将形成布线层的衬底搬入处理室的工序；和形成层叠蚀刻阻挡膜的工序，其中，向衬底供给含第一元素的气体和含第二元素的气体，形成包含第一元素和第二元素的第一蚀刻阻挡膜，在第一蚀刻阻挡膜之上，供给含第一元素的气体、含第二元素的气体和含第三元素的气体从而形成包含第一元素、第二元素和第三元素的第二蚀刻阻挡膜，由此形成层叠蚀刻阻挡膜。

Description

半导体器件的制造方法、衬底处理装置及记录介质
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。
背景技术
近年来，半导体器件的集成度逐渐增高。与此相伴，布线间被微细化。因此，具有在布线间电容增大、引起信号的传输速度降低等问题。因此，需要尽可能使布线间的介电常数降低。
作为实现使介电常数降低的一个方法，研究了在布线间设置空隙的气隙结构。作为形成气隙结构的空隙的方法，例如，具有将布线间蚀刻的方法。
发明内容
发明要解决的课题
由于布线的宽度、布线间的宽度减小，导致布线有时会发生坍塌。由此，存在器件特性变差的课题。
因此，本发明提供能够实现良好特性的器件的技术。
用于解决课题的手段
根据一个方式，提供下述技术，其具有下述工序：
将形成布线层的衬底搬入处理室的工序；和形成层叠蚀刻阻挡膜的工序，其中，向衬底供给含第一元素的气体和含第二元素的气体，形成包含第一元素和第二元素的第一蚀刻阻挡膜，在第一蚀刻阻挡膜之上，供给含第一元素的气体、含第二元素的气体和含第三元素的气体从而形成包含第一元素、第二元素和第三元素的第二蚀刻阻挡膜，由此形成层叠蚀刻阻挡膜。
发明效果
根据本发明涉及的技术，能够提供可实现良好的特性的器件的技术。
附图说明
图1：为对一个实施方式涉及的半导体器件的制造流程进行说明的图。
图2：为对一个实施方式涉及的晶片的处理状态进行说明的图。
图3：为对一个实施方式涉及的晶片的处理状态进行说明的图。
图4：为对一个实施方式涉及的晶片的处理状态进行说明的图。
图5：为对一个实施方式涉及的晶片的处理状态进行说明的图。
图6：为对一个实施方式涉及的晶片的处理状态进行说明的图。
图7：为对一个实施方式涉及的晶片的处理状态进行说明的图。
图8：为对一个实施方式涉及的晶片的处理状态进行说明的图。
图9：为对一个实施方式涉及的衬底处理装置进行说明的图。
图10：为对一个实施方式涉及的气体供给部进行说明的图。
图11：为一个实施方式涉及的控制器的概略图。
图12：为对形成一个实施方式涉及的蚀刻阻挡膜的流程进行说明的图。
附图标记说明
300晶片(衬底)
201处理室
202腔室
212衬底载置台
具体实施方式
(实施方式)
以下，对本发明的一个实施方式进行说明。
使用图1～图6，说明半导体器件的制造工序的一工序。图1为半导体器件的制造工序的流程图，图2～图6为示出与图1的各工序对应的衬底的状态的图。
(凹部形成工序S101)
对凹部形成工序S101进行说明。
关于凹部形成工序S101，使用图2的(A)、(B)进行说明。第一凹部301形成在衬底300的表面层300a的表面。表面层300a由绝缘膜和Si衬底的任一者或两者构成。绝缘膜为例如含碳的硅氧化膜(SiOC膜)。第一凹部301通过构图技术形成。这里，凹部的高度(深度)301H形成为大于后述的第一ES膜302a与第二ES膜302b的合计的膜厚(302aH+302bH)、小于Cu膜306b的高度H。优选的是，形成为大于第一ES膜302a与第二ES膜302b的合计的膜厚、小于Cu膜306b的高度H的一半。更优选的是，形成为大于第一ES膜302a与第二ES膜302b与后述的阻隔膜305的合计的膜厚、小于Cu膜306b的高度H的一半。另外，这里，对于第一凹部301的形状，示出了构成为矩形形状的例子，但只要是形成为相对于表面层300a凹陷的形状即可。例如，也可以是半球状、研钵状(碗状)、三角锥状。
形成第一凹部301后，在衬底300的表面上形成蚀刻阻挡膜302。将形成有蚀刻阻挡膜302的衬底300的状态示于图2的(C)。
这里，本申请的发明人发现以下课题。当形成AirGap(气隙)的图案时，从抑制AirGap的深度不均的方面考虑，蚀刻阻挡膜是有效的，但存在下述课题：通过残留在最终的器件构造中，会增加器件的布线间的寄生电容，器件特性产生不均。经发明人等的深入研究，结果发现了以下技术。其一为将两种蚀刻阻挡膜层叠，将上方的蚀刻阻挡膜除去的技术。利用该技术，能够降低布线间的寄生电容。以下，针对将两种蚀刻阻挡膜(ES膜)层叠的工序以后的半导体器件的制造工序进行说明。这里，示出将上方的蚀刻阻挡膜除去的例子，但为了减少器件的布线间的寄生电容，也可以构成为将两种蚀刻阻挡膜均除去。
使用图1、图3，针对形成具有第一ES膜302a和第二ES膜302b的ES膜302的技术进行说明。形成第一ES膜302a和第二ES膜302b的衬底处理装置100的构成、形成方法的详细内容如后所述。
(第一蚀刻阻挡膜形成工序S102)
第一ES膜302a形成在表面层300a上。这里，第一ES膜302a例如由含碳的硅(SiC)膜构成。第一ES膜302a的厚度302aH构成为小于后述的第二ES膜302b的厚度302bH。需要说明的是，第一ES膜302a的厚度302aH构成为例如
(第二蚀刻阻挡膜形成工序S103)
第二ES膜302b形成在第一ES膜302a上。这里，第二ES膜302b例如由含碳的硅氮(SiCN)膜构成。第二ES膜302b的厚度302bH构成为大于上述的第一ES膜302a的厚度302aH。需要说明的是，厚度302bH构成为例如左右。由此构成ES膜302。
像这样，通过使构成第一ES膜302a的元素和构成第二ES膜302b的元素、厚度不同，至少起到以下的(a)、(b)任一种效果。(a)通过含有不同的元素，能够使第一ES膜302a与第二ES膜302b的蚀刻选择比不同，当形成后述孔穴304时，能够至少将第一ES膜302a的最下层保留，能够保持AirGap图案的深度的面内均匀性。(b)通过将第一ES膜302a的厚度构成为小于第二ES膜302b的厚度，当将第二ES膜302b蚀刻时，即便其残留，也能降低其助长布线间容量的增加。
(第一绝缘膜形成工序S104)
接下来，进行第一绝缘膜形成工序S104。如图2的(C)、(D)所示，在形成有ES膜302的衬底300上，形成第一绝缘膜303。第一绝缘膜303例如由含碳的硅氧化膜(SiOC膜)构成。第一绝缘膜303的厚度303H至少构成为大于布线的厚度。
(研磨工序S105)
形成第一绝缘膜303后，利用未图示的研磨装置，将第一绝缘膜303的表面研磨，从而使表面平坦化。
(图案化工序S106)
在进行研磨工序S105后，利用未图示的装置，如图4的(E)状态所示那样，在第一绝缘膜303中形成孔穴304(其中形成布线)。需要说明的是，孔穴304以ES膜302作为阻挡膜而被蚀刻。需要说明的是，孔穴304的孔径304Ra构成为小于孔径304Rb。这里，孔径304Ra为衬底300的表面层300a的凹部301内的直径。另外，孔径304Rb为形成在第一绝缘膜303的孔的直径。通过以上述方式构成，能够抑制形成在孔穴304内的后述的布线膜306的图案坍塌、抑制后述的气隙309的坍塌。
(阻隔膜形成工序S107)
图案化工序S106进行后，如图4的(F)状态所示那样，在孔穴304内的表面形成阻隔膜305。形成阻隔膜305的装置既可以是与后述的衬底处理装置100同样的构成，也可以是不同的构成。需要说明的是，阻隔膜305由例如含钛(Ti)膜形成。作为含Ti膜，具体而言，具有钛(Ti)膜、氮化钛(TiN)膜，氮化钛铝(TiAlN)膜等。既可以是它们中的任一者，也可以是组合而成的膜。
(布线膜形成工序S108)
阻隔膜形成工序S107之后，如图4的(G)状态所示那样，在孔穴304内、第一绝缘膜303上形成Cu膜306a、306b、306c。这里，306a和306b构成后来的布线膜306，306c通过后来的研磨工序S109而被除去。像这样，布线层306的下端的Cu膜306a相对于衬底300的表面层300a而形成为凸状，由此，能够抑制布线层306的图案坍塌。需要说明的是，优选的是，埋入到第一凹部301内的Cu膜306a的深度D1优选为Cu膜306b的高度D2的一半以下。通过以这种方式构成，能够减小后述的布线间的寄生介电常数，能够使其均匀化。需要说明的是，Cu膜由例如未图示的镀覆处理形成。需要说明的是，在阻隔膜形成工序S107与镀覆处理之间，也可以进行形成Cu晶种的工序。
(研磨工序S109)
在布线膜形成工序S108之后，利用未图示的研磨装置，如图5的(H)状态所示那样将Cu膜306c除去。由此，形成布线层306。这里，如图5的(H)状态所示那样，由于形成在第一凹部301内的Cu膜306a的存在，即便进行了研磨，也能够抑制Cu膜306b坍塌。
(ES膜形成工序S110)
研磨工序S109之后，如图5的(I)状态所示那样，在衬底300上形成ES膜307。ES膜307由与上述的第一ES膜302a同样的膜形成。
(图案化工序S111)
在ES膜形成工序S110之后，利用未图示的装置，如图6的(Ja)状态所示那样形成构成气隙的第二凹部308。第二凹部308的底部由第一ES膜302a的上表面构成，侧壁由阻隔膜305构成。即，第二凹部308的底部308a成为第一ES膜302a露出的状态。需要说明的是，这里，示出了第二孔穴308的底部由第一ES膜302a构成的例子，但如图7的状态(Jb)那样，也可以蚀刻至第一凹部301的底部的高度、从而形成为如底部由表面层300a构成的第二凹部308b那样。即，与第一凹部301同样地，第二凹部308b的底部308c的表面构成为衬底的表面层300a露出的状态。需要说明的是，第二凹部308也称为第二孔穴。需要说明的是，当形成第二凹部308b时，优选的是，在第二凹部308b的底部侧的侧面上形成衬底的表面层300a的一部分向布线层306侧突出而形成的突出部300b。通过形成突出部300b，能够抑制图案坍塌。这里，所谓图案坍塌，是指布线层306、阻隔膜305等构造在后续的半导体器件的制造工序中坍塌。另外，优选的是，将第二凹部308b的底部308c的高度(深度)形成为上述的第一凹部300的底部300d以上的高度。即，将第二凹部308b的深度Hb构成为比第一孔穴308的深度Ha深。需要说明的是，深度Ha是指自Cu膜306b的表面至底部308a的表面的高度。另外，深度Hb是指自Cu膜306b的表面至底部308c的表面的高度。通过以上述方式构成，能够抑制图案坍塌。另外，能够使后述的气隙309b的高度Gb高于气隙309的高度Ga，因此，能够降低布线间的寄生介电常数，能够提高器件特性。
(第二绝缘膜形成工序S112)
第二凹部308形成后，在衬底300上形成第二绝缘膜310。由此，如图6的(Ka)状态所示那样，形成第一气隙309。需要说明的是，当处于图7的(Jb)状态时，衬底300形成第二气隙309b。第二气隙309b的容积大于第一气隙309，因此布线间的寄生电容变小。此外，通过形成突出部300b，能够抑制图案坍塌。
这里，对气隙进行补充说明。随着近年的微细化、高密度化，布线间的距离变窄。这样一来，存在下述问题：布线间电容器电容增加从而发生信号延迟。这种情况下，与以往相同，可考虑在布线间填充低介电常数的绝缘物，但对此而言，存在产生物理上的界限这样的课题。通过在布线间设置被称为气隙的空隙从而能够降低布线间的寄生介电常数、可提高器件特性。
接下来，对在第一ES膜形成工序S102和第二ES膜形成工序S103中使用的衬底处理装置、ES膜的形成方法进行说明。ES膜的形成方法为半导体制造方法的一部分、也是衬底处理方法的一部分。
(衬底处理装置)
首先，使用图9对衬底处理装置100进行说明。在本实施方式中，衬底处理装置100构成为能够形成第一ES膜302a和第二ES膜302b中的任一者或两者。优选的是，构成为能够连续形成这两种膜。
构成衬底处理装置100的处理容器202构成为横剖面为圆形且扁平的密闭容器。另外，腔室202由例如铝(Al)、不锈钢(SUS)等金属材料构成。在腔室202内，形成有：对作为衬底的硅晶片等晶片300进行处理的处理室201；和当将晶片300向处理室201搬送时供晶片300通过的搬送室203。腔室202由上部容器202a和下部容器202b构成。在上部容器202a与下部容器202b之间设置有分隔板204。
在下部容器202b的侧面，设置有与闸阀205相邻的衬底搬入搬出口206，晶片300经由衬底搬入搬出口206而在下部容器与未图示的搬送室之间移动。在下部容器202b的底部，设置有多个提升销207。
在处理室201内，设置有支承晶片300的衬底支承部210。衬底支承部210主要具有：载置晶片300的载置面211；在表面具有载置面211的载置台212、加热器213。在衬底载置台212上，供提升销207贯穿的贯穿孔214分别设置于与提升销207对应的位置。在加热器213上，连接将衬底300、加热器213、载置面211的至少任一者的温度维持在规定温度的加热器控制部258。
衬底载置台212被轴217支承。轴217的支承部贯穿设置在腔室202的底壁的孔，并且在腔室202的外部连接于升降机构218。通过使升降机构218工作从而使轴217及支承台212升降，从而能够使载置于衬底载置面211上的晶片300升降。需要说明的是，轴217下端部的周围波纹管219覆盖。腔室202内被气密地保持。
关于衬底载置台212，当晶片300搬送时，其下降至衬底载置面211与衬底搬入搬出口206相对的位置(晶片搬送位置，晶片搬送Position)，当晶片300处理时，如图9所示，其上升至晶片300处于处理室201内的处理位置(晶片处理位置，晶片处理Position)。
具体而言，当使衬底载置台212下降至晶片搬送位置时，提升销207的上端部从衬底载置面211的上表面突出，由此提升销207从下方支承晶片300。另外，当使衬底载置台212上升至晶片处理位置时，提升销207从衬底载置面211的上表面埋没，由此衬底载置面211从下方支承晶片300。
在处理室201的上部(上游侧)，设置有作为气体分散机构的簇射头234。在簇射头234的盖231中设置有气体导入孔231a。从后述腔室的气体供给部(供给系统)供给的气体从共用气体供给管242经由气体导入孔231a而被供给至缓冲室232。被供给至缓冲室232的气体经由分散板234a而被供给至处理室201。在分散板234a中设置有多个孔，并且以与载置面211相对的方式配置。需要说明的是，分散板234a构成为供给高频电力的电极244。在设置有电极244的情况下，在电极244与盖231之间，设置有绝缘块233。另外，可以利用电力供给线253将匹配部251和高频电源252连接于电极244。通过构成为能够对电极244供给高频电力，从而能够在处理室201内将气体活化。
(供给系统)
在设置于簇射头234的盖231上的气体导入孔231a上，连接共用气体供给管242。共用气体供给管242在管的内部连通，从共用气体供给管242供给的气体经由气体导入孔231a而被供给至簇射头234内。
在共用气体供给管242上连接如图10所示的气体供给部。气体供给部连接有第一气体供给管113a、第二气体供给123a、第三气体供给管133a、第四气体供给管143a。
从包含第一气体供给管113a的第一气体供给部主要供给含第一元素的气体。另外，从包含第二气体供给123a的第二气体供给部主要供给含第二元素的气体。另外，从包含第三气体供给管133a的第三气体供给部主要供给含第三元素的气体。另外，从包含第四气体供给管143a的第四气体供给部主要供给含第四元素的气体。在本说明书中，含第一元素的气体也称作“第一气体”或“第一处理气体”。另外，含第二元素的气体也称作“第二气体”或“第二处理气体”。另外，含第三元素的气体也称作“第三气体”或“第三处理气体”。另外，含第四元素的气体也称作“第四气体”或“第四处理气体”。
(第一气体供给部)
在第一气体供给管113a上，从上游方向起依次设置有第一气体供给源113、作为流量控制器(流量控制部)的质量流量控制器(MFC)115、及作为开闭阀的阀116。
从第一气体供给管113a，经由MFC115、阀116、共用气体供给管242而向簇射头234供给含第一元素的气体。
含第一元素的气体为处理气体之一。含第一元素的气体为包含硅(Si)的气体，例如为六氯乙硅烷(Si2Cl6，简称：HCDS)等气体。
另外，能够使用一氯硅烷(SiH3Cl，简称：MCS)、二氯硅烷(SiH2Cl2，简称：DCS)、三氯硅烷(SiHCl3，简称：TCS)、四氯硅烷即四氯化硅(SiCl4，简称：STC)、八氯三硅烷(Si3Cl8，简称：OCTS)气体等无机卤代硅烷气体。
另外，能够使用甲硅烷(SiH4，简称：MS)气体、乙硅烷(Si2H6，简称：DS)气体、丙硅烷(Si3H8，简称：TS)气体等无机原料。
另外，能够使用四(二甲基氨基)硅烷(Si[N(CH3)2]4，简称：4DMAS)气体、三(二甲基氨基)硅烷(Si[N(CH3)2]3H，简称：3DMAS)气体、双(二乙基氨基)硅烷(Si[N(C2H5)2]2H2，简称：BDEAS)气体、双(叔丁基氨基)硅烷(SiH2[NH(C4H9)]2，简称：BTBAS)气体等氨基硅烷原料气体。
第一气体供给部主要由第一气体供给管113a、MFC115、阀116构成。
此外，可考虑将第一气体供给源113、将第一气体活化的远程等离子体单元(RPU)180a中的任一者或两者包含在第一气体供给部中。
(第二气体供给部)
在第二气体供给123a上，从上游方向起依次设置有第二气体供给源123、MFC125、阀126。
从第二气体供给123a经由MFC125、阀126、共用气体供给管242而向簇射头234内供给含第二元素的气体。
含第二元素的气体为处理气体之一。含第二元素的气体为包含碳(C)的气体，例如为丙烯(C3H6)的气体。可以是包含碳和氢的气体，可以是甲烷(CH4)、乙烷(C2H6)、丙烷(C3H8)等。
另外，对于含第二元素的气体，也可以使用包含C和Si的气体。作为包含C和Si的气体，例如，有1，4-二硅丁烷(Si2C2H10，简称：DSB)。
另外，也能够使用亚乙基双(三氯硅烷)气体、即1，2-双(三氯硅烷基)乙烷((SiCl3)2C2H4，简称：BTCSE)气体、亚甲基双(三氯硅烷)气体、即双(三氯硅烷基)甲烷((SiCl3)2CH2，简称：BTCSM)气体等亚烷基卤代硅烷气体。
另外，还能够使用1，1，2，2-四氯-1，2-二甲基乙硅烷((CH3)2Si2Cl4，简称：TCDMDS)气体、1，2-二氯-1，1，2，2-四甲基乙硅烷((CH3)4Si2Cl2，简称：DCTMDS)气体、1-一氯-1，1，2，2，2-五甲基乙硅烷((CH3)5Si2Cl，简称：MCPMDS)气体等烷基卤代硅烷气体。
第二气体供给部主要由第二气体供给123a、MFC125、阀126构成。
此外，可考虑将第二气体供给源123、将第二气体活化的远程等离子体单元(RPU)180b中的任一者或两者包含在第二气体供给部中。
(第三气体供给部)
在第三气体供给管133a上，从上游方向起依次设置有第三气体供给源133、MFC135、阀136。
从第三气体供给管133a，经由MFC135、阀136、共用气体供给管242而向簇射头234供给含第三元素的气体。
含第三元素的气体为处理气体之一。含第三元素的气体为含氮(N)的气体，例如为氨(NH3)气体、氮(N2)气体等气体。
第三气体供给部主要由第三气体供给管133a、MFC135、阀136构成。
此外，可考虑将第三气体供给源133、将第三气体活化的远程等离子体单元(RPU)180c中的任一者或两者包含在第三气体供给部中。优选的是，也可以构成为将RPU180c设置于第三气体供给部、将活化后的含第三元素的气体向簇射头234供给。
(第四气体供给部)
在第四气体供给管143a上，从上游方向起依次设置有第四气体供给源143、MFC145、阀146。
从第四气体供给管143a，经由MFC145、阀146、共用气体供给管242向簇射头234供给含第四元素的气体。
含第四元素的气体例如为非活性气体。非活性气体为不易与上述处理气体反应的气体。例如，为包含氦(He)、氖(Ne)、氮(N)、氩(Ar)中的至少一者的气体，例如为N2气体。非活性气体用作上述处理气体的稀释气体、吹扫气体。
第四气体供给部主要由第四气体供给管143a、MFC145、阀146构成。此外，可考虑将第四气体供给源143包含在第四气体供给部中。
(排气部)
处理室201的气氛从排气部排气。排气部具有连接于上侧容器202a的排气管224。
排气管224设置于上侧容器202a。在排气管224上，设置有将处理室201内控制为规定压力的作为压力控制部的APC(Auto Pressure Controller)227。此外，在APC227的下游侧连接有泵223。泵223例如由涡轮分子泵构成。APC227具有开度可调的阀体(未图示)，根据来自后述的控制器280的指示而调节排气管224的流导。
(搬送室排气部)
搬送室203的气氛从搬送室排气部被排气。搬送室排气部具有连接于下部容器202b的排气管1482。
排气管1482设置于下部容器202b。在排气管1482上，设置有将搬送室203内控制为规定的压力的APC228。此外，在APC228的下游侧也可以设置泵(未图示)。
(控制器)
衬底处理装置100具有控制衬底处理装置100的各部的工作的控制器280。如图11所记载的，控制器280至少具有运算部(CPU)280a、临时存储部(RAM)280b、存储部280c、发送接收部(I/O端口)280d。控制器280经由发送接收部(I/O端口)280d连接于衬底处理装置100的各构成，根据上位控制器、使用者的指示从存储部280c读取程序、制程，根据上述内容来控制各构成的工作。需要说明的是，控制器280既可以构成为专用的计算机，也可以构成为通用的计算机。另外，也可以使用存储有程序、制程数据的外部存储装置(例如，磁带、软盘、硬盘等磁盘、CD、DVD等光盘、MO等光磁盘、USB存储器(USB Flash Drive)、存储卡等半导体存储器)282向存储部280c、临时存储部280b读取程序。另外，用于向控制器供给程序的手段不限于经由外部存储装置282进行供给的情况。例如，可以使用互联网、专用线路等通信手段，从上位装置270经由接收部283接收信息，而不经由外部存储装置282供给程序。另外，也可以使用键盘、触摸面板等输入输出装置281对控制器280发送指示。
需要说明的是，存储部280c、外部存储装置282构成为计算机可读取的记录介质。以下，也将它们统一简称为记录介质。需要说明的是，在本说明书中，在使用记录介质这一用语的情况下，有时指存储部280c单独、有时指外部存储装置282单独、或者有时包含这两者。
接下来，针对在被搬入衬底处理装置100的晶片300上形成第一ES膜302a和第二ES膜302b的工序S102、S103的详细内容，使用图12进行说明。需要说明的是，晶片300为图2的(B)的状态，是在表面层300a上形成多个第一凹部301的状态。
以下，针对作为第一处理气体使用HCDS气体、作为第二处理气体使用C3H6气体、作为第三处理气体使用NH3气体来形成第一ES膜302a和第二ES膜302b的例子进行说明。
(衬底搬入工序S201)
在衬底处理装置100中，使衬底载置台212下降至晶片300的搬送位置(搬送Position)，从而在衬底载置台212的贯穿孔214中贯穿提升销207。结果，提升销207处于比衬底载置台212表面突出规定的高度的量的状态。接下来，打开闸阀205使移载室203与搬送模块(未图示)连通。另外，使用晶片移载机(未图示)将晶片300从上述搬送模块搬入移载室203，将晶片300移载于提升销207上。由此，晶片300以水平姿势被支承于从衬底载置台212的表面突出的提升销207上。
将晶片300搬入腔室202内后，使晶片移载机向腔室202外退避，关闭闸阀205从而将腔室202内密闭。然后，通过使衬底载置台212上升，从而将晶片300载置于设置在衬底载置台212的衬底载置面211上，进一步使衬底载置台212上升，使晶片300上升至前述处理室201内的处理位置(衬底处理Position)。
当晶片300被搬入移载室203后，当上升至处理室201内的处理位置时，关闭APC228。由此，移载室203的排气结束。另一方面，打开APC227，开始处理室201的排气。APC227控制利用泵223进行处理室201排气的排气流量、并相对于任意的气体流量而将处理室201维持为规定的压力(例如10-3～103Pa的高真空)。
另外，当晶片300被载置于衬底载置台212之上时，预先向热器213供给电力、加热衬底载置台212。由此，能够在晶片300被载置于提升销207、载置面211之后开始晶片300的加热。
(减压升温工序S202)
接下来，以使得处理室201内成为规定压力(真空度)的方式，从排气管224将处理室201内的气氛排气。此时，基于压力传感器(未图示)计测到的压力值，反馈控制APC227的阀的开度。另外，基于温度传感器(未图示)检测到的温度值，以使得晶片300成为规定温度的方式反馈控制向加热器213的通电量。另外，从晶片300或衬底支承部210的温度变化消失起放置一定时间。在此期间，在存在残留在处理室201内的水分或来自构件的脱气等的情况下，可通过真空排气、非活性气体的供给来除去。至此，成膜工艺前的准备完成。需要说明的是，当将处理室201内排气至规定压力时，可以一次真空排气至所能达到的真空度。
此时的加热器213的温度通过温度控制部258而设定为100～600℃、优选为100～500℃、更优选为250～450℃的范围内的一定的温度。需要说明的是，温度控制部258构成为通过对从控制器280接收的温度信息(数据)、由温度传感器(未图示)检测到的温度信息进行比较运算从而改变/维持向加热器213供给的电力，从而进行加热器213的温度控制。加热器213的温度至少在第一成膜工序S301与第二成膜工序S401的期间维持。
(第一成膜工序S301)
接下来，作为第一处理，对在晶片300上形成作为第一ES膜302a的碳化硅(SiC)膜的例子进行说明。针对成膜工序S301的详细内容，使用图12进行说明。
在晶片300被载置于衬底支承部210、处理室201内的气氛稳定后，进行S302～S305的步骤。
(第一气体供给工序S302)
在第一气体供给工序S302中，从第一气体供给部向处理室201内供给作为第一气体(处理气体)的HCDS气体。具体而言，在用MFC115将从第一气体供给源113供给的HCDS气体进行流量调节后，向衬底处理装置100供给。经流量调节的HCDS气体穿过缓冲室232，从簇射头234的分散板234a被供给至减压状态的处理室201内。另外，继续利用排气系统进行处理室201内的排气并以使得处理室201内的压力成为规定的压力范围(第一压力)的方式进行控制。此时，将会对晶片300供给HCDS气体。HCDS气体以规定的压力(第一压力：例如10Pa以上1000Pa以下)向处理室201内供给。由此，向晶片300供给HCDS气体。通过HCDS气体的供给，在晶片300上形成含硅层。另外，这里，含硅层是以硅(Si)为主成分的层、也可以包含氯(Cl)。以下，说明包含Si和Cl的层的情况。
(第一吹扫工序S303)
在晶片300上形成含硅层后，关闭第一气体供给管113a的阀116，停止HCDS气体的供给。通过停止第一气体，将存在于处理室201中的第一气体、存在于缓冲室232中的第一气体从排气部排气，从而进行第一吹扫工序S303。
另外，在第一吹扫工序S303中，除了单单将气体排气(抽真空)而将气体排出以外，也可以构成为利用第四气体供给源143供给非活性气体，从而进行将残留气体挤出而进行的排出处理。这种情况下，打开阀146，通过MFC145进行非活性气体的流量调节。另外，也可以将抽真空和供给非活性气体组合进行。另外，也可以构成为交替进行抽真空和非活性气体的供给。从第四气体供给部供给的作为吹扫气体的N2气体的供给流量例如设为100～20000sccm的范围内的流量。
经过规定时间后，关闭阀146，停止非活性气体的供给。需要说明的是，也可以在打开阀146的状态下持续进行非活性气体的供给。
(第二气体供给工序S304)
第一吹扫工序S303后，从第二气体供给部向处理室201内供给作为第二气体(处理气体)的丙烯气体。具体而言，打开阀126，经由簇射头234向处理室201内供给丙烯气体。需要说明的是，第二气体也成为对晶片300进行处理的处理气体、与第一气体、含硅层、晶片300反应的反应气体。需要说明的是，第二气体为包含碳的化合物即可、不限于丙烯。
此时，以丙烯气体的流量成为规定的流量的方式调节MFC125。需要说明的是，丙烯气体的供给流量为例如1sccm以上10000sccm以下。
当丙烯气体被供给至形成在晶片300上的含硅层时，含硅层被改质，从而形成规定厚度的硅碳(SiC)含有层。SiC含有层例如根据处理室201内的压力、丙烯气体的流量、晶片300的温度等而以规定的厚度、规定的分布形成。
经过规定的时间后，关闭阀126，停止丙烯气体的供给。
(第二吹扫工序S305)
通过与第一吹扫工序S303同样的动作，进行第二吹扫工序S305。例如，对于存在于处理室201中的丙烯气体、存在于缓冲室232中的丙烯气体而言，通过停止丙烯气体的供给，从而从排气部排气，由此进行第二吹扫工序S305。另外，也可以通过向缓冲室232和处理室201中供给吹扫气体来进行吹扫。
(判定工序S203)
第二吹扫工序S305结束后，控制器280对上述第一成膜工序S301(S302～S305)是否进行了规定的循环数n进行判定。即，对在晶片300上是否形成了所期望厚度的、作为第一ES膜302a的SiC含有膜进行判定。将上述步骤S203～S206作为1个循环，将该循环至少进行1次以上，从而能够在晶片300上形成规定膜厚的SiC含有膜。需要说明的是，上述的循环优选重复多次。由此，在晶片300上形成规定膜厚的SiC含有膜。另外，这里，SiC含有膜是以Si和C为主成分的膜。另外，这里，SiC含有膜的厚度例如为
在判定工序S203中，当第一成膜工序S301没有实施规定次数时(“否”判定时)，重复第一成膜工序S301的循环，当实施了规定次数时(“是”判定时)，结束第一成膜工序S301，执行第二成膜工序S401。
(第二成膜工序S401)
接下来，作为第二处理，针对在表面上形成了第一ES膜302a的晶片300上形成第二ES膜302b的工序进行说明。针对第二成膜工序S401的详细内容，使用图12进行说明。
需要说明的是，也可以在第一成膜工序S301后，进行调节至适于第二成膜工序S401的压力、温度的减压升温工序S204。减压升温工序S204利用与减压升温工序S202同样的步骤进行。优选的是，在减压升温工序S204中，与S202之时相比，压力降低。由此，在第二成膜工序S401中供给的处理气体易于进入形成有第一ES膜302a的第一凹部301内，能够在第一凹部301内均匀地形成第二ES膜302b。
当处理室201内的气氛稳定后，进行S402～S407的步骤。
(第一气体供给工序S402)
在第一气体供给工序S402中，进行与上述第一气体供给工序S302相同的步骤，从而在第一ES膜302a上形成含硅层。
(第一吹扫工序S403)
在第一ES膜302a上形成含硅层后，通过与第一吹扫工序S303同样的步骤进行第一吹扫工序S403。
(第二气体供给工序S404)
在第一吹扫工序S403后，与第二气体供给工序S304同样地，供给作为第二气体(处理气体)的丙烯气体，将含硅层改质，形成规定厚度的硅碳(SiC)含有层。SiC含有层例如根据处理室201内的压力、丙烯气体的流量、晶片300的温度等而以规定的厚度、规定的分布形成。
经过规定的时间后，关闭阀126，停止丙烯气体的供给。
(第二吹扫工序S405)
通过与第一吹扫工序S303同样的动作，进行第二吹扫工序S405。
(第三气体供给工序S406)
接下来，进行向晶片300供给第三气体的工序。在第三气体供给工序S406中，从第三气体供给部向处理室201内供给作为第三气体(处理气体)的NH3气体。具体而言，打开阀136，在利用MFC135将从第三气体供给源133供给的NH3气体进行流量调节后，向衬底处理装置100供给。经流量调节的NH3气体穿过缓冲室232，从簇射头234的分散板234a被供给至减压状态的处理室201内。另外，继续进行利用排气系统进行的处理室201内的排气并以使得处理室201内的压力成为规定的压力范围(第三压力)的方式进行控制。此时，将会对晶片300供给NH3气体。NH3气体以规定的压力(第三压力：例如10Pa以上1000Pa以下)向处理室201内供给。由此，对晶片300供给NH3气体。通过供给NH3气体，第一ES膜302a上的SiC含有层被改质为SiCN含有层。需要说明的是，在第三气体供给工序S406中，也可以构成为将RPU180c设为打开(ON)、将NH3气体活化从而供给至晶片300。另外，也可以从高频电源252向电极244供给高频电力从而在处理室201内产生NH3气体的等离子体并进行处理。通过将NH3气体活化，能够提高SiC含有层中所含的杂质的除去效率、氮化效率。
(第三吹扫工序S407)
在第三气体供给工序S406后，进行第三吹扫工序S407。第三吹扫工序S407通过与上述第一吹扫工序S403和第二吹扫工序S405同样的步骤进行。
(判定工序S205)
第三吹扫工序S407结束后，控制器280对上述第二成膜工序S401(S402～S407)是否执行了规定的循环数n进行判定。即，对是否在晶片300(第一ES膜302a)上形成了所期望厚度的、作为第二ES膜302b的SiCN膜进行判定。将上述步骤S402～S407作为1个循环，将该循环至少进行1次以上，从而能够在晶片300上形成规定膜厚的SiCN膜。需要说明的是，上述的循环优选重复多次。由此，可在晶片300上形成规定膜厚的SiCN膜。另外，这里，SiCN膜为以Si、C和N为主成分的膜。另外，这里，SiCN膜的厚度例如为形成为比第一ES膜302a厚。
在判定工序S205中，当第二成膜工序S401未实施规定次数时(“否”判定时)，重复第二成膜工序S401的循环，当实施了规定次数时(“是”判定时)结束第二成膜工序S401，执行衬底搬出工序S206。
(衬底搬出工序S206)
在衬底搬出工序S206中，通过与衬底搬入工序S201相反的步骤将晶片300搬出。具体而言，使衬底支承部210下降，将晶片300从处理室201移动至移载室203。在移动至移载室203后，将晶片300从移载室203搬出至搬送模块。
由此，进行衬底处理工序。
以上，具体说明了本发明的一个实施方式，但本发明不限于上述实施方式，在不脱离其主旨的范围内，能够进行各种变更。
例如，如图8所示那样，也可以构成为不在衬底300的表面层300a形成凹部301。这种情况下，降低布线层306、气隙309的图案坍塌的效果与上述实施方式相比变小，但通过形成层叠蚀刻阻挡膜302，能够提高在形成气隙309前形成的孔穴的深度的均匀性。
需要说明的是，在上文中，记载了交替供给第一气体、第二气体、第三气体从而进行成膜的方法，但也可以应用其他方法。例如，第一气体与第二气体的供给定时重叠这样的方法。具体而言，有CVD(Chemical Vapor Deposition(化学气相沉积))法、循环CVD法。通过使用CVD法，能够缩短衬底处理工序。
另外，在上文中，对成膜处理进行了记载，但也可以应用其他处理。例如，有使用等离子体的扩散处理、氧化处理、氮化处理、氧氮化处理、还原处理、氧化还原处理、加热处理等。例如，当仅使用反应气体对衬底表面、形成在衬底的膜进行等离子体氧化处理、等离子体氮化处理时，也能够应用本发明。另外，也能够应用于仅使用反应气体的等离子体退火处理。即，也可以通过将晶片300的表面层300a的表面改质，从而形成蚀刻阻挡层。
另外，在上文中，记载了半导体器件的制造工序，但实施方式涉及的发明也可以应用于半导体器件的制造工序以外的用途。例如，有液晶装置的制造工序、太阳能电池的制造工序、发光器件的制造工序、玻璃衬底的处理工序、陶瓷衬底的处理工序、导电性衬底的处理工序等衬底处理。
另外，在上文中，示出了将含有硅的膜作为蚀刻阻挡膜的例子，但也能够应用于使用其他气体进行的成膜。例如，有含氧膜、含氮膜、含碳膜、含硼膜、含金属膜和含有多种上述元素的膜等。需要说明的是，作为这些膜，例如，有AlO膜、ZrO膜、HfO膜、HfAlO膜、ZrAlO膜、SiBN膜、TiN膜、TiC膜、TiAlC膜等。
另外，在上文中，示出了在一个处理室内处理一张衬底的装置构成，但不限于此，也可以是将多张衬底在水平方向或垂直方向上排列的装置。

Claims (19)

1.半导体器件的制造方法，其具有下述工序：
将衬底搬入处理室的工序；和
形成层叠蚀刻阻挡膜的工序，其中，向所述衬底供给含第一元素的气体和含第二元素的气体，形成包含所述第一元素和所述第二元素的第一蚀刻阻挡膜，
在所述第一蚀刻阻挡膜之上，供给所述含第一元素的气体、所述含第二元素的气体和含第三元素的气体从而形成包含所述第一元素、所述第二元素和所述第三元素的第二蚀刻阻挡膜，由此形成层叠蚀刻阻挡膜。
2.根据权利要求1所述的半导体器件的制造方法，其中，
在所述衬底的表面形成多个第一凹部，
所述第一蚀刻阻挡膜形成在所述衬底的表面和所述第一凹部的内表面。
3.根据权利要求2所述的半导体器件的制造方法，其中，
在形成所述第一蚀刻阻挡膜的工序前，具有形成所述多个第一凹部的工序。
4.根据权利要求1所述的半导体器件的制造方法，其中，
在形成所述层叠蚀刻阻挡膜的工序中，
所述第一蚀刻阻挡膜的膜厚形成为小于所述第二蚀刻阻挡膜。
5.根据权利要求2所述的半导体器件的制造方法，其中，
在形成所述层叠蚀刻阻挡膜的工序中，
所述第一蚀刻阻挡膜的膜厚形成为小于所述第二蚀刻阻挡膜。
6.根据权利要求3所述的半导体器件的制造方法，其中，
在形成所述层叠蚀刻阻挡膜的工序中，
所述第一蚀刻阻挡膜的膜厚形成为小于所述第二蚀刻阻挡膜。
7.根据权利要求1所述的半导体器件的制造方法，在形成所述第二蚀刻阻挡膜后，具有形成所述布线层的工序。
8.根据权利要求4所述的半导体器件的制造方法，在形成所述第二蚀刻阻挡膜后，具有形成所述布线层的工序。
9.根据权利要求6所述的半导体器件的制造方法，在形成所述第二蚀刻阻挡膜后，具有形成所述布线层的工序。
10.根据权利要求6所述的半导体器件的制造方法，其中，
在形成所述布线层的工序中，在所述第一凹部之上形成绝缘膜后，在所述绝缘膜间形成布线层，
在形成所述布线层的工序后，具有：
将所述绝缘膜蚀刻，从而使所述第二蚀刻阻挡膜露出的工序。
11.根据权利要求9所述的半导体器件的制造方法，其中，
在形成所述布线层的工序中，在所述第一凹部之上形成绝缘膜后，在所述绝缘膜间形成布线层，
在形成所述布线层的工序后，具有：
将所述绝缘膜蚀刻，从而使所述第二蚀刻阻挡膜露出的工序。
12.根据权利要求10所述的半导体器件的制造方法，其中，
在使所述第二蚀刻阻挡膜露出的工序中，使所述第一蚀刻阻挡膜露出。
13.根据权利要求7所述的半导体器件的制造方法，其中，
在形成所述布线层的工序中，在所述第一凹部之上形成绝缘膜，在所述绝缘膜之间形成布线膜，
在形成所述布线层的工序后，进一步具有：以使得底部位于比所述第一凹部的底部更靠上方的方式，将所述绝缘膜、所述层叠蚀刻阻挡膜和所述衬底的表面层蚀刻从而形成第二凹部的工序。
14.衬底处理装置，具有：
处理室，搬入形成布线层的衬底；
第一气体供给部，向所述衬底供给含第一元素的气体；
第二气体供给部，向所述衬底供给含第二元素的气体；
第三气体供给部，向所述衬底供给含第三元素的气体；和
控制部，其控制所述第一气体供给部、所述第二气体供给部和所述第三气体供给部，以使得：
向所述衬底供给所述含第一元素的气体和所述含第二元素的气体，形成包含所述第一元素和所述第二元素的第一蚀刻阻挡膜，
在所述第一蚀刻阻挡膜之上，供给所述含第一元素的气体、所述含第二元素的气体和所述含第三元素的气体从而形成包含所述第一元素、所述第二元素和所述第三元素的第二蚀刻阻挡膜，由此形成层叠蚀刻阻挡膜。
15.根据权利要求14所述的衬底处理装置，其中，
所述控制部构成为控制所述第一气体供给部和所述第二气体供给部，以使得在所述衬底的表面和形成所述衬底的表面上的多个第一凹部的内表面上形成所述第一蚀刻阻挡膜。
16.根据权利要求14所述的衬底处理装置，其中，
所述控制部构成为控制所述第一气体供给部、所述第二气体供给部和所述第三气体供给部，以使得所述第一蚀刻阻挡膜的膜厚形成为小于所述第二蚀刻阻挡膜。
17.记录介质，其记录有计算机使衬底处理装置执行下述步骤的程序，所述步骤为：
将形成布线层的衬底搬入处理室的步骤；和
形成层叠蚀刻阻挡膜的步骤，其中，向所述衬底供给含第一元素的气体和含第二元素的气体，形成包含所述第一元素和所述第二元素的第一蚀刻阻挡膜，
在所述第一蚀刻阻挡膜之上，供给所述含第一元素的气体、所述含第二元素的气体和含第三元素的气体从而形成包含所述第一元素、所述第二元素和所述第三元素的第二蚀刻阻挡膜，由此形成层叠蚀刻阻挡膜。
18.根据权利要求17所述的记录介质，其中，
在所述衬底的表面形成多个第一凹部，
将所述第一蚀刻阻挡膜形成在所述衬底表面和所述第一凹部内表面。
19.根据权利要求17所述的记录介质，其中，
在形成所述层叠蚀刻阻挡膜的步骤中，
将所述第一蚀刻阻挡膜的膜厚形成为小于所述第二蚀刻阻挡膜。
CN201810386517.7A 2017-04-27 2018-04-26 半导体器件的制造方法、衬底处理装置及记录介质 Active CN108807142B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017088378A JP6441989B2 (ja) 2017-04-27 2017-04-27 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP2017-088378 2017-04-27

Publications (2)

Publication Number Publication Date
CN108807142A true CN108807142A (zh) 2018-11-13
CN108807142B CN108807142B (zh) 2023-09-22

Family

ID=63917426

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810386517.7A Active CN108807142B (zh) 2017-04-27 2018-04-26 半导体器件的制造方法、衬底处理装置及记录介质

Country Status (5)

Country Link
US (1) US11037823B2 (zh)
JP (1) JP6441989B2 (zh)
KR (1) KR102041521B1 (zh)
CN (1) CN108807142B (zh)
TW (1) TWI682499B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297183A (ja) * 1994-04-28 1995-11-10 Toshiba Corp 半導体装置とその製造方法
JP2009032956A (ja) * 2007-07-27 2009-02-12 Toshiba Corp 半導体装置、およびその製造方法
CN101533799A (zh) * 2008-03-12 2009-09-16 东京毅力科创株式会社 半导体器件及其制造方法
US20110001216A1 (en) * 2009-07-02 2011-01-06 Nec Electronics Corporation Semiconductor device and manufacturing method thereof
JP2014072228A (ja) * 2012-09-27 2014-04-21 Renesas Electronics Corp 半導体装置の製造方法
CN104576329A (zh) * 2013-10-21 2015-04-29 株式会社日立国际电气 半导体装置的制备方法及衬底处理装置
JP2016034043A (ja) * 2015-11-25 2016-03-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP2017069461A (ja) * 2015-09-30 2017-04-06 富士フイルム株式会社 段差基板の製造方法、電子デバイスの製造方法、及び、積層体
CN106575638A (zh) * 2014-07-28 2017-04-19 高通股份有限公司 具有至少部分地由保护结构来限定的气隙的半导体器件

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088003B2 (en) * 2004-02-19 2006-08-08 International Business Machines Corporation Structures and methods for integration of ultralow-k dielectrics with improved reliability
JP4608370B2 (ja) 2005-06-01 2011-01-12 独立行政法人海洋研究開発機構 試料採取用マイクロミル
JP4956919B2 (ja) * 2005-06-08 2012-06-20 株式会社日立製作所 半導体装置およびその製造方法
US20090093100A1 (en) * 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
JP5152093B2 (ja) * 2009-04-24 2013-02-27 富士通セミコンダクター株式会社 半導体装置の製造方法
US8241992B2 (en) * 2010-05-10 2012-08-14 International Business Machines Corporation Method for air gap interconnect integration using photo-patternable low k material
JP2012038961A (ja) * 2010-08-09 2012-02-23 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US9153538B2 (en) * 2013-08-22 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices and methods of manufacture thereof
US9659856B2 (en) * 2014-10-24 2017-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Two step metallization formation
US10832944B2 (en) * 2018-11-01 2020-11-10 Globalfoundries Inc. Interconnect structure having reduced resistance variation and method of forming same

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297183A (ja) * 1994-04-28 1995-11-10 Toshiba Corp 半導体装置とその製造方法
JP2009032956A (ja) * 2007-07-27 2009-02-12 Toshiba Corp 半導体装置、およびその製造方法
CN101533799A (zh) * 2008-03-12 2009-09-16 东京毅力科创株式会社 半导体器件及其制造方法
US20110001216A1 (en) * 2009-07-02 2011-01-06 Nec Electronics Corporation Semiconductor device and manufacturing method thereof
JP2011014731A (ja) * 2009-07-02 2011-01-20 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
JP2014072228A (ja) * 2012-09-27 2014-04-21 Renesas Electronics Corp 半導体装置の製造方法
CN104576329A (zh) * 2013-10-21 2015-04-29 株式会社日立国际电气 半导体装置的制备方法及衬底处理装置
CN106575638A (zh) * 2014-07-28 2017-04-19 高通股份有限公司 具有至少部分地由保护结构来限定的气隙的半导体器件
JP2017069461A (ja) * 2015-09-30 2017-04-06 富士フイルム株式会社 段差基板の製造方法、電子デバイスの製造方法、及び、積層体
JP2016034043A (ja) * 2015-11-25 2016-03-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体

Also Published As

Publication number Publication date
JP2018186226A (ja) 2018-11-22
KR20180120579A (ko) 2018-11-06
KR102041521B1 (ko) 2019-11-06
JP6441989B2 (ja) 2018-12-19
CN108807142B (zh) 2023-09-22
TWI682499B (zh) 2020-01-11
TW201907518A (zh) 2019-02-16
US11037823B2 (en) 2021-06-15
US20180315651A1 (en) 2018-11-01

Similar Documents

Publication Publication Date Title
US10062563B2 (en) Selective atomic layer deposition with post-dose treatment
US7465669B2 (en) Method of fabricating a silicon nitride stack
CN108122736B (zh) 半导体装置的制造方法、基板处理装置以及存储介质
CN107871652A (zh) 半导体器件的制造方法及衬底处理装置
KR20180109691A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
US10903070B2 (en) Asymmetric wafer bow compensation by chemical vapor deposition
KR102514466B1 (ko) 진보된 배선 애플리케이션들을 위한 초박 유전체 확산 배리어 및 에칭 정지 층
JP6741780B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US9711348B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
US20220238325A1 (en) In-situ control of film properties during atomic layer deposition
KR20150121150A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US20180308690A1 (en) Densifying films in semiconductor device
WO2021034508A1 (en) Spatially tunable deposition to compensate within wafer differential bow
CN109671611A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
KR20130079231A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US20240003010A1 (en) Backside deposition and local stress modulation for wafer bow compensation
US11072859B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
CN108807142A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
US20230032481A1 (en) Station-to-station control of backside bow compensation deposition
CN116529850A (zh) 硼硅膜中的硼浓度可调性
JP7361223B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20230416909A1 (en) Method for formation of conformal ald sio2 films
WO2023102376A1 (en) Deposition of high compressive stress thermally stable nitride film
KR20220040391A (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 기판 처리 방법 및 프로그램
TW202145838A (zh) 基板處理裝置、半導體裝置之製造方法及記錄媒體

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181205

Address after: Tokyo, Japan

Applicant after: KOKUSAI ELECTRIC Corp.

Address before: Tokyo, Japan

Applicant before: HITACHI KOKUSAI ELECTRIC Inc.

GR01 Patent grant
GR01 Patent grant