TWI821298B - 脈衝電漿沉積蝕刻階梯覆蓋率之改良 - Google Patents

脈衝電漿沉積蝕刻階梯覆蓋率之改良 Download PDF

Info

Publication number
TWI821298B
TWI821298B TW108118704A TW108118704A TWI821298B TW I821298 B TWI821298 B TW I821298B TW 108118704 A TW108118704 A TW 108118704A TW 108118704 A TW108118704 A TW 108118704A TW I821298 B TWI821298 B TW I821298B
Authority
TW
Taiwan
Prior art keywords
plasma
dielectric layer
processing chamber
power
nitrogen
Prior art date
Application number
TW108118704A
Other languages
English (en)
Other versions
TW202018761A (zh
Inventor
維納亞克菲爾 瓦茲
航 于
迪尼斯 帕奇
李昌陵
葛瑞格里Ｍ 亞米克
山傑Ｇ 卡瑪斯
Original Assignee
美商應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司 filed Critical 美商應用材料股份有限公司
Publication of TW202018761A publication Critical patent/TW202018761A/zh
Application granted granted Critical
Publication of TWI821298B publication Critical patent/TWI821298B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Abstract

本案揭露內容之實施例關於原位沉積及處理薄膜而改善階梯覆蓋率的方法。一個實施例中，提供用於處理基板之方法。該方法包括：在該基板之多個圖案化特徵上形成一介電層，其藉由將該基板暴露至第一前驅物與第二前驅物之氣體混合物而達成，而同時電漿存在於處理腔室中，其中該電漿是藉由第一脈衝RF電力形成；在該處理腔室中將該介電層暴露至第一電漿處理，該第一電漿處理使用氮與氦的氣體混合物；以及，藉由將該介電層暴露至由含氟前驅物與載氣之氣體混合物所形成的電漿而執行電漿蝕刻製程，其中該電漿是在該處理腔室中藉由第二脈衝RF電力形成。

Description

脈衝電漿沉積蝕刻階梯覆蓋率之改良
本案揭露內容之實施例大致上關於用於半導體處理的方法。特定而言，本案揭露內容之實施例關於原位沉積及處理薄膜以改良階梯覆蓋率（step coverage）的方法。
介電層已用於許多應用，諸如現代半導體元件之製造中的阻擋層或間隔物。能夠使用諸如化學氣相沉積（CVD）或電漿增強化學氣相沉積（PECVD）之類的沉積製程於特徵（例如，用於垂直互連件的溝槽或介層窗）上沉積介電層。然而，藉由PECVD技術將該等介電層沉積於高深寬比（aspect ratio）的特徵上且還要有適當階梯覆蓋率一直是具有挑戰性的。由於電漿無法滲透到深溝槽中，所以PECVD技術傾向於在頂部周圍比在溝槽底部更快地沉積介電層。這造成從頂部夾止（pinch off）狹窄溝槽，而在該等溝槽中形成空隙。
因此，本領域需要提供一種用於在高深寬比溝槽中沉積介電層而不形成空隙或接縫的改良方法。
本案揭露內容之實施例關於原位沉積及處理薄膜而改善階梯覆蓋率的方法。一個實施例中，提供用於處理基板之方法。該方法包括：在該基板之多個圖案化特徵上形成一介電層，其藉由將該基板暴露至第一前驅物與第二前驅物之氣體混合物而達成，而同時電漿存在於處理腔室中，其中該電漿是藉由第一脈衝RF電力形成。該方法進一步包括：在該處理腔室中將該介電層暴露至電漿處理，該電漿處理使用氮與氦的氣體混合物；以及，藉由將該介電層暴露至由含氟前驅物與載氣之氣體混合物所形成的電漿而執行電漿蝕刻製程，其中該電漿是在該處理腔室中藉由第二脈衝RF電力形成。
在另一實施例中，一種用於處理基板的方法包括：透過電漿沉積製程在該基板的多個圖案化特徵上形成介電層，其中第一電漿在處理腔室中由第一脈衝RF電力形成。該方法進一步包括：透過電漿處理使該介電層緻密化，以及透過電漿蝕刻製程蝕刻該介電層的一部分，其中第二電漿由含氟氣體和載氣的氣體混合物形成，其中該第二電漿透過第二脈衝RF電力在處理腔室中形成。
在另一實施例中，一種用於處理基板的方法包括：透過電漿沉積製程在該基板的多個圖案化特徵上形成介電層，其中第一電漿在處理腔室中由第一脈衝RF電力形成。該方法進一步包括：在該處理腔室中使用氮和氦的氣體混合物透過電漿處理使該介電層緻密化；在該介電層上形成第一鈍化層；透過電漿蝕刻製程蝕刻該第一鈍化層和一部分的該介電層，以形成蝕刻的介電層，其中透過第二脈衝RF電力在該處理腔室中形成第二電漿。該方法進一步包括在該蝕刻的介電層上形成第二鈍化層。
下文將參考PECVD製程來描述本文描述的實施例，該PECVD製程能夠使用任何適合的薄膜沉積系統執行。適合系統的番例包括可使用DXZ®處理腔室的CENTURA®系統、PRECISION5000®系統、PRODUCER®系統、PRODUCER®GT™系統、PRODUCER®XPPrecision™系統、PRODUCER®SE™系統、Sym3®處理腔室、及Mesa處理腔室，上述的全部都可購自美國加州Santa Clara的應用材料公司。能夠執行PECVD製程的其他工具也可適於受惠於本文所述之實施例。此外，能夠使用可實現本文所述之PECVD製程的任何系統以獲益。本文所述的設備的敘述是說明性的，不應該被理解或詮釋為限制本文所述之實施例的範疇。
圖1描繪根據本文所述之實施例的基板處理系統132的示意圖，該基板處理系統132能用於執行介電層的沉積。基板處理系統132包括耦接氣體控制板（gas panel）130和控制器110的處理腔室100。該處理腔室100大致上包括頂壁124、側壁101、和底壁122，上述該等壁界定處理空間126。基板支撐組件146設置在處理腔室100的處理空間126中。該基板支撐組件146大致上包括由心柱160所支撐的基板支撐件，諸如靜電吸盤150。靜電吸盤150可使用任何適合的機構在垂直方向上於處理腔室100內移動。電極170嵌入靜電吸盤150中，且電源106耦接電極170。基板190配置在靜電吸盤150的表面192上。
真空泵102耦接形成在處理腔室100底部中的通口。真空泵102用於維持處理腔室100中的期望氣體壓力。真空泵102也從處理腔室100抽空後處理氣體及製程的副產物。基板處理系統132可進一步包括用於控制腔室壓力的附加設備，例如，定位在處理腔室100和真空泵102之間的閥（例如，節流閥和隔離閥），以控制該腔室壓力。
具有複數個孔隙128的氣體分配組件120配置在靜電吸盤150上方於處理腔室100之頂部上。氣體分配組件120的孔隙128用於將處理氣體引入處理腔室100中。該等孔隙128可具有不同的尺寸、數量、分佈、形狀、設計、及直徑，以助於各種製程氣體的流動以滿足不同的製程要求。氣體分配組件120連接到氣體控制板130，而允許各種氣體在處理期間供應到處理空間126。由離開氣體分配組件120的製程氣體混合物形成電漿，以增強製程氣體的熱分解，造成材料沉積在基板190的表面191上。
氣體分配組件120和靜電吸盤150可以在處理空間126中形成一對間隔開的電極。一或多個RF電源140透過匹配網絡138（視情況任選的）提供偏壓電位至氣體分配組件120，而助於在氣體分配組件120和靜電吸盤150之間產生電漿。作為替代方案，RF電源140和匹配網絡138可耦接氣體分配組件120、靜電吸盤150或耦接氣體分配組件120和靜電吸盤150兩者，或耦接配置在處理腔室100外部的天線（圖中未示）。在一些實施例中，RF電源140可產生下述頻率的電力：350 KHz、2 MHz、13.56 MHz、27 MHz、40 MHz、60 MHz或100 MHz。在一個實施例中，RF電源140可提供頻率為約50kHz至約13.6MHz之間大約100瓦至約3,000瓦之間的電力。在另一實施例中，RF電源140可提供頻率為約50kHz至大約13.6MHz的約500瓦至約1,800瓦之間的電力。
控制器110包括中央處理單元（CPU）112，記憶體116、和支援電路114，用於控制處理順序且調節來自氣體控制板130的氣流。CPU 112可為任何形式的通用電腦處理器，該處理器可在工業設施中使用。軟體常式可以儲存在記憶體116中，例如隨機存取記憶體、唯讀記憶體、軟碟、或硬碟機、或其他形式的數位儲存裝置。習知上，支援電路114耦接CPU 112，且可包括高速緩衝儲存器、時脈電路、輸入/輸出系統、電源供應器、及類似物。控制器110與基板處理系統132之各種部件之間的雙向通訊是透過統稱訊號匯流排118的許多訊號纜線處理，其中一些在圖1中說明。
圖2A和2B描繪了根據本案揭露內容之實施例的方法200的流程圖，該方法200用於在基板上形成介電層。方法200的所有操作可以在相同的處理腔室中執行，例如PECVD腔室。應理解，圖2中描繪的操作可同時執行，及/或以與圖2中描繪的順序不同的順序執行。此外，雖然本文使用PECVD技術討論介電層，但本案揭露內容之概念也能用於針對藉由熱製程或任何電漿輔助製程所沉積的其他層。
方法200開始於操作202，將基板放置到處理腔室（例如圖1中所示的處理腔室100）中。在基板配置於處理腔室100中之後，在處理腔室100中執行原位沉積處理製程203。如下文將更詳細討論，該原位沉積處理製程203大致上包括操作204（膜沉積）、操作206（腔室沖洗）、操作208（電漿處理）、及操作210（腔室沖洗）。基板可為圖案化基板，遍及該基板之表面上有至少一個形成的特徵。形成的特徵可為任何類型的特徵，諸如溝槽、介層窗、互連件或閘極堆疊。基板可以是半導體元件的中間結構的一部分，例如FinFET元件。基板可以是塊體半導體基板、絕緣體上覆半導體（SOI）基板、或類似物，該基板可經摻雜（例如，以p型或n型摻雜劑）或未摻雜。基板可包括元素半導體，包括矽（Si）或鍺（Ge）；化合物半導體；合金半導體；或上述材料之組合。在一個實施例中，基板具有形成在基板表面中的多個溝槽。溝槽可具有約2:1至約20:1的深寬比，例如約3:1至約10:1。本案揭露內容中的術語「深寬比」是指特定特徵的高度尺寸對寬度尺寸的比，例如，溝槽高度/溝槽寬度。
在操作204，使用電漿沉積製程在基板上形成介電層。在一個實施例中，介電層是氮化物，例如氮化矽。介電層形成在基板的暴露表面上，例如，基板中的溝槽的頂表面、側壁表面、和底表面。藉由將基板暴露於含氮前驅物和含矽前驅物的氣體混合物，同時電漿存在於處理腔室中，而執行介電層的沉積。氣體混合物可從氣體控制板130經過氣體分配組件120流入處理空間126。在一些情況下，含氮前驅物和含矽前驅物能夠分別引入處理腔室中，且能夠以任何順序引入。取決於應用，該氣體混合物可視情況任選地包括氦、氮、氧、一氧化二氮、氬、或任何適合的惰氣或載氣。
適合的含氮前驅物可包括氨（NH3 ）、氮（N2 ）、一氧化二氮（N2 O）、一氧化氮（NO）、二氧化氮（NO2 ）及任何上述前驅物之組合。在一個實施例中，含氮前驅物是氨。適合的含矽前驅物可包括氧對矽原子比值為0至約6的有機矽化合物。適合的有機矽化合物可以是矽氧烷化合物；包含一個或多個鹵素部分（例如氟化物、氯化物、溴化物、或碘化物）的鹵化矽氧烷化合物，諸如四氯矽烷、二氯二乙氧基矽氧烷、氯三乙氧基矽氧烷、六氯二矽氧烷、及/或八氯三矽氧烷；以及胺基矽烷，例如三甲矽烷胺（TSA）、六甲基二矽氮烷（HMDS）、雜氮矽三環（silatrane）、四(二甲胺基)矽烷、雙(二乙胺基)矽烷、三(二甲胺基)氯矽烷、及甲基雜氮矽三環。也可以使用其他含矽前驅物，諸如矽烷、鹵化矽烷、有機矽烷、及前述前驅物之任何組合。矽烷可包括甲矽烷（SiH4 ）和具有經驗式Six H(2x+2) 的更高級的矽烷，例如乙矽烷（Si2 H6 ）、丙矽烷（Si3 H8 ）和丁矽烷（Si4 H10 ），或其他更高級的矽烷，例如聚氯矽烷。也可使用其他的含矽前驅物，諸如八甲基環四矽氧烷（OMCTS）、甲基二乙氧基矽烷（MDEOS）、雙(第三丁胺基)矽烷（BTBAS）、三二甲胺基矽烷（TriDMAS）、叁二甲胺基矽烷（TrisDMAS）、二氯矽烷、三氯矽烷、二溴矽烷、四氯化矽、四溴化矽、或上述前驅物之組合。在一個實施例中，含矽前驅物是甲矽烷。在另一個實施例中，含矽前驅物是TSA。
在操作204期間，可以約5sccm至約1000sccm之間的流速將含矽前驅物引入處理腔室。可以約5sccm至約1000sccm之間的流速將含氮前驅物引入處理腔室。可以約100sccm至約20000sccm之間的流速將視情況任選的載氣（例如氦氣）引入處理腔室。在含矽前驅物和含氮前驅物流入處理腔室而沉積介電層的同時，腔室壓力可維持在約5毫托耳或更高，例如約1托耳至約40托耳，例如約5托耳至約16托耳，且處理腔室中的基板支撐件的溫度可以在約125°C至約580°C之間，例如約150°C至約400°C。電漿沉積製程可執行達約2秒至約120秒，例如約6秒至約30秒，這可以根據應用而有所不同。
可提供電漿，其頻率為13.56MHz及/或350KHz，RF功率為約50瓦至約250瓦。可將RF電力提供至處理腔室100的一個或多個電極。例如，RF電力可提供至噴頭（例如氣體分配組件120）及/或基板支撐件（例如處理腔室100的靜電吸盤）。在一些實施例中，在電漿沉積製程期間脈衝RF電力，以減少溝槽的暴露表面上的介電層的沉積速率，從而改善溝槽中的介電層的側壁階梯覆蓋率。該RF電力能以範圍約5%至約30%的工作週期和範圍約10kHz至約20kHz的頻率脈衝。噴頭和基板支撐件之間的間距可大於約230密耳，諸如在約350密耳至約800密耳之間。
在操作206，停止氣體混合物流入處理腔室100和RF電力，並且透過將沖洗氣體（諸如氮氣）引入處理腔室100中而將任何剩餘的氣體混合物（例如，含矽前驅物、含氮前驅物、及/或另外的氣體）從處理腔室100中沖洗。於一時段及分壓將沖洗氣體引入處理腔室，該時段與分壓是選以沖洗殘餘氣體混合物及/或剩餘的副產物。例如，沖洗氣體可以約100至約20000sccm之間的流速引入處理腔室。氮氣可流入腔室達一段時間，諸如約0.1秒至約60秒。沖洗氣體流入處理腔室的同時，腔室壓力可以在約5毫托耳和約10托耳之間，並且處理腔室100中的基板支撐件的溫度可以在約125°C至約580°C之間。
在操作208，於沖洗處理腔室後，在處理腔室100中執行電漿處理，以處理沉積的介電層。該電漿處理能使沉積的介電層緻密化，且改善沉積的介電質的機械性質。例如，在電漿處理之後，沉積的介電層的模量（楊氏模量）或硬度能夠增加。改善的機械性質使處理過的介電層在隨後的蝕刻製程中承受得住劇烈的環境，且有所要求的輪廓和/或正形度。
可藉由將氮和氦的處理氣體混合物以約100至約20000sccm之間的流速引入處理腔室100中，而執行電漿處理。氮和氦的比例可以在約1（氮）:3（氦）至約1（氮）:10（氦）的範圍內，例如約1（氮）:6（氦）。可以約100至約2000sccm之間的流速將氮氣引入處理腔室中。可將處理氣體混合物流入處理腔室達一段時間，諸如介於約0.1秒至約120秒之間。可藉由以13.56MHz及/或350KHz的頻率向處理腔室施加約300瓦至約1200瓦之間的RF電力以提供電漿。在處理氣體混合物流入處理腔室的同時，腔室壓力可介於約4托耳至約12托耳之間，且處理腔室100中的基板支撐件的溫度可以在約125°C至約580°C之間。
在操作210，終止電漿處理並且沖洗處理腔室，以移除殘餘的氣體混合物及/或殘餘的副產物。可透過中斷RF電力和處理氣體混合物至處理腔室的流入來終止電漿處理。操作210的沖洗能夠與操作206類似或相同。
在操作212，做出關於確定經電漿處理的沉積的介電層是否達到目標厚度的決定。沉積/處理的介電層可具有約5埃至約2000埃的目標厚度，例如約150埃，這可根據應用而有所不同。如果尚未達到沉積/處理的介電層的目標厚度，則可執行另一循環的沉積/電漿處理製程（例如，操作204、206、208、和210），之後再將沉積/處理的介電層的厚度再度與目標厚度相比。重複原位沉積處理製程203，直到沉積/處理的介電層達到目標厚度為止。
一旦沉積/處理的介電層達到目標厚度，則在處理腔室100中執行原位電漿蝕刻/處理製程213。如下文將更詳細討論，原位電漿蝕刻/處理製程213大致上包括操作214（電漿蝕刻）、操作216（腔室沖洗）、操作218（處理）、及操作220（腔室沖洗）。
在原位電漿蝕刻/處理製程213之前和在操作212之後，可以視情況任選地鈍化沉積/處理的介電層。在操作211，在處理腔室100中執行視情況任選的處理，以在介電層上形成鈍化層。在操作212之後，執行處理製程以在介電層上形成鈍化層（操作211）或是執行電漿蝕刻製程（操作214）。可藉由在處理腔室中將介電層暴露含矽前驅物，而在介電層上形成薄矽層，以執行視情況任選的處理。取決於應用，介電層可以暴露於額外的氣體或多種氣體，諸如氦、氮、氧、一氧化二氮、氬、或任何適合的惰氣或載氣。適合的含矽前驅物可與操作204期間使用的含矽前驅物相似或相同。在一個實施例中，含矽前驅物是甲矽烷。在另一個實施例中，含矽前驅物是TSA。
在操作211期間，可以約5sccm至約1000sccm之間的流速將含矽前驅物引入處理腔室。在一些實施例中，含氮氣體與含矽前驅物一起引入處理腔室，且該含氮氣體可以約5sccm至約1000sccm之間的流速引入處理腔室。可將視情況任選的載氣（例如氦）以約100sccm至約20000sccm的流速引入處理腔室。在含矽前驅物流入處理腔室以沉積矽層的同時，腔室壓力可維持在約5毫托耳或更高，諸如約1托耳至約40托耳，例如約5托耳至約16托耳，並且處理腔室中的基板支撐件的溫度可以在約125°C至約580°C之間，例如約150°C至約400°C之間。在一個實施例中，矽層包括吸附在介電層上的矽分子。視情況任選的處理可執行達約1秒至約60秒，例如約2秒至約30秒，這可以根據應用而有所不同。該處理有助於後續的蝕刻製程成為「軟」蝕刻製程。 「軟」蝕刻是指，當蝕刻劑（諸如氟離子或含氟基團）攻擊介電層頂部上的鈍化層時，鈍化層減少氟離子或含氟基團的影響，從而進行表面蝕刻。鈍化層的額外益處也能影響蝕刻輪廓並且改善溝槽中的介電層的深寬比。
在操作215，終止處理製程並且沖洗處理腔室，以移除殘餘的含矽前驅物和其他氣體。可以透過中斷含矽前驅物進入處理腔室的流動來終止處理製程。操作215處的沖洗可以與操作206類似或相同。
原位電漿蝕刻/處理製程213在操作214開始，藉由將矽層暴露於蝕刻劑、同時電漿存在於處理腔室中，而在處理腔室100中執行電漿蝕刻製程。在一個實施例中，在操作212之後執行操作214而不執行操作211和215。電漿蝕刻製程能夠蝕刻在溝槽的頂部處的沉積/處理的介電層的一部分以及矽層，以防止開口夾止。這是因為，溝槽之頂部處蝕刻氣體的反應一般比側壁表面處的反應快，而溝槽的底部表面則由於溝槽的高深寬比而最慢。電漿蝕刻製程在溝槽之頂部移除沉積/處理的介電層的速率比在溝槽之側壁表面及底部表面處的移除速率快。於是，避免了溝槽的開口夾止，且在電漿蝕刻製程之後能夠獲得介電層的共形輪廓。
可藉由將含氟前驅物和載氣引入處理腔室100，而執行電漿蝕刻處理。可預先混合含氟前驅物和載氣，且作為氣體混合物引入處理腔室100中。在一些實施例中，電漿蝕刻製程可以在基於基團的環境中執行，即，使用來自含氟前驅物和載氣的基團。示例性的含氟前驅物可包括（但不限於）NF3 、F2 、C2 F6 、CF4 、C3 F8 、或適合的鹵化化合物，諸如SF6 等。適合的載氣可包括氬、氦、氮、氧、一氧化二氮，或任何適合的惰氣或載氣。在一個實施例中，在電漿蝕刻製程期間使用NF3 和氬。在另一個實施例中，在電漿蝕刻製程中使用NF3 和氦。已經觀察到，使用氬作為載氣在某些情況下能夠提供比氦更均勻的蝕刻輪廓。含氟前驅物和載氣的比例可以在約1（含氟氣體）:6（載氣）至約1（含氟前驅物）:20（載氣）的範圍內，例如約1（含氟前驅物）:10（載氣）。在一個範例中，含氟前驅物以約0至約500sccm之間的流速引入處理腔室100中，諸如約50sccm至約200sccm，例如約100sccm。將氬氣以約1SLM至約4SLM的流速引入處理腔室100中。電漿蝕刻製程可執行達一段時間，例如介於約0.1秒和約120秒之間，這可以根據應用而有所不同。可藉由以13.56MHz及/或350KHz的頻率向處理腔室施加約100瓦至約500瓦之間的RF電力（例如大約300瓦）而提供電漿。在含氟氣體與氬氣流入處理腔室的同時，腔室壓力可在約1托耳至約40托耳之間，例如約2托耳至約10托耳，並且處理腔室100中的基板支撐件的溫度可介於約125°C至約580°C之間。
可以將RF電力提供給處理腔室100的一個或多個電極。例如，可以將RF電力提供給噴頭（例如氣體分配組件120）及/或基板支撐件（例如，處理腔室100的靜電吸盤150）。在一些實施例中，在電漿蝕刻製程期間脈衝RF電力，以減少溝槽的暴露表面上的介電層的蝕刻速率，從而提供更可控制的蝕刻製程。 RF電力能夠以約5%至約30%的工作週期脈衝，例如約10%的工作週期，以及以約5kHz至約30kHz的頻率，例如約10kHz。RF電力能夠具有約1μs至約50μs的脈衝寬度。可根據蝕刻時間調整RF電力，以獲得沉積的介電層的不同蝕刻輪廓。下文的表1說明在不同的電漿蝕刻製程之後溝槽中的沉積介電層的蝕刻輪廓的範例。下文的蝕刻和電漿參數是用於蝕刻沉積的介電層。基板溫度約為280°C。腔室壓力約為2托耳。含氟氣體（例如，NF3 ）的流速約為100sccm。載氣（例如Ar）的流速約為1000sccm。 RF電力的脈衝寬度約為10μs。 RF電力能以約10%的工作週期和約10kHz的頻率脈衝。 表1
可以看出，較高的RF電力能增加蝕刻速率，並且較長的蝕刻時間能夠造成沉積在溝槽的頂部表面上的介電層以比頂側壁上的介電層更快的速率蝕刻，而底部側壁則是最低。能夠使用不同的蝕刻時間和RF電力來調整溝槽中沉積的介電層的階梯覆蓋率。然而，以更高RF電力（例如，300瓦）進行更長蝕刻時間能夠完全地蝕刻介電層。
已經觀察到，在某些載氣中施加RF電力脈衝可能導致不同的蝕刻培育（incubation）時間（即，發生蝕刻效應之前的時間量）。例如，在氬氣中施加RF電力脈衝已顯示約2.1秒的蝕刻培育時間。在沒有RF脈衝的情況下，氬或其他諸如氦之類的載氣中的含氟前驅物可能導致在沉積/處理的介電層處立即發生蝕刻效應。因此，可根據所使用的載氣調整RF電力的脈衝，以控制蝕刻輪廓。例如，在其中使用氬作為載氣的情況中，RF電力的脈衝寬度可為約5μs至約12μs，例如約10μs。在其中使用氦作為載氣的情況中，RF電力的脈衝寬度可為約15μs至約25μs，例如約20μs。可以調整腔室壓力以增強蝕刻效果。例如，當氬用作載氣時，腔室壓力可為約2托耳。當氦用作載氣時，可以使用更高的腔室壓力，諸如約5托耳。
在操作216，終止電漿蝕刻製程且沖洗處理腔室，以移除殘餘的蝕刻氣體混合物及/或殘餘的副產物。可透過中斷RF電力和蝕刻劑進入處理腔室的流動而終止電漿蝕刻製程。操作216的沖洗可以與操作206類似或相同。
在操作218，在處理腔室100中執行視情況任選的處理。操作218可與操作211類似或相同。在操作214的電漿蝕刻處理之後執行的處理製程的額外益處在於，鈍化電漿蝕刻後受蝕刻之介電層表面上的缺陷或懸鍵（dangling bond）。
在操作220，終止視情況任選的處理製程，並且沖洗處理腔室，以移除殘餘的氣體混合物及/或殘餘的副產物。可藉由中斷含矽前驅物進入處理腔室的流動來終止視情況任選的處理製程。操作220的沖洗可與操作206類似或相同。
原位電漿蝕刻/處理製程213可以是循環製程，並且重複多次直到達到所沉積的介電層的期望輪廓為止。
在操作222，做出關於確定已處理的沉積的介電層是否達到期望的輪廓的決定，例如，沉積/處理的介電層是正形的及/或具有超過約95%或99%的側壁階梯覆蓋率，而沒有在溝槽中形成空隙或接縫。如果尚未達到期望輪廓，則可執行另一循環的原位電漿蝕刻/處理製程213（例如，途徑224）。在一些實施例中，原位沉積/處理製程203（例如，操作204、206、208和210），操作211和215、以及原位蝕刻/處理製程213（例如，操作214、216、218及220）可執行（例如，途徑225）且重複多次，直到目標厚度和輪廓皆達成為止。原位沉積/處理製程203和原位蝕刻/處理製程213可重複多次，直到獲得期望膜厚度為止，例如可執行約2次至約6次的重複，例如4次重複。
在操作226，一旦沉積/處理的介電層達到目標厚度和輪廓，則關閉反應氣體或氣體混合物，且視情況任選地從處理腔室100中移除上述氣體。然後將處理腔室100抽空（使用真空泵102，此為舉例）且將基板移送出處理腔室100以進行進一步處理。
總結而言，本案揭露內容的一些益處提供了用於原位沉積、處理、和蝕刻介電層（例如，氮化物）的方法，以改善階梯覆蓋率。脈衝電漿用於在沉積和蝕刻期間形成可控制的電漿，以容許介電層的沉積和蝕刻有增強的側壁階梯覆蓋率而不損壞側壁膜或下層。原位製程也使擁有成本減至最低，降低晶圓廠空間且使處理量更迅速。
雖然前述內容針對本案揭露內容的實施例，但可在不偏離本案揭露內容的基本範疇的情況下設計本案揭露內容的其他和進一步的實施例。
100:處理腔室 101:側壁 102:真空泵 110:控制器 112:CPU 114:支援電路 116:記憶體 118:訊號匯流排 120:氣體分配組件 122:底壁 124:頂壁 126:處理空間 128:孔隙 130:氣體控制板 132:基板處理系統 138:匹配網路 140:電源 146:基板支撐組件 150:靜電吸盤 160:心柱 190:基板 191:表面 200:方法 202、204-212、214-222、226:操作 203:原位沉積處理製程 213:原位蝕刻/處理製程 224、225:途徑
透過參考所附圖式中描繪的本案揭露內容的說明性實施例，能夠理解上文簡要概述且於下文更詳細討論的本案揭露內容的實施例。然而，應注意，所附圖式僅說明本案揭露內容的典型實施例，因此不應視為是對本案揭露內容之範圍的限制，因為本案揭露內容可允許其他等效實施例。
圖1描繪能夠用於實行本文所述之實施例的沉積系統的概略剖面視圖。
圖2A和2B描繪根據本案揭露內容之實施例的方法之流程圖，該方法用於在基板上形成介電層。
為助於理解，只要可能則使用相同的元件符號指定圖式中共通的相同元件。該等圖式並未依照比例繪製，且為了清楚起見而可能經過簡化。考量一個實施例的元件和特徵可以有利地併入其他實施例而無須贅述。
國內寄存資訊 (請依寄存機構、日期、號碼順序註記) 無
國外寄存資訊 (請依寄存國家、機構、日期、號碼順序註記) 無
200:方法
202、204-212:操作
203:原位沉積處理製程

Claims (22)

  1. 一種用於處理基板的方法，包括：在該基板中的一或多個溝槽的暴露表面上形成一介電層，其藉由將該基板暴露至一第一前驅物與一第二前驅物之一氣體混合物而達成，而同時電漿存在於一處理腔室中，其中該電漿是藉由一第一脈衝RF電力形成；在該處理腔室中將該介電層暴露至一電漿緻密化處理而形成一經處理的介電層，該電漿緻密化處理使用氮與氦的一氣體混合物；在該處理腔室中於該經處理的介電層上形成一鈍化層；以及藉由將該經處理的介電層及該鈍化層暴露至由一含氟前驅物與一載氣之一氣體混合物所形成的一電漿而執行一電漿蝕刻製程，其中該電漿是在該處理腔室中藉由頻率為約5kHz至約30kHz的一第二脈衝RF電力形成，該電漿蝕刻製程以一速率蝕刻該一或多個溝槽的一頂部，該速率比蝕刻該一或多個溝槽的一底部表面的速率快。
  2. 如請求項1所述之方法，其中形成該鈍化層進一步包括：將該經處理的介電層暴露至一含矽前驅物。
  3. 如請求項2所述之方法，其中該含矽前驅物包括甲矽烷(silane)。
  4. 如請求項2所述之方法，其中該經處理的介電層在暴露至該含矽前驅物的同時暴露至一含氮氣體。
  5. 如請求項1所述之方法，進一步包括：在該電漿緻密化處理之前及/或之後，沖洗該處理腔室。
  6. 如請求項1所述之方法，其中該等溝槽的深寬比為約3：1至約10：1。
  7. 如請求項1所述之方法，其中該電漿緻密化處理是在約300W至約1200W的RF功率執行。
  8. 如請求項1所述之方法，其中該電漿蝕刻製程防止該一或多個溝槽的一頂部開口夾止，且獲得該介電層的一共形輪廓。
  9. 一種用於處理基板的方法，包括：透過一電漿沉積製程在該基板中的一或多個溝槽的暴露表面上形成一介電層，其中一第一電漿在一處理腔室中由一第一脈衝RF電力形成；透過一電漿處理使該介電層緻密化，而形成一經處理的介電層；在該經處理的介電層上及該一或多個溝槽內形成一鈍化層；以及 透過一電漿蝕刻製程蝕刻該鈍化層與該經處理介電層的一部分，其中一第二電漿由一含氟氣體和一載氣的一氣體混合物形成，其中該第二電漿透過一第二脈衝RF電力在該處理腔室中形成，該一或多個溝槽的一頂部以一速率蝕刻，該速率比蝕刻該一或多個溝槽的一底部表面的速率快。
  10. 如請求項9所述之方法，其中該第一脈衝RF電力與該第二脈衝RF電力具有範圍從約5%至約30%的工作週期以及範圍從約10kHz至約20kHz的頻率。
  11. 如請求項9所述之方法，其中該第二脈衝RF電力的脈衝寬度為約1μs至約50μs。
  12. 如請求項9所述之方法，其中該介電層是氮化矽。
  13. 如請求項9所述之方法，其中該電漿蝕刻製程是在一基於基團(radical-based)的環境中執行。
  14. 如請求項9所述之方法，其中該電漿蝕刻製程的該含氟氣體包括NF3、F2、C2F6、CF4、C3F8、或SF6。
  15. 如請求項14所述之方法，其中該電漿蝕刻製程的該載氣包括氬、氦、氮、氧、或一氧化二氮。
  16. 如請求項15所述之方法，其中該含氟氣體與該載氣的比例之範圍是約1(含氟氣體)：6(載氣)至約1(含氟氣體)：20(載氣)。
  17. 一種用於處理基板的方法，包括：透過一電漿沉積製程在該基板的多個圖案化特徵上形成一介電層，其中一第一電漿在一處理腔室中由一第一脈衝RF電力形成；在該處理腔室中使用氮和氦的一氣體混合物透過一電漿處理使該介電層緻密化，而形成一經處理的介電層；在該經處理的介電層上形成一第一鈍化層；透過一電漿蝕刻製程蝕刻該第一鈍化層和一部分的該介電層，以形成一蝕刻的介電層，其中透過頻率為約5kHz至約30kHz的一第二脈衝RF電力在該處理腔室中形成一第二電漿，而以一蝕刻速率蝕刻該等圖案化特徵的一頂部表面，該蝕刻速率比蝕刻該等圖案化特徵的一底部側壁的蝕刻速率快；及在該蝕刻的介電層上形成一第二鈍化層。
  18. 如請求項17所述之方法，其中該電漿沉積製程包括：使一第一前驅物及一第二前驅物流進該處理腔室中。
  19. 如請求項18所述之方法，其中該第一前驅 物是包括氨或氮的一含氮前驅物，且該第二前驅物是包括甲矽烷或三甲矽烷胺(trisilylamine，TSA)的一含矽前驅物。
  20. 如請求項17所述之方法，其中該電漿處理包括：以介於100sccm至20000sccm之間的流速將氮及氦之該氣體混合物引入該處理腔室中。
  21. 如請求項17所述之方法，其中該電漿處理中的該氮及氦的比例範圍是約1(氮)：3(氦)至約1(氮)：10(氦)。
  22. 如請求項17所述之方法，其中該第一鈍化層與該第二鈍化層包括矽層。
TW108118704A 2018-06-19 2019-05-30 脈衝電漿沉積蝕刻階梯覆蓋率之改良 TWI821298B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201862687100P 2018-06-19 2018-06-19
US62/687,100 2018-06-19

Publications (2)

Publication Number Publication Date
TW202018761A TW202018761A (zh) 2020-05-16
TWI821298B true TWI821298B (zh) 2023-11-11

Family

ID=68839365

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108118704A TWI821298B (zh) 2018-06-19 2019-05-30 脈衝電漿沉積蝕刻階梯覆蓋率之改良

Country Status (7)

Country Link
US (1) US10950430B2 (zh)
JP (1) JP7420752B2 (zh)
KR (1) KR20210011436A (zh)
CN (1) CN112204706B (zh)
SG (1) SG11202010449RA (zh)
TW (1) TWI821298B (zh)
WO (1) WO2019245702A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11935751B2 (en) * 2021-05-25 2024-03-19 Applied Materials, Inc. Boron nitride for mask patterning

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100099271A1 (en) * 2008-10-17 2010-04-22 Novellus Systems, Inc. Method for improving process control and film conformality of pecvd film
US7780865B2 (en) * 2006-03-31 2010-08-24 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050100682A1 (en) * 2003-11-06 2005-05-12 Tokyo Electron Limited Method for depositing materials on a substrate
US7655973B2 (en) 2005-10-31 2010-02-02 Micron Technology, Inc. Recessed channel negative differential resistance-based memory cell
TW201415551A (zh) * 2006-03-31 2014-04-16 Applied Materials Inc 用以改良介電薄膜之階梯覆蓋與圖案負載的方法
US7517804B2 (en) * 2006-08-31 2009-04-14 Micron Technologies, Inc. Selective etch chemistries for forming high aspect ratio features and associated structures
US20100099266A1 (en) * 2008-09-22 2010-04-22 Applied Materials, Inc. Etch reactor suitable for etching high aspect ratio features
US8563095B2 (en) 2010-03-15 2013-10-22 Applied Materials, Inc. Silicon nitride passivation layer for covering high aspect ratio features
KR101147727B1 (ko) 2010-08-02 2012-05-25 주식회사 유진테크 사이클릭 박막 증착 방법
US9114666B2 (en) 2012-02-22 2015-08-25 Lam Research Corporation Methods and apparatus for controlling plasma in a plasma processing system
CN105336680B (zh) * 2014-08-13 2020-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
JP2016119344A (ja) 2014-12-19 2016-06-30 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP6230573B2 (ja) 2015-07-06 2017-11-15 株式会社日立国際電気 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8138104B2 (en) * 2005-05-26 2012-03-20 Applied Materials, Inc. Method to increase silicon nitride tensile stress using nitrogen plasma in-situ treatment and ex-situ UV cure
US7780865B2 (en) * 2006-03-31 2010-08-24 Applied Materials, Inc. Method to improve the step coverage and pattern loading for dielectric films
US20100099271A1 (en) * 2008-10-17 2010-04-22 Novellus Systems, Inc. Method for improving process control and film conformality of pecvd film

Also Published As

Publication number Publication date
JP2021528848A (ja) 2021-10-21
JP7420752B2 (ja) 2024-01-23
CN112204706A (zh) 2021-01-08
CN112204706B (zh) 2022-02-25
TW202018761A (zh) 2020-05-16
US10950430B2 (en) 2021-03-16
WO2019245702A1 (en) 2019-12-26
US20190385844A1 (en) 2019-12-19
SG11202010449RA (en) 2021-01-28
KR20210011436A (ko) 2021-02-01

Similar Documents

Publication Publication Date Title
US10818489B2 (en) Atomic layer deposition of silicon carbon nitride based material
US10229829B2 (en) Method for manufacturing semiconductor device, substrate-processing apparatus, and recording medium
KR102384484B1 (ko) 펄싱된 플라즈마 노출을 사용하여 플라즈마 강화된 원자층 증착
TWI780160B (zh) 使用依序沉積-蝕刻-處理製程的氧化矽及氮化矽之由下而上的生長
KR102449040B1 (ko) 원자 층 증착(ald) 사이클들을 통한 금속 실리사이드들의 선택적인 증착을 위한 방법들
CN107406983B (zh) 通过沉积调整来解决fcvd的线条弯曲
TWI821298B (zh) 脈衝電漿沉積蝕刻階梯覆蓋率之改良
US20210202213A1 (en) Substrate processing apparatus, method of manufacturing semiconductor device, and plasma generator
KR20180111548A (ko) 오목부의 매립 방법 및 처리 장치
KR102046163B1 (ko) 반도체 소자의 제조방법
WO2019103819A1 (en) Dry etch rate reduction of silicon nitride films
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth
TWI682499B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
WO2023102376A1 (en) Deposition of high compressive stress thermally stable nitride film