JP6230573B2 - 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置 - Google Patents

半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置 Download PDF

Info

Publication number
JP6230573B2
JP6230573B2 JP2015135164A JP2015135164A JP6230573B2 JP 6230573 B2 JP6230573 B2 JP 6230573B2 JP 2015135164 A JP2015135164 A JP 2015135164A JP 2015135164 A JP2015135164 A JP 2015135164A JP 6230573 B2 JP6230573 B2 JP 6230573B2
Authority
JP
Japan
Prior art keywords
insulating film
substrate
film
film thickness
thickness distribution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015135164A
Other languages
English (en)
Other versions
JP2017017274A (ja
Inventor
大橋　直史
直史 大橋
雅則 中山
雅則 中山
敦彦 須田
敦彦 須田
豊田　一行
一行 豊田
俊 松井
俊 松井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2015135164A priority Critical patent/JP6230573B2/ja
Priority to CN201510568466.6A priority patent/CN106340471B/zh
Priority to TW104130282A priority patent/TWI570828B/zh
Priority to US14/861,051 priority patent/US9431220B1/en
Priority to KR1020150135876A priority patent/KR101797291B1/ko
Publication of JP2017017274A publication Critical patent/JP2017017274A/ja
Application granted granted Critical
Publication of JP6230573B2 publication Critical patent/JP6230573B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67138—Apparatus for wiring semiconductor or solid state device
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4408—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber by purging residual gases from the reaction chamber or gas lines
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/507—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using external electrodes, e.g. in tunnel type reactors
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置に関する。
近年、半導体装置は高集積化の傾向にある。それに伴い、多層配線化がなされている。多層配線は、パターニング工程、研磨工程、成膜工程等の組み合わせで形成される。形成するに際しては、半導体装置の特性のばらつきが起きないよう求められている。
ところで、加工上の問題から、基板上に形成される回路間の距離にばらつきが起きてしまうことがある。特に多層配線構造では、そのばらつきが半導体装置の特性に大きく影響を及ぼす。
そこで本発明は、半導体装置の特性のばらつきを抑制可能な技術を提供することを目的とする。
一態様によれば、
複数の配線用溝を有する第一の絶縁膜の上に金属配線としての金属膜が形成された基板に対して研磨する研磨工程と、研磨工程の後、基板に、第二の絶縁膜を形成する工程と、第二の絶縁膜を研磨する工程と、研磨工程の後に第二の絶縁膜の基板面内の膜厚分布データを受信する工程と、膜厚分布データを基に、研磨後の第二の絶縁膜上に形成する第三の絶縁膜の膜厚分布を調整することで前記研磨後の第二の絶縁膜と前記第三の絶縁膜とで形成される積層絶縁膜の膜厚分布を補正する処理データを演算する工程と、処理データを基に、基板の中心側に生成される処理ガスの活性種の濃度と、基板の外周側に生成される処理ガスの活性種の濃度とを異ならせるように処理ガスを活性化させて第三の絶縁膜を形成して積層絶縁膜の膜厚分布を補正する工程と、を有する技術を提供する。
本発明に係る技術によれば、半導体装置の特性のばらつきを抑制できる。
一実施形態に係る半導体デバイスの製造フローを説明する説明図である。 一実施形態に係るウエハの説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係る研磨装置を説明する説明図である。 一実施形態に係る研磨装置を説明する説明図である。 一実施形態に係る研磨工程後の絶縁膜の膜厚分布を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係る絶縁膜の膜厚分布を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係る絶縁膜の膜厚分布を説明する説明図である。 一実施形態に係る基板処理装置を説明する説明図である。 一実施形態に係る基板支持部の説明図である。 一実施形態に係る基板支持部の説明図である。 一実施形態に係るガス供給部の説明図である。 一実施形態に係るコントローラの概略構成図である。 一実施形態に係る基板処理工程のフロー図である。 一実施形態に係る基板処理シーケンス例である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るウエハの処理状態を説明する説明図である。 一実施形態に係るシステムを説明する説明図である。 一実施形態に係るシステムの処理シーケンス例である。 比較例に係る、ウエハの処理状態を説明する説明図である。 比較例に係る、ウエハの処理状態を説明する説明図である。 比較例に係る、ウエハの処理状態を説明する説明図である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。
以下に本発明の実施の形態について説明する。
図1を用いて、半導体装置の製造工程の一工程を説明する。
＜第一の絶縁膜形成工程Ｓ１０１＞
続いて第一の絶縁膜形成工程Ｓ１０１について説明する。第一の絶縁膜形成工程Ｓ１０１に関し、図２、図３を用いてウエハ２００を説明する。図２は絶縁膜が形成される前の段階の状態である。図３は絶縁膜形成後の状態である。
図２（Ａ）は処理するウエハ２００を処理面から見た図である。図２（Ｂ）は図２（Ａ）におけるα−α’線の断面図である。図２（Ｂ）において、破線の右側２２０がウエハ中央部を説明し、波線の左側２４０がウエハの外周を説明した図である。
ウエハ２００にはソースもしくはドレインとして構成されるソース・ドレイン領域２００１が形成されている。ソース・ドレイン領域２００１の間にはチャネル領域２００２が形成されている。各チャネル領域２００２上にはゲート電極２００３が形成されている。ゲート電極２００３の周囲には、ゲート電極２００３の側壁からの電流漏洩を抑制する等の役割を有する外壁２００４が形成されている。ソース・ドレイン領域２００１、ゲート電極２００３は、半導体装置の回路構成の一部として用いられる。ソース・ドレイン領域２００１上にはプラグとしての金属膜２００５が形成され、その間にはシリコン酸化膜で構成される層間絶縁膜２００６が形成されている。金属膜２００５は、例えばタングステンで形成される。層間絶縁膜２００６は、後述する第一の層間絶縁膜２００７との関係から、ここでは第ゼロの絶縁膜とも呼ぶ。
続いて図１、図３を用いて、第一の絶縁膜形成工程Ｓ１０１を説明する。ウエハ２００が第一の絶縁膜を形成する基板処理装置（第一の絶縁膜形成装置）に搬入されたら、基板処理装置の処理室内にシリコン含有ガス及び酸素含有ガスを供給する。供給されたガスは処理室内で反応し、後述する金属膜２００９間を絶縁する第一の層間絶縁膜２００７（単に絶縁膜２００７、もしくは配線形成用絶縁膜２００７とも呼ぶ。）を形成する。絶縁膜２００７は、例えばシリコン酸化膜（ＳｉＯ２膜）で形成される。シリコン含有ガスは例えばＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ、Ｓｉ（ＯＣ２Ｈ５）４）ガスであり、酸素含有ガスは例えば酸素ガス（Ｏ２）である。絶縁膜２００７はシリコン酸化膜に限るものでなく、低誘電率膜（Ｌｏｗ−Ｋ膜）やシリコン酸窒化膜でも良い。
所望の時間経過後、絶縁膜２００７が形成されたら、ウエハ２００を基板処理装置（第一の絶縁膜形成装置）から搬出する。
＜パターニング工程Ｓ１０２＞
続いて、図１、図４を用いて第一の絶縁膜２００７をパターニングするパターニング工程Ｓ１０２を説明する。図４はエッチング後のウエハ２００の状態を説明した図である。
パターニング工程Ｓ１０２は、第一のパターニングシステムの一部として構成される露光装置やエッチング装置で行われる。パターニング工程Ｓ１０２は、露光装置による露光工程、エッチング装置によるエッチング工程等の工程を含む。パターニングシステムに搬入されたウエハ２００は、露光された後、図４に記載のように、エッチング装置にて絶縁膜２００７を所定のパターンに形成する。ここでは配線用溝２００８を形成する。エッチング処理終了後、ウエハ２００はエッチング装置から搬出され、パターニングシステムから搬出される。
＜金属膜形成工程Ｓ１０３＞
続いて、図１、図５を用いて金属膜形成工程Ｓ１０３について説明する。金属膜形成工程Ｓ１０３は金属膜形成システムで行われる。金属膜形成システムは、バリアメタル膜を形成するバリアメタル膜形成装置や配線として構成される金属膜を形成する金属膜形成装置を含む。パターニングシステムから搬出されたウエハ２００は、金属膜形成システムの一つであるバリアメタル膜形成装置に搬入される。バリアメタル膜形成装置では、図５（ｃ）のように、各配線用溝２００８表面にバリアメタル膜２０２１を形成する。バリアメタル膜２０２１は、後述する金属膜２００９の拡散を抑制するものであり、例えば窒化チタン（ＴｉＮ）で形成される。バリアメタル膜２０２１を形成したら、バリアメタル膜２０２１が形成されたウエハ２００は 金属膜形成装置に搬入される。金属膜形成装置は、既存のめっき装置、もしくはスパッタリング装置が用いられる。金属膜形成装置では、バリアメタル膜２０２１上にメッキ処理もしくはスパッタリング処理によって金属膜（配線用金属膜とも呼ぶ。）２００９が形成される。金属膜２００９は例えば銅（Ｃｕ）で構成される。
成膜の性質から、金属膜２００９は図５に記載のように、配線用溝２００８だけでなく、絶縁膜２００７上にも形成される。ここでは、配線用溝２００８内に形成された金属膜２００９を金属膜２００９ａと呼び、絶縁膜２００７上に形成された金属膜２００９を金属膜２００９ｂと呼ぶ。
配線用溝２００８に金属膜２００９を形成したら、金属膜形成装置からウエハ２００を搬出する。
＜金属膜研磨工程Ｓ１０４＞
続いて、図１、図６を用いて研磨工程Ｓ１０４を説明する。図５に記載のように、金属膜をスパッタリング処理やメッキ処理で形成すると絶縁膜２００７上にも金属膜２００９ｂが形成される。金属膜２００９ｂは金属膜２００９ａ間を電気的に接続してしまうため、それを回避すべく、金属膜２００９ｂを除去するよう研磨を行う。なお、研磨工程は、ＣＭＰ（Ｃｈｅａｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）工程とも呼ぶ。
金属膜形成装置から搬出されたウエハ２００は第一の研磨装置に搬入される。本工程では金属膜２００９ａ間の絶縁をより確実とするために、過剰に研磨する。過剰に研磨すると、図６に記載のように、金属膜２００９ｂが除去され、金属膜２００９ａを絶縁する。更には、絶縁膜２００７と金属膜２００９の研磨速度の違いや、金属膜２００９の粗密の問題から、膜上にディッシング（Ｄｉｓｈｉｎｇ）２０１０やエロージョン（Ｅｒｏｓｉｏｎ）２０１１が形成される。ここで、エロ―ジョンは、例えば、ゲート電極が密集した場所に発生し易い。
第一の研磨装置にて所定の時間ウエハ２００を処理したら、第一の研磨装置からウエハ２００を搬出する。
ここでは、研磨後の絶縁膜２００７、金属膜２００９を有する層を多層配線の第一層と呼ぶ。また、金属膜２００９を金属配線第一層、もしくはＭ１層と呼ぶ。
＜バリア絶縁膜形成工程Ｓ1０５＞
続いて、図１、図７を用いてバリア絶縁膜形成工程Ｓ１０５を説明する。第一の研磨装置から搬出されたウエハ２００は、バリア絶縁膜形成装置に搬入される。バリア絶縁膜形成装置では、後述する金属膜２００９の拡散を防止するバリア絶縁膜として使用されるバリア絶縁膜２０１２が形成される。
バリア絶縁膜２０１２は後述するパターニング工程にてエッチングしにくい材質であり、例えば炭化シリコン（ＳｉＣ）膜やシリコン窒化（ＳｉＮ）膜、シリコン炭窒化（ＳｉＣＮ）膜のいずれかで構成される。
バリア絶縁膜２０１２は、絶縁膜２００７、金属膜２００９上に形成される。従って、ディッシング２０１０やエロージョン２０１１上にも形成される。そのため、ディッシング２０１０やエロージョン２０１１上ではへこみを有するバリア絶縁膜２０１２が形成される。
バリア絶縁膜２０１２を形成後、バリア絶縁膜形成装置からウエハ２００を搬出する。
＜第二の絶縁膜形成工程Ｓ１０６＞
続いて、図１、図８を用いて、第二の絶縁膜形成工程Ｓ１０６を説明する。ウエハ２００が第二の絶縁膜を形成する基板処理装置（第二の絶縁膜形成装置）に搬入されたら、基板処理装置の処理室内にシリコン含有ガス及び酸素含有ガスを供給する。供給されたガスは処理室内で反応し、後述する金属膜２０２０や金属膜２０１９間を絶縁する第二の層間絶縁膜２０１３（単に絶縁膜２０１３、もしくは配線形成用絶縁膜２０１３とも呼ぶ。）を形成する。絶縁膜２０１３は、例えばシリコン酸化膜（ＳｉＯ２膜）で形成される。シリコン含有ガスは例えばＴＥＯＳガスであり、酸素含有ガスは例えば酸素ガスである。絶縁膜２０１３はシリコン酸化膜に限るものでなく、低誘電率膜（Ｌｏｗ−Ｋ膜）やシリコン酸窒化膜でも良い。
所望の時間経過後、絶縁膜２０１３が形成されたら、ウエハ２００を基板処理装置（第二の絶縁膜形成装置）から搬出する。
絶縁膜２０１３は、バリア絶縁膜２０１２上に形成される。従って、ディッシング２０１０やエロージョン２０１１の影響を受け、ディッシング２０１０やエロージョン２０１１上では凹部２０１４を有する絶縁膜２０１３が形成される。凹部２０１４は半導体装置の特性に影響するため、後の第二の絶縁膜研磨工程Ｓ１０７にて平坦化される。
＜第二の絶縁膜研磨工程Ｓ１０７＞
続いて、第二の絶縁膜研磨工程Ｓ１０７について、図９から図１５を用いて説明する。第二の絶縁膜形成装置から搬出されたウエハ２００は第二の研磨装置４００に搬入され、絶縁膜２０１３が研磨される。絶縁膜２０１３を研磨することで、凹部２０１４を無くす。
以下に、研磨工程の具体的な内容について説明する。第二の絶縁膜形成装置からウエハ２００を搬出後、図９に記載の研磨装置４００にウエハ２００を搬入する。
図９において、４０１は研磨盤であり、４０２はウエハ２００を研磨する研磨布である。研磨盤４０１は図示しない回転機構に接続され、ウエハ２００を研磨する際は、矢印４０６方向に回転される。
４０３は研磨ヘッドであり、研磨ヘッド４０３の上面には、軸４０４が接続される。軸４０４は図示しない回転機構・上下駆動機構に接続される。ウエハ２００を研磨する間、矢印４０７方向に回転される。
４０５はスラリー（研磨剤）を供給する供給管である。ウエハ２００を研磨する間、供給管４０５から研磨布４０２に向かってスラリーが供給される。
続いて、図１０を用いて、研磨ヘッド４０３とその周辺構造の詳細を説明する。図１０は研磨ヘッド４０３の断面図を中心に、その周辺構造を説明する説明図である。研磨ヘッド４０３は、トップリング４０３ａ、リテナーリング４０３ｂ、弾性マット４０３ｃを有する。研磨する間、ウエハ２００の外側はリテナーリング４０３ｂによって囲まれると共に、弾性マット４０３ｃによって研磨布４０２に抑えつけられる。リテナーリング４０３ｂには、リテナーリング４０３ｂの外側から内側にかけてスラリーが通過するための溝４０３ｄが形成されている。溝４０３ｄはリテナーリング４０３ｂの形状に合わせて、円周状に複数設けられている。溝４０３ｄを介して、未使用の新鮮なスラリーと、使用済みのスラリーが入れ替わるように構成されている。
続いて、本工程における動作を説明する。
研磨ヘッド４０３内にウエハ２００を搬入したら、供給管４０５からスラリーを供給すると共に、研磨盤４０１及び研磨ヘッド４０３を回転させる。スラリーはリテナーリング４０３ｂ内に流れ込み、ウエハ２００の表面を研磨する。このように研磨することで、凹部２０１４を無くすことができる。所定の時間研磨したら、研磨装置４００からウエハ２００を搬出する。
ところで、本工程を実施すると、図１１に記載のように、ウエハ２００の面内では絶縁膜２０１３の高さが揃わない場合があることがわかった。即ち、絶縁膜２０１３の膜厚が揃わない場合がある。例えば、ウエハ２００の外周面の膜厚が中央面に比べて小さい分布Ａや、ウエハ２００の中央面の膜厚が外周面に比べて小さい分布Ｂが見受けられることがわかった。
高さ分布に偏りがあると、後述するパターニング工程でビアホールの高さのばらつきが発生するという問題がある。それらに起因してウエハ２００面内の金属膜の特性にばらつきが起きるため、その結果、歩留まりの低下を引き起こす。
この問題に対して発明者による鋭意研究の結果、分布Ａ、分布Ｂそれぞれに原因があることがわかった。以下にその原因を説明する。
分布Ａの原因はウエハ２００に対するスラリーの供給方法である。前述のように、研磨布４０２に供給されたスラリーはリテナーリング４０３ｂを介して、ウエハ２００の周囲から供給される。そのため、ウエハ２００の中央面にはウエハ２００の外周面を研磨した後のスラリーが流れ込み、一方ウエハ２００の外周面には新鮮なスラリーが流れ込む。新鮮なスラリーは研磨効率が高いため、ウエハ２００の外周面は中央面よりも研磨されてしまう。以上のことから、絶縁膜２０１３の膜厚は分布Ａのようになることがわかった。
分布Ｂになる原因はリテナーリング４０３ｂの摩耗である。研磨装置４００にて多くのウエハ２００を研磨すると、研磨布４０２に押し付けられたリテナーリング４０３ｂの先端が摩耗し、溝４０３ｄや研磨布４０２との接触面が変形したりする。そのため、本来供給されるべきスラリーがリテナーリング４０３ｂの内周に供給されない場合がある。このような場合、ウエハ２００の外周面にスラリーが供給されないので、ウエハ２００の中央面が研磨され、ウエハ２００の外周面が研磨されない状態になる。従って、絶縁膜２０１３の膜厚は分布Ｂのようになることがわかった。
そこで本実施形態では、後述するように、研磨装置４００にてウエハ２００上の絶縁膜２０１３を研磨した後に、基板面内における積層絶縁膜の高さを揃えて補正する工程を有する。ここでいう積層絶縁膜とは、絶縁膜２０１３に後述する絶縁膜２０１５を重ねた膜を言う。言い換えれば、積層絶縁膜の一部として絶縁膜２０１３を有し、更に他の一部として、絶縁膜２０１５を有する。
高さを揃える具体的な方法としては、第二の絶縁膜研磨工程Ｓ１０７の後に第二の絶縁膜膜厚測定工程Ｓ１０８で絶縁膜２０１３の膜厚分布を測定し、その測定データに応じて第三の絶縁膜形成工程Ｓ１０９を実行する。このようにすることで、後述する貫通溝２０１６の高さをウエハ２００の面内で揃えることができる。
＜膜厚測定工程Ｓ１０８＞
次に、膜厚測定工程S１０８を説明する。
膜厚測定工程Ｓ１０８では、測定装置を用いて研磨後の絶縁膜２０１３の膜厚を測定する。測定装置は一般的な装置が使用可能であるため、具体的な説明を省略する。ここでいう膜厚とは、例えばウエハ２００の表面から絶縁膜２０１３の表面までの膜厚を言う。
研磨工程Ｓ１０７の後、ウエハ２００は測定装置に搬入される。測定装置は、研磨装置４００の影響を受けやすいウエハ２００の中央面とその外周の外周面のうち、少なくとも数か所を測定し、絶縁膜２０１３の膜厚（高さ）分布を測定する。測定されたデータは、上位装置を介して後述する基板処理装置１００に送られる。測定後、ウエハ２００は測定装置から搬出される。
＜第三の絶縁膜形成工程Ｓ１０９＞
続いて、第三の絶縁膜形成工程を説明する。第三の絶縁膜は第二の絶縁膜２０１３と同様の成分組成である。本工程では、図１２もしくは図１４に記載のように、第三の層間絶縁膜２０１５を、研磨後の第二の絶縁膜２０１３上に形成する。ここでは、第二の絶縁膜２０１３と第三の絶縁膜２０１５を重ね合わせた層を積層絶縁膜と呼ぶ。また、第三の絶縁膜は積層絶縁膜の膜厚分布を補正する膜であるので、補正膜と呼んでも良い。
形成する際は、研磨後の第二の層間絶縁膜２０１３の膜厚分布を補正するように、第三の層間絶縁膜２０１５を形成する。より好ましくは、絶縁膜２０１５の表面の高さを揃えるように絶縁膜２０１５を形成する。ここでいう高さとは、絶縁膜２０１５の表面の高さを言い、言い換えればウエハ２００の表面から絶縁膜２０１５の表面までの距離をいう。
なお、補正とは第三の層間絶縁膜２０１５の膜厚分布を、第二の層間絶縁膜２０１３の膜厚分布よりも均一性の高い分布にするとも言う。
以下に図１２から図２０を用いて本工程を説明する。図１２は、第二の絶縁膜２０１３が分布Ａとなった場合に、本工程で形成した絶縁膜２０１５を説明する図である。図１３は膜厚分布Ａと、その補正分布Ａ’（ターゲット膜厚分布Ａ’）を説明する説明図である。図１４は、第二の絶縁膜２０１３が分布Ｂとなった場合に、本工程で形成した絶縁膜２０１５を説明する図である。図１５は膜厚分布Ｂと、その補正分布Ｂ’ （ターゲット膜厚分布Ｂ’）を説明する説明図である。図１６から図２０は本工程を実現するための基板処理装置を説明する図である。
図１２において、（Ａ）は絶縁膜２０１５を形成した後のウエハ２００を上方から見た図である。図１２（Ｂ）は、膜厚分布Ａにおいて、図１２（Ａ）のα-α’の断面のうち、ウエハ２００の中央とその外周を抜粋した図である。
図１４において、（Ａ）は絶縁膜２００７を形成した後のウエハ２００を上方から見た図である。図１４（Ｂ）は、膜厚分布Ｂにおいて、図１４（Ａ）のα-α’の断面のうち、ウエハ２００の中央とその外周を抜粋した図である。
ここでは、ウエハ２００中央面の第一の絶縁膜を絶縁膜２０１３ａ、第二の絶縁膜を絶縁膜２０１５ａと呼び、ウエハ２００の外周面の第一の絶縁膜を絶縁膜２０１３ｂ、第二の絶縁膜を絶縁膜２０１５ｂと呼ぶ。
測定器から搬出されたウエハ２００は、図１６に記載の第三の絶縁膜を形成する装置である基板処理装置１００に搬入される。
基板処理装置１００は、第二の絶縁膜膜厚測定工程Ｓ１０８で測定したデータに基づいて絶縁膜２００７の膜厚を基板面内において制御する。例えば、上位装置から受信したデータが分布Ａを示すデータであれば、ウエハ２００外周面の絶縁膜２０１５ｂを厚くし、中央面の絶縁膜２０１５ａが外周面の絶縁膜２０１５ｂよりも薄くなるよう、膜厚を制御する。また、上位装置から受信したデータが分布Ｂを示すデータであれば、ウエハ２００中央面の絶縁膜２０１５ａを厚くし、外周面の絶縁膜２０１５ｂを絶縁膜２０１５ａよりも薄くなるよう、膜厚を制御する。
より好ましくは、第二の絶縁膜２０１３と第三の絶縁膜２０１５とを重ね合わせた積層絶縁膜の高さを、ウエハ面内で所定の範囲にするよう、第三の絶縁膜２０１５の厚みを制御する。言い換えれば、基板の面内における第三の層間絶縁膜２０１５の高さの分布が所定の範囲内となるよう第三の層間絶縁膜２０１５の膜厚分布を制御し、高さを整える。
言い換えると、積層絶縁膜の基板の中心側の膜厚と基板の外周側の膜厚との差を、第二の絶縁膜２０１３の基板中心側の膜厚と基板外周側の膜厚との差よりも小さくするともい言う。
更に言い換えると、積層絶縁膜の膜厚分布を、第二の絶縁膜２０１３の膜厚分布よりも膜厚均一性の高い分布にするとも言う。
即ち、図１２、図１４に記載のように、ウエハ２００の中央面におけるバリア絶縁膜２０１２表面から第三の絶縁膜２０１５ａ上端までの高さＨ１ａと、ウエハ２００外周面におけるバリア絶縁膜２０１２の表面から第三の絶縁膜２０１５ｂの上端までの高さＨ１ｂとを揃えることができる。
次に、絶縁膜２０１５ａ、絶縁膜２０１５ｂそれぞれの膜厚を制御可能な基板処理装置１００について、具体的に説明する。
本実施形態に係る処理装置１００について説明する。基板処理装置１００は、ここでは、図１６に示されているように、枚葉式の基板処理装置として構成されている。基板処理装置１００は、半導体装置の製造の一工程で用いられる。ここでは、少なくとも第三の絶縁膜形成工程Ｓ１０９で用いられる。
図１６に示すとおり、基板処理装置１００は処理容器２０２を備えている。処理容器２０２は、例えば横断面が円形であり扁平な密閉容器として構成されている。処理容器２０２内には、基板としてのシリコンウエハ等のウエハ２００を処理する処理空間（処理室）２０１、搬送空間２０３が形成されている。処理容器２０２は、上部容器２０２ａ、下部容器２０２ｂで構成される。上部容器２０２ａは、例えば石英またはセラミックスなどの非金属材料で構成され、下部容器２０２ｂは、例えばアルミニウム（Ａｌ）やステンレス（ＳＵＳ）などの金属材料または、石英により構成されている。基板載置台２１２よりも上方の空間を処理空間２０１と呼び、下部容器２０２ｂに囲まれた空間であって、基板載置台２１２よりも下方の空間を搬送空間２０３と呼ぶ。
下部容器２０２ｂの側面には、ゲートバルブ２０５に隣接した基板搬入出口２０６が設けられており、ウエハ２００は基板搬入出口２０６を介して搬送室２０３との間を移動する。下部容器２０２ｂの底部には、リフトピン２０７が複数設けられている。更に、下部容器２０２ｂはアース電位になっている。
＜基板載置台＞
処理空間２０１内には、ウエハ２００を支持する基板支持部２１０が設けられている。基板支持部（サセプタ）２１０は、ウエハ２００を載置する載置面２１１と、載置面２１１を表面に持つ基板載置台２１２、基板載置台２１２に内包された加熱部としてのヒータ２１３を主に有する。基板載置台２１２には、リフトピン２０７が貫通する貫通孔２１４が、リフトピン２０７と対応する位置にそれぞれ設けられている。
基板載置台２１２はシャフト２１７によって支持される。シャフト２１７は、処理容器２０２の底部を貫通しており、更には処理容器２０２の外部で昇降機構２１８に接続されている。昇降機構２１８を作動させてシャフト２１７及び支持台２１２を昇降させることにより、載置面２１１上に載置されるウエハ２００を昇降させることが可能となっている。なお、シャフト２１７下端部の周囲はベローズより覆われており、処理空間２０１内は気密に保持されている。
基板載置台２１２は、ウエハ２００の搬送時には、載置面２１１が基板搬入出口２０６の位置（ウエハ搬送位置）となるよう基板支持台まで下降し、ウエハ２００の処理時には図１６で示されるように、ウエハ２００が処理空間２０１内の処理位置（ウエハ処理位置）まで上昇する。
具体的には、基板載置台２１２をウエハ搬送位置まで下降させた時には、リフトピン２０７の上端部が載置面２１１の上面から突出して、リフトピン２０７がウエハ２００を下方から支持するようになっている。また、基板載置台２１２をウエハ処理位置まで上昇させたときには、リフトピン２０７は載置面２１１の上面から埋没して、載置面２１１がウエハ２００を下方から支持するようになっている。なお、リフトピン２０７は、ウエハ２００と直接触れるため、例えば、石英やアルミナなどの材質で形成することが望ましい。なお、リフトピン２０７に昇降機構を設けて、リフトピン２０７を動くように構成しても良い。
また、図１７に示すように、基板載置台２１２には、 図１６に示すバイアス調整部２１９としての第１バイアス電極２１９ａと第２バイアス電極２１９ｂが設けられている。第１バイアス電極２１９ａは、第１インピーダンス調整部２２０ａと接続され、第２バイアス電極２１９ｂは、第２インピーダンス調整部２２０ｂと接続され、それぞれの電極の電位を調整可能に構成されている。また、図１８に示すように第１バイアス電極２１９ａと第２バイアス電極２１９ｂは、同心円状に形成され、基板の中心側の電位と外周側の電位を調整可能に構成される。
また、第１インピーダンス調整部２２０ａに第１インピーダンス調整電源２２１ａを設け、第２インピーダンス調整部２２０ｂに第２インピーダンス調整電源２２１ｂを設ける様に構成しても良い。第１インピーダンス調整電源２２１ａを設けることによって、第１バイアス電極２１９ａの電位の調整幅を広げることができ、ウエハ２００の中心側に引き込まれる活性種の量の調整幅を広げることができる。また、第２インピーダンス調整電源２２１ｂを設けることによって、第２バイアス電極２１９ｂの電位の調整幅を広げることができ、基板２００の外周側に引き込まれる活性種の量の調整幅を広げることができる。例えば、活性種がプラスの電位の場合に、第１バイアス電極２１９ａの電位をマイナスとなる様に構成し、第２バイアス電極２１９ｂの電位を第１バイアス電極２１９ａの電位よりも高くなるように構成することによって、基板２００の外周側に供給される活性種量よりも中心側に供給される活性種量を多くすることができる。また、処理室２０１内に生成される活性種の電位が中性に近い場合であっても、第１インピーダンス調整電源２２１ａと第２インピーダンス調整電源２２１ｂのいずれか若しくは両方を用いることによって、基板２００に引き込む量を調整することができる。
また、基板処理装置１００には加熱部としてヒータ２１３を設けられている。なお、ヒータ２１３は、第１ヒータ２１３ａと第２ヒータ２１３ｂの様に基板支持部２１０のゾーン毎に設けても良い。第１ヒータ２１３ａは、第１バイアス電極２１９ａと対向するように設けられ、第２ヒータ２１３ｂは第２バイアス電極２１９ｂと対向するように設けられる。第１ヒータ２１３ａは第１ヒータ電源２１３ｃと接続され、第２ヒータ２１３ｂは第２ヒータ電源２１３ｄと接続され、それぞれのヒータへの電力の供給量を調整可能に構成される。
＜活性化部＞
図１６に示すように、上部容器２０２ａの上方には、第１活性化部（上方活性部）としての第１コイル２５０ａが設けられている。第１コイル２５０ａには、第１マッチングボックス２５０ｄを介して第１高周波電源２５０ｃが接続されている。第１コイル２５０ａに高周波電力が供給されることによって、処理室２０１に供給されるガスを励起してプラズマを生成可能に構成される。特に、処理室２０１の上部であって、基板２００と対向する空間（第１プラズマ生成領域２５１）にプラズマが生成される。更に、基板載置台２１２と対向する空間にプラズマが生成されるように構成しても良い。
また、図１６に示すように、上部容器２０２ａの側方に、第２活性化部（側方活性化部）としての第２コイル２５０ｂを設けてもよい。コイル２５０ｂには、第２マッチングボックス２５０ｅを介して第２高周波電源２５０ｆが接続されている。第２コイル２５０ｂに高周波電力が供給されることによって、処理室２０１に供給されるガスを励起してプラズマを生成可能に構成される。特に、処理室２０１の側方であって、基板２００と対向する空間よりも外側の空間（第２プラズマ生成領域２５２）にプラズマが生成される。更に、基板載置台２１２と対向する空間よりも外側にプラズマが生成されるように構成しても良い。
ここでは、第１活性化部と第２活性化部それぞれに、別々のマッチングボックスと高周波電源を設けた例を示したがこれに限らず、第１コイル２５０ａと第２コイル２５０ｂで共通のマッチングボックスを用いるように構成しても良い。また、第１コイル２５０ａと第２コイル２５０ｂで共通の高周波電源を用いるように構成しても良い。
＜磁力生成部（磁界生成部）＞
図１６に示すように、上部容器２０２ａの上方には、第１磁力生成部（第１磁界生成部）としての第１電磁石（上部電磁石）２５０ｇが設けられても良い。第１電磁石２５０ｇには、第１電磁石２５０ｇに電力を供給する第１電磁石電源２５０ｉが接続されている。なお、第１電磁石２５０ｇはリング形状であり、図１６に示すようにＺ１またはＺ２方向の磁力（磁界）を生成可能に構成されている。磁力（磁界）の方向は、第１電磁石電源２５０ｉから供給される電流の向きで制御される。
また、基板２００よりも下方であって、処理容器２０２の側面に、第２磁力生成部（磁界生成部）としての第２電磁石（側方電磁石）２５０ｈが設けられていても良い。第２電磁石２５０ｈには、第２電磁石２５０ｈに電力を供給する第２電磁石電源２５０ｊが接続されている。なお、第２電磁石２５０ｈは、リング形状であり、図１６に示すようなＺ１またはＺ２方向の磁力（磁界）を生成可能に構成されている。磁力（磁界）の方向は、第２電磁石電源２５０ｊから供給される電流の向きで制御される。
第１電磁石２５０ｇと第２電磁石２５０ｈのいずれかによって、Ｚ１方向への磁力（磁界）を形成することによって、第１プラズマ生成領域２５１に形成されたプラズマを第３プラズマ生成領域２５３や第４プラズマ生成領域２５４へ移動（拡散）させることができる。なお、第３プラズマ生成領域２５３では、基板２００の中心側と対向する位置に生成される活性種の活性度が、基板２００の外周側に対向する位置に生成される活性種の活性度よりも高くなる。これは、中心側にガスが供給されるために生じる。また、第４プラズマ生成領域２５４では、基板２００の外周側に対向する位置に生成される活性種の活性度が、中心側に対向する位置に生成される活性種の活性度よりも高くなる。これは、基板支持部２１０の外周側に排気経路が形成されることから、基板２００の外周側にガス分子が集まるために発生する。プラズマの位置は、第１電磁石２５０ｇと第２電磁石２５０ｈに供給される電力によって制御することができ、電力を増大させることによって、より基板２００に接近させることができる。また、第１電磁石２５０ｇと第２電磁石２５０ｈの両方によって、Ｚ１方向への磁力（磁界）を形成することにより、更にプラズマを基板２００に接近させることができる。また、Ｚ２方向への磁力（磁界）を形成することによって、第１プラズマ生成領域２５１で形成されたプラズマが基板２００方向に拡散することを抑制させることができ、基板２００に供給される活性種のエネルギーを低下させることができる。また、第１電磁石２５０ｇで形成される磁界の向きと第２電磁石２５０ｈで形成される磁力（磁界）の向きをそれぞれ異なるように構成しても良い。
また、処理室２０１内であって、第１電磁石２５０ｇと第２電磁石２５０ｈの間に、遮磁板２５０ｋを設けても良い。遮磁板２５０ｋを設けることによって、第１電磁石２５０ｇで形成される磁力（磁界）と第２電磁石２５０ｈで形成される磁力（磁界）とを、分離でき、それぞれの磁界を調整することによって、基板２００の面内の処理均一性を調整することが容易となる。また、遮磁板２５０ｋの高さを遮磁板昇降機構（不図示）によって調整可能に構成しても良い。
＜排気系＞
搬送空間２０３（下部容器２０２ｂ）の内壁には、処理空間２０１の雰囲気を排気する排気部としての排気口２２１が設けられている。排気口２２１には排気管２２２が接続されており、排気管２２２には、処理空間２０１内を所定の圧力に制御するＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）等の圧力調整器２２３、真空ポンプ２２４が順に直列に接続されている。主に、排気口２２１、排気管２２２、圧力調整器２２３、により排気系（排気ライン）が構成される。なお、真空ポンプ２２４を排気系（排気ライン）構成の一部に加える様にしても良い。
＜ガス導入口＞
上部容器２０２ａの上部には、処理空間２０１内に各種ガスを供給するためのガス導入口２４１ａが設けられ、共通ガス供給管２４２が接続されている。
＜ガス供給部＞
図１９に示すように、共通ガス供給管２４２には、第一ガス供給管２４３ａ、第二ガス供給管２４４ａ、第三ガス供給管２４５ａ、クリーニングガス供給管２４８ａが接続されている。
第一ガス供給管２４３ａを含む第一ガス供給部２４３からは第一元素含有ガス（第一処理ガス）が主に供給され、第二ガス供給管２４４ａを含む第二ガス供給部２４４からは主に第二元素含有ガス（第二処理ガス）が供給される。第三ガス供給管２４５ａを含む第三ガス供給部２４５からは、主にパージガスが供給され、クリーニングガス供給管２４８ａを含むクリーニングガス供給部２４８からはクリーニングガスが供給される。処理ガスを供給する処理ガス供給部は、第１処理ガス供給部と第２処理ガス供給部のいずれか若しくは両方で構成され、処理ガスは、第１処理ガスと第２処理ガスのいずれか若しくは両方で構成される。
＜第一ガス供給部＞
第一ガス供給管２４３ａには、上流方向から順に、第一ガス供給源２４３ｂ、流量制御器（流量制御部）であるマスフローコントローラＭＦＣ２４３ｃ、及び開閉弁であるバルブ２４３ｄが設けられている。
第一ガス供給源２４３ｂから、第一元素を含有するガス（第一処理ガス）が供給され、ＭＦＣ２４３ｃ、バルブ２４３ｄ、第一ガス供給管２４３ａ、共通ガス供給管２４２を介してガス導入孔２４１ａに供給される。
第一処理ガスは、原料ガス、すなわち、処理ガスの一つである。
ここで、第一元素は、例えばシリコン（Ｓｉ）である。すなわち、第一処理ガスは、例えばシリコン含有ガスである。シリコン含有ガスとしては、例えば、ジシラン（Ｓｉ２Ｈ６）ガスを用いる。なお、なお、シリコン含有ガスとしては、ジシランの他に、ＴＥＯＳ（Ｔｅｔｒａｅｔｈｙｌ ｏｒｔｈｏｓｉｌｉｃａｔｅ、Ｓｉ（ＯＣ２Ｈ５）４）、ＳｉＨ２（ＮＨ（Ｃ４Ｈ９））２（ビス ターシャル ブチル アミノ シラン、略称：ＢＴＢＡＳ）、テトラキスジメチルアミノシラン（Ｓｉ［Ｎ（ＣＨ３）２］４、略称：４ＤＭＡＳ）ガス、ビスジエチルアミノシラン（Ｓｉ［Ｎ（Ｃ２Ｈ５）２］２Ｈ２、略称：２ＤＥＡＳ）ガス、ヘキサメチルジシラザン（Ｃ６Ｈ１９ＮＳｉ２、略称：ＨＭＤＳ）やトリシリルアミン（（ＳｉＨ３）３Ｎ、略称：ＴＳＡ）、ヘキサクロロジシラン（Ｓｉ２Ｃｌ６、略称：ＨＣＤＳ）等を用いることができる。なお、第一処理ガスの原料は、常温常圧で固体、液体、及び気体のいずれであっても良い。第一処理ガスの原料が常温常圧で液体の場合は、第一ガス供給源２４３ｂとＭＦＣ２４３ｃとの間に、図示しない気化器を設ければよい。ここでは原料は気体として説明する。
第一ガス供給管２４３ａのバルブ２４３ｄよりも下流側には、第一不活性ガス供給管２４６ａの下流端が接続されている。第一不活性ガス供給管２４６ａには、上流方向から順に、不活性ガス供給源２４６ｂ、ＭＦＣ２４６ｃ、及び開閉弁であるバルブ２４６ｄが設けられている。
ここで、不活性ガスは、例えば、ヘリウム（Ｈｅ）ガスである。なお、不活性ガスとして、Ｈｅガスのほか、例えば、ネオン（Ｎｅ）ガス、アルゴン（Ａｒ）ガス等の希ガスを用いることができる。また、不活性ガスは、処理ガスや、基板２００、成膜される膜と反応し難いガスであっても良い。例えば、窒素（Ｎ２）ガスを使用可能な場合が有る。
主に、第一ガス供給管２４３ａ、ＭＦＣ２４３ｃ、バルブ２４３ｄにより、第一ガス供給部２４３（シリコン含有ガス供給部ともいう）が構成される。
また、主に、第一不活性ガス供給管２４６ａ、ＭＦＣ２４６ｃ及びバルブ２４６ｄにより第一不活性ガス供給部が構成される。なお、不活性ガス供給源２４６ｂ、第一ガス供給管２４３ａを、第一不活性ガス供給部に含めて考えてもよい。
更には、第一ガス供給源２４３ｂ、第一不活性ガス供給部を、第一ガス供給部２４３に含めて考えてもよい。
＜第二ガス供給部＞
第二ガス供給管２４４ａの上流には、上流方向から順に、第二ガス供給源２４４ｂ、ＭＦＣ２４４ｃ、及び開閉弁であるバルブ２４４ｄが設けられている。
第二ガス供給源２４４ｂから、第二元素を含有するガス（以下、「第２の処理ガス」）が供給され、ＭＦＣ２４４ｃ、バルブ２４４ｄ、第二ガス供給管２４４ａ、共通ガス供給管２４２を介して、ガス整流部２３４に供給される。
第２の処理ガスは、処理ガスの一つである。なお、第２の処理ガスは、反応ガスまたは改質ガスとして考えてもよい。
ここで、第２の処理ガスは、第一元素と異なる第二元素を含有する。第二元素としては、例えば、窒素（Ｎ）、酸素（Ｏ）、炭素（Ｃ）、水素（Ｈ）のいずれかである。また、第２の処理ガスとして、これらの元素を複数を含むガスを用いても良い。具体的には、第２の処理ガスとして、酸素（Ｏ２）ガスが用いられる。
主に、第二ガス供給管２４４ａ、ＭＦＣ２４４ｃ、バルブ２４４ｄにより、第２の処理ガス供給部２４４が構成される。
これに加えて、活性化部としてのリモートプラズマユニット（ＲＰＵ）２４４ｅを設けて、第二処理ガスを活性化可能に構成しても良い。
また、第二ガス供給管２４４ａのバルブ２４４ｄよりも下流側には、第二不活性ガス供給管２４７ａの下流端が接続されている。第二不活性ガス供給管２４７ａには、上流方向から順に、不活性ガス供給源２４７ｂ、ＭＦＣ２４７ｃ、及び開閉弁であるバルブ２４７ｄが設けられている。
第二不活性ガス供給管２４７ａからは、不活性ガスが、ＭＦＣ２４７ｃ、バルブ２４７ｄ、第二不活性ガス供給管２４７ａを介して、ガス整流部２３４に供給される。不活性ガスは、薄膜形成工程Ｓ１０９（後述するＳ４００１〜Ｓ４００５）ではキャリアガス或いは希釈ガスとして作用する。
主に、第二不活性ガス供給管２４７ａ、ＭＦＣ２４７ｃ及びバルブ２４７ｄにより第二不活性ガス供給部が構成される。なお、不活性ガス供給源２４７ｂ、第二ガス供給管２４４ａを第二不活性ガス供給部に含めて考えてもよい。
更には、第二ガス供給源２４４ｂ、第二不活性ガス供給部を、第二元素含有ガス供給部２４４に含めて考えてもよい。
＜第三ガス供給部＞
第三ガス供給管２４５ａには、上流方向から順に、第三ガス供給源２４５ｂ、流量制御器（流量制御部）であるＭＦＣ２４５ｃ、及び開閉弁であるバルブ２４５ｄが設けられている。
第三ガス供給源２４５ｂから、パージガスとしての不活性ガスが供給され、ＭＦＣ２４５ｃ、バルブ２４５ｄ、第三ガス供給管２４５ａ、共通ガス供給管２４２を介してガス整流部２３４に供給される。
ここで、不活性ガスは、例えば、窒素（Ｎ２）ガスである。なお、不活性ガスとして、Ｎ２ガスのほか、例えばヘリウム（Ｈｅ）ガス、ネオン（Ｎｅ）ガス、アルゴン（Ａｒ）ガス等の希ガスを用いることができる。
主に、第三ガス供給管２４５ａ、ＭＦＣ２４５ｃ、バルブ２４５ｄにより、第三ガス供給部２４５（パージガス供給部ともいう）が構成される。
＜クリーニングガス供給部＞
クリーニングガス供給管２４８ａには、上流方向から順に、クリーニングガス源２４８ｂ、ＭＦＣ２４８ｃ、バルブ２４８ｄ、ＲＰＵ２５０が設けられている。
クリーニングガス源２４８ｂから、クリーニングガスが供給され、ＭＦＣ２４８ｃ、バルブ２４８ｄ、ＲＰＵ２５０、クリーニングガス供給管２４８ａ、共通ガス供給管２４２を介してガス整流部２３４に供給される。
クリーニングガス供給管２４８ａのバルブ２４８ｄよりも下流側には、第四の不活性ガス供給管２４９ａの下流端が接続されている。第四の不活性ガス供給管２４９ａには、上流方向から順に、第四の不活性ガス供給源２４９ｂ、ＭＦＣ２４９ｃ、バルブ２４９ｄが設けられている。
また、主に、クリーニングガス供給管２４８ａ、ＭＦＣ２４８ｃ及びバルブ２４８ｄによりクリーニングガス供給部が構成される。なお、クリーニングガス源２４８ｂ、第四不活性ガス供給管２４９ａ、ＲＰＵ２５０を、クリーニングガス供給部に含めて考えてもよい。
なお、第四の不活性ガス供給源２４９ｂから供給される不活性ガスを、クリーニングガスのキャリアガス或いは希釈ガスとして作用するように供給しても良い。
クリーニングガス源２４８ｂから供給されるクリーニングガスは、クリーニング工程ではガス整流部２３４や処理室２０１に付着した副生成物等を除去するクリーニングガスとして作用する。
ここで、クリーニングガスは、例えば三フッ化窒素（ＮＦ３）ガスである。なお、クリーニングガスとして、例えば、フッ化水素（ＨＦ）ガス、三フッ化塩素ガス（ＣｌＦ３）ガス、フッ素（Ｆ２）ガス等を用いても良く、またこれらを組合せて用いても良い。
また好ましくは、上述の各ガス供給部に設けられた、流量制御部としては、ニードルバルブやオリフィスなどの、ガスフローの応答性が高い構成が好ましい。例えば、ガスのパルス幅がミリ秒オーダーになった場合は、ＭＦＣでは応答できないことが有るが、ニードルバルブやオリフィスの場合は、高速なＯＮ／ＯＦＦバルブと組み合わせることで、ミリ秒以下のガスパルスに対応することが可能となる。
＜制御部＞
図１６に示すように基板処理装置１００は、基板処理装置１００の各部の動作を制御するコントローラ１２１を有している。
図２０に示す様に、制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２や、外部記憶装置２８３、受信部２８５などが接続可能に構成されている。更に、上位装置にネットワーク２８４を介して接続される受信部２８５が設けられる。受信部２８５は、上位装置から他の装置の情報を受信することが可能である。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件などが記載されたプログラムレシピ等が読み出し可能に格納されている。なお、プロセスレシピは、後述する基板処理工程における各手順をコントローラ１２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプログラムレシピや制御プログラム等を総称して、単にプログラムともいう。なお、本明細書においてプログラムという言葉を用いた場合は、プログラムレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。また、ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄには、ゲートバルブ２０５、昇降機構２１８、圧力調整器２２３、真空ポンプ２２４、ＲＰＵ２５０、ＭＦＣ２４３ｃ，２４４ｃ，２４５ｃ，２４６ｃ，２４７ｃ，２４８ｃ，２４９ｃ、バルブ２４３ｄ，２４４ｄ，２４５ｄ，２４６ｄ，２４７ｄ，２４８ｄ，２４９ｄ、第１マッチングボックス２５０ｄ、第２マッチングボックス２５０ｅ、第１高周波電源２５０ｃ、第２高周波電源２５０ｆ、第１インピーダンス調整部２２０ａ、第２インピーダンス調整部２２０ｂ、第１インピーダンス調整電源２２１ａ，第２インピーダンス調整電源２２１ｂ、第１電磁石電源２５０ｉ、第２電磁石電源２５０ｊ、第１ヒータ電源２１３ｃ、第２ヒータ電源２１３ｄ、等が接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃからの制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからプロセスレシピを読み出すように構成されている。そして、ＣＰＵ１２１ａは、読み出されたプロセスレシピの内容に沿うように、ゲートバルブ２０５の開閉動作、昇降機構２１８の昇降動作、圧力調整器２２３の圧力調整動作、真空ポンプ２２４のＯＮ／ＯＦＦ制御、ＲＰＵ２５０のガス励起動作、ＭＦＣ２４３ｃ，２４４ｃ，２４５ｃ，２４６ｃ，２４７ｃ，２４８ｃ，２４９ｃの流量調整動作、バルブ２４３ｄ，２４４ｄ，２４５ｄ，２４６ｄ，２４７ｄ，２４８ｄ，２４９ｄのガスのオンオフ制御、第１マッチングボックス２５０ｄ，第２マッチングボックス２５０ｅの整合制御、第１高周波電源２５０ｃ，第２高周波電源２５０ｆのＯＮ／ＯＦＦ制御、第１インピーダンス調整部２２０ａ，第２インピーダンス調整部２２０ｂのインピーダンス調整、第１インピーダンス調整電源２２１ａ，第２インピーダンス調整電源２２１ｂのＯＮ／ＯＦＦ制御、第１電磁石電源２５０ｉ，第２電磁石電源２５０ｊの電力制御、第１ヒータ電源２１３ｃ，第２ヒータ電源２１３ｄの電力制御、等を制御するように構成されている。
なお、コントローラ１２１は、専用のコンピュータとして構成されている場合に限らず、汎用のコンピュータとして構成されていても良い。例えば、上述のプログラムを格納した外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯなどの光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）２８３を用意し、係る外部記憶装置２８３を用いて汎用のコンピュータにプログラムをインストールすること等により、本実施形態に係るコントローラ１２１を構成することができる。なお、コンピュータにプログラムを供給するための手段は、外部記憶装置２８３を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用い、外部記憶装置２８３を介さずにプログラムを供給するようにしても良い。なお、記憶装置１２１ｃや外部記憶装置２８３は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に記録媒体ともいう。なお、本明細書において、記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置２８３単体のみを含む場合、または、その両方を含む場合が有る。
なお、本実施形態の受信部では、上位装置２７０から他の装置の情報を受信することについて記載したが、それに限るものではない。例えば、上位装置２７０を介さずに、他の装置から直接情報を受信するようにしてもよい。また、入出力装置１２２で他の装置の情報を入力し、それに基づき制御しても良い。また、他の装置の情報を外部記憶装置２８３に記憶し、その外部記憶装置２８３から他の装置の情報を受信しても良い。
続いて、基板処理装置１００を用いた膜の形成方法について図２１，図２２を用いて説明する。
膜厚測定工程Ｓ１０８の後、測定されたウエハ２００は基板処理装置１００に搬入される。なお、以下の説明において、基板処理装置を構成する各部の動作はコントローラ１２１により制御される。
＜基板搬入工程Ｓ３００４＞
膜厚測定工程Ｓ１０８で第一の絶縁膜２０１３が測定されたら、ウエハ２００を基板処理装置１００に搬入させる。具体的には、基板支持部２１０を昇降機構２１８によって下降させ、リフトピン２０７が貫通孔２１４から基板支持部２１０の上面側に突出させた状態にする。また、処理室２０１内を所定の圧力に調圧した後、ゲートバルブ２０５を開放し、ゲートバルブ２０５からリフトピン２０７上にウエハ２００を載置させる。ウエハ２００をリフトピン２０７上に載置させた後、昇降機構２１８によって基板支持部２１０を所定の位置まで上昇させることによって、ウエハ２００が、リフトピン２０７から基板支持部２１０へ載置されるようになる。ここで所定の圧力とは、例えば、処理室２０１内の圧力≧真空搬送室１０４内の圧力とする。
＜減圧・温度調整工程Ｓ４００１＞
続いて、処理室２０１内が所定の圧力（真空度）となるように、排気管２２２を介して処理室２０１内を排気する。この際、圧力センサが測定した圧力値に基づき、圧力調整器２２３としてのＡＰＣバルブの弁の開度をフィードバック制御する。また、温度センサ（不図示）が検出した温度値に基づき、処理室２０１内が所定の温度となるようにヒータ２１３への通電量をフィードバック制御する。具体的には、基板支持部２１０をヒータ２１３により予め加熱しておき、ウエハ２００又は基板支持部２１０の温度変化が無くなってから所定時間置く。この間、処理室２０１内に残留している水分あるいは部材からの脱ガス等が有る場合は、真空排気やＮ２ガスの供給によるパージによって除去しても良い。これで成膜プロセス前の準備が完了することになる。なお、処理室２０１内を所定の圧力に排気する際に、一度、到達可能な真空度まで真空排気しても良い。
また、ここで、受信したデータに基づいて、第１ヒータ２１３ａと第２ヒータ２１３ｂの温度をチューニング可能に構成しても良い。基板２００の中心側の温度と外周側の温度を異ならせるようにチューニングすることによって、基板２００の中心側と外周側の処理を異ならせるようにすることができる。
なお、ｎ層目の絶縁膜を形成する際には、基板の温度を、ｎ−１回目の温度よりも低くなるように制御することが好ましい。絶縁膜の層が増えた場合に、ｎ−１回目の温度よりも高く処理すると、ｎ−１層目の絶縁膜と各絶縁膜の間に存在する金属膜や、各絶縁膜に埋め込まれた金属膜等が絶縁膜の層に拡散してしまうことを抑制することができる。
＜活性化条件調整工程Ｓ４００２＞
続いて、以下の実施例（Ａ）〜（Ｃ）の少なくとも１つ以上の調整（チューニング）を行う。図２２では、実施例（Ａ）を行った例を示す。

（Ａ）
第１電磁石電源２５０ｉと第２電磁石電源２５０ｊから第１電磁石２５０ｇと第２電磁石２５０ｈのそれぞれに、所定の電力を供給し、処理室２０１内に所定の磁力（磁界）を形成する。例えばＺ１方向の磁力（磁界）が形成される。このとき、受信した測定データに応じて、基板２００の中央上部や外周上部に形成される磁界や磁束密度をチューニングする。磁力（磁界）や磁束密度のチューニングは、第１電磁石２５０ｇで形成される磁界の強さと、第２電磁石２５０ｈで形成される磁界の強さによってチューニングすることができる。このチューニングによって、例えば、基板２００の中心側に引き込まれる活性種量（活性種濃度）を、基板２００の外周側に引き込まれる活性種量（活性種濃度）よりも多くすることができ、基板２００の中心側の処理量を外周側の処理量よりも多くすることができる。
ここで、処理室２０１内に遮磁板２５０ｋが設けられている場合には、遮磁板２５０ｋの高さをチューニングしても良い。遮磁板２５０ｋの高さを調整することによって、磁界や磁束密度をチューニングすることができる。
（Ｂ）
第１バイアス電極２１９ａと第２バイアス電極２１９ｂそれぞれの電位を調整する。例えば、第１バイアス電極２１９ａの電位が第２バイアス電極２１９ｂの電位よりも低くなるように、第１インピーダンス調整部２２０ａと第２インピーダンス調整部２２０ｂが調整される。第１バイアス電極２１９ａの電位を第２バイアス電極２１９ｂの電位よりも低くすることによって、基板２００の中心側に引き込まれる活性種量（活性種濃度）を、基板２００の外周側に引き込まれる活性種量（活性種濃度）よりも多くすることができ、基板２００の中心側の処理量を外周側の処理量よりも多くすることができる。
（Ｃ）
第１コイル２５０ａと第２コイル２５０ｂそれぞれに供給する高周波電力の設定値を調整する。例えば、第１コイル２５０ａに供給する高周波電力が第２コイル２５０ｂに供給される高周波電力よりも大きくなるように、第１高周波電源２５０ｃと第２高周波電源２５０ｆの設定値が調整（変更）される。第１コイル２５０ａに供給する高周波電力を第２コイル２５０ｂに供給される高周波電力よりも大きくすることによって、基板２００の中心側に供給される活性種量（活性種濃度）を、基板２００の外周側に供給される活性種量（活性種濃度）よりも多くすることができ、基板２００の中心側の処理量を外周側の処理量よりも多くすることができる。
なお、実施例Ａ）〜Ｃ）のいずれか若しくは２つ以上を用いることによって、ｎ＋１層目の絶縁膜の形成を所定温度から処理温度をｎ層目の絶縁膜の形成時の温度よりも低くすることができる。この様にする構成することによって、各絶縁膜の間に存在する金属膜や、各絶縁膜にうめこまれた金属膜等が絶縁膜の層に拡散してしまうことを抑制することができる。
＜処理ガス供給工程Ｓ４００３＞
続いて、第一ガス供給部から処理室２０１内に第一ガスとしてのシリコン元素含有ガスを供給する。また、排気系による処理室２０１内の排気を継続して処理室２０１内の圧力を所定の圧力（第１圧力）となるように制御する。具体的には、第一ガス供給管２４３ａのバルブ２４３ｄを開き、第一ガス供給管２４３ａにシリコン元素含有ガス流す。シリコン元素含有ガスは、ＭＦＣ２４３ｃにより流量調整される。流量調整されたシリコン元素含有ガスは、ガス導入口２４１ａから、処理室２０１内に供給され、排気管２２２から排気される。なお、このとき、第一不活性ガス供給管２４６ａのバルブ２４６ｄを開き、第一不活性ガス供給管２４６ａにＡｒガスを流しても良い。Ａｒガスは、第一不活性ガス供給管２４６ａから流れ、ＭＦＣ２４６ｃにより流量調整される。流量調整されたＡｒガスは、第一処理ガス供給管２４３ａ内でシリコン元素含有ガス混合されて、ガス導入口２４１ａから、処理室２０１内に供給され、排気管２２２から排気される。
＜活性化工程Ｓ４００４＞
続いて、第二ガス供給部から処理室２０１内に第二処理ガスとしての酸素含有ガスを供給する。また、排気系による処理室２０１内の排気を継続して処理室２０１内の圧力を所定の圧力となるように制御する。具体的には、第二ガス供給管２４４ａのバルブ２４４ｄを開き、第二ガス供給管２４４ａに酸素含有ガスを流す。酸素含有ガスは、ＭＦＣ２４４ｃにより流量調整される。流量調整された酸素含有ガスは、ガス導入口２４１ａから処理室２０１内に供給され、排気管２２２から排気される。このとき、第１高周波電源２５０ｃから第１マッチングボックス２５０ｄを介して、第１コイル２５０ａに高周波電力が供給されると、処理室２０１内に存在する酸素元素含有ガスが活性化される。このとき、特に、第１プラズマ生成領域２５１、第３プラズマ生成領域２５３、第４プラズマ生成領域２５４の少なくともいずれかに酸素含有プラズマが生成され、活性化された酸素が、基板２００に供給される。好ましくは、基板２００の中心側と外周側に異なる濃度の活性種が供給されるように構成する。例えば、第２電磁石２５０ｈで形成される磁界の大きさを第１電磁石２５０ｇで形成される磁界の大きさよりも大きくすることによって、第４プラズマ生成領域２５４の外周側のプラズマ密度を中心側のプラズマ密度よりも高くすることができる。この場合、基板２００には、基板２００の中心側上部と比較して、基板２００の外周側上部に活性なプラズマを生成することができる。
この様な酸素含有プラズマを生成した状態で、所定時間保持して基板に所定の処理を施す。
また、第１バイアス電極２１９ａと第２バイアス電極２１９ｂとの電位差によって、中心側と外周側の活性種の濃度が異なるように構成しても良い。
また、このとき、第２高周波電源２５０ｆから第２マッチングボックス２５０ｅを介して第２コイル２５０ｂに高周波電力を供給して、第２プラズマ生成領域２５２に酸素含有プラズマを生成しても良い。
＜パージ工程Ｓ４００５＞
酸素含有プラズマを生成した状態で所定時間経過した後、高周波電力をＯＦＦにして、プラズマを消失させる。このとき、シリコン元素含有ガスの供給と酸素含有ガスの供給は、停止しても良いし、所定時間、供給を継続させても良い。シリコン元素含有ガスと酸素含有ガスの供給停止後、処理室２０１内に残留するガスを排気部から排気する。このとき、不活性ガス供給部から、処理室２０１内に不活性ガスを供給して、残留ガスを押し出すように構成しても良い。このように構成することで、パージ工程の時間を短縮することができ、スループットを向上させることができる。
＜基板搬出工程Ｓ３００６＞
パージ工程Ｓ４００５が行われた後、基板搬出工程Ｓ３００６が行われ、ウエハ２００が処理室２０１から搬出される。具体的には、処理室２０１内を不活性ガスでパージし、搬送可能な圧力に調圧される。調圧後、基板支持部２１０が昇降機構２１８により降下され、リフトピン２０７が、貫通孔２１４から突き出し、ウエハ２００がリフトピン２０７上に載置される。ウエハ２００が、リフトピン２０７上に載置された後、ゲートバルブ２０５が開き、ウエハ２００が処理室２０１から搬出される。
続いて、本装置を用いて第三の層間絶縁膜２０１５の膜厚を制御する方法を説明する。
前述のように、研磨工程Ｓ１０７終了後、第二の層間絶縁膜２０１３は、ウエハ２００の中央面と外周面とで膜厚が異なってしまう。膜厚測定工程Ｓ１０８ではその膜厚分布を測定する。測定結果は上位装置２７０を通して、ＲＡＭ１２１ｂに格納される。格納されたデータは記憶装置１２１ｃ内のレシピと比較され、ＣＰＵ１２１ａによって所定の処理データが演算される。この処理データに基づいた装置制御が成される。
次に、ＲＡＭ１２１ｂに格納されたデータが分布Ａである場合を説明する。分布Ａの場合とは、図１１、図１２に記載のように、絶縁膜２０１３ａが絶縁膜２０１３ｂよりも厚い場合を言う。
分布Ａの場合、本工程では、ウエハ２００の外周面に形成する絶縁膜２０１５ｂの膜厚を大きくし、ウエハ２０００中央面に形成する絶縁膜２０１５ａの膜厚を絶縁膜２０１５ｂよりも小さくするよう制御する。具体的には、第２電磁石２５０ｈから発生させる磁力を第１電磁石２５０ｇから発生させる磁力よりも大きくすることによって、第４プラズマ生成領域２５４のプラズマ密度を第３プラズマ生成領域２５３のプラズマ密度よりも高くすることができ、基板２００の中心側上部と比較して、基板２００の外周側上部に活性なプラズマを生成することができる。この様なプラズマを生成した状態で処理することにより、絶縁膜２０１３に絶縁膜２０１５を重ね合わせた高さを、図１３に示すターゲット膜厚分布A´のように補正することができる。即ち、積層絶縁膜の膜厚を膜厚分布A´のように補正することができる。
このとき、絶縁膜２０１３ｂに絶縁膜２０１５ｂを重ねた厚さＨ１ｂと、絶縁膜２０１３ａに絶縁膜２０１５ａを重ねた厚さＨ１ａとが実質的に等しくなるよう、絶縁膜２０１５の厚みを制御する。好ましくは、前記基板表面から前記第二の層間絶縁膜の上端までの距離が所定範囲内となるよう制御する。更に好ましくは、前記基板の面内における絶縁膜２０１５の高さ（第三の層間絶縁膜の上端）の分布が所定の範囲内となるよう第三の層間絶縁膜２０１５の膜厚分布を制御する。
また、別の方法として、第１バイアス電極２１９ａの電位と第２バイアス電極２１９ｂの電位をそれぞれ制御しても良い。例えば、第２バイアス電極２１９ｂの電位を第１バイアス電極２１９ａの電位よりも低くすることによって、ウエハ２００の外周側に引き込まれる活性種量を増やし、ウエハ２００の外周側の膜厚を厚くすることができる。
また、第１コイル２５０ａに供給する電力と第２コイル２５０ｂに供給する電力とをそれぞれ制御しても良い。例えば、第２コイル２５０ｂに供給される電力を第１コイル２５０ａに供給される電力よりも大きくすることによって、ウエハ２００の外周側に供給される活性種量を増やし、ウエハ２００の外周側の膜厚を厚くすることができる。
また、これら複数の制御を並行して行わせることによって、更に緻密な制御が可能となる。
次に、ＲＡＭ１２１ｂに格納されたデータが分布Ｂである場合を説明する。分布Ｂの場合とは、図１１、図１４に記載のように、絶縁膜２０１３ｂが絶縁膜２０１３ａよりも厚い場合を言う。
分布Ｂの場合、本工程では、ウエハ２００の中央面に形成する絶縁膜２０１５ａの膜厚を大きくし、ウエハ２００の外周面に形成する絶縁膜２０１５ｂの膜厚を小さくするよう制御する。具体的には、第１電磁石２５０ｇから発生される磁力を、第２電磁石２５０ｈから発生される磁力よりも大きくなるようにして、第３プラズマ生成領域２５３側にプラズマを生成するように制御する。このようにすることで、絶縁膜の高さ、即ち絶縁膜２０１３に絶縁膜２０１５を重ねた高さを、図１５に記載の膜厚分布Ｂ´のように補正することができる。即ち、積層絶縁膜の膜厚を膜厚分布Ｂ´のように補正することができる。
このとき、絶縁膜２０１３ｂに絶縁膜２０１５ｂを重ねた厚さＨ１ｂと、絶縁膜２０１３ａに絶縁膜２０１５ａを重ねた厚さＨ１ａとが実質的に等しくなるよう、絶縁膜２０１５の厚みを制御する。更に好ましくは、基板２００の表面から絶縁膜２０１５ｂの上端までの距離と、基板２００の表面から絶縁膜２０１５ａの上端までの距離の差が所定範囲内となるように制御する。更に好ましくは、基板の面内における絶縁膜２０１５の高さ（第三の層間絶縁膜の上端）の分布が所定の範囲内となるよう第三の絶縁膜２０１５の膜厚分布を制御する。
また、別の方法として、第１バイアス電極２１９ａの電位と第２バイアス電極２１９ｂの電位とをそれぞれ制御しても良い。例えば、第１バイアス電極２１９ａの電位を第２バイアス電極２１９ｂの電位よりも低くすることによって、基板２００の中心側に引き込まれる活性種量を増やし、基板２００の中心側の膜厚を大きくすることができる。
また、第１コイル２５０ａに供給する電力と第２コイル２５０ｂに供給する電力とをそれぞれ制御しても良い。例えば、第１コイル２５０ａに供給される電力を第２コイル２５０ｂに供給される電力よりも大きくすることによって、基板２００の中心側に供給される活性種量を増やし、基板２００の中心側の膜厚を大きくすることができる。
これら複数の制御を並行して行わせることによって、更に緻密な制御が可能となる。
＜膜厚測定工程Ｓ１１０＞
第三の絶縁膜形成工程Ｓ１０９に続いて、膜厚測定工程Ｓ１１０を行っても良い。膜厚測定工程Ｓ１１０では、第二の絶縁膜２０１３と第三の絶縁膜２０１５を重ね合わせた層の高さを測定する。具体的には、重ね合わせた層の高さが揃っているか否か、つまり積層絶縁膜の膜厚がターゲットの膜厚分布のように補正されているか否かを確認する。ここで「高さが揃う」とは、完全に高さが一致しているものに限らず、高さに差があっても良い。例えば、高さの差は、後のパターニング工程や金属膜形成工程で影響の無い範囲であれば良い。
第三の絶縁膜形成工程Ｓ１０９の後、ウエハ２００は測定装置に搬入される。測定装置は、研磨装置４００の影響を受けやすいウエハ２００の中央面とその外周面のうち、少なくとも数か所を測定し、絶縁膜２０１５の膜厚（高さ）分布を測定する。測定されたデータは、上位装置２７０に送られる。測定後、ウエハ２００は搬出される。
ウエハ２００の面内おける高さの分布が所定範囲内、具体的には後のパターニング工程Ｓ１１１や金属膜形成工程Ｓ１１２で影響の無い範囲内であればパターニング工程Ｓ１１１に移行する。なお、膜厚分布が所定の分布になることが予めわかっている場合には、膜厚測定工程Ｓ１１０は省略しても良い。
＜パターニング工程Ｓ１１１＞
続いて、パターニング工程Ｓ１１１を説明する。膜厚測定後、ウエハ２００を所望のパターンにパターニングする。パターニング工程の詳細を図２３から図２５を用いて説明する。なお、ここでは分布Ａを例にして説明しているが、それに限るものではなく、分布Ｂにおいても同様であることは言うまでもない。
パターニング工程Ｓ１１１は、第二のパターニングシステムの一部として構成される露光装置やエッチング装置で行われる。パターニング工程Ｓ１１１は、露光装置による露光工程、エッチング装置によるエッチング工程等の工程を含む。パターニングシステムに搬入されたウエハ２００は、露光された後、図２３に記載のように、エッチング装置にて積層絶縁膜を所定のパターンに形成する。ここでは貫通溝２０１６を形成する。エッチング処理終了後、ウエハ２００はエッチング装置から搬出され、パターニングシステムから搬出される。
具体的には、本工程では、図２３のように、積層絶縁膜（第二の絶縁膜２０１３と第三の絶縁膜２０１５を積層した膜）に、コンタクトホールとして用いられる貫通溝２０１６を形成する。貫通溝２０１６を形成する際は、バリア絶縁膜２０１２をエッチングし、金属膜２００９の一部がむき出しになるよう処理される。エッチングする際はバリア絶縁膜２０１２をエッチングするエッチング装置にて所定の時間処理をする。金属膜２００９のむき出し部分で、後述する金属膜２０１９と金属膜２００９が電気的に接続される。後述するように、貫通溝２０１６の下部は金属膜２０１９が埋め込まれるビアホールとして構成され、上部は金属膜２０２０が埋め込まれる配線溝として構成される。
続いて、図２４のように、配線となる金属膜を配置するための配線用溝２０１７を形成する。形成する際は、配線用溝を形成するエッチング装置にて所定の時間ウエハ２００を処理する。ここでは、ウエハ２００の中央面に、高さＨ２ａの配線溝２０１７ａを形成する。また、ウエハ２００の外周面には、高さＨ２ｂの配線溝２０１７ｂを形成する。積層絶縁膜の高さがウエハ２００中央面とウエハ２００外周面とで等しいので、自ずと高さＨ２ａと高さＨ２ｂは実質的に等しくなる。尚、配線用溝は半導体装置の第二層として用いられる。
＜金属膜形成工程Ｓ１１２＞
続いて、貫通溝２０１６や配線溝２０１７の表面にバリアメタル膜２０１８を形成する。その後、バリアメタル膜２０１８上に、図２５に記載のように、接続配線（ｖｉａ、または貫通端子とも呼ぶ。）として用いられる金属膜２０１９ａ及び２０１９ｂを埋め込み、更に配線用溝２０１７ａ及び２０１７ｂに配線として用いられる金属膜２０２０ａ及びａ２０２０ｂ（配線用金属膜２０２０ａ及び２０２０ｂ、もしくは配線２０２０ａ及び２０２０ｂとも呼ぶ。）を埋め込む。金属膜２０１９ａ、金属膜２０２０ａは、金属膜２０１９ｂ、金属膜２０２０ｂはそれぞれ同じ成分としても良い。同じ成分とした場合は、一つの成膜工程で金属膜２０１９ａ及び２０１９ｂ、金属膜２０２０ａ及び２０２０ｂを形成する。金属膜２０１９ａ及び２０１９ｂ、金属膜２０２０ａ及び２０２０ｂの成分としては、例えば銅を用いる。
尚、ここでは金属膜２０１９、金属膜２０２０、絶縁膜２０１３を有する層を多層配線層の第二層と呼ぶ。更に、金属膜２０２０を金属配線第二層、もしくはＭ２層と呼ぶ。
前述のように、第三の絶縁膜形成工程Ｓ１０９を含めた基板処理工程を行うことで、ビアホールとして用いられるＭ１層とＭ２層の間の貫通溝２０１６の高さを、ウエハ２００の面内で一定にすることができる。即ち、ウエハ２００中央面におけるＭ１層とＭ２層の間の貫通溝２０１６ａの高さＨ３ａと、ウエハ２００外周面におけるＭ１層とＭ２層の間の貫通溝２０１６ｂの高さＨ３ｂとを揃えることができる。このようにすると、ウエハ２００中央における金属膜２０１９ａと、ウエハ２００外周における金属膜２０１９ｂの高さを揃えることができるので、金属膜２０１９の特性をウエハ面内で一定にできる。従って、ウエハ２００から生産する多くの半導体装置に関し、特性を一定とすることができる。
尚、ここでいう特性とは、金属膜２０１９の高さに比例する特性を言い、例えば電気的な容量や抵抗値を言う。
＜研磨工程Ｓ１１３＞
金属膜形成工程Ｓ１１２が終了したら、金属膜研磨工程Ｓ１０４と同様に、金属膜間を絶縁するための研磨を行う。
＜判定工程Ｓ１１４＞
ウエハ上に所望の層数が形成されたか判断する。所望の層数が形成されていれば処理を終了する。所望の層数が形成されていなければバリア絶縁膜形成工程Ｓ１０５に移行する。所望の層数が形成されるまで、バリア絶縁膜形成工程Ｓ１０５から金属膜研磨工程Ｓ１１３を繰り返す。
本実施形態においては、Ｍ１層とＭ２層を例にして説明したがそれに限るものではない。例えば、Ｍ３層以上でも適用可能である。
また、本実施形態においては重力方向下層と上層を接続することを例に説明したが、それに限るものではなく、例えば３次元積層回路に応用しても良いことは言うまでもない。
次に、図２８から図３０を用いて比較例を説明する。
比較例は、膜厚測定工程Ｓ１０８、第三の絶縁膜形成工程Ｓ１０９を実施しない場合である。即ち、第二の絶縁膜研磨工程Ｓ１０７の後、パターニング工程Ｓ１１１を実施している。したがってウエハ２００の中央面とその外周面とで絶縁膜の高さや貫通溝２０１６の高さが異なる。
図２８を用いて比較例を説明する。図２８は図２３と比較した図である。図２８の場合、第二の絶縁膜研磨工程Ｓ１０７によって絶縁膜２０１３の高さがウエハ２００中央面とウエハ２００外周面とで異なる。即ち絶縁膜２０１３ａと絶縁膜２０１３ｂの高さが異なる。
図２８に示すウエハ２００に対して、配線溝２０１７を形成するエッチングプロセスを実行する。エッチングプロセスは所定の時間行うので、図２９に記載のように、ウエハ２００内周における配線溝２０１７ａの高さＨ４ａとウエハ２００外周における配線溝２０１７ｂの高さＨ４ｂの高さは一定となる。しかしながら、絶縁膜２０１３の高さがウエハ２００外周とウエハ２００中央とで異なるため、貫通溝２０１６のうち、ビアホールの高さが異なってしまう。即ち、ウエハ２００中央のビアホールの高さＨ５ａと、ウエハ２００外周のビアホールの高さＨ５ｂが異なる。
ウエハ２００中央とウエハ２００外周とでビアホールの高さが異なるため、図３０に記載のように、ビアホールに埋め込まれる金属膜２０１９’の高さもウエハ２００中央とウエハ２００外周とで異なる。従って、電気的な容量や抵抗値等の高さに比例する特性が、ウエハ２００中央の金属膜２０１９ａ’とウエハ２００外周の金属膜２０１９ｂ’とで異なる。従って、ウエハ２００から生産する多くの半導体装置に関し、特性を一定とすることができない。
これに対して、本実施形態は膜厚測定工程Ｓ１０８、第三の絶縁膜形成工程Ｓ１０９を行うので、ウエハ２００の面内において金属膜２０１９の高さを一定とすることができる。従って、比較例に比べ、ウエハ２００の面内において均一な特性の半導体装置を形成でき、歩留まりの向上に著しく貢献することができる。
尚、本実施形態では、第一の絶縁膜工程Ｓ１０１から第二の金属膜形成工程までを個別の装置で実施するよう説明したが、それに限らず、図２６のように一つの基板処理システムとして実施しても良い。ここでは、システム６００として、システムをコントロールする上位装置６０１を有する。基板を処理する基板処理装置や基板処理システムとして、第一の絶縁膜形成工程Ｓ１０１を実施する絶縁膜形成装置６０２、パターニング工程Ｓ１０２を実施するパターニングシステム６０３、金属膜形成工程Ｓ１０３を実施する金属膜形成システム６０４、金属膜研磨工程Ｓ１０４を実施する研磨装置６０５、バリア絶縁膜形成工程Ｓ１０５を実施するバリア絶縁膜形成装置６０６、第二の絶縁膜形成工程Ｓ１０６を実施する絶縁膜形成装置６０７、第二の絶縁膜研磨工程Ｓ１０７を実施する研磨装置６０８（本実施形態の研磨装置４００に相当）、膜厚測定工程Ｓ１０８を実施する測定装置６０９、第三の絶縁膜形成工程Ｓ１０９を実施する絶縁膜形成装置６１０（本実施形態の基板処理装置１００に相当）、膜厚測定工程Ｓ１１０を実施する膜厚測定装置６１１、パターニング工程Ｓ１１１を実施するパターニングシステム６１２、金属膜形成工程Ｓ１１２を実施する金属膜形成システム６１３、金属膜研磨工程Ｓ１１３を実施する研磨装置６１４を有する。更には、各装置やシステム間で情報をやりとりするためのネットワーク６１５を有する。
上位装置６０１は、各基板処理装置や基板処理システムの情報伝達を制御するシステムコントローラ６００１を有している。
システムの制御部（制御手段）であるシステムコントローラ６００１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）６００１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）６００１ｂ、記憶装置６００１ｃ、Ｉ／Ｏポート６００１ｄを備えたコンピュータとして構成されている。ＲＡＭ６００１ｂ、記憶装置６００１ｃ、Ｉ／Ｏポート６００１ｄは、内部バスを介して、ＣＰＵ６００１ａとデータ交換可能なように構成されている。上位装置６０１には、例えばタッチパネル等として構成された入出力装置６００２や、外部記憶装置６００３が接続可能に構成されている。更に、他の装置やシステムとネットワークを介して情報を送受信する送受信部６００４が設けられる。
記憶装置６００１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置６００１ｃ内には、基板処理装置に動作命令するためのプログラム等が読み出し可能に格納されている。また、ＲＡＭ６００１ｂは、ＣＰＵ６００１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
ＣＰＵ６００１ａは、記憶装置６００１ｃからの制御プログラムを読み出して実行すると共に、入出力装置６００２からの操作コマンドの入力等に応じて記憶装置６００３ｃからプログラムを読み出すように構成されている。そして、ＣＰＵ６００１ａは、読み出されたプログラムの内容に沿うように各装置の情報伝達動作を制御可能に構成されている。
なお、システムコントローラ６００１は、専用のコンピュータとして構成されている場合に限らず、汎用のコンピュータとして構成されていても良い。例えば、上述のプログラムを格納した外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯなどの光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）６００３を用意し、係る外部記憶装置６００３を用いて汎用のコンピュータにプログラムをインストールすること等により、本実施形態に係るシステムコントローラ６００１を構成することができる。なお、コンピュータにプログラムを供給するための手段は、外部記憶装置６００３を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用い、外部記憶装置６００３を介さずにプログラムを供給するようにしても良い。なお、記憶装置６００１ｃや外部記憶装置６００３は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に記録媒体ともいう。なお、本明細書において、記録媒体という言葉を用いた場合は、記憶装置６００１ｃ単体のみを含む場合、外部記憶装置６００３単体のみを含む場合、または、その両方を含む場合が有る。
システム６００が有する装置は適宜選択可能であり、機能が冗長する装置であれば一つの装置に集約しても良い。逆に、スループット等を重視する場合は、一つの工程を実施する装置を複数設けても良い。更には、システム６００が有する装置は本システム６００内で管理せずに、他のシステムで管理しても良い。この場合、より上位のネットワーク６１６を介して他のシステムと情報伝達を行うようにしても良い。
また、記憶装置６００１ｃには、測定装置６０９から受信したデータに基づいて絶縁膜形成装置６１０をコントロールするプログラムを格納しても良い。この場合、上位装置６０１がコントロールするので、例えば絶縁膜形成装置６１０が複数ある場合に、搬送律速等の条件により複数の絶縁膜形成装置６１０を適宜選択可能となるので、処理効率を高めることができる。
ここで、測定装置６０９から受信したデータ（膜厚分布データ）に基づいて、絶縁膜形成装置６１０を制御するフローについて図２７を用いて説明する。
測定装置６０９から膜厚分布データを受信すると、以下の膜厚分布判定工程Ｊ１００が行われる。膜厚分布判定工程Ｊ１００では、膜厚分布データ結果に応じて、第１膜厚分布判定工程Ｊ１０１，第２膜厚分布判定工程Ｊ１０２，第３膜厚分布判定工程Ｊ１０３行われる。
＜第１膜厚分布判定工程Ｊ１０１＞
第１膜厚分布判定工程Ｊ１０１では、膜厚分布データが所定の範囲内か否かを判定する（膜厚分布の補正要否判定）。膜厚分布データが所定範囲内の場合は、基板２００にパターニング工程Ｓ１１１を施すようにパターニングシステム６１２に搬送し、膜厚分布データが所定の範囲外の場合は、第２膜厚分布判定工程Ｊ１０２を行わせる。この第１膜厚分布判定工程Ｊ１０１での膜厚分布の比較演算は、例えば、上位装置６０１で行われる。ここで、所定の範囲内か否かの判定は、例えば、図１３と図１５に示すように、最大値と最小値との差によって判定される。
＜第２膜厚分布判定工程Ｊ１０２＞
第２膜厚分布判定工程Ｊ１０２では、膜厚分布データが膜厚分布Ａに相当するか否かを判定する（補正可否判定）。判定は、例えば、基板２００の中心側の膜厚＞外周側の膜厚か否かで行う。判定した結果、膜厚分布データが膜厚分布Ａに相当する場合は、ターゲット膜厚分布Ａ´となるような処理データを演算し、基板処理装置１００に搬送して第三の絶縁膜形成工程Ａ（Ｓ１０９Ａ）を行わせる。膜厚分布データが膜厚分布Ａに相当しない場合は、第３膜厚分布判定工程Ｊ１０３を行わせる。
＜第３膜厚分布判定工程Ｊ１０３＞
第３膜厚分布判定工程Ｊ１０３では、膜厚分布データが膜厚分布Ｂに相当するか否かの判定が行われる（膜厚分補正の補正可否判定）。判定は、例えば、基板２００の中心側の膜厚＜基板２００の外周側の膜厚か否かで行う。判定した結果、膜厚分布データが膜厚分布Ｂに相当する場合は、ターゲット膜厚分布Ｂ´となるような処理データを演算し、基板処理装置１００に搬送して第三の絶縁膜形成工程Ｂ（Ｓ１０９Ｂ）を行わせる。研磨された膜厚分布データが膜厚分布Ｂに相当し無い場合は、補正不可の情報やエラー情報等を入出力装置６００２や上位のネットワーク６１６等に報知（出力）する報知工程Ａ１００を行わせて、基板２００の処理を終了させても良い。
なお、ここでは、第１膜厚分布判定工程Ｊ１０１と第２膜厚分布判定工程Ｊ１０２と第３膜厚分布判定工程Ｊ１０３とを別々に実行させるように構成した例を記載したが、これに限るものではなく、基板２００の所定ポイントの膜厚によって、第１膜厚分布判定工程Ｊ１０１、第２膜厚分布判定工程Ｊ１０２、第３膜厚分布判定工程Ｊ１０３等の判定を同じ判定工程中に行う様に構成しても良い。
この様に上位装置６０１で判定することによって、基板２００の搬送経路を最適化することができ、スループットを向上させることができる。
また、上位装置６０１で判定して、判定結果を入出力装置６００２や、上位のネットワーク６１６等に報知（出力）することで、各装置の使用状況や、膜厚分布データのばらつきの分析負荷を軽減することができる。
例えば、第１膜厚分布判定工程Ｊ１０１，第２膜厚分布判定工程Ｊ１０２，第３膜厚分布判定工程Ｊ１０３それぞれで、Ｙとなった回数、Ｎとなった回数、Ｎ／Ｙ比率等のデータ（情報）を入出力装置６００２や、上位のネットワーク６１６等に報知することで、各装置のメンテナンス時期の把握が容易となる。
また、膜厚判定工程Ｊ１００を上位装置６０１では無く、測定装置６０９に設けられたコントローラで判定する様に構成して、膜厚分布データの内容を上位装置６０１と次の工程の装置のいずれかまたは両方に送信する様に構成しても良い。
また、膜厚判定工程Ｊ１００を、基板処理装置１００に設けられたコントローラ１２１で判定する様に構成しても良い。
尚、本実施形態においては、第二の絶縁膜形成工程の他の工程も説明したが、それらの工程や装置、システムに限定されないことは言うまでもない。
また、ウエハ２００の中央、外周面に分けて説明したが、それに限るものではなく、径方向に対してより細分化した領域で絶縁膜の膜厚を制御しても良い。例えば、基板中央、外周面、中央と外周の間の面等、３つ以上の領域に分けても良い。
また、本実施形態では、膜厚測定工程Ｓ１１０を行ったが、それに限るものでなく、行わなくても良い。この場合、絶縁膜２０１３上に絶縁膜２０１５を重ね合わせた高さが、ビアの特性のばらつきの無い範囲で揃っていれば良い。
＜他の実施形態＞
上述の図２２にウエハ２００の中心側への成膜量と外周側への成膜量とに、差をつける処理シーケンスを例に説明したが、これに限るものでは無く、例えば、以下の処理シーケンスとしても良い。
例えば、図３１に示す処理シーケンス例が有る。図３１は、第１電磁石２５０ｇで磁界を生成した後で、第２電磁石２５０ｈで磁界を生成して処理する例である。この様に処理することによって、基板の外周側への成膜量を中心側への成膜量よりも多くすることができる。逆に、第２電磁石２５０ｈで磁界を生成した後に第１電磁石２５０ｇで磁界を生成するように構成した場合には、基板の中心側への成膜量を外周側への成膜量よりも多くすることができる。
また、図３２に示す処理シーケンス例が有る。図３２は、図２２の処理シーケンスで、第２コイル２５０ｂへの電力を第１コイル２５０ａへの電力よりも大きくして処理する例である。この様に処理することによって、基板の外周側への成膜量を中心側への成膜量よりも多くすることができる。逆に、第１電磁石２５０ｇへの電力を第２電磁石２５０ｈへの電力よりも大きくして、第１コイル２５０ａへの電力を第２コイル２５０ｂへの電力よりも大きくすることによって、基板の中心側への成膜量を外周側への成膜量よりも多くすることができる。
また、図３３に示す処理シーケンス例が有る。図３３は、図２２の処理シーケンスで、第１バイアス電極２１９ａの電位を第２バイアス電極２１９ｂの電位よりも大きくして処理する例である。この様に処理することによって、基板の外周側への成膜量を中心側への成膜量よりも多くすることができる。逆に、第１電磁石２５０ｇへの電力を第２電磁石２５０ｈへの電力よりも大きくして、第２バイアス電極２１９ｂの電位を第１バイアス電極２１９ａの電位よりも大きくすることによって、基板の中心側への成膜量を外周側への成膜量よりも多くすることができる。
また、図３４に示す処理シーケンス例が有る。図３４は、第１バイアス電極の電位よりも第２バイアス電極の電位を高くして処理するシーケンスである。この様に処理することによって、図１３に示す、膜厚分布Ａを膜厚分布Ａ´となるように補正することができる。
また、図３５に示す処理シーケンス例が有る。図３５は、第１コイル２５０ａに供給される高周波電力を第２コイル２５０ｂに供給される高周波電力よりも大きくして処理するシーケンスである。この様に処理することによって、図１５の膜厚分布Ｂを膜厚分布Ｂ´となるように補正することができる。
また、図３６に示す処理シーケンス例が有る。図３６は、第１コイル２５０ａに供給される高周波電力を第２コイル２５０ｂに供給される高周波電力よりも小さくして処理するシーケンスである。この様に処理することによって、図１３に示す、膜厚分布Ａを膜厚分布Ａ´となるように補正することができる。
また、図３７に示す処理シーケンス例が有る。図３７は、第１コイル２５０ａに高周波電力をｔ１時間供給した後に、第２コイル２５０ｂに高周波電力をｔ２時間供給するシーケンスである。ここでは、ｔ１をｔ２よりも長くなるように構成する。この様に処理することによって図１３の膜厚分布Ｂを膜厚分布Ｂ´となるように補正することができる。なお、ここでは、第１コイル２５０ａに高周波電力を供給した後に、第２コイル２５０ｂに高周波電力を供給する様に構成したが、逆に、第２コイル２５０ｂに電力供給した後に、第１コイル２５０ａに電力を供給する様に構成しても良い。
また、図３８に示す処理シーケンス例が有る。図３８は、ｔ１をｔ２よりも短くなるように構成したシーケンスである。この様に処理することによって、図１３に示す、膜厚分布Ａを膜厚分布Ａ´となるように補正することができる。なお、ここでは、第１コイル２５０ａに高周波電力を供給した後に、第２コイル２５０ｂに高周波電力を供給する様に構成したが、逆に、第２コイル２５０ｂに電力供給した後に、第１コイル２５０ａに電力を供給する様に構成しても良い。
また、上述では、第１コイル２５０ａと第１電磁石２５０ｇと第２電磁石２５０ｈを用いて処理室２０１内にプラズマを生成する例を示したが、これに限るものでは無い。例えば、第１コイル２５０ａを設けずに、第２コイル２５０ｂと第１電磁石２５０ｇと第２電磁石２５０ｈを用いて処理室２０１内にプラズマを生成する様に構成しても良い。第２コイル２５０ｂだけを用いた場合のプラズマは、主に第２プラズマ生成領域２５２に生成されるが、第１電磁石２５０ｇと第２電磁石２５０ｈのいずれか若しくは両方を用いることで、第２プラズマ生成領域に生成された活性種を、基板２００の中心側に拡散させることによって、処理分布を調整することができる。
また、上述では、ウエハの内周、外周に分けて説明したが、それに限るものではなく、径方向に対してより細分化した領域でシリコン含有膜の膜厚を制御しても良い。例えば、基板内周、外周、内周と外周の間等、３つの領域に分けても良い。
また、上述では、第１電磁石２５０ｇの径と第２電磁石２５０ｈの径とを同じ径で構成したがこれにかぎるものでは無い。例えば、第２電磁石２５０ｈの径を第１電磁石２５０ｇの径よりも大きく構成しても良いし、第１電磁石２５０ｇの径を第２電磁石２５０ｈの径よりも大きく構成しても良い。
また、上述では、第１電磁石２５０ｇと第２電磁石２５０ｈを固定して構成した例を示したが、これに限らず、それぞれの電磁石に上下動作機構を設けて、処理によって、磁石の位置を変えられるように構成しても良い。
また、膜を形成する工程においては、ＣＶＤの様な成膜処理や、ガスを交互に供給して薄膜を形成するサイクリック処理、膜を改質する酸化処理、窒化処理、酸窒化処理を行っても良い。この様な処理によれば、マイグレーションやスパッタによって、凹凸を低減できない場合であっても、補正を行うことができる。
なお、スパッタ処理や成膜処理を行う場合には、異方性の処理や等方性の処理を組み合わせるように構成しても良い。異方性処理や等方性処理を組み合わせることによって、より精密な補正を行うことができることがある。
また、絶縁膜としてシリコン酸化膜を用いたが、その目的が達成できればよく、他の元素を含有する、酸化膜，窒化膜，炭化膜，酸窒化膜等、それぞれを複合した膜でパターンが形成されている場合であっても良い。
また、上述では、半導体デバイスの製造工程の一工程の処理について記したが、これに限らず、液晶パネルの製造工程のパターニング処理、太陽電池の製造工程のパターニング処理や、パワーデバイスの製造工程のパターニング処理などの、基板を処理する技術にも適用可能である。
また、上述では、第一の絶縁膜形成工程と第二の絶縁膜形成工程と第三の絶縁膜形成工程で異なる装置を用いたがそれに限るものではない。例えば、第一の絶縁膜形成工程を基板処理装置１００で実施しても良い。
また、上記実施形態ではウエハ２００として例えば３００ｍｍウエハを使用してもよいが、４５０ｍｍウエハ等の大型基板であればより効果的である。大型基板の場合、絶縁膜研磨工程Ｓ１０７の影響がより顕著になる。即ち、絶縁膜２０１３ａと絶縁膜２０１３ｂの膜厚差がより大きくなる。第二の絶縁膜形成工程を実施することで、大型基板においても面内の特性のばらつきを抑制することができる。
＜本発明の好ましい態様＞
以下に、本発明の好ましい態様について付記する。
＜付記１＞
一態様によれば、
複数の配線用溝を有する第一の絶縁膜の上に金属配線としての金属膜が形成された基板に対して研磨する研磨工程と、
前記研磨工程の後、前記基板に、第二の絶縁膜を形成する工程と、
前記第二の絶縁膜を研磨する工程と、
前記研磨工程の後に前記第二の絶縁膜の基板面内の膜厚分布データを受信する工程と、
前記膜厚分布データを基に、前記研磨後の第二の絶縁膜上に形成する第三の絶縁膜の膜厚分布を調整することで前記研磨後の第二の絶縁膜と前記第三の絶縁膜とで形成される積層絶縁膜の膜厚分布を補正する処理データを演算する工程と、
前記処理データを基に、前記基板の中心側に生成される処理ガスの活性種の濃度と、前記基板の外周側に生成される前記処理ガスの活性種の濃度とを異ならせるように前記処理ガスを活性化させて前記第三の絶縁膜を形成して前記積層絶縁膜の膜厚分布を補正する工程と、
を有する基板処理方法、または、半導体装置の製造方法が提供される。
＜付記２＞
付記１に記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の外周側の膜厚が前記基板の中心側の膜厚よりも小さい場合に、前記補正する工程で、前記基板の側方から発生する磁力を前記基板の上方から発生する磁力よりも大きくする。
＜付記３＞
付記１に記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の外周側の膜厚が前記基板の中心側の膜厚よりも小さい場合に、
前記補正する工程で、前記基板の側方から供給される高周波電力を前記基板の上方から供給される高周波電力よりも大きくする。
＜付記４＞
付記１乃至３のいずれかに記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の外周側の膜厚が前記基板の中心側の膜厚よりも小さい場合に、
前記補正する工程で、前記基板の外周側の電位を前記基板の中心側の電位よりも低くする。
＜付記５＞
付記１に記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の中心側の膜厚が前記基板の外周側の膜厚よりも小さい場合、前記補正する工程で、前記基板の上方から発生する磁力を前記基板の側方から発生する磁力よりも大きくする。
＜付記６＞
付記１または付記５に記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の中心側の膜厚が前基板の外周側の膜厚よりも小さい場合に、
前記補正する工程で、前記基板の上方から供給される高周波電力を前記基板の側方から供給される高周波電力よりも大きくする。
＜付記７＞
付記１，５，６のいずれかに記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の中心側の膜厚が前記基板の外周側の膜厚よりも小さい場合に、
前記補正する工程で、前記基板の中心側の電位を前記基板の外周側の電位よりも低くする。
＜付記８＞
付記１乃至付記７のいずれかに記載の方法であって、好ましくは、
前記補正工程の後に前記積層絶縁膜をパターニングする工程を有する。
＜付記９＞
他の態様によれば、
複数の配線用溝を有する第一の絶縁膜の上に金属配線としての金属膜が形成された基板に対して研磨させる研磨手順と、
前記研磨手順の後、前記基板に、積層絶縁膜の一部としての第二の絶縁膜を形成させる手順と、
前記第二の絶縁膜を研磨させる手順と、
前記研磨手順の後に、前記第二の絶縁膜の基板面内の膜厚分布データを受信させる手順と、
前記膜厚分布データを基に、前記研磨後の第二の絶縁膜上に形成する第三の絶縁膜の膜厚分布を調整することで前記研磨後の第二の絶縁膜と前記第三の絶縁膜とで形成される積層絶縁膜の膜厚分布を補正する処理データを演算させる手順と、
前記処理データを基に前記基板の中心側に生成される前記処理ガスの活性種の濃度と、前記基板の外周側に生成される前記処理ガスの活性種の濃度とを異ならせるように前記処理ガスを活性化させて前記第三の絶縁膜を形成して前記積層絶縁膜の膜厚分布を補正させる手順と、
をコンピュータに実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
＜付記１０＞
更に他の態様によれば、
複数の配線用溝を有する第一の絶縁膜の上に金属配線としての金属膜が形成された基板を研磨させる研磨手順と、
前記研磨手順の後、前記基板に、第二の絶縁膜を形成させる手順と、
前記第二の絶縁膜を研磨させる手順と、
前記研磨手順の後に、前記第二の絶縁膜の基板面内の膜厚分布データを受信させる手順と、
前記膜厚分布データを基に、前記研磨後の第二の絶縁膜上に形成する第三の絶縁膜の膜厚分布を調整することで前記研磨後の第二の絶縁膜と前記第三の絶縁膜とで形成される積層絶縁膜の膜厚分布の補正要否と補正可能かを判定させる判定手順と、
前記判定手順で、前記膜厚分布の補正要否判定結果と補正可否の判定結果を出力装置と上位ネットワークのいずれか又は両方に報知する手順と、
をコンピュータに実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
＜付記１１＞
更に他の態様によれば、
複数の配線用溝を有する第一の絶縁膜の上に金属配線としての金属膜が形成された基板に第二の絶縁膜を形成する第二の絶縁膜形成装置と、
前記第二の絶縁膜を研磨する研磨装置と、
前記第二の絶縁膜を研磨した後の前記第二の絶縁膜の基板面内の膜厚分布データを受信する測定装置と、
前記膜厚分布データを基に、前記研磨後の第二の絶縁膜上に形成する第三の絶縁膜の膜厚分布を調整することで前記研磨後の第二の絶縁膜と前記第三の絶縁膜とで形成される積層絶縁膜の膜厚分布を補正する処理データを演算するシステムコントローラと、
前記処理データを基に、前記基板の中心側に生成される処理ガスの活性種濃度と前記基板の外周側に生成される前記処理ガスの活性種濃度とを異ならせるように前記処理ガスを活性化させて前記第三の絶縁膜を形成して前記積層絶縁膜の膜厚分布を補正する第二の絶縁膜形成装置と、
を有する基板処理システム、または半導体装置製造システムが提供される。
＜付記１２＞
更に他の態様によれば、
複数の配線用溝を有する第一の絶縁膜の上に、研磨された金属配線としての金属膜が形成され、当該金属膜上に研磨された第二の絶縁膜を有する基板を収容する処理室と、
前記基板に処理ガスを供給する処理ガス供給部と、
前記処理ガスを活性化させる活性化部と、
前記研磨された第二の絶縁膜の膜厚分布データを受信する受信部と、
前記膜厚分布データを基に、前記研磨後の第二の絶縁膜上に形成する第三の絶縁膜の膜厚分布を調整することで前記研磨後の第二の絶縁膜と前記第三の絶縁膜とで形成される積層絶縁膜の膜厚分布を補正する処理データを演算する演算部と、
前記処理データを基に、前記基板の中心側に生成される前記処理ガスの活性種の濃度と前記基板の外周側に生成される前記処理ガスの活性種の濃度とを異ならせるように前記処理ガス供給部と前記活性化部とを制御する制御部と、
を有する基板処理装置、または、半導体装置の製造装置が提供される。
＜付記１３＞
更に他の態様によれば、
複数の配線用溝を有する第一の絶縁膜上に、研磨された金属配線としての金属膜が形成され、当該金属膜上に研磨された第二の絶縁膜を有する基板を処理室に収容する工程と、
前記第二の絶縁膜の膜厚分布データを受信する工程と、
前記膜厚分布データを基に、前記研磨後の第二の絶縁膜上に形成する第三の絶縁膜の膜厚分布を調整することで前記研磨後の第二の絶縁膜と前記第三の絶縁膜とで形成される積層絶縁膜の膜厚分布を補正する処理データを演算する工程と、
前記基板に処理ガスを供給する工程と、
前記処理データを基に、前記基板の中心側に生成される処理ガスの活性種の濃度と、前記基板の外周側に生成される前記処理ガスの活性種の濃度とを異ならせるように前記処理ガスを活性化させて前記第三の絶縁膜を形成して前記積層絶縁膜の膜厚分布を補正する工程と、
を有する基板処理方法、または、半導体装置の製造方法が提供される。
＜付記１４＞
更に他の態様によれば、
複数の配線用溝を有する第一の絶縁膜上に、研磨された金属配線としての金属膜が形成され、当該金属膜上に研磨された第二の絶縁膜を有する基板を処理室に収容させる手順と、
前記第二の絶縁膜の膜厚分布データを受信させる手順と、
前記膜厚分布データを基に、前記研磨後の第二の絶縁膜上に形成さする第三の絶縁膜の膜厚分布を調整することで前記研磨後の第二の絶縁膜と前記第三の絶縁膜とで形成される積層絶縁膜の膜厚分布を補正する処理データを演算させる手順と、
前記基板に処理ガスを供給させる手順と、
前記処理データを基に、前記基板の中心側に生成される処理ガスの活性種の濃度と、前記基板の外周側に生成される前記処理ガスの活性種の濃度とを異ならせるように前記処理ガスを活性化させて前記第三の絶縁膜を形成して前記積層絶縁膜の膜厚分布を補正させる手順と、
をコンピュータに実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
＜付記１５＞
更に他の態様によれば、
複数の配線用溝を有する第一の絶縁膜の上に金属配線としての金属膜が形成された基板に対して研磨する工程と、
前記研磨工程の後、前記基板に、第二の絶縁膜を形成する工程と、
前記第二の絶縁膜を研磨する工程と、
前記研磨工程の後に、前記第二の絶縁膜の膜厚分布データを受信する工程と、
前記膜厚分布データを基に、前記研磨後の第二の絶縁膜上に形成する第三の絶縁膜の膜厚分布を調整することで前記研磨後の第二の絶縁膜と前記第三の絶縁膜とで形成される積層絶縁膜の基板面内の中心側の膜厚と外周側の膜厚との差が、前記第二の絶縁膜の基板面内の中心側の膜厚と外周側の膜厚との差よりも小さくする処理データを演算する工程と、
前記処理データを基に、前記基板の中心側に生成される処理ガスの活性種の濃度と、前記基板の外周側に生成される前記処理ガスの活性種の濃度とを異ならせるように前記処理ガスを活性化させて前記第三の絶縁膜を形成して前記積層絶縁膜の膜厚分布を補正する工程と、
を有する基板処理方法、または、半導体装置の製造方法が提供される。
＜付記１６＞
更に他の態様によれば、
複数の配線用溝を有する第一の絶縁膜の上に金属配線としての金属膜が形成された基板に対して研磨する工程と、
前記研磨工程の後に、前記基板に、第二の絶縁膜を形成する工程と、
前記第二の絶縁膜を研磨する工程と、
前記研磨工程の後に、前記第二の絶縁膜の膜厚分布データを受信する工程と、
前記膜厚分布データを基に、前記研磨後の第二の絶縁膜上に形成する第三の絶縁膜の膜厚分布を調整することで、前記研磨後の第二の絶縁膜と前記第三の絶縁膜とで形成される積層絶縁膜の膜厚分布を前記膜厚分布データの膜厚分布よりも膜厚均一性の高い分布にする処理データを演算する工程と、
前記処理データを基に、前記基板の中心側に生成される処理ガスの活性種の濃度と、前記基板の外周側に生成される前記処理ガスの活性種の濃度とを異ならせるように前記処理ガスを活性化させて前記第三の絶縁膜を形成して前記積層絶縁膜の膜厚分布を前記膜厚分布データの膜厚分布よりも膜厚均一性の高い分布にする工程と、
を有する基板処理方法、または、半導体装置の製造方法が提供される。
２００ ウエハ（基板）
２０１ 処理室
２０２ 処理容器
２１２ 基板載置台

Claims (11)

  1. 複数の第１層目の金属配線が形成される配線用溝を有する第一の絶縁膜上に、研磨された金属配線としての金属膜が形成され、当該金属膜上に研磨された第二の絶縁膜を有する基板を処理室に収容する工程と、
    前記第二の絶縁膜の膜厚分布データを受信する工程と、
    前記膜厚分布データを基に、前記研磨後の第二の絶縁膜上に形成する第三の絶縁膜の膜厚分布を調整することで前記研磨後の第二の絶縁膜と前記第三の絶縁膜とで形成される積層絶縁膜の高さが揃うように膜厚分布を補正する処理データを演算する工程と、
    前記基板に処理ガスを供給する工程と、
    前記処理データを基に、前記基板の中心側に生成される処理ガスの活性種の濃度と、前記基板の外周側に生成される前記処理ガスの活性種の濃度とを異ならせるように前記処理ガスを活性化させて前記第三の絶縁膜を形成して前記積層絶縁膜の膜厚分布を補正して、前記積層絶縁膜の高さを揃える工程と、
    前記積層絶縁膜の高さを揃える工程の後に、前記積層絶縁膜に複数の貫通溝と複数の第２層目の金属配線の組み合わせを形成する工程と、を有し、
    当該工程では、前記第２層目の金属配線が形成される配線用溝の高さと、前記貫通溝の高さとの比率が前記基板の中心側と外周側で一定になるように形成される
    半導体装置の製造方法。
  2. 前記積層絶縁膜に複数の貫通溝と複数の第２層目の金属配線の組み合わせを形成する工程の後に、前記複数の第２層目の金属配線が形成される配線用溝と、前記複数の貫通溝とに、第２の金属膜を形成する工程と、
    を有する請求項１に記載の半導体装置の製造方法。
  3. 前記膜厚分布データが、前記基板の外周側の膜厚が前記基板の中心側の膜厚よりも小さい場合に、
    前記積層絶縁膜の高さを揃える工程は、前記基板の側方から供給される高周波電力を前記基板の上方から供給される高周波電力よりも大きくする請求項１または２に記載の半導体装置の製造方法。
  4. 前記膜厚分布データが、前記基板の外周側の膜厚が前記基板の中心側の膜厚よりも小さい場合に、
    前記積層絶縁膜の高さを揃える工程は、前記基板の外周側の電位を前記基板の中心側の電位よりも低くする請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記膜厚分布データが、前記基板の中心側の膜厚が前基板の外周側の膜厚よりも小さい場合、
    前記積層絶縁膜の高さを揃える工程は、前記基板の上方から供給される高周波電力を前記基板の側方から供給される高周波電力よりも大きくする請求項１または２に記載の半導体装置の製造方法。
  6. 前記膜厚分布データが、前記基板の中心側の膜厚が前記基板の外周側の膜厚よりも小さい場合、
    前記積層絶縁膜の高さを揃える工程は、前記基板の中心側の電位を前記基板の外周側の電位よりも低くする請求項１，２，５のいずれか一項に記載の半導体装置の製造方法。
  7. 複数の第１層目の金属配線が形成される配線用溝を有する第一絶縁膜の上に金属配線としての金属膜が形成された基板に第二の絶縁膜を形成する第二の絶縁膜形成装置と、
    前記第二の絶縁膜を研磨する研磨装置と、
    前記第二の絶縁膜を研磨した後の前記第二の絶縁膜の基板面内の膜厚分布データを受信する測定装置と、
    前記膜厚分布データを基に、前記研磨後の第二の絶縁膜上に形成する第三の絶縁膜の膜厚分布を調整することで前記研磨後の第二の絶縁膜と前記第三の絶縁膜とで形成される積層絶縁膜の高さが揃うように膜厚分布を補正する処理データを演算するシステムコントローラと、
    前記処理データを基に、前記基板の中心側に生成される処理ガスの活性種濃度と前記基板の外周側に生成される前記処理ガスの活性種濃度とを異ならせるように前記処理ガスを活性化させて前記第三の絶縁膜を形成して前記積層絶縁膜の膜厚分布を補正して、前記積層絶縁膜の高さを揃える第三の絶縁膜形成装置と、
    前記積層絶縁膜に複数の貫通溝と複数の第２層目の金属配線の組み合わせを形成するパターニングシステムを有し、
    当該パターニングシステムでは、前記第２層目の金属配線が形成される配線用溝の高さと、前記貫通溝の高さとの比率が前記基板の中心側と外周側で一定になるように形成される
    を有する基板処理システム。
  8. 複数の第１層目の金属配線が形成される配線用溝を有する第一の絶縁膜の上に研磨された金属配線としての金属膜を有し、当該金属膜上に研磨された第二の絶縁膜を有する基板を収容する処理室と、
    前記基板に処理ガスを供給する処理ガス供給部と、
    前記処理ガスを活性化させる活性化部と、
    前記研磨された第二の絶縁膜の膜厚分布データを受信する受信部と、
    前記膜厚分布データを基に、前記研磨後の第二の絶縁膜上に形成する第三の絶縁膜の膜厚分布を調整することで前記研磨後の第二の絶縁膜と前記第三の絶縁膜とで形成される積層絶縁膜の高さが揃うように膜厚分布を補正する処理データを演算する演算部と、
    前記基板をパターニングするパターニングシステムと、
    前記処理データを基に、前記基板の中心側に生成される前記処理ガスの活性種の濃度と前記基板の外周側に生成される前記処理ガスの活性種の濃度とを異ならせるように前記処理ガスを活性化させて前記第三の絶縁膜を形成して前記積層絶縁膜の膜厚分布を補正して、前記積層絶縁膜の高さを揃える工程と、前記積層絶縁膜の高さを揃える工程の後に、前記積層絶縁膜に複数の貫通溝と複数の第２層目の金属配線の組み合わせを形成する工程と、を有し、当該工程では、前記第２層目の金属配線が形成される配線用溝の高さと、前記貫通溝の高さとの比率が前記基板の中心側と外周側で一定になるように前記処理ガス供給部と前記活性化部と前記パターニングシステムとを制御する制御部と、
    を有する基板処理装置。
  9. 複数の第１層目の金属配線が形成される配線用溝を有する第一の絶縁膜の上に金属配線としての金属膜が形成された基板に対して研磨する研磨工程と、
    前記研磨工程の後、前記基板に、第二の絶縁膜を形成する工程と、
    前記第二の絶縁膜を研磨する工程と、
    前記研磨工程の後に前記第二の絶縁膜の基板面内の膜厚分布データを受信する工程と、
    前記膜厚分布データを基に、前記研磨後の第二の絶縁膜上に形成する第三の絶縁膜の膜厚分布を調整することで前記研磨後の第二の絶縁膜と前記第三の絶縁膜とで形成される積層絶縁膜の高さが揃うように膜厚分布を補正する処理データを演算する工程と、
    前記処理データを基に、前記基板の中心側に生成される処理ガスの活性種の濃度と、前記基板の外周側に生成される前記処理ガスの活性種の濃度とを異ならせるように前記処理ガスを活性化させて前記第三の絶縁膜を形成して前記積層絶縁膜の膜厚分布を補正して、前記積層絶縁膜の高さを揃える工程と、
    前記積層絶縁膜の高さを揃える工程の後に、前記積層絶縁膜に複数の貫通溝と複数の第２層目の金属配線の組み合わせを形成する工程と、を有し、
    当該工程では、前記第２層目の金属配線が形成される配線用溝の高さと、前記貫通溝の高さとの比率が前記基板の中心側と外周側で一定になるように形成される
    を有する半導体装置の製造方法。
  10. 前記金属膜が形成された基板に対して研磨する研磨工程では、前記第一の絶縁膜と前記金属配線とのいずれか又は両方で構成される複数の凹部が形成され、
    前記第二の絶縁膜を形成する工程では、前記第二の絶縁膜の表面に前記複数の凹部に対応する位置する複数の第２の凹部を形成され、
    前記第二の絶縁膜を研磨する工程では、前記複数の第２の凹部を除去する
    請求項９に記載の半導体装置の製造方法。
  11. 複数の第１層目の金属配線が形成される配線用溝を有する第一の絶縁膜上に、研磨された金属配線としての金属膜が形成され、当該金属膜上に研磨された第二の絶縁膜を有する基板を処理室に収容させる手順と、
    前記第二の絶縁膜の膜厚分布データを受信させる手順と、
    前記膜厚分布データを基に、前記研磨後の第二の絶縁膜上に形成させる第三の絶縁膜の膜厚分布を調整することで前記研磨後の第二の絶縁膜と前記第三の絶縁膜とで形成される積層絶縁膜の高さが揃うように膜厚分布を補正する処理データを演算させる手順と、
    前記基板に処理ガスを供給させる手順と、
    前記処理データを基に、前記基板の中心側に生成される処理ガスの活性種の濃度と、前記基板の外周側に生成される前記処理ガスの活性種の濃度とを異ならせるように前記処理ガスを活性化させて前記第三の絶縁膜を形成して前記積層絶縁膜の膜厚分布を補正して、前記積層絶縁膜の高さを揃えさせる手順と、
    前記積層絶縁膜の高さを揃えさせる手順の後に、前記積層絶縁膜に複数の貫通溝と複数の第２層目の金属配線の組み合わせを形成させる手順と、を有し、
    当該手順では、前記第２層目の金属配線が形成される配線用溝の高さと、前記貫通溝の高さとの比率が前記基板の中心側と外周側で一定になるように形成させる
    コンピュータによって基板処理装置に実行させるプログラム。

JP2015135164A 2015-07-06 2015-07-06 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置 Active JP6230573B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015135164A JP6230573B2 (ja) 2015-07-06 2015-07-06 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置
CN201510568466.6A CN106340471B (zh) 2015-07-06 2015-09-08 半导体器件的制造方法、衬底处理系统及衬底处理装置
TW104130282A TWI570828B (zh) 2015-07-06 2015-09-14 A semiconductor device manufacturing method, a program, a substrate processing system, and a substrate processing device
US14/861,051 US9431220B1 (en) 2015-07-06 2015-09-22 Substrate processing apparatus and substrate processing system
KR1020150135876A KR101797291B1 (ko) 2015-07-06 2015-09-24 반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015135164A JP6230573B2 (ja) 2015-07-06 2015-07-06 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2017017274A JP2017017274A (ja) 2017-01-19
JP6230573B2 true JP6230573B2 (ja) 2017-11-15

Family

ID=56739492

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015135164A Active JP6230573B2 (ja) 2015-07-06 2015-07-06 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置

Country Status (5)

Country Link
US (1) US9431220B1 (ja)
JP (1) JP6230573B2 (ja)
KR (1) KR101797291B1 (ja)
CN (1) CN106340471B (ja)
TW (1) TWI570828B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3053156B1 (fr) * 2016-06-28 2018-11-16 Stmicroelectronics (Rousset) Sas Composant a faible dispersion dans une puce electronique
JP6549074B2 (ja) * 2016-09-28 2019-07-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6529996B2 (ja) 2017-02-06 2019-06-12 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6779173B2 (ja) * 2017-05-18 2020-11-04 株式会社荏原製作所 基板処理装置、プログラムを記録した記録媒体
CN110620063B (zh) * 2018-06-19 2023-01-13 东京毅力科创株式会社 配线固定构造和处理装置
SG11202010449RA (en) * 2018-06-19 2021-01-28 Applied Materials Inc Pulsed plasma deposition etch step coverage improvement
TWI821363B (zh) 2018-08-31 2023-11-11 美商應用材料股份有限公司 前驅物遞送系統
CN113823582A (zh) * 2020-06-21 2021-12-21 拓荆科技股份有限公司 用于处理站阻抗调节的装置、系统和方法
JP2022049494A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 半導体製造装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766291A (ja) * 1993-08-31 1995-03-10 Nippondenso Co Ltd 半導体装置の製造方法
KR0165470B1 (ko) * 1995-11-08 1999-02-01 김광호 반도체 소자의 박막형성 프로그램의 자동보정 시스템
JP3321403B2 (ja) * 1997-12-08 2002-09-03 株式会社東芝 成膜装置及び成膜方法
JP2000353693A (ja) * 1999-06-11 2000-12-19 Kokusai Electric Co Ltd プラズマ処理装置
JP2002203826A (ja) 2001-01-05 2002-07-19 Sony Corp 半導体装置の製造方法および研磨装置
JP3825688B2 (ja) * 2001-12-25 2006-09-27 株式会社東芝 半導体装置の製造方法
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2005011834A (ja) * 2003-06-16 2005-01-13 Matsushita Electric Ind Co Ltd 半導体装置の製造方法および半導体装置製造システム
KR100771548B1 (ko) * 2006-06-30 2007-11-07 주식회사 하이닉스반도체 반도체 소자의 박막 평탄화 방법
JP2008177266A (ja) * 2007-01-17 2008-07-31 Fujitsu Ltd 半導体基板、および半導体装置の製造方法
JP2009295649A (ja) * 2008-06-03 2009-12-17 Renesas Technology Corp 半導体装置の製造方法
JP2011089146A (ja) 2009-10-20 2011-05-06 Panasonic Corp スパッタリング装置およびスパッタリング方法
JP2012151504A (ja) * 2012-04-09 2012-08-09 Sony Corp 薄膜形成方法
WO2014149259A1 (en) * 2013-03-15 2014-09-25 Applied Materials, Inc. Apparatus and method for tuning a plasma profile using a tuning ring in a processing chamber
TWI546847B (zh) * 2013-12-27 2016-08-21 日立國際電氣股份有限公司 基板處理裝置及半導體裝置的製造方法

Also Published As

Publication number Publication date
JP2017017274A (ja) 2017-01-19
US9431220B1 (en) 2016-08-30
KR20170005743A (ko) 2017-01-16
CN106340471A (zh) 2017-01-18
CN106340471B (zh) 2019-04-05
TW201703170A (zh) 2017-01-16
TWI570828B (zh) 2017-02-11
KR101797291B1 (ko) 2017-11-13

Similar Documents

Publication Publication Date Title
JP6230573B2 (ja) 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置
JP6109224B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
JP6153975B2 (ja) 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置
CN107408505B (zh) 衬底处理装置、加热器及半导体器件的制造方法
JP6567489B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP6126155B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
US9484249B1 (en) Method of manufacturing semiconductor device
JP2017034163A (ja) 基板処理装置、基板処理システム、半導体装置の製造方法、プログラム及び記録媒体
KR20160117125A (ko) 반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체
JP6529956B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2022201242A1 (ja) 電極、基板処理装置、半導体装置の製造方法およびプログラム
KR102041521B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20170113074A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
TWI804058B (zh) 基板處理裝置，電漿生成裝置，半導體裝置的製造方法，基板處理方法，及程式
TW202219312A (zh) 基板處理裝置、半導體裝置的製造方法及程式

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171011

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171017

R150 Certificate of patent or registration of utility model

Ref document number: 6230573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250