KR20160117125A - 반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체 - Google Patents

반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체 Download PDF

Info

Publication number
KR20160117125A
KR20160117125A KR1020150132512A KR20150132512A KR20160117125A KR 20160117125 A KR20160117125 A KR 20160117125A KR 1020150132512 A KR1020150132512 A KR 1020150132512A KR 20150132512 A KR20150132512 A KR 20150132512A KR 20160117125 A KR20160117125 A KR 20160117125A
Authority
KR
South Korea
Prior art keywords
silicon
substrate
containing layer
film thickness
gas
Prior art date
Application number
KR1020150132512A
Other languages
English (en)
Inventor
나오후미 오하시
사토시 다카노
도시유키 기구치
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20160117125A publication Critical patent/KR20160117125A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

반도체 장치의 특성의 변동을 억제한다. 채널 영역과, 상기 채널 영역 상에 형성된 절연막과, 상기 절연막 상에, 실리콘 함유막의 일부로서 구성되는 제1 실리콘 함유층이 형성된 기판의 막 두께 분포 데이터를 수신하는 수신부와, 상기 기판을 적재하는 기판 적재부와, 상기 제1 실리콘 함유층 상에 상기 막 두께 분포 데이터의 막 두께 분포와 상이한 막 두께 분포로, 상기 실리콘 함유막의 일부로서 구성되는 제2 실리콘 함유층을 형성하여, 상기 실리콘 함유막의 막 두께를 보정하도록 가스를 공급하는 가스 공급부를 갖는다.

Description

반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체{SEMICONDUCTOR MANUFACTURING METHOD, SUBSTRATE PROCESSING SYSTEM, SUBSTRATE PROCESSING APPARATUS AND RECORDING MEDIUM}
본 발명은, 반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체에 관한 것이다.
최근 들어, 반도체 장치는 고집적화의 경향이 있다. 그것에 수반하여, 패턴 사이즈가 현저하게 미세화되고 있다. 이들 패턴은, 하드 마스크나 레지스트의 형성 공정, 리소그래피 공정, 에칭 공정 등에 의해 형성된다. 형성할 때는, 반도체 장치의 특성의 변동이 일어나지 않도록 요구되고 있다.
그런데, 가공 상의 문제로부터, 형성되는 회로 등의 폭에 변동이 일어나버리는 경우가 있다. 특히 미세화된 반도체 장치에 있어서는, 그 변동이 반도체 장치의 특성에 크게 영향을 미친다.
따라서 본 발명은, 반도체 장치의 특성의 변동을 억제 가능한 구성을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 채널 영역과, 상기 채널 영역 상에 형성된 절연막과, 상기 절연막 상에, 실리콘 함유막의 일부로서 구성되는 제1 실리콘 함유층이 형성된 기판의 막 두께 분포 데이터를 수신하는 수신부와, 상기 기판을 적재하는 기판 적재부와, 상기 제1 실리콘 함유층 상에, 상기 막 두께 분포 데이터의 막 두께 분포와 상이한 막 두께 분포로, 상기 실리콘 함유막의 일부로서 구성되는 제2 실리콘 함유층을 형성하여, 상기 실리콘 함유막의 막 두께를 보정하도록 가스를 공급하는 가스 공급부를 포함하는 구성을 제공한다.
본 발명에 따른 구성에 의하면, 반도체 장치 특성의 변동을 억제하는 것이 가능하게 된다.
도 1은 일 실시 형태에 따른 반도체 디바이스의 제조 플로우를 설명하는 설명도이다.
도 2는 일 실시 형태에 따른 웨이퍼의 설명도이다.
도 3은 일 실시 형태에 따른 반도체 장치의 제조 플로우의 일부를 설명하는 설명도이다.
도 4는 일 실시 형태에 따른 연마 장치를 설명하는 설명도이다.
도 5는 일 실시 형태에 따른 연마 장치를 설명하는 설명도이다.
도 6은 일 실시 형태에 따른 poly-Si층의 막 두께 분포를 설명하는 설명도이다.
도 7은 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도이다.
도 8은 일 실시 형태에 따른 poly-Si층의 막 두께 분포를 설명하는 설명도이다.
도 9는 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도이다.
도 10은 일 실시 형태에 따른 poly-Si층의 막 두께 분포를 설명하는 설명도이다.
도 11은 일 실시 형태에 따른 기판 처리 장치를 설명하는 설명도이다.
도 12는 일 실시 형태에 따른 기판 처리 장치의 샤워 헤드를 설명하는 설명도이다.
도 13은 일 실시 형태에 따른 컨트롤러의 개략 구성도이다.
도 14는 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도이다.
도 15는 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도이다.
도 16은 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도이다.
도 17은 비교예에 관한, 웨이퍼의 처리 상태를 설명하는 설명도이다.
도 18은 비교예에 관한, 웨이퍼의 처리 상태를 설명하는 설명도이다.
도 19는 일 실시 형태에 따른 시스템을 설명하는 설명도이다.
이하에, 본 발명의 실시 형태에 대해서 설명한다.
먼저, 도 1 내지 도 3을 사용하여, 반도체 소자의 하나인 FinFet를 예로 들어 반도체 장치의 제조 공정의 일 공정을 설명한다.
(게이트 절연막 형성 공정 S101)
게이트 절연막 형성 공정 S101에서는, 예를 들어 도 2에 도시하는 웨이퍼(200)가 게이트 절연막 형성 장치에 반입된다. 도 2의 (A)는 웨이퍼(200)를 설명하는 사시도이며, 도 2의 (B)는 도 2의 (A)의 α-α'에서의 단면도를 도시한다. 웨이퍼(200)는 실리콘 등으로 구성되어 있고, 그 일부에 채널로서의 볼록 구조(2001)가 형성되어 있다. 볼록 구조(2001)는 소정 간격으로 복수 형성된다. 볼록 구조(2001)는, 웨이퍼(200)의 일부를 에칭함으로써 형성된다.
설명의 편의상, 웨이퍼(200) 상에서 볼록 구조가 없는 부분을 오목 구조(2002)라 칭한다. 즉, 웨이퍼(200)는 볼록 구조(2001)와 오목 구조(2002)를 적어도 갖고 있다. 또한, 본 실시 형태에서는, 설명의 편의상, 볼록 구조(2001)의 상면을 볼록 구조 표면(2001a)이라 칭하고, 오목 구조의 상면을 오목 구조 표면(2002a)이라 칭한다.
인접하는 볼록 구조의 사이인 오목 구조 표면(2002a) 상에는, 볼록 구조를 전기적으로 절연하기 위한 소자 분리막(2003)이 형성되어 있다. 소자 분리막(2003)은, 예를 들어 실리콘 산화막으로 구성되어 있다.
게이트 절연막 형성 장치는, 박막을 형성 가능한 기지의 낱장 장치이며, 설명을 생략한다. 게이트 절연막 형성 장치에서는, 도 3의 (A)에 기재와 같이, 예를 들어 실리콘 산화막(SiO2막) 등의 유전체로 구성된 게이트 절연막(2004)을 형성한다. 형성할 때는, 게이트 절연막 형성 장치에 실리콘 함유 가스(예를 들어 HCDS(헥사클로로디실란) 가스)와 산소 함유 가스(예를 들어 O3 가스)를 게이트 절연막 형성 장치에 공급하고, 그들을 반응시킴으로써 형성한다. 게이트 절연막(2004)은, 볼록 구조 표면(2001a) 상과, 오목 구조 표면(2002a)의 상방에 각각 형성된다. 게이트 절연막 형성 후, 웨이퍼(200)를 게이트 절연막 형성 장치로부터 반출한다.
(제1 실리콘 함유층 형성 공정 S102)
이어서, 제1 실리콘 함유층 형성 공정 S102를 설명한다.
게이트 절연막 형성 장치로부터 웨이퍼(200)를 반출한 후, 제1 실리콘 함유층 형성 장치에 웨이퍼(200)를 반입한다. 제1 실리콘 함유층 형성 장치는, 일반적인 낱장 CVD 장치를 사용하기 때문에, 설명을 생략한다. 도 3의 (B)에 기재한 바와 같이, 제1 실리콘 함유층 형성 장치에서는, poly-Si(다결정 실리콘)로 구성되는 제1 실리콘 함유층(2005)(제1 poly-Si층(2005) 또는 간단히 poly-Si층(2005)이라고도 함)을, 게이트 절연막(2004) 상에 형성한다. 형성할 때는, 제1 실리콘 함유층 형성 장치에 디실란(Si2H6) 가스를 공급하고, 그를 열분해함으로써 poly-Si층을 형성한다. poly-Si층은 게이트 전극, 또는 더미 게이트 전극으로서 사용된다. poly-Si층(2005)을 형성한 후, 제1 실리콘 함유층 형성 장치로부터 웨이퍼(200)를 반출한다. 또한, 볼록 구조 표면(2001a) 상에 퇴적된 막을 poly-Si층(2005a)이라 칭하고, 오목 구조 표면(2002a) 상에 형성된 막을 poly-Si층(2005b)이라 칭한다.
(CMP 공정 S103)
계속해서, CMP(Chemical Mechanical Polishing) 공정 S103을 설명한다.
제1 실리콘 함유층 형성 장치로부터 반출된 웨이퍼(200)는, 연마 장치(400)에 반입된다.
여기서, 제1 실리콘 함유층 형성 공정 S102에서 형성된 poly-Si층에 대해서 설명한다. 도 3의 (B)에 기재한 바와 같이, 웨이퍼(200)에는 볼록 구조(2001)와 오목 구조(2002)가 존재하기 때문에, poly-Si층의 높이가 상이해져버린다. 구체적으로는, 오목 구조 표면(2002a)부터 볼록 구조(2001) 상의 poly-Si층(2005a) 표면까지의 높이가, 오목 구조 표면(2002a)부터 오목 구조 표면(2002a) 상의 poly-Si층(2005b) 표면의 높이보다도 높아진다.
그러나, 후술하는 노광 공정, 에칭 공정 중 어느 하나 또는 양쪽의 관계로부터, poly-Si층(2005a)의 높이와 poly-Si층(2005b)의 높이를 정렬할 필요가 있다. 따라서, 본 공정과 같이 poly-Si층(2005)을 연마해서 높이를 정렬한다.
이하에, CMP 공정의 구체적인 내용에 대해서 설명한다. 제1 실리콘 함유층 형성 장치로부터 웨이퍼(200)를 반출한 후, 도 4에 기재된 연마 장치(400)에 웨이퍼(200)를 반입한다.
도 4에서, 도면부호 401은 연마 반이며, 도면부호 402는 웨이퍼(200)를 연마하는 연마 천이다. 연마 반(401)은 도시하지 않은 회전 기구에 접속되어, 웨이퍼(200)를 연마할 때는, 화살표(406) 방향으로 회전된다.
도면부호 403은 연마 헤드이며, 연마 헤드(403)의 상면에는, 축(404)이 접속된다. 축(404)은 도시하지 않은 회전 기구·상하 구동 기구에 접속된다. 웨이퍼(200)를 연마하는 동안에, 화살표(407) 방향으로 회전된다.
도면부호 405는 슬러리(연마제)를 공급하는 공급관이다. 웨이퍼(200)를 연마하는 동안에, 공급관(405)으로부터 연마 천(402)을 향해서 슬러리가 공급된다.
계속해서, 도 5를 사용하여, 연마 헤드(403)와 그 주변 구조의 상세를 설명한다. 도 5는 연마 헤드(403)의 단면도를 중심으로, 그 주변 구조를 설명하는 설명도이다. 연마 헤드(403)는, 톱 링(403a), 리테이너 링(403b), 탄성 매트(403c)를 갖는다. 연마하는 동안에, 웨이퍼(200)의 외측은 리테이너 링(403b)에 의해 둘러싸임과 함께, 탄성 매트(403c)에 의해 연마 천(402)에 밀어 붙여진다. 리테이너 링(403b)에는, 리테이너 링의 외측에서부터 내측에 걸쳐서, 슬러리가 통과하기 위한 홈(403d)이 형성되어 있다. 홈(403d)은, 리테이너 링(403b)의 형상에 맞춰서, 원주 형상으로 복수 형성되어 있다. 홈(403d)을 통해서, 미사용의 신선한 슬러리와, 사용이 끝난 슬러리가 교체되도록 구성되어 있다.
계속해서, 본 공정에서의 동작을 설명한다. 연마 헤드(403) 내에 웨이퍼(200)를 반입하면, 공급관(405)으로부터 슬러리를 공급함과 함께, 연마 반(401) 및 연마 헤드(403)를 회전시킨다. 슬러리는 리테이너 링(403b)에 유입되어, 웨이퍼(200)의 표면을 연마한다. 이렇게 연마함으로써, 도 3의 (C)에 기재된 바와 같이, poly-Si층(2005a)과 poly-Si층(2005b)의 높이를 정렬한다. 소정의 시간 동안 연마하면, 웨이퍼(200)를 반출한다. 여기에서 말하는 높이란, poly-Si층(2005a)과 poly-Si층(2005b)의 표면(상단)의 높이를 말한다. 소정의 시간 동안 연마하면, 웨이퍼(200)를 CMP 장치(400)로부터 반출한다.
그런데, poly-Si층(2005a)과 poly-Si층(2005b)의 높이를 가지런히 하도록 CMP 장치(400)로 연마해도, 도 6에 기재한 바와 같이, 웨이퍼(200)의 면 내에서는 연마 후의 poly-Si층(2005)의 높이(막 두께)가 정렬되어 있지 않은 경우가 있는 것을 알았다. 예를 들어, 웨이퍼(200)의 외주면의 막 두께가 중앙 면에 비해 작은 분포 A나, 웨이퍼(200)의 중앙 면의 막 두께가 외주면에 비해 큰 분포 B가 보여지는 것을 알았다.
막 두께 분포에 치우침이 있으면, 후술하는 리소그래피 공정이나 에칭 공정에서, 패턴의 폭의 변동이 발생한다는 문제가 있다. 그에 기인하여 게이트 전극 폭의 변동이 일어나고, 그 결과, 수율의 저하를 야기한다.
이 문제에 대하여, 발명자에 의한 예의 연구 결과, 분포 A, 분포 B 각각에 원인이 있음을 알았다. 이하에 그 원인을 설명한다.
분포 A의 원인은, 웨이퍼(200)에 대한 슬러리의 공급 방법이다. 상술한 바와 같이, 연마 천(402)에 공급된 슬러리는 리테이너 링(403b)을 통해서, 웨이퍼(200)의 주위로부터 공급된다. 그 때문에, 웨이퍼(200)의 중앙 면에는 웨이퍼(200) 외주면을 연마한 후의 슬러리가 유입되고, 한편 웨이퍼(200) 외주면에는 미사용의 슬러리가 유입된다. 미사용의 슬러리는 연마 효율이 높기 때문에, 웨이퍼(200)의 외주면은 중앙 면보다도 연마되어버린다. 이상으로, poly-Si층(2005)의 막 두께는 분포 A와 같이 됨을 알았다.
분포 B가 되는 원인은 리테이너 링(403b)의 마모이다. 연마 장치(400)로 많은 웨이퍼(200)를 연마하면, 연마 천(402)에 밀어 붙여진 리테이너 링(403b)의 선단이 마모되어, 홈(403d)이나 연마 천(402)과의 접촉면이 변형되거나 한다. 그 때문에, 원래 공급되어야 할 슬러리가 리테이너 링(403b)의 내주에 공급되지 않는 경우가 있다. 이러한 경우, 웨이퍼(200)의 외주면에 슬러리가 공급되지 않으므로, 웨이퍼(200)의 중앙면이 연마되고, 외주면이 연마되지 않는 상태가 된다. 따라서, poly-Si층(2005)의 막 두께는 분포 B와 같이 됨을 알았다.
따라서, 본 실시 형태에서는, 후술하는 바와 같이, 연마 장치(400)로 웨이퍼(200) 상의 poly- Si층(2005)을 연마한 후에, 웨이퍼(200)의 면 내의 적층 poly-Si막의 높이를 정렬하는 공정을 구성한다. 여기에서 말하는 적층 poly-Si막이란, poly-Si층(2005)과 후술하는 poly-Si층(2006)을 겹친 적층막을 말한다. 또한, 여기에서는 적층 poly-Si막을 실리콘 함유막이라 칭해도 된다.
높이를 정렬하는 구체적인 방법으로서는, 연마 공정 S102 후에 막 두께 측정 공정 S104에서 poly-Si층(2005)의 막 두께 분포를 측정하고, 그 측정 데이터에 따라서 후술하는 제2 poly-Si층 막 형성 공정 S105를 실행한다. 이렇게 함으로써, 노광 공정이나 에칭 공정으로, 패턴의 폭의 변동을 억제한다.
(막 두께 측정 공정 S104)
이어서, 막 두께 측정 공정 S104를 설명한다.
막 두께 측정 공정 S104에서는, 일반적인 측정 장치를 사용해서 연마 후의 poly-Si층(2005)의 막 두께를 측정한다. 측정 장치는 일반적인 장치가 사용 가능하기 때문에, 구체적인 설명을 생략한다. 여기에서 말하는 막 두께란, 예를 들어 오목 구조 표면(2002a)부터 poly-Si층(2005) 표면까지의 높이를 말한다.
CMP 공정 S104 후, 웨이퍼(200)는 측정 장치에 반입된다. 측정 장치는, 연마 장치(400)의 영향을 받기 쉬운 웨이퍼(200)의 중앙 면과 그 외주의 외주면 중 적어도 몇 군데를 측정하여, poly-Si층(2005)의 막 두께(높이) 분포를 측정한다. 측정된 데이터는, 상위 장치를 통해서, 후술하는 기판 처리 장치(900)에 보내진다. 측정 후, 웨이퍼(200)는 반출된다.
(제2 실리콘 함유층 형성 공정 S105)
계속해서, 제2 실리콘 함유층 형성 공정을 설명한다. 제2 실리콘 함유층(2006)은 poly-Si층이며, 제1 실리콘 함유층(2005)과 마찬가지의 조성이다. 도 3의 (C), 도 7에 기재한 바와 같이, 제2 실리콘 함유층은, 연마 후의 제1 실리콘 함유층(2005) 상에 형성된다.
형성할 때는, 연마 후의 제1 실리콘 함유층(2005)의 막 두께 분포를 보정하도록, 제2 실리콘 함유층(2006)(제2 poly-Si층(2006) 또는 간단히 poly-Si층(2006), 또는 보정막이라고도 함)을 형성한다. 보다 바람직하게는, 제2 실리콘 함유층(2006)의 표면의 높이를 웨이퍼(200)의 면 내에서 정렬하도록 제2 실리콘 함유층(2006)을 형성한다. 여기에서 말하는 높이란, 제2 실리콘 함유층(2006)의 표면까지의 높이를 말하고, 바꿔 말하면 오목 구조 표면(2002a)부터 제2 실리콘 함유층(2006) 표면까지의 거리를 말한다.
이하에, 도 7 내지 도 13을 사용해서 본 공정을 설명한다. 도 7은, 제1 poly-Si층(2005)이 분포 A가 된 경우에, 본 공정에서 형성한 제2 poly-Si층(2006)을 설명하는 도면이다. 도 8은 막 두께 분포 A와, 그 보정 분포 A'를 설명하는 설명도이다. 도 9는, 제1 poly-Si층(2005)이 분포 B가 된 경우에, 본 공정에서 형성한 제2 poly-Si층(2006)을 설명하는 도면이다. 도 10은 막 두께 분포 B와, 그 보정 분포 B'를 설명하는 설명도이다. 도 11 내지 도 13은 본 공정을 실현하기 위한 기판 처리 장치를 설명하는 설명도이다.
도 7에서, (A)는 제2 poly-Si층(2006)을 형성한 후의 웨이퍼(200)를 상방에서 본 도면이며, 도 7의 (B)는 도 7의 (A)의 α-α'의 단면 중, 웨이퍼(200) 중앙과 그 외주를 발췌한 도이다.
도 9의 (A)는 제2 poly-Si층(2006)을 형성한 후의 웨이퍼(200)를 상방에서 본 도면이며, 도 9의 (B)는 도 9의 (A)의 α-α'의 단면 중, 웨이퍼(200) 중앙과 그 외주를 발췌한 도면이다.
여기에서는, 웨이퍼(200) 중앙면의 제2 poly-Si층을 poly-Si층(2006a), 외주면을 제2 poly-Si층을 제2 poly-Si층(2006b)이라 칭한다.
측정기로부터 반출된 웨이퍼(200)는, 도 11에 기재된 제2 실리콘 함유층 형성 장치인 기판 처리 장치(900)에 반입된다.
기판 처리 장치(900)는, 막 두께 측정 공정 S104에서 측정한 데이터에 기초하여 poly-Si층(2006)의 막 두께를 기판 면 내에서 제어한다. 예를 들어, 상위 장치로부터 수신한 데이터가 분포 A를 나타내는 데이터라면, 도 7의 (B)에 기재한 바와 같이, 웨이퍼(200) 외주면의 poly-Si층(2006b)을 두껍게 하여, 중앙면 poly-Si층(2006a)이 poly-Si층(2006b)보다도 얇아지도록, 막 두께를 제어한다. 또한, 상위 장치로부터 수신한 데이터가 분포 B를 나타내는 데이터라면, 도 9의 (B)에 기재한 바와 같이, 웨이퍼(200) 중앙면의 poly-Si층(2006a)을 두껍게 하여, 외주면의 poly-Si층(2006b)이 poly-Si층(2006a)보다도 얇아지도록, 막 두께를 제어한다.
보다 바람직하게는, 오목 구조 표면(2002a)에서 보았을 때, 제1 poly-Si층(2005)과 제2 poly-Si층(2006)을 중첩한 poly-Si층, 즉 적층 poly-Si막의 높이를, 웨이퍼(200)의 면 내에서 소정의 범위로 하도록, 제2 poly-Si층(2006)의 두께를 제어한다. 바꿔 말하면, 기판의 면 내에서의 상기 제2 실리콘 함유층의 높이의 분포가 소정의 범위 내가 되도록 제2 실리콘 함유층의 막 두께 분포를 제어한다. 즉, 도 7의 (B), 도 9의 (B)에 기재한 바와 같이, 웨이퍼(200) 중앙면에서의 오목 구조 표면(2002a)부터 제2 poly-Si층(2006a) 상단까지의 높이(H1a)와, 웨이퍼(200) 외주면에서의 오목 구조 표면(2002a)부터 제2 poly-Si층(2006b)의 상단까지의 높이(H1b)를 정렬한다.
이어서, poly-Si층(2006a, 2006b) 각각의 막 두께를 제어 가능한, 제2 poly-Si층(2006)을 형성하는 기판 처리 장치(900)에 대해서, 구체적으로 설명한다.
본 실시 형태에 따른 처리 장치(900)에 대해서 설명한다. 기판 처리 장치(900)는, 도 11에 도시되어 있는 바와 같이, 낱장식 기판 처리 장치로서 구성되어 있다.
도 11에 도시하는 바와 같이, 기판 처리 장치(900)는 처리 용기(202)를 구비하고 있다. 처리 용기(202)는, 예를 들어 횡단면이 원형이며 편평한 밀폐 용기로서 구성되어 있다. 또한, 처리 용기(202)는, 예를 들어 알루미늄(Al)이나 스테인리스(SUS) 등의 금속 재료, 또는, 석영에 의해 구성되어 있다. 처리 용기(202) 내에는, 기판으로서의 실리콘 웨이퍼 등의 웨이퍼(200)를 처리하는 처리 공간(처리실)(201), 반송 공간(203)이 형성되어 있다. 처리 용기(202)는, 상부 용기(202a)와 하부 용기(202b)로 구성된다. 상부 용기(202a)와 하부 용기(202b)의 사이에는 구획판(204)이 설치된다. 상부 처리 용기(202a)에 둘러싸인 공간이며, 구획판(204)보다도 상방의 공간을 처리 공간(처리실이라고도 함)(201)이라 칭하고, 하부 용기(202b)에 둘러싸인 공간이며, 구획판보다도 하방의 공간을 반송 공간(203)이라 칭한다.
하부 용기(202b)의 측면에는, 게이트 밸브(205)에 인접한 기판 반입출구(206)가 형성되어 있고, 웨이퍼(200)는 기판 반입출구(206)를 통해서 도시하지 않은 반송실과의 사이를 이동한다. 하부 용기(202b)의 저부에는, 리프트 핀(207)이 복수 설치되어 있다.
처리실(201) 내에는, 웨이퍼(200)를 지지하는 기판 지지부(210)가 설치되어 있다. 기판 지지부(210)는, 웨이퍼(200)를 적재하는 적재면(211)과, 적재면(211)을 표면에 갖는 기판 적재대(212)를 갖는다. 기판 적재대(212)의 내부에는, 가열부로서의 히터(213)가 설치된다. 가열부(213)를 설치함으로써, 기판을 가열시켜, 기판 상에 형성되는 막의 품질을 향상시킬 수 있다. 기판 적재대(212)에는, 리프트 핀(207)이 관통하는 관통 구멍(214)이, 리프트 핀(207)과 대응하는 위치에 각각 형성되어 있어도 된다.
기판 적재대(212)는 샤프트(217)에 의해 지지된다. 샤프트(217)는, 처리 용기(202)의 저부를 관통하고 있고, 또한 처리 용기(202)의 외부에서 승강 기구(218)에 접속되어 있다. 승강 기구(218)를 작동시켜서 샤프트(217) 및 기판 적재대(212)를 승강시킴으로써, 기판 적재면(211) 상에 적재되는 웨이퍼(200)를 승강시키는 것이 가능하게 구성된다. 또한, 샤프트(217) 하단의 주위는 벨로즈(219)에 의해 덮여 있어, 처리실(201) 내는 기밀하게 유지되어 있다.
기판 적재대(212)는, 웨이퍼(200)의 반송 시에는, 기판 적재면(211)이 기판 반입출구(206)의 위치(웨이퍼 반송 위치)가 되도록 하강하고, 웨이퍼(200)의 처리 시에는 도 11에서 나타낸 바와 같이, 웨이퍼(200)가 처리실(201) 내의 처리 위치(웨이퍼 처리 위치)까지 상승한다.
구체적으로는, 기판 적재대(212)를 웨이퍼 반송 위치까지 하강시켰을 때는, 리프트 핀(207)의 상단부가 기판 적재면(211)의 상면으로부터 돌출되어, 리프트 핀(207)이 웨이퍼(200)를 하방으로부터 지지하도록 되어 있다. 또한, 기판 적재대(212)를 웨이퍼 처리 위치까지 상승시켰을 때는, 리프트 핀(207)은 기판 적재면(211)의 상면으로부터 매몰되어, 기판 적재면(211)이 웨이퍼(200)를 하방으로부터 지지하도록 되어 있다. 또한, 리프트 핀(207)은, 웨이퍼(200)와 직접 접촉하기 때문에, 예를 들어 석영이나 알루미나 등의 재질로 형성하는 것이 바람직하다. 또한, 리프트 핀(207)에 승강 기구를 설치하고, 기판 적재대(212)와 리프트 핀(207)이 상대적으로 움직이도록 구성해도 된다.
히터(213)는, 웨이퍼(200)의 중심인 중심면과, 그 중심면의 외주인 외주면을 각각 개별로 가열 제어 가능한 구성이다. 예를 들어, 기판 적재면(211)의 중심에 설치되고, 상방에서 보았을 때 둘레 형상의 센터 존 히터(213a)와, 동일하게 둘레 형상이며, 센터 존 히터(213a)의 외주에 설치된 아우터 존 히터(213b)를 갖는다. 센터 존 히터(213a)는 웨이퍼(200)의 중심면을 가열하고, 아우터 존 히터(213b)는 웨이퍼(200)의 외주면을 가열한다.
센터 존 히터(213a), 아우터 존 히터(213b)는, 각각 히터 전력 공급선을 통해서 히터 온도 제어부(215)에 접속된다. 히터 온도 제어부(215)는 각 히터에의 전력 공급을 제어함으로써, 웨이퍼(200)의 중심면, 외주면의 온도를 제어한다.
기판 적재대(213)에는, 웨이퍼(200)의 온도를 측정하는 온도 측정기(216a)와 온도 측정기(216b)가 내포된다. 온도 측정기(216a)는 센터 존 히터(213a) 근방의 온도를 측정하도록, 기판 적재대(212)의 중심부에 설치된다. 온도 측정기(216b)는 아우터 존 히터(213b) 근방의 온도를 측정하도록, 기판 적재대(212)의 외주부에 설치된다. 온도 측정기(216a), 온도 측정기(216b)는 온도 정보 수신부(216c)에 접속된다. 각 온도 측정기에서 측정한 온도는, 온도 정보 수신부(216c)에 송신된다. 온도 정보 수신부(216c)는, 수신한 온도 정보를 후술하는 컨트롤러(260)에 송신한다. 컨트롤러(260)는, 수신한 온도 정보나 후술하는 에칭 정보에 기초하여 히터 온도를 제어한다. 또한, 온도 측정기(216a), 온도 측정기(216b), 온도 정보 수신부(216c)를 통합해서 온도 검출부(216)로 한다.
(배기계)
처리실(201)(상부 용기(202a))의 내벽 상면에는, 처리실(201)의 분위기를 배기하는 배기구(221)가 형성되어 있다. 배기구(221)에는 제1 배기관으로서의 배기관(224)이 접속되어 있고, 배기관(224)에는, 처리실(201) 내를 소정의 압력으로 제어하는 APC(Auto Pressure Controller) 등의 압력 조정기(222), 진공 펌프(223)가 순서대로 직렬로 접속되어 있다. 주로, 배기구(221), 배기관(224), 압력 조정기(222)에 의해, 제1 배기부(배기 라인)가 구성된다. 또한, 진공 펌프(223)를 제1 배기부에 포함시켜 구성해도 된다.
(버퍼실)
처리실(201)의 상방에는, 버퍼실(232)이 설치되어 있다. 버퍼실(232)은, 측벽(232a), 천장(232b)에 의해 구성되어 있다. 버퍼실(232)은, 샤워 헤드(234)를 내포한다. 버퍼실(232)의 내벽과 샤워 헤드(234)의 사이에는, 가스 공급 경로(235)가 구성된다. 즉, 가스 공급 경로(235)는, 샤워 헤드(234)의 외벽(234b)을 둘러싸도록 설치된다.
샤워 헤드(234)와 처리실(201)을 구획하는 벽에는, 분산판(234a)이 설치된다. 분산판(234)은 예를 들어 원반 형상으로 구성된다. 처리실(201)측에서 보면, 도 12와 같이 가스 공급 경로(235)는 샤워 헤드 측벽(234b)과 측벽(232a)의 사이에 있으며, 분산판(234)의 수평 방향 주위에 설치된 구조가 된다.
버퍼실(232)의 천장(232b)에는, 가스 공급 구멍(232c)이 형성되어 있다. 가스 공급 구멍(232c)에는, 가스 공급관(241a)이 접속된다. 버퍼실(232)의 천장에는, 또한 관통 구멍(232d)이 형성된다. 샤워 헤드(234)의 천장에는, 관통 구멍(232d)을 관통하는 가스 공급관(242a)이 접속된다.
가스 공급관(242a)으로부터 공급된 가스는, 샤워 헤드(234)를 통해서 처리실(201)에 공급된다. 가스 공급관(241a)으로부터 공급된 가스는 가스 공급 경로(235)를 통해서 처리실(201)에 공급된다.
샤워 헤드(234)로부터 공급된 가스는 웨이퍼(200)의 중심 부분에 공급된다. 가스 공급 경로(235)로부터 공급된 가스는 웨이퍼(200)의 에지 부분에 공급된다. 웨이퍼(200)의 에지 부분이란, 상술한 웨이퍼(200) 중심 부분에 대하여, 그 외주면을 말한다. 샤워 헤드(234)는, 예를 들어 석영, 알루미나, 스테인리스, 알루미늄 등의 재료로 구성된다.
(공급계)
가스 공급관(241a)에는, 상류로부터 합류관(240b), 매스 플로우 컨트롤러(241b), 밸브(241c)가 설치된다. 매스 플로우 컨트롤러(241b), 밸브(241c)에 의해, 가스 공급관(241a)을 통과하는 가스의 유량이 제어된다. 가스 공급관(242a)에는, 상류로부터 합류관(240b), 매스 플로우 컨트롤러(242b), 밸브(242c)가 설치된다. 매스 플로우 컨트롤러(242b), 밸브(242c)에 의해, 가스 공급관(242a)을 통과하는 가스의 유량이 제어된다. 합류관(240b)의 상류에는 처리 가스의 가스원(240a)이 설치된다. 처리 가스는, 실리콘 함유 가스이다. 예를 들어 디실란(Si2H6)이 사용된다.
바람직하게는, 밸브(241c)의 하류측에, 불활성 가스를 공급하기 위한 제1 불활성 가스 공급관(243a)이 접속된다. 불활성 가스 공급관(243a)에는, 상류로부터 불활성 가스원(243b), 매스 플로우 컨트롤러(243c), 밸브(243d)가 설치된다. 불활성 가스는 예를 들어 헬륨(He) 가스가 사용된다. 불활성 가스는, 가스 공급관(241a)을 흐르는 처리 가스에 첨가되어, 희석 가스로서 사용된다. 매스 플로우 컨트롤러(243c), 밸브(243d)를 제어함으로써, 가스 공급 경로(235)를 통해서 처리실(201)에 공급되는 가스의 농도나 유량을, 보다 최적으로 튜닝할 수 있다.
바람직하게는, 밸브(242c)의 하류측에, 불활성 가스를 공급하기 위한 제2 불활성 가스 공급관(245a)이 설치된다. 불활성 가스 공급관(245a)에는, 상류로부터 불활성 가스원(245b), 매스 플로우 컨트롤러(245c), 밸브(245d)가 설치된다. 불활성 가스는, 예를 들어 헬륨(He) 가스가 사용된다. 불활성 가스는, 가스 공급관(242a)을 흐르는 처리 가스의 희석 가스로서 사용된다. 매스 플로우 컨트롤러(245c), 밸브(245d)를 제어함으로써, 샤워 헤드(234)를 통해서 처리실(201)에 공급되는 가스의 농도나 유량을 보다 최적으로 튜닝할 수 있다.
가스 공급관(241a), 매스 플로우 컨트롤러(241b), 밸브(241c)를 통합해서 제1 가스 공급부라 칭한다. 또한, 불활성 가스 공급관(243a), 매스 플로우 컨트롤러(243c), 밸브(243d)를 통합해서 제1 불활성 가스 공급부라 칭한다. 제1 가스 공급부에 제1 불활성 가스 공급부를 포함시켜도 된다. 나아가, 제1 가스 공급부에, 합류관(240b), 가스원(240a), 가스원(243b)을 포함시켜도 된다.
가스 공급관(242a), 매스 플로우 컨트롤러(242b), 밸브(242c)를 통합해서 제2 가스 공급부라 칭한다. 또한, 불활성 가스 공급관(245a), 매스 플로우 컨트롤러(245c), 밸브(245d)를 통합해서 제2 불활성 가스 공급부라 칭한다. 제2 가스 공급부에 제2 불활성 가스 공급부를 포함시켜도 된다. 나아가, 제2 가스 공급부에, 합류관(240b), 가스원(240a), 가스원(245b)을 포함시켜도 된다.
또한, 제1 가스 공급부, 제2 가스 공급부, 제1 불활성 가스 공급부, 제2 불활성 가스 공급부를 통합해서 가스 공급부라 칭해도 된다. 이 경우, 가스원(240a), 합류관(240b)을 가스 공급부에 포함시켜도 된다.
이상과 같이, 제1 가스 공급부 및 제2 가스 공급부 각각에 매스 플로우 컨트롤러, 밸브를 설치하고 있으므로, 개별로 가스의 양을 제어할 수 있다. 또한, 제1 불활성 가스 공급부, 제2 불활성 가스 공급부의 각각에 매스 플로우 컨트롤러, 밸브를 설치하고 있으므로, 개별로 가스의 농도를 제어할 수 있다.
(제어부)
기판 처리 장치(900)는, 기판 처리 장치(900)의 각 부의 동작을 제어하는 컨트롤러(260)를 갖고 있다.
컨트롤러(260)의 개략을 도 13에 도시한다. 제어부(제어 수단)인 컨트롤러(260)는, CPU(Central Processing Unit)(260a), RAM(Random Access Memory)(260b), 기억 장치(260c), I/O 포트(260d)를 구비한 컴퓨터로서 구성되어 있다. RAM(260b), 기억 장치(260c), I/O 포트(260d)는, 내부 버스(260e)를 통해서, CPU(260a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(260)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(261)나, 외부 기억 장치(262)가 접속 가능하게 구성되어 있다. 또한, 상위 장치(270)에 네트워크를 통해서 접속되는 수신부(263)가 설치된다. 수신부(263)는, 상위 장치로부터 다른 장치의 정보를 수신하는 것이 가능하다.
기억 장치(260c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(260c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로그램 레시피 등이 판독 가능하게 저장되어 있다. 또한, 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(260)에 실행시켜, 소정의 결과를 얻을 수 있도록 조합된 것으로, 프로그램으로서 기능한다. 이하, 이 프로그램 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 프로그램 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는, 그 양쪽을 포함하는 경우가 있다. 또한, RAM(260b)은, CPU(260a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에리어)으로서 구성되어 있다.
I/O 포트(260d)는, 게이트 밸브(205), 승강 기구(218), 히터(213), 압력 조정기(222), 진공 펌프(223) 등에 접속되어 있다. 또한, MFC(241b, 242b, 243c, 245c), 밸브(241c, 242c, 243d, 245d) 등에도 접속되어 있어도 된다.
CPU(260a)는, 기억 장치(260c)로부터의 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(261)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(260c)로부터 프로세스 레시피를 판독하도록 구성되어 있다. 그리고, CPU(260a)는, 판독된 프로세스 레시피의 내용에 따르도록, 게이트 밸브(205)의 개폐 동작, 승강 기구(218)의 승강 동작, 히터(213)에의 전력 공급 동작, 압력 조정기(222)의 압력 조정 동작, 진공 펌프(223)의 온/오프 제어, 매스 플로우 컨트롤러의 유량 조정 동작, 밸브 등을 제어 가능하도록 구성되어 있다.
또한, 컨트롤러(260)는, 전용의 컴퓨터로서 구성되어 있는 경우에 한하지 않고, 범용의 컴퓨터로서 구성되어 있어도 된다. 예를 들어, 상술한 프로그램을 저장한 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)(262)를 준비하고, 이러한 외부 기억 장치(262)를 사용해서 범용의 컴퓨터에 프로그램을 인스톨하거나 함으로써, 본 실시 형태에 따른 컨트롤러(260)를 구성할 수 있다. 또한, 컴퓨터에 프로그램을 공급하기 위한 수단은, 외부 기억 장치(262)를 통해서 공급하는 경우에 제한하지 않는다. 예를 들어, 인터넷이나 전용 회선 등의 통신 수단을 사용하여, 외부 기억 장치(262)를 통하지 않고 프로그램을 공급하도록 해도 된다. 또한, 기억 장치(260c)나 외부 기억 장치(262)는, 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여 간단히 기록 매체라고도 한다. 또한, 본 명세서에서, 기록 매체라는 말을 사용한 경우에는, 기억 장치(260c) 단체만을 포함하는 경우, 외부 기억 장치(262) 단체만을 포함하는 경우, 또는 그 양쪽을 포함하는 경우가 있다.
계속해서, 기판 처리 장치(900)를 사용한 막의 형성 방법에 대해서 설명한다.
막 두께 측정 공정 S104 후에, 측정된 웨이퍼(200)는 기판 처리 장치(900)에 반입된다. 또한, 이하의 설명에 있어서, 기판 처리 장치(900)를 구성하는 각 부의 동작은 컨트롤러(260)에 의해 제어된다.
(기판 반입 공정)
막 두께 측정 공정 S104에서 제1 poly-Si층(2005)이 측정되면, 웨이퍼(200)를 기판 처리 장치(900)에 반입시킨다. 구체적으로는, 기판 지지부(210)를 승강 기구(218)에 의해 하강시켜, 리프트 핀(207)이 관통 구멍(214)으로부터 기판 지지부(210)의 상면측으로 돌출된 상태로 한다. 또한, 처리실(201) 내를 소정의 압력으로 압력 조절한 후, 게이트 밸브(205)를 개방하고, 게이트 밸브(205)로부터 리프트 핀(207) 상에 웨이퍼(200)를 적재시킨다. 웨이퍼(200)를 리프트 핀(207) 상에 적재시킨 후, 승강(218)에 의해 기판 지지부(210)를 소정의 위치까지 상승시킴으로써, 웨이퍼(200)가, 리프트 핀(207)으로부터 기판 지지부(210)에 적재되게 된다.
(감압·승온 공정)
계속해서, 처리실(201) 내가 소정의 압력(진공도)이 되도록, 배기관(224)을 통해서 처리실(201) 내를 배기한다. 이때, 압력 센서가 측정한 압력값에 기초하여, 압력 조정기(222)로서의 APC 밸브의 밸브 개방도를 피드백 제어한다. 또한, 온도 검출부(216)가 검출한 온도 값에 기초하여, 처리실(201) 내가 소정의 온도로 되도록 히터(213)에의 통전량을 피드백 제어한다. 구체적으로는, 기판 지지부(210)를 히터(213)에 의해 미리 가열해 두고, 웨이퍼(200) 또는 기판 지지부(210)의 온도 변화가 없어지고 나서 소정 시간 방치한다. 그 동안에, 처리실(201) 내에 잔류하고 있는 수분 또는 부재로부터의 탈가스 등이 있는 경우에는, 진공 배기나 불활성 가스 공급에 의한 퍼지에 의해 제거해도 된다. 이것으로 성막 프로세스 전의 준비가 완료되게 된다. 또한, 처리실(201) 내를 소정의 압력으로 배기할 때, 일단 한번 도달 가능한 진공도까지 진공 배기해도 된다.
웨이퍼(200)가 기판 지지부(210)에 적재되고, 처리실(201) 내의 분위기가 안정된 후, 매스 플로우 컨트롤러(241b), 매스 플로우 컨트롤러(242b)를 가동시킴과 함께, 밸브(241c), 밸브(242c)의 개방도를 조정한다. 이때, 매스 플로우 컨트롤러(243c), 매스 플로우 컨트롤러(245c)를 가동시킴과 함께, 밸브(243d), 밸브(245d)의 개방도를 조정해도 된다.
(가스 공급 공정)
가스 공급 공정에서는, 제1 가스 공급부로부터 가스 공급 경로(235)를 통해서 웨이퍼(200)의 외주면에 가스를 공급한다. 그것과 병행하여, 제2 가스 공급부로부터 버퍼실(232)을 통해서 웨이퍼(200)의 중앙면에 가스를 공급한다.
가스를 공급할 때는, 상위 장치(270)로부터 수신한 poly-Si층(2005)의 막 두께 측정 데이터에 따라, 제1 가스 공급부, 제2 가스 공급부를 제어하여, 웨이퍼(200)의 중앙부에 공급하는 가스의 양(또는 농도)과 외주면에 공급하는 가스의 양(또는 농도)을 각각 제어한다. 보다 바람직하게는, 상위 장치(270)로부터 수신한 측정 데이터에 따라, 센터 존 히터(213a)와 아우터 존 히터(213b)를 제어하여, 웨이퍼(200)의 면 내 온도 구배를 제어한다.
처리실 내에 공급된 가스는 처리실 내에서 분해되어, 제1 poly-Si층(2005) 상에 제2 poly-Si층(2006)을 형성한다.
소정의 시간 경과 후, 밸브(241c), 밸브(242c), 밸브(243d), 밸브(245d)를 폐쇄하여, 각 가스의 공급을 정지한다.
이때의 히터(213)의 온도는, 웨이퍼(200)에 대하여 200 내지 750℃, 바람직하게는 300 내지 600℃, 보다 바람직하게는 300 내지 550℃의 범위 내의 소정의 온도가 되도록 설정한다. 불활성 가스로서는, He 가스 외에, 막에 악영향이 없는 가스이면 되고, 예를 들어 Ar, N2, Ne, Xe 등의 희가스를 사용해도 된다.
(기판 반출 공정)
성막 공정이 끝난 후, 기판 지지부(210)를 승강 기구(218)에 의해 하강시켜, 리프트 핀(207)이 관통 구멍(214)으로부터 기판 지지부(210)의 상면측으로 돌출된 상태로 한다. 또한, 처리실(201) 내를 소정의 압력으로 압력 조절한 후, 게이트 밸브(205)를 해방하여, 웨이퍼(200)를 리프트 핀(207) 상으로부터 게이트 밸브(205) 밖으로 반송한다.
계속해서, 본 장치를 사용해서 제2 poly-Si층(2006)의 막 두께를 제어하는 방법을 설명한다. 상술한 바와 같이, CMP 공정 S103 종료 후, 제1 poly-Si층(2005)은, 웨이퍼(200)의 중앙면과 외주면에서 막 두께가 상이해져버린다. 측정 공정 S104에서는 그 막 두께 분포를 측정한다. 측정 결과는 상위 장치(270)를 통해서 RAM(260b)에 저장된다. 저장된 데이터는 기억 장치(260c) 내의 레시피와 비교되어, 그 레시피에 기초한 장치 제어가 이루어진다.
이어서, RAM(260b)에 저장된 데이터가 분포 A를 나타내는 경우를 설명한다. 분포 A의 경우란, 도 6에 기재한 바와 같이, poly-Si층(2005a)이 poly-Si층(2005b)보다도 두꺼운 경우를 말한다.
분포 A의 경우, 본 공정에서는, 웨이퍼(200) 외주면에 형성하는 poly-Si층(2006b)의 막 두께를 크게 하고, 웨이퍼(200) 중앙면의 poly-Si층(2006a)의 막 두께를, poly-Si층(2006b)보다도 작게 하도록 제어한다. 구체적으로는, 가스를 공급할 때, 제1 가스 공급부는 제2 가스 공급부보다도 많은 가스를 공급하도록 제어한다. 이렇게 함으로써, 본 반도체 장치에서의 poly-Si층의 높이, 즉 poly-Si층(2005)에 poly-Si층(2006)을 겹친 poly-Si막의 막 두께를, 도 8에 기재된 타깃 막 두께 분포 A'와 같이 보정할 수 있다.
이때 제1 가스 공급부는, 매스 플로우 컨트롤러(241b)를 제어함과 함께, 밸브(241c)의 개방도를 제어하여, 가스 공급 경로(235)로부터 처리실(201)에 공급하는 가스의 양을 제어한다. 또한, 제2 가스 공급부는 매스 플로우 컨트롤러(242b)를 제어함과 함께, 밸브(242c)의 개방도를 제어하여, 샤워 헤드(234)로부터 처리실(201)에 공급하는 가스의 양을 제어한다. 웨이퍼(200) 표면에서의 단위 면적당의 처리 가스(실리콘 함유 가스)의 폭로량은, 가스 공급 경로(235)로부터 공급되는 처리 가스의 폭로량이, 샤워 헤드로부터 공급되는 처리 가스의 폭로량보다도 많아지도록 제어된다.
샤워 헤드(234)를 통해서 공급된 처리 가스는, 웨이퍼(200)의 중앙면에 형성된 poly-Si층(2005a) 상에 공급된다. 공급된 가스는, 도 7의 (B)에 기재한 바와 같이, poly-Si층(2005a) 상에 poly-Si층(2006a)을 형성한다.
가스 공급 경로(235)를 통해서 공급된 처리 가스는 웨이퍼(200)의 외주면에 형성된 poly-Si층(2005b) 상에 공급된다. 공급된 가스는, 도 7의 (B)에 기재한 바와 같이, poly-Si층(2005b) 상에 poly-Si층(2006b)을 형성한다.
상술한 바와 같이, 웨이퍼(200) 표면에서의 단위 면적당의 처리 가스의 폭로량은, poly-Si층(2005b) 상이 poly-Si층(2005a) 상보다도 많아지므로, poly-Si층(2006b)의 막 두께를 poly-Si층(2006a)보다도 크게 하는 것이 가능하게 된다.
이때, 도 7의 (B)에 기재한 바와 같이, poly-Si층(2005b)에 poly-Si층(2006b)을 겹친 두께(H1b)와, poly-Si층(2005a)에 poly-Si층(2006a)을 겹친 두께(H1a)가 실질적으로 동등해지도록, poly-Si층(2006)의 두께를 제어한다. 보다 바람직하게는, 상기 기판 표면으로부터 상기 제2 실리콘 함유층의 상단까지의 거리가 소정 범위 내가 되도록 제어한다. 또한 보다 바람직하게는, 상기 기판의 면 내에서의 상기 poly-Si층(2006)의 높이(poly-Si층(2006)의 상단)의 분포가 소정의 범위 내가 되도록 poly-Si층(2006)의 막 두께 분포를 제어한다.
또한, 다른 방법으로서, 가스 공급관(241a)과 가스 공급관(242a)의 처리 가스의 공급량을 동일하게 하고, 대신에 가스 공급관(241a)과 가스 공급관(242a) 각각의 실리콘 함유 가스의 농도를 제어해도 된다. 처리 가스의 농도를 제어할 때는, 제1 불활성 가스 공급부를 제어함으로써, 가스 공급관(241a)을 통과하는 처리 가스의 농도를 제어한다. 또한, 제2 불활성 가스 공급부를 제어함으로써, 가스 공급관(242a)을 통과하는 처리 가스의 농도를 제어한다. 분포 A의 경우, 가스 공급관(241a)을 통과하는 처리 가스의 농도를 높게 함과 함께, 가스 공급관(242a)을 통과하는 처리 가스의 농도를, 가스 공급관(241a)을 통과하는 가스의 농도보다도 낮게 한다.
이렇게 함으로써, 웨이퍼(200) 표면에서의 단위 면적당의 처리 함유 가스의 폭로량에 관하여, 가스 공급 경로(235)로부터 공급되는 가스량이, 샤워 헤드(234)로부터 공급되는 가스량보다도 많아지도록, 보다 치밀하게 제어할 수 있다. 이렇게 제어함으로써, 보다 확실하게 poly-Si층(2006b)의 막 두께를 poly-Si층(2006a)보다도 크게 하는 것이 가능하게 된다.
보다 바람직하게는, 가스 공급관(241a)과 가스 공급관(242a)의 처리 가스의 공급량을 상이하게 함과 함께, 농도를 상이하게 해도 된다. 이러한 제어를 함으로써, 단위 면적당의 처리 가스의 폭로량을 보다 큰 차분으로 공급할 수 있다. 즉, poly-Si층(2006a)과 poly-Si층(2006b)에서 보다 큰 막 두께 차로 할 수 있다. 따라서, CMP 공정 S103에서 poly-Si층(2005a)과 poly-Si층(2005b)의 높이의 차가 커져버렸다고 해도, 높이를 정렬하는 것이 가능하게 된다.
또한, 보다 바람직하게는, 상기와 같이 처리 가스를 제어하는 것과 병행하여, 센터 존 히터(213a)와 아우터 존 히터(213b)를 제어해도 된다. 형성되는 막 두께는 온도에 비례하므로, 분포 A의 경우, 아우터 존 히터(213b)의 온도를 센터 존 히터(213a)보다도 높게 한다. 예를 들어 디실란과 같은, 온도 조건이 막 생성 효율에 크게 기여하는 가스를 사용해서 poly-Si층(2006)을 형성하는 경우에 유효하다.
이와 같이, 처리 가스 공급량(농도)과 온도를 병행해서 제어함으로써, 보다 치밀한 제어가 가능하게 된다.
분포 B의 경우, 본 공정에서는, 웨이퍼(200) 중앙면에 형성하는 poly-Si층(2006a)의 막 두께를 크게 하고, 웨이퍼(200) 외주면의 poly-Si층(2006b)의 막 두께를, poly-Si층(2006a)보다도 작게 하도록 제어한다. 구체적으로는, 가스를 공급할 때, 제2 가스 공급부는 제1 가스 공급부보다도 많은 처리 가스를 공급하도록 제어한다. 이렇게 함으로써, 본 반도체 장치에서의 poly-Si층의 높이, 즉 poly-Si층(2005)에 poly-Si층(2006)을 겹친 poly-Si막의 막 두께를, 도 10에 기재된 타깃 막 두께 분포 B'과 같이 보정할 수 있다.
이때 제1 가스 공급부는, 매스 플로우 컨트롤러(241b)를 제어함과 함께, 밸브(241c)의 개방도를 제어하여, 가스 공급 경로(235)로부터 처리실(201)에 공급하는 가스의 양을 제어한다. 또한, 제2 가스 공급부는 매스 플로우 컨트롤러(242b)를 제어함과 함께, 밸브(242c)의 개방도를 제어하여, 샤워 헤드(234)로부터 처리실(201)에 공급하는 가스의 양을 제어한다. 웨이퍼(200) 표면에서의 단위 면적당의 처리 가스(실리콘 함유 가스)의 폭로량은, 샤워 헤드(234)로부터 공급되는 처리 가스의 폭로량이, 가스 공급 경로(235)로부터 공급되는 처리 가스의 폭로량보다도 많아지도록 제어된다.
샤워 헤드(234)를 통해서 공급된 처리 가스는, 웨이퍼(200)의 중앙면에 형성된 poly-Si층(2005a) 상에 공급된다. 공급된 가스는, 도 9의 (B)에 기재한 바와 같이, poly-Si층(2005a) 상에 poly-Si층(2006a)을 형성한다.
가스 공급 경로(235)를 통해서 공급된 처리 가스는 웨이퍼(200)의 외주면에 형성된 poly-Si층(2005b) 상에 공급된다. 공급된 가스는, 도 9의 (B)에 기재한 바와 같이, poly-Si층(2005b) 상에 poly-Si층(2006b)을 형성한다.
상술한 바와 같이, 웨이퍼(200) 표면에서의 단위 면적당의 처리 가스의 폭로량은, poly-Si층(2005a) 상이 poly-Si층(2005b) 상보다도 많아지므로, poly-Si층(2006a)의 막 두께를 poly-Si층(2006b)보다도 크게 하는 것이 가능하게 된다.
이때, 도 9의 (B)에 기재한 바와 같이, poly-Si층(2005b)에 poly-Si층(2006b)을 겹친 두께(H1b)와, poly-Si층(2005a)에 poly-Si층(2006a)을 겹친 두께(H1a)가 실질적으로 동등해지도록, poly-Si층(2006)의 두께를 제어한다. 보다 바람직하게는, 상기 기판 표면으로부터 상기 제2 실리콘 함유층의 상단까지의 거리가 소정 범위 내가 되도록 제어한다. 또한 보다 바람직하게는, 상기 기판의 면 내에서의 상기 poly-Si층(2006)의 높이(poly-Si층(2006)의 상단)의 분포가 소정의 범위 내가 되도록 poly-Si층(2006)의 막 두께 분포를 제어한다.
또한, 다른 방법으로서, 가스 공급관(241a)과 가스 공급관(242a)의 처리 가스의 공급량을 동일하게 하고, 대신에 가스 공급관(241a)과 가스 공급관(242a) 각각의 실리콘 함유 가스의 농도를 제어해도 된다. 처리 가스의 농도를 제어할 때는, 제1 불활성 가스 공급부를 제어함으로써, 가스 공급관(241a)을 통과하는 처리 가스의 농도를 제어한다. 또한, 제2 불활성 가스 공급부를 제어함으로써, 가스 공급관(242a)을 통과하는 처리 가스의 농도를 제어한다. 분포 B의 경우, 가스 공급관(242a)을 통과하는 처리 가스의 농도를 높게 함과 함께, 가스 공급관(241a)을 통과하는 처리 가스의 농도를, 가스 공급관(242a)을 통과하는 가스의 농도보다도 작게 한다.
이렇게 함으로써, 웨이퍼(200) 표면에서의 단위 면적당의 처리 함유 가스의 폭로량에 관하여, 샤워 헤드(234)로부터 공급되는 가스량이, 가스 공급 경로(235)로부터 공급되는 가스량보다도 많아지도록, 보다 치밀하게 제어할 수 있다. 이렇게 제어함으로써, 보다 확실하게 poly-Si층(2006a)의 막 두께를 poly-Si층(2006b)보다도 크게 하는 것이 가능하게 된다.
보다 바람직하게는, 가스 공급관(241a)과 가스 공급관(242a)의 처리 가스의 공급량을 상이하게 함과 함께, 농도를 상이하게 해도 된다. 이러한 제어를 함으로써, 단위 면적당의 처리 가스의 폭로량을 보다 큰 차분으로 공급할 수 있다. 즉, poly-Si층(2006a)과 poly-Si층(2006b)에서 보다 큰 막 두께 차로 할 수 있다. 따라서, CMP 공정 S103에서 poly-Si층(2005a)과 poly-Si층(2005b)의 높이의 차가 커져버렸다고 해도, 높이를 정렬하는 것이 가능하게 된다.
또한, 보다 바람직하게는, 상기와 같이 가스를 제어하는 것과 병행하여, 센터 존 히터(213a)와 아우터 존 히터(213b)를 제어해도 된다. 형성되는 막 두께는 온도에 비례하므로, 분포 B의 경우, 센터 존 히터(213a)의 온도를 아우터 존 히터(213b)보다도 높게 한다. 예를 들어 디실란과 같은, 온도 조건이 막 생성 효율에 크게 기여하는 가스를 사용해서 poly-Si층(2006)을 형성하는 경우에 유효하다.
이와 같이, 처리 가스 공급량(농도)과 온도를 병행해서 제어하면, 보다 치밀한 막 두께 제어가 가능하게 된다.
(막 두께 측정 공정 S106)
계속해서, 막 두께 측정 공정(106)에 대해서 설명한다. 막 두께 측정 공정 S106에서는, 제1 poly-Si층(2005)과 제2 poly-Si층(2006)을 중첩한 적층 poly-Si막의 높이를 측정한다. 구체적으로는, 중첩된 층의 높이가 정렬되어 있는지 여부, 즉 적층 poly-Si막의 막 두께가 타깃의 막 두께 분포와 같이 보정되어 있는지 여부를 확인한다. 여기서 「높이가 정렬되는」이란, 완전히 높이가 일치하고 있는 것에 한하지 않고, 높이에 차가 있어도 된다. 예를 들어, 높이의 차는, 후속하는 노광 공정이나 에칭 공정에서 영향이 없는 범위이면 된다.
웨이퍼(200)의 면 내에서의 높이의 분포가 소정 범위 내이면 질화막 형성 공정 S107로 이행한다. 또한, 막 두께 분포가 소정의 분포가 됨을 미리 알고 있었던 경우에는, 막 두께 측정 공정 S106은 생략해도 된다.
(질화막 형성 공정 S107)
계속해서, 질화막 형성 공정 S107을 설명한다.
막 두께 측정 후, 웨이퍼(200)를 질화막 형성 장치에 반입한다. 질화막 형성 장치는, 일반적인 낱장 장치이기 때문에 설명을 생략한다.
본 공정에서는, 도 14와 같이, 제2 poly-Si층(2006) 상에 실리콘 질화막(2007)을 형성한다. 이 실리콘 질화막은, 후술하는 에칭 공정에서의 하드 마스크의 역할을 갖는다. 또한, 도 14에서는 분포 A를 예로 하고 있지만, 거기에 한정하는 것은 아니며, 분포 B에서도 마찬가지임은 말할 필요도 없다.
질화막 형성 장치에서는 처리실 내에 실리콘 함유 가스와 질소 함유 가스를 공급하여, 웨이퍼(200) 상에 실리콘 질화막(2007)을 형성한다. 실리콘 함유 가스는 예를 들어 디실란(SiH4)이며, 질소 함유 가스는 예를 들어 암모니아(NH3)이다.
실리콘 질화막(2007)은, 제2 poly-Si층 형성 공정에서 높이가 정렬된 poly-Si막 상에 형성되므로, 실리콘 질화막의 높이도 기판 면 내에서 소정의 범위의 높이 분포가 된다. 즉, 웨이퍼(200)의 면 내에 있어서, 오목 형상 표면(2002a)부터 질화막(2007) 표면까지의 거리는, 웨이퍼(200)의 면 내 소정의 범위 내가 된다.
(막 두께 측정 공정 S108)
계속해서, 막 두께 측정 공정(108)에 대해서 설명한다. 막 두께 측정 공정 S108에서는, 제1 poly-Si층(2005)과 제2 poly-Si층(2006), 실리콘 질화막(2007)을 중첩한 층의 높이를 측정한다. 높이가 소정 범위 내이면 패터닝 공정 S109로 이행한다. 여기서 「높이가 소정 범위 내」란, 완전히 높이가 일치하고 있는 것에 한하지 않고, 높이에 차가 있어도 된다. 예를 들어, 높이의 차는, 후속 공정인 에칭 공정이나 금속막 형성 공정에서 영향이 없는 범위이면 된다. 또한, 제1 poly-Si층과 제2 poly-Si층, 실리콘 질화막을 중첩한 층의 높이가 미리 소정 값으로 되어 있음을 알고 있는 경우에는, 막 두께 측정 공정 S108을 생략해도 된다.
(패터닝 공정 S109)
계속해서, 도 15, 도 16을 사용해서 패터닝 공정 S109를 설명한다. 도 15는 노광 공정의 웨이퍼(200)를 설명한 설명도이다. 도 16은, 에칭 공정 후의 웨이퍼(200)를 설명한 설명도이다.
이하에 구체적인 내용을 설명한다.
실리콘 질화막 형성 후, 실리콘 질화막 상에 레지스트막(2008)을 도포한다. 그 후 램프(501)로부터 광을 발해서 노광 공정을 행한다. 노광 공정에서는 마스크(502)를 통해서 레지스트(2008) 상에 광(503)을 조사하여, 레지스트(2008)의 일부를 변질시킨다. 여기에서는, 변질된 레지스트막을 레지스트(2008a)라 칭하고, 변질되지 않은 레지스트막을 레지스트(2008b)라 칭한다.
상술한 바와 같이, 오목 형상 표면(2002a)부터 질화막(2007)의 표면까지의 높이는, 기판 면 내에서 소정의 범위 내이다. 따라서, 오목 형상 표면(2002a)부터 레지스트(2008)의 표면까지의 높이를 정렬시킬 수 있다. 노광 공정에서는 광이 레지스트까지 도달하는 거리, 즉 광(503)의 이동 거리가 웨이퍼(200)의 면 내에서 동등해진다. 따라서 초점 심도의 면 내 분포를 동등하게 할 수 있다.
초점 심도를 동등하게 할 수 있기 때문에, 도 15의 (B)와 같이 레지스트막(2008a)의 폭을, 기판 면 내에서 일정하게 할 수 있다. 따라서, 패턴 폭의 변동을 없앨 수 있다.
계속해서, 도 16을 사용해서 에칭 처리 후의 웨이퍼(200)의 상태를 설명한다. 상술한 바와 같이 레지스트막(2008a)의 폭이 일정하므로, 웨이퍼(200)의 면 내에서의 에칭 조건을 일정하게 하는 것이 가능하게 된다. 따라서, 웨이퍼(200)의 중앙면이나 외주면에 있어서, 에칭 가스를 균일하게 공급할 수 있어, 에칭 후의 poly-Si층(이하, 필러라 칭함)의 폭(β)을 일정하게 할 수 있다. 폭(β)이 웨이퍼(200)의 면 내에서 일정해지므로, 게이트 전극의 특성을 기판 면 내에서 일정하게 할 수 있어, 수율을 향상시킬 수 있다.
이어서, 도 17, 도 18을 사용해서 비교예를 설명한다. 비교예는, 제2 실리콘 함유층 형성 공정 S105를 실시하지 않는 경우이다. 따라서 웨이퍼(200)의 중앙면과 그 외주면에서 높이가 상이하다.
먼저, 도 17을 사용해서 제1 비교예를 설명한다. 도 17은 도 15와 비교한 도면이다. 도 17의 경우, poly-Si층의 높이가 웨이퍼(200) 중앙면과 외주면에서 상이하기 때문에, 광(503)의 거리가 웨이퍼(200) 중앙면과 웨이퍼(200) 외주면에서 상이해져버린다. 따라서, 초점 거리가 중앙면과 외주면에서 상이하고, 그 결과 레지스트막(2008a)의 폭이 기판 면 내에서 상이해져버린다. 이러한 레지스트막(2008)에서 처리를 진행시키면, 에칭 공정 후의 필러의 폭이 상이해져버리므로, 특성에 변동이 일어난다.
이에 반해, 본 실시 형태는 제2 실리콘 함유층 형성 공정 S105를 행하므로, 웨이퍼면 내에서 필러의 폭을 일정하게 할 수 있다. 따라서, 비교예에 비해, 균일한 특성의 반도체 장치를 형성할 수 있어, 수율의 향상에 현저하게 공헌할 수 있다.
이어서, 도 18을 사용해서 제2 비교예를 설명한다. 도 18은 도 16과 비교한 도면이다. 도 18은, 가령 웨이퍼(200) 중앙면과 웨이퍼(200) 외주면에서 레지스트막(2008a)의 폭에 변동이 없었을 경우의 설명도이다. 즉, 레지스트막(2008a)간의 공극(레지스트(2008a)를 제거한 개소)의 폭에 변동이 없는 경우를 말한다.
레지스트(2008b)를 제거한 후, 에칭 공정을 행한다. 에칭 공정에서는, poly-Si막을 제거하는데, 웨이퍼(200) 중앙면과 웨이퍼(200) 외주면은 poly-Si막의 높이가 상이하다. 따라서, 예를 들어 중앙면의 높이의 에칭량에 따라서 에칭 시간을 설정한 경우, 중앙면에서는 원하는 양을 에칭할 수 있지만, 외주면에서는 에칭 대상물이 잔존해버린다. 한편, 외주의 높이의 에칭량에 따라서 중앙면을 에칭한 경우, 외주면에서는 원하는 양을 에칭을 할 수 있지만, 중앙면에서는 필러의 측벽이나 절연막(2004), 소자 분리막(2003)을 에칭하게 된다.
필러의 측벽이 에칭되면, 필러의 poly-Si막간의 거리(Γ)가 웨이퍼(200) 중앙면과 외주면에서 상이해져버린다. 즉, 필러의 poly-Si의 폭(β)이, 웨이퍼(200) 중앙면과 외주면에서 상이해져버린다.
전극의 특성은 폭(β)의 영향을 받기 쉬우므로, 폭(β)에 변동이 있으면, 형성되는 전극의 특성에도 변동이 일어난다. 따라서, 폭(β)의 변동은 수율의 저하로 이어져버린다.
이에 반해, 본 실시 형태에서는, poly-Si막의 높이를 정렬시킴으로써, 웨이퍼(200)의 중앙면과 외주면에서도, 필러의 폭을 정렬시키는 것이 가능하게 된다. 따라서, 수율을 향상시킬 수 있다.
또한, 본 실시 형태에서는, 게이트 절연막 형성 공정 S101부터 패터닝 공정 S109까지를 개별의 장치에서 실시하도록 설명했지만, 거기에 한하지 않고, 도 19와 같이 전체의 시스템으로서 실시해도 된다. 여기에서는, 시스템(600)으로서, 시스템을 컨트롤하는 상위 장치(601)를 갖는다. 기판을 처리하는 기판 처리 장치나 기판 처리 시스템으로서, 게이트 절연막 형성 공정 S101을 실시하는 절연막 형성 장치(602), 제1 실리콘 함유층 형성 공정 S102를 실시하는 기판 처리 장치(603), CMP 공정 S103을 실시하는 연마 장치(604)(본 실시 형태의 연마 장치(400)에 상당), 막 두께 측정 공정 S104를 실시하는 막 두께 측정 장치(605), 제2 실리콘 함유층 형성 공정 S105를 실시하는 기판 처리 장치(606)(본 실시 형태의 기판 처리 장치(900)에 상당), 막 두께 측정 공정 S106을 실시하는 막 두께 측정 장치(607), 질화막 형성 공정 S107을 실시하는 질화막 형성 장치(608), 막 두께 측정 공정 S108을 실시하는 측정 장치(609), 패터닝 S109를 실시하는 패터닝 시스템(610)을 갖는다. 나아가, 각 장치나 시스템간에서 정보를 주고받기 위한 네트워크(611)를 갖는다.
시스템(600)이 갖는 장치는 적절히 선택 가능하며, 기능이 용장되는 장치이면 하나의 장치에 집약해도 된다. 나아가, 본 시스템(600) 내에서 관리하지 않고, 다른 시스템에서 관리해도 된다. 이 경우, 보다 상위의 네트워크(612)를 통해서 다른 시스템과 정보 전달을 행하도록 해도 된다.
상위 장치(601)는, 각 기판 처리 장치나 기판 처리 시스템의 정보 전달을 제어하는 컨트롤러(6001)를 갖고 있다.
제어부(제어 수단)인 컨트롤러(6001)는, CPU(Central Processing Unit)(6001a), RAM(Random Access Memory)(6001b), 기억 장치(6001c), I/O 포트(6001d)를 구비한 컴퓨터로서 구성되어 있다. RAM(6001b), 기억 장치(6001c), I/O 포트(6001d)는, 내부 버스를 통해서, CPU(6001a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(6001)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(6002)나, 외부 기억 장치(6003)가 접속 가능하게 구성되어 있다. 또한, 다른 장치나 시스템과 네트워크를 통해서 정보를 송수신하는 송수신부(6004)가 설치된다.
기억 장치(6001c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(6001c) 내에는, 기판 처리 장치에 동작 명령하기 위한 프로그램 등이 판독 가능하게 저장되어 있다. 또한, RAM(6001b)은, CPU(6001a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에리어)으로서 구성되어 있다.
CPU(6001a)는, 기억 장치(6001c)로부터의 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(6002)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(6001c)로부터 프로그램을 판독하도록 구성되어 있다. 그리고, CPU(6001a)는, 판독된 프로그램의 내용에 따르도록 각 장치의 정보 전달 동작을 제어 가능하게 구성되어 있다.
또한, 컨트롤러(6001)는, 전용의 컴퓨터로서 구성되어 있는 경우에 한하지 않고, 범용의 컴퓨터로서 구성되어 있어도 된다. 예를 들어, 상술한 프로그램을 저장한 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)(6003)를 준비하고, 이러한 외부 기억 장치(6003)를 사용해서 범용의 컴퓨터에 프로그램을 인스톨하거나 함으로써, 본 실시 형태에 따른 컨트롤러(6001)를 구성할 수 있다. 또한, 컴퓨터에 프로그램을 공급하기 위한 수단은, 외부 기억 장치(6003)를 통해서 공급하는 경우에 제한하지 않는다. 예를 들어, 인터넷이나 전용 회선 등의 통신 수단을 사용하여, 외부 기억 장치(6003)를 통하지 않고 프로그램을 공급하도록 해도 된다. 또한, 기억 장치(6001c)나 외부 기억 장치(6003)는, 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여 간단히 기록 매체라고도 한다. 또한, 본 명세서에 있어서, 기록 매체라는 말을 사용한 경우에는, 기억 장치(6001c) 단체만을 포함하는 경우, 외부 기억 장치(6003) 단체만을 포함하는 경우, 또는, 그 양쪽을 포함하는 경우가 있다.
또한, 이상의 실시예에서는, 웨이퍼(200)의 중앙, 외주로 나누어서 설명했지만, 거기에 한정하는 것은 아니며, 직경 방향에 대하여 보다 세분화한 영역에서 실리콘 함유막의 막 두께를 제어해도 된다. 예를 들어, 기판 중앙, 외주, 중앙과 외주의 사이 등, 3개의 영역으로 나누어도 된다.
또한, 여기서는 하드 마스크로서, 실리콘 질화막을 예로 들어 설명했지만, 거기에 한정하는 것은 아니며, 예를 들어 실리콘 산화막이어도 된다.
또한, 요철을 매립하는 CVD와 같은 성막 처리나, 산화 처리, 질화 처리, 산질화 처리를 행해도 된다. 이와 같은 처리에 의하면, 마이그레이션이나 스퍼터에 의해 요철을 저감할 수 없는 경우에도, 보정을 행할 수 있다.
또한, 스퍼터 처리나 성막 처리를 행하는 경우에는, 이방성의 처리나 등방성의 처리를 조합하도록 구성해도 된다. 이방성 처리나 등방성 처리를 조합함으로써, 보다 정밀한 보정을 행할 수 있다.
또한, 실리콘 산화막이나 실리콘 질화막에 한하지 않고, 다른 원소를 함유하는, 산화막, 질화막, 탄화막, 산질화막, 금속막, 각각을 복합시킨 막으로 패턴이 형성되어 있는 경우이어도 된다.
또한, 상술에서는, 반도체 디바이스의 제조 공정의 일 공정의 처리에 대해서 기재했지만, 이에 한정하지 않고, 액정 패널의 제조 공정의 패터닝 처리, 태양 전지의 제조 공정의 패터닝 처리나, 파워 디바이스의 제조 공정의 패터닝 처리 등의, 기판을 처리하는 기술에도 적용 가능하다.
또한, 상술에서는, 제1 poly-Si막의 분포에 따라서 가스 공급량(농도)이 상이하도록 제1 가스 공급부와 제2 가스 공급부를 제어하고, 또한 센터 존 히터(213a), 아우터 존 히터(213b)를 제어했지만, 거기에 한정하는 것은 아니다. 예를 들어, 가스 공급부에서 가스의 양이나 농도를 변경하기 어려운 경우에는, 제1 가스 공급부, 제2 가스 공급부의 공급량을 동등하게 함과 함께, 센터 존 히터(213a), 아우터 존 히터(213b)의 온도가 상이하도록 제어해도 된다.
또한, 상술에서는, 제1 실리콘 함유층 형성 공정과 제2 실리콘 함유층 형성 공정에서 서로 다른 장치를 사용했지만 그것에 한정하는 것은 아니다. 예를 들어, 제1 실리콘 함유층 형성 공정을 기판 처리 장치(900)에서 실제로 실시해도 된다.
또한, 상술한 공정은 300mm 웨이퍼에 적용하는 것이 가능하고, 450mm 웨이퍼 등의 대형 기판이면 더욱 효과적이다. 대형 기판의 경우, CMP 공정 S103의 영향이 보다 현저해지기 때문이다. 즉, poly-Si층(2005a)과 poly-Si층(2005b)의 막 두께 차가 보다 커진다. 제2 실리콘 함유층 형성 공정을 실시함으로써, 대형 기판에서도 면 내의 특성의 변동을 억제할 수 있다.
<본 발명의 바람직한 형태>
이하에, 본 발명의 바람직한 형태에 대해서 부기한다.
<부기 1>
본 발명의 일 형태에 의하면, 기판 상에 형성된 채널 영역 상에 절연막을 형성하는 절연막 형성 공정과, 상기 절연막 상에, 실리콘 함유막의 일부로서 구성되는 제1 실리콘 함유층을 형성하는 제1 실리콘 함유층 형성 공정과, 상기 기판을 연마하는 연마 공정과, 상기 제1 실리콘 함유막의 기판 면 내에서의 막 두께 분포를 측정하는 공정과, 연마 후의 상기 제1 실리콘 함유층 상에 상기 막 두께 분포와는 상이한 막 두께 분포로, 상기 실리콘 함유막의 일부로서 구성되는 제2 실리콘 함유층을 형성하여, 상기 실리콘 함유막의 막 두께를 보정하는 공정을 갖는 반도체 장치의 제조 방법 또는 기판 처리 방법이 제공된다.
<부기 2>
부기 1에 기재된 방법으로서, 바람직하게는 상기 실리콘 함유층은 폴리실리콘으로 구성된다.
<부기 3>
부기 1 또는 부기 2에 기재된 방법으로서, 바람직하게는 상기 제2 실리콘 함유층 형성 공정 후, 상기 기판에 대하여 미리 정해진 패턴으로 형성하는 패터닝 공정을 갖는다.
<부기 4>
부기 3에 기재된 방법으로서, 바람직하게는
상기 패터닝 공정에서는 상기 기판에 대하여 노광 처리를 하는 노광 공정을 갖고,
상기 제2 실리콘 함유층 형성 공정에서는, 상기 노광 공정에서의 초점 심도의 기판 면 내 분포가 미리 정해진 범위 내가 되도록, 상기 제2 실리콘 함유층의 기판 면 내의 막 두께 분포를 제어한다.
<부기 5>
부기 1 내지 부기 4 중 어느 하나에 기재된 방법으로서, 바람직하게는
상기 제1 실리콘 함유층의 막 두께 분포가, 상기 기판의 중앙면보다도 그 외주면의 막 두께가 큰 경우에는,
상기 외주면에서의 상기 기판의 단위 면적당의 처리 가스의 주성분의 폭로량을 상기 중앙면보다도 적게 한다.
<부기 6>
부기 1 내지 부기 5 중 어느 하나에 기재된 방법으로서, 바람직하게는
상기 제1 실리콘 함유층의 막 두께 분포가, 상기 기판의 중앙면보다도 그 외주면의 막 두께가 큰 경우에는,
상기 외주면에 공급하는 처리 가스의 양을 상기 중앙면보다도 적게 한다.
<부기 7>
부기 1 내지 부기 6 중 어느 하나에 기재된 방법으로서, 바람직하게는
상기 제2 실리콘 함유층 형성 공정에서는,
상기 제1 실리콘 함유층의 막 두께 분포가, 상기 기판의 중앙면보다도 그 외주면의 막 두께가 큰 경우에는,
상기 외주면에 공급하는 처리 가스의 주성분의 농도를 상기 중앙면보다도 작게 한다.
<부기 8>
부기 7에 기재된 방법으로서, 바람직하게는
상기 처리 가스의 농도를 제어할 때는, 상기 외주면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량을, 상기 중앙면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량보다도 많게 한다.
<부기 9>
부기 1 내지 부기 8 중 어느 하나에 기재된 방법으로서, 바람직하게는
상기 제2 실리콘 함유층 형성 공정에서는,
상기 제1 실리콘 함유층의 막 두께 분포가, 상기 기판의 중앙면보다도 그 외주면의 막 두께가 큰 경우에는,
상기 기판의 중앙면의 온도를 상기 외주면의 온도보다도 높게 한다.
<부기 10>
부기 1 내지 부기 4 중 어느 하나에 기재된 방법으로서, 바람직하게는
상기 제2 실리콘 함유층 형성 공정에서는,
상기 제1 실리콘 함유층의 막 두께 분포가, 상기 기판의 중앙면보다도 그 외주면의 막 두께가 작은 경우에는,
상기 외주면에서의 상기 기판의 단위 면적당의 처리 가스의 주성분의 폭로량을 상기 중앙면보다도 크게 한다.
<부기 11>
부기 1 내지 부기 4, 또는 부기 10 중 어느 하나에 기재된 방법으로서, 바람직하게는
상기 제2 실리콘 함유층 형성 공정에서는,
상기 제1 실리콘 함유층의 막 두께 분포가, 상기 기판의 중앙면보다도 그 외주면의 막 두께가 작은 경우에는,
상기 외주면에서의 상기 기판의 단위 면적당의 처리 가스의 주성분의 폭로량을 상기 중앙면보다도 크게 한다.
<부기 12>
부기 1 내지 부기 4, 또는 부기 10 내지 부기 11 중 어느 하나에 기재된 방법으로서, 바람직하게는
상기 제2 실리콘 함유층 형성 공정에서는,
상기 제1 실리콘 함유층의 막 두께 분포가, 상기 기판의 중앙면보다도 그 외주면의 막 두께가 작은 경우에는,
상기 외주면에 공급하는 처리 가스의 양을 상기 중앙면보다도 많게 한다.
<부기 13>
부기 1 내지 부기 4, 또는 부기 11 내지 12 중 어느 하나에 기재된 방법으로서, 바람직하게는
상기 제2 실리콘 함유층 형성 공정에서는,
상기 제1 실리콘 함유층의 막 두께 분포가, 상기 기판의 중앙면보다도 그 외주면의 막 두께가 작은 경우에는, 상기 외주면에 공급하는 처리 가스의 주성분의 농도를 상기 중앙면보다도 크게 한다.
<부기 14>
부기 13에 기재된 방법으로서, 바람직하게는
상기 처리 가스의 농도를 제어할 때는, 상기 중앙면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량을, 상기 외주면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량보다도 많게 한다.
<부기 15>
부기 1 내지 부기 4, 또는 부기 11 내지 14 중 어느 하나에 기재된 방법으로서, 바람직하게는
상기 기판의 외주면의 온도를 상기 중앙면의 온도보다도 높게 한다.
<부기 16>
또 다른 형태에 의하면, 채널 영역 상에 형성된 절연막과, 상기 절연막 상에 형성되고, 실리콘 함유막의 일부로서 구성된 제1 실리콘 함유층을 형성하는 제1 장치와, 상기 제1 실리콘 함유층을 연마하는 제2 장치와, 연마된 상태의 상기 제1 실리콘 함유층의 막 두께 분포를 측정하는 제3 장치와, 연마 후의 상기 제1 실리콘 함유층 상에 상기 막 두께 분포와는 상이한 막 두께 분포로, 상기 실리콘 함유막의 일부로서 구성되는 제2 실리콘 함유층을 형성하여, 상기 실리콘 함유막의 막 두께를 보정하는 제4 장치를 갖는 기판 처리 시스템이 제공된다.
<부기 17>
또 다른 형태에 의하면, 채널 영역과, 상기 채널 영역 상에 형성된 절연막과, 상기 절연막 상에, 실리콘 함유막의 일부로서 구성되는 제1 실리콘 함유층이 형성된 기판의 막 두께 분포 데이터를 수신하는 수신부와, 상기 기판을 적재하는 기판 적재부와, 상기 제1 실리콘 함유층 상에 상기 막 두께 분포 데이터의 막 두께 분포와 상이한 막 두께 분포로, 상기 실리콘 함유막의 일부로서 구성되는 제2 실리콘 함유층을 형성하여, 상기 실리콘 함유막의 막 두께를 보정하도록 가스를 공급하는 가스 공급부를 갖는 기판 처리 장치가 제공된다.
<부기 18>
또 다른 형태에 의하면, 채널 영역과, 상기 채널 영역 상에 형성된 절연막과, 상기 절연막 상에, 실리콘 함유막의 일부로서 구성되는 제1 실리콘 함유층이 형성된 기판의 막 두께 분포 데이터를 수신하는 공정과, 상기 기판을, 기판 적재부에 적재하는 공정과, 상기 막 두께 분포 데이터를 기초로, 상기 제1 실리콘 함유층 상에 상기 막 두께 분포 데이터의 상기 막 두께 분포와는 상이한 막 두께 분포로, 상기 실리콘 함유막의 일부로서 구성되는 제2 실리콘 함유층을 형성하여, 상기 실리콘 함유막의 막 두께를 보정하는 공정을 갖는 반도체 장치의 제조 방법이 제공된다.
<부기 19>
또 다른 형태에 의하면, 채널 영역과, 상기 채널 영역 상에 형성된 절연막과, 상기 절연막 상에, 실리콘 함유막의 일부로서 구성되는 제1 실리콘 함유층이 형성된 기판의 막 두께 분포 데이터를 수신하는 수순과, 상기 기판을, 기판 적재부에 적재하는 수순과, 상기 막 두께 분포 데이터를 기초로, 상기 제1 실리콘 함유층 상에 상기 막 두께 분포 데이터의 막 두께 분포와는 상이한 막 두께 분포로, 상기 실리콘 함유막의 일부로서 구성되는 제2 실리콘 함유층을 형성하여, 상기 실리콘 함유막의 막 두께를 보정하는 수순을 컴퓨터에 실행시키는 프로그램이 제공된다.
<부기 20>
또 다른 형태에 의하면, 채널 영역과, 상기 채널 영역 상에 형성된 절연막과, 상기 절연막 상에, 실리콘 함유막의 일부로서 구성되는 제1 실리콘 함유층이 형성된 기판의 막 두께 분포 데이터를 수신하는 수순과, 상기 기판을, 기판 적재부에 적재하는 수순과, 상기 막 두께 분포 데이터를 기초로, 상기 제1 실리콘 함유층 상에 상기 막 두께 분포 데이터의 막 두께 분포와는 상이한 막 두께 분포로, 상기 실리콘 함유막의 일부로서 구성되는 제2 실리콘 함유층을 형성하여, 상기 실리콘 함유막의 막 두께를 보정하는 수순을 컴퓨터에 실행시키는 프로그램이 기록되는 기록 매체가 제공된다.
<부기 21>
또 다른 형태에 의하면, 기판 상에 형성된 채널 영역 상에 절연막을 형성하는 절연막 형성 공정과, 상기 절연막 상에, 실리콘 함유막의 일부로서 구성되는 제1 실리콘 함유층을 형성하는 수순과, 상기 기판을 연마하는 수순과, 상기 제1 실리콘 함유막의 기판 면 내에서의 막 두께 분포를 측정하는 수순과, 연마 후의 상기 제1 실리콘 함유층 상에 상기 막 두께 분포와는 상이한 막 두께 분포로, 상기 실리콘 함유막의 일부로서 구성되는 제2 실리콘 함유층을 형성하여, 상기 실리콘 함유막의 막 두께를 보정하는 수순을 컴퓨터에 실행시키는 프로그램이 제공된다.
<부기 22>
또 다른 형태에 의하면, 기판 상에 형성된 채널 영역 상에 절연막을 형성하는 수순과, 상기 절연막 상에, 실리콘 함유막의 일부로서 구성되는 제1 실리콘 함유층을 형성하는 수순과, 상기 기판을 연마하는 수순과, 상기 제1 실리콘 함유막의 기판 면 내에서의 막 두께 분포를 측정하는 수순과, 연마 후의 상기 제1 실리콘 함유층 상에 상기 막 두께 분포와는 상이한 막 두께 분포로, 상기 실리콘 함유막의 일부로서 구성되는 제2 실리콘 함유층을 형성하여, 상기 실리콘 함유막의 막 두께를 보정하는 수순을 컴퓨터에 실행시키는 프로그램이 기록되는 기록 매체가 제공된다.
200 : 웨이퍼(기판) 201 : 처리실
202 : 처리 용기 212 : 기판 적재대

Claims (23)

  1. 채널 영역과, 상기 채널 영역 상에 형성된 절연막과, 상기 절연막 상에, 실리콘 함유막의 일부로서 구성되는 제1 실리콘 함유층이 형성된 기판의 막 두께 분포 데이터를 수신하는 수신부와,
    상기 기판을 적재하는 기판 적재부와,
    상기 제1 실리콘 함유층 상에 상기 막 두께 분포 데이터의 막 두께 분포와 상이한 막 두께 분포로, 상기 실리콘 함유막의 일부로서 구성되는 제2 실리콘 함유층을 형성하여, 상기 실리콘 함유막의 막 두께를 보정하도록 가스를 공급하는 가스 공급부
    를 포함하는 기판 처리 장치.
  2. 제1항에 있어서,
    상기 가스 공급부는,
    상기 수신한 데이터가, 상기 제1 실리콘 함유층의 막 두께 분포가 상기 기판의 중앙면보다도 그 외주면의 막 두께가 큰 것을 나타내는 경우에는,
    상기 외주면에서의 상기 기판의 단위 면적당의 처리 가스의 주성분의 폭로량이 상기 중앙면보다도 적어지도록 구성되는, 기판 처리 장치.
  3. 제2항에 있어서,
    상기 가스 공급부는,
    상기 수신한 데이터가, 상기 제1 실리콘 함유층의 막 두께 분포가 상기 기판의 중앙면보다도 그 외주면의 막 두께가 큰 것을 나타내는 경우에는,
    상기 기판의 중앙면의 온도가 상기 외주면의 온도보다도 높아지도록 구성되는, 기판 처리 장치.
  4. 제2항에 있어서,
    상기 제2 실리콘 함유층은 폴리실리콘으로 구성되는, 기판 처리 장치.
  5. 제1항에 있어서,
    상기 가스 공급부는,
    상기 수신한 데이터가, 상기 제1 실리콘 함유층의 막 두께 분포가 상기 기판의 중앙면보다도 그 외주면의 막 두께가 큰 것을 나타내는 경우에는,
    상기 외주면에 공급하는 처리 가스의 양이 상기 중앙면보다도 적어지도록 구성되는, 기판 처리 장치.
  6. 제5항에 있어서,
    상기 가스 공급부는,
    상기 수신한 데이터가, 상기 제1 실리콘 함유층의 막 두께 분포가 상기 기판의 중앙면보다도 그 외주면의 막 두께가 큰 것을 나타내는 경우에는,
    상기 기판의 중앙면의 온도가 상기 외주면의 온도보다도 높아지도록 구성되는, 기판 처리 장치.
  7. 제1항에 있어서,
    상기 가스 공급부는,
    상기 수신한 데이터가, 상기 제1 실리콘 함유층의 막 두께 분포가 상기 기판의 중앙면보다도 그 외주면의 막 두께가 큰 것을 나타내는 경우에는,
    상기 외주면에 공급하는 처리 가스의 주성분의 농도가 상기 중앙면보다도 작아지도록 구성되는, 기판 처리 장치.
  8. 제7항에 있어서,
    상기 가스 공급부는,
    상기 처리 가스의 농도를 제어할 때는, 상기 외주면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량이, 상기 중앙면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량보다도 많아지도록 구성되는, 기판 처리 장치.
  9. 제1항에 있어서,
    상기 가스 공급부는,
    상기 수신한 데이터가, 상기 제1 실리콘 함유층의 막 두께 분포가 상기 기판의 중앙면보다도 그 외주면의 막 두께가 큰 것을 나타내는 경우에는,
    상기 기판의 중앙면의 온도가 상기 외주면의 온도보다도 높아지도록 구성되는, 기판 처리 장치.
  10. 제1항에 있어서,
    상기 가스 공급부는,
    상기 수신한 데이터가, 상기 제1 실리콘 함유층의 막 두께 분포가 상기 기판의 중앙면보다도 그 외주면의 막 두께가 작은 것을 나타내는 경우에는,
    상기 외주면에서의 상기 기판의 단위 면적당의 처리 가스의 주성분의 폭로량이 상기 중앙면보다도 커지도록 구성되는, 기판 처리 장치.
  11. 제10항에 있어서,
    상기 가스 공급부는,
    상기 수신한 데이터가, 상기 제1 실리콘 함유층의 막 두께 분포가 상기 기판의 중앙면보다도 그 외주면의 막 두께가 작은 것을 나타내는 경우에는,
    상기 기판의 외주면의 온도를 상기 중앙면의 온도보다도 높게 하도록 구성되는, 기판 처리 장치.
  12. 제1항에 있어서,
    상기 제2 실리콘 함유층은 폴리실리콘으로 구성되는, 기판 처리 장치.
  13. 제1항에 있어서,
    상기 가스 공급부는,
    상기 수신한 데이터가, 상기 제1 실리콘 함유층의 막 두께 분포가 상기 기판의 중앙면보다도 그 외주면의 막 두께가 작은 것을 나타내는 경우에는,
    상기 외주면에 공급하는 처리 가스의 양이 상기 중앙면보다도 많아지도록 구성되는, 기판 처리 장치.
  14. 제13항에 있어서,
    상기 가스 공급부는,
    상기 수신한 데이터가, 상기 제1 실리콘 함유층의 막 두께 분포가 상기 기판의 중앙면보다도 그 외주면의 막 두께가 작은 것을 나타내는 경우에는,
    상기 기판의 외주면의 온도가 상기 중앙면의 온도보다도 높아지도록 구성되는, 기판 처리 장치.
  15. 제1항에 있어서,
    상기 가스 공급부는,
    상기 수신한 데이터가, 상기 제1 실리콘 함유층의 막 두께 분포가 상기 기판의 중앙면보다도 그 외주면의 막 두께가 작은 것을 나타내는 경우에는,
    상기 외주면에 공급하는 처리 가스의 주성분의 농도가 상기 중앙면보다도 커지도록 구성되는, 기판 처리 장치.
  16. 제15항에 있어서,
    상기 가스 공급부는,
    상기 처리 가스의 농도를 제어할 때는, 상기 중앙면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량이, 상기 외주면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량보다도 많아지도록 구성되는, 기판 처리 장치.
  17. 제1항에 있어서,
    상기 가스 공급부는,
    상기 수신한 데이터가, 상기 제1 실리콘 함유층의 막 두께 분포가 상기 기판의 중앙면보다도 그 외주면의 막 두께가 작은 것을 나타내는 경우에는,
    상기 기판의 외주면의 온도가 상기 중앙면의 온도보다도 높아지도록 구성되는, 기판 처리 장치.
  18. 채널 영역 상에 형성된 절연막과, 상기 절연막 상에 형성되고, 실리콘 함유막의 일부로서 구성된 제1 실리콘 함유층을 형성하는 제1 장치와,
    상기 제1 실리콘 함유층을 연마하는 제2 장치와,
    연마된 상태의 상기 제1 실리콘 함유층의 막 두께 분포를 측정하는 제3 장치와,
    연마 후의 상기 제1 실리콘 함유층 상에 상기 막 두께 분포와는 상이한 막 두께 분포로, 상기 실리콘 함유막의 일부로서 구성되는 제2 실리콘 함유층을 형성하여, 상기 실리콘 함유막의 막 두께를 보정하는 제4 장치
    를 포함하는 기판 처리 시스템.
  19. 제18항에 있어서,
    상기 제2 실리콘 함유층을 포함하는 상기 기판에 대하여 미리 정해진 패턴을 형성하는 패터닝 시스템을 더 포함하는, 기판 처리 시스템.
  20. 제19항에 있어서,
    상기 패터닝 시스템에서는, 상기 기판에 대하여 노광 처리를 하는 노광 장치를 포함하고,
    상기 제4 장치는, 상기 노광 장치에서 처리할 때 초점 심도의 기판 면 내 분포가 미리 정해진 범위 내가 되도록, 상기 제2 실리콘 함유층의 기판 면 내의 막 두께 분포를 제어하도록 구성되는, 기판 처리 시스템.
  21. 기판 상에 형성된 채널 영역 상에 절연막을 형성하는 절연막 형성 공정과,
    상기 절연막 상에, 실리콘 함유막의 일부로서 구성되는 제1 실리콘 함유층을 형성하는 제1 실리콘 함유층 형성 공정과,
    상기 기판을 연마하는 연마 공정과,
    상기 제1 실리콘 함유막의 기판 면 내에서의 막 두께 분포를 측정하는 측정 공정과,
    연마 후의 상기 제1 실리콘 함유층 상에 상기 막 두께 분포와는 상이한 막 두께 분포로, 상기 실리콘 함유막의 일부로서 구성되는 제2 실리콘 함유층을 형성하여, 상기 실리콘 함유막의 막 두께를 보정하는 제2 실리콘 함유층 형성 공정
    을 포함하는 반도체 장치의 제조 방법.
  22. 채널 영역과, 상기 채널 영역 상에 형성된 절연막과, 상기 절연막 상에, 실리콘 함유막의 일부로서 구성되는 제1 실리콘 함유층이 형성된 기판의 막 두께 분포 데이터를 수신하는 공정과,
    상기 기판을 기판 적재부에 적재하는 공정과,
    상기 막 두께 분포 데이터를 기초로, 상기 제1 실리콘 함유층 상에 상기 막 두께 분포 데이터의 막 두께 분포와는 상이한 막 두께 분포로, 상기 실리콘 함유막의 일부로서 구성되는 제2 실리콘 함유층을 형성하여, 상기 실리콘 함유막의 막 두께를 보정하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  23. 채널 영역과, 상기 채널 영역 상에 형성된 절연막과, 상기 절연막 상에, 실리콘 함유막의 일부로서 구성되는 제1 실리콘 함유층이 형성된 기판의 막 두께 분포 데이터를 수신하는 단계와,
    상기 기판을, 기판 적재부에 적재하는 단계와,
    상기 막 두께 분포 데이터를 기초로, 상기 제1 실리콘 함유층 상에 상기 막 두께 분포 데이터의 막 두께 분포와는 상이한 막 두께 분포로, 상기 실리콘 함유막의 일부로서 구성되는 제2 실리콘 함유층을 형성하여, 상기 실리콘 함유막의 막 두께를 보정하는 단계
    를 컴퓨터에 실행시키는 프로그램을 저장하는 기록 매체.
KR1020150132512A 2015-03-31 2015-09-18 반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체 KR20160117125A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-071084 2015-03-31
JP2015071084A JP6072845B2 (ja) 2015-03-31 2015-03-31 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム

Publications (1)

Publication Number Publication Date
KR20160117125A true KR20160117125A (ko) 2016-10-10

Family

ID=57016309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150132512A KR20160117125A (ko) 2015-03-31 2015-09-18 반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체

Country Status (5)

Country Link
US (2) US20160293460A1 (ko)
JP (1) JP6072845B2 (ko)
KR (1) KR20160117125A (ko)
CN (1) CN106206361A (ko)
TW (1) TW201634740A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180082935A (ko) * 2017-01-11 2018-07-19 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6674800B2 (ja) * 2016-03-07 2020-04-01 日本特殊陶業株式会社 基板支持装置
KR102316239B1 (ko) 2019-10-17 2021-10-25 세메스 주식회사 기판 처리 장치 및 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4976996A (en) * 1987-02-17 1990-12-11 Lam Research Corporation Chemical vapor deposition reactor and method of use thereof
KR930022481A (ko) * 1992-04-27 1993-11-24 존엠. 클락 3세 다결정 실리콘 게이트를 평탄화하는 집적 회로 제조방법
JP2812275B2 (ja) * 1995-12-19 1998-10-22 日本電気株式会社 半導体装置の製造方法
JP3058325B2 (ja) * 1997-12-08 2000-07-04 日本電気株式会社 半導体装置およびその製造方法
US6033921A (en) * 1998-04-06 2000-03-07 Advanced Micro Devices, Inc. Method for depositing a material of controlled, variable thickness across a surface for planarization of that surface
US6174754B1 (en) * 2000-03-17 2001-01-16 Taiwan Semiconductor Manufacturing Company Methods for formation of silicon-on-insulator (SOI) and source/drain-on-insulator(SDOI) transistors
JP3792986B2 (ja) * 2000-04-11 2006-07-05 東京エレクトロン株式会社 膜形成方法及び膜形成装置
JP2002198410A (ja) * 2000-12-27 2002-07-12 Mitsubishi Electric Corp 半導体装置の製造方法及び製造システム
JP5076426B2 (ja) * 2006-09-29 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008177266A (ja) * 2007-01-17 2008-07-31 Fujitsu Ltd 半導体基板、および半導体装置の製造方法
JP5274213B2 (ja) * 2008-11-14 2013-08-28 株式会社日立国際電気 基板処理装置および半導体装置の製造方法、温度制御方法
US20100197051A1 (en) * 2009-02-04 2010-08-05 Applied Materials, Inc. Metrology and inspection suite for a solar production line
CN102049732B (zh) * 2010-08-30 2012-05-23 清华大学 一种硅片边缘膜厚测量方法
JP6065762B2 (ja) * 2013-06-21 2017-01-25 株式会社デンソー 炭化珪素半導体成膜装置およびそれを用いた成膜方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180082935A (ko) * 2017-01-11 2018-07-19 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치

Also Published As

Publication number Publication date
JP6072845B2 (ja) 2017-02-01
CN106206361A (zh) 2016-12-07
TW201634740A (zh) 2016-10-01
JP2016192470A (ja) 2016-11-10
US20160293460A1 (en) 2016-10-06
US20170098561A1 (en) 2017-04-06

Similar Documents

Publication Publication Date Title
KR101797291B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체
KR101854022B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
KR101789588B1 (ko) 반도체 장치의 제조 방법, 프로그램, 기판 처리 시스템 및 기록 매체
US9666494B2 (en) Method of manufacturing semiconductor device
KR101725230B1 (ko) 기판 처리 장치, 기판 처리 시스템, 반도체 장치의 제조 방법 및 기록 매체
KR101664153B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20160117125A (ko) 반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체
KR101733064B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체
TWI611509B (zh) 半導體裝置的製造方法、基板處理系統、基板處理裝置及程式
US10090322B2 (en) Method of manufacturing semiconductor device
US20170040233A1 (en) Substrate Processing Apparatus and Substrate Processing System

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application