TW201634740A - 基板處理裝置，基板處理系統，半導體裝置的製造方法及程式 - Google Patents

基板處理裝置，基板處理系統，半導體裝置的製造方法及程式 Download PDF

Info

Publication number
TW201634740A
TW201634740A TW104121329A TW104121329A TW201634740A TW 201634740 A TW201634740 A TW 201634740A TW 104121329 A TW104121329 A TW 104121329A TW 104121329 A TW104121329 A TW 104121329A TW 201634740 A TW201634740 A TW 201634740A
Authority
TW
Taiwan
Prior art keywords
substrate
ruthenium
film thickness
film
outer peripheral
Prior art date
Application number
TW104121329A
Other languages
English (en)
Inventor
Naofumi Ohashi
Satoshi Takano
Toshiyuki Kikuchi
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201634740A publication Critical patent/TW201634740A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

抑制半導體裝置的特性的偏差。 其解決手段係具有：接收部，其係接收基板的膜厚分佈資料，該基板係形成有通道領域、及形成於前述通道領域上的絕緣膜、及在前述絕緣膜上作為含矽膜的一部分構成的第一含矽層；基板載置部，其係載置前述基板；及氣體供給部，其係供給氣體，而使能夠在前述第一含矽層上，以和前述膜厚分佈資料的膜厚分佈不同的膜厚分佈，形成作為前述含矽膜的一部分構成的第二含矽層，補正前述含矽膜的膜厚。

Description

基板處理裝置，基板處理系統，半導體裝置的製造方法及程式
本發明是有關半導體裝置的製造方法、基板處理系統、基板處理裝置及程式。
近年來，半導體裝置有高集成化的傾向。隨之，圖案大小明顯被微細化。此等的圖案是以硬質遮罩或阻劑的形成工程、光微影工程、蝕刻工程等所形成。形成時，被要求不會產生半導體裝置的特性的偏差。
可是，因為加工上的問題，會有被形成的電路等的寬產生偏差的情形。特別是在被微細化的半導體裝置中，該偏差影響半導體裝置的特性大。
於是，本發明是以提供一種可抑制半導體裝置的特性的偏差之構成為目的。
為了解決前述課題，而提供一種構成，具有：接收部，其係接收基板的膜厚分佈資料，該基板係形成有通道領域、及形成於前述通道領域上的絕緣膜、及在前述絕緣膜上作為含矽膜的一部分構成的第一含矽層；基板載置部，其係載置前述基板；及氣體供給部，其係供給氣體，而使能夠在前述第一含矽層上，以和前述膜厚分佈資料的膜厚分佈不同的膜厚分佈，形成作為前述含矽膜的一部分構成的第二含矽層，補正前述含矽膜的膜厚。
若根據本發明的構成，可抑制半導體裝置特性的偏差。
200‧‧‧晶圓(基板)
201‧‧‧處理室
202‧‧‧處理容器
212‧‧‧基板載置台
圖1是說明一實施形態的半導體裝置的製造流程的說明圖。
圖2是一實施形態的晶圓的說明圖。
圖3是說明一實施形態的半導體裝置的製造流程的一部分的說明圖。
圖4是說明一實施形態的研磨裝置的說明圖。
圖5是說明一實施形態的研磨裝置的說明圖。
圖6是說明一實施形態的poly-Si層的膜厚分佈的說明圖。
圖7是說明一實施形態的晶圓的處理狀態的說明圖。
圖8是說明一實施形態的poly-Si層的膜厚分佈的說明圖。
圖9是說明一實施形態的晶圓的處理狀態的說明圖。
圖10是說明一實施形態的poly-Si層的膜厚分佈的說明圖。
圖11是說明一實施形態的基板處理裝置的說明圖。
圖12是說明一實施形態的基板處理裝置的淋浴頭的說明圖。
圖13是一實施形態的控制器的概略構成圖。
圖14是說明一實施形態的晶圓的處理狀態的說明圖。
圖15是說明一實施形態的晶圓的處理狀態的說明圖。
圖16是說明一實施形態的晶圓的處理狀態的說明圖。
圖17是說明比較例的晶圓的處理狀態的說明圖。
圖18是說明比較例的晶圓的處理狀態的說明圖。
圖19是說明一實施形態的系統的說明圖。
以下，說明有關本發明的實施形態。
最初，利用圖1~圖3，以半導體元件之一的FinFet為例，說明半導體裝置的製造工程的一工程。
(閘極絕緣膜形成工程S101)
閘極絕緣膜形成工程S101是例如圖2所示的晶圓200會被搬入至閘極絕緣膜形成裝置。圖2(A)是說明晶圓200的立體圖，圖2(B)是表示圖2(A)的α-α’的剖面圖。晶圓200是以矽等所構成，在其一部分形成有作為通道的凸構造2001。凸構造2001是以預定間隔來設置複數個。凸構造2001是藉由蝕刻晶圓200的一部分來形成。
基於說明的方便起見，將在晶圓200上無凸構造的部分稱為凹構造2002。亦即，晶圓200是至少具有凸構造2001及凹構造2002。另外，在本實施形態中，基於說明的方便起見，將凸構造2001的上面稱為凸構造表面2001a，將凹構造的上面稱為凹構造表面2002a。
在相鄰的凸構造之間的凹構造表面2002a上是形成有用以將凸構造電性絕緣的元件分離膜2003。元件分離膜2003是例如以矽氧化膜所構成。
閘極絕緣膜形成裝置是可形成薄膜的既知的單片裝置，省略說明。閘極絕緣膜形成裝置是如圖3(A)所記載般，例如形成矽氧化膜(SiO2膜)等以介電質所構成的閘極絕緣膜2004。形成時，將含矽氣體(例如HCDS(六氯矽烷)氣體)及含氧氣體(例如O3氣體)供給至閘極絕緣膜形 成裝置，使該等反應而形成。閘極絕緣膜2004是分別形成在凸構造表面2001a上、及凹構造表面2002a的上方。閘極絕緣膜形成後，從閘極絕緣膜形成裝置搬出晶圓200。
(第一含矽層形成工程S102)
其次，說明第一含矽層形成工程S102。
從閘極絕緣膜形成裝置搬出晶圓200後，將晶圓200搬入至第一含矽層形成裝置。第一含矽層形成裝置是使用一般性的單片CVD裝置，因此省略說明。如圖3(B)所記載般，第一含矽層形成裝置是在閘極絕緣膜2004上形成以poly-Si(多結晶矽)所構成的第一含矽層2005(亦稱第一poly-Si層2005或簡稱poly-Si層2005)。形成時，對第一含矽層形成裝置供給乙矽烷(Si2H6)氣體，予以熱分解而形成poly-Si層。poly-Si層是作為閘極電極或虛擬閘極電極使用。形成poly-Si層2005之後，從第一含矽層形成裝置搬出晶圓200。另外，將被堆積於凸構造表面2001a上的膜稱為poly-Si層2005a，且將被形成於凹構造表面2002a上的膜稱為poly-Si層2005b。
(CMP工程S103)
接著，說明CMP(Cheamical Mechanical Polishing)工程S103。
從第一含矽層形成裝置搬出的晶圓200是被搬入至研 磨裝置300。
在此，說明有關在第一含矽層形成裝置S102形成的poly-Si層。如圖3(B)所記載般，因為在晶圓200中存在凸構造2001及凹構造2002，所以poly-Si層的高度不同。具體而言，從凹構造表面2002a到凸構造2001上的poly-Si層2005a表面的高度是比從凹構造表面2002a到凹構造表面2002a上的poly-Si層2005b表面的高度更高。
然而，因為後述的曝光工程、蝕刻工程的任一或雙方的關係，需要使poly-Si層2005a的高度與poly-Si層2005b的高度一致。於是，像本工程那樣研磨poly-Si層2005而使高度一致。
以下，說明有關CMP工程的具體的內容。從第一含矽層形成裝置搬出晶圓200後，將晶圓200搬入至圖4所記載的研磨裝置300。
在圖4中，401是研磨盤，402是研磨晶圓200的研磨布。研磨盤401是被連接至未圖示的旋轉機構，研磨晶圓200時，被旋轉於箭號406方向。
403是研磨頭，在研磨頭403的上面連接軸404。軸404是被連接至未圖示的旋轉機構．上下驅動機構。在研磨晶圓200的期間，被旋轉於箭號407方向。
405是供給研磨液(研磨劑)的供給管。在研磨晶圓200的期間，從供給管405朝研磨布402供給研磨液。
接著，利用圖5來說明研磨頭403及其周邊構造的詳細。圖5是以研磨頭403的剖面圖為中心，說明其周邊構造的說明圖。研磨頭403是具有頂環403a、套環403b、彈性墊403c。研磨的期間，晶圓200的外側是藉由套環403b來包圍，且藉由彈性墊403c來壓住研磨布402。套環403b是從套環的外側到內側形成有供以研磨液通過的溝403d。溝403d是配合套環403b的形狀，圓周狀地設置複數個。構成可經由溝403d來替換未使用的新鮮的研磨液及使用完成的研磨液。
接著，說明本工程的動作。一旦將晶圓200搬入至研磨頭403內，則從供給管405供給研磨液，且使研磨盤401及研磨頭403旋轉。研磨液流入套環403b，研磨晶圓200的表面。藉由如此研磨，如圖3(C)所記載般，使poly-Si層2005a與poly-Si層2005b的高度一致。一旦預定的時間研磨完了，則將晶圓200搬出。在此所謂的高度是意指poly-Si層2005a及poly-Si層2005b的表面(上端)的高度。一旦預定的時間研磨完了，則將晶圓200從CMP裝置400搬出。
可是，即使在CMP裝置400研磨，而使能弄齊poly-Si層2005a與poly-Si層2005b的高度，也會有如圖6所記載般，在晶圓200的面內研磨後的poly-Si層2005的高度(膜厚)不一致的情況。例如有晶圓200的外周面的膜厚比中央面小的分佈A或晶圓200的中央面的膜厚比外周面大的分佈B產生的情形。
一旦在膜厚分佈有偏差，則在後述的光微影工程或蝕刻工程會有圖案的寬發生偏差的問題。因此產生閘極電極寬的偏差，其結果，引起良品率降低。
對於此問題，經發明者的深入研究的結果，可知分別在分佈A、分佈B有原因。以下說明其原因。
形成分佈A的原因是研磨液對晶圓200的供給方法。如前述般，被供給至研磨布402的研磨液是經由套環403b來從晶圓200的周圍供給。因此，在晶圓200的中央面是研磨晶圓200外周面之後的研磨液會流入，另一方面，在晶圓200外周面是未使用的研磨液會流入。由於未使用的研磨液是研磨效率高，因此晶圓200的外周面是比中央面更被研磨。由以上的情形可知poly-Si層2005的膜厚是形成分佈A般。
形成分佈B的原因是套環403b的磨耗。一旦在研磨裝置400研磨多數的晶圓200，則被研磨布402推壓的套環403b的前端會磨耗，與溝403d或研磨布402的接觸面變形。因此，會有原本應被供給的研磨液未被供給至套環403b的內周的情形。如此的情況，由於研磨液未被供給至晶圓200的外周面，因此形成晶圓200的中央面被研磨，外周面未被研磨的狀態。所以，可知poly-Si層2005的膜厚是形成分佈B般。
於是，本實施形態是如後述般構成，在研磨裝置400研磨晶圓200上的poly-Si層2005之後，使晶圓200的面內的層疊poly-Si膜的高度一致之工程。在此 所謂的層疊poly-Si膜是意指將poly-Si層2005與後述的poly-Si層2006重疊的層疊膜。另外，在此是亦可將層疊poly-Si膜稱為含矽膜。
作為使高度一致的具體的方法，是在研磨工程S102之後，在膜厚測定工程S104測定poly-Si層2005的膜厚分佈，按照該測定資料來實行後述的第二poly-Si層膜形成工程S105。藉此，在曝光工程或蝕刻工程抑制圖案的寬的偏差。
(膜厚測定工程S104)
其次，說明膜厚測定工程S104。
膜厚測定工程S104是利用一般性的測定裝置來測定研磨後的poly-Si膜2005的膜厚。由於測定裝置是可使用一般性的裝置，省略具體的說明。在此，所謂膜厚是意指例如從凹構造表面2002a到poly-Si層2005表面的高度。
CMP工程S104後，晶圓200是被搬入至測定裝置。測定裝置是測定容易受研磨裝置400的影響之晶圓200的中央面及其外周的外周面之中至少數處，測定poly-Si層2005的膜厚(高度)分佈。被測定的資料是經由上位裝置來送至後述的基板處理裝置900。測定後，晶圓200被搬出。
(第二含矽層形成工程S105)
接著，說明第二含矽層形成工程。第二含矽層2006 是poly-Si層，與第一含矽層2005同樣的組成。如圖3(c)、圖7所記載般，第二含矽層是被形成於研磨後的第一含矽層2005上。
形成時，以能夠補正研磨後的第一含矽層2005的膜厚分佈之方式，形成第二含矽層2006(亦稱第二poly-Si層2006，或簡稱poly-Si層2006，或補正膜)。更理想是以能夠在晶圓200的面內使第二含矽層2006的表面的高度一致之方式，形成第二含矽層2006。在此所謂的高度意指至第二含矽層2006的表面的高度，換言之，從凹構造表面2002a到第二含矽層2006表面的距離。
以下，利用圖7~圖13來說明本工程。圖7是在第一poly-Si層2005成為分佈A時，說明在本工程所形成的第二poly-Si層2006的圖。圖8是說明膜厚分佈A及其補正分佈A’的說明圖。圖9是在第一poly-Si層2005成為分佈B時，在本工程所形成的第二poly-Si層2006的圖。圖10是說明膜厚分佈B及其補正分佈B’的說明圖。圖11~圖13是說明用以實現本工程的基板處理裝置的說明圖。
在圖7中，(A)是由上方來看形成第二poly-Si層2006之後的晶圓200的圖，圖7(B)是圖7(A)的α-α’的剖面之中，摘錄晶圓200中央及其外周的圖。
圖8(A)是由上方來看形成第二poly-Si層2006之後的晶圓200的圖，圖8(A)的α-α’的剖面之中，摘錄晶圓200中央及其外周的圖。
在此是將晶圓200中央面的第二poly-Si層稱為poly-Si層2006a，將外周面稱為第二poly-Si層2006b。
從測定器搬出的晶圓200是被搬入至圖11所記載的第二含矽層形成裝置之基板處理裝置900。
基板處理裝置900是根據在膜厚測定工程S104所測定的資料，在基板面內控制poly-Si層2006的膜厚。例如，若從上位裝置接收的資料為顯示分佈A的資料，則如圖6記載般，增厚晶圓200外周面的poly-Si層2006b，以中央面poly-Si層2006a能夠形成比poly-Si層2006b更薄的方式控制膜厚。又，若從上位裝置接收的資料為顯示分佈B的資料，則如圖9記載般，增厚晶圓200中央面的poly-Si層2006a，以外周面的poly-Si層2006b能夠形成比poly-Si層2006a更薄的方式控制膜厚。
更理想是由凹構造表面2002a來看，控制第二poly-Si層2007的厚度，而使重疊第一poly-Si層2005與第二pol y-Si層2006的poly-Si層，亦即層疊poly-Si膜的高度能夠在晶圓200的面內形成預定的範圍。換言之，控制第二含矽層的膜厚分佈，而使基板的面內的前述第二含矽層的高度的分佈能夠成為預定的範圍內。亦即，如圖7、圖9記載般，使從晶圓200中央面的凹構造表面2002a到第二poly-Si層2006a上端的高度H1a與從晶圓200外周面的凹構造表面2002a到第二poly-Si層2006b的上端的高度H1b一致。
其次，具體說明有關可控制poly-Si層2006a、2006b的各膜厚之形成第二poly-Si層2006的基板處理裝置900。
說明有關本實施形態的處理裝置900。基板處理裝置900是如圖11所示般，構成為單片式基板處理裝置。
如圖11所示般，基板處理裝置900是具備處理容器202。處理容器202是例如橫剖面為圓形，構成為扁平的密閉容器。並且，處理容器202是例如藉由鋁(Al)或不鏽鋼(SUS)等的金屬材料或、石英所構成。在處理容器202內是形成有處理作為基板的矽晶圓等的晶圓200之處理空間(處理室)201、搬送空間203。處理容器202是以上部容器202a及下部容器202b所構成。在上部容器202a與下部容器202b之間是設有隔板204。將被上部處理容器202a所包圍的空間，比隔板204更上方的空間稱為處理空間(亦稱處理室)201，將被下部容器202b所包圍的空間，比隔板更下方的空間稱為搬送空間203。
在下部容器202b的側面是設有與閘閥205鄰接的基板搬出入口206，晶圓200是經由基板搬出入口206來移動於與未圖示的搬送室之間。在下部容器202b的底部是設有複數個昇降銷207。
在處理室201內設有支撐晶圓200的基板支撐部210。基板支撐部210是具有：載置晶圓200的載置面211、及在表面持有載置面211的基板載置台212。在 基板載置台212的內部設有作為加熱部的加熱器213。藉由設置加熱部213，可使基板加熱，使形成於基板上的膜的品質提升。在基板載置台212中，昇降銷207所貫通的貫通孔214是分別設在與昇降銷207對應的位置。
基板載置台212是藉由軸217所支撐。軸217是貫通處理容器202的底部，更在處理容器202的外部連接至昇降機構218。使昇降機構218作動來令軸217及基板載置台212昇降，藉此構成可使被載置於基板載置面211上的晶圓200昇降。另外，軸217下端部的周圍是藉由波紋管219所覆蓋，處理室201內是被氣密地保持。
基板載置台212是在晶圓200的搬送時，以基板載置面211能夠成為基板搬出入口206的位置(晶圓搬送位置)之方式下降，在晶圓200的處理時，如在圖11所示般，晶圓200會上昇至處理室201內的處理位置(晶圓處理位置)。
具體而言，使基板載置台212下降至晶圓搬送位置時，昇降銷207的上端部會從基板載置面211的上面突出，昇降銷207會由下方來支撐晶圓200。並且，在使基板載置台212上昇至晶圓處理位置時，昇降銷207是從基板載置面211的上面埋没，基板載置面211會由下方來支撐晶圓200。另外，由於昇降銷207是與晶圓200直接觸，因此最好是例如以石英或礬土等的材質所形成。另外，亦可在昇降銷207設置昇降機構，而構成基板載置台212與昇降銷207會相對地作動。
加熱器213是構成可個別地加熱控制晶圓200的中心之中心面及中心面的外周之外周面。例如，具有：設在基板載置面211的中心，由上方來看圓周狀之中間區域加熱器213a、及同圓周狀設在外周區域加熱器213a的外周之外周區域加熱器213b。中間區域加熱器213a是將晶圓200的中心面加熱，外周區域加熱器213b是將晶圓200的外周面加熱。
中間區域加熱器213a、外周區域加熱器213b是分別經由加熱器電力供給線來連接至加熱器溫度控制部215。加熱器溫度控制部215是藉由控制往各加熱器的電力供給來控制晶圓200的中心面、外周面的溫度。
在基板載置台213中內包有測定晶圓200的溫度之溫度測定器216a及溫度測定器216b。溫度測定器216a是設在基板載置台212的中心部，而使能夠測定中間區域加熱器213a附近的溫度。溫度測定器216b是設在基板載置台212的外周部，而使能夠測定外周區域加熱器213b附近的溫度。溫度測定器216a、溫度測定器216b是被連接至溫度資訊接收部216c。在各溫度測定器測定的溫度是被傳送至溫度資訊接收部216c。溫度資訊接收部216c是將接收的溫度資訊傳送至後述的控制器260。控制器260會根據接收的溫度資訊或後述的蝕刻資訊來控制加熱器溫度。另外，匯集溫度測定器216a、溫度測定器216b、溫度資訊接收部216c而設為溫度檢測部216。
(排氣系)
在處理室201(上部容器202a)的內壁上面設有將處理室201的環境排氣的排氣口221。排氣口221是連接作為第一排氣管的排氣管224，在排氣管224中，依序串聯有將處理室201內控制成預定的壓力的APC(Auto Pressure Controller)等的壓力調整器222、真空泵223。主要藉由排氣口221、排氣管224、壓力調整器222來構成第一排氣部(排氣路線)。另外，亦可將真空泵223構成含在第一排氣部中。
(緩衝室)
在處理室201的上方設有緩衝室232。緩衝室232是藉由側壁232a、頂部232b所構成。緩衝室232是將淋浴頭234內包。在緩衝室232的內壁與淋浴頭234之間是構成氣體供給路徑235。亦即，氣體供給路徑235是設成包圍淋浴頭234的外壁234b。
在區劃淋浴頭234與處理室201的壁是設有分散板234a。分散板234是例如構成圓盤狀。若由處理室201側來看，則如圖12般，氣體供給路徑235是在淋浴頭側壁234b與側壁232a之間，成為設於分散板234的水平方向周圍的構造。
在緩衝室232的頂部232b設有氣體供給孔232c。氣體供給孔232c是連接氣體供給管241a。在緩衝室232的頂部更設有貫通孔232d。淋浴頭234的頂部是 連接貫通貫通孔232d的氣體供給管242a。
從氣體供給管242a供給的氣體是經由淋浴頭234來供給至處理室201。從氣體供給管241a供給的氣體是經由氣體供給路徑235來供給至處理室201。
從淋浴頭234供給的氣體是被供給至晶圓200的中心部分。從氣體供給路徑235供給的氣體是被供給至晶圓200的邊緣部分。所謂晶圓200的邊緣部分是意指相對於前述的晶圓200中心部分，為其外周面。淋浴頭234是例如以石英、礬土、不鏽鋼、鋁等的材料所構成。
(供給系)
在氣體供給管241a中，從上游依序設有合流管240b、質量流控制器241b、閥241c。藉由質量流控制器241b、閥241c來控制通過氣體供給管241a的氣體的流量。在氣體供給管242a中，從上游依序設有合流管240b、質量流控制器242b、閥242c。藉由質量流控制器242b、閥242c來控制通過氣體供給管242a的氣體的流量。在合流管240b的上游是設有處理氣體的氣體源240a。處理氣體是含矽氣體。例如使用乙矽烷(Si2H6)。
較理想是在閥241c的下游側連接用以供給惰性氣體的第一惰性氣體供給管243a。在惰性氣體供給管243a中，從上游依序設有惰性氣體源243b、質量流控制器243c、閥243d。惰性氣體是例如使用氦(He)氣體。惰性氣體是被添加在流動於氣體供給管241a的處理氣體 中，作為稀釋氣體使用。藉由控制質量流控制器243c、閥243d，可更將經由氣體供給路徑235來供給至處理室201的氣體的濃度或流量更調諧成最適。
較理想是在閥242c的下游側設有用以供給惰性氣體的第二惰性氣體供給管245a。在惰性氣體供給管245a中，從上游依序設有惰性氣體源245b、質量流控制器245c、閥245d。惰性氣體是例如使用氦(He)氣體。惰性氣體是作為流動於氣體供給管242a的處理氣體的稀釋氣體使用。藉由控制質量流控制器245c、閥245d，可更將經由淋浴頭234來供給至處理室201的氣體的濃度或流量調諧成最適。
將氣體供給管241a、質量流控制器241b、閥241c彙總稱為第一氣體供給部。並且，將惰性氣體供給管243a、質量流控制器243c、閥243d彙總稱為第一惰性氣體供給部。亦可在第一氣體供給部中含第一惰性氣體供給部。而且，亦可在第一氣體供給部中含合流管240b、氣體源240a、氣體源243b。
將氣體供給管242a、質量流控制器242b、閥242c彙總稱為第二氣體供給部。並且，將惰性氣體供給管245a、質量流控制器245c、閥245d彙總稱為第二惰性氣體供給部。亦可在第二氣體供給部中含第二惰性氣體供給部。而且，亦可在第二氣體供給部中含合流管240b、氣體源240a、氣體源245b。
又，亦可將第一氣體供給部、第二氣體供給 部、第一惰性氣體供給部、第二惰性氣體供給部彙總稱為氣體供給部。此情況，亦可將氣體源240a、合流管240b含在氣體供給部中。
如以上般，由於分別在第一氣體供給部及第二氣體供給部設置質量流控制器、閥，因此可個別控制氣體的量。又，由於分別在第一惰性氣體供給部、第二惰性氣體供給部設置質量流控制器、閥，因此可個別控制氣體的濃度。
(控制部)
基板處理裝置900是具有控制基板處理裝置900的各部的動作之控制器260。
將控制器260的概略顯示於圖13。控制部(控制手段)的控制器260是構成為具備CPU(Central Processing Unit)260a，RAM(Random Access Memory)260b，記憶裝置260c，I/O埠260d的電腦。RAM260b，記憶裝置260c，I/O埠260d是構成可經由內部匯流排260e來與CPU260a交換資料。控制器260是構成可連接例如構成為觸控面板等的輸出入裝置261或外部記憶裝置262。而且，設有經由網路來連接至上位裝置270的接收部263。接收部260是可從上位裝置接收其他的裝置的資訊。
記憶裝置260c是例如以快閃記憶體，HDD(Hard Disk Drive)等所構成。在記憶裝置260c內，控 制基板處理裝置的動作之控制程式，或記載有後述的基板處理的程序或條件等的製程處方等是可讀出地被儲存。另外，製程處方是使後述的基板處理工程的各程序實行於控制器260，組合成可取得預定的結果，作為程式機能。以下，亦將此製程處方或控制程式等總稱簡稱為程式。在本說明書中稱為程式時，有只包含製程處方單體時，只包含控制程式單體時，或包含其雙方時。RAM260b是構成為暫時性地保持藉由CPU260a所讀出的程式或資料等的記憶領域(工作區域)。
I/O埠260d是被連接至閘閥205、昇降機構218、加熱器213、壓力調整器222、真空泵223等。又，亦可被連接至MFC241b，242b、243c、245c、閥241c，242c、243d、245d等。
CPU260a是構成從記憶裝置260c讀出控制程式來實行，且按照來自輸出入裝置261的操作指令的輸入等從記憶裝置260c讀出製程處方。然後，CPU260a是以能夠按照讀出的製程處方的內容之方式，構成可控制閘閥205的開閉動作、昇降機構218的昇降動作、往加熱器213的電力供給動作、壓力調整器222的壓力調整動作、真空泵223的ON/OFF控制、質量流控制器的流量調整動作、閥等。
另外，控制器260是亦可構成為專用的電腦，或構成為泛用的電腦。例如，準備儲存上述程式的外部記憶裝置(例如，磁帶，軟碟或硬碟等的磁碟，CD或 DVD等的光碟，MO等的光磁碟，USB記憶體或記憶卡等的半導體記憶體)262，利用該外部記憶裝置262來將程式安裝於泛用的電腦，藉此可構成本實施形態的控制器260。另外，用以對電腦供給程式的手段是不限於經由外部記憶裝置262來供給的情況。例如，亦可利用網際網際或專線等的通訊手段，不經由外部記憶裝置262來供給程式。另外，記憶裝置260c或外部記憶裝置262是構成為電腦可讀取的記錄媒體。以下，亦將該等總稱簡稱為記錄媒體。另外，在本說明書中稱記錄媒體時，有只包含記憶裝置260c單體時，只包含外部記憶裝置262單體時，或包含其雙方時。
接著，說明有關利用基板處理裝置900之膜的形成方法。
膜厚測定工程S104之後，被測定的晶圓200是被搬入至基板處理裝置900。另外，在以下的說明中，構成基板處理裝置900的各部的動作是藉由控制器260所控制。
(基板搬入工程)
一旦在膜厚測定工程S105測定第一poly-Si層2005，則使晶圓200搬入至基板處理裝置900。具體而言，藉由昇降機構218來使基板支撐部210下降，使昇降銷207形成從貫通孔214突出至基板支撐部210的上面側的狀態。並且，將處理室201內調壓成預定的壓力之後，開放閘閥205，使晶圓200從閘閥205載置於昇降銷207 上。使晶圓200載置於昇降銷207上之後，藉由昇降機構218來使基板支撐部210上昇至預定的位置，藉此晶圓200會從昇降銷207往基板支撐部210載置。
(減壓．昇溫工程)
接著，經由排氣管224來將處理室201內排氣，而使處理室201內能夠成為預定的壓力(真空度)。此時，根據壓力感測器所測定的壓力值，反餽控制作為壓力調整器222的APC閥的閥的開度。並且，根據溫度感測器216所檢測出的溫度值，反餽控制往加熱器213的通電量，而使處理室201內能夠成為預定的溫度。具體而言，藉由加熱器213來預先加熱基板支撐部210，從無晶圓200或基板支撐部210的溫度變化起放置預定時間。此期間，當有殘留於處理室201內的水分或來自構件的脫氣等時，亦可藉由真空排氣或惰性氣體供給的淨化來除去。藉此完成成膜製程前的準備。另外，在將處理室201內排氣成預定的壓力時，亦可一度真空排氣成可到達的真空度。
晶圓200被載置於基板支撐部210，處理室201內的環境安定之後，使質量流控制器241b、質量流控制器242b運轉，且調整閥241c、閥242c的開度。此時，亦可使質量流控制器243c、質量流控制器245c運轉，且調整閥243d、閥245d的開度。
(氣體供給工程)
氣體供給工程是從第一氣體供給部經由氣體供給路徑235來對晶圓200的外周面供給氣體。予以並行，從第二氣體供給部經由緩衝室234來對晶圓200的中央面供給氣體。
供給氣體時，按照從上位裝置270接收的poly-Si層2005的膜厚測定資料來控制第一氣體供給部、第二氣體供給部，分別控制供給至晶圓200的氣體的量(或濃度)及供給至外周面的氣體的量(或濃度)。更理想是按照從上位裝置270接收的測定資料來控制外周區域加熱器213a及外周區域加熱器213b，而控制晶圓200的面內的溫度梯度。
被供給至處理室內的氣體是在處理室內被分解，在第一poly-Si層2005上形成第二poly-Si層2006。
預定的時間經過後，將閥241c、閥242c、閥243d、閥245d關閉，停止各氣體的供給。
此時的加熱器213的溫度是設定成為對晶圓200的200~750℃、較理想是300~600℃，更理想是300~550℃的範圍內的預定的溫度。惰性氣體是除了He氣體以外，只要是對膜無不良影響的氣體即可，例如亦可使用Ar，N2、Ne，Xe等的稀有氣體。
(基板搬出工程)
成膜工程終了後，藉由昇降機構218來使基板支撐部210下降，形成使昇降銷207從貫通孔214突出至基板支 撐部210的上面側的狀態。並且，將處理室201內調壓成預定的壓力之後，解放閘閥205，將晶圓200從昇降銷207上往閘閥205外搬送。
接著，說明利用本裝置來控制第二poly-Si層2006的膜厚的方法。如前述般，CMP工程S103終了後，第一poly-Si膜2005是在晶圓200的中央面及外周面，膜厚不同。測定工程S104是測定該膜厚分佈。測定結果是通過上位裝置270來儲存於RAM260b。被儲存的資料是與記憶裝置260c內的處方作比較，形成根據該處方的裝置控制。
其次，說明被儲存於RAM260b的資料為顯示分佈A的情況。所謂分佈A的情況是如圖6記載般，意指poly-Si層2005a比poly-Si層2005b更厚的情況。
分佈A的情況，本工程是增大形成於晶圓200外周面的poly-Si層2006b的膜厚，將晶圓200中央面的poly-Si層2006a的膜厚控制成比poly-Si層2006b更小。具體而言，供給氣體時，第一氣體供給部是控制成供給比第二氣體供給部更多的氣體。如此一來，可將本半導體裝置的poly-Si層的高度，亦即在poly-Si層2005重疊poly-Si層2006的poly-Si膜的膜厚補正成圖8記載的靶膜厚分佈A’那樣。
此時第一氣體供給部是控制質量流控制器241b，且控制閥241c的開度，控制從氣體供給路徑235供給至處理室201的氣體的量。而且，第二氣體供給部是 控制質量流控制器242b，且控制閥242c的開度，控制從淋浴頭234供給至處理室201的氣體的量。晶圓200表面的每單位面積的處理氣體(含矽氣體)的暴露量是被控制成從氣體供給路徑235供給的處理氣體的暴露量要比從淋浴頭供給的處理氣體的暴露量更多。
經由淋浴頭234供給的處理氣體是被供給至晶圓200的中央面所形成的poly-Si層2005a上。被供給的氣體是如圖7記載般，在poly-Si層2005a上形成poly-Si層2006a。
經由氣體供給路徑235供給的處理氣體是被供給至晶圓200的外周面所形成的poly-Si層2005b上。被供給的氣體是如圖7記載般，在poly-Si層2005b上形成poly-Si層2006b。
如前述般，由於晶圓200表面的每單位面積的處理氣體的暴露量是poly-Si層2005b上要比poly-Si層2005a上更多，因此可使poly-Si層2006b的膜厚形成比poly-Si層2006a更大。
此時，如圖7記載般，控制poly-Si層2006的厚度，而使在poly-Si層2005b重疊poly-Si層2006b的厚度H1b與在poly-Si層2005a重疊poly-Si層2006a的厚度H1a能夠實質上形成相等。更理想是控制成從前述基板表面到前述第二含矽層的上端的距離能夠成為預定範圍內。又，更理想是控制poly-Si層2006的膜厚分佈，而使前述基板的面內的前述poly-Si層2006的高度(poly-Si層 2006的上端)的分佈能夠成為預定的範圍內。
又，作為別的方法，亦可將氣體供給管241a與氣體供給管242a的處理氣體的供給量設為相同，取而代之，控制氣體供給管241a及氣體供給管242a各個的含矽氣體的濃度。控制處理氣體的濃度時，藉由控制第一惰性氣體供給部來控制通過氣體供給管241a的處理氣體的濃度。而且，藉由控制第二惰性氣體供給部來控制通過氣體供給管242a的處理氣體的濃度。分佈A的情況，提高通過氣體供給管241a的處理氣體的濃度，且將通過氣體供給管242a的處理氣體的濃度形成比通過氣體供給管241a的氣體的濃度更低。
如此一來，有關晶圓200表面的每單位面積的處理含有氣體的暴露量，可更緻密地控制，而使從氣體供給路徑235供給的氣體量能夠比從淋浴頭234供給的氣體量更多。藉由如此控制，可更確實地使poly-Si層2006b的膜厚形成比poly-Si層2006a更大。
更理想是亦可使氣體供給管241a與氣體供給管242a的處理氣體的供給量不同，且使濃度不同。藉由如此的控制，能以更大的差分來供給每單位面積的處理氣體的暴露量。亦即，可在poly-Si層2006a及poly-Si層2006b設為更大的膜厚差。因此，即使在CMP工程S103，poly-Si層2005a及poly-Si層2005b的高度的差變大，還是可使高度一致。
而且，更理想是亦可像上述那樣與控制處理 氣體並行控制中間區域加熱器213a及外周區域加熱器213b。由於被形成的膜厚是與溫度成比例，因此分佈A的情況，將外周區域加熱器213b的溫度形成比中間區域加熱器213a更高。例如使用像乙矽烷那樣溫度條件對於膜生成效率貢獻大的氣體來形成poly-Si層2006時有效。
藉由如此並行控制處理氣體供給量(濃度)及溫度，可成為更緻密的控制。
分佈B的情況，本工程是增大形成於晶圓200中央面的poly-Si層2006a的膜厚，將晶圓200外周面的poly-Si層2006b的膜厚控制成比poly-Si2006a更小。具體而言，供給氣體時，第二氣體供給部是控制成供給比第一氣體供給部更多的處理氣體。如此一來，可將本半導體裝置的poly-Si層的高度，亦即在poly-Si層2005重疊poly-Si層2006的poly-Si膜的膜厚補正成像圖10記載的靶膜厚分佈B’那樣。
此時第一氣體供給部是控制質量流控制器241b，且控制閥241c的開度，控制從氣體供給路徑235供給至處理室201的氣體的量。而且，第二氣體供給部是控制質量流控制器242b，且控制閥242c的開度，控制從淋浴頭234供給至處理室201的氣體的量。晶圓200表面的每單位面積的處理氣體(含矽氣體)的暴露量是被控制成從淋浴頭234供給的處理氣體的暴露量要比從氣體供給路徑235供給的處理氣體的暴露量更多。
經由淋浴頭234所供給的處理氣體是被供給 至晶圓200的中央面所形成的poly-Si層2005a上。被供給的氣體是如圖9記載般在poly-Si層2005a上形成poly-Si層2006a。
經由氣體供給路徑235供給的處理氣體是被供給至晶圓200的外周面所形成的poly-Si層2005b上。被供給的氣體是如圖9記載般在poly-Si層2005b上形成poly-Si層2006b。
如前述般，由於晶圓200表面的每單位面積的處理氣體的暴露量是poly-Si層2005a上要比poly-Si層2005b上更多，因此可使poly-Si層2006a的膜厚形成比poly-Si層2006b更大。
此時，如圖9記載般，控制poly-Si層2006的厚度，而使在poly-Si層2005b重疊poly-Si層2006b的厚度H1b與在poly-Si層2005a重疊poly-Si層2006a的厚度H1a能夠實質上形成相等。更理想是控制成從前述基板表面到前述第二含矽層的上端的距離能夠成為預定範圍內。又，更理想是控制poly-Si層2006的膜厚分佈，而使前述基板的面內的前述poly-Si層2006的高度(poly-Si層2006的上端)的分佈能夠成為預定的範圍內。
又，作為別的方法，亦可將氣體供給管241a與氣體供給管242a的處理氣體的供給量設為相同，取而代之，控制氣體供給管241a及氣體供給管242a各個含矽氣體的濃度。控制處理氣體的濃度時，是藉由控制第一惰性氣體供給部來控制通過氣體供給管241a的處理氣體的 濃度。而且，藉由控制第二惰性氣體供給部來控制通過氣體供給管242a的處理氣體的濃度。分佈B的情況，提高通過氣體供給管242a的處理氣體的濃度，且將通過氣體供給管241a的處理氣體的濃度形成比通過氣體供給管242a的氣體的濃度更小。
如此一來，有關晶圓200表面的每單位面積的處理含有氣體的暴露量，可更緻密地控制，而使從淋浴頭234供給的氣體量能夠比從氣體供給路徑235供給的氣體量更多。藉由如此控制，可更確實地使poly-Si層2006a的膜厚形成比poly-Si層2006b更大。
更理想是亦可使氣體供給管241a與氣體供給管242a的處理氣體的供給量不同，且使濃度不同。藉由如此的控制，能以更大的差分來供給每單位面積的處理氣體的暴露量。亦即，可在poly-Si層2006a及poly-Si層2006b設為更大的膜厚差。因此，即使在CMP工程S103，poly-Si層2005a及poly-Si層2005b的高度的差變大，還是可使高度一致。
而且，更理想是亦可如上述般與控制氣體並行控制中間區域加熱器213a及外周區域加熱器213b。由於被形成的膜厚是與溫度成比例，因此分佈B的情況，將中間區域加熱器213a的溫度形成比外周區域加熱器213b更高。例如使用像乙矽烷那樣溫度條件對於膜生成效率貢獻大的氣體來形成poly-Si層2006時有效。
若如此並行控制處理氣體供給量(濃度)及溫 度，則可成為更緻密的膜厚控制。
(膜厚測定工程S106)
接著，說明有關膜厚測定工程106。膜厚測定工程S106是測定重疊第一pol y-Si層2005與第二poly-Si層2006的層疊poly-Si膜的高度。具體而言，確認重疊的層的高度是否一致，亦即層疊poly-Si膜的膜厚是否像靶的膜厚分佈那樣被補正。在此所謂「高度一致」是不限於完全高度一致，亦可為高度有差。例如，高度的差是只要在之後的曝光工程或蝕刻工程無影響的範圍即可。
只要晶圓200的面內之高度的分佈為預定範圍內，便移至氮化膜形成工程S107。另外，當事先得知膜厚分佈為形成預定的分佈時，膜厚測定工程S106是亦可省略。
(氮化膜形成工程S107)
接著，說明氮化膜形成工程107。
膜厚測定後，將晶圓200搬入至氮化膜形成裝置。由於氮化膜形成裝置是一般性的單片裝置，因此省略說明。
本工程是如圖14般，在第二poly-Si層2006上形成矽氮化膜2007。此矽氮化膜是具有後述的蝕刻工程之硬質遮罩的任務。另外，圖14是以分佈A為例，但並非限於此，當然在分佈B中也同樣。
氮化膜形成裝置是對處理室內供給含矽氣體及含氮氣體，在晶圓200上形成矽氮化膜2007。含矽氣 體是例如乙矽烷(SiH4)，含氮氣體是例如氨(NH3)。
由於矽氮化膜2007是在第二poly-Si層形成工程被形成於高度一致的poly-Si膜上，因此矽氮化膜的高度也在基板面內成為預定的範圍的高度分佈。亦即，在晶圓200的面內，從凹狀表面2002a到氮化膜2007表面的距離是成為晶圓200的面內預定的範圍內。
(膜厚測定工程S108)
接著，說明有關膜厚測定工程108。膜厚測定工程S108是測定將第一pol y-Si層2005及第二poly-Si層2006、矽氮化膜2007重疊後的層的高度。若高度在預定範圍內，則移至圖案化工程S109。在此所謂「高度為預定範圍內」是不限於完全高度一致，即使是高度有差也可以。例如，高度的差是只要在之後的工程的蝕刻工程或金屬膜形成工程無影響的範圍即可。另外，當事先得知將第一poly-Si層及第二poly-Si層、矽氮化膜層疊後的層的高度為預定值時，亦可省略膜厚測定工程S108。
(圖案化工程S109)
接著，利用圖15、圖16來說明圖案化工程S109。圖15是說明曝光工程的晶圓200的說明圖。圖16是說明蝕刻工程後的晶圓200的說明圖。
以下，說明具體的內容。
在矽氮化膜形成後，在矽氮化膜上塗佈阻劑膜 2008。然後由燈501發光而進行曝光工程。曝光工程是經由遮罩502來照射光503至阻劑2008上，使阻劑2008的一部分變質。在此是將變質的阻劑膜稱為阻劑2008a，將未變質的阻劑膜稱為阻劑2008b。
如前述般，從凹狀表面2002a到氮化膜2007的表面的高度是在基板面內為預定的範圍內。因此，可使從凹狀表面2002a到阻劑2008的表面的高度一致。在曝光工程中，光到達阻劑的距離，亦即光503的移動距離會在晶圓200的面內形成相等。因此可使焦點深度的面內分佈形成相等。
由於可使焦點深度形成相等，所以如圖15般，可使阻劑膜2008a的寬在基板面內形成一定。因此，可消除圖案寬的偏差。
接著，利用圖16來說明蝕刻處理後的晶圓200的狀態。如前述般，由於阻劑膜2008a的寬為一定，所以可使晶圓200的面內之蝕刻條件形成一定。因此，在晶圓200的中央面或外周面，可均一地供給蝕刻氣體，可將蝕刻後的poly-Si層(以下稱為支柱)的寬β形成一定。由於寬β在晶圓200的面內成為一定，所以可在基板面內將閘極電極的特性設為一定，可使良品率提升。
其次，利用圖17、圖18來說明比較例。比較例是不實施第二含矽層形成工程S105的情況。因此，在晶圓200的中央面及其外周面，高度不同。
首先，利用圖17來說明第一比較例。圖17 是與圖15作比較的圖。圖17的情況，由於poly-Si層的高度會在晶圓200中央面及外周面有所不同，所以光503的距離會在晶圓200中央面及晶圓200外周面有所不同。因此，焦點距離會在中央面及外周面有所不同，其結果阻劑膜2008a的寬會在基板面內有所不同。一旦以如此的阻劑膜2008來進行處理，則蝕刻工程後的支柱的寬會不同，因此在特性產生偏差。
對於此，本實施形態是進行第二含矽層形成工程S105，所以在晶圓面內可將支柱的寬設為一定。因此，相較於比較例，可形成均一特性的半導體裝置，對於良品率的提升可明顯貢獻。
其次，利用圖18來說明第二比較例。圖18是與圖16比較的圖。圖18是假設在晶圓200中央面及晶圓200外周面，阻劑膜2008a的寬無偏差的情況的說明圖。亦即，意指阻劑膜2008a間的空隙(除去阻劑2008a之處)的寬無偏差的情況。
除去阻劑2008b之後，進行蝕刻工程。在蝕刻工程中，雖除去poly-Si膜，但在晶圓200中央面及晶圓200外周面，poly-Si膜的高度會不同。因此，例如按照中央面的高度的蝕刻量來設定蝕刻時間時，雖在中央面可蝕刻所望的量，但在外周面殘存蝕刻對象物。另一方面，按照外周的高度的蝕刻量來蝕刻中央面時，雖在外周面可蝕刻所望的量，但在中央面蝕刻了支柱的側壁或絕緣膜2004、元件分離膜2003。
一旦支柱的側壁被蝕刻，則支柱的poly-Si膜間的距離Γ會在晶圓200中央面及外周面有所不同。亦即，支柱的poly-Si的寬β會在晶圓200中央面及外周面有所不同。
由於電極的特性是容易受寬β的影響，所以一旦寬β有偏差，則被形成的電極的特性也產生偏差。因此，寬β的偏差會導致良品率的降低。
相對於此，本實施形態是藉由使poly-Si膜的高度一致，即使在晶圓200的中央面及外周面也可使支柱的寬一致。因此，可使良品率提升。
另外，本實施形態是說明在個別的裝置實施從閘極絕緣膜形成工程S101到圖案化工程S109，但不限於此，亦可如圖19般作為一個的系統實施。在此，系統600是具有控制系統的上位裝置601。處理基板的基板處理裝置或基板處理系統是具有：實施閘極絕緣膜形成工程S101的絕緣膜形成裝置602、實施第一含矽層形成工程S102的基板處理裝置603、實施CMP工程S103的研磨裝置604(相當於本實施形態的研磨裝置400)、實施膜厚測定工程S104的膜厚測定裝置605、實施第二含矽層形成工程S105的基板處理裝置606(相當於本實施形態的基板處理裝置900、實施膜厚測定工程S106的膜厚測定裝置607、實施氮化膜形成工程S107的氮化膜形成裝置608、實施膜厚測定工程S108的測定裝置609、實施圖案化S109的圖案化系統S610。更具有用以在各裝置或系統間 處理資訊的網路611。
系統600所具有的裝置是可適當選擇，若為機能冗長的裝置，則亦可匯集成一個的裝置。而且，亦可在本系統600內不管理，而在其他的系統管理。此情況，亦可經由更上位的網路612來與其他的系統進行資訊傳達。
上位裝置601是具有控制各基板處理裝置或基板處理系統的資訊傳達之控制器6001。
控制部(控制手段)的控制器6001是構成為具備CPU(Central Processing Unit)6001a，RAM(Random Access Memory)6001b，記憶裝置6001c，I/O埠6001d的電腦。RAM6001b，記憶裝置6001c，I/O埠6001d是構成可經由內部匯流排6001e來與CPU6001a交換資料。控制器6001是構成可連接例如構成為觸控面板等的輸出入裝置6002或外部記憶裝置6003。而且，設有經由網路來與其他的裝置或系統傳送接收資訊的傳送接收部6004。
記憶裝置6001c是例如以快閃記憶體，HDD(Hard Disk Drive)等所構成。在記憶裝置6001c內，用以對基板處理裝置進行動作命令的程式等是可讀出地被儲存。並且，RAM6001b是構成為暫時性地保持藉由CPU6001a所讀出的程式或資料等的記憶領域(工作區域)。
CPU6001a是構成從記憶裝置6001c讀出控制程式來實行，且按照來自輸出入裝置6002的操作指令的 輸入等從記憶裝置6001c讀出製程處方。然後，CPU6001a是以能夠按照讀出的製程處方的內容之方式，構成可控制各裝置的資訊傳達動作。
另外，控制器6001是亦可構成為專用的電腦，或構成為泛用的電腦。例如，準備儲存上述程式的外部記憶裝置(例如，磁帶，軟碟或硬碟等的磁碟，CD或DVD等的光碟，MO等的光磁碟，USB記憶體或記憶卡等的半導體記憶體)6003，利用該外部記憶裝置6003來將程式安裝於泛用的電腦，藉此可構成本實施形態的控制器6001。另外，用以對電腦供給程式的手段是不限於經由外部記憶裝置6003來供給的情況。例如，亦可利用網際網際或專線等的通訊手段，不經由外部記憶裝置6003來供給程式。另外，記憶裝置6001c或外部記憶裝置6003是構成為電腦可讀取的記錄媒體。以下，亦將該等總稱簡稱為記錄媒體。另外，在本說明書中稱記錄媒體時，有只包含記憶裝置6001c單體時，只包含外部記憶裝置6003單體時，或包含其雙方時。
又，以上的實施例是分成晶圓200的中央、外周來進行說明，但並不限於此，亦可在對於徑方向更細分化的領域控制含矽膜的膜厚。例如，亦可分成基板中央、外周、中央與外周之間等3個的領域。
並且，在此，硬質遮罩是以矽氮化膜為例進行說明，但並非限於此，例如亦可為矽氧化膜。
又，亦可進行填埋凹凸之類像CVD那樣的成 膜處理，或氧化處理、氮化處理、氧氮化處理。若根據這樣的處理，則即使無法藉由遷移或濺射來減低凹凸時，還是可進行補正。
另外，在進行濺射處理或成膜處理時，亦可構成組合各向異性的處理、各向同性的處理。藉由組合各向異性處理、各向同性處理，可進行更精密的補正。
並且，不限於矽氧化膜或矽氮化膜，亦可為以含有其他的元素之氧化膜，氮化膜，碳化膜，氧氮化膜，金屬膜，及分別予以複合的膜來形成圖案時。
又，上述是針對半導體裝置的製造工程的一工程的處理來記載，但並非限於此，亦可適用在液晶面板的製造工程的圖案化處理、太陽電池的製造工程的圖案化處理、或功率裝置的製造工程的圖案化處理等之處理基板的技術。
又，上述是按照第一poly-Si膜的分佈，以氣體供給量(濃度)不同的方式控制第一氣體供給部及第二氣體供給部，更控制中間區域加熱器213a、外周區域加熱器213b，但並非限於此。例如，在氣體供給部難以變更氣體的量或濃度時，亦可使第一氣體供給部、第二氣體供給部的供給量形成相等，且控制成中間區域加熱器213a、外周區域加熱器213b的溫度不同。
又，上述是在第一含矽層形成工程及第二含矽層形成工程使用不同的裝置，但並不限於此。例如，亦可在基板處理裝置900實施第一含矽層形成工程。
又，上述是使用300mm晶圓來進行說明，但並不限於此。例如，若為450mm晶圓等的大型基板，則更具效果。大型基板的情況，因為CMP工程S103的影響更顯著。亦即，poly-Si層2005a與poly-Si層2005b的膜厚差會變更大。藉由實施第二含矽層形成工程，即使在大型基板中也可抑制面內的特性的偏差。
<本發明的理想形態>
以下，附記有關本發明的理想形態。
<附記1>
若根據本發明之一形態，則提供一種半導體裝置的製造方法或基板處理方法，其具有：絕緣膜形成工程，其係於基板上所形成的通道領域上形成絕緣膜；第一含矽層形成工程，其係於前述絕緣膜上形成作為含矽膜的一部分構成的第一含矽層；研磨工程，其係研磨前述基板；測定前述第一含矽膜的基板面內的膜厚分佈之工程；及在研磨後的前述第一含矽層上，以和前述膜厚分佈不同的膜厚分佈，形成作為前述含矽膜的一部分構成的第二含矽層，補正前述含矽膜的膜厚之工程。
<附記2>
如附記1記載的方法，最好前述含矽層係以多晶矽所構成。
<附記3>
如附記1或附記2記載的方法，最好具有圖案化工程，其係於前述第二含矽層形成工程之後，對於前述基板形成預定的圖案。
<附記4>
如附記1~附記3的其中任一記載的方法，最好前述圖案化工程係具有對於前述基板進行曝光處理的曝光工程，前述第二含矽層形成工程係以前述曝光工程之焦點深度的基板面內分佈能夠成為預定的範圍內之方式，控制前述第二含矽層的基板面內的膜厚分佈。
<附記5>
如附記1~附記4的其中任一記載的方法，最好當前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更大時，使前述外周面之前述基板的每單位面積的處理氣體的主成分的暴露量形成比前述中央面更少。
<附記6>
如附記1~附記5的其中任一記載的方法，最好當前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更大時，使供給至前述外周面的處理氣體的量形成比前述中央面更少。
<附記7>
如附記1~附記6的其中任一記載的方法，最好在前述第二含矽層形成工程中，當前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更大時，使供給至前述外周面的處理氣體的主成分的濃度形成比前述中央面更小。
<附記8>
如附記7記載的方法，最好在控制前述處理氣體的濃度時，使供給至前述外周面的處理氣體中添加的惰性氣體的供給量形成比供給至前述中央面的處理氣體中添加的惰性氣體的供給量更多。
<附記9>
如附記1~附記8的其中任一記載的方法，最好在前述第二含矽層形成工程中， 當前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更大時，使前述基板的中央面的溫度形成比前述外周面的溫度更高。
<附記10>
如附記1~附記4的其中任一記載的方法，最好在前述第二含矽層形成工程中，當前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更大時，使前述外周面之前述基板的每單位面積的處理氣體的主成分的暴露量形成比前述中央面更大。
<附記11>
如附記1~附記4或附記10的其中任一記載的方法，最好在前述第二含矽層形成工程中，當前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更小時，使前述外周面之前述基板的每單位面積的處理氣體的主成分的暴露量形成比前述中央面更大。
<附記12>
如附記1~附記4或附記10的其中任一記載的方法，最好在前述第二含矽層形成工程中， 當前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更小時，使供給至前述外周面的處理氣體的量形成比前述中央面更多。
<附記13>
如附記1~附記4或附記11~12的其中任一記載的方法，最好在前述第二含矽層形成工程中，當前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更小時，使供給至前述外周面的處理氣體的主成分的濃度形成比前述中央面更大。
<附記14>
如附記13記載的方法，最好在控制前述處理氣體的濃度時，使供給至前述中央面的處理氣體中添加的惰性氣體的供給量形成比供給至前述外周面的處理氣體中添加的惰性氣體的供給量更多。
<附記15>
如附記1~附記4或附記11~14的其中任一記載的方法，最好使前述基板的外周面的溫度形成比前述中央面的溫度更高。
<附記16>
若更根據其他的形態，則提供一種基板處理系統，其係具有：第一裝置，其係形成：被形成於通道領域上的絕緣膜、及被形成於前述絕緣膜上，為含矽膜的一部分，被研磨的狀態的第一含矽層；第二裝置，其係研磨前述第一含矽層；第三裝置，其係測定前述第一含矽層的膜厚分佈；及第四裝置，其係於研磨後的前述第一含矽層上，以和前述膜厚分佈不同的膜厚分佈，形成作為前述含矽膜的一部分構成的第二含矽層，補正前述含矽膜的膜厚。
<附記17>
若更根據其他的形態，則提供一種基板處理裝置，其係具有：接收部，其係接收基板的膜厚分佈資料，該基板係形成有通道領域、及形成於前述通道領域上的絕緣膜、及在前述絕緣膜上作為含矽膜的一部分構成的第一含矽層；基板載置部，其係載置前述基板；及氣體供給部，其係供給氣體，而使能夠在前述第一含矽層上，以和前述膜厚分佈資料的膜厚分佈不同的膜厚分佈，形成作為前述含矽膜的一部分構成的第二含矽層，補正前述含矽膜的膜厚。
<附記18>
若更根據其他的形態，則提供一種半導體裝置的製造方法，其係具有：接收基板的膜厚分佈資料之工程，該基板係形成有通道領域、及形成於前述通道領域上的絕緣膜、及在前述絕緣膜上作為含矽膜的一部分構成的第一含矽層；將前述基板載置於基板載置部之工程；及根據前述膜厚分佈資料，在前述第一含矽層上，以和前述膜厚分佈資料的膜厚分佈不同的膜厚分佈，形成作為前述含矽膜的一部分構成的第二含矽層，補正前述含矽膜的膜厚之工程。
<附記19>
若更根據其他的形態，則提供一種程式，其係使下列程序實行於電腦，接收基板的膜厚分佈資料之程序，該基板係形成有通道領域、及形成於前述通道領域上的絕緣膜、及在前述絕緣膜上作為含矽膜的一部分構成的第一含矽層；將前述基板載置於基板載置部之程序；及根據前述膜厚分佈資料，在前述第一含矽層上，以和前述膜厚分佈資料的膜厚分佈不同的膜厚分佈，形成作為前述含矽膜的一部分構成的第二含矽層，補正前述含矽膜的膜厚之程序。
<附記20>
若更根據其他的形態，則提供一種記錄媒體，其係記錄有使下列程序實行於電腦的程式，接收基板的膜厚分佈資料之程序，該基板係形成有通道領域、及形成於前述通道領域上的絕緣膜、及在前述絕緣膜上作為含矽膜的一部分構成的第一含矽層；將前述基板載置於基板載置部之程序；及根據前述膜厚分佈資料，在前述第一含矽層上，以和前述膜厚分佈資料的膜厚分佈不同的膜厚分佈，形成作為前述含矽膜的一部分構成的第二含矽層，補正前述含矽膜的膜厚之程序。
<附記21>
若更根據其他的形態，則提供一種程式，其係使下列程序實行於電腦，在基板上所形成的通道領域上形成絕緣膜之絕緣膜形成工程；在前述絕緣膜上，形成作為含矽膜的一部分構成的第一含矽層之程序；研磨前述基板之程序；測定前述第一含矽膜的基板面內的膜厚分佈之程序；及在研磨後的前述第一含矽層上，以和前述膜厚分佈不同的膜厚分佈，形成作為前述含矽膜的一部分構成的第二 含矽層，補正前述含矽膜的膜厚之程序。
<附記19>
若更根據其他的形態，則提供一種記錄媒體，其係記錄有使下列程序實行於電腦的程式，在基板上所形成的通道領域上形成絕緣膜之絕緣膜形成工程；在前述絕緣膜上，形成作為含矽膜的一部分構成的第一含矽層之程序；研磨前述基板之程序；測定前述第一含矽膜的基板面內的膜厚分佈之程序；及在研磨後的前述第一含矽層上，以和前述膜厚分佈不同的膜厚分佈，形成作為前述含矽膜的一部分構成的第二含矽層，補正前述含矽膜的膜厚之程序。

Claims (23)

  1. 一種基板處理裝置，其特徵係具有：接收部，其係接收基板的膜厚分佈資料，該基板係形成有通道領域、及形成於前述通道領域上的絕緣膜、及在前述絕緣膜上作為含矽膜的一部分構成的第一含矽層；基板載置部，其係載置前述基板；及氣體供給部，其係供給氣體，而使能夠在前述第一含矽層上，以和前述膜厚分佈資料的膜厚分佈不同的膜厚分佈，形成作為前述含矽膜的一部分構成的第二含矽層，補正前述含矽膜的膜厚。
  2. 如申請專利範圍第1項之基板處理裝置，其中，前述氣體供給部係構成：當前述接收的資料顯示前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更大時，前述外周面之前述基板的每單位面積的處理氣體的主成分的暴露量比前述中央面更少。
  3. 如申請專利範圍第2項之基板處理裝置，其中，前述氣體供給部係構成：當前述接收的資料顯示前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更大時，前述基板的中央面的溫度比前述外周面的溫度更高。
  4. 如申請專利範圍第2項之基板處理裝置，其中，前述第二含矽層係以多晶矽所構成。
  5. 如申請專利範圍第1項之基板處理裝置，其中， 前述氣體供給部係構成：當前述接收的資料顯示前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更大時，供給至前述外周面的處理氣體的量比前述中央面更少。
  6. 如申請專利範圍第5項之基板處理裝置，其中，前述氣體供給部係構成：當前述接收的資料顯示前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更大時，前述基板的中央面的溫度比前述外周面的溫度更高。
  7. 如申請專利範圍第1項之基板處理裝置，其中，前述氣體供給部係構成：當前述接收的資料顯示前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更大時，供給至前述外周面的處理氣體的主成分的濃度比前述中央面更小。
  8. 如申請專利範圍第7項之基板處理裝置，其中，前述氣體供給部係構成：控制前述處理氣體的濃度時，供給至前述外周面的處理氣體中添加的惰性氣體的供給量要比供給至前述中央面的處理氣體中添加的惰性氣體的供給量更多。
  9. 如申請專利範圍第1項之基板處理裝置，其中，前述氣體供給部係構成：當前述接收的資料顯示前述第一含矽層的膜厚分佈為 前述基板的外周面的膜厚要比中央面更大時，前述基板的中央面的溫度比前述外周面的溫度更高。
  10. 如申請專利範圍第1項之基板處理裝置，其中，前述氣體供給部係構成：當前述接收的資料顯示前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更小時，前述外周面之前述基板的每單位面積的處理氣體的主成分的暴露量比前述中央面更大。
  11. 如申請專利範圍第10項之基板處理裝置，其中，前述氣體供給部係構成：當前述接收的資料顯示前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更小時，使前述基板的外周面的溫度形成比前述中央面的溫度更高。
  12. 如申請專利範圍第12項之基板處理裝置，其中，前述第二含矽層係以多晶矽所構成。
  13. 如申請專利範圍第1項之基板處理裝置，其中，前述氣體供給部係構成：當前述接收的資料顯示前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更小時，供給至前述外周面的處理氣體的量比前述中央面更多。
  14. 如申請專利範圍第13項之基板處理裝置，其中，前述氣體供給部係構成： 當前述接收的資料顯示前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更小時，前述基板的外周面的溫度比前述中央面的溫度更高。
  15. 如申請專利範圍第1項之基板處理裝置，其中，前述氣體供給部係構成：當前述接收的資料顯示前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更小時，供給至前述外周面的處理氣體的主成分的濃度比前述中央面更大。
  16. 如申請專利範圍第15項之基板處理裝置，其中，前述氣體供給部係構成：控制前述處理氣體的濃度時，供給至前述中央面的處理氣體中添加的惰性氣體的供給量要比供給至前述外周面的處理氣體中添加的惰性氣體的供給量更多。
  17. 如申請專利範圍第1項之基板處理裝置，其中，前述氣體供給部係構成：當前述接收的資料顯示前述第一含矽層的膜厚分佈為前述基板的外周面的膜厚要比中央面更小時，前述基板的外周面的溫度比前述中央面的溫度更高。
  18. 一種基板處理系統，其特徵係具有：第一裝置，其係形成：被形成於通道領域上的絕緣膜、及被形成於前述絕緣膜上，為含矽膜的一部分，被研磨的狀態的第一含矽層；第二裝置，其係研磨前述第一含矽層； 第三裝置，其係測定前述第一含矽層的膜厚分佈；及第四裝置，其係於研磨後的前述第一含矽層上，以和前述膜厚分佈不同的膜厚分佈，形成作為前述含矽膜的一部分構成的第二含矽層，補正前述含矽膜的膜厚。
  19. 如申請專利範圍第18項之基板處理系統，其中，更具有圖案化系統，其係對於具有前述第二含矽層的前述基板形成預定的圖案。
  20. 如申請專利範圍第19項之基板處理系統，其中，前述圖案化系統係具有對於前述基板進行曝光處理的曝光裝置，前述第四裝置係構成：在前述曝光裝置進行處理時，以焦點深度的基板面內分佈能夠成為預定的範圍內的方式，控制前述第二含矽層的基板面內的膜厚分佈。
  21. 一種半導體裝置的製造方法，其特徵係具有：絕緣膜形成工程，其係於基板上所形成的通道領域上形成絕緣膜；第一含矽層形成工程，其係於前述絕緣膜上形成作為含矽膜的一部分構成的第一含矽層；研磨工程，其係研磨前述基板；測定工程，其係測定前述第一含矽膜的基板面內的膜厚分佈；及第二含矽層形成工程，其係於研磨後的前述第一含矽層上，以和前述膜厚分佈不同的膜厚分佈，形成作為前述含矽膜的一部分構成的第二含矽層，補正前述含矽膜的膜 厚。
  22. 一種半導體裝置的製造方法，其特徵係具有：接收基板的膜厚分佈資料之工程，該基板係形成有通道領域、及形成於前述通道領域上的絕緣膜、及在前述絕緣膜上作為含矽膜的一部分構成的第一含矽層；將前述基板載置於基板載置部之工程；及根據前述膜厚分佈資料，在前述第一含矽層上，以和前述膜厚分佈資料的膜厚分佈不同的膜厚分佈，形成作為前述含矽膜的一部分構成的第二含矽層，補正前述含矽膜的膜厚之工程。
  23. 一種程式，其係使下列程序實行於電腦，接收基板的膜厚分佈資料之程序，該基板係形成有通道領域、及形成於前述通道領域上的絕緣膜、及在前述絕緣膜上作為含矽膜的一部分構成的第一含矽層；將前述基板載置於基板載置部之程序；及根據前述膜厚分佈資料，在前述第一含矽層上，以和前述膜厚分佈資料的膜厚分佈不同的膜厚分佈，形成作為前述含矽膜的一部分構成的第二含矽層，補正前述含矽膜的膜厚之程序。
TW104121329A 2015-03-31 2015-07-01 基板處理裝置，基板處理系統，半導體裝置的製造方法及程式 TW201634740A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015071084A JP6072845B2 (ja) 2015-03-31 2015-03-31 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム

Publications (1)

Publication Number Publication Date
TW201634740A true TW201634740A (zh) 2016-10-01

Family

ID=57016309

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104121329A TW201634740A (zh) 2015-03-31 2015-07-01 基板處理裝置，基板處理系統，半導體裝置的製造方法及程式

Country Status (5)

Country Link
US (2) US20160293460A1 (zh)
JP (1) JP6072845B2 (zh)
KR (1) KR20160117125A (zh)
CN (1) CN106206361A (zh)
TW (1) TW201634740A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6674800B2 (ja) * 2016-03-07 2020-04-01 日本特殊陶業株式会社 基板支持装置
JP2018113322A (ja) * 2017-01-11 2018-07-19 株式会社日立国際電気 半導体装置の製造方法、プログラムおよび基板処理装置
KR102316239B1 (ko) 2019-10-17 2021-10-25 세메스 주식회사 기판 처리 장치 및 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4976996A (en) * 1987-02-17 1990-12-11 Lam Research Corporation Chemical vapor deposition reactor and method of use thereof
KR930022481A (ko) * 1992-04-27 1993-11-24 존엠. 클락 3세 다결정 실리콘 게이트를 평탄화하는 집적 회로 제조방법
JP2812275B2 (ja) * 1995-12-19 1998-10-22 日本電気株式会社 半導体装置の製造方法
JP3058325B2 (ja) * 1997-12-08 2000-07-04 日本電気株式会社 半導体装置およびその製造方法
US6033921A (en) * 1998-04-06 2000-03-07 Advanced Micro Devices, Inc. Method for depositing a material of controlled, variable thickness across a surface for planarization of that surface
US6174754B1 (en) * 2000-03-17 2001-01-16 Taiwan Semiconductor Manufacturing Company Methods for formation of silicon-on-insulator (SOI) and source/drain-on-insulator(SDOI) transistors
JP3792986B2 (ja) * 2000-04-11 2006-07-05 東京エレクトロン株式会社 膜形成方法及び膜形成装置
JP2002198410A (ja) * 2000-12-27 2002-07-12 Mitsubishi Electric Corp 半導体装置の製造方法及び製造システム
JP5076426B2 (ja) * 2006-09-29 2012-11-21 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008177266A (ja) * 2007-01-17 2008-07-31 Fujitsu Ltd 半導体基板、および半導体装置の製造方法
JP5274213B2 (ja) * 2008-11-14 2013-08-28 株式会社日立国際電気 基板処理装置および半導体装置の製造方法、温度制御方法
CN102725859B (zh) * 2009-02-04 2016-01-27 应用材料公司 太阳能生产线的计量与检测套组
CN102049732B (zh) * 2010-08-30 2012-05-23 清华大学 一种硅片边缘膜厚测量方法
JP6065762B2 (ja) * 2013-06-21 2017-01-25 株式会社デンソー 炭化珪素半導体成膜装置およびそれを用いた成膜方法

Also Published As

Publication number Publication date
KR20160117125A (ko) 2016-10-10
US20170098561A1 (en) 2017-04-06
JP6072845B2 (ja) 2017-02-01
JP2016192470A (ja) 2016-11-10
CN106206361A (zh) 2016-12-07
US20160293460A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
US11495477B2 (en) Substrate processing apparatus
TWI612562B (zh) 半導體裝置的製造方法、程式及基板處理裝置
TWI606537B (zh) Substrate processing apparatus, substrate processing system, manufacturing method of semiconductor device, program
JP6153975B2 (ja) 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置
TWI606508B (zh) Semiconductor device manufacturing method, program recording medium, and substrate processing apparatus
KR101664153B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
TW201634740A (zh) 基板處理裝置，基板處理系統，半導體裝置的製造方法及程式
US9484249B1 (en) Method of manufacturing semiconductor device
TWI611509B (zh) 半導體裝置的製造方法、基板處理系統、基板處理裝置及程式
WO2016052333A1 (ja) 基板処理装置、半導体装置の製造方法及び記録媒体