KR101733064B1 - 반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체 - Google Patents

반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체 Download PDF

Info

Publication number
KR101733064B1
KR101733064B1 KR1020160023028A KR20160023028A KR101733064B1 KR 101733064 B1 KR101733064 B1 KR 101733064B1 KR 1020160023028 A KR1020160023028 A KR 1020160023028A KR 20160023028 A KR20160023028 A KR 20160023028A KR 101733064 B1 KR101733064 B1 KR 101733064B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
substrate
thickness distribution
film thickness
Prior art date
Application number
KR1020160023028A
Other languages
English (en)
Other versions
KR20160141648A (ko
Inventor
나오후미 오하시
사토시 타카노
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20160141648A publication Critical patent/KR20160141648A/ko
Application granted granted Critical
Publication of KR101733064B1 publication Critical patent/KR101733064B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 장치의 특성의 편차를 억제한다.
복수의 배선용 홈이 형성된 제1 절연막 상에 금속 배선의 제1층으로서의 금속막이 성막된 기판을 연마하는 제1 연마 공정; 상기 연마 공정 후, 상기 기판에 적층 절연막의 일부로서 구성되는 제2 절연막을 형성하는 절연막 형성 공정; 상기 제2 절연막을 연마하는 제2 연마 공정; 상기 제2 연마 공정 후, 상기 제2 절연막의 기판의 면내의 막 두께 분포를 측정하는 측정 공정; 및 상기 제2 절연막 상에 상기 측정 공정에서 측정된 막 두께 분포와는 다른 막 두께 분포로 상기 적층 절연막의 일부로서 구성되는 제3 절연막을 형성하고, 상기 적층 절연막의 막 두께 분포를 보정하는 보정 공정;을 포함하는 기술이 제공된다.

Description

반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING SYSTEM, SUBSTRATE PROCESSING APPARATUS AND NON-TRANSITORY COMPUTER-READABLE RECORDING MEDIUM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체에 관한 것이다.
최근 반도체 장치는 고집적화의 경향에 있다. 이에 따라 다층 배선화가 이루어지고 있다. 다층 배선은 패터닝 공정, 연마 공정, 성막 공정 등의 조합에 의해 형성된다. 다층 배선의 형성 시에는 반도체 장치의 특성의 편차가 일어나지 않도록 요구된다.
1. 미국 공개공보 제US2001/0017422호
한편, 가공 상의 문제 때문에 기판 상에 형성되는 회로 사이의 거리에 편차가 발생하는 경우가 있다. 특히 다층 배선 구조에서는 그 편차가 반도체 장치의 특성에 크게 영향을 미친다.
따라서 본 발명은 반도체 장치의 특성의 편차를 억제 가능한 기술을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서, 복수의 배선용 홈[溝]이 형성된 제1 절연막 상에 금속 배선의 제1층으로서의 금속막이 성막된 기판을 연마하는 제1 연마 공정; 상기 연마 공정 후, 상기 기판에 적층 절연막의 일부로서 구성되는 제2 절연막을 형성하는 절연막 형성 공정; 상기 제2 절연막을 연마하는 제2 연마 공정; 상기 제2 연마 공정 후, 상기 제2 절연막의 기판의 면내(面內)의 막 두께 분포를 측정하는 측정 공정; 및 상기 제2 절연막 상에 상기 측정 공정에서 측정된 막 두께 분포와는 다른 막 두께 분포로 상기 적층 절연막의 일부로서 구성되는 제3 절연막을 형성하고, 상기 적층 절연막의 막 두께 분포를 보정하는 보정 공정;을 포함하는 기술을 제공한다.
본 발명에 따른 기술에 의하면, 반도체 장치의 특성의 편차를 억제할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 디바이스의 제조 플로우를 설명하는 설명도.
도 2는 본 발명의 일 실시 형태에 따른 웨이퍼의 설명도.
도 3은 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 4는 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 5는 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 6은 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 7은 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 8은 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 9는 본 발명의 일 실시 형태에 따른 연마 장치를 설명하는 설명도.
도 10은 본 발명의 일 실시 형태에 따른 연마 장치를 설명하는 설명도.
도 11은 본 발명의 일 실시 형태에 따른 연마 공정 후의 절연막의 막 두께 분포를 설명하는 설명도.
도 12는 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 13은 본 발명의 일 실시 형태에 따른 절연막의 막 두께 분포를 설명하는 설명도.
도 14는 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 15는 본 발명의 일 실시 형태에 따른 절연막의 막 두께 분포를 설명하는 설명도.
도 16은 본 발명의 일 실시 형태에 따른 기판 처리 장치를 설명하는 설명도.
도 17은 본 발명의 일 실시 형태에 따른 기판 처리 장치의 샤워 헤드를 설명하는 설명도.
도 18은 본 발명의 일 실시 형태에 따른 기판 처리 장치의 가스 공급계를 설명하는 설명도.
도 19는 본 발명의 일 실시 형태에 따른 기판 처리 장치의 가스 공급계를 설명하는 설명도.
도 20은 본 발명의 일 실시 형태에 따른 컨트롤러의 개략 구성도.
도 21은 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 22는 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 23은 본 발명의 일 실시 형태에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 24는 본 발명의 일 실시 형태에 따른 시스템을 설명하는 설명도.
도 25는 비교예에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 26은 비교예에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
도 27은 비교예에 따른 웨이퍼의 처리 상태를 설명하는 설명도.
이하 본 발명의 실시 형태를 설명한다.
도 1을 이용하여 반도체 장치의 제조 공정을 설명한다.
〔제1 절연막 형성 공정(S101)〕
제1 절연막 형성 공정(S101)을 설명한다. 제1 절연막 형성 공정(S101)을 도 2, 도 3에 도시된 웨이퍼(200)를 이용하여 설명한다. 도 2는 절연막이 형성되기 전의 웨이퍼(200)의 상태이다. 도 3은 절연막 형성 후의 웨이퍼(200)의 상태이다.
도 2의 (A)는 처리되는 웨이퍼(200)를 처리면에서 본 도면이다. 도 2의 (B)는 도 2의 (A)의 α-α'선의 단면도다. 도 2의 (B)에서 파선(波線)의 우측은 웨이퍼의 중앙부를 나타내고, 파선의 좌측은 웨이퍼의 중앙부의 외주를 나타낸다.
웨이퍼(200)에는 소스 또는 드레인으로서 구성되는 소스·드레인 영역(2001)이 형성된다. 소스·드레인 영역(2001) 사이에는 채널 영역(2002)이 형성된다. 각 채널 영역(2002) 상에는 게이트 전극(2003)이 형성된다. 게이트 전극(2003)의 주위에는 게이트 전극(2003)의 측벽으로부터의 전류 누설을 억제하는 등의 역할을 가지는 외벽(2004)이 형성된다. 소스·드레인 영역(2001), 게이트 전극(2003)은 반도체 장치의 회로 구성의 일부로서 사용된다. 소스·드레인 영역(2001) 상에는 플러그로서의 금속막(2005)이 형성되고, 금속막(2005)의 사이에는 실리콘산화막으로 구성되는 층간 절연막(2006)이 형성된다. 금속막(2005)은 예컨대 텅스텐으로 형성된다. 층간 절연막(2006)은 후술하는 제1 층간 절연막(2007)과의 관계에 따라 본원에서는 제0 절연막이라고도 부른다.
계속해서 도 1, 도 3을 이용하여 제1 절연막 형성 공정(S101)을 설명한다. 웨이퍼(200)가 제1 절연막을 형성하는 기판 처리 장치(제1 절연막 형성 장치)에 반입되면, 기판 처리 장치의 처리실 내에 실리콘 함유 가스 및 산소 함유 가스가 공급된다. 공급된 가스가 처리실 내에서 반응하여, 후술하는 금속막(2009) 사이를 절연하는 제1 층간 절연막(2007)[단순히 절연막(2007) 또는 배선 형성용 절연막(2007)이라고도 부른다]이 형성된다. 절연막(2007)은 예컨대 실리콘산화막(SiO2막)으로 형성된다. 실리콘 함유 가스는 예컨대 TEOS[Tetraethyl orthosilicate, Si(OC2H5)4] 가스이며, 산소 함유 가스는 예컨대 산소 가스(O2)다. 절연막(2007)은 실리콘산화막에 한정되지 않고, 저유전율막(Low-K막)이나 실리콘산질화막이어도 좋다.
소정 시간이 경과한 후, 절연막(2007)이 형성되면, 웨이퍼(200)가 기판 처리 장치(제1 절연막 형성 장치)로부터 반출된다.
〔패터닝 공정(S102)〕
계속해서 도 1, 도 4를 이용하여 제1 절연막(2007)을 패터닝하는 패터닝 공정(S102)을 설명한다. 도 4는 에칭 후의 웨이퍼(200)의 상태를 설명하는 도면이다.
패터닝 공정(S102)은 제1 패터닝 시스템의 일부인 노광 장치나 에칭 장치에 의해 수행된다. 패터닝 공정(S102)은 노광 장치에 의한 노광 공정, 에칭 장치에 의한 에칭 공정 등의 공정을 포함한다. 제1 패터닝 시스템에 반입된 웨이퍼(200)가 노광 장치에 의해 노광된 후, 도 4에 도시되듯이 에칭 장치에 의해 절연막(2007)이 소정의 패턴으로 형성된다. 여기서는 배선용 홈(2008)이 형성된다. 에칭 처리 종료 후, 웨이퍼(200)는 에칭 장치로부터 그리고 제1 패터닝 시스템으로부터 반출된다.
〔금속막 형성 공정(S103)〕
계속해서 도 1, 도 5를 이용하여 금속막 형성 공정(S103)을 설명한다. 금속막 형성 공정(S103)은 금속막 형성 시스템에 의해 수행된다. 금속막 형성 시스템은 배리어 메탈막을 형성하는 배리어 메탈막 형성 장치나 배선으로서 구성되는 금속막을 형성하는 금속막 형성 장치를 포함한다. 제1 패터닝 시스템으로부터 반출된 웨이퍼(200)는 금속막 형성 시스템 중 하나인 배리어 메탈막 형성 장치에 반입된다. 배리어 메탈막 형성 장치에 의해 도 5의 (c)와 같이 각 배선용 홈(2008)의 표면에 배리어 메탈막(2021)이 형성된다. 배리어 메탈막(2021)은 후술하는 금속막(2009)의 확산을 억제하는 것이며, 예컨대 질화티타늄(TiN)으로 형성된다. 배리어 메탈막(2021)이 형성되면, 웨이퍼(200)는 금속막 형성 장치에 반입된다. 금속막 형성 장치는 기존의 도금 장치 또는 스퍼터링 장치를 이용할수 있다. 금속막 형성 장치에 의해 배리어 메탈막(2021) 상에 도금 처리 또는 스퍼터링 처리에 의해 금속막(2009)(배선용 금속막이라고도 부른다)이 형성된다. 금속막(2009)은 예컨대 구리(Cu)로 형성된다. 배리어 메탈막(2021)은 후술하는 배리어 절연막과 구별하기 위해서 제1 배리어막이라고 불러도 좋다.
성막의 특성 때문에 금속막(2009)은 도 5에 도시되듯이 배선용 홈(2008)뿐만 아니라 절연막(2007) 상에도 형성된다. 여기서는 배선용 홈(2008) 내에 형성된 금속막(2009)을 금속막(2009a)이라고 부르고, 절연막(2007) 상에 형성된 금속막(2009)을 금속막(2009b)이라고 부른다.
배선용 홈(2008)에 금속막(2009)이 형성되면, 금속막 형성 장치로부터 웨이퍼(200)가 반출된다.
〔금속막 연마 공정(S104)〕
계속해서 도 1, 도 6을 이용하여 연마 공정(S104)을 설명한다. 도 5에 도시되듯이 금속막을 스퍼터링 처리나 도금 처리로 형성하면, 절연막(2007) 상에도 금속막(2009b)이 형성된다. 금속막(2009b)은 금속막(2009a) 사이를 전기적으로 접속하기 때문에 이를 회피하기 위해서 금속막(2009b)을 제거하도록 연마가 수행된다. 또한 연마 공정은 CMP(Cheamical Mechanical Polishing) 공정이라고도 부른다.
금속막 형성 장치로부터 반출된 웨이퍼(200)는 제1 연마 장치에 반입된다.
본 공정에서는 금속막(2009a) 사이의 절연을 보다 확실하게 하기 위해서 금속막(2009b)은 과잉으로 연마된다. 과잉으로 연마되면, 도 6에 도시되듯이 금속막(2009b)이 제거되고, 금속막(2009a)은 절연된다. 또한 절연막(2007)과 금속막(2009)의 연마 속도의 차이나 금속막(2009)의 조밀의 문제 때문에, 절연막(2007)과 금속막(2009) 상에 디싱(2010)(dishing)이나 이로젼(2011)(erosion)이 형성된다.
제1 연마 장치에 의해 소정의 시간 동안 웨이퍼(200)가 처리되면, 제1 연마 장치로부터 웨이퍼(200)가 반출된다.
여기서는 연마 후의 절연막(2007), 금속막(2009)을 포함하는 층을 다층 배선의 제1층이라고 부른다. 또한 금속막(2009)을 금속 배선의 제1층 또는 M1층이라고 부른다.
〔배리어 절연막 형성 공정(S105)〕
계속해서 도 1, 도 7을 이용하여 배리어 절연막 형성 공정(S105)을 설명한다. 제1 연마 장치로부터 반출된 웨이퍼(200)는 배리어 절연막 형성 장치에 반입된다. 배리어 절연막 형성 장치에 의해 후술하는 금속막(2009)의 확산을 방지하는 배리어 절연막으로서 사용되는 배리어 절연막(2012)이 형성된다. 배리어 절연막(2012)은 전술하는 배리어 메탈막과 구별하기 위해서 제2 배리어막이라고 불러도 좋다.
배리어 절연막(2012)은 후술하는 패터닝 공정에서 에칭하기 어려운 재질이며, 예컨대 탄화실리콘(SiC)막이나 실리콘질화(SiN)막, 실리콘탄질화(SiCN)막 중 어느 하나를 포함한다.
배리어 절연막(2012)은 절연막(2007), 금속막(2009) 상에 형성된다. 따라서 배리어 절연막(2012)은 디싱(2010)이나 이로젼(2011) 상에도 형성된다. 그렇기 때문에 디싱(2010)이나 이로젼(2011) 상에서는 오목 형상을 가지는 배리어 절연막(2012)이 형성된다.
배리어 절연막(2012)이 형성된 후, 배리어 절연막 형성 장치로부터 웨이퍼(200)가 반출된다.
〔제2 절연막 형성 공정(S106)〕
계속해서 도 1, 도 8을 이용하여 제2 절연막 형성 공정(S106)을 설명한다. 웨이퍼(200)가 제2 절연막을 형성하는 기판 처리 장치(제2 절연막 형성 장치)에 반입되면, 기판 처리 장치의 처리실 내에 실리콘 함유 가스 및 산소 함유 가스가 공급된다. 공급된 가스는 처리실 내에서 반응하여, 후술하는 금속막(2020)이나 금속막(2019) 사이를 절연하는 제2 층간 절연막(2013)[단순히 절연막(2013), 제2 절연막(2013) 또는 배선 형성용 절연막(2013)이라고도 부른다]이 형성된다. 절연막(2013)은 예컨대 실리콘산화막(SiO2막)을 포함한다. 실리콘 함유 가스는 예컨대 TEOS가스이며, 산소 함유 가스는 예컨대 산소 가스이다. 절연막(2013)은 실리콘산화막에 한정되지 않고, 저유전율막(Low-K막)이나 실리콘산질화막이어도 좋다.
소정 시간이 경과한 후, 절연막(2013)이 형성되면 웨이퍼(200)가 기판 처리 장치(제2 절연막 형성 장치)로부터 반출된다.
절연막(2013)은 배리어 절연막(2012) 상에 형성된다. 따라서 디싱(2010)이나 이로젼(2011)의 영향을 받아서, 디싱(2010)이나 이로젼(2011) 상에서는 요부(2014)(凹部)를 포함하는 절연막(2013)이 형성된다. 요부(2014)는 반도체 장치의 특성에 영향을 미치기 때문에 이후의 제2 절연막 연마 공정(S107)에서 평탄화된다.
〔제2 절연막 연마 공정(S107)〕
계속해서 제2 절연막 연마 공정(S107)을 도 9 내지 도 15를 이용하여 설명한다. 제2 절연막 형성 장치로부터 반출된 웨이퍼(200)는 제2 연마 장치(400)에 반입되고, 절연막(2013)이 연마된다. 절연막(2013)을 연마하는 것에 의해 요부(2014)가 제거된다.
이하 연마 공정의 구체적인 내용을 설명한다. 웨이퍼(200)는 제2 절연막 형성 장치로부터 반출된 후, 도 9에 도시된 연마 장치(400)에 반입된다.
도 9에서 부호(401)는 연마반(硏磨盤)이며, 부호(402)는 웨이퍼(200)를 연마하는 연마포(硏磨布)다. 연마반(401)은 도시되지 않는 회전 기구에 접속되고, 웨이퍼(200)를 연마할 때는 연마반(401)은 화살표(406) 방향으로 회전된다.
부호(403)는 연마 헤드이며, 연마 헤드(403)의 상면(上面)에는 축(404)이 접속된다. 축(404)은 도시되지 않는 회전 기구·상하 구동(驅動) 기구에 접속된다. 웨이퍼(200)가 연마되는 동안 축(404)은 화살표(407) 방향으로 회전된다.
부호(405)는 슬러리(연마제)를 공급하는 공급관이다. 웨이퍼(200)를 연마하는 동안 공급관(405)으로부터 연마포(402)를 향하여 슬러리가 공급된다.
계속해서 도 10을 이용하여 연마 헤드(403)와 그 주변 구조의 상세를 설명한다. 도 10은 연마 헤드(403)의 단면도를 중심으로 그 주변 구조를 설명하는 설명도다. 연마 헤드(403)는 톱 링(403a), 리테이너 링(403b), 탄성 매트(403c)를 포함한다. 웨이퍼(200)가 연마되는 동안 웨이퍼(200)의 외측은 리테이너 링(403b)에 의해 둘러싸이고 탄성 매트(403c) 및 연마포(402)에 억제된다. 리테이너 링(403b)에는 리테이너 링(403b)의 외측으로부터 내측에 걸쳐서 슬러리가 통과하기 위한 홈(403d)이 형성된다. 홈(403d)은 리테이너 링(403b)의 형상에 맞춰서 원주 형상으로 복수 설치된다. 홈(403d)을 개재하여 미사용의 신선한 슬러리와 이미 사용된 슬러리가 교체된다.
계속해서 본 공정의 동작을 설명한다. 연마 헤드(403) 내에 웨이퍼(200)가 반입되면, 공급관(405)으로부터 슬러리가 공급되고 연마반(401) 및 연마 헤드(403)가 회전된다. 슬러리는 리테이너 링(403b) 내에 유입(流入)되어 웨이퍼(200)의 표면을 연마한다. 이와 같이 연마하는 것에 의해 요부(2014)가 제거될 수 있다. 소정 시간 연마하면 연마 장치(400)로부터 웨이퍼(200)가 반출된다.
한편 본 공정을 실시하면, 본 발명자는 도 11에 도시되듯이 웨이퍼(200)의 면내에서 절연막(2013)의 높이가 일치하지 않는 경우가 있다는 것을 확인하였다. 즉 절연막(2013)의 막 두께가 일치하지 않는 경우가 있다. 예컨대 웨이퍼(200)의 외주면의 막 두께가 중앙면에 비해 작은 분포A나 웨이퍼(200)의 중앙면의 막 두께가 외주면에 비해 작은 분포B가 발생할 수 있다는 것을 알았다.
절연막(2013)의 막 두께 분포, 즉 막의 높이 분포가 치우치면, 후술하는 패터닝 공정에서 비어홀의 높이에 편차가 발생하는 문제가 있다. 이에 기인하여 웨이퍼(200)의 면내의 금속막의 특성에 편차가 발생하기 때문에, 그 결과, 제품 비율(수율)의 저하가 발생된다.
이 문제에 대하여 본 발명자가 예의 연구한 결과, 분포A, 분포B 각각에 원인이 있다는 것을 알았다. 이하 그 원인을 설명한다.
분포A의 원인은 웨이퍼(200)에 대한 슬러리의 공급 방법이다. 전술과 같이 연마포(402)에 공급된 슬러리는 리테이너 링(403b)을 개재하여 웨이퍼(200)의 주위로부터 공급된다. 그래서 웨이퍼(200)의 중앙면에는 웨이퍼(200)의 외주면을 연마한 후의 슬러리가 유입되고, 한편 웨이퍼(200)의 외주면에는 신선한 슬러리가 유입된다. 신선한 슬러리는 연마 효율이 높기 때문에 웨이퍼(200)의 외주면은 중앙면보다 더 연마된다. 이상으로부터 절연막(2013)의 막 두께는 분포A처럼 된다는 사실을 알았다.
분포B가 되는 원인은 리테이너 링(403b)의 마모다. 연마 장치(400)로 많은 웨이퍼(200)를 연마하면, 연마포(402)에 압부(押付)된 리테이너 링(403b)의 선단(先端)이 마모되어, 홈(403d)이나 연마포(402)와의 접촉면이 변형된다. 그렇기 때문에 본래 공급되어야 할 슬러리가 리테이너 링(403b)의 내주에 공급되지 않는 경우가 있다. 이러한 경우, 웨이퍼(200)의 외주면에 슬러리가 공급되지 않기 때문에 웨이퍼(200)의 중앙면이 연마되어, 웨이퍼(200)의 외주면이 연마되지 않는 상태가 된다. 발명자는 따라서 절연막(2013)의 막 두께는 분포B처럼 된다는 사실을 알았다.
그래서 본 실시 형태는 후술하는 바와 같이 연마 장치(400)에 의해 웨이퍼(200) 상의 절연막(2013)을 연마한 후에 기판의 면내의 적층 절연막의 높이를 맞추도록 보정하는 보정 공정을 포함한다. 여기서 말하는 적층 절연막이란 절연막(2013)에 후술하는 절연막(2015)을 중첩한 막을 말한다. 바꿔 말하면, 적층 절연막의 일부로서 절연막(2013)을 포함하고 또 다른 일부로서 절연막(2015)을 포함한다.
적층 절연막의 높이를 맞추는 구체적인 방법으로서, 제2 절연막 연마 공정(S107) 후에, 제2 절연막 막 두께 측정 공정(S108)에서 절연막(2013)의 막 두께 분포를 측정하고 그 측정 데이터에 따라 제3 절연막 형성 공정(S109)이 실행된다. 이와 같이 하는 것에 의해 후술하는 관통 홈(2016)의 높이가 웨이퍼(200)의 면내에서 맞춰질 수 있다.
〔막 두께 측정 공정(S108)〕
다음으로 막 두께 측정 공정(S108)을 설명한다. 막 두께 측정 공정(S108)에서는 측정 장치를 이용하여 연마 후의 절연막(2013)의 막 두께가 측정된다. 측정 장치는 일반적인 장치가 사용 가능하므로 구체적인 설명을 생략한다. 여기서 말하는 막 두께란 예컨대 웨이퍼(200)의 표면부터 절연막(2013)의 표면까지의 막 두께이다.
연마 공정(S107) 후, 웨이퍼(200)는 측정 장치에 반입된다. 측정 장치는 연마 장치(400)의 영향을 받기 쉬운 웨이퍼(200)의 중앙면과 중앙면의 외주의 외주면 중 적어도 몇 군데를 측정하여, 절연막(2013)의 막 두께(높이) 분포를 측정한다. 측정된 데이터는 상위 장치를 개재하여 후술하는 기판 처리 장치(900)에 보내진다. 측정 후, 웨이퍼(200)는 측정 장치로부터 반출된다.
〔제3 절연막 형성 공정(S109)〕
계속해서 제3 절연막 형성 공정을 설명한다. 제3 절연막[2015, 절연막(2015), 제3 층간 절연막이라고도 부른다]은 제2 절연막(2013)과 마찬가지의 성분 조성을 가진다. 본 공정에서는 도 12 또는 도 14에 도시되듯이 제3 층간 절연막(2015)이 연마 후의 제2 절연막(2013) 상에 형성된다. 여기서는 제2 절연막(2013)과 제3 절연막(2015)을 중첩한 층을 적층 절연막이라고 부른다. 또한 제3 절연막은 적층 절연막의 막 두께 분포를 보정하는 막이므로 보정막이라고 불러도 좋다. 또한 제3 절연막 형성 공정(S109)은 적층 절연막의 막 두께 분포를 보정하는 제3 절연막을 형성하는 공정이므로 보정 공정이라고 불러도 좋다.
제3 절연막 형성 공정(S109)을 통하여 연마 후의 제2 층간 절연막(2013)의 막 두께 분포를 보정하도록 제3 층간 절연막(2015)이 형성된다. 보다 바람직하게는 제3 층간 절연막(2015)의 표면의 높이를 맞추도록 제3 층간 절연막(2015)이 형성한다. 여기서 말하는 높이란 제3 층간 절연막(2015)의 표면의 높이를 말하고, 바꿔 말하면 웨이퍼(200)의 표면부터 제3 층간 절연막(2015)의 표면까지의 거리를 말한다.
이하 도 12 내지 도 20을 이용하여 본 공정을 설명한다. 도 12는 제2 절연막(2013)이 분포A가 된 경우에 본 공정에서 형성한 제3 절연막(2015)을 설명하는 도면이다. 도 13은 막 두께 분포A와 그 보정 분포A'을 설명하는 설명도다. 도 14는 제2 절연막(2013)이 분포B가 된 경우에 본 공정에서 형성한 제3 절연막(2015)을 설명하는 도면이다. 도 15는 막 두께 분포B와 그 보정 분포B'을 설명하는 설명도다. 도 16 내지 도 20은 본 공정을 실현하기 위한 기판 처리 장치를 설명하는 도면이다.
도 12의 (A)는 제3 절연막(2015)을 형성한 후의 웨이퍼(200)를 상방(上方)에서 본 도면이다. 도 12의 (B)는 막 두께 분포A에서 도 12의 (A)의 α-α'의 단면 중 웨이퍼(200)의 중앙과 그 외주를 발췌한 도면이다.
도 14의 (A)는 제3 절연막(2015)을 형성한 후의 웨이퍼(200)를 상방에서 본 도면이다. 도 14의 (B)는 막 두께 분포B에서 도 14의 (A)의 α-α'의 단면 중 웨이퍼(200)의 중앙과 그 외주를 발췌한 도면이다.
여기서는 웨이퍼(200)의 중앙면의 제2 절연막(2013)을 절연막(2013a), 제3 절연막(2015)을 절연막(2015a)이라고 부르고, 웨이퍼(200)의 외주면의 제2 절연막(2013)을 절연막(2013b), 제3 절연막(2015)을 절연막(2015b)이라고 부른다.
측정 장치로부터 반출된 웨이퍼(200)는 도 16에 도시된 제3 절연막(2015)을 형성하는 장치인 기판 처리 장치(900)에 반입된다.
기판 처리 장치(900)는 제2 절연막 막 두께 측정 공정(S108)에서 측정한 데이터에 기초하여 제3 절연막(2015)의 막 두께를 기판의 면내에서 제어한다. 예컨대 상위 장치로부터 수신한 데이터가 분포A를 나타내는 데이터라면, 기판 처리 장치(900)는 웨이퍼(200)의 외주면의 절연막(2015b)을 두껍게 하고 웨이퍼(200)의 중앙면의 절연막(2015a)이 외주면의 절연막(2015b)보다 얇아지도록 막 두께를 제어한다. 또한 상위 장치(270)로부터 수신한 데이터가 분포B를 나타내는 데이터라면, 기판 처리 장치(900)는 웨이퍼(200)의 중앙면의 절연막(2015a)을 두껍게 하고 웨이퍼(200)의 외주면의 절연막(2015b)을 절연막(2015a)보다 얇아지도록 막 두께를 제어한다.
보다 바람직하게는 제2 절연막(2013)과 제3 절연막(2015)을 중첩한 적층 절연막의 높이가 웨이퍼의 면내에서 소정의 범위가 되도록 기판 처리 장치(900)는 제3 절연막(2015)의 두께를 제어한다. 바꿔 말하면, 기판의 면내에서 제2 절연막(2013)과 제3 절연막(2015)을 중첩한 적층 절연막의 높이의 분포가 소정의 범위 내가 되도록, 기판 처리 장치(900)는 제3 층간 절연막(2015)의 막 두께 분포를 제어하여 높이를 맞춘다.
즉 도 12, 도 14에 도시되듯이 웨이퍼(200)의 중앙면의 배리어 절연막(2012)의 표면으로부터 제3 절연막(2015a) 상단까지의 높이(H1a)와 웨이퍼(200)의 외주면의 배리어 절연막(2012)의 표면으로부터 제3 절연막(2015b)의 상단까지의 높이(H1b)가 맞춰질 수 있다.
다음으로 절연막(2015a), 절연막(2015b) 각각의 막 두께를 제어 가능한 기판 처리 장치(900)를 구체적으로 설명한다.
본 실시 형태에 따른 처리 장치(900)를 설명한다. 기판 처리 장치(900)는 예컨대 도 16에 도시되듯이 매엽식(枚葉式) 기판 처리 장치이다.
도 16에 도시되듯이 기판 처리 장치(900)는 처리 용기(202)를 구비한다. 처리 용기(202)는 예컨대 횡단면(橫斷面)이 원형이며 편평한 밀폐 용기이다. 또한 처리 용기(202)는 예컨대 알루미늄(Al)이나 스텐레스(SUS) 등의 금속 재료 또는 석영에 의해 형성된다. 처리 용기(202) 내에는 기판으로서 실리콘 웨이퍼 등의 웨이퍼(200)를 처리하는 처리 공간(201)(처리실) 및 반송 공간(203)이 형성된다. 처리 용기(202)는 상부 용기(202a)와 하부 용기(202b)로 구성된다. 상부 용기(202a)와 하부 용기(202b) 사이에는 칸막이 판(204)이 설치된다. 상부 처리 용기(202a)에 둘러싸인 공간이며 칸막이 판(204)보다 상방의 공간을 처리 공간(201)(처리실이라고도 부른다)이라고 부르고, 하부 용기(202b)에 둘러싸인 공간이며 칸막이 판보다 하방(下方)의 공간을 반송 공간(203)이라고 부른다.
하부 용기(202b)의 측면에는 게이트 밸브(205)에 인접한 기판 반입출구(206)가 설치되고, 웨이퍼(200)는 기판 반입출구(206)를 개재하여 도시되지 않는 반송실 사이를 이동한다. 하부 용기(202b)의 저부(底部)에는 리프트 핀(207)이 복수 설치된다.
처리실(201) 내에는 웨이퍼(200)를 지지하는 기판 지지부(210)가 설치된다. 기판 지지부(210)는 웨이퍼(200)를 재치하는 재치면(211)과, 재치면(211)을 표면에 가지는 기판 재치대(212)를 포함한다. 바람직하게는 가열부로서의 히터(213)가 설치된다. 가열부가 설치되는 것에 의해 웨이퍼(200)가 가열되어 웨이퍼(200) 상에 형성되는 막의 품질이 향상될 수 있다. 기판 재치대(212)에는 리프트 핀(207)이 관통하는 관통공(214)이 리프트 핀(207)과 대응하는 위치에 각각 설치되어도 좋다.
기판 재치대(212)는 샤프트(217)에 의해 지지된다. 샤프트(217)는 처리 용기(202)의 저부를 관통하고, 처리 용기(202)의 외부에서 승강 기구(218)에 접속된다. 승강 기구(218)가 작동되어 샤프트(217) 및 기판 재치대(212)가 승강되는 것에 의해 기판 재치면(211) 상에 재치되는 웨이퍼(200)가 승강될 수 있다. 또한 샤프트(217)의 하단부의 주위는 벨로즈(219)에 의해 피복되어, 처리실(201) 내가 기밀하게 보지(保持)된다.
기판 재치대(212)는 웨이퍼(200)의 반송 시에는 기판 재치면(211)이 기판 반입출구(206)의 위치(웨이퍼 반송 위치)가 되도록 하강하고, 웨이퍼(200)의 처리 시에는 도 12에서 도시되듯이 웨이퍼(200)가 처리실(201) 내의 처리 위치(웨이퍼 처리 위치)까지 상승한다.
구체적으로는 기판 재치대(212)가 웨이퍼 반송 위치까지 하강되었을 때는 리프트 핀(207)의 상단부가 기판 재치면(211)의 상면으로부터 돌출하여 리프트 핀(207)이 웨이퍼(200)를 하방으로부터 지지한다. 또한 기판 재치대(212)가 웨이퍼 처리 위치까지 상승되었을 때는 리프트 핀(207)은 기판 재치면(211)의 상면으로부터 매몰하여 기판 재치면(211)이 웨이퍼(200)를 하방으로부터 지지한다. 또한 리프트 핀(207)은 웨이퍼(200)와 직접 접촉하기 때문에 예컨대 석영이나 알루미나 등의 재질로 형성하는 것이 바람직하다. 또한 리프트 핀(207)에 승강 기구가 설치되어, 기판 재치대(212)와 리프트 핀(207)이 상대적으로 작동해도 좋다.
히터(213)는 웨이퍼(200)가 중심인 중심면과 그 중심면의 외주인 외주면을 각각 개별로 가열 제어 가능한 구조이다. 히터(213)는 예컨대 기판 재치면(211)의 중심에 설치되고 상방에서 보았을 때에 주 형상[周狀]의 센터 존 히터(213a)와, 마찬가지로 주 형상이며 센터 존 히터(213a)의 외주에 설치된 아웃 존 히터(213b)를 포함한다. 센터 존 히터(213a)는 웨이퍼의 중심면을 가열하고, 아웃 존 히터(213b)는 웨이퍼의 외주면을 가열한다.
센터 존 히터(213a), 아웃 존 히터(213b)는 각각 히터 전력 공급선을 개재하여 히터 온도 제어부(215)에 접속된다. 히터 온도 제어 기구(218)는 각 히터로의 전력 공급을 제어하는 것에 의해 웨이퍼(200)의 중심면, 외주면의 온도를 제어한다.
기판 재치대(213)에는 웨이퍼(200)의 온도를 측정하는 온도 측정기(216a)와 온도 측정기(216b)가 내포된다. 온도 측정기(216a)는 센터 존 히터(213a) 근방의 온도를 측정하도록 기판 재치대(212)의 중심부에 설치된다. 온도 측정기(216b)는 아웃 존 히터(213b) 근방의 온도를 측정하도록 기판 재치대(212)의 외주면에 설치된다. 온도 측정기(216a), 온도 측정기(216b)는 온도 정보 수신부(216c)에 접속된다. 각 온도 측정기로 측정한 온도는 온도 정보 수신부(216c)에 송신된다. 온도 정보 수신부(216c)는 수신한 온도 정보를 후술하는 컨트롤러(260)에 송신한다. 컨트롤러(260)는 수신한 온도 정보나 상위 장치(270)로부터 수신하는 막 두께 정보에 기초하여 히터 온도를 제어한다. 또한 온도 측정기(216a), 온도 측정기(216b), 온도 정보 수신부(216c)를 총칭하여 온도 검출부(216)라고 부른다.
(배기계)
처리실(201)[상부 용기(202a)]의 내벽 상면에는 처리실(201)의 분위기를 배기하는 배기구(221)가 설치된다. 배기구(221)에는 제1 배기관으로서의 배기관(224)이 접속되고, 배기관(224)에는 처리실(201) 내를 소정의 압력으로 제어하는 APC(Auto Pressure Controller) 등의 압력 조정기(222), 진공 펌프(223)가 순서대로 직렬로 접속된다. 제1 배기부(배기 라인)는 주로 배기구(221), 배기관(224), 압력 조정기(222)를 포함한다. 또한 진공 펌프(223)를 제1 배기부에 포함시켜도 좋다.
(버퍼실)
처리실(201)의 상방에는 버퍼실(232)이 설치된다. 버퍼실(232)은 측벽(232a), 천정(232b)(天井)을 포함한다. 버퍼실(232)은 샤워 헤드(234)를 내포한다. 버퍼실(232)의 내벽(232a)과 샤워 헤드(234) 사이에는 가스 공급 경로(235)가 구성된다. 즉 가스 공급 경로(235)는 샤워 헤드(234)의 측벽(234b)을 둘러싸도록 설치된다.
샤워 헤드(234)와 처리실(201)을 구획하는 벽에는 분산판(234a)이 설치된다. 분산판(234a)은 예컨대 원반 형상이다. 처리실(201)측에서 보면, 도 17과 같이 가스 공급 경로(235)는 샤워 헤드 측벽(234b)과 측벽(232a) 사이이며 분산판(234)의 수평 방향 주위에 설치된 구조이다.
버퍼실(232)의 천정(232b)에는 가스 도입관(236), 가스 도입관(237)이 관통된다. 또한 가스 도입관(238), 가스 도입관(239)이 접속된다. 가스 도입관(236), 가스 도입관(237)은 샤워 헤드(234)에 접속된다. 가스 도입관(236), 가스 도입관(238)은 후술하는 제1 가스 공급계에 접속된다. 가스 도입관(237), 가스 도입관(239)은 후술하는 제2 가스 공급계에 접속된다.
가스 도입관(236), 가스 도입관(237)으로부터 도입된 가스는 샤워 헤드(234)를 개재하여 처리실(201)에 공급된다. 가스 도입관(238), 가스 도입관(239)으로부터 도입된 가스는 가스 공급 경로(235)를 개재하여 처리실(201)에 공급된다.
샤워 헤드(234)로부터 공급된 가스는 웨이퍼(200)의 중심으로 공급된다. 가스 공급 경로(235)로부터 공급된 가스는 웨이퍼(200)의 에지에 공급된다. 웨이퍼의 외주면(에지)이란 전술한 웨이퍼의 중심에 대하여 그 외주를 말한다. 샤워 헤드(234)는 예컨대 석영, 알루미나, 스텐레스, 알루미늄 등의 재료로 형성된다.
상기 구성에 의해 샤워 헤드(234)는 기판 재치면(211) 상에 재치한 웨이퍼(200)의 중앙면과 대향하는 위치에 설치된다. 따라서 샤워 헤드(234)로부터 공급된 가스는 웨이퍼(200)의 중앙면에 공급될 수 있다. 또한 가스 공급 경로(235)는 웨이퍼(200)의 외주면과 대향하는 위치에 설치된다. 따라서 공급된 가스는 웨이퍼(200)의 외주면에 공급될 수 있다.
(가스 공급계)
(제1 가스 공급계)
계속해서 도 18을 이용하여 제1 가스 공급계를 설명한다. 도 18의 A1은 도 16의 A1에 접속되고, A2는 도 16의 A2에 접속된다. 즉 가스 공급관(241a)은 가스 도입관(236)에 접속되고, 가스 공급관(242a)은 가스 도입관(238)에 접속된다.
가스 공급관(241a)에는 상류부터 합류관(240b), 매스 플로우 컨트롤러(241b), 밸브(241c)가 설치된다. 매스 플로우 컨트롤러(241b), 밸브(241c)에 의해 가스 공급관(241a)을 통과하는 가스의 유량이 제어된다. 합류관(240b)의 상류에는 제1 처리 가스 가스원(240a)이 설치된다. 제1 처리 가스는 실리콘 함유 가스다. 예컨대 디실란(Si2H6) 가스가 이용된다.
바람직하게는 밸브(241c)의 하류측에 불활성 가스를 공급하기 위한 제1 불활성 가스 공급관(243a)이 접속된다. 불활성 가스 공급관(243a)에는 상류부터 불활성 가스원(243b), 매스 플로우 컨트롤러(243c), 밸브(243d)가 설치된다. 불활성 가스는 예컨대 헬륨(He) 가스가 이용된다. 불활성 가스는 가스 공급관(241a)을 흐르는 가스에 첨가되고, 희석 가스로서 사용된다. 매스 플로우 컨트롤러(243c), 밸브(243d)를 제어하는 것에 의해 가스 도입관(236), 샤워 헤드(234)를 개재하여 공급하는 처리 가스의 농도나 유량이 보다 최적으로 튜닝될 수 있다.
가스 도입관(238)과 접속되는 가스 공급관(242a)에는 상류부터 합류관(240b), 매스 플로우 컨트롤러(242b), 밸브(242c)가 설치된다. 매스 플로우 컨트롤러(242b), 밸브(242c)에 의해 가스 공급관(242a)을 통과하는 가스의 유량이 제어된다. 합류관(240b)의 상류에는 제1 처리 가스 가스원(240a)이 설치된다.
바람직하게는 밸브(242c)의 하류측에 불활성 가스를 공급하기 위한 제2 불활성 가스 공급관(244a)이 접속된다. 불활성 가스 공급관(244a)에는 상류부터 불활성 가스원(244b), 매스 플로우 컨트롤러(244c), 밸브(244d)가 설치된다. 불활성 가스는 예컨대 헬륨(He) 가스가 이용된다. 불활성 가스는 가스 공급관(242a)을 흐르는 가스에 첨가되고, 희석 가스로서 사용된다. 매스 플로우 컨트롤러(244c), 밸브(244d)를 제어하는 것에 의해 가스 도입관(238), 가스 공급 경로(235)를 흐르는 가스의 농도나 유량이 보다 최적하게 튜닝될 수 있다.
가스 공급관(241a), 매스 플로우 컨트롤러(241b), 밸브(241c), 가스 공급관(242a), 매스 플로우 컨트롤러(242b), 밸브(242c), 합류관(240b)을 제1 가스 공급계라고 부른다. 또한 가스원(240a), 가스 도입관(236), 가스 도입관(238)이 제1 가스 공급계에 포함되어도 좋다.
제1 불활성 가스 공급관(243a), 매스 플로우 컨트롤러(243c), 밸브(243d), 제2 불활성 가스 공급관(244a), 매스 플로우 컨트롤러(244c), 밸브(244d)를 제1 불활성 가스 공급계라고 부른다. 또한 불활성 가스원(243b), 불활성 가스원(244b)이 제1 불활성 가스 공급계에 포함되어도 좋다. 또한 제1 가스 공급계는 제1 불활성 가스 공급계를 포함해도 좋다.
또한 본 실시 형태에서는 가스 공급관(241a)을 제1 가스 공급관, 가스 공급관(242a)을 제2 가스 공급관이라고 부른다.
또한 매스 플로우 컨트롤러(241b) 단독 또는 매스 플로우 컨트롤러(241b)와 밸브(241c)의 조합을 제1 처리 가스 유량 제어부라고 부른다. 또한 매스 플로우 컨트롤러(242b) 단독 또는 매스 플로우 컨트롤러(242b)와 밸브(242c)의 조합을 제2 처리 가스 유량 제어부라고 부른다.
또한 매스 플로우 컨트롤러(243c) 단독 또는 매스 플로우 컨트롤러(243c)와 밸브(243d)의 조합을 제1 불활성 가스 유량 제어부라고 부른다. 또한 매스 플로우 컨트롤러(244c) 단독 또는 매스 플로우 컨트롤러(244c)와 밸브(244d)의 조합을 제2 불활성 가스 유량 제어부라고 부른다.
(제2 가스 공급계)
계속해서 도 19를 이용하여 제2 가스 공급계를 설명한다. 도 19의 B1은 도 16의 B1에 접속되고, B2는 도 16의 B2에 접속된다. 즉 가스 공급관(251a)은 가스 도입관(237)에 접속되고, 가스 공급관(252a)은 가스 도입관(239)에 접속된다.
가스 공급관(251a)에는 상류부터 합류관(250b), 매스 플로우 컨트롤러(251b), 밸브(251c)가 설치된다. 매스 플로우 컨트롤러(251b), 밸브(251c)에 의해 가스 공급관(241a)을 통과하는 가스의 유량이 제어된다. 합류관(250b)의 상류에는 제2 처리 가스 가스원(250a)이 설치된다. 제2 처리 가스는 산소 함유 가스다. 예컨대 산소 가스(O2)가 이용된다.
바람직하게는 밸브(251c)의 하류측에 불활성 가스를 공급하기 위한 제3 불활성 가스 공급관(253a)이 설치된다. 불활성 가스 공급관(253a)에는 상류부터 불활성 가스원(253b), 매스 플로우 컨트롤러(253c), 밸브(253d)가 설치된다. 불활성 가스는 예컨대 헬륨(He) 가스이다. 불활성 가스는 가스 공급관(251a)을 흐르는 가스의 희석 가스로서 사용된다. 매스 플로우 컨트롤러(253c), 밸브(253d)를 제어하는 것에 의해 가스 도입관(237), 샤워 헤드(234)를 개재하여 공급하는 가스의 농도나 유량이 보다 최적하게 튜닝될 수 있다.
가스 공급관(252a)에는 상류부터 합류관(250b), 매스 플로우 컨트롤러(252b), 밸브(252c)가 설치된다. 매스 플로우 컨트롤러(252b), 밸브(252c)에 의해 가스 공급관(252a)을 통과하는 가스의 유량이 제어된다. 합류관(250b)의 상류에는 제2 처리 가스 가스원(250a)이 설치된다.
바람직하게는 밸브(252c)의 하류측에 불활성 가스를 공급하기 위한 제4 불활성 가스 공급관(254a)이 설치된다. 불활성 가스 공급관(254a)에는 상류부터 불활성 가스원(254b), 매스 플로우 컨트롤러(254c, 밸브(254d)가 설치된다. 불활성 가스는 예컨대 헬륨(He) 가스이다. 불활성 가스는 가스 공급관(252a)을 흐르는 가스의 희석 가스로서 사용된다. 매스 플로우 컨트롤러(254c), 밸브(254d)를 제어하는 것에 의해 가스 도입관(239), 가스 공급 경로(235)를 흐르는 가스의 농도나 유량이 보다 최적으로 튜닝될 수 있다.
가스 공급관(251a), 매스 플로우 컨트롤러(251b), 밸브(251c), 가스 공급관(252a), 매스 플로우 컨트롤러(252b), 밸브(252c), 합류관(250b)을 제2 가스 공급계라고 부른다. 또한 가스원(250a), 가스 도입관(237), 가스 도입관(239)이 제2 가스 공급계에 포함되어도 좋다.
제3 불활성 가스 공급관(253a), 매스 플로우 컨트롤러(253c), 밸브(253d), 제4 불활성 가스 공급관(254a), 매스 플로우 컨트롤러(254c), 밸브(254d)를 제2 불활성 가스 공급계라고 부른다. 또한 불활성 가스원(253b), 불활성 가스원(254b)이 제2 불활성 가스 공급계에 포함되어도 좋다. 또한 제2 가스 공급계는 제2 불활성 가스 공급계를 포함해도 좋다. 또한 제1 가스 공급계, 제2 가스 공급계를 가스 공급계라고 부른다.
또한 본 실시 형태에서는 가스 공급관(251a)을 제3 가스 공급관, 가스 공급관(252a)을 제4가스 공급관이라고 부른다.
또한 매스 플로우 컨트롤러(251b) 단독 또는 매스 플로우 컨트롤러(251b)와 밸브(251c)의 조합을 제3 처리 가스 유량 제어부라고 부른다. 또한 매스 플로우 컨트롤러(252b) 단독 또는 매스 플로우 컨트롤러(252b)와 밸브(242c)의 조합을 제4 처리 가스 유량 제어부라고 부른다.
또한 매스 플로우 컨트롤러(243c) 단독 또는 매스 플로우 컨트롤러(243c)와 밸브(243d)의 조합을 제1 불활성 가스 유량 제어부라고 부른다. 또한 매스 플로우 컨트롤러(244c) 단독 또는 매스 플로우 컨트롤러(244c)와 밸브(244d)의 조합을 제2 불활성 가스 유량 제어부라고 부른다.
이상과 같이 제1 가스 공급계 및 제2 가스 공급계 각각에 매스 플로우 컨트롤러, 밸브를 설치하기 때문에 개별로 가스의 양이 제어될 수 있다. 또한 제1 불활성 가스 공급계, 제2 불활성 가스 공급계에 각각 매스 플로우 컨트롤러, 밸브가 설치되기 때문에, 개별로 가스의 농도가 제어될 수 있다.
(제어부)
기판 처리 장치(900)는 기판 처리 장치(900)의 각(各) 부(部)의 동작을 제어하는 컨트롤러(260)를 포함한다.
컨트롤러(260)의 개략을 도 20에 도시한다. 제어부(제어 수단)인 컨트롤러(260)는 CPU(260a)(Central Processing Unit), RAM(260b)(Random Access Memory), 기억 장치(260c), I/O 포트(260d), 비교부(260f), 송수신부(260g)를 구비한 컴퓨터로서 구성된다. RAM(260b), 기억 장치(260c), I/O 포트(260d)는 송수신부(260g)의 지시에 의해 내부 버스(260e)를 개재하여 CPU(260a)와 데이터 교환 가능하다. 컨트롤러(260)에는 예컨대 터치패널 등으로서 구성된 입출력 장치(261)나 외부 기억 장치(262)가 접속될 수 있다. 또한 상위 장치(270)에 네트워크를 개재하여 전기적으로 접속되는 수신부(263)가 설치된다. 수신부(263)는 상위 장치(270)로부터 다른 장치의 정보를 수신할 수 있다.
기억 장치(260c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성된다. 기억 장치(260c) 내에는 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 순서나 조건 등이 기재된 프로그램 레시피, 검출된 막 두께와 온도 제어값을 비교한 테이블, 검출된 막 두께와 가스 공급 제어값을 비교한 테이블 등이 판독 가능하도록 격납된다. 또한 프로세스 레시피는 후술하는 기판 처리 공정의 각 순서를 컨트롤러(260)에 실행시켜 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하 이 프로그램 레시피나 제어 프로그램 등을 총칭하여 단순히 프로그램이라고도 부른다. 또한 본 명세서에서 프로그램이라는 단어를 이용한 경우는 프로그램 레시피 단체(單體)만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우 또는 그 양방(兩方)을 포함하는 경우가 있다. 또한 RAM(260b)은 CPU(260a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(260d)는 게이트 밸브(205), 승강 기구(218), 히터(213), 압력 조정기(222), 진공 펌프(223) 등에 접속된다. 또한 I/O 포트(260d)는 MFC(241b, 242b, 243c, 244c, 251b, 252b, 253c, 254c), 밸브(241c, 242c, 243d, 244d, 251c, 252c, 253d, 254d) 등에도 접속되어도 좋다.
CPU(260a)는 기억 장치(260c)로부터의 제어 프로그램을 판독하여 실행하는 것과 함께, 입출력 장치(261)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(260c)로부터 프로세스 레시피를 판독하도록 구성된다. 그리고 CPU(260a)는 판독된 프로세스 레시피의 내용을 따르도록 송수신부(260g)를 개재하여 게이트 밸브(205)의 개폐 동작, 승강 기구(218)의 승강 동작, 히터(213)로의 전력 공급 동작, 압력 조정기(222)의 압력 조정 동작, 진공 펌프(223)의 ON/OFF 제어, 매스 플로우 컨트롤러의 유량 조정 동작, 밸브 등을 제어할 수 있다.
또한 컨트롤러(260)는 전용의 컴퓨터로서 구성되는 경우에 한정되지 않고, 범용의 컴퓨터로서 구성되어도 좋다. 예컨대 전술한 프로그램을 격납한 외부 기억 장치(262)[예컨대 자기(磁氣) 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광(光) 디스크, MO 등의 광자기 디스크, USB메모리나 메모리 카드 등의 반도체 메모리]를 준비하고, 이러한 외부 기억 장치(262)를 이용하여 범용의 컴퓨터에 프로그램을 인스톨하는 것 등에 의해, 본 실시 형태에 따른 컨트롤러(260)가 구성될 수 있다. 또한 컴퓨터에 프로그램을 공급하기 위한 수단은 외부 기억 장치(262)를 개재하여 공급하는 경우에 한정되지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용하여 외부 기억 장치(262)를 개재하지 않고 프로그램이 공급되도 좋다. 또한 기억 장치(260c)나 외부 기억 장치(262)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하 이들을 총칭하여 단순히 기록 매체라고도 부른다. 또한 본 명세서에서 기록 매체라는 단어를 이용한 경우는 기억 장치(260c) 단체만을 포함하는 경우, 외부 기억 장치(262) 단체만을 포함하는 경우 또는 그 양방을 포함하는 경우가 있다.
또한 본 실시 형태의 수신부가 상위 장치(270)로부터 다른 장치의 정보를 수신하는 것을 기재했지만, 이에 한정되지 않는다. 예컨대 그 외의 장치로부터 직접 정보가 수신되어도 좋다. 또한 입출력 장치(261)를 통하여 다른 장치의 정보가 입력하고, 이에 기초하여 제어해도 좋다. 또한 다른 장치의 정보가 외부 기억 장치에 기억되고, 그 외부 기억 장치로부터 다른 장치의 정보가 수신되도 좋다.
계속해서 기판 처리 장치(900)를 이용한 절연막의 형성 방법을 설명한다. 제2 절연막 막 두께 측정 공정(S108) 후, 측정된 웨이퍼(200)는 기판 처리 장치(900)에 반입된다. 또한 이하의 설명에서 기판 처리 장치에 포함된 각 부의 동작은 컨트롤러(260)에 의해 제어된다.
(기판 반입 공정)
막 두께 측정 공정(S108)에서 제1 절연막(2013)의 막 두께가 측정되면, 웨이퍼(200)가 기판 처리 장치(900)에 반입된다. 구체적으로는 기판 지지부(210)가 승강 기구(218)에 의해 하강되고, 리프트 핀(207)이 관통공(214)으로부터 기판 지지부(210)의 상면측에 돌출시킨 상태로 된다. 또한 처리실(201) 내가 소정의 압력으로 조압(調壓)된 후, 게이트 밸브(205)가 개방되고 게이트 밸브(205)로부터 리프트 핀(207) 상에 웨이퍼(200)가 재치된다. 웨이퍼(200)가 리프트 핀(207) 상에 재치된킨 후, 승강 기구(218)에 의해 기판 지지부(210)가 소정의 위치까지 상승되는 것에 의해 웨이퍼(200)가 리프트 핀(207)으로부터 기판 지지부(210)에 재치된다.
(감압·승온 공정)
계속해서 처리실(201) 내가 소정의 압력(진공도)이 되도록 배기관(224)을 개재하여 처리실(201) 내가 배기된다. 이때 압력 센서가 측정한 압력값에 기초하여 압력 조정기(222)로서의 APC밸브의 개도(開度)가 피드백 제어된다. 또한 온도 센서(216)가 검출한 온도값에 기초하여 처리실(201) 내가 소정의 온도가 되도록 히터(213)로의 통전량이 피드백 제어된다. 구체적으로는 기판 지지부(210)가 히터(213)에 의해 미리 가열되고, 웨이퍼(200) 또는 기판 지지부(210)의 온도 변화가 없어지고 나서 소정 시간 유지된다. 그 동안 처리실(201) 내에 잔류하는 수분 또는 부재로부터의 탈(脫) 가스 등이 있는 경우에는 진공 배기나 불활성 가스 공급에 의한 퍼지에 의해 수분 또는 탈 가스가 제거되도 좋다. 이것으로 성막 프로세스전의 준비가 완료된다. 또한 처리실(201) 내가 소정의 압력으로 배기될 때에 1회 도달 가능한 진공도까지 진공 배기되도 좋다.
웨이퍼(200)가 기판 지지부(210)에 재치되고, 처리실(201) 내의 분위기가 안정된 후, 매스 플로우 컨트롤러(241b, 242b, 251b, 252b)가 가동되는 것과 함께, 밸브(241c, 242c, 251c, 252c)의 개도가 조정된다. 이때 매스 플로우 컨트롤러(243c), 매스 플로우 컨트롤러(244c), 매스 플로우 컨트롤러(253c), 매스 플로우 컨트롤러(254c)가 가동되는 것과 함께 밸브(243d), 밸브(244d), 밸브(253d), 밸브(254d)의 개도가 조정되도 좋다.
(가스 공급 공정)
가스 공급 공정에서는 제1 가스 공급계 및 제2 가스 공급계로부터 처리실(201)에 가스가 공급된다.
가스가 공급될 때는, 상위 장치(270)로부터 수신한 절연막(2013)의 막 두께 측정 데이터에 따라 제1 가스 공급계, 제2 가스 공급계의 매스 플로우 컨트롤러나 밸브가 제어되어서 웨이퍼(200)의 중앙면에 공급하는 처리 가스의 양(또는 농도)고과 외주면에 공급하는 처리 가스의 양(또는 농도)이 각각 제어된다. 보다 바람직하게는 상위 장치(270)로부터 수신한 측정 데이터에 따라 센터 존 히터(213a)와 아웃 존 히터(213b)가 제어되어 웨이퍼(200)의 면내의 온도 구배(勾配)가 제어된다.
처리실(201) 내에 공급된 가스가 처리실(201) 내에서 분해되어, 연마 후의 제2 절연막(2013) 상에 제3 절연막(2015)이 형성된다.
소정의 시간이 경과한 후, 각 밸브가 닫히고 가스의 공급이 정지된다.
이때의 히터(213)의 온도는 게이트 전극(203) 등의 이미 형성된 구성에 악영향이 없는 온도로 한다. 특히 금속막(2009)의 성분이 주위의 구성에 확산되지 않을 수 있는 온도 범위가 되도록 히터(213)의 온도가 설정된다. 보다 바람직하게는 금속막(2009)의 주위에 형성된 배리어 절연막(2012), 배리어 메탈막(2021)의 유전율이 원하는 범위가 될 수 있는 온도 범위가 되도록 히터(213)의 온도가 설정된다. 예컨대 웨이퍼(200)가 300℃ 내지 450℃의 범위 내의 소정의 온도가 되도록 히터(213)의 온도가 설정된다.
예컨대 웨이퍼(200)의 온도가 300℃ 이상으로 되는 것에 의해 이미 형성되는 배리어 절연막(2012)의 막의 열화나 유전율의 향상 등이 억제된다. 만일 웨이퍼(200)의 온도가 300℃ 미만으로 된 경우, 배리어 절연막(2012)의 막 밀도가 열화되기 때문에 금속막(2009)의 성분, 예컨대 구리 성분이 절연막(2013) 등에 확산되기 쉬워진다. 절연막(2013)의 주성분인 Si는 구리 성분이 확산되기 쉬운 재질이기 때문에 웨이퍼(200)의 면내의 확산 상태를 제어하는 것은 곤란하다. 구리 성분이 확산된 경우, 웨이퍼(200)의 면내에서 배선 사이의 특성의 편차가 발생한다. 그래서 웨이퍼(200)의 온도가 300℃ 이상으로 되는 것에 의해 금속막(2009)의 성분이 절연막(2013) 등에 확산되는 것이 억제된다.
또한 예컨대 웨이퍼(200)의 온도가 450℃ 이하로 되는 것에 의해 도 5의 (C)에 기재된 배리어 메탈막(2021)의 막 밀도가 저하되고, 금속막(2009)의 성분, 예컨대 구리 성분이 절연막(2009) 등에 확산되는 것이 억제된다. 만일 웨이퍼(200)의 온도가 450℃보다 높은 온도인 경우, 배리어 메탈막(2021)의 막 밀도가 저하되기 때문에 금속막(2009)의 성분, 예컨대 구리 성분이 절연막(2007) 등에 확산되기 쉬워진다. 절연막(2007)의 주성분인 Si는 구리 성분이 확산되기 쉬운 재질이기 때문에 웨이퍼(200)의 면내의 확산 상태를 제어하는 것은 곤란하다. 따라서 구리 성분이 확산된 경우, 웨이퍼(200)의 면내에서 배선 사이의 특성의 편차가 발생한다. 그래서 웨이퍼(200)의 온도가 450℃ 이하로 되는 것에 의해 금속막(2009)의 성분이 절연막(2007) 등에 확산되는 것이 억제된다.
불활성 가스는 He가스 외에 막에 악영향이 없는 가스라면 좋고, 예컨대 Ar, N2, Ne, Xe 등의 희가스를 이용해도 좋다.
(기판 반출 공정)
가스 공급 공정이 끝난 후, 기판 지지부(210)가 승강 기구(218)에 의해 하강되고, 리프트 핀(207)이 관통공(214)으로부터 기판 지지부(210)의 상면측에 돌출시킨 상태로 된다. 또한 처리실(201) 내가 소정의 압력으로 조압된 후, 게이트 밸브(205)가 개방하고 웨이퍼(200)가 리프트 핀(207) 상에서 게이트 밸브(205) 외로 반송된다.
계속해서 본 장치를 이용하여 제3 층간 절연막(2015)의 막 두께를 제어하는 방법을 설명한다. 전술과 같이 연마 공정(S107) 종료 후, 제2 절연막(2013)은 웨이퍼(200)의 중앙면과 외주면에서 막 두께가 다르다. 막 두께 측정 공정(S108)에서는 그 막 두께 분포가 측정된다. 측정 결과는 상위 장치(270)를 통해서 RAM(260b)에 격납된다. 격납된 데이터는 비교부(260f)에 의해 기억 장치(260c) 내의 레시피와 비교되고, 그 레시피 내의 제어값에 기초한 장치 제어가 이뤄진다.
다음으로 상위 장치로부터 수신되어 RAM(260b)에 격납된 데이터가 분포A인 경우를 설명한다. 분포A의 경우란 도 12에 도시되듯이 절연막(2013a)이 절연막(2013b)보다 두꺼운 경우를 말한다.
분포A의 경우, 본 공정에서는 웨이퍼(200)의 외주면에 형성하는 절연막(2015b)이 두껍고 웨이퍼(200)의 중앙면에 형성하는 절연막(2015a)의 막 두께가 절연막(2015b)보다 얇도록 제3 층간 절연막(2015)의 막 두께가 제어된다. 구체적으로는 가스가 공급될 때, 웨이퍼(200)의 외주면에 공급되는 실리콘 함유 가스가 웨이퍼(200)의 중앙면보다 많도록 가스 공급계가 제어된다. 이와 같이 하는 것에 의해 본 반도체 장치의 절연막의 높이, 즉 절연막(2013)에 절연막(2015)을 중첩한 적층 절연막의 막 두께가 도 13에 도시된 타깃 막 두께 분포A'과 같이 보정될 수 있다. 즉 적층 절연막의 막 두께가 막 두께 분포A'과 같이 보정될 수 있다.
구체적으로는 먼저 비교부(260f)는 기억 장치(206c)로부터 테이블을 판독한다. 비교부(260f)는 판독한 데이터와 수신한 막 두께 분포를 비교하여 각 매스 플로우 컨트롤러의 제어값을 선정한다. 그 후, 송수신부(260g)는 I/O 포트(260d)를 개재하여 각 매스 플로우 컨트롤러에 제어값을 송신한다. 각 매스 플로우 컨트롤러는 수신한 제어값이 되도록 조정하여 가스의 유량을 제어한다.
이때 제1 가스 공급계는 수신한 제어값에 기초하여 매스 플로우 컨트롤러(241b)를 제어하고 밸브(241c)의 개도를 제어하여, 샤워 헤드(234)로부터 처리실(201)에 공급되는 실리콘 함유 가스의 양을 제어한다. 또한 제1 가스 공급계는 매스 플로우 컨트롤러(242b)를 제어하는 것과 함께 밸브(242c)의 개도를 제어하여, 가스 공급 경로(235)로부터 처리실(201)에 실리콘 함유 가스를 공급한다. 제1 가스 공급계는 가스 공급 경로(235)로부터 공급되는 가스의 폭로량이 샤워 헤드로부터 공급되는 가스의 폭로량보다 많아지도록, 웨이퍼(200)의 처리면의 단위 면적당의 실리콘 함유 가스의 폭로량을 제어한다. 여기서 말하는 폭로량이란 처리 가스의 주성분의 폭로량이다. 본 실시 형태에서는 처리 가스가 실리콘 함유 가스이며, 주성분은 실리콘이다.
또한 제2 가스 공급계는 수신한 제어값에 기초하여 매스 플로우 컨트롤러(251b)를 제어하고 밸브(251c)의 개도를 제어하여 샤워 헤드(234)로부터 공급하는 산소 함유 가스의 양을 제어한다. 가스 공급관(251a)의 산소 함유 가스의 양은 가스 공급관(241a)의 실리콘 함유 가스의 양에 대응하는 양이다. 또한 제2 가스 공급계는 매스 플로우 컨트롤러(252b)를 제어하는 것과 함께 밸브(252c)의 개도를 제어하여, 가스 공급 경로(235)로부터 산소 함유 가스를 공급한다. 가스 공급관(252a)의 산소 함유 가스의 양은 가스 공급관(242a)의 실리콘 함유 가스의 양에 대응하는 양이다.
이때 가스 공급 경로(235)로부터 공급되는 가스의 폭로량이 샤워 헤드(234)로부터 공급되는 가스의 폭로량보다 많아지도록, 제2 가스 공급계는 웨이퍼(200)의 처리면의 단위 면적당의 실리콘 함유 가스의 폭로량을 제어한다. 여기서 말하는 폭로량이란 처리 가스의 주성분의 폭로량이다. 본 실시 형태에서는 처리 가스가 실리콘 함유 가스이며, 주성분은 실리콘이다.
샤워 헤드(234)를 개재하여 공급된 실리콘 함유 가스와 산소 함유 가스는 웨이퍼(200)의 중앙면에 형성된 절연막(2013a) 상에 공급된다. 공급된 가스에 의해 도 12에 도시되듯이 절연막(2013a) 상에 절연막(2015a)이 형성된다.
가스 공급 경로(235)를 개재하여 공급된 실리콘 함유 가스와 산소 함유 가스는 웨이퍼(200)의 외주면에 형성된 절연막(2013b) 상에 공급된다. 공급된 가스에 의해 도 12에 도시되듯이 절연막(2013b) 상에 절연막(2015b)이 형성된다.
전술과 같이 웨이퍼(200)의 처리면의 단위 면적당의 실리콘 함유 가스의 폭로량은 절연막(2013b) 상에서 절연막(2013a) 상보다 많기 때문에, 절연막(2015b)의 막 두께를 절연막(2015a)보다 두껍게 할 수 있다.
이때 도 12에 도시되듯이 절연막(2013b)에 절연막(2015b)을 중첩한 두께(H1b)와 절연막(2013a)에 절연막(2015a)을 중첩한 두께(H1a)가 실질적으로 마찬가지가 되도록, 절연막(2015)의 두께가 제어된다. 보다 바람직하게는 기판(200)의 표면으로부터 절연막(2015b)의 상단까지의 거리와, 기판(200)의 표면으로부터 절연막(2015a)의 상단까지의 거리의 차이가 소정 범위 내가 되도록 절연막(2015)의 두께가 제어된다. 또한 보다 바람직하게는 상기 기판의 면내의 절연막(2015)의 높이(제3 층간 절연막의 상단)의 분포가 소정의 범위 내가 되도록, 제3 절연막(2015)의 막 두께 분포가 제어된다.
또한 다른 방법으로서 제1 가스 공급계는 가스 공급관(241a)과 가스 공급관(242a)의 실리콘 함유 가스의 공급량을 같게 하고 그 대신에 가스 공급관(241a)과 가스 공급관(242a) 각각의 실리콘 함유 가스의 농도를 제어해도 좋다. 실리콘 함유 가스의 농도를 제어할 때는 제1 불활성 가스 공급계를 제어하는 것에 의해 가스 공급관(241a), 가스 공급관(242a)을 통과하는 실리콘 함유 가스의 농도를 제어한다. 분포A의 경우, 제1 가스 공급계는 가스 공급관(241a)을 통과하는 실리콘 함유 가스의 농도를 낮게 가스 공급관(242a)을 통과하는 실리콘 함유 가스의 농도를 가스 공급관(241a)을 통과하는 가스의 농도보다 높게 한다.
구체적으로는 막 두께 분포A인 정보를 수신하면 비교부(260f)는 테이블을 판독한다. 비교부(260f)는 판독한 테이블과 수신한 막 두께 분포를 비교하여 매스 플로우 컨트롤러(241b, 243c, 242b, 244c, 251c, 253c, 252b, 254c)의 제어값을 선정한다. 그 후, 송수신부(260g)는 I/O 포트(260d)를 개재하여 각 매스 플로우 컨트롤러에 제어값을 송신한다. 각 매스 플로우 컨트롤러는 수신한 제어값이 되도록 조정하여 가스의 유량을 제어한다.
이와 같이 하는 것에 의해 가스 공급 경로(235)로부터 공급되는 가스량이 샤워 헤드(234)로부터 공급되는 가스량보다 많아지도록, 웨이퍼(200)의 처리면의 단위 면적당의 실리콘 함유 가스의 폭로량이 보다 치밀하게 제어될 수 있다. 이와 같은 제어에 의해 보다 확실하게 절연막(2015b)의 막 두께를 절연막(2015a)보다 두껍게 하는 것이 가능해진다.
보다 바람직하게는 가스 공급관(241a)과 가스 공급관(242a)의 실리콘 함유 가스의 공급량을 다르게 하는 것과 함께 가스 공급관(241a)과 가스 공급관(242a)의 실리콘 함유 가스의 농도를 다르게 하는 것도 좋다. 이와 같은 제어에 의해 단위 면적당의 실리콘 함유 가스의 폭로량이 보다 큰 차이를 가지도록 실리콘 함유 가스가 공급될 수 있다. 즉 절연막(2015a)과 절연막(2015b)에서 보다 큰 막 두께 차이로 할 수 있다. 따라서 제2 절연막 연마 공정(S107)에서 절연막(2013a)과 절연막(2013b)의 높이의 차이가 크게 되어도 높이를 맞추는 것이 가능해진다.
또한 보다 바람직하게는 전술한 바와 같이 처리 가스를 제어하는 것과 병행하여, 센터 존 히터(213a)와 아웃 존 히터(213b)가 제어되어도 좋다. 이 경우, 비교부(260f)는 판독된 테이블과 수신한 막 두께 분포를 비교하여 매스 플로우 컨트롤러(241b, 243c, 242b, 244c, 251c, 253c, 252b, 254c)의 제어값과, 히터(213a, 213b)의 제어값을 선정한다. 그 후, 송수신부(260g)는 I/O 포트(260d)를 개재하여 각 매스 플로우 컨트롤러에 제어값을 송신한다. 각 매스 플로우 컨트롤러는 수신한 제어값이 되도록 조정하여 가스의 유량을 제어한다. 또한 송수신부(260g)는 I/O 포트(260d)를 개재하여 히터 온도 제어부(215)에 제어값을 송신하여 웨이퍼(200)가 원하는 온도 분포가 되도록 제어한다.
동시에 불활성 가스 공급계를 제어하는 경우, 마찬가지로 비교부(260f)는 테이블을 판독한다. 비교부(260f)는 판독된 테이블과 수신한 막 두께 분포를 비교하여, 매스 플로우 컨트롤러(241b, 243c, 242b, 244c, 251c, 253c, 252b, 254c)의 제어값과, 히터(213a, 213b)의 제어값을 선정한다. 그 후, 송수신부(260g)는 I/O 포트(260d)를 개재하여 각 매스 플로우 컨트롤러와 히터에 제어값을 송신한다. 각 매스 플로우 컨트롤러는 수신한 제어값이 되도록 조정하여 가스의 유량을 제어한다. 또한 송수신부(260g)는 I/O 포트(260d) 개재하여 히터 온도 제어부(215)에 제어값을 송신하여 웨이퍼(200)가 원하는 온도 분포가 되도록 제어한다.
형성되는 막 두께는 온도에 비례하기 때문에, 분포A의 경우, 히터 온도 제어부(215)는 아웃 존 히터(213b)의 온도를 센터 존 히터(213a)보다 높게 한다. 예컨대 디실란 가스와 같은 온도 조건이 막 생성 효율에 크게 기여하는 가스를 이용하여 절연막(2015)을 형성하는 경우에 유효하다.
이와 같이 처리 가스 공급량(농도)과 온도를 병행해서 제어하면 보다 치밀한 막 두께 제어가 가능해진다.
다음으로 RAM(260b)에 격납된 데이터가 분포B인 경우를 설명한다. 분포B의 경우란 도 14에 도시되듯이 절연막(2013b)이 절연막(2013a)보다 두꺼운 경우를 말한다.
분포B의 경우, 본 공정에서는 웨이퍼(200)의 중앙면에 형성하는 절연막(2015a)이 두껍고 웨이퍼(200)의 외주면에 형성하는 절연막(2015b)의 막 두께가 절연막(2015a)보다 얇도록 제3 층간 절연막(2015)의 막 두께가 제어된다. 구체적으로는 가스를 공급할 때, 웨이퍼(200)의 중앙면에 공급하는 실리콘 함유 가스를 웨이퍼(200)의 외주면보다 많게 하도록 가스 공급계가 제어된다. 이와 같이 하는 것에 의해 본 반도체 장치의 절연막의 높이, 즉 절연막(2013)에 절연막(2015)을 중첩한 높이가 도 15에 도시된 타깃 막 두께 분포B'과 같이 보정될 수 있다. 즉 적층 절연막의 막 두께가 막 두께 분포B'과 같이 보정될 수 있다.
구체적으로는 먼저 비교부(260f)는 기억 장치(206c)로부터 테이블을 판독한다. 비교부(260f)는 판독된 데이터와 수신한 막 두께 분포를 비교하여 각 매스 플로우 컨트롤러의 제어값을 선정한다. 그 후, 송수신부(260g)는 I/O 포트(260d)를 개재하여 각 매스 플로우 컨트롤러에 제어값을 송신한다. 각 매스 플로우 컨트롤러는 수신한 제어값이 되도록 조정하여 가스의 유량을 제어한다.
이때 제1 가스 공급계는 수신한 제어값에 기초하여 매스 플로우 컨트롤러(241b)를 제어하는 것과 함께 밸브(241c)의 개도를 제어하여 샤워 헤드(234)로부터 처리실(201)에 공급하는 실리콘 함유 가스의 양을 제어한다. 또한 매스 플로우 컨트롤러(242b)를 제어하는 것과 함께 밸브(242c)의 개도를 제어하여 가스 공급 경로(235)로부터 처리실(201)에 실리콘 함유 가스를 공급한다. 제1 가스 공급계는 샤워 헤드(234)로부터 공급되는 가스의 폭로량이 가스 공급 경로(235)로부터 공급되는 가스의 폭로량보다 많아지도록 웨이퍼(200)의 처리면의 단위 면적당의 실리콘 함유 가스의 폭로량을 제어한다.
또한 제2 가스 공급계는 수신한 제어값에 기초하여 매스 플로우 컨트롤러(251b)를 제어하는 것과 함께 밸브(251c)의 개도를 제어하여 샤워 헤드(234)로부터 공급하는 산소 함유 가스의 양을 제어한다. 가스 공급관(251a)의 산소 함유 가스의 양은 가스 공급관(241a)의 실리콘 함유 가스의 양에 대응한 양으로 한다. 또한 매스 플로우 컨트롤러(252b)를 제어하는 것과 함께 밸브(252c)의 개도를 제어하여 가스 공급 경로(235)로부터 산소 함유 가스를 공급한다. 가스 공급관(252a)의 산소 함유 가스의 양은 가스 공급관(242a)의 실리콘 함유 가스의 양에 대응한 양으로 한다.
이때 제2 가스 공급계는 샤워 헤드(234)로부터 공급되는 가스의 폭로량이 가스 공급 경로(235)로부터 공급되는 가스의 폭로량보다 많아지도록 웨이퍼(200)의 처리면의 단위 면적당의 실리콘 함유 가스의 폭로량을 제어한다.
샤워 헤드(234)를 개재하여 공급된 실리콘 함유 가스와 산소 함유 가스는 웨이퍼(200)의 중앙면에 형성된 절연막(2013a) 상에 공급된다. 공급된 가스에 의해 도 14에 도시되듯이 절연막(2013a) 상에 절연막(2015a)이 형성된다.
가스 공급 경로(235)를 개재하여 공급된 실리콘 함유 가스와 산소 함유 가스는 웨이퍼(200)의 외주면에 형성된 절연막(2013b) 상에 공급된다. 공급된 가스에 의해 도 14에 도시되듯이 절연막(2013b) 상에 절연막(2015b)이 형성된다.
전술과 같이 웨이퍼(200)의 처리면의 단위 면적당의 실리콘 함유 가스의 폭로량이 절연막(2013a) 상이 절연막(2013b) 상보다 많아지기 때문에, 절연막(2015a)의 막 두께는 절연막(2015b)보다 두껍게 될 수 있다.
이때 도 14에 도시되듯이 절연막(2013b)에 절연막(2015b)을 중첩한 두께(H1b)와, 절연막(2013a)에 절연막(2015a)을 중첩한 두께(H1a)가 실질적으로 마찬가지가 되도록 절연막(2015)의 두께가 제어된다. 보다 바람직하게는 기판(200)의 표면으로부터 절연막(2015b)의 상단까지의 거리와, 기판(200)의 표면으로부터 절연막(2015a)의 상단까지의 거리의 차이가 소정 범위 내가 되도록 절연막(2015)의 두께가 제어된다. 또한 보다 바람직하게는 상기 기판의 면내의 절연막(2015)의 높이(제3 층간 절연막의 상단)의 분포가 소정의 범위 내가 되도록 제3 절연막(2015)의 막 두께 분포가 제어된다.
또한 다른 방법으로서 제1 가스 공급계는 가스 공급관(241a)과 가스 공급관(242a)의 실리콘 함유 가스의 공급량을 마찬가지로 하고, 그 대신에 가스 공급관(241a)과 가스 공급관(242a) 각각의 실리콘 함유 가스의 농도를 제어해도 좋다. 실리콘 함유 가스의 농도를 제어할 때는 제1 불활성 가스 공급계를 제어하는 것에 의해 가스 공급관(241a), 가스 공급관(242a)을 통과하는 실리콘 함유 가스의 농도를 제어한다. 분포B의 경우, 제1 가스 공급계는 가스 공급관(242a)을 통과하는 실리콘 함유 가스의 농도를 작게 하고 가스 공급관(241a)을 통과하는 실리콘 함유 가스의 농도를 가스 공급관(242a)을 통과하는 가스의 농도보다 높게 한다.
구체적으로는 막 두께 분포B의 정보를 수신하면 비교부(260f)는 테이블을 판독한다. 비교부(260f)는 판독된 테이블과 수신한 막 두께 분포를 비교하여 매스 플로우 컨트롤러(241b, 243c, 242b, 244c, 251c, 253c, 252b, 254c)의 제어값을 선정한다. 그 후, 송수신부(260g)는 I/O 포트(260d)를 개재하여 각 매스 플로우 컨트롤러에 제어값을 송신한다. 각 매스 플로우 컨트롤러는 수신한 제어값이 되도록 조정하여 가스의 유량을 제어한다.
이와 같이 하는 것에 의해 샤워 헤드(234)로부터 공급되는 가스량이 가스 공급 경로(235)로부터 공급되는 가스량보다 많아지도록, 보다 확실하게 웨이퍼(200)의 처리면의 단위 면적당의 실리콘 함유 가스의 폭로량이 제어될 수 있다. 이와 같은 제어에 의해 보다 확실하게 절연막(2015a)의 막 두께를 절연막(2015b)보다 두껍게 하는 것이 가능해진다.
보다 바람직하게는 가스 공급관(251a)과 가스 공급관(252a)의 실리콘 함유 가스의 공급량을 다르게 하는 것과 함께 농도를 다르게 해도 좋다. 이 경우, 테이블을 판독한 후, 비교부(260f)는 판독된 도 28의 테이블과 수신한 막 두께 분포를 비교하여 매스 플로우 컨트롤러(241b, 243c, 242b, 244c, 251c, 253c, 252b, 254c)의 제어값과, 히터(213a, 213b)의 제어값을 선정한다. 그 후, 송수신부(260g)는 I/O 포트(260d)를 개재하여 각 매스 플로우 컨트롤러에 제어값을 송신한다. 각 매스 플로우 컨트롤러는 수신한 제어값이 되도록 조정하여 가스의 유량을 제어한다. 또한 송수신부(260g)는 I/O 포트(260d)를 개재하여 히터 온도 제어부(215)에 제어값을 송신하여 웨이퍼(200)가 원하는 온도 분포가 되도록 제어한다.
동시에 불활성 가스 공급계를 제어하는 경우, 마찬가지로 비교부(260f)는 테이블을 판독한다. 비교부(260f)는 판독된 테이블과 수신한 막 두께 분포를 비교하여 매스 플로우 컨트롤러(241b, 243c, 242b, 244c, 251c, 253c, 252b, 254c)의 제어값과, 히터(213a, 213b)의 제어값을 선정한다. 그 후, 송수신부(260g)는 I/O 포트(260d)를 개재하여 각 매스 플로우 컨트롤러와 히터에 제어값을 송신한다. 각 매스 플로우 컨트롤러는 수신한 제어값이 되도록 조정하여 가스의 유량을 제어한다. 또한 송수신부(260g)는 I/O 포트(260d)를 개재하여 히터 온도 제어부(215)에 제어값을 송신하여 웨이퍼(200)가 원하는 온도 분포가 되도록 제어한다.
이와 같은 제어에 의해 단위 면적당의 실리콘 함유 가스의 폭로량이 보다 큰 차이를 가지도록 실리콘 함유 가스가 공급될 수 있다. 즉 절연막(2015a)과 절연막(2015b)에서 보다 큰 막 두께 차이로 할 수 있다. 따라서 제2 절연막 연마 공정(S107)에서 절연막(2013a)과 절연막(2013b)의 높이의 차이가 크게 되어도 높이를 맞추는 것이 가능해진다.
또한 보다 바람직하게는 전술한 바와 같이 처리 가스를 제어하는 것과 병행하여 센터 존 히터(213a)와 아웃 존 히터(213b)가 제어되어도 좋다. 형성되는 막 두께는 온도에 비례하기 때문에, 분포B의 경우 히터 온도 제어부(215)는센터 존 히터(213a)의 온도를 아웃 존 히터(213b)보다 높게 한다. 예컨대 디실란 가스와 같은 온도 조건이 막 생성 효율에 크게 기여하는 가스를 이용하여 절연막(2015)을 형성하는 경우에 유효하다.
이와 같이 처리 가스 공급량(농도)과 온도를 병행해서 제어하면 보다 치밀한 막 두께 제어가 가능해진다.
이상 설명한 바와 같이 웨이퍼(200)의 처리면의 단위 면적당의 실리콘 함유 가스의 양을 튜닝하는 것에 의해, 웨이퍼(200)의 중앙과 그 외주 각각에서 제3 절연막(2015)의 두께가 제어될 수 있다.
이때 절연막(2013b)에 절연막(2015b)을 중첩한 두께가 절연막(2013a)에 절연막(2015a)을 중첩한 두께와 동등하게 되도록 절연막(2015)의 두께가 제어된다.
〔막 두께 측정 공정(S110)〕
계속해서 막 두께 측정 공정(S110)을 설명한다. 막 두께 측정 공정(S110)에서는 제2 절연막(2013)과 제3 절연막(2015)을 중첩한 층의 높이가 측정된다. 구체적으로는 중첩한 층의 높이가 일치하는지, 즉 적층 절연막의 막 두께가 타깃의 막 두께 분포와 같이 보정되었는지에 대한 여부가 확인된다. 여기서 「높이가 일치한다」란 완전히 높이가 일치하는 것에 한정되지 않고, 높이에 차이가 있어도 좋다. 예컨대 높이의 차이는 이후의 패터닝 공정이나 금속막 형성 공정에서 영향이 없는 범위라면 좋다.
제3 절연막 형성 공정(S109) 후, 웨이퍼(200)는 측정 장치에 반입된다. 측정 장치는 연마 장치(400)의 영향을 받기 쉬운 웨이퍼(200)의 중앙면과 그 외주면 중 적어도 몇 군데를 측정하고, 절연막(2015)의 막 두께(높이) 분포를 측정한다. 측정된 데이터는 상위 장치(270)에 보내진다. 측정 후, 웨이퍼(200)는 반출된다. 웨이퍼(200)의 면내의 높이의 분포가 소정 범위 내, 구체적으로는 이후의 패터닝 공정(S111)이나 금속막 형성 공정(S112)에서 영향이 없는 범위 내라면, 패터닝 공정(S111)으로 이행한다. 또한 막 두께 분포가 소정의 분포가 되는 것이 미리 안 경우에는 막 두께 측정 공정(S110)은 생략해도 좋다.
〔패터닝 공정(S111)〕
계속해서 패터닝 공정(S111)을 설명한다. 막 두께 측정 후, 웨이퍼(200)를 원하는 패턴으로 패터닝한다. 패터닝 공정의 상세를 도 21 내지 도 23을 이용하여 설명한다. 또한 여기서는 분포A를 예로 들어 설명하지만 이에 한정되지 않고, 분포B에서도 마찬가지라는 것은 말할 필요도 없다.
패터닝 공정(S111)은 제2 패터닝 시스템의 일부인 노광 장치나 에칭 장치로 수행된다. 패터닝 공정(S111)은 노광 장치에 의한 노광 공정, 에칭 장치에 의한 에칭 공정 등의 공정을 포함한다. 패터닝 시스템에 반입된 웨이퍼(200)는 노광된 후, 도 21에 도시되듯이 에칭 장치에 의해 적층 절연막이 소정의 패턴으로 패터닝된다. 여기서는 관통 홈(2016)을 형성한다. 에칭 처리 종료 후, 웨이퍼(200)는 에칭 장치 및 제2 패터닝 시스템으로부터 반출된다. 여기서는 관통 홈을 형성하는 공정을 관통 홈 형성 공정이라고 부른다.
구체적으로는 본 공정에서는 도 21과 같이 적층 절연막[제2 절연막(2013)과 제3 절연막(2015)을 적층한 막]에 콘택트 홀로서 이용되는 관통 홈(2016)이 형성된다. 관통 홈(2016)이 형성될 때는, 배리어 절연막(2012)이 에칭되어 금속막(2009)의 일부가 노출된다. 에칭 시, 배리어 절연막(2012)을 에칭하는 에칭 장치에 의해 소정의 시간 동안 처리가 수행된다. 금속막(2009)의 노출 부분에서 후술하는 금속막(2019)과 금속막(2009)이 전기적으로 접속된다. 후술하는 바와 같이 관통 홈(2016)의 하부는 금속막(2019)이 매립되는 비어홀로서 형성되고 상부는 금속막(2020)이 매립되는 배선 홈으로서 형성된다.
계속해서 도 22와 같이 배선이 되는 금속막을 배치하기 위한 배선용 홈(2017)이 형성된다. 형성 시, 배선용 홈을 형성하는 에칭 장치에 의해 소정의 시간 동안 웨이퍼(200)가 처리된다. 여기서는 웨이퍼(200)의 중앙면에 높이(H2a)의 배선 홈(2017a)이 형성된다. 또한 웨이퍼(200)의 외주면에 높이(H2b)의 배선 홈(2017b)이 형성된다. 적층 절연막의 높이가 웨이퍼(200)의 중앙면과 웨이퍼(200)의 외주면에서 마찬가지이기 때문에 저절로 높이(H2a)와 높이(H2b)는 실질적으로 마찬가지가 된다. 또한 배선용 홈은 반도체 장치의 제2층으로서 이용된다. 여기서는 배선 홈을 형성하는 공정을 배선 홈 형성 공정이라고 부른다.
〔금속막 형성 공정(S112)〕
계속해서 관통 홈(2016)이나 배선 홈(2017)의 표면에 배리어 메탈막(2018)이 형성된다. 그 후, 배리어 메탈막(2018) 상에 도 23에 도시되듯이 접속 배선(비아(via) 또는 관통 단자라고도 부른다)으로서 이용되는 금속막(2019)이 매립되고, 또한 배선용 홈(2017)에 배선으로서 이용되는 금속막(2020)[배선용 금속막(2020), 또는 배선(2020)이라고도 부른다]이 매립된다. 금속막(2019), 금속막(2020)은 같은 성분으로 해도 좋다. 같은 성분으로 한 경우는 하나의 성막 공정에서 금속막(2019), 금속막(2020)을 형성한다. 금속막(2019), 금속막(2020)의 성분으로서는 예컨대 구리를 이용한다. 금속막 형성 공정(S112)에서는 접속 배선을 형성하기 때문에 접속 배선 형성 공정이라고 불러도 좋다.
또한 여기서는 금속막(2019), 금속막(2020), 절연막(2013)을 포함하는 층을 다층 배선층의 제2층이라고 부른다. 또한 금속막(2020)을 금속 배선의 제2층, 또는 M2층이라고 부른다.
전술과 같이 제3 절연막 형성 공정(S109)을 포함하는 기판 처리 공정을 수행하는 것에 의해 비아홀로서 이용되는 M1층과 M2층 사이의 관통 홈(2016)의 높이가 웨이퍼(200)의 면내에서 일정하게 될 수 있다. 즉 웨이퍼(200)의 중앙면의 M1층과 M2층 사이의 관통 홈(2016a)의 높이(H3a)와, 웨이퍼(200)의 외주면의 M1층과 M2층 사이의 관통 홈(2016b)의 높이(H3b)가 맞춰질 수 있다. 이와 같이 하면, 웨이퍼(200)의 중앙의 금속막(2019a)과, 웨이퍼(200)의 외주의 금속막(2019b)의 높이가 맞춰질 수 있기 때문에 금속막(2019)의 특성이 웨이퍼의 면내에서 일정하게 될 수 있다. 따라서 웨이퍼(200)로부터 생산하는 많은 반도체 장치에 대하여 그 특성이 일정하게 될 수 있다.
또한 여기서 말하는 특성은 금속막(2019)의 높이에 비례하는 특성을 말하고, 예컨대 전기적인 용량이나 저항값을 말한다.
〔연마 공정(S113)〕
금속막 형성 공정(S112)이 종료되면, 금속막 연마 공정(S104)과 마찬가지로 금속막 사이를 절연하기 위한 연마가 수행된다.
〔판정 공정(S114)〕
웨이퍼 상에 원하는 층수(層數)가 형성되었는지 판단한다. 원하는 층수가 형성되면 처리를 종료한다. 원하는 층수가 형성되지 않았으면 배리어 절연막 형성 공정(S105)으로 이행한다. 원하는 층수가 형성될 때까지 배리어 절연막 형성 공정(S105) 내지 금속막 연마 공정(S113)이 반복된다.
본 실시 형태에서는 M1층과 M2층을 예로 들어 설명했지만 이에 한정되지 않는다. 예컨대 M3층 이상이어도 적용 가능하다.
또한 본 실시 형태에서는 중력 방향 하층과 상층을 접속하는 것을 예로 들어 설명했지만 이에 한정되지 않고, 예컨대 3차원 적층 회로에 응용해도 좋다는 것은 말할 필요도 없다.
다음으로 도 25 내지 도 27을 이용하여 비교예를 설명한다. 비교예는 막 두께 측정 공정(S108), 제3 절연막 형성 공정(S109)을 실시하지 않는 경우다. 즉 제2 절연막 연마 공정(S107) 후, 패터닝 공정(S111)이 실시된다. 따라서 웨이퍼(200)의 중앙면과 그 외주면에서 절연막의 높이나 관통 홈(2016)의 높이가 다르다.
도 25를 이용하여 비교예를 설명한다. 도 25는 도 21과 비교한 도면이다. 도 25의 경우, 제2 절연막 연마 공정(S107)에 의해 절연막(2013)의 높이가 웨이퍼(200)의 중앙면과 웨이퍼(200)의 외주면에서 다르다. 즉 절연막(2013a)과 절연막(2013b)의 높이가 다르다.
이러한 웨이퍼(200)에 배선 홈(2017)을 형성하는 에칭 프로세스가 실행된다. 에칭 프로세스는 소정 시간 수행되기 때문에 도 26에 도시되듯이 웨이퍼(200) 내주의 배선 홈(2017a)의 높이(H4a)와 웨이퍼(200)의 외주의 배선 홈(2017b)의 높이(H4a)의 높이는 일정해진다. 하지만 절연막(2013)의 높이가 웨이퍼(200)의 외주와 웨이퍼(200)의 중앙에서 다르기 때문에 관통 홈(2016) 중 비아홀의 높이가 달라진다. 즉 웨이퍼(200)의 중앙의 비아홀의 높이(H5a)와, 웨이퍼(200)의 외주의 비아홀의 높이(H5b)가 다르다.
웨이퍼(200)의 중앙과 웨이퍼(200)의 외주에서 비아홀의 높이가 다르기 때문에 도 27에 도시되듯이 비아홀에 매립되는 금속막(2019')의 높이도 웨이퍼(200)의 중앙과 웨이퍼(200)의 외주에서 다르다. 따라서 전기적인 용량이나 저항값 등의 높이에 비례하는 특성이 웨이퍼(200)의 중앙의 금속막(2019a')과 웨이퍼(200)의 외주의 금속막(2019b')에서 다르다. 따라서 웨이퍼(200)로부터 생산하는 많은 반도체 장치에 대하여 특성이 일정하게 될 수 없다.
이에 대하여, 본 실시 형태에서는 막 두께 측정 공정(S108), 제3 절연막 형성 공정(S109)이 수행되기 때문에 웨이퍼(200)의 면내에서 금속막(2019)의 높이가 일정하게 될 수 있다. 따라서 비교예에 비해 웨이퍼(200)의 면내에서 균일한 특성의 반도체 장치가 형성될 수 있어, 제품 비율의 향상에 현저하게 공헌할 수 있다.
또한 본 실시 형태에서는 제1 절연막 공정(S101) 내지 제2 금속막 형성 공정을 개별의 장치에 의해 실시하는 방법을 설명했지만 이에 한정되지 않고, 도 24와 같이 하나의 기판 처리 시스템으로 실시해도 좋다. 여기서는 하나의 기판 처리 시스템(600)은 각 시스템을 컨트롤하는 상위 장치(601), 기판을 처리하는 기판 처리 장치나 기판 처리 시스템으로서 제1 절연막 형성 공정(S101)을 실시하는 절연막 형성 장치(602), 패터닝 공정(S102)을 실시하는 제1 패터닝 시스템(603), 금속막 형성 공정(S103)을 실시하는 금속막 형성 시스템(604), 금속막 연마 공정(S104)을 실시하는 연마 장치(605), 배리어 절연막 형성 공정(S105)을 실시하는 배리어 절연막 형성 장치(606), 제2 절연막 형성 공정(S106)을 실시하는 절연막 형성 장치(607), 제2 절연막 연마 공정(S107)을 실시하는 연마 장치(608)[본 실시 형태의 연마 장치(400)에 상당], 막 두께 측정 공정(S108)을 실시하는 측정 장치(609), 제3 절연막 형성 공정(S109)을 실시하는 절연막 형성 장치(610)[본 실시 형태의 기판 처리 장치(900)에 상당], 막 두께 측정 공정(S110)을 실시하는 막 두께 측정 장치(611), 패터닝 공정(S111)을 실시하는 제2 패터닝 시스템(612), 금속막 형성 공정(S112)을 실시하는 금속막 형성 시스템(613), 금속막 연마 공정(S113)을 실시하는 연마 장치(614)를 포함한다. 또한 하나의 기판 처리 시스템(600)은 각 장치나 시스템 사이에서 정보를 교환하기 위한 네트워크(615)를 포함한다.
상위 장치(601)는 각 기판 처리 장치나 기판 처리 시스템의 정보 전달을 제어하는 컨트롤러(6001)를 포함한다.
제어부(제어 수단)인 컨트롤러(6001)는 CPU(6001a)(Central Processing Unit), RAM(6001b)(Random Access Memory), 기억 장치(6001c), I/O 포트(6001d)를 구비한 컴퓨터로서 구성된다. RAM(6001b), 기억 장치(6001c), I/O 포트(6001d)는 내부 버스를 개재하여 CPU(6001a)와 데이터 교환 가능하도록 구성된다. 상위 장치(601)에는 예컨대 터치패널 등으로서 구성된 입출력 장치(6002)이나, 외부 기억 장치(6003)가 접속 가능하다. 또한 다른 장치나 시스템과 네트워크를 개재하여 정보를 송수신하는 송수신부(6004)가 설치된다.
기억 장치(6001c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성된다. 기억 장치(6001c) 내에는 기판 처리 장치에 동작을 명령하기 위한 프로그램 등이 판독 가능하도록 격납된다. 또한 RAM(6001b)은 CPU(6001a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.
CPU(6001a)는 기억 장치(6001c)로부터의 제어 프로그램을 판독하여 실행하는 것과 함께, 입출력 장치(6002)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(6003c)로부터 프로그램을 판독하도록 구성된다. 그리고 CPU(6001a)는 판독된 프로그램의 내용을 따르도록 각 장치의 정보 전달 동작을 제어 가능하도록 구성된다.
또한 컨트롤러(6001)는 전용의 컴퓨터로서 구성되는 경우에 한정되지 않고, 범용의 컴퓨터로서 구성되어도 좋다. 예컨대 전술한 프로그램을 격납한 외부 기억 장치(6003)(예컨대 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB메모리나 메모리 카드 등 반도체 메모리)를 준비하고, 이러한 외부 기억 장치(6003)를 이용하여 범용의 컴퓨터에 프로그램을 인스톨하는 것 등에 의해 본 실시 형태에 따른 컨트롤러(6001)를 구성할 수 있다. 또한 컴퓨터에 프로그램을 공급하기 위한 수단은 외부 기억 장치(6003)를 개재하여 공급하는 경우에 한정되지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용하여 외부 기억 장치(6003)를 개재하지 않고 프로그램을 공급해도 좋다. 또한 기억 장치(6001c)나 외부 기억 장치(6003)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하 이들을 총칭하여 단순히 기록 매체라고도 부른다. 또한 본 명세서에서 기록 매체라는 단어를 이용한 경우는 기억 장치(6001c) 단체만을 포함하는 경우, 외부 기억 장치(6003) 단체만을 포함하는 경우 또는 그 양방을 포함하는 경우가 있다.
시스템(600)이 포함하는 장치는 적절히 선택 가능하며, 기능이 용장(冗長)하는 장치라면 하나의 장치에 집약해도 좋다. 반대로, 스루풋 등을 중시하는 경우에는 하나의 공정을 실시하는 장치를 복수 설치해도 좋다. 또한 본 시스템(600) 내에서 관리하지 않고 다른 시스템으로 관리해도 좋다. 이 경우, 보다 상위의 네트워크(616)를 개재하여 다른 시스템과 정보 전달을 수행해도 좋다.
또한 기억 장치(6001c)에는 측정 장치(609)로부터 수신한 데이터에 기초하여 절연막 형성 장치(610)를 컨트롤하는 프로그램을 격납해도 좋다. 이 경우, 상위 장치(601)가 컨트롤되어 예컨대 절연막 형성 장치(610)가 복수 있는 경우에 반송 율속(律速) 등의 조건에 의해 적절히 선택 가능해지기 때문에 처리 효율을 높일 수 있다.
또한 본 실시 형태에서는 제2 절연막 형성 공정의 다른 공정도 설명했지만, 그들 공정이나 장치, 시스템에 한정되지 않는다는 것은 말할 필요도 없다.
또한 웨이퍼(200)의 중앙, 외주면으로 나누어서 설명했지만 이에 한정되지 않고, 지름 방향으로 보다 세분화된 영역에서 절연막의 막 두께를 제어해도 좋다. 예컨대 기판 중앙, 외주면, 중앙과 외주 사이의 면 등, 3개 이상의 영역으로 나누어도 좋다.
또한 본 실시 형태에서는 막 두께 측정 공정(S110)이 수행되지만 이에 한정되지 않고, 수행되지 않아도 좋다. 이 경우, 절연막(2013) 상에 절연막(2015)을 중첩한 높이가 비아의 특성의 편차가 없는 범위에서 일치하면 좋다.
또한 막을 형성하는 공정에서는 CVD와 같은 성막 처리나, 가스를 교호(交互)적으로 공급하여 박막을 형성하는 사이클릭 처리, 막을 개질하는 산화 처리, 질화 처리, 산질화 처리가 수행되도 좋다. 이와 같은 처리가 수행되면 마이그레이션이나 스패터에 의해 요철(凹凸)을 저감할 수 없을 경우에도 보정이 수행될 수 있다.
또한 스패터 처리나 성막 처리를 수행하는 경우에는 이방성(異方性)의 처리나 등방성(等方性)의 처리를 조합해도 좋다. 이방성 처리나 등방성 처리를 조합하는 것에 의해 보다 정밀한 보정이 수행될 수 있다.
또한 절연막으로서 실리콘산화막을 이용했지만, 그 목적을 달성할 수 있으면 좋고, 다른 원소를 함유하는 산화막, 질화막, 탄화막, 산질화막 등 각각을 복합한 막으로 패턴이 형성되는 경우이어도 좋다.
또한 전술에서는 반도체 디바이스의 제조 공정의 일 공정의 처리를 기재했지만 이에 한정되지 않고, 액정 패널의 제조 공정의 패터닝 처리, 태양 전지의 제조 공정의 패터닝 처리나, 파워 디바이스의 제조 공정의 패터닝 처리 등의 기판을 처리하는 기술에도 적용 가능하다.
또한 전술에서는 제1 절연막의 분포에 따라 가스, 단위 면적당의 폭로량이 달라지도록, 제1 가스 공급계와 제2 가스 공급계가 제어되고, 또한 센터 존 히터(213a), 아웃 존 히터(213b)가 제어되었지만 이에 한정되지 않는다. 예컨대 가스 공급부에서 가스의 양이나 농도를 변경하기 어려운 경우에는 제1 가스 공급계, 제2 가스 공급계의 공급량을 마찬가지로 하는 것과 함께 센터 존 히터(213a), 아웃 존 히터(213b)의 온도가 달라지도록 제1 가스 공급계, 제2 가스 공급계, 센터 존 히터(213a), 아웃 존 히터(213b)가 제어되어도 좋다.
또한 전술에서는 제1 절연막 형성 공정과 제2 절연막 형성 공정과 제3 절연막 형성 공정에서 다른 장치를 이용했지만 이에 한정되지 않는다. 예컨대 제1 절연막 형성 공정이 기판 처리 장치(900)에 의해 실시되도 좋다.
또한 전술에서는 300mm 웨이퍼를 이용하여 설명했지만 이에 한정되지 않는다. 예컨대 450mm 웨이퍼 등의 대형 기판이라면 보다 효과적이다. 대형 기판의 경우, 절연막 연마 공정(S107)의 영향이 보다 현저해진다. 즉 절연막(2013a)과 절연막(2013b)의 막 두께 차이가 보다 커진다. 제2 절연막 형성 공정을 실시하는 것에 의해 대형 기판에서도 면내의 특성의 편차가 억제될 수 있다.
200: 웨이퍼(기판) 201: 처리실
202: 처리 용기 212: 기판 재치대

Claims (25)

  1. 복수의 배선용 홈[溝]이 형성된 제1 절연막 상에 금속 배선의 제1층으로서의 금속막이 성막된 기판을 연마하는 제1 연마 공정;
    상기 연마 공정 후, 상기 기판에 적층 절연막의 일부로서 구성되는 제2 절연막을 형성하는 절연막 형성 공정;
    상기 제2 절연막을 연마하는 제2 연마 공정;
    상기 제2 연마 공정 후, 상기 제2 절연막의 기판의 면내(面內)의 막 두께 분포를 측정하는 측정 공정; 및
    상기 제2 절연막 상에 상기 측정 공정에서 측정된 막 두께 분포와는 다른 막 두께 분포로 상기 적층 절연막의 일부로서 구성되는 제3 절연막을 형성하여, 상기 적층 절연막의 막 두께 분포를 보정하는 보정 공정;
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 보정 공정 후, 상기 적층 절연막을 패터닝하여 상기 적층 절연막에 관통 홈을 형성하는 관통 홈 형성 공정;
    상기 관통 홈 형성 공정 후, 상기 관통 홈의 상부에 상기 금속 배선의 제2층으로서의 금속막이 성막되도록 배선 홈을 형성하는 배선 홈 형성 공정; 및
    상기 배선 홈 형성 공정 후, 상기 관통 홈의 하부에 접속 배선을 형성하는 접속 배선 형성 공정;
    을 더 포함하는 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 금속 배선의 제1층에 형성된 상기 배선 홈에는 제1 배리어막이 형성되고,
    상기 보정 공정에서는 상기 제1 배리어막의 막 밀도가 저하되지 않는 온도로 상기 기판을 가열하는 반도체 장치의 제조 방법.
  4. 제2항에 있어서,
    상기 금속 배선의 제1층과 상기 제2 절연막 사이에는 제2 배리어막이 형성되고,
    상기 보정 공정에서는 상기 제2 배리어막이 열화되지 않는 온도로 상기 기판을 가열하는 반도체 장치의 제조 방법.
  5. 제2항에 있어서,
    상기 금속 배선의 제1층과 상기 금속 배선의 제2층은 상기 접속 배선을 개재하여 전기적으로 접속되도록 구성되는 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 보정 공정에서는 상기 제2 절연막의 막 두께 분포가 상기 기판의 중앙면보다 외주면의 막 두께가 큰 경우에는 상기 외주면의 상기 기판의 단위 면적당의 처리 가스의 실리콘의 폭로량을 상기 중앙면보다 적게 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 보정 공정에서는 상기 제2 절연막의 막 두께 분포가 상기 기판의 중앙면보다 외주면의 막 두께가 큰 경우에는 상기 외주면에 공급하는 처리 가스의 양을 상기 중앙면보다 적게 하는 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 보정 공정에서는 상기 제2 절연막의 막 두께 분포가 상기 기판의 중앙면보다 외주면의 막 두께가 큰 경우에는 상기 외주면에 공급하는 처리 가스의 실리콘의 농도를 상기 중앙면보다 작게 하는 반도체 장치의 제조 방법.
  9. 제8항에 있어서,
    상기 처리 가스의 농도를 제어할 때는 상기 외주면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량을 상기 중앙면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량보다 많게 하는 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 보정 공정에서는 상기 제2 절연막의 막 두께 분포가 상기 기판의 중앙면보다 외주면의 막 두께가 큰 경우에는 상기 기판의 중앙면의 온도를 상기 외주면의 온도보다 높게 하는 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 보정 공정에서는 상기 제2 절연막의 막 두께 분포가 상기 기판의 중앙면보다 외주면의 막 두께가 작은 경우에는 상기 외주면의 상기 기판의 단위 면적당의 처리 가스의 실리콘의 폭로량을 상기 중앙면보다 크게 하는 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 보정 공정에서는 상기 제2 절연막의 막 두께 분포가 상기 기판의 중앙면보다 외주면의 막 두께가 작은 경우에는 상기 외주면에 공급하는 처리 가스의 양을 상기 중앙면보다 많게 하는 반도체 장치의 제조 방법.
  13. 제1항에 있어서,
    상기 보정 공정에서는 상기 제2 절연막의 막 두께 분포가 상기 기판의 중앙면보다 외주면의 막 두께가 작은 경우에는 상기 외주면에 공급하는 처리 가스의 실리콘의 농도를 상기 중앙면보다 크게 하는 반도체 장치의 제조 방법.
  14. 제13항에 있어서,
    상기 처리 가스의 농도를 제어할 때는 상기 중앙면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량을 상기 외주면에 공급하는 처리 가스에 첨가하는 불활성 가스의 공급량보다 많게 하는 반도체 장치의 제조 방법.
  15. 제1항에 있어서,
    상기 보정 공정에서는 상기 제2 절연막의 막 두께 분포가 상기 기판의 중앙면보다 외주면의 막 두께가 작은 경우에는 상기 기판의 외주면의 온도를 상기 중앙면의 온도보다 높게 하는 반도체 장치의 제조 방법.
  16. 배선용 홈에 성막된 금속 배선의 제1층으로서의 금속막과, 상기 배선용 홈이 복수 형성된 제1 절연막과, 상기 금속막과 상기 절연막 상에 형성된 적층 절연막의 일부로서 구성되는 제2 절연막을 포함하고, 표면이 연마된 상태의 기판을 처리실에 내포된 기판 재치부에 재치하는 공정;
    상기 제2 절연막의 기판의 면내의 막 두께 분포 정보를 수신하는 공정; 및
    상기 제2 절연막 상에 상기 막 두께 분포와는 다른 막 두께 분포로 상기 적층 절연막의 일부로서 구성되는 제3 절연막을 형성하여, 상기 적층 절연막의 막 두께를 보정하는 공정;
    을 포함하는 반도체 장치의 제조 방법.
  17. 제2항에 있어서,
    상기 보정 공정에서는 상기 제2 절연막의 막 두께 분포가 상기 기판의 중앙면보다 외주면의 막 두께가 큰 경우에는 상기 외주면의 상기 기판의 단위 면적당의 처리 가스의 실리콘의 폭로량을 상기 중앙면보다 적게 하는 반도체 장치의 제조 방법.
  18. 제2항에 있어서,
    상기 보정 공정에서는 상기 제2 절연막의 막 두께 분포가 상기 기판의 중앙면보다 외주면의 막 두께가 큰 경우에는 상기 기판의 중앙면의 온도를 상기 외주면의 온도보다 높게 하는 반도체 장치의 제조 방법.
  19. 제2항에 있어서,
    상기 보정 공정에서는 상기 제2 절연막의 막 두께 분포가 상기 기판의 중앙면보다 외주면의 막 두께가 작은 경우에는 상기 외주면의 상기 기판의 단위 면적당의 처리 가스의 실리콘의 폭로량을 상기 중앙면보다 크게 하는 반도체 장치의 제조 방법.
  20. 제2항에 있어서,
    상기 보정 공정에서는 상기 제2 절연막의 막 두께 분포가 상기 기판의 중앙면보다 외주면의 막 두께가 작은 경우에는 상기 기판의 외주면의 온도를 상기 중앙면의 온도보다 높게 하는 반도체 장치의 제조 방법.
  21. 복수의 배선용 홈이 형성된 제1 절연막 상에 금속 배선의 제1층으로서의 금속막이 성막된 기판을 연마하는 제1 장치;
    상기 연마 후의 기판에 적층 절연막의 일부로서 구성되는 제2 절연막을 형성하는 제2 장치;
    상기 제2 절연막을 연마하는 제3 장치;
    연마 후의 상기 제2 절연막의 막 두께 분포를 측정하는 제4 장치; 및
    연마 후의 상기 제2 절연막 상에 상기 막 두께 분포와는 다른 막 두께 분포로 상기 적층 절연막의 일부로서 구성되는 제3 절연막을 형성하고, 상기 적층 절연막의 막 두께를 보정하는 제5 장치;
    를 포함하는 기판 처리 시스템.
  22. 처리실에 내포되고, 배선용 홈에 성막된 금속 배선의 제1층으로서의 금속막, 상기 배선용 홈이 복수 형성된 제1 절연막 및 상기 금속막과 상기 제1 절연막 상에 형성된 적층 절연막의 일부로서 구성되는 제2 절연막을 포함하고 표면이 연마된 상태인 기판을 재치하는 기판 재치부;
    연마 후의 상기 제2 절연막의 기판의 면내의 막 두께 분포 정보를 수신하는 수신부; 및
    상기 제2 절연막 상에 상기 막 두께 분포와는 다른 막 두께 분포로 상기 적층 절연막의 일부로서 구성되는 제3 절연막을 형성하고, 상기 적층 절연막의 막 두께를 보정하도록 가스를 공급하는 가스 공급부;
    를 포함하는 기판 처리 장치.
  23. 배선용 홈에 성막된 금속 배선의 제1층으로서의 금속막과, 상기 배선용 홈이 복수 형성된 제1 절연막과, 상기 금속막과 상기 제1 절연막 상에 형성된 적층 절연막의 일부로서 구성되는 제2 절연막을 포함하고, 표면이 연마된 상태의 기판의 막 두께 분포 정보를 측정 장치로부터 수신하는 수신부; 및
    상기 막 두께 분포 정보에 따라 연마 후의 상기 제2 절연막 상에 상기 막 두께 분포와는 다른 막 두께 분포로 상기 적층 절연막의 일부로서 구성되는 제3 절연막을 형성하도록 절연막 형성 장치에 지시하는 지시부;
    를 포함하는 기판 처리 장치.
  24. 배선용 홈에 성막된 금속 배선의 제1층으로서의 금속막과, 상기 배선용 홈이 복수 형성된 제1 절연막과, 상기 금속막과 상기 절연막 상에 형성된 적층 절연막의 일부로서 구성되는 제2 절연막을 포함하고, 표면이 연마된 상태의 기판을 처리실에 내포한 기판 재치부에 재치하는 공정;
    상기 제2 절연막의 기판의 면내의 막 두께 분포 정보를 수신하는 공정; 및
    상기 제2 절연막 상에 상기 막 두께 분포와는 다른 막 두께 분포로 상기 적층 절연막의 일부로서 구성되는 제3 절연막을 형성하고, 상기 적층 절연막의 막 두께를 보정하는 공정;
    을 포함하는 반도체 장치의 제조 방법.
  25. 배선용 홈에 성막된 금속 배선의 제1층으로서의 금속막과, 상기 배선용 홈이 복수 형성된 제1 절연막과, 상기 금속막과 상기 절연막 상에 형성된 적층 절연막의 일부로서 구성되는 제2 절연막을 포함하고, 표면이 연마된 상태의 기판을 처리실에 내포한 기판 재치부에 재치하는 단계;
    상기 제2 절연막의 기판의 면내의 막 두께 분포 정보를 수신하는 단계; 및
    상기 제2 절연막 상에 상기 막 두께 분포와는 다른 막 두께 분포로 상기 적층 절연막의 일부로서 구성되는 제3 절연막을 형성하고, 상기 적층 절연막의 막 두께를 보정하는 단계;
    를 컴퓨터에 실행시키는 프로그램을 격납하는 기록 매체.
KR1020160023028A 2015-06-01 2016-02-26 반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체 KR101733064B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2015-111440 2015-06-01
JP2015111440A JP6321579B2 (ja) 2015-06-01 2015-06-01 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム

Publications (2)

Publication Number Publication Date
KR20160141648A KR20160141648A (ko) 2016-12-09
KR101733064B1 true KR101733064B1 (ko) 2017-05-08

Family

ID=57189598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160023028A KR101733064B1 (ko) 2015-06-01 2016-02-26 반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체

Country Status (5)

Country Link
US (1) US9484249B1 (ko)
JP (1) JP6321579B2 (ko)
KR (1) KR101733064B1 (ko)
CN (1) CN106206419B (ko)
TW (1) TWI585846B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3053156B1 (fr) * 2016-06-28 2018-11-16 Stmicroelectronics (Rousset) Sas Composant a faible dispersion dans une puce electronique
US10571248B2 (en) * 2017-01-09 2020-02-25 Kla-Tencor Corporation Transparent film error correction pattern in wafer geometry system
JP7351865B2 (ja) * 2021-02-15 2023-09-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及びプログラム
JP2022154714A (ja) * 2021-03-30 2022-10-13 東京エレクトロン株式会社 基板載置台の研磨方法及び基板処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002510877A (ja) 1998-04-06 2002-04-09 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 表面平坦化のための、表面への制御された多様な厚みの材料の蒸着
KR100399901B1 (ko) 1996-06-21 2003-12-24 주식회사 하이닉스반도체 반도체장치의금속층간절연막형성방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2946555B2 (ja) * 1989-09-23 1999-09-06 ソニー株式会社 Ｃｖｄ装置とｃｖｄ方法
JPH0766291A (ja) * 1993-08-31 1995-03-10 Nippondenso Co Ltd 半導体装置の製造方法
JP3660799B2 (ja) * 1997-09-08 2005-06-15 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4095731B2 (ja) * 1998-11-09 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
US6352916B1 (en) * 1999-11-02 2002-03-05 Micron Technology, Inc. Method of forming plugs in multi-level interconnect structures by partially removing conductive material from a trench
JP2001176967A (ja) * 1999-12-21 2001-06-29 Nec Corp 半導体装置及びその製造方法
US6720245B2 (en) * 2000-09-07 2004-04-13 Interuniversitair Microelektronica Centrum (Imec) Method of fabrication and device for electromagnetic-shielding structures in a damascene-based interconnect scheme
JP2002093761A (ja) * 2000-09-19 2002-03-29 Sony Corp 研磨方法、研磨装置、メッキ方法およびメッキ装置
US6756309B1 (en) * 2003-01-30 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Feed forward process control method for adjusting metal line Rs
JP4274813B2 (ja) * 2003-02-19 2009-06-10 株式会社ルネサステクノロジ 製品ウェハの処理レシピ決定方法
JP2005011968A (ja) * 2003-06-18 2005-01-13 Nec Electronics Corp 半導体装置およびその製造方法
JP2005032785A (ja) * 2003-07-08 2005-02-03 Trecenti Technologies Inc 半導体装置の製造方法
KR20070111549A (ko) * 2005-03-11 2007-11-21 히다치 가세고교 가부시끼가이샤 구리의 표면 처리 방법 및 구리
US7381576B2 (en) * 2005-08-15 2008-06-03 Infineon Technologies Richmond, Lp. Method and apparatus for monitoring precision of water placement alignment
US20070082490A1 (en) * 2005-10-06 2007-04-12 Chun-Ting Hu Apparatus of chemical mechanical polishing and chemical mechanical polishing process
US20070082479A1 (en) * 2005-10-06 2007-04-12 Applied Materials, Inc. Chemical mechanical polishing techniques for integrated circuit fabrication
JP4674177B2 (ja) * 2006-03-15 2011-04-20 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP2010503194A (ja) * 2006-08-31 2010-01-28 アイメック 抵抗スイッチングデバイスの製造方法および該方法で得られるデバイス
JP2008177266A (ja) * 2007-01-17 2008-07-31 Fujitsu Ltd 半導体基板、および半導体装置の製造方法
JP5401797B2 (ja) * 2008-02-06 2014-01-29 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置製造システム
JP2010087475A (ja) * 2008-09-03 2010-04-15 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び製造装置
US9165880B2 (en) * 2012-03-14 2015-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Process control methods for CMP (chemical mechanical polishing) and other polishing methods used to form semiconductor devices
US9153506B2 (en) * 2012-07-06 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for through silicon via yield
JP6046933B2 (ja) * 2012-07-10 2016-12-21 株式会社荏原製作所 研磨方法
US9246112B2 (en) * 2014-01-08 2016-01-26 International Business Machines Corporation Semiconductor device with ballistic gate length structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399901B1 (ko) 1996-06-21 2003-12-24 주식회사 하이닉스반도체 반도체장치의금속층간절연막형성방법
JP2002510877A (ja) 1998-04-06 2002-04-09 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 表面平坦化のための、表面への制御された多様な厚みの材料の蒸着

Also Published As

Publication number Publication date
TW201643952A (zh) 2016-12-16
KR20160141648A (ko) 2016-12-09
US9484249B1 (en) 2016-11-01
CN106206419A (zh) 2016-12-07
JP2016225495A (ja) 2016-12-28
CN106206419B (zh) 2019-06-07
TWI585846B (zh) 2017-06-01
JP6321579B2 (ja) 2018-05-09

Similar Documents

Publication Publication Date Title
US11222796B2 (en) Substrate processing apparatus
KR101733064B1 (ko) 반도체 장치의 제조 방법, 기판 처리 시스템, 기판 처리 장치 및 기록 매체
US9431220B1 (en) Substrate processing apparatus and substrate processing system
US9735068B2 (en) Method of manufacturing semiconductor device
KR101725230B1 (ko) 기판 처리 장치, 기판 처리 시스템, 반도체 장치의 제조 방법 및 기록 매체
US10340237B2 (en) Method of manufacturing semiconductor device
TWI612617B (zh) 半導體裝置的製造方法、基板處理裝置、程式及記錄媒體
US20170098561A1 (en) Method of manufacturing semiconductor device
JP6133347B2 (ja) 半導体装置の製造方法、基板処理システム及びプログラム
KR20170113074A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
US7608543B2 (en) Method for planarizing thin layer of semiconductor device
JP2020161690A (ja) 基板処理システム、基板処理方法、記憶媒体及び基板処理システムの制御装置
JP2007194480A (ja) 半導体装置の製造方法
US20170040233A1 (en) Substrate Processing Apparatus and Substrate Processing System

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant