JP6133347B2 - 半導体装置の製造方法、基板処理システム及びプログラム - Google Patents
半導体装置の製造方法、基板処理システム及びプログラム Download PDFInfo
- Publication number
- JP6133347B2 JP6133347B2 JP2015068999A JP2015068999A JP6133347B2 JP 6133347 B2 JP6133347 B2 JP 6133347B2 JP 2015068999 A JP2015068999 A JP 2015068999A JP 2015068999 A JP2015068999 A JP 2015068999A JP 6133347 B2 JP6133347 B2 JP 6133347B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- substrate
- wafer
- outer peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012545 processing Methods 0.000 title claims description 164
- 239000000758 substrate Substances 0.000 title claims description 149
- 239000004065 semiconductor Substances 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- 239000007789 gas Substances 0.000 claims description 324
- 238000000034 method Methods 0.000 claims description 113
- 238000009826 distribution Methods 0.000 claims description 106
- 229910052751 metal Inorganic materials 0.000 claims description 85
- 239000002184 metal Substances 0.000 claims description 85
- 230000002093 peripheral effect Effects 0.000 claims description 81
- 238000005498 polishing Methods 0.000 claims description 74
- 230000008569 process Effects 0.000 claims description 68
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 54
- 229910052710 silicon Inorganic materials 0.000 claims description 54
- 239000010703 silicon Substances 0.000 claims description 54
- 239000011261 inert gas Substances 0.000 claims description 52
- 239000010408 film Substances 0.000 description 536
- 235000012431 wafers Nutrition 0.000 description 179
- 238000003860 storage Methods 0.000 description 31
- 238000005259 measurement Methods 0.000 description 24
- 238000000059 patterning Methods 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 16
- 239000001301 oxygen Substances 0.000 description 16
- 229910052760 oxygen Inorganic materials 0.000 description 16
- 150000004767 nitrides Chemical class 0.000 description 14
- 239000002002 slurry Substances 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 12
- 238000011144 upstream manufacturing Methods 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- 229910052681 coesite Inorganic materials 0.000 description 11
- 229910052906 cristobalite Inorganic materials 0.000 description 11
- 238000010586 diagram Methods 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- 229910052682 stishovite Inorganic materials 0.000 description 11
- 229910052905 tridymite Inorganic materials 0.000 description 11
- 230000007246 mechanism Effects 0.000 description 10
- 230000000052 comparative effect Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 9
- 239000010410 layer Substances 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000007517 polishing process Methods 0.000 description 6
- 238000012937 correction Methods 0.000 description 5
- 239000004744 fabric Substances 0.000 description 5
- 238000010790 dilution Methods 0.000 description 4
- 239000012895 dilution Substances 0.000 description 4
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000227 grinding Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000001307 helium Substances 0.000 description 4
- 229910052734 helium Inorganic materials 0.000 description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 4
- 238000005192 partition Methods 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 239000006185 dispersion Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000003028 elevating effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/56—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
- H01L21/76864—Thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
基板上に回路構成が複数形成された基板に対して、積層絶縁膜の一部である第一の絶縁膜を形成する工程と、前記第一の絶縁膜を研磨する工程と、前記第一の絶縁膜の膜厚分布を測定する工程と、研磨後の前記第一の絶縁膜上に、前記積層絶縁膜の一部であり、前記膜厚分布とは異なる膜厚分布の第二の絶縁膜を形成し、前記積層絶縁膜の膜厚を補正する工程とを有する技術を提供する。
第一の絶縁膜形成工程S101に関し、図2、図3を用いてウエハ200を説明する。図2は絶縁膜が形成される前の段階の状態である。
、各チャネル領域2002上にはゲート電極2003が形成されている。ゲート電極2003の周囲には、ゲート電極側壁から電流を抑制する等の役割を有する外壁2004が形成されている。ソース・ドレイン領域2001、ゲート電極2003は、半導体装置の回路構成の一部として用いられる。
続いて、絶縁膜2005を研磨する絶縁膜研磨工程S102を説明する。研磨工程は、CMP(Cheamical Mechanical Polishing)工程とも呼ぶ。第一の層間絶縁膜形成装置から搬出されたウエハ200は、研磨装置400に搬入される。
研磨ヘッド403内にウエハ200を搬入したら、供給管405からスラリーを供給すると共に、研磨盤401及び研磨ヘッド403を回転させる。スラリーはリテナーリング403b内に流れ込み、ウエハ200の表面を研磨する。このように研磨することで、図6に記載のように、絶縁膜2005の高さを揃えることができる。所定の時間研磨したら、研磨装置400からウエハ200を搬出する。ここでいう高さとは、ウエハ表面200aから絶縁膜2005までの上端、言い換えれば絶縁膜2005の表面までの高さを言う。
次に、膜厚測定工程S103を説明する。
膜厚測定工程S103では、測定装置を用いて研磨後の絶縁膜2005の膜厚を測定する。測定装置は一般的な装置が使用可能であるため、具体的な説明を省略する。ここでいう膜厚とは、例えばウエハ表面200aから絶縁膜2005表面までの高さを言う。
続いて、第二の絶縁膜形成工程を説明する。第二の絶縁膜は第一の絶縁膜2005と同様の成分組成である。本工程では、図8もしくは図10に記載のように、第二の層間絶縁膜2007(絶縁膜2007もしくは補正膜とも呼ぶ。)を、研磨後の第一の絶縁膜2005上に形成する。ここでは、第一の絶縁膜2005と第二の絶縁膜2007を重ね合わせた層を積層絶縁膜と呼ぶ。
処理室201(上部容器202a)の内壁上面には、処理室201の雰囲気を排気する排気口221が設けられている。排気口221には第1排気管としての排気管224が接続されており、排気管224には、処理室201内を所定の圧力に制御するAPC(Auto Pressure Controller)等の圧力調整器222、真空ポンプ223が順に直列に接続されている。主に、排気口221、排気管224、圧力調整器222により、第1の排気部(排気ライン)が構成される。なお、真空ポンプ223を第1の排気部に含めるように構成しても良い。
処理室201の上方には、バッファ室232が設けられている。バッファ室232は、側壁232a、天井232bにより構成されている。バッファ室232は、シャワーヘッド234を内包する。バッファ室232の内壁232aとシャワーヘッド234との間には、ガス供給経路235が構成される。即ち、ガス供給経路235はシャワーヘッド234の外壁234bを囲むように設けられる。
シャワーヘッド234は、例えば、石英、アルミナ、ステンレス、アルミなどの材料で構成される。
(第一ガス供給系)
続いて、図14を用いて第一のガス供給系を説明する。
図14のA1は図12のA1に接続され、A2は図12のA2に接続される。即ち、ガス供給管241aはガス導入管236に接続され、ガス供給管242aはガス導入管238に接続される。
更には、第一ガス供給系に第一不活性ガス供給系を含めても良い。
続いて、図15を用いて第二ガス供給系を説明する。図15のB1は図12のB1に接続され、B2は図12のB2に接続される。即ち、ガス供給管251aはガス導入管237に接続され、ガス供給管252aはガス導入管239に接続される。
更には、第二ガス供給系に第二不活性ガス供給系を含めても良い。また第一ガス供給系、第二ガス供給系をまとめてガス供給系と呼ぶ。
基板処理装置900は、基板処理装置900の各部の動作を制御するコントローラ260を有している。
膜厚測定工程S103の後、測定されたウエハ200は基板処理装置900に搬入される。なお、以下の説明において、基板処理装置を構成する各部の動作はコントローラ260により制御される。
膜厚測定工程S105で第一の絶縁膜2005の膜厚が測定されたら、ウエハ200を基板処理装置900に搬入させる。具体的には、基板支持部210を昇降機構218によって下降させ、リフトピン207が貫通孔214から基板支持部210の上面側に突出させた状態にする。また、処理室201内を所定の圧力に調圧した後、ゲートバルブ205を開放し、ゲートバルブ205からリフトピン207上にウエハ200を載置させる。ウエハ200をリフトピン207上に載置させた後、昇降218によって基板支持部210を所定の位置まで上昇させることによって、ウエハ200が、リフトピン207から基板支持部210へ載置されるようになる。
続いて、処理室201内が所定の圧力(真空度)となるように、排気管224を介して処理室201内を排気する。この際、圧力センサが測定した圧力値に基づき、圧力調整器222としてのAPCバルブの弁の開度をフィードバック制御する。また、温度センサ216が検出した温度値に基づき、処理室201内が所定の温度となるようにヒータ213への通電量をフィードバック制御する。具体的には、基板支持部210をヒータ213により予め加熱しておき、ウエハ200又は基板支持部210の温度変化が無くなってから所定時間置く。この間、処理室201内に残留している水分あるいは部材からの脱ガス等が有る場合は、真空排気や不活性ガス供給によるパージによって除去しても良い。これで成膜プロセス前の準備が完了することになる。なお、処理室201内を所定の圧力に排気する際に、一度、到達可能な真空度まで真空排気しても良い。
ガス供給工程では、第一ガス供給系及び第二ガス供給系から処理室201にガスを供給する。
成膜工程が終わった後、基板支持部210を昇降機構218によって下降させ、リフトピン207が貫通孔214から基板支持部210の上面側に突出させた状態にする。また、処理室201内を所定の圧力に調圧した後、ゲートバルブ205を解放し、ウエハ200をリフトピン207上からゲートバルブ205外へ搬送する。
前述のように、研磨工程S102終了後、第一のpoly-Si膜2005は、ウエハ200の中央面と外周面とで膜厚が異なってしまう。測定工程S104ではその膜厚分布を測定する。測定結果は上位装置270を通して、RAM260bに格納される。格納されたデータは記憶装置260c内のレシピと比較され、そのレシピに基づいた装置制御が成される。
続いて、膜厚測定工程S105を説明する。膜厚測定工程S105では、第一の絶縁膜2005と第二の絶縁膜2007を重ね合わせた層の高さを測定する。具体的には、重ね合わせた層の高さが揃っているか否か、つまり積層絶縁膜の膜厚がターゲットの膜厚分布のように補正されているか否かを確認する。ここで「高さが揃う」とは、完全に高さが一致しているものに限らず、高さに差があっても良い。例えば、高さの差は、後のパターニング工程や金属膜形成工程で影響の無い範囲であれば良い。
ウエハ200の面内おける高さの分布が所定範囲内、具体的には後のパターニング工程や金属膜形成工程で影響の無い範囲内であれば窒化膜形成工程S106に移行する。なお、膜厚分布が所定の分布になることが予めわかっている場合には、膜厚測定工程S106は省略しても良い。
続いて、窒化膜形成工程106を説明する。
膜厚測定後、ウエハ200を窒化膜形成装置に搬入する。窒化膜形成装置は、一般的な枚葉装置であるため説明を省略する。
続いて、膜厚測定工程108について説明する。膜厚測定工程S107では、第一の絶縁膜と第二の絶縁膜、シリコン窒化膜を重ね合わせた層の高さを測定する。ここで「高さが揃う」とは、完全に高さが一致しているものに限らず、高さに差があっても良い。例えば、高さの差は、後の工程であるエッチング工程や金属膜形成工程で影響の無い範囲であれば良い。
ウエハ200の面内における高さの分布が所定範囲内、具体的には後のパターニング工程や金属膜形成工程で影響の無い範囲内であればパターニング工程S108に移行する。
続いて、パターニング工程S108を説明する。図18は露光工程におけるウエハ200の状態を説明する図であり、図19はエッチング後のウエハ200の状態を説明した図である。
シリコン窒化膜形成後、レジスト形成装置にてシリコン窒化膜上にレジスト膜2009を塗布する。その後、図13のように、露光装置にて、ランプ501から光を発して露光する。露光装置ではマスク502を介してレジスト2009上に光503を照射し、レジスト膜2009の一部を変質させる。ここでは、ウエハ200中央面における変質したレジスト膜をレジスト2009a、ウエハ200外周面における変質したレジスト膜をレジスト2009bと呼ぶ。
続いて、金属膜形成工程S110を説明する。図20は第一の金属膜である金属膜2011を形成したウエハ200を説明した図である。金属膜形成装置は既存のCVD装置等の薄膜装置であるため説明を省略する。
金属膜2011が形成されたら、金属膜形成装置からウエハ200を搬出し、その後研磨装置に移載する。研磨装置では余分な金属膜を研磨する。余分な金属膜とは、例えば溝2010からはみ出した膜を言う。
金属膜研磨工程S111の後、第一の金属膜2011上への成膜、パターニング工程等を介して図21のように第二の金属膜2012を形成する。第二の金属膜2012は、第一の金属膜2011と同じ組成としても良いし、回路の特性によっては異なる組成としても良い。
比較例は、第二の絶縁膜形成工程S104を実施しない場合である。したがってウエハ200の中央面とその外周面とで高さが異なる。
以下に、本発明の好ましい態様について付記する。
本発明の一態様によれば、
回路構成が複数形成された基板に対して、積層絶縁膜の一部として構成される第一の絶縁膜を形成する工程と、
前記第一の絶縁膜を研磨する工程と、
前記第一の絶縁膜の膜厚分布を測定する工程と、
研磨後の前記第一の絶縁膜上に、前記膜厚分布とは異なる膜厚分布で、前記積層絶縁膜の一部として構成される第二の絶縁膜を形成し、前記積層絶縁膜の膜厚を補正する工程とを有する半導体装置の製造方法、もしくは基板処理方法が提供される。
付記1に記載の方法であって、好ましくは
前記回路構成はゲート電極である。
付記1または付記2に記載の方法であって、好ましくは
前記第二の絶縁膜を形成する工程では、前記基板の面内における前記第二の絶縁膜の高さの分布が所定の範囲内とする。
付記1から付記3に記載のうち、いずれか一つに記載の方法であって、好ましくは
更に、前記第二の絶縁膜を形成する工程の後、前記基板に対してをパターニングして前記基板に溝を形成する工程と、前記パターニングの工程の後、前記溝に第一の金属膜を形成する工程と、を有する。
付記1から付記4に記載のうち、いずれか一つに記載の方法であって、好ましくは
前記第一の金属膜を形成する工程の後、前記第一の金属膜に電気的に接続される第二の金属膜を形成する工程を有する。
付記1から付記5に記載のうち、いずれか一つに記載の方法であって、好ましくは
前記第二の絶縁膜を形成する工程では、前記基板表面から前記第二の絶縁膜の上端までの距離が所定範囲内とする。
付記1から付記6に記載のうち、いずれか一つに記載の方法であって、好ましくは
前記第二の絶縁膜形成工程では、
前記第一の絶縁膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きい場合には、
前記外周面における前記基板の単位面積当たりの処理ガスの主成分の暴露量を前記中央面よりも少なくする。
付記1から付記7に記載のうち、いずれか一つに記載の方法であって、好ましくは
前記第二の絶縁膜形成工程では、
前記第一の絶縁膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きい場合には
前記外周面に供給する処理ガスの量を前記中央面よりも少なくする。
付記1から付記8に記載のうち、いずれか一つに記載の方法であって、好ましくは
前記第二の絶縁膜形成工程では、
前記第一の絶縁膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きい場合には
前記外周面に供給する処理ガスの主成分の濃度を前記中央面よりも小さくする。
付記9に記載の方法であって、好ましくは
前記処理ガスの濃度を制御する際は、前記外周面に供給する処理ガスに添加する不活性ガスの供給量を、前記中央面に供給する処理ガスに添加する不活性ガスの供給量よりも多くする。
付記1から付記10に記載のうち、いずれか一つに記載の方法であって、好ましくは
前記第二の絶縁膜形成工程では、
前記第一の絶縁膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きい場合には、
前記基板の中央面の温度を前記外周面の温度よりも高くする。
付記7から付記11に記載のうち、いずれか一つに記載の方法であって、好ましくは
前記処理ガスはシリコン含有ガスである。
付記1から付記6に記載のうち、いずれか一つに記載の方法であって、好ましくは
前記第二の絶縁膜形成工程では、
前記第一の絶縁膜の前記膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きい場合には、
前記外周面における前記基板の単位面積当たりの処理ガスの主成分の暴露量を前記中央面よりも大きくする。
付記1から付記6、もしくは付記13に記載のうち、いずれか一つに記載の方法であって、好ましくは
前記第二の絶縁膜形成工程では、
前記第一の絶縁膜の前記膜厚分布が、前記基板の中央面よりもその外周面の膜厚が小さい場合には、
前記外周面に供給する処理ガスの量を前記中央面よりも多くする。
付記1から付記6、もしくは付記13から付記14に記載のうち、いずれか一つに記載の方法であって、好ましくは
前記第二の絶縁膜形成工程では、
前記第一の絶縁膜の前記膜厚分布が、前記基板の中央面よりもその外周面の膜厚が小さい場合には、
前記外周面に供給する処理ガスの主成分の濃度を前記中央面よりも大きくする。
付記15に記載の方法であって、好ましくは
前記処理ガスの濃度を制御する際は、前記中央面に供給する処理ガスに添加する不活性ガスの供給量を、前記外周面に供給する処理ガスに添加する不活性ガスの供給量よりも多くする。
付記1から付記6、もしくは付記13から付記16に記載のうち、いずれか一つに記載の方法であって、好ましくは
前記第二の絶縁膜形成工程では、
前記第一の絶縁膜の前記膜厚分布が、前記基板の中央面よりもその外周面の膜厚が小さい場合には、
前記基板の外周面の温度を前記中央面の温度よりも高くする。
付記13から付記17に記載のうち、いずれか一つに記載の方法であって、好ましくは
前記処理ガスはシリコン含有ガスである。
更に他の態様によれば、
回路構成が複数形成された基板に対して、積層絶縁膜の一部として構成される第一の絶縁膜を形成する第一の装置と、
前記第一の絶縁膜を研磨する第二の装置と、
前記第一の絶縁膜の膜厚分布を測定する第三の装置と、
研磨後の前記第一の絶縁膜上に、前記膜厚分布とは異なる膜厚分布で、前記積層絶縁膜の一部として構成される第二の絶縁膜を形成し、前記積層絶縁膜の膜厚を補正する第四の装置と
を有する基板処理システムが提供される。
更に他の態様によれば、
処理室に内包され、複数の回路構成と、積層絶縁膜の一部であって、研磨された状態の第一の絶縁膜とを有する基板を載置する基板載置部と、
前記第一の絶縁膜の膜厚分布データを受信する受信部と、
前記第一の絶縁膜上に、前記膜厚分布とは異なる膜厚分布で、前記積層絶縁膜の一部として構成される第二の絶縁膜を形成し、前記積層絶縁膜の膜厚を補正するようガスを供給するガス供給部と、
を有する基板処理装置が提供される。
更に他の態様によれば、
処理室に内包され、第一の構成と、第一の構成上に形成された第一の絶縁膜とを有する基板が載置される基板載置部と、
上位装置から前記第一の絶縁膜の膜厚分布データを受信する受信部と、
前記受信部で受信した膜厚分布のデータに応じて、前記基板の単位面積当たりのガスの暴露量の分布を制御して前記第一のシリコン含有膜上に第二の絶縁膜を形成するガス供給部と、
を有する基板処理装置が提供される。
更に他の態様によれば、
回路構成が複数形成された基板に対して、積層絶縁膜の一部である第一の絶縁膜を形成する手段と、
前記第一の絶縁膜を研磨する手順と、
前記第一の絶縁膜の膜厚分布を測定する手順と、
研磨後の前記第一の絶縁膜上に、前記膜厚分布とは異なる膜厚分布で、前記積層絶縁膜の一部として構成される第二の絶縁膜を形成し、前記積層絶縁膜の膜厚を補正する手順と
をコンピュータに実行させるプラグラムが提供される。
更に他の態様によれば、
回路構成が複数形成された基板に対して、積層絶縁膜の一部である第一の絶縁膜を形成する手段と、
前記第一の絶縁膜を研磨する手順と、
前記第一の絶縁膜の膜厚分布を測定する手順と、
研磨後の前記第一の絶縁膜上に、前記膜厚分布とは異なる膜厚分布で、前記積層絶縁膜の一部として構成される第二の絶縁膜を形成し、前記積層絶縁膜の膜厚を補正する手順と
をコンピュータに実行させるプラグラムが記録される記録媒体提供される。
201 処理室
202 処理容器
212 基板載置台
Claims (16)
- 回路構成が複数形成された基板の表面に積層絶縁膜の一部として構成される第一の絶縁膜を形成する工程と、
前記第一の絶縁膜を研磨する工程と、
前記第一の絶縁膜の高さ分布を測定する工程と、
研磨後の前記第一の絶縁膜上に、前記高さ分布とは異なる分布で、前記積層絶縁膜の一部として構成される第二の絶縁膜を形成し、前記積層絶縁膜の高さを揃える工程と、
前記第二の絶縁膜上にレジスト膜を形成する工程と、
前記レジスト膜を露光し、前記レジスト膜にパターンを形成する工程と、
前記レジスト膜にパターンを形成した後、前記積層絶縁膜に溝を形成する工程と、
前記溝に第一の金属膜を形成する工程と、
前記第一の金属膜上に、前記第一の金属膜に電気的に接続される第二の金属膜を形成する工程と、
を有する半導体装置の製造方法。 - 前記回路構成はゲート電極である請求項1に記載の半導体装置の製造方法。
- 前記積層絶縁膜の高さを揃える工程では、
前記第一の絶縁膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きい場合には、
前記外周面における前記基板の単位面積当たりの処理ガスの主成分の暴露量を前記中央面よりも少なくする請求項1または請求項2記載の半導体装置の製造方法。 - 前記積層絶縁膜の高さを揃える工程では、
前記第一の絶縁膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きい場合には、
前記外周面に供給する処理ガスの量を前記中央面よりも少なくする請求項1から請求項3のうち、いずれか一項に記載の半導体装置の製造方法。 - 前記積層絶縁膜の高さを揃える工程では、
前記第一の絶縁膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きい場合には、
前記外周面に供給する処理ガスの主成分の濃度を前記中央面よりも小さくする請求項1から請求項4のうち、いずれか一項に記載の半導体装置の製造方法。 - 前記処理ガスの濃度を制御する際は、前記外周面に供給する処理ガスに添加する不活性ガスの供給量を、前記中央面に供給する処理ガスに添加する不活性ガスの供給量よりも多くする請求項5に記載の半導体装置の製造方法。
- 前記積層絶縁膜の高さを揃える工程では、
前記第一の絶縁膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が大きい場合には、
前記基板の中央面の温度を前記外周面の温度よりも高くする請求項1から請求項6のうち、いずれか一項に記載の半導体装置の製造方法。 - 前記処理ガスはシリコン含有ガスである請求項3から請求項6に記載の半導体装置の製造方法。
- 前記積層絶縁膜の高さを揃える工程では、
前記第一の絶縁膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が小さい場合には、
前記外周面における前記基板の単位面積当たりの処理ガスの主成分の暴露量を前記中央面よりも大きくする請求項1または請求項2に記載の半導体装置の製造方法。 - 前記積層絶縁膜の高さを揃える工程では、
前記第一の絶縁膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が小さい場合には、
前記外周面に供給する処理ガスの量を前記中央面よりも多くする請求項1、請求項2、請求項9のうち、いずれか一項に記載の半導体装置の製造方法。 - 前記積層絶縁膜の高さを揃える工程では、
前記第一の絶縁膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が小さい場合には、
前記外周面に供給する処理ガスの主成分の濃度を前記中央面よりも大きくする請求項1、請求項2、請求項9、請求項10のうち、いずれか一項に記載の半導体装置の製造方法。 - 前記処理ガスの濃度を制御する際は、前記中央面に供給する処理ガスに添加する不活性ガスの供給量を、前記外周面に供給する処理ガスに添加する不活性ガスの供給量よりも多くする請求項11に記載の半導体装置の製造方法。
- 前記積層絶縁膜の高さを揃える工程では、
前記第一の絶縁膜の膜厚分布が、前記基板の中央面よりもその外周面の膜厚が小さい場合には、
前記基板の外周面の温度を前記中央面の温度よりも高くする請求項1、請求項2、請求項9から請求項12のうち、いずれか一項に記載の半導体装置の製造方法。 - 前記処理ガスはシリコン含有ガスである請求項9から請求項12のうち、いずれか一項に記載の半導体装置の製造方法。
- 回路構成が複数形成された基板の表面に積層絶縁膜の一部として構成される第一の絶縁膜を形成する第一の装置と、
前記第一の絶縁膜を研磨する第二の装置と、
前記第一の絶縁膜の高さ分布を測定する第三の装置と、
研磨後の前記第一の絶縁膜上に、前記高さ分布とは異なる分布で、前記積層絶縁膜の一部として構成される第二の絶縁膜を形成し、前記積層絶縁膜の高さを揃える第四の装置と、
前記第二の絶縁膜上にレジスト膜を形成する第五の装置と、
前記レジスト膜を露光し、前記レジスト膜にパターンを形成する第六の装置と、
前記積層絶縁膜に溝を形成する第七の装置と、
前記溝に第一の金属膜を形成する第八の装置と、
前記第一の金属膜を研磨する第九の装置と、
前記第一の金属膜上に、前記第一の金属膜に電気的に接続される第二の金属膜を形成する第十の装置と
を有する基板処理システム。 - 回路構成が複数形成された基板の表面に積層絶縁膜の一部として構成される第一の絶縁膜を形成する手順と、
前記第一の絶縁膜を研磨する手順と、
前記第一の絶縁膜の高さ分布を測定する手順と、
研磨後の前記第一の絶縁膜上に、前記高さ分布とは異なる分布で、前記積層絶縁膜の一部として構成される第二の絶縁膜を形成し、前記積層絶縁膜の高さを揃える手順と、
前記第二の絶縁膜を形成する工程の後、前記第二の絶縁膜上にレジスト膜を形成する手順と、
前記レジスト膜を露光し、前記レジスト膜にパターンを形成する手順と、
前記レジスト膜にパターンを形成する工程の後、前記積層絶縁膜に溝を形成する手順と、
前記溝に第一の金属膜を形成する手順と、
前記第一の金属膜を研磨する手順と、
前記第一の金属膜上に、前記第一の金属膜に電気的に接続される第二の金属膜を形成する手順と、
をコンピュータによって基板処理システムに実行させるプログラム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015068999A JP6133347B2 (ja) | 2015-03-30 | 2015-03-30 | 半導体装置の製造方法、基板処理システム及びプログラム |
TW105100555A TWI611509B (zh) | 2015-03-30 | 2016-01-08 | 半導體裝置的製造方法、基板處理系統、基板處理裝置及程式 |
CN201610066236.4A CN106024659A (zh) | 2015-03-30 | 2016-01-29 | 半导体器件的制造方法、衬底处理系统及衬底处理装置 |
KR1020160029523A KR20160117185A (ko) | 2015-03-30 | 2016-03-11 | 반도체 장치의 제조 방법 |
US15/067,790 US9666477B2 (en) | 2015-03-30 | 2016-03-11 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015068999A JP6133347B2 (ja) | 2015-03-30 | 2015-03-30 | 半導体装置の製造方法、基板処理システム及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016189401A JP2016189401A (ja) | 2016-11-04 |
JP6133347B2 true JP6133347B2 (ja) | 2017-05-24 |
Family
ID=57015574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015068999A Active JP6133347B2 (ja) | 2015-03-30 | 2015-03-30 | 半導体装置の製造方法、基板処理システム及びプログラム |
Country Status (5)
Country | Link |
---|---|
US (1) | US9666477B2 (ja) |
JP (1) | JP6133347B2 (ja) |
KR (1) | KR20160117185A (ja) |
CN (1) | CN106024659A (ja) |
TW (1) | TWI611509B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170040233A1 (en) * | 2015-08-04 | 2017-02-09 | Hitachi Kokusai Electric Inc. | Substrate Processing Apparatus and Substrate Processing System |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02262331A (ja) * | 1989-04-03 | 1990-10-25 | Toshiba Corp | 気相成長装置 |
JPH0766291A (ja) * | 1993-08-31 | 1995-03-10 | Nippondenso Co Ltd | 半導体装置の製造方法 |
KR0165470B1 (ko) | 1995-11-08 | 1999-02-01 | 김광호 | 반도체 소자의 박막형성 프로그램의 자동보정 시스템 |
JPH09181076A (ja) * | 1995-12-26 | 1997-07-11 | Toshiba Corp | 成膜装置 |
US6033921A (en) * | 1998-04-06 | 2000-03-07 | Advanced Micro Devices, Inc. | Method for depositing a material of controlled, variable thickness across a surface for planarization of that surface |
JP2002198410A (ja) * | 2000-12-27 | 2002-07-12 | Mitsubishi Electric Corp | 半導体装置の製造方法及び製造システム |
DE102006015096B4 (de) * | 2006-03-31 | 2011-08-18 | Globalfoundries Inc. | Verfahren zur Verringerung der durch Polieren hervorgerufenen Schäden in einer Kontaktstruktur durch Bilden einer Deckschicht |
JP5076426B2 (ja) * | 2006-09-29 | 2012-11-21 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2008177266A (ja) | 2007-01-17 | 2008-07-31 | Fujitsu Ltd | 半導体基板、および半導体装置の製造方法 |
JP5396065B2 (ja) * | 2008-10-28 | 2014-01-22 | 株式会社日立製作所 | 半導体装置の製造方法 |
JP5980476B2 (ja) | 2010-12-27 | 2016-08-31 | 株式会社荏原製作所 | ポリッシング装置およびポリッシング方法 |
JP6197381B2 (ja) * | 2013-06-05 | 2017-09-20 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
-
2015
- 2015-03-30 JP JP2015068999A patent/JP6133347B2/ja active Active
-
2016
- 2016-01-08 TW TW105100555A patent/TWI611509B/zh active
- 2016-01-29 CN CN201610066236.4A patent/CN106024659A/zh active Pending
- 2016-03-11 KR KR1020160029523A patent/KR20160117185A/ko not_active Application Discontinuation
- 2016-03-11 US US15/067,790 patent/US9666477B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
TW201701403A (zh) | 2017-01-01 |
TWI611509B (zh) | 2018-01-11 |
US9666477B2 (en) | 2017-05-30 |
KR20160117185A (ko) | 2016-10-10 |
CN106024659A (zh) | 2016-10-12 |
JP2016189401A (ja) | 2016-11-04 |
US20160293480A1 (en) | 2016-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9735068B2 (en) | Method of manufacturing semiconductor device | |
JP6151745B2 (ja) | 基板処理装置、基板処理システム、半導体装置の製造方法、プログラム及び記録媒体 | |
US9431220B1 (en) | Substrate processing apparatus and substrate processing system | |
US9666494B2 (en) | Method of manufacturing semiconductor device | |
US20170040232A1 (en) | Method of manufacturing semiconductor device | |
JP6321579B2 (ja) | 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム | |
JP6072845B2 (ja) | 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム | |
TWI612617B (zh) | 半導體裝置的製造方法、基板處理裝置、程式及記錄媒體 | |
JP6133347B2 (ja) | 半導体装置の製造方法、基板処理システム及びプログラム | |
TWI659452B (zh) | 半導體裝置的製造方法、基板處理裝置及程式 | |
JP2020161690A (ja) | 基板処理システム、基板処理方法、記憶媒体及び基板処理システムの制御装置 | |
US20170040233A1 (en) | Substrate Processing Apparatus and Substrate Processing System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170419 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6133347 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |