JPH09181076A - 成膜装置 - Google Patents

成膜装置

Info

Publication number
JPH09181076A
JPH09181076A JP33894595A JP33894595A JPH09181076A JP H09181076 A JPH09181076 A JP H09181076A JP 33894595 A JP33894595 A JP 33894595A JP 33894595 A JP33894595 A JP 33894595A JP H09181076 A JPH09181076 A JP H09181076A
Authority
JP
Japan
Prior art keywords
film
substrate
film forming
chamber
forming apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33894595A
Other languages
English (en)
Inventor
Masaaki Sudo
正昭 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP33894595A priority Critical patent/JPH09181076A/ja
Publication of JPH09181076A publication Critical patent/JPH09181076A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】 【課題】 この発明は成膜とその膜の平坦化とを1つの
チャンバ内で行えるようにした成膜装置を提供すること
にある。 【解決手段】 基板16に成膜するための成膜装置にお
いて、上記基板が設置されるチャンバ11と、このチャ
ンバに設けられ上記基板に所定の物質を堆積させて成膜
するスパッタ蒸着手段と、上記チャンバに設けられ上記
スパッタ蒸着手段によって形成される膜にイオンビ−ム
Iを照射して平坦化するイオン銃25とを具備したこと
を特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は半導体装置や磁気
記録素子の製造工程に用いられる成膜装置に関する。
【0002】
【従来の技術】LSIの高集積化と高速化に伴い、多層
配線技術はますます重要となりつつある。LSIにおい
て多層配線を用いる利点として、多層化による配線レイ
アウトの自由度の増大、配線長さの短縮による配線抵抗
の低減などが挙げられる。
【0003】しかし、超LSIにおいては素子の加工寸
法がサブミクロン領域となりつつあることから、様々な
問題が招じている。たとえば、サブミクロン配線におい
ては、配線および配線間溝のアスペクト比(パタ−ン高
さとパタ−ン幅の比)が高くなり、従来のCVD(化学
気相蒸着)法やスパッタを用いた成膜法では必ずしも十
分な段差被覆性が得られなくなる。アスペクト比が高く
なり、表面段差が急峻になると、上層配線の段切れや線
間短絡、あるいは配線パタ−ンの加工精度の劣化などが
生じる。
【0004】したがって、信頼性の高い多層配線を実現
するためには、膜形成技術と、微細加工技術の両者に生
じる多くの技術課題を克服しなければならない。とく
に、多層配線に用いる層間絶縁膜については、上層配線
に対して下地絶縁膜表面が平坦であることが要求され
る。
【0005】また、LSIの高集積化による配線遅延と
いう問題に対しては、配線材料を現在のアルミニウム
(Al)に変えて銅(Cu)を用いることが提案されて
いる。Cuはエッチングが困難なことから溝に配線を埋
め込むプロセスが必要になる。このため、層間絶縁膜と
同様に、アスペクト比の高い配線溝への配線膜の埋め込
みとその平坦化が要求されている。
【0006】一方、情報記録機器の小型化・高密度記録
化に伴い、ハ−ドデイスク装置用の磁気記録素子を小型
化することが要求されている。磁気記録素子の小型化に
おいては、再生用素子上に記録用素子を積層した構造と
するために、再生用素子を形成したあとに、その上を覆
う絶縁膜の平坦性が重要視される。また、記録用素子の
磁極形成においては磁極材料の溝への埋め込みと、その
平坦化が必要になる。
【0007】上述した半導体装置および磁気記録素子の
絶縁膜や配線、磁極などはCVD法やスパッタ法で形成
するが、平坦化と溝への埋め込み(溝以外に成膜された
ものを除去する)を行うためにCMP(化学機械研磨)
法が適用されている。
【0008】図4に上記CMP装置を示す。このCMP
装置は半導体パタ−ンまたは磁気記録素子パタ−ンが形
成された基板としての半導体ウエハ1がトップリング2
の下面側に保持されている。このトップリング2は駆動
ベルト3を介して上部駆動源4によって図中矢印で示す
方向に回転駆動されるようになっている。
【0009】トップリング2に保持された半導体ウエハ
1は研磨テ−ブル5によって研磨加工される。つまり、
研磨テ−ブル5の上面には研磨布6が設けられ、この研
磨布6には研磨液Lがノズル体7から供給される。上記
研磨テ−ブル5は駆動ベルト8を介して下部駆動源9に
よって図中矢印で示す方向に回転駆動されるようになっ
ている。
【0010】上記研磨液Lは化学的作用と、それに含ま
れる砥粒の物理的作用とによって上記半導体ウエハ1上
の素子形成の影響による絶縁膜または配線膜の表面凹凸
を平坦に研磨加工する。
【0011】
【発明が解決しようとする課題】絶縁膜または配線膜の
表面凹凸を平坦化するのにCMPを用いた場合に、以下
のようなことが生じる。第1に、成膜工程と平坦化工程
とが別工程で行われているため、スル−プット向上に限
界があった。
【0012】第2に、CMPによる平坦化はウエットプ
ロセスであるから、それによる汚染や研磨液中の砥粒に
よる発塵を招くということがあった。第3に、nmオ−ダ
の平坦化と膜厚コントロ−ルが要求されるが、CMPに
より平坦化を行うと、プロセス的な安定性を確立できな
い。たとえば、半導体ウエハ1の面内の膜厚の均一性は
現状において±3〜5%程度であるが、LSIの高集積
化と高速化などに伴ってさらなる均一性が要求される。
【0013】そこで、この発明は、基板に対する成膜
と、平坦化とを同一のチャンバ内で行えるようにしてス
ル−プットの向上を計るようにした成膜装置を提供する
ことにある。また、この発明の目的は、ドライプロセス
で絶縁膜や配線の平坦化を行えるようにした成膜装置を
提供することにある。
【0014】
【課題を解決するための手段】請求項1の発明は、基板
に成膜するための成膜装置において、上記基板が設置さ
れるチャンバと、このチャンバに設けられ上記基板に所
定の物質を堆積させて成膜する成膜手段と、上記チャン
バに設けられ上記成膜手段によって形成される膜にエネ
ルギビ−ムを照射して平坦化するビ−ム照射手段とを具
備したことを特徴とする。
【0015】請求項2の発明は、基板に成膜するための
成膜装置において、上記基板が設置されるチャンバと、
このチャンバに設けられ上記基板に所定の物質を堆積さ
せて成膜する成膜手段と、上記チャンバに設けられ上記
成膜手段によって形成される膜にエネルギビ−ムを照射
して平坦化するビ−ム照射手段と、上記基板に堆積され
る膜の厚さを検出する検出手段と、この検出手段によっ
て検出される膜厚に応じて上記成膜手段による成膜を制
御する制御手段とを具備したことを特徴とする。
【0016】請求項3の発明は、請求項1または2の発
明において、上記成膜手段はスパッタ蒸着手段であるこ
とを特徴とする。請求項4の発明は、請求項1または請
求項2の発明において、上記成膜手段は化学気相蒸着手
段(CVD)であることを特徴とする。
【0017】請求項5の発明は、請求項1または請求項
2の発明において、上記基板に堆積される膜は、上記基
板に形成された配線パタ−ンを覆う層間絶縁膜であるこ
とを特徴とする。
【0018】請求項6の発明は、請求項1または請求項
2上記基板に堆積される膜は、上記基板に形成された溝
に埋設される配線膜であることを特徴とする。請求項1
乃至請求項4の発明によれば、同一のチャンバ内で基板
に対する成膜と、その膜の平坦化とを行うことができ
る。
【0019】さらに、請求項2の発明は、基板に形成さ
れる膜の厚さを精度よく制御することができる。請求項
5の発明によれば、基板に層間絶縁膜を成膜し、その膜
を平坦化することができる。請求項6の発明によれば、
基板に配線膜を形成し、その膜を平坦化することができ
る。
【0020】
【発明の実施形態】以下、この発明の実施形態を図面を
参照して説明する。図1はこの発明の第1の実施形態の
成膜装置を示している。この成膜装置はチャンバ11を
備えている。このチャンバ11の上部にはタ−ゲット1
2が配設されている。このタ−ゲット12は第1のマッ
チング回路13を介して第1の高周波発生器14に接続
されている。
【0021】上記タ−ゲット12の下方には、このタ−
ゲット12に対向して支持台15が配設されている。こ
の支持台15の上面には半導体ウエハや液晶基板などの
基板16が供給されるようになっている。
【0022】上記支持台15の下面には駆動軸17が垂
設され、この駆動軸17には回転駆動源18が接続され
ている。したがって、上記支持台15は上記回転駆動源
18によって回転駆動されるようになっている。
【0023】上記支持台15には第2のマッチング回路
13を介して第2の高周波発生器19が接続されてい
る。この高周波発生器19によって上記支持台15に印
加される電圧は電圧計20によって検出される。
【0024】上記チャンバ11の上部には放電ガスの供
給管21が接続されている。この供給管21からは上記
チャンバ11内へ放電ガスとしてたとえばArガスが供
給されるようになっている。さらに、チャンバ11の底
部には排気管22が接続されている。この排気管22は
図示しない真空ポンプに接続されていて、上記チャンバ
11内を減圧するようになっている。
【0025】上記タ−ゲット12と支持台15とにそれ
ぞれ高周波発生器14、19を接続したことで、タ−ゲ
ット12だけでなく、支持台15上の基板16側にも放
電プラズマ電位に対して負電圧が印加される。それによ
って、タ−ゲット12と同時に基板16もArイオンガ
スでスッパッタされるから、この基板16上で膜の堆積
とスパッタエッチングが同時に行なわれる。つまり、上
記タ−ゲット12はこれに含まれる物質を上記基板16
に堆積させて成膜するための成膜手段をなしている。
【0026】上記チャンバ11にはエネルギビ−ムとし
てのイオンビ−ムIを出射するイオン銃25がその出射
面25aを上記基板16に向けて配置されている。この
イオン銃25にはイオン源ガスの供給管26が接続され
ている。
【0027】上記イオン銃25はX・Y・θ駆動源27
によってX方向、Y方向およびθ方向、つまり水平方向
と揺動方向とに駆動されるようになっている。このX・
Y・θ駆動源27は制御装置28からの制御信号によっ
て作動される。上記第1の高周波発生器14と第2の高
周波発生器19も上記制御装置28からの制御信号によ
って作動されるようになっている。
【0028】上記タ−ゲット12がArイオンガスでス
パッタされて基板16に成膜されている最中あるいは成
膜が終了した時点で上記イオン銃25を作動させ、イオ
ンビ−ムIを上記基板16に照射すると、そのイオンビ
−ムIの運動エネルギによって上記基板16に堆積され
る膜に、粘性流動、蒸発・凝縮、堆積拡散、表面拡散な
どの物質輸送現象が生じさせる。それによって、その膜
は平坦化されることになる。
【0029】さらに、上記チャンバ11の一側壁には入
射窓31、他側壁には出射窓32がそれぞれ気密に形成
されている。上記入射窓31にはレ−ザ光Lを出射する
レ−ザ光源33が対向して配置され、上記出射窓32に
はレ−ザ光Lの強度を検出する検出器34が対向して配
置されている。
【0030】上記レ−ザ光源33から出射して入射窓3
1からチャンバ11内へ入射したレ−ザ光Lは上記基板
16の表面を照射する。この基板16で反射したレ−ザ
光Lは出射窓32から出射して上記検出器34でその強
度が検出される。レ−ザ光Lの波長をλ、基板16への
入射角をθとすると、基板16に堆積される膜の厚さd
は下記の(1)式で示される。
【0031】 d=mλ/(2・sin θ) …(1)式 上記(1)式においてmは次数である。入射角度θを一
定にした状態では、膜厚dが{λ/(2・sin θ)}の
整数倍になれば、膜表面と基板16表面の光反射の干渉
によってレ−ザ光Lの反射強度は強められる。
【0032】逆に、膜厚dが{(λ/2+λ)/(2・
sin θ)}の整数倍になれば、反射強度は弱くなる。し
たがって、レ−ザ光Lの反射強度の変化(次数m)を測
定することで、基板16に形成された膜の厚さを定量化
できるようになっている。
【0033】なお、レ−ザ光Lは基板16に形成される
膜を透過し、基板16で反射する波長のものが使用され
ている。それによって、上記(1)式が成立する。つぎ
に、上記構成の成膜装置によって基板16に成膜する手
順を説明する。保持台15上に基板16を供給したなら
ば、高周波発生器14、19を作動させてタ−ゲット1
2と保持台15とに高周波電圧を印加するとともに、チ
ャンバ11内にArガスを供給する。
【0034】それによって、Arガスがイオン化され、
そのArイオンガスがタ−ゲット12を射突するから、
タ−ゲット12がスパッタされてこのタ−ゲット12を
形成する物質が基板16上に堆積される。つまり、基板
16にはタ−ゲット12の物質によって成膜される。
【0035】上記成膜中にはイオン銃25が作動する。
イオン銃25が作動することで、供給管26からイオン
銃25に供給されるイオン源ガスがイオン化され、イオ
ンビ−ムIが基板16を照射する。イオンビ−ムIが照
射されることで、基板16上に堆積された膜に運動エネ
ルギが付与され、それによって上述した物質輸送現象が
生じるから、その膜が平坦化されることになる。
【0036】イオンビ−ムIの照射に際し、回転駆動源
18を作動させて支持台15を回転駆動する。それによ
って、支持台15上の基板16に対してイオンビ−ムI
の照射を均一に行えるから、膜の均一化が促進される。
【0037】さらに、イオン銃25をX・Y・θ駆動源
27によって水平方向に変位させたり、揺動させること
によっても、基板16に対するイオンビ−ムIの照射が
均一化され、成膜の均一化が計れる。
【0038】成膜時には、レ−ザ光源33が作動してレ
−ザ光Lを基板16に照射し、基板16からの反射光が
検出器34で検出され、その検出信号によって上記基板
16に形成される膜の厚さが測定される。基板16に形
成された膜が所定の厚さに達したならば、そのことが検
出器34によって検出される。それによって、制御装置
28は各高周波発生器14、19の作動を停止して成膜
を終了する。
【0039】図2(a)、(b)は基板16に形成され
る膜が均一化される状態を示している。つまり、図2
(a)は基板16の配線16aが形成された面に、膜と
して層間絶縁膜35を堆積させる状態を示しており、イ
オン銃25によってイオンビ−ムIを照射しない場合に
は同図に破線で示すように層間絶縁膜35は配線16a
の凹凸に倣って凹凸形状となってしまうが、イオンビ−
ムIを照射することで、同図に実線で示すように層間絶
縁膜35を平坦化することができる。
【0040】図2(b)は基板16に形成された配線溝
16bに配線膜36を成膜する場合を示しており、イオ
ンビ−ムIを照射しない場合には同図に破線で示すよう
に配線膜36は配線溝16bが形成された基板16の凹
凸面に倣って凹凸状になってしまうが、イオンビ−ムI
を照射することで、基板16の上面と面一な状態で配線
溝16bに配線膜16bを確実に埋め込むことができ
る。つまり、基板16の配線溝16bだけに配線膜36
を堆積させ、それ以外の部分に堆積する物質を除去する
ことができる。
【0041】上記基板16に形成される配線16aや配
線溝16bのアスペクト比が高くなると、配線16a間
の凹部や配線溝16bの開口部分が成膜材料によって塞
がれ、それらの内部に空房が生じるということがある
が、上述したように成膜時にイオンビ−ムIを照射する
ことで、そのようなことが発生するのも防止できる。
【0042】この実施形態における成膜手段は上述した
ごとく、高周波バイアススパッタであるため、平坦性に
優れているとされている。しかしながら、高周波バイア
ススパッタであっても、高集積化に伴いパタ−ン高さ0.
7 μm、パタ−ン幅0.35μm以下の高アスペクト比の段
差になると十分に平坦化されないということがあった。
そこで、この実施形態のごとく、成膜時にイオンビ−ム
Iを照射することで、上述したような高アスペクト比の
場合であっても、確実に平坦化できることが確認され
た。
【0043】このように、チャンバ11に成膜手段とビ
−ム照射手段とを設けたことで、成膜と同時にその膜を
平坦化することができるから、スル−プットを向上させ
ることができる。しかも、イオンビ−ムにIよる平坦化
は、ドライプロセスであるから、CMPに比べて砥粒よ
る汚染や後処理の点で優れているばかりか、イオンビ−
ムIは大きな面積への照射が可能であるから、大面積で
あっても、膜厚を均一化(平坦化)することができる。
【0044】つぎに、図3に示すこの発明の第2の実施
形態を説明する。なお、第1の実施形態と同一部分には
同一記号を付して説明を省略する。図3に示す成膜装置
は成膜手段としてECRプラズマCVDを用いたもの
で、チャンバ11の上部には外周部に冷却ジャケット4
2が設けられたプラズマ室41が形成されている。上記
ジャケット42には冷却液の供給管43と排出管44と
が接続されている。
【0045】上記プラズマ室41の上部にはマイクロ波
の導入窓45が形成されている。この導入窓45には導
波管46の一端が接続されている。この導波管46の他
端には2.45GHzの上記マイクロ波を発生するマイクロ
波発生源47が接続されている。このマイクロ波発生源
47は制御装置28によって制御されるようになってい
る。
【0046】上記プラズマ室41の周囲には電磁コイル
48が配設されている。さらに、成膜材料となる原料ガ
スは上記プラズマ室41に接続された第1の供給管51
と、チャンバ11に接続された第2の供給管52とから
供給されるようになっている。
【0047】上記構成の成膜装置においては、プラズマ
室41に供給された原料ガスは、マイクロ波発生源47
で発生し、導波管46および導入窓45を通じてプラズ
マ室41に導入されたマイクロ波によってプラズマ化さ
れる。それによって、上記原料ガスに含まれる成膜物質
が析出される。また、チャンバ11に供給された原料ガ
スはプラズマ室41から流入するプラズマによってプラ
ズマ化されることで、このガスからも成膜物質が析出さ
れる。
【0048】このようにして析出された成膜物質は、支
持台15上に載置された基板16に堆積し、この基板1
6に膜を形成することになる。成膜時にはイオン銃25
からイオンビ−ムIが出射され、基板16を照射する。
それによって、基板16に堆積する層間絶縁膜や配線膜
は上記第1の実施形態と同様に平坦化されることにな
る。
【0049】平坦化に際しては、支持台15を回転駆動
源18によって回転させたり、イオン銃25をX・Y・
θ駆動源27によって水平方向や揺動方向に駆動するこ
とで、より一層、平坦化を促進することができる。
【0050】この発明は上記各実施形態に限定されず、
種々変形可能である。たとえば、上記各実施形態では、
成膜時にイオン銃25を作動させて膜の平坦化を計るよ
うにしたが、成膜後にイオン銃25を作動させてその膜
を平坦化してもよい。また、膜を平坦化するのにイオン
ビ−ムを用いたが、レ−ザ光や電子ビ−ムなどの他のエ
ネルギビ−ムを用いることも可能である。
【0051】
【発明の効果】以上述べたように請求項1乃至請求項4
の発明によれば、同一のチャンバ内で基板に対する成膜
と、その膜の平坦化とを行うことができるから、スル−
プットの向上が計れる。しかも、膜の平坦化をドライプ
ロセスで行えるから、ウエットプロセスのように汚染や
発塵などの問題が生じることがない。
【0052】さらに、請求項2の発明によれば、基板に
形成される膜の厚さを精度よく制御することができる。
請求項5の発明によれば、基板に層間絶縁膜を形成する
場合に、その膜を平坦化することができる。請求項6の
発明によれば、基板に配線膜を形成する場合に、その膜
を平坦化することができる。
【図面の簡単な説明】
【図1】この発明の第1の実施形態を示す成膜装置の概
略的構成図。
【図2】同じく(a)は層間絶縁膜を平坦化する場合の
説明図、(b)は同じく配線膜を平坦化する場合の説明
図。
【図3】この発明の第2の実施形態の成膜装置を示す概
略的構成図。
【図4】従来の膜を平坦化するためのCMP法の説明
図。
【符号の説明】
11…チャンバ、12…タ−ゲット(成膜手段)、16
…基板、16a…配線、16b…配線溝、25…イオン
銃、28…制御装置(制御手段)、33…レ−ザ光源
(検出手段)、34…検出器(検出手段)、35…層間
絶縁膜、36…配線膜、I…イオンビ−ム。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板に成膜するための成膜装置におい
    て、 上記基板が設置されるチャンバと、 このチャンバに設けられ上記基板に所定の物質を堆積さ
    せて成膜する成膜手段と、 上記チャンバに設けられ上記成膜手段によって形成され
    る膜にエネルギビ−ムを照射して平坦化するビ−ム照射
    手段とを具備したことを特徴とする成膜装置。
  2. 【請求項2】 基板に成膜するための成膜装置におい
    て、 上記基板が設置されるチャンバと、 このチャンバに設けられ上記基板に所定の物質を堆積さ
    せて成膜する成膜手段と、 上記チャンバに設けられ上記成膜手段によって形成され
    る膜にエネルギビ−ムを照射して平坦化するビ−ム照射
    手段と、 上記基板に堆積される膜の厚さを検出する検出手段と、 この検出手段によって検出される膜厚に応じて上記成膜
    手段による成膜を制御する制御手段とを具備したことを
    特徴とする成膜装置。
  3. 【請求項3】 上記成膜手段はスパッタ蒸着手段である
    ことを特徴とする請求項1または請求項2記載の成膜装
    置。
  4. 【請求項4】 上記成膜手段は化学気相蒸着手段(CV
    D)であることを特徴とする請求項1または請求項2記
    載の成膜装置。
  5. 【請求項5】 上記基板に堆積される膜は、上記基板に
    形成された配線パタ−ンを覆う層間絶縁膜であることを
    特徴とする請求項1または請求項2記載の成膜装置。
  6. 【請求項6】 上記基板に堆積される膜は、上記基板に
    形成された溝に埋設される配線膜であることを特徴とす
    る請求項1または請求項2記載の成膜装置。
JP33894595A 1995-12-26 1995-12-26 成膜装置 Pending JPH09181076A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33894595A JPH09181076A (ja) 1995-12-26 1995-12-26 成膜装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33894595A JPH09181076A (ja) 1995-12-26 1995-12-26 成膜装置

Publications (1)

Publication Number Publication Date
JPH09181076A true JPH09181076A (ja) 1997-07-11

Family

ID=18322810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33894595A Pending JPH09181076A (ja) 1995-12-26 1995-12-26 成膜装置

Country Status (1)

Country Link
JP (1) JPH09181076A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016189401A (ja) * 2015-03-30 2016-11-04 株式会社日立国際電気 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016189401A (ja) * 2015-03-30 2016-11-04 株式会社日立国際電気 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム

Similar Documents

Publication Publication Date Title
KR100264445B1 (ko) 플라즈마처리장치
US5911852A (en) Plasma processing apparatus
CN110634726B (zh) 利用低温晶片温度的离子束蚀刻
TWI534886B (zh) A plasma etching method and a method for manufacturing the semiconductor device
JP5577530B2 (ja) 六フッ化硫黄(sf6)および炭化水素ガスを用いた反射防止層のパターニング方法
US20060164104A1 (en) Measuring apparatus
SG180881A1 (en) Method and apparatus for processing bevel edge
WO2005050726A1 (ja) プラズマ処理方法およびプラズマ処理装置
KR100274709B1 (ko) 막을 증착하는 방법 및 스퍼터링 장치
US20020134748A1 (en) Planarity detection methods and apparatus for electrochemical mechanical processing systems
JPH09115865A (ja) 研磨装置及び研磨方法
JP5461759B2 (ja) プラズマ処理装置、プラズマ処理方法及び記憶媒体
EP0808231B1 (en) Chemical-mechanical polishing using curved carriers
KR100749839B1 (ko) 유기절연막의 에칭방법
US6316276B1 (en) Apparatus and method of planarizing a semiconductor wafer that includes a first reflective substance and a second reflective substance
JP2003297808A (ja) エッチング方法
JPH09181076A (ja) 成膜装置
JPH09213634A (ja) 薄膜成膜方法、半導体装置の製造方法及び薄膜成膜装置
JPH0922795A (ja) プラズマcvd装置およびプラズマcvd方法
JP2000058521A (ja) プラズマ研磨装置
US5554266A (en) Semiconductor device manufacturing apparatus
JP2013077594A (ja) プラズマエッチング方法及び半導体装置の製造方法
JP4128365B2 (ja) エッチング方法及びエッチング装置
JPS62154734A (ja) エツチング方法およびそれに用いる装置
JPH0955376A (ja) プラズマcvd方法