JPH0766291A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0766291A JPH0766291A JP21650793A JP21650793A JPH0766291A JP H0766291 A JPH0766291 A JP H0766291A JP 21650793 A JP21650793 A JP 21650793A JP 21650793 A JP21650793 A JP 21650793A JP H0766291 A JPH0766291 A JP H0766291A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- film thickness
- thickness
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】この発明は、特に凹凸パターンを有する基板上
に形成される層間絶縁膜において、膜厚分布の一様性が
確保されるようにした半導体装置の製造方法を提供する
ことを目的とする。 【構成】基板11上に金属配線等によって凹凸パターンが
形成されているもので、この凹凸パターン上に第１の絶
縁膜13を形成し、これをエッチバックしてアスペクト比
が向上されるようにする。その後、この第１の絶縁膜13
上に第２の絶縁膜14を形成し所定の膜厚とする。第１お
よび第２の絶縁膜13、14は（Ａ）（Ｂ）図で示すように
逆の膜厚パターンで形成されるもので、この様な膜厚パ
ターンは絶縁膜を形成するプラズマＣＶＤ法において電
極間距離を可変し、またガス流量を可変することによっ
て選択設定される。そして、この絶縁膜13、14によって
構成される層間絶縁膜の膜厚の均一性が得られるように
する。
に形成される層間絶縁膜において、膜厚分布の一様性が
確保されるようにした半導体装置の製造方法を提供する
ことを目的とする。 【構成】基板11上に金属配線等によって凹凸パターンが
形成されているもので、この凹凸パターン上に第１の絶
縁膜13を形成し、これをエッチバックしてアスペクト比
が向上されるようにする。その後、この第１の絶縁膜13
上に第２の絶縁膜14を形成し所定の膜厚とする。第１お
よび第２の絶縁膜13、14は（Ａ）（Ｂ）図で示すように
逆の膜厚パターンで形成されるもので、この様な膜厚パ
ターンは絶縁膜を形成するプラズマＣＶＤ法において電
極間距離を可変し、またガス流量を可変することによっ
て選択設定される。そして、この絶縁膜13、14によって
構成される層間絶縁膜の膜厚の均一性が得られるように
する。
Description
【０００１】
【産業上の利用分野】この発明は、金属配線等が施され
て表面に凹凸パターンを有する基板上に層間絶縁膜を形
成する方法に係るものであり、特にこの層間絶縁膜の表
面が平坦化されるようにした半導体装置の製造方法に関
する。
て表面に凹凸パターンを有する基板上に層間絶縁膜を形
成する方法に係るものであり、特にこの層間絶縁膜の表
面が平坦化されるようにした半導体装置の製造方法に関
する。
【０００２】
【従来の技術】半導体装置においては、シリコン基板上
にアルミニウム等による配線が施された状態で、この基
板上に層間絶縁層を形成し、この層間絶縁層上にさらに
各種配線を施すように構成されている。このため層間絶
縁層の表面は、アルミニウム蒸着等による配線層が段切
れ等を生ずることなく形成されるように、特に平坦化し
て構成する必要があり、このための平坦化工程が重要で
ある。
にアルミニウム等による配線が施された状態で、この基
板上に層間絶縁層を形成し、この層間絶縁層上にさらに
各種配線を施すように構成されている。このため層間絶
縁層の表面は、アルミニウム蒸着等による配線層が段切
れ等を生ずることなく形成されるように、特に平坦化し
て構成する必要があり、このための平坦化工程が重要で
ある。
【０００３】この様な層間絶縁層表面の平坦化工程は、
配線層等によって凹凸パターンの形成された基板表面に
絶縁膜を厚く堆積形成し、この絶縁膜を所望の厚さとな
るまでエッチバックして、所定の膜厚の層間絶縁層とす
ることにより、配線による凹凸パターンの段差部分をな
くすと共に平坦化している。
配線層等によって凹凸パターンの形成された基板表面に
絶縁膜を厚く堆積形成し、この絶縁膜を所望の厚さとな
るまでエッチバックして、所定の膜厚の層間絶縁層とす
ることにより、配線による凹凸パターンの段差部分をな
くすと共に平坦化している。
【０００４】この様な表面平坦化工程によると、孤立し
て基板表面に形成される配線部に対応する部分の平坦度
をよくするため、この配線の形成された基板表面に充分
な厚さの絶縁層を堆積するものであり、この絶縁膜をエ
ッチバックしているものであるが、絶縁膜を厚く形成す
るとこの絶縁膜に膜厚分布が発生する。エッチバックに
よって配線による凹凸パターンの段差部分は平坦化され
るものであるが、この成膜時における膜厚分布はエッチ
ング後においても残り、例えば中央部分と周辺部分のよ
うに、ある部位と他の部位とにおいて絶縁膜厚さに差が
存在するようになる。
て基板表面に形成される配線部に対応する部分の平坦度
をよくするため、この配線の形成された基板表面に充分
な厚さの絶縁層を堆積するものであり、この絶縁膜をエ
ッチバックしているものであるが、絶縁膜を厚く形成す
るとこの絶縁膜に膜厚分布が発生する。エッチバックに
よって配線による凹凸パターンの段差部分は平坦化され
るものであるが、この成膜時における膜厚分布はエッチ
ング後においても残り、例えば中央部分と周辺部分のよ
うに、ある部位と他の部位とにおいて絶縁膜厚さに差が
存在するようになる。
【０００５】この様に膜厚の均一性が悪化すると、例え
ばこの層間絶縁膜に対して配線部を導出するためのスル
ーホールを形成した場合、そのスルーホールの形状が膜
厚の差によって変化するようになって、配線構造におい
て信頼性を確実に確保するために障害となることがあ
る。また局所的にストレスが増大し、層間容量や耐圧に
ばらつきが大きくなる等の問題も生ずる。
ばこの層間絶縁膜に対して配線部を導出するためのスル
ーホールを形成した場合、そのスルーホールの形状が膜
厚の差によって変化するようになって、配線構造におい
て信頼性を確実に確保するために障害となることがあ
る。また局所的にストレスが増大し、層間容量や耐圧に
ばらつきが大きくなる等の問題も生ずる。
【０００６】
【発明が解決しようとする課題】この発明は上記のよう
な点に鑑みなされたもので、配線等による凹凸パターン
を有する基板上に、特に膜厚分布が一様とされる層間絶
縁膜が形成されて、この絶縁膜に対して形成されように
なるスルーホールの形状が安定化されると共に、絶縁膜
部において不要なストレスが増大されることなく、層間
容量や耐圧が安定化して設定されて信頼性が確実に向上
されるようにした半導体装置の製造方法を提供しようと
するものである。
な点に鑑みなされたもので、配線等による凹凸パターン
を有する基板上に、特に膜厚分布が一様とされる層間絶
縁膜が形成されて、この絶縁膜に対して形成されように
なるスルーホールの形状が安定化されると共に、絶縁膜
部において不要なストレスが増大されることなく、層間
容量や耐圧が安定化して設定されて信頼性が確実に向上
されるようにした半導体装置の製造方法を提供しようと
するものである。
【０００７】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、第１の絶縁膜形成工程で表面に凹凸の
パターンを有する基板上に第１の絶縁膜を堆積し、さら
にこの堆積された第１の絶縁膜上に第２の絶縁膜を堆積
するもので、この堆積された第１および第２の絶縁膜を
一方を所望の膜厚までエッチバックする。そして、前記
第１および第２の絶縁膜形成工程では、それぞれ互いに
逆の膜厚分布が設定される成膜条件で絶縁膜が堆積され
るようにしている。ここで、前記第１および第２の絶縁
膜形成工程では、周辺部分に比較して中央部分の膜厚が
小さく、またその逆に中央部分に対応して周辺部の膜厚
が小さくされる成膜条件がそれぞれ設定されるようにし
ているもので、これらの絶縁膜形成工程においてはそれ
ぞれプラズマＣＶＤ法によって成膜する手段を用い、そ
の電極間距離の変化によって周辺部分に比較して中央部
分の膜厚が小さくなる膜厚分布を設定し、あるいは供給
される反応ガスの流量の変化で中央部分に対応して周辺
部の膜厚が小さくされる膜厚分布が設定されるようにし
ている。
置の製造方法は、第１の絶縁膜形成工程で表面に凹凸の
パターンを有する基板上に第１の絶縁膜を堆積し、さら
にこの堆積された第１の絶縁膜上に第２の絶縁膜を堆積
するもので、この堆積された第１および第２の絶縁膜を
一方を所望の膜厚までエッチバックする。そして、前記
第１および第２の絶縁膜形成工程では、それぞれ互いに
逆の膜厚分布が設定される成膜条件で絶縁膜が堆積され
るようにしている。ここで、前記第１および第２の絶縁
膜形成工程では、周辺部分に比較して中央部分の膜厚が
小さく、またその逆に中央部分に対応して周辺部の膜厚
が小さくされる成膜条件がそれぞれ設定されるようにし
ているもので、これらの絶縁膜形成工程においてはそれ
ぞれプラズマＣＶＤ法によって成膜する手段を用い、そ
の電極間距離の変化によって周辺部分に比較して中央部
分の膜厚が小さくなる膜厚分布を設定し、あるいは供給
される反応ガスの流量の変化で中央部分に対応して周辺
部の膜厚が小さくされる膜厚分布が設定されるようにし
ている。
【０００８】
【作用】この様な半導体装置の製造方法によれば、例え
ば第１の絶縁膜形成工程において、中央部に比較して周
辺部分で薄くなるような膜厚分布で第１の絶縁膜が堆積
されたような場合に、この第１の絶縁膜をエッチバック
しても、これにより形成された絶縁膜にはこの膜圧分布
がそのまま残る。しかし、第２の絶縁膜形成工程におい
てその逆の中央部分に比較して周辺部で厚くなる膜厚分
布が設定され第２の絶縁膜を形成すれば、エッチバック
時に残っている膜厚分布が第２の絶縁膜の膜厚分布によ
って相殺され、この第１および第２の絶縁膜の積層によ
って構成された層間絶縁膜は、全体で均一の膜厚が設定
されるようになる。したがって、この層間絶縁膜に対し
て例えばスルーホールを形成してもその形状が一様とな
り、また不要なストレスが存在することがなく、層間容
量や耐圧が安定して設定された信頼性の高い半導体が製
造されるようになる。
ば第１の絶縁膜形成工程において、中央部に比較して周
辺部分で薄くなるような膜厚分布で第１の絶縁膜が堆積
されたような場合に、この第１の絶縁膜をエッチバック
しても、これにより形成された絶縁膜にはこの膜圧分布
がそのまま残る。しかし、第２の絶縁膜形成工程におい
てその逆の中央部分に比較して周辺部で厚くなる膜厚分
布が設定され第２の絶縁膜を形成すれば、エッチバック
時に残っている膜厚分布が第２の絶縁膜の膜厚分布によ
って相殺され、この第１および第２の絶縁膜の積層によ
って構成された層間絶縁膜は、全体で均一の膜厚が設定
されるようになる。したがって、この層間絶縁膜に対し
て例えばスルーホールを形成してもその形状が一様とな
り、また不要なストレスが存在することがなく、層間容
量や耐圧が安定して設定された信頼性の高い半導体が製
造されるようになる。
【０００９】
【実施例】以下、図面を参照してこの発明の一実施例を
説明する。図１はその製造工程を順次示しているもの
で、まず（Ａ）図で示すように層間絶縁層を形成しよう
とするシリコン等の基板11の表面には、アルミニウムの
蒸着等による金属配線12が施されていて、基板11の表面
に凹凸パターンが形成された状態となっている。そし
て、この様に凹凸パターンの形成された基板11の表面上
に、プラズマＣＶＤ法によって良質の第１の絶縁膜13を
形成する。
説明する。図１はその製造工程を順次示しているもの
で、まず（Ａ）図で示すように層間絶縁層を形成しよう
とするシリコン等の基板11の表面には、アルミニウムの
蒸着等による金属配線12が施されていて、基板11の表面
に凹凸パターンが形成された状態となっている。そし
て、この様に凹凸パターンの形成された基板11の表面上
に、プラズマＣＶＤ法によって良質の第１の絶縁膜13を
形成する。
【００１０】この様に凹凸パターンが表面に形成される
ような状態で第１の絶縁膜13が形成されるものである
が、次に（Ｂ）図で示すように配線12の間の空隙部に絶
縁膜を埋め込むために、Ａｒのスパッタエッチングを行
う。その後、（Ｃ）図で示すように再度プラズマＣＶＤ
法によって第２の絶縁膜14を成膜する。この第２の絶縁
膜14の膜厚は、後工程の平坦化のために２．０μｍ以上
必要であり、これによってほとんどの配線12の間が埋め
込まれるようにする。そして、（Ｄ）図で示すように平
行平板ドライエッチング装置によって絶縁膜14をエッチ
ングし、所望の膜厚と平坦度が得られるようにする。
ような状態で第１の絶縁膜13が形成されるものである
が、次に（Ｂ）図で示すように配線12の間の空隙部に絶
縁膜を埋め込むために、Ａｒのスパッタエッチングを行
う。その後、（Ｃ）図で示すように再度プラズマＣＶＤ
法によって第２の絶縁膜14を成膜する。この第２の絶縁
膜14の膜厚は、後工程の平坦化のために２．０μｍ以上
必要であり、これによってほとんどの配線12の間が埋め
込まれるようにする。そして、（Ｄ）図で示すように平
行平板ドライエッチング装置によって絶縁膜14をエッチ
ングし、所望の膜厚と平坦度が得られるようにする。
【００１１】所望の平坦度が得られるようにするため、
第２の絶縁膜14を厚く堆積し、これをエッチバックして
所望の厚さが得られるようにしている。この様に堆積す
る絶縁膜14の厚さを大きくすると、プラズマＣＶＤ法の
特徴によって、形成された絶縁膜に膜厚分布が存在する
ようになり、基板11の面内で約０．２５μｍ程度の膜厚
差が生じる。
第２の絶縁膜14を厚く堆積し、これをエッチバックして
所望の厚さが得られるようにしている。この様に堆積す
る絶縁膜14の厚さを大きくすると、プラズマＣＶＤ法の
特徴によって、形成された絶縁膜に膜厚分布が存在する
ようになり、基板11の面内で約０．２５μｍ程度の膜厚
差が生じる。
【００１２】２μｍ以上の厚さに絶縁膜を積層すると、
均一性±５％として最大膜厚部と最小膜厚部の差は２０
０ｎｍ程度となる。この状態で（Ｄ）図のようにエッチ
バックを行って所定の膜厚（配線膜厚と同程度）、例え
ば２００ｎｍにすると、エッチバックの均一性が±２％
程度としても、図２に（Ａ）および（Ｂ）で示すように
その膜厚差ａおよびｂはほとんど変らない。すなわち、
最終膜厚の均一性は膜厚差２００ｎｍとすれば約１６．
７％とななる。
均一性±５％として最大膜厚部と最小膜厚部の差は２０
０ｎｍ程度となる。この状態で（Ｄ）図のようにエッチ
バックを行って所定の膜厚（配線膜厚と同程度）、例え
ば２００ｎｍにすると、エッチバックの均一性が±２％
程度としても、図２に（Ａ）および（Ｂ）で示すように
その膜厚差ａおよびｂはほとんど変らない。すなわち、
最終膜厚の均一性は膜厚差２００ｎｍとすれば約１６．
７％とななる。
【００１３】この様にして形成された層間絶縁層にスル
ーホールを形成するに際して、スルーホールの径と絶縁
膜の膜厚の比、すなわちアスペクト比が１以上の領域
（膜厚が大）では、アルミニウム配線がこのホール中に
うまく埋め込めないために、配線に断線が起こる可能性
がある。膜厚差が２００ｎｍで平均膜厚が６００ｎｍで
あるとすると、ホール径は最大７００ｎｍのときに０．
７μｍがほぼ限界となるもので、これより小さな径のホ
ールは形成できない。膜厚の均一性の悪化は、この様に
エッチバックによって平坦化を行う場合の本質的な問題
となる。
ーホールを形成するに際して、スルーホールの径と絶縁
膜の膜厚の比、すなわちアスペクト比が１以上の領域
（膜厚が大）では、アルミニウム配線がこのホール中に
うまく埋め込めないために、配線に断線が起こる可能性
がある。膜厚差が２００ｎｍで平均膜厚が６００ｎｍで
あるとすると、ホール径は最大７００ｎｍのときに０．
７μｍがほぼ限界となるもので、これより小さな径のホ
ールは形成できない。膜厚の均一性の悪化は、この様に
エッチバックによって平坦化を行う場合の本質的な問題
となる。
【００１４】この実施例においては、この様な膜厚差の
発生を可能な限り小さくしようとして、基板11の範囲内
において膜厚の均一性が改善されるようにしているもの
で、第１の絶縁膜13が形成されるプラズマＣＶＤ法にお
いて、例えば図２の（Ａ）で破線で示すように、基板11
の中央部分で膜厚が薄く、その周辺部分で膜厚が厚くな
るような膜厚分布の第１の絶縁膜13が形成された場合、
これをこのままエッチバックすると、この中央部で薄く
なる膜厚分布が実線で示すエッチバック後においても残
る。
発生を可能な限り小さくしようとして、基板11の範囲内
において膜厚の均一性が改善されるようにしているもの
で、第１の絶縁膜13が形成されるプラズマＣＶＤ法にお
いて、例えば図２の（Ａ）で破線で示すように、基板11
の中央部分で膜厚が薄く、その周辺部分で膜厚が厚くな
るような膜厚分布の第１の絶縁膜13が形成された場合、
これをこのままエッチバックすると、この中央部で薄く
なる膜厚分布が実線で示すエッチバック後においても残
る。
【００１５】すなわち、図１の（Ｂ）の段階において第
１の絶縁膜13による膜厚分布が存在するものであり、し
たがって次の第２の絶縁膜14を形成する第２の絶縁膜形
成工程において、図２の（Ｂ）で示すように中央部で厚
く周辺部で薄くなる（Ａ）図とは逆の膜厚パターンが形
成される条件の下で、第２の絶縁膜14を成膜する。
１の絶縁膜13による膜厚分布が存在するものであり、し
たがって次の第２の絶縁膜14を形成する第２の絶縁膜形
成工程において、図２の（Ｂ）で示すように中央部で厚
く周辺部で薄くなる（Ａ）図とは逆の膜厚パターンが形
成される条件の下で、第２の絶縁膜14を成膜する。
【００１６】したがって、この様な逆の厚膜パターンの
第１および第２の絶縁膜13および14が積層された状態で
は、図２の（Ｃ）図で示すようにこの第１および第２の
膜厚パターンが互いに相殺され、この第１および第２の
絶縁膜13および14によって構成される層間絶縁膜は、全
体に均一な厚さに構成されるようになる。
第１および第２の絶縁膜13および14が積層された状態で
は、図２の（Ｃ）図で示すようにこの第１および第２の
膜厚パターンが互いに相殺され、この第１および第２の
絶縁膜13および14によって構成される層間絶縁膜は、全
体に均一な厚さに構成されるようになる。
【００１７】この様な図２の（Ａ）および（Ｂ）で示し
たような膜厚分布は、プラズマＣＶＤにおける成膜条件
を変えることによって選択することができるもので、プ
ラスマＣＶＤ装置において半導体基板とガス吹き込み口
との距離、すなわち電極間距離を可変制御することでで
きる。
たような膜厚分布は、プラズマＣＶＤにおける成膜条件
を変えることによって選択することができるもので、プ
ラスマＣＶＤ装置において半導体基板とガス吹き込み口
との距離、すなわち電極間距離を可変制御することでで
きる。
【００１８】例えば、図３の（Ａ）で示すように、膜厚
偏差０％の平均値に対して電極間距離が１００〜３００
milsまでは基板の中央部分の膜厚が薄くなり、その基板
周辺部においては厚くなる。これは、図２の（Ａ）に示
した膜厚分布に近い状態である。この電極間距離を１０
０〜３００milsの範囲で変化させることによって、基板
中央部と周辺部の膜厚偏差を制御することができるもの
で、任意の膜厚パターンが設定可能である。
偏差０％の平均値に対して電極間距離が１００〜３００
milsまでは基板の中央部分の膜厚が薄くなり、その基板
周辺部においては厚くなる。これは、図２の（Ａ）に示
した膜厚分布に近い状態である。この電極間距離を１０
０〜３００milsの範囲で変化させることによって、基板
中央部と周辺部の膜厚偏差を制御することができるもの
で、任意の膜厚パターンが設定可能である。
【００１９】さらにプラズマＣＶＤ層において供給され
るガス（ＴＥＯＳ／Ｏ2 ）のトータル流量を変えること
で、さらに膜厚分布の他の制御が可能とされる。すなわ
ち、図３の（Ｂ）で示すようにＴＥＯＳ／Ｏ2 の流量比
を０．５として、トータルの流量を５０／１００sccm〜
２００／４００sccmまで、膜厚偏差０％に対して中央部
は厚くなり周辺部は薄くなって、図２の（Ｂ）で示した
膜厚分布が得られるようになる。
るガス（ＴＥＯＳ／Ｏ2 ）のトータル流量を変えること
で、さらに膜厚分布の他の制御が可能とされる。すなわ
ち、図３の（Ｂ）で示すようにＴＥＯＳ／Ｏ2 の流量比
を０．５として、トータルの流量を５０／１００sccm〜
２００／４００sccmまで、膜厚偏差０％に対して中央部
は厚くなり周辺部は薄くなって、図２の（Ｂ）で示した
膜厚分布が得られるようになる。
【００２０】この電極間制御および流量制御に関連する
プラズマＣＶＤ装置における模式図を図４に示す。すな
わち、（Ａ）図のように電極21と22との間にはには、基
板11の周辺部で密度が高くなるプラズマ分布が設定され
るものであるため、111 で示すように基板が移動して電
極21との間の距離が変化した場合に、その周辺部におけ
る膜厚がより大きくなる。また（Ｂ）図で示すように電
極21の中央部付近からガスが供給される状態で、プラズ
マ分布が中央部で大きくなり、基板11の中央部分の膜厚
が厚く成膜されるようになる。
プラズマＣＶＤ装置における模式図を図４に示す。すな
わち、（Ａ）図のように電極21と22との間にはには、基
板11の周辺部で密度が高くなるプラズマ分布が設定され
るものであるため、111 で示すように基板が移動して電
極21との間の距離が変化した場合に、その周辺部におけ
る膜厚がより大きくなる。また（Ｂ）図で示すように電
極21の中央部付近からガスが供給される状態で、プラズ
マ分布が中央部で大きくなり、基板11の中央部分の膜厚
が厚く成膜されるようになる。
【００２１】実施例の説明においては、金属配線等によ
って凹凸を有する基板11上に第１の絶縁膜13を形成し、
これをエッチバックして凹凸の段差のアスペクト比を向
上させた後に、さらに第２の絶縁膜14を形成し、これを
所定の厚さまでエッチバックするようにしているもの
で、この第１および第２の絶縁膜13および14を形成する
に際して、図２の（Ａ）および（Ｂ）で示したような厚
膜分布の設定されるプラズマＣＶＤ法を用いて成膜し、
膜厚偏差のない層間絶縁層が形成されるようにしてい
る。
って凹凸を有する基板11上に第１の絶縁膜13を形成し、
これをエッチバックして凹凸の段差のアスペクト比を向
上させた後に、さらに第２の絶縁膜14を形成し、これを
所定の厚さまでエッチバックするようにしているもの
で、この第１および第２の絶縁膜13および14を形成する
に際して、図２の（Ａ）および（Ｂ）で示したような厚
膜分布の設定されるプラズマＣＶＤ法を用いて成膜し、
膜厚偏差のない層間絶縁層が形成されるようにしてい
る。
【００２２】しかし、アスペクト比を向上させる絶縁膜
の形成並びにエッチバック工程の後に行われる第２の絶
縁膜を、１度の成膜工程ではなく、成膜条件の相違する
数回の成膜工程により行うようにしてもよい。すなわ
ち、例えばこの第２の絶縁膜14が第１の絶縁膜形成工程
と第２の絶縁膜形成工程とによって形成されるようにす
るもので、この第１および第２の絶縁膜形成工程におい
て、図２の（Ａ）および（Ｂ）で示される膜厚パターン
が設定されるようにする。また、必要に応じてこの成膜
条件の異なる絶縁膜形成工程をさらに繰り返すことによ
って、膜厚均一性がさらに向上される。
の形成並びにエッチバック工程の後に行われる第２の絶
縁膜を、１度の成膜工程ではなく、成膜条件の相違する
数回の成膜工程により行うようにしてもよい。すなわ
ち、例えばこの第２の絶縁膜14が第１の絶縁膜形成工程
と第２の絶縁膜形成工程とによって形成されるようにす
るもので、この第１および第２の絶縁膜形成工程におい
て、図２の（Ａ）および（Ｂ）で示される膜厚パターン
が設定されるようにする。また、必要に応じてこの成膜
条件の異なる絶縁膜形成工程をさらに繰り返すことによ
って、膜厚均一性がさらに向上される。
【００２３】
【発明の効果】以上のようにこの発明に係る半導体装置
の製造方法によれば、配線等による凹凸パターンを有す
る基板上に、特に膜厚分布が一様とされる層間絶縁膜が
形成されるものであり、例えばこの絶縁膜に対して形成
されスルーホールの形状が安定化されると共に、絶縁膜
部において不要なストレスが増大されることなく、層間
容量や耐圧が安定化して設定されて、半導体装置の信頼
性が確実に向上されるものである。
の製造方法によれば、配線等による凹凸パターンを有す
る基板上に、特に膜厚分布が一様とされる層間絶縁膜が
形成されるものであり、例えばこの絶縁膜に対して形成
されスルーホールの形状が安定化されると共に、絶縁膜
部において不要なストレスが増大されることなく、層間
容量や耐圧が安定化して設定されて、半導体装置の信頼
性が確実に向上されるものである。
【図１】（Ａ）〜（Ｄ）はこの発明の一実施例に係る半
導体装置の製造工程において、特に層間絶縁膜の形成工
程を順次説明する断面構成図。
導体装置の製造工程において、特に層間絶縁膜の形成工
程を順次説明する断面構成図。
【図２】（Ａ）および（Ｂ）は上記層間絶縁膜を形成す
るための膜厚パターンを説明する図、（Ｃ）はこの厚膜
パターンを重ねた状態を説明する図。
るための膜厚パターンを説明する図、（Ｃ）はこの厚膜
パターンを重ねた状態を説明する図。
【図３】（Ａ）および（Ｂ）はそれぞれ図２の（Ａ）お
よび（Ｂ）で示した膜厚パターンを得るための、プラズ
マＣＶＤにおける電極間距離に対応する膜厚偏差の状
態、およびガストータル流量に対する膜厚偏差の状態を
説明する図。
よび（Ｂ）で示した膜厚パターンを得るための、プラズ
マＣＶＤにおける電極間距離に対応する膜厚偏差の状
態、およびガストータル流量に対する膜厚偏差の状態を
説明する図。
【図４】（Ａ）および（Ｂ）はそれぞれ電極間距離の変
化とガス流量の変化に対応するプラズマ分布の状況を説
明する模式図。
化とガス流量の変化に対応するプラズマ分布の状況を説
明する模式図。
11…基板、12…金属配線、13…第１の絶縁膜、14…第２
の絶縁膜。
の絶縁膜。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/31 Ｈ０１Ｌ 21/31 Ｃ
Claims (5)
- 【請求項１】 表面に凹凸のパターンを有する基板上に
第１の絶縁膜を堆積する第１の絶縁膜形成工程と、 この第１の絶縁膜上に第２の絶縁膜を堆積する第２の絶
縁膜形成工程と、 前記堆積された第１および第２の絶縁膜の少なくとも一
方を所望の膜厚までエッチバックするエッチバック工程
とを具備し、 前記第１および第２の絶縁膜形成工程では、互いに逆の
膜厚分布が設定される成膜条件で絶縁膜が堆積されるよ
うにしたことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記第１の絶縁膜が形成された後に前記
エッチバックが行われ、その後前記第２の絶縁膜が形成
されるようにした請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記第１および第２の絶縁膜形成工程
は、周辺部分に比較して中央部分の膜厚が小さく、また
その逆に中央部分に対応して周辺部の膜厚が小さくされ
る成膜条件がそれぞれ設定されるようにした請求項１記
載の半導体装置の製造方法。 - 【請求項４】 前記第１および第２の絶縁膜形成工程は
それぞれプラズマＣＶＤによって成膜する手段を用い、
その電極間距離の変化によって周辺部分に比較して中央
部分の膜厚が小さくなる膜厚分布を設定し、供給される
反応ガスの流量の変化で中央部分に対応して周辺部の膜
厚が小さくされる膜厚分布が設定されるようにした請求
項１記載の半導体装置の製造方法。 - 【請求項５】 表面に凹凸のパターンを有する基板上に
アスペクト比の向上された層間絶縁膜を堆積する層間絶
縁膜形成工程と、 前記層間絶縁膜上に第１の絶縁膜を堆積する第１の絶縁
膜形成工程と、 この第１の絶縁膜上に第２の絶縁膜を堆積する第２の絶
縁膜形成工程と、 前記堆積された第１および第２の絶縁膜の少なくとも一
方を所望の膜厚までエッチバックするエッチバック工程
とを具備し、 前記第１および第２の絶縁膜形成工程では、互いに逆の
膜厚分布が設定される成膜条件で絶縁膜が堆積されるよ
うにしたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21650793A JPH0766291A (ja) | 1993-08-31 | 1993-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21650793A JPH0766291A (ja) | 1993-08-31 | 1993-08-31 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766291A true JPH0766291A (ja) | 1995-03-10 |
Family
ID=16689515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21650793A Pending JPH0766291A (ja) | 1993-08-31 | 1993-08-31 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766291A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1317738C (zh) * | 2003-12-26 | 2007-05-23 | 精工爱普生株式会社 | 蚀刻方法、有多个凹部的基板、微透镜基板、透射屏和背面投影仪 |
| JP2008053308A (ja) * | 2006-08-22 | 2008-03-06 | Nec Electronics Corp | 半導体装置の製造方法およびプラズマ処理装置 |
| JP4606554B2 (ja) * | 1999-09-29 | 2011-01-05 | アプライド マテリアルズ インコーポレイテッド | 成膜方法及び成膜装置 |
| CN102842519A (zh) * | 2011-06-23 | 2012-12-26 | 上海华虹Nec电子有限公司 | 一种硅片薄膜的生长方法 |
| US9171734B1 (en) | 2014-08-25 | 2015-10-27 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium |
| CN106024619A (zh) * | 2015-03-30 | 2016-10-12 | 株式会社日立国际电气 | 半导体器件的制造方法及衬底处理装置 |
| CN106024658A (zh) * | 2015-03-31 | 2016-10-12 | 株式会社日立国际电气 | 半导体器件的制造方法及衬底处理装置 |
| JP2016189401A (ja) * | 2015-03-30 | 2016-11-04 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム |
| JP2016225495A (ja) * | 2015-06-01 | 2016-12-28 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム |
| CN106340471A (zh) * | 2015-07-06 | 2017-01-18 | 株式会社日立国际电气 | 半导体器件的制造方法、衬底处理系统及衬底处理装置 |
| JP2017037887A (ja) * | 2015-08-07 | 2017-02-16 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置 |
| JP2017183311A (ja) * | 2016-03-28 | 2017-10-05 | 東京エレクトロン株式会社 | 制御装置、基板処理システム、基板処理方法及びプログラム |
| JP2018056281A (ja) * | 2016-09-28 | 2018-04-05 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
-
1993
- 1993-08-31 JP JP21650793A patent/JPH0766291A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4606554B2 (ja) * | 1999-09-29 | 2011-01-05 | アプライド マテリアルズ インコーポレイテッド | 成膜方法及び成膜装置 |
| CN1317738C (zh) * | 2003-12-26 | 2007-05-23 | 精工爱普生株式会社 | 蚀刻方法、有多个凹部的基板、微透镜基板、透射屏和背面投影仪 |
| JP2008053308A (ja) * | 2006-08-22 | 2008-03-06 | Nec Electronics Corp | 半導体装置の製造方法およびプラズマ処理装置 |
| CN102842519A (zh) * | 2011-06-23 | 2012-12-26 | 上海华虹Nec电子有限公司 | 一种硅片薄膜的生长方法 |
| US9171734B1 (en) | 2014-08-25 | 2015-10-27 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium |
| JP2016189401A (ja) * | 2015-03-30 | 2016-11-04 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム |
| JP2016189402A (ja) * | 2015-03-30 | 2016-11-04 | 株式会社日立国際電気 | 半導体装置の製造方法、プログラムおよび基板処理装置 |
| CN106024619A (zh) * | 2015-03-30 | 2016-10-12 | 株式会社日立国际电气 | 半导体器件的制造方法及衬底处理装置 |
| US9666477B2 (en) | 2015-03-30 | 2017-05-30 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device |
| US9735068B2 (en) | 2015-03-30 | 2017-08-15 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device |
| TWI611509B (zh) * | 2015-03-30 | 2018-01-11 | Hitachi Int Electric Inc | 半導體裝置的製造方法、基板處理系統、基板處理裝置及程式 |
| CN106024658A (zh) * | 2015-03-31 | 2016-10-12 | 株式会社日立国际电气 | 半导体器件的制造方法及衬底处理装置 |
| JP2016225495A (ja) * | 2015-06-01 | 2016-12-28 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム |
| CN106340471A (zh) * | 2015-07-06 | 2017-01-18 | 株式会社日立国际电气 | 半导体器件的制造方法、衬底处理系统及衬底处理装置 |
| JP2017017274A (ja) * | 2015-07-06 | 2017-01-19 | 株式会社日立国際電気 | 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置 |
| JP2017037887A (ja) * | 2015-08-07 | 2017-02-16 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置 |
| JP2017183311A (ja) * | 2016-03-28 | 2017-10-05 | 東京エレクトロン株式会社 | 制御装置、基板処理システム、基板処理方法及びプログラム |
| JP2018056281A (ja) * | 2016-09-28 | 2018-04-05 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5700720A (en) | Method of manufacturing semiconductor device having multilayer interconnection | |
| US5461010A (en) | Two step etch back spin-on-glass process for semiconductor planarization | |
| JPH0766291A (ja) | 半導体装置の製造方法 | |
| US20030224580A1 (en) | Novel deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to less than or equal to 0.10 microns | |
| US6303487B1 (en) | Method for forming an air gap in an insulating film between adjacent interconnection conductors in a semiconductor device | |
| KR20040034864A (ko) | 반도체 소자내 커패시터 제조방법 | |
| JP2991695B2 (ja) | 半導体素子の絶縁膜の形成方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JPS6332260B2 (ja) | ||
| JPS5987834A (ja) | 薄膜形成方法 | |
| JP2768294B2 (ja) | 半導体装置の製造方法 | |
| US6689697B1 (en) | Method of forming uniformly planarized structure in a semiconductor wafer | |
| US6309963B1 (en) | Method for manufacturing semiconductor device | |
| US7202184B2 (en) | Method for fabricating semiconductor device | |
| JPH0273652A (ja) | 半導体装置の製造方法 | |
| KR100408683B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JP3279737B2 (ja) | 半導体素子の製造方法 | |
| JPH0653189A (ja) | 成膜層の平坦化方法 | |
| KR100607354B1 (ko) | 반도체 소자의 엠아이엠 캐패시터 제조방법 | |
| JPS63253645A (ja) | 半導体装置およびその製造方法 | |
| JPH05259296A (ja) | 半導体装置およびその製造方法 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JPS61206242A (ja) | 半導体装置の製造方法 | |
| JPS59195845A (ja) | 多層配線の製造方法 | |
| KR0166823B1 (ko) | 반도체 소자의 제조방법 |