CN106024658A - 半导体器件的制造方法及衬底处理装置 - Google Patents

半导体器件的制造方法及衬底处理装置 Download PDF

Info

Publication number
CN106024658A
CN106024658A CN201510981900.3A CN201510981900A CN106024658A CN 106024658 A CN106024658 A CN 106024658A CN 201510981900 A CN201510981900 A CN 201510981900A CN 106024658 A CN106024658 A CN 106024658A
Authority
CN
China
Prior art keywords
substrate
film thickness
silicon
outer peripheral
peripheral face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510981900.3A
Other languages
English (en)
Other versions
CN106024658B (zh
Inventor
须田敦彦
丰田行
丰田一行
菊池俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERNATIONAL ELECTRIC CO Ltd
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of CN106024658A publication Critical patent/CN106024658A/zh
Application granted granted Critical
Publication of CN106024658B publication Critical patent/CN106024658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明涉及半导体器件的制造方法及衬底处理装置。抑制半导体器件的特性偏差。具有下述工序：对在凸结构上具有实施了研磨后的第一含硅层的衬底的所述第一含硅层的膜厚分布数据进行接收的工序；基于膜厚分布数据，运算使衬底的中央面侧的膜厚与外周面侧的膜厚之差减小的处理数据的工序；将衬底搬入处理室的工序；向衬底供给处理气体的工序；和基于处理数据，在衬底上形成规定磁力的磁场、使处理气体活化，从而修正所述第一含硅层的膜厚分布的工序。

Description

半导体器件的制造方法及衬底处理装置
技术领域
本发明涉及半导体器件的制造方法及衬底处理装置。
背景技术
近年来，半导体器件有高集成化的趋势。随之，图案尺寸显著微细化。这些图案通过硬掩膜、抗蚀膜的形成工序、光刻(lithography)工序、蚀刻工序等形成。在形成图案时，要求不产生半导体器件的特性偏差。
发明内容
然而，由于加工上的问题，存在所形成的电路等的宽度产生偏差的情况。特别是在微细化的半导体器件中，该偏差会对半导体器件的特性造成较大影响。
因此，本发明的目的在于提供能够抑制半导体器件的特性偏差的技术。
根据一方案，提供一种技术，该技术具有下述工序：
对在凸结构上具有实施了研磨后的第一含硅层的衬底的所述第一含硅层的膜厚分布数据进行接收的工序；
基于膜厚分布数据，运算使衬底的中央面侧的膜厚与外周面侧的膜厚之差减小的处理数据的工序；
将衬底搬入处理室的工序；
向衬底供给处理气体的工序；和
基于处理数据，在衬底上形成规定磁力的磁场、使处理气体活化，从而修正所述第一含硅层的膜厚分布的工序。
根据本发明中的技术，能够抑制半导体器件的特性偏差。
附图说明
图1是一实施方式中的半导体器件的制造流程的说明图。
图2是一实施方式中的制造半导体器件的处理系统的结构简图。
图3是一实施方式中的衬底的说明图。
图4是一实施方式中的半导体器件的制造流程的一部分的说明图。
图5是一实施方式中的研磨装置的说明图。
图6是一实施方式中的研磨装置的说明图。
图7是一实施方式中的CMP工序后的衬底面内的含硅层的正态分布图。
图8是一实施方式中的衬底的说明图。
图9是说明一实施方式中的衬底的处理状态的说明图。
图10是说明一实施方式中的衬底处理装置的说明图。
图11是一实施方式中的衬底支承部的说明图。
图12是一实施方式中的衬底支承部的说明图。
图13是一实施方式中的气体供给部的说明图。
图14是一实施方式中的控制器的结构简图。
图15是一实施方式中的衬底处理工序的说明图。
图16是一实施方式中的衬底处理顺序例。
图17是说明一实施方式中的衬底的处理状态的说明图。
图18是说明一实施方式中的衬底的处理状态的说明图。
图19是说明一实施方式中的衬底的处理状态的说明图。
图20是说明一实施方式中的衬底的膜厚分布的说明图。
图21是说明一实施方式中的衬底的膜厚分布的说明图。
图22是说明比较例中的衬底的处理状态的说明图。
图23是说明比较例中的衬底的处理状态的说明图。
图24是其他实施方式中的衬底处理顺序例。
图25是其他实施方式中的衬底处理顺序例。
图26是其他实施方式中的衬底处理顺序例。
符号说明
200 衬底(晶片)
201 处理室
202 处理容器
212 衬底载置台
具体实施方式
以下对本发明的实施方式进行说明。
首先，使用图1至图4，以作为半导体元件之一的多栅极元件的Fin Fet(Field effect transistor，场效应晶体管)为例，对半导体器件(semiconductor device)的制造工序的工序进行说明。
例如用如图2所示那样的处理系统4000来制造图1所示的半导体器件。
(栅极绝缘膜形成工序S101)
在栅极绝缘膜形成工序S101中，例如，将图3所示的衬底200搬入栅极绝缘膜形成装置(未图示)。图3(A)是说明衬底200的立体图，图3(B)表示沿着图3(A)的α-α’的剖面图。衬底200由硅等构成，在其一部分上形成有作为沟道的凸结构2001。以规定间隔设置多个凸结构2001。通过对衬底200的一部分进行蚀刻来形成凸结构2001。
为了便于说明，将衬底200上无凸结构的部分称为凹结构2002。即，衬底200至少具有凸结构2001和凹结构2002。需要说明的是，在本实施方式中，为了便于说明，将凸结构2001的上表面称为凸结构表面2001a，将凹结构的上表面称为凹结构表面2002a。
在相邻的凸结构之间、即在凹结构表面2002a上，形成有用于将凸结构电绝缘的元件分离膜2003。元件分离膜2003例如由氧化硅膜构成。
栅极绝缘膜形成装置为能形成薄膜的已知的单片装置，省略说明。如图4(A)所示，在栅极绝缘膜形成装置中，形成例如氧化硅膜(SiO2膜)等由电介质构成的栅极绝缘膜2004。在形成时，向栅极绝缘膜形成装置中供给含硅气体(例如HCDS(六氯乙硅烷)气体)和含氧气体(例如O3气体)、并使它们反应，由此形成栅极绝缘膜2004。栅极绝缘膜2004分别形成于凸结构表面2001a上和凹结构表面2002a的上方。形成栅极绝缘膜后，将衬底200从栅极绝缘膜形成装置中搬出。
(第一含硅层形成工序S102)
接下来，说明第一含硅层形成工序S102。
从栅极绝缘膜形成装置中搬出衬底200后，将衬底200搬入第一含硅层形成装置100a。由于第一含硅层形成装置100a使用通常的单片CVD装置，故省略说明。如图4(B)所示，在第一含硅层形成装置100a中，在栅极绝缘膜2004上形成由poly－Si(多晶硅)构成的第一含硅层2005(也称为第一poly－Si层2005，或者简称为poly－Si层2005)。在形成时，向第一含硅层形成装置中供给乙硅烷(Si2H6)气体、并将其热分解，由此形成poly－Si层。poly－Si层作为栅极电极、或伪栅极电极使用。形成poly－Si层2005后，将衬底200从第一含硅层形成装置100a中搬出。
(研磨工序S103)
接下来，说明研磨(Chemical Mechanical Polishing：CMP，化学机械研磨)工序S103。
将从第一含硅层形成装置中搬出的衬底200搬入研磨装置400(100b)。
此处，对由第一含硅层形成装置100a形成的poly－Si层进行说明。如图4(B)所示，由于在衬底200上存在凸结构2001和凹结构2002，所以poly－Si层的高度不同。具体而言，与从凹结构表面2002a到凹结构表面2002a上的poly－Si层2005b表面为止的高度相比，从凹结构表面2002a到凸结构2001上的poly－Si层2005a表面为止的高度更高。
然而，从与后述的曝光工序和蚀刻工序中的任一者或两者的关系考虑，必须使poly－Si层2005a的高度和poly－Si层2005b的高度一致。因此，如本工序那样对poly－Si层2005进行研磨使高度一致。
以下，对CMP工序的具体内容进行说明。在从第一含硅层形成装置中搬出衬底200后，将衬底200搬入图5所示的CMP装置400(100b)。
在图5中，401为研磨盘，402为研磨衬底200的研磨布。研磨盘401与未图示的旋转机构连接，在研磨衬底200时，沿箭头406方向旋转。
403为研磨头，在研磨头403的上表面连接有轴404。轴404与未图示的旋转机构·上下驱动机构连接。在研磨衬底200时，沿箭头407方向旋转。
405是供给浆料(研磨剂)的供给管。在研磨衬底200时，从供给管405向研磨布402供给浆料。
图6是以研磨头403的剖面图为中心、说明其周边结构的说明图。研磨头403具有顶环(top ring)403a、固定环(retainer ring)403b、弹性垫403c。在进行研磨时，衬底200的外周侧被固定环403b包围，并被弹性垫403c按压在研磨布402上。在固定环403b中，从固定环的外侧到内侧形成有用于使浆料通过的槽403d。槽403d按照固定环403b的形状而以圆周状设置多个。以经由槽403d将未使用的新鲜浆料和使用过的浆料替换的方式构成。
接下来，说明本工序中的动作。在研磨头403内搬入衬底200后，从供给管405供给浆料，并使研磨盘401及研磨头403旋转。浆料流入固定环403b，对衬底200的表面进行研磨。通过如上所述研磨，如图4(C)所示，可使poly－Si层2005a与poly－Si层2005b的高度一致。此处所述的高度是指poly－Si层2005a和poly－Si层2005b的上端的高度。研磨规定时间后，将衬底200从CMP装置400中搬出。
此处，已知即使利用CMP装置400进行研磨使poly－Si层2005a和poly－Si层2005b的高度对齐，也有在衬底200的面内研磨后的poly－Si层的高度不一致的情况。例如，如图7所示，已知能观察到衬底200的外周面的膜厚比中央面的膜厚小的分布A、衬底200的中央面的膜厚比外周面的膜厚大的分布B。
如果膜厚分布存在偏差，则在后述的光刻工序、蚀刻工序中产生图案宽度的偏差，因此，这会导致产生栅极的宽度、栅极电极的宽度的偏差。结果有引起成品率降低的课题。
针对该问题，发明人进行了深入研究，结果获知了分布A、分布B分别具有不同的原因。以下，说明该原因。
分布A的原因在于浆料对衬底200的供给方法。如前文所述，供给至研磨布402的浆料经由固定环403b，从衬底200的周围进行供给。因此，研磨了衬底200的外周侧后的浆料流入衬底200的中央部分，另一方面，未使用的新鲜(fresh)的浆料流入衬底200外周侧。由于新鲜的浆料的研磨效率高，所以与中央部分相比，衬底200的外周部分被更充分地研磨。由此可知，poly－Si层的膜厚成为分布A。
成为分布B的原因在于固定环403b的磨损。如果用CMP装置(研磨装置)400研磨大量衬底200，则被研磨布402推压的固定环403b的前端发生磨损，与槽403d、研磨布402的接触面发生变形。因此，存在本来应当供给的浆料无法供给至固定环403b的内周侧的情况。在这样的情况下，由于无法向衬底200的外周侧供给浆料，所以成为衬底200的中央部分被研磨、衬底200的外周侧没有被研磨的状态。因此，获知了poly－Si层的膜厚成为分布B。
因此，在本实施方式中，如后文所述，构成下述工序：用CMP装置400对衬底200上的poly－Si层进行研磨后，使poly－Si层的高度一致。由此，能够在曝光工序、蚀刻工序中抑制图案宽度的偏差。具体而言，在CMP工序S103之后利用膜厚测定工序测定poly－Si层2005的膜厚分布，根据所述测定数据实施第二含硅层形成工序。
(膜厚测定工序S104)
接下来，说明膜厚测定工序S104。
在膜厚测定工序S104中，使用通常的测定装置100c来测定研磨后的poly－Si膜2005的膜厚。由于测定装置100c可以使用通常的装置，故省略具体的说明。此处所述的膜厚，是指例如从凹结构表面2002a到poly－Si层2005表面为止的高度。
CMP工序S104后，将衬底200搬入测定装置100c。测定装置100c对容易受研磨装置400影响的衬底200的中央面和其外周面中的至少数处进行测定，从而测定poly－Si层2005的膜厚(高度)分布。将测得的数据送至衬底处理装置100。测定后，将衬底200从测定装置100c中搬出。
(第二含硅层形成工序S105)
接下来，说明第二含硅层形成工序。第二含硅层2006为poly－Si层，具有与第一含硅层2005相同的组成。如图4(c)、图8所示，在研磨后的第一含硅层2005上形成第二含硅层2006。另外，将重合了第一含硅层2005和第二含硅层2006而成的层称为层合含硅层。
形成时，以修正研磨后的第一含硅层2005的膜厚分布的方式形成第二含硅层2006(也称为第二poly－Si层2006，或者简称为poly－Si层2006或修正膜)。优选的是，以在衬底200面内使第二含硅层2006的表面的高度一致的方式形成第二含硅层2006。此处所述的高度，是指到第二含硅层2006的表面为止的高度，换言之，是指从凹结构表面2002a到第二含硅层2006表面为止的距离。
以下，使用图8、图9、图10来说明本工序。图8是在第一poly－Si层2005成为分布A时、说明由本工序形成的第二poly－Si层2006的图。图9是在第一poly－Si层2005成为分布B时、说明由本工序形成的第二poly－Si层的图。图10是用于实现本工序的衬底处理装置100(100a)。
在图8中，(A)是从上方观察形成了第二poly－Si层2006后的衬底200的图，图8(B)是摘取了图8(A)的α-α’的截面内的衬底200的中央面和其外周面的部分的图。
图9(A)是从上方观察形成了第二poly－Si层2006后的衬底200的图，图9(B)是摘取了图9(A)的α-α’的截面中的衬底200中央面和其外周面的部分的图。
此处，将衬底200中央面的第二poly－Si层2006称为poly－Si层2006a，将外周面称为第二poly－Si层2006b。
将从测定装置100c中搬出的衬底200搬入图10所示的第二含硅层形成装置100(100a)、即衬底处理装置100。
衬底处理装置100基于膜厚测定工序S104中测定的膜厚分布数据，在衬底面内对poly－Si层2006的膜厚进行控制。首先，基于设置于控制器121的接收部285所接收到的数据，用控制器121运算规定的处理数据。例如，当接收到的数据为分布A时，控制膜厚以形成将衬底200的外周面的poly－Si层2006b增厚、使中央面的poly－Si层2006a比外周面薄的层。另外，当从上位装置接收到的数据为分布B时，控制膜厚以形成将衬底200的中央面的poly－Si层2006a增厚、使外周面的poly－Si层2006b比中央面薄的层。
优选的是，控制第二poly－Si层2006的厚度，以使将凹结构表面2002a中的第一poly－Si层2005和第二poly－Si层2006重合而成的高度在衬底200的面内成为规定范围。换言之，控制第二含硅层的膜厚分布，以使衬底面内的所述第二含硅层的高度分布在规定范围内。
接下来，对能够分别控制poly－Si层2006a、2006b的膜厚、形成第二poly－Si层2006的衬底处理装置100进行具体说明。
对本实施方式中的衬底处理装置100进行说明。如图10所示，衬底处理装置100以单片式衬底处理装置的形式构成。衬底处理装置100在制造半导体器件的一工序中使用。此处，在第二含硅层形成工序S105中使用。
如图10所示，衬底处理装置100包括处理容器202。处理容器202以例如横截面呈圆形且扁平的密闭容器的形式构成。在处理容器202内形成有对作为衬底200的硅晶片等进行处理的处理空间(处理室)201、搬送空间203。处理容器202由上部容器202a、下部容器202b构成。上部容器202a例如由石英或陶瓷等非金属材料构成，下部容器202b例如由铝(Al)、不锈钢(SUS)等金属材料或石英构成。将位于衬底载置台212上方的空间称为处理空间201，将被下部容器202b包围的空间、即位于衬底载置台212下方的空间称为搬送空间203。
在下部容器202b的侧面设置有与闸阀205邻接的衬底搬入搬出口206，衬底200经由衬底搬入搬出口206在下部容器202b与搬送室(104)之间移动。在下部容器202b的底部设置有多个提升销207。进而，下部容器202b形成接地电位(earth potential)。
(衬底载置台)
在处理空间201内设置有支承衬底200的衬底支承部210。衬底支承部(衬托器)210主要具有：载置衬底200的载置面211、表面上具有载置面211的衬底载置台212、和内置于衬底载置台212的作为加热部的加热器213。在衬底载置台212上与提升销207对应的位置处分别设置有供提升销207贯通的贯通孔214。
衬底载置台212通过轴217支承。轴217贯通处理容器202的底部，进而在处理容器202的外部与升降机构218连接。通过使升降机构218运转而使轴217及支承台212升降，从而能够使载置于载置面211上的衬底200升降。需要说明的是，轴217下端部的周围波纹管219覆盖，处理空间201内保持气密。
对于衬底载置台212而言，在搬送衬底200时，下降至衬底支承台使载置面211处于衬底搬入搬出口206的位置(衬底搬送位置)，在处理衬底200时，如图10所示，衬底200上升至处理空间201内的处理位置(衬底处理位置)。
具体而言，在使衬底载置台212下降至衬底搬送位置时，使提升销207的上端部从载置面211的上表面突出，从而使提升销207从下方支承衬底200。另外，在使衬底载置台212上升至衬底处理位置时，使提升销207从载置面211的上表面没入，从而使载置面211从下方支承衬底200。需要说明的是，由于提升销207与衬底200直接接触，所以优选由例如石英、氧化铝等材质形成。
另外，如图11所示，在衬底载置台212处设置有作为偏压调节部219的第一偏压电极219a和第二偏压电极219b。第一偏压电极219a与第一阻抗调节部220a连接，第二偏压电极219b与第二阻抗调节部220b连接，构成为能够调节各电极的电位。另外，如图12所示，第一偏压电极219a和第二偏压电极219b以下述方式构成：形成同心圆状，能够调节衬底200的中心面侧的电位和外周面侧的电位。
另外，可以形成下述结构，即，在第一阻抗调节部220a中设置第一阻抗调节电源221a，在第二阻抗调节部220b中设置第二阻抗调节电源221b。通过设置第一阻抗调节电源221a，能够扩大第一偏压电极219a的电位的调节幅度，能够扩大引入至衬底200的中央面侧的活性种的量的调节幅度。另外，通过设置第二阻抗调节电源221b，能够扩大第二偏压电极219b的电位的调节幅度，能够扩大引入至衬底200的外周面侧的活性种的量的调节幅度。例如，活性种为正电位时，通过以使第一偏压电极219a的电位为负、并使第二偏压电极219b的电位比第一偏压电极219a的电位高的方式构成，能够使供给至中央面侧的活性种量比供给至衬底200的外周面侧的活性种量多。另外，即使在处理室201内生成的活性种的电位接近中性的情况下，也能够通过使用第一阻抗调节电源221a和第二阻抗调节电源221b中的任一者或两者来调节引入至衬底200的量。
另外，作为加热器213，可以设置第一加热器213a和第二加热器213b。第一加热器213a以与第一偏压电极219a相对的方式设置，第二加热器213b以与第二偏压电极219b相对的方式设置。第一加热器213a与第一加热器电源213c连接，第二加热器213b与第二加热器电源213d连接，以能够调节电力向各加热器的供给量的方式构成。
(活化部)
如图10所示，在上部容器202a的上方设置有作为第一活化部(侧方活性部)的第一线圈(coil)250a。第一线圈250a经由第一匹配器(matching box)250d连接有第一高频电源250c。以下述方式构成：能够通过向第一线圈250a供给高频电力，从而将供给至处理室201的气体激发而生成等离子体。特别是在处理室201的上部、在与衬底200相对的空间(第一等离子体生成区域251)中生成等离子体。进而，还可以以在与衬底载置台212相对的空间中生成等离子体的方式构成。
另外，如图10所示，可以在上部容器202a的侧方设置作为第二活化部(上方活化部)的第二线圈250b。线圈250b经由第二匹配器250e连接有第二高频电源250f。以下述方式构成：通过向第二线圈250b供给高频电力，能够将供给至处理室201的气体激发从而生成等离子体。特别是，在处理室201的侧方、比与衬底200相对的空间更靠外侧的空间(第二等离子体生成区域252)中生成等离子体。进而，还可以以在比与衬底载置台212相对的空间更靠外侧的空间中生成等离子体的方式构成。
此处，示出了在第一活化部和第二活化部中分别设置了匹配器和高频电源以便容易分别独立控制的例子，但并不限于此，还可以以第一线圈250a和第二线圈250b使用共同的匹配器的方式构成。另外，还可以以第一线圈250a和第二线圈250b使用共同的高频电源的方式构成。
需要说明的是，还可以以第一高频电源250c和第二高频电源250f分别具备接收部和电力调节部的方式构成。可以以下述方式构成：在接收部能够接收从控制器121发送的控制程序(控制值)等，在电力调节部能够以成为控制程序(控制值)的方式调节电力。
(磁场生成部)
如图10所示，可以在上部容器202a的上方设置作为第一磁场生成部的第一电磁铁(上部电磁铁)250g。第一电磁铁250g连接有向第一电磁铁250g供给电力的第一电磁铁电源250i。需要说明的是，第一电磁铁250g为环状，如图10所示，以能够生成Z1或Z2方向的磁场的方式构成。磁场的方向通过从第一电磁铁电源250i供给的电流的方向进行控制。
另外，在比衬底200更靠下方的位置、在处理容器202的侧面设置有作为第二磁场生成部的第二电磁铁(侧方电磁铁)250h。第二电磁铁250h连接有向第二电磁铁250h供给电力的第二电磁铁电源250j。需要说明的是，第二电磁铁250h为环状，以能够生成如图10所示那样的Z1或Z2方向的磁场的方式构成。磁场的方向通过从第二电磁铁电源250j供给的电流的方向进行控制。
通过利用第一电磁铁250g和第二电磁铁250h中的任一个形成沿Z1方向的磁场，能够使形成于第一等离子体生成区域251的等离子体向第三等离子体生成区域253、第四等离子体生成区域254移动(扩散)。需要说明的是，在第三等离子体生成区域253中，在与衬底200的中央面侧相对的位置处生成的活性种的活性度比在与衬底200的外周面侧相对的位置处生成的活性种的活性度高。这是由于下述情形而产生的，即，通过在与中央面侧相对的位置处设置气体导入口241a，能够供给新鲜的气体分子。另外，在第四等离子体生成区域254中，在与衬底200的外周面侧相对的位置处生成的活性种的活性度比在与中央面侧相对的位置处生成的活性种的活性度高。这是由于下述情形而产生的，即，由于在衬底支承部210的外周面侧形成有排气通路，所以气体分子集中在衬底200的外周面侧。通过供给至第一电磁铁250g和第二电磁铁250h的电力，能够控制等离子体的位置，通过使电力增大，能够使等离子体更接近衬底200。另外，通过利用第一电磁铁250g和第二电磁铁250h这两者形成沿Z1方向的磁场，能够使等离子体进一步接近衬底200。另外，通过形成沿Z2方向的磁场，能够抑制第一等离子体生成区域251中形成的等离子体向衬底200方向扩散，能够降低供给至衬底200的活性种的能量。另外，还可以以使由第一电磁铁250g形成的磁场方向与由第二电磁铁250h形成的磁场方向彼此不同的方式构成。需要说明的是，还可以以第一电磁铁电源250i和第二电磁铁电源250j分别具备接收部和磁力调节部的方式构成。可以以下述方式构成：在接收部能够接收从控制器121发送的控制程序(控制值)等，在电力调节部能够以成为控制程序(控制值)的方式调节磁力。
另外，可以在处理室201内、在第一电磁铁250g与第二电磁铁250h之间设置作为遮磁部的遮磁板250k。只要配置在第一电磁铁250g与第二电磁铁250h之间抑制至少一部分的电磁干扰的位置即可，优选的是，最好以配置在处理容器202内的方式构成。进一步优选的是，最好以配置在处理容器202内的上部容器202a侧的内部的方式构成。另外，通过以下述方式构成，能够确保等离子体生成区域，并且抑制磁力的干扰，所述方式为：遮磁板250k为环状的形态，且配置于比第一等离子体生成区域、第三等离子体生成区域、第四等离子体生成区域的至少任一区域更靠外侧的位置、比衬底200的外周端更靠外侧的位置。另外，通过设置遮磁板250k，能够将由第一电磁铁250g形成的磁场与由第二电磁铁250h形成的磁场分离，通过对各磁场进行调节，从而易于调节衬底200的面内的处理均一性。另外，可以以能够通过遮磁板升降机构(未图示)来调节遮磁板250k的高度的方式构成。
(排气系统)
在搬送空间203(下部容器202b)的内壁设置有作为第一排气部(将处理空间201的气氛排出)的排气口221。排气管222与排气口221连接，在排气管222上，依次串联地连接有将处理空间201内控制为规定压力的APC(Auto Pressure Controller，自动压力控制器)等压力调节器223、真空泵224。排气系统(排气管线)主要由排气口221、排气管222、压力调节器223构成。需要说明的是，可以在排气系统(排气管线)构成的一部分中加入真空泵224。
(气体导入口)
在上部容器202a的上部设置有用于向处理空间201内供给各种气体的气体导入口241a，其连接有共同气体供给管242。
(气体供给部)
如图13所示，在共同气体供给管242上连接有第一处理气体供给管243a、吹扫气体供给管245a、清洁气体供给管248a。
(处理气体供给部)
在气体导入口241a连接有共同气体供给管242。如图13所示，在共同气体供给管242上连接有第一气体供给管243a、第二气体供给管244a、第三气体供给管245a、清洁气体供给管248a。
从包含第一气体供给管243a的第一气体供给部243主要供给含有第一元素的气体(第一处理气体)，从包含第二气体供给管244a的第二气体供给部244主要供给含有第二元素的气体(第二处理气体)。从包含第三气体供给管245a的第三气体供给部245主要供给吹扫气体，从包含清洁气体供给管248a的清洁气体供给部248供给清洁气体。供给处理气体的处理气体供给部由第一处理气体供给部和第二处理气体供给部中的任一个或两者构成，处理气体由第一处理气体和第二处理气体中的任一个或两者构成。
(第一气体供给部)
在第一气体供给管243a上，从上游方向开始依次设置有第一气体供给源243b、作为流量控制器(流量控制部)的质量流量控制器MFC243c、及作为开闭阀的阀243d。
从第一气体供给源243b供给含有第一元素的气体(第一处理气体)，其经由MFC243c、阀243d、第一气体供给管243a、共同气体供给管242被供给至气体导入口241a。
第一处理气体为原料气体，即，为处理气体之一。
此处，第一元素例如为硅(Si)。即，第一处理气体例如为含硅气体。作为含硅气体，例如可使用乙硅烷(Si2H6)气体。需要说明的是，作为含硅气体，可使用例如二氯硅烷(Dichlorosilane(SiH2Cl2)：DCS)气体。需要说明的是，第一处理气体的原料在常温常压下可以为固体、液体及气体中的任一种。第一处理气体的原料在常温常压下为液体时，在第一气体供给源243b和MFC243c之间设置未图示的气化器即可。此处，以气体的形式对原料进行说明。
在第一气体供给管243a的比阀243d更靠近下游的一侧，连接有第一非活性气体供给管246a的下游端。在第一非活性气体供给管246a上，从上游方向开始依次设置有非活性气体供给源246b、MFC246c、及作为开闭阀的阀246d。
此处，非活性气体例如为氮气(N2)。需要说明的是，作为非活性气体，除N2气外，例如可使用氦气(He)、氖气(Ne)、氩气(Ar)等稀有气体。
含有第一元素的气体的供给部243(也称为含硅气体供给部)主要由第一气体供给管243a、MFC243c、阀243d构成。
另外，第一非活性气体供给部主要由第一非活性气体供给管246a、MFC246c及阀246d构成。需要说明的是，在第一非活性气体供给部中可以包括非活性气体供给源246b、第一气体供给管243a。
进而，在含有第一元素的气体的供给部中可以包括第一气体供给源243b、第一非活性气体供给部。
(第二气体供给部)
在第二气体供给管244a的上游，从上游方向开始依次设置有第二气体供给源244b、MFC244c、及作为开闭阀的阀244d。
从第二气体供给源244b供给含有第二元素的气体(以下记作“第二处理气体”)，其经由MFC244c、阀244d、第二气体供给管244a、共同气体供给管242被供给至气体导入口241a。
第二处理气体为处理气体之一。需要说明的是，第二处理气体可以为反应气体或改质气体。
此处，第二处理气体含有与第一元素不同的第二元素。作为第二元素，例如为含氢气体。具体而言，作为含氢气体，可使用氢气(H)。
第二处理气体供给部244主要由第二气体供给管244a、MFC244c、阀244d构成。
除此之外，还可以以下述方式构成：设置作为活化部的远程等离子体单元(RPU)244e，从而能够活化第二处理气体。
另外，在第二气体供给管244a的比阀244d更靠近下游一侧，连接有第二非活性气体供给管247a的下游端。在第二非活性气体供给管247a上，从上游方向开始依次设置有非活性气体供给源247b、MFC247c、及作为开闭阀的阀247d。
从第二非活性气体供给管247a将非活性气体经由MFC247c、阀247d、第二气体供给管247a供给至气体导入口241a。非活性气体在薄膜形成工序(后述的S4001～S4005)中作为载气或稀释气体发挥作用。
第二非活性气体供给部主要由第二非活性气体供给管247a、MFC247c及阀247d构成。需要说明的是，在第二非活性气体供给部中可以包括非活性气体供给源247b、第二气体供给管244a。
进而，在含有第二元素的气体的供给部244中可以包括第二气体供给源244b、第二非活性气体供给部。
(第三气体供给部)
在第三气体供给管245a上，从上游方向开始依次设置有第三气体供给源245b、作为流量控制器(流量控制部)的MFC245c、及作为开闭阀的阀245d。
从第三气体供给源245b供给作为吹扫气体的非活性气体，其经由MFC245c、阀245d、第三气体供给管245a、共同气体供给管242被供给至气体导入口241a。
此处，非活性气体例如为氮气(N2)。需要说明的是，作为非活性气体，除N2气外，例如可使用氦气(He)、氖气(Ne)、氩气(Ar)等稀有气体。
第三气体供给部245(也称为吹扫气体供给部)主要由第三气体供给管245a、MFC245c、阀245d构成。
(清洁气体供给部)
在清洁气体供给管243a上，从上游方向开始依次设置有清洁气体源248b、MFC248c、阀248d、RPU250。
从清洁气体源248b供给清洁气体，其经由MFC248c、阀248d、RPU250、清洁气体供给管248a、共同气体供给管242被供给至气体导入口241a。
在清洁气体供给管248a的比阀248d更靠近下游的一侧，连接有第四非活性气体供给管249a的下游端。在第四非活性气体供给管249a上，从上游方向开始依次设置有第四非活性气体供给源249b、MFC249c、阀249d。
另外，清洁气体供给部主要由清洁气体供给管248a、MFC248c及阀248d构成。需要说明的是，在清洁气体供给部中可以包括清洁气体源248b、第四非活性气体供给管249a、RPU250。
需要说明的是，也可以供给从第四非活性气体供给源249b供给的非活性气体，使其作为清洁气体的载气或稀释气体发挥作用。
从清洁气体供给源248b供给的清洁气体，在清洁工序中作为除去附着于气体导入口241a、处理室201的副产物等的清洁气体发挥作用。
此处，清洁气体例如为三氟化氮(NF3)气体。需要说明的是，作为清洁气体，例如可使用氟化氢(HF)气体、三氟化氯(ClF3)气体、氟气(F2)等，另外，还可以将这些气体组合使用。
另外，优选的是，作为设置于上述各气体供给部的流量控制部，可以为针阀(needle valve)、限孔(orifice)等气体流量响应性高的流量控制部。例如，当气体的脉冲幅度为毫秒级时，MFC有时无法响应，但在为针阀、限孔的情况下，通过与高速的ON/OFF阀组合，能够响应毫秒以下的气体脉冲。
(控制部)
如图14所示，衬底处理装置100具有对衬底处理装置100的各部分的动作进行控制的控制器121。
作为控制部(控制手段)的控制器121以包括CPU(CentralProcessing Unit，中央处理器)121a、RAM(Random Access Memory，随机存取存储器)121b、存储装置121c、I/O端口121d的运算机的形式构成。RAM121b、存储装置121c、I/O端口121d以能够经由内部总线与CPU121a进行数据交换的方式构成。构成为：控制器121能够连接例如以触摸面板等的形式构成的输入输出装置122、外部存储装置283、接收部285等。构成为：网络284等能够与接收部285连接。
存储装置121c由例如闪存、HDD(Hard Disk Drive，硬盘驱动器)等构成。在存储装置121c内，以可读取的方式存储有：控制衬底处理装置的动作的控制程序；记载有后述衬底处理的步骤、条件等的程序制程等。需要说明的是，工艺制程是以使控制器121执行后述衬底处理工序中的各步骤、并能获得规定结果的方式组合得到的，其作为程序发挥作用。以下，将该程序制程、控制程序等统一简称为程序。需要说明的是，本说明书中在使用程序这样的措辞的情况下，有时仅单独包含程序制程，有时仅单独包含控制程序，或者有时包含上述两者。另外，RAM121b以存储区域(工作区)的形式构成，该存储区域暂时保持通过CPU121a读取的程序、数据等。
存储装置121c由例如闪存、HDD(Hard Disk Drive，硬盘驱动器)等构成。在存储装置121c内，以可读取的方式存储有：控制衬底处理装置的动作的控制程序；记载有后述衬底处理的步骤、条件等的程序制程；在运算对衬底200的处理数据的过程中所使用的比较膜厚分布数据、处理数据等。需要说明的是，工艺制程、控制程序是以使控制器121执行后述衬底处理工序中的各步骤、并能获得规定结果的方式组合得到的，其作为程序发挥功能。以下，将该程序制程、控制程序等统一简称为程序。需要说明的是，本说明书中在使用程序这样的措辞的情况下，有时仅单独包含程序制程，有时仅单独包含控制程序，或者有时包含上述两者。另外，RAM121b以存储区域(工作区)的形式构成，该存储区域暂时保持通过CPU121a读取的程序、运算数据、处理数据等。
在I/O端口121d上连接有闸阀205、升降机构218、压力调节器223、真空泵224、RPU250、MFC243c、244c、245c、246c、247c、248c、249c、阀243d、244d、245d、246d、247d、248d、249d、第一匹配器250d、第二匹配器250e、第一高频电源250c、第二高频电源250f、第一阻抗调节部220a、第二阻抗调节部220b、第一阻抗调节电源221a、第二阻抗调节电源221b、第一电磁铁电源250i、第二电磁铁电源250j、第一加热器电源213c、第二加热器电源213d等。
作为运算部的CPU121a被构成为：读取并执行来自存储装置121c的控制程序，并且与来自输入输出装置122的操作命令的输入等相应地、从存储装置121c读取工艺制程。另外，构成为：对从接收部285输入的膜厚分布数据和存储于存储装置121c的比较膜厚分布数据进行比较·运算，能够计算出运算数据。另外，构成为能够由运算数据执行对应的处理数据(工艺制程)的决定处理等。而且，CPU121a被构成为：能够按照读取的工艺制程的内容，控制闸阀205的开闭动作、升降机构218的升降动作、压力调节器223的压力调节动作、真空泵224的ON/OFF控制、RPU250的气体激发动作、MFC243c、244c、245c、246c、247c、248c、249c的流量调节动作、阀243d、244d、245d、246d、247d、248d、249d的气体的开闭控制、第一匹配器250d、第二匹配器250e的匹配控制、第一高频电源250c、第二高频电源250f的ON/OFF控制、第一阻抗调节部220a、第二阻抗调节部220b的阻抗调节、第一阻抗调节电源221a、第二阻抗调节电源221b的ON/OFF控制、第一电磁铁电源250i、第二电磁铁电源250j的电力控制、第一加热器电源213c、第二加热器电源213d的电力控制等。
需要说明的是，控制器121不限于以专用的计算机的形式构成的情况，也可以以通用的计算机的形式构成。例如，也可以是，准备存储了上述程序的外部存储装置(例如，磁带、软盘、硬盘等磁盘；CD、DVD等光盘；MO等光磁盘；USB存储器、存储卡等半导体存储器)283，然后使用该外部存储装置283将程序安装在通用的计算机上等，从而构成本实施方式的控制器121。需要说明的是，用于向计算机供给程序的手段不限于经由外部存储装置283进行供给的情形。例如，可以使用互联网、专用线路等通信手段而不经由外部存储装置283地供给程序。需要说明的是，存储装置121c、外部存储装置283以计算机可读取的记录介质的形式构成。以下，也将它们统一简称为记录介质。需要说明的是，本说明书中使用称为记录介质的词语时，有时仅单独包含存储装置121c，有时仅单独包含外部存储装置283，或有时包含上述两者。
接下来，针对使用了衬底处理装置100的膜的形成方法进行说明。
在膜厚测定工序S104后，将测定后的衬底200搬入衬底处理装置100。需要说明的是，在以下说明中，利用控制器121来控制构成衬底处理装置的各部分的动作。
(衬底搬入工序)
在膜厚测定工序S104中对第一poly－Si层2005进行测定后，将衬底200搬入衬底处理装置100。具体而言，通过升降机构218使衬底支承部210下降，使提升销207成为从贯通孔214向衬底支承部210的上表面侧突出的状态。另外，在将处理室201内调节为规定压力后，打开闸阀205，使衬底200从闸阀205载置于提升销207上。在使衬底200载置于提升销207上后，通过利用升降机构218使衬底支承部210上升至规定位置，从而将衬底200从提升销207向衬底支承部210进行载置。此处，所谓规定压力，例如使处理室201内的压力≥真空搬送室104内的压力。
(减压温度调节工序)
接下来，经由排气管222对处理室201内进行排气，以使处理室201内成为规定压力(真空度)。此时，基于压力传感器所测定的压力值，对作为压力调节器223的APC阀的阀的开度进行反馈控制。另外，基于温度传感器(未图示)所检测到的温度值，反馈控制向加热器213的通电量，以使处理室201内成为规定温度。具体而言，利用加热器213预先对衬底支承部210加热，在衬底200或衬底支承部210的温度变化不再变化后放置规定时间。在此期间，在存在残留于处理室201内的水分或来自部件的脱除气体等的情况下，可以通过基于真空排气、N2气供给的吹扫将它们除去。由此成膜工艺前的准备结束。需要说明的是，在将处理室201内排气至规定压力时，可以一次真空排气至能够达到的真空度。
另外，此处，可以以下述方式构成：能够基于接收到的数据来调节第一加热器213a和第二加热器213b的温度。通过进行调节以使衬底200的中央面侧的温度与外周面侧的温度不同，由此能够使衬底200的中央面侧与外周面侧的处理不同。
(磁场调节工序S4002)
接下来，从第一电磁铁电源250i和第二电磁铁电源250j分别向第一电磁铁250g和第二电磁铁250h供给规定电力，从而在处理室201内形成规定磁场。例如形成Z1方向的磁场。此时，根据接收到的测定数据，对形成于衬底200的中央面上部、外周面上部的磁力(磁场)、磁通密度进行调节。对于磁场、磁通密度的调节而言，能够通过由第一电磁铁250g产生的磁力的大小、由第二电磁铁250h产生的磁力的大小来进行调节。
此处，在处理室201内设置有遮磁板250k时，可以调节遮磁板250k的高度。通过调节遮磁板250k的高度，能够调整磁力(磁场)、磁通密度。
需要说明的是，此处，可以以下述方式构成：分别调节第一偏压电极219a和第二偏压电极219b的电位。例如，调节第一阻抗调节部220a和第二阻抗调节部220b，以使第一偏压电极219a的电位比第二偏压电极219b的电位低。通过使第一偏压电极219a的电位比第二偏压电极219b的电位低，能够使引入至衬底200的中央面侧的活性种量比引入至衬底200的外周面侧的活性种量多，能够使衬底200的中央面侧的处理量比外周面侧的处理量多。
(处理气体供给工序S4003)
接下来，从第一处理气体供给部向处理室201内供给作为第一处理气体的含有硅元素的气体。另外，利用排气系统继续进行处理室201内的排气，以使处理室201内的压力成为规定压力(第一压力)的方式进行控制。具体而言，打开第一处理气体供给管243a的阀243d，向第一处理气体供给管243a流入含有硅元素的气体。含有硅元素的气体从第一处理气体供给管243a流入，通过MFC243c进行流量调节。调节了流量后的含有硅元素的气体从气体导入口241a供给至处理室201内，然后从排气管222排出。需要说明的是，此时，可以打开第一载气供给管246a的阀246d，向第一载气供给管246a流入Ar气。Ar气从第一载气供给管246a流入，通过MFC246c进行流量调节。调节了流量后的Ar气在第一处理气体供给管243a内与含有硅元素的气体混合，从气体导入口241a供给至处理室201内，然后从排气管222排出。
(活化工序S4004)
接下来，从第一高频电源250c经由第一匹配器250d向第一线圈250a供给高频电力，将存在于处理室201内的含有硅元素的气体活化。此时，特别地，在第一等离子体生成区域251生成含有硅元素的等离子体，将活化后的含有硅元素的气体供给至衬底200。优选的是，以向衬底200的中央面侧和外周面侧供给不同浓度的活性种的方式构成。例如，通过使由第二电磁铁250h形成的磁场的大小比由第一电磁铁250g形成的磁场的大小大，能够使第四等离子体生成区域254的等离子体密度比第三等离子体生成区域253的等离子体密度高。这种情况下，在衬底200上，与衬底200的中央面侧上部相比，能够在衬底200的外周面侧上部生成更多活性等离子体。
在生成上述含硅等离子体的状态下，保持规定时间，对衬底实施规定处理。
另外，还可以以根据第一偏压电极219a与第二偏压电极219b之间的电位差、使中央面侧和外周面侧的活性种的浓度不同的方式构成。
另外，此时，还可以从第二高频电源250f经由第二匹配器250e向第二线圈250b供给高频电力，在第二等离子体生成区域252中生成含硅等离子体。
(吹扫工序S4005)
以生成含有硅元素的等离子体的状态经过规定时间后，关闭高频电力，使等离子体消失。此时，作为处理气体的含有硅元素的气体的供给可以停止，也可以继续供给规定时间。停止供给含有硅元素的气体后，将残留在处理室201内的气体从排气部排出。此时，可以以从非活性气体供给部向处理室201内供给非活性气体从而将残留气体挤出的方式构成。通过如上所述构成，能够缩短吹扫工序的时间，提高吞吐量。
(衬底搬出工序S3006)
进行了吹扫工序S4005后，进行衬底搬出工序S3006，将衬底200从处理室201搬出。具体而言，利用非活性气体对处理室201内进行吹扫，将其调节为能够进行搬送的压力。调节压力后，通过升降机构218使衬底支承部210下降，提升销207从贯通孔214突出，衬底200被载置于提升销207上。在衬底200被载置于提升销207上后，打开闸阀205，将衬底200从处理室201搬出。
接下来，对使用本装置来控制第二含硅层的膜厚的方法进行说明。如前文所述，在CMP工序S103结束后，第一poly－Si膜2005的膜厚在衬底200的中央面和外周面是不同的。在膜厚测定工序S104中测定其膜厚分布。测定结果通过上位装置(未图示)存储在RAM121b中。将存储后的数据与存储装置121c内的制程进行比较，通过CPU121a来运算规定处理数据。基于该处理数据来实现对装置的控制。
接下来，对存储于RAM121b的数据为分布A的情形进行说明。所谓分布A的情形，是指如图7所示，poly－Si层2005a比poly－Si层2005b厚的情形。
在为分布A的情况下，在本工序中，为了修正为图20所示那样的目标膜厚分布A’，以将衬底200的外周面的第二poly－Si层的膜厚增大、将衬底200的中央面的第二poly－Si层的膜厚减小的方式进行控制。例如，通过使由第二电磁铁250h产生的磁力大小比由第一电磁铁250g产生的磁力大小大，能够使第四等离子体生成区域254的等离子体密度比第三等离子体生成区域253的等离子体密度高，与衬底200的中央面侧上部相比，能够在衬底200的外周面侧上部生成更多活性等离子体。通过在生成了上述等离子体的状态下进行处理，能够将衬底200的外周面侧的膜厚增大。
此时，控制poly－Si层2006的厚度，以使将poly－Si层2006b与poly－Si层2005b重叠后的厚度和将poly－Si层2006a与poly－Si层2005a重叠后的厚度实质上相等。优选的是，以使从所述衬底表面到所述第二含硅层的上端为止的距离在规定范围内的方式进行控制。另外，更优的是，控制第二含硅层的膜厚分布，以使所述衬底的面内的所述第二含硅层的高度(第二含硅层的上端)的分布在规定范围内。
另外，作为其他方法，可以分别控制第一偏压电极219a的电位和第二偏压电极219b的电位。例如，通过使第二偏压电极219b的电位比第一偏压电极219a的电位低，能够增加引入至衬底200的外周面侧的活性种量，增大衬底200的外周面侧的膜厚。
另外，可以分别控制供给至第一线圈250a的电力和供给至第二线圈250b的电力。例如，通过使供给至第二线圈250b的电力比供给至第一线圈250a的电力大，能够增加供给至衬底200的外周面侧的活性种量，增大衬底200的外周面侧的膜厚。
另外，通过同时进行上述多种控制，能够实现更加精密的控制。
在为分布B的情况下，在本工序中，以将形成于晶片200中央面的绝缘膜2015a的膜厚增大、将形成于晶片200外周面的绝缘膜2015b的膜厚减小的方式进行控制。具体而言，以使产生自第一电磁铁250g的磁力比产生自第二电磁铁250h的磁力大、从而在第三等离子体生成区域253侧生成等离子体的方式进行控制。由此，能够将绝缘膜的高度、即将绝缘膜2015与绝缘膜2013重叠后的高度修正为图15所述的膜厚分布B′。也就是说，能够将层合绝缘膜的膜厚修正为膜厚分布B′。
在为分布B的情况下，在本工序中，为了修正为图21所示那样的目标膜厚分布B’，以将衬底200的中央面的第二poly－Si层的膜厚增大、将衬底200的外周面的第二poly－Si层的膜厚减小的方式进行控制。例如，能够通过控制由第一电磁铁250g形成的磁场和由第二电磁铁250h形成的磁场，在第三等离子体生成区域253侧生成等离子体，从而进行控制。
此时，控制poly－Si层2006的厚度，以使将poly－Si层2006b与poly－Si层2005b重叠后的厚度和将poly－Si层2006a与poly－Si层2005a重叠后的厚度相等。
另外，作为其他方法，可以分别控制第一偏压电极219a的电位和第二偏压电极219b的电位。例如，通过使第一偏压电极219a的电位比第二偏压电极219b的电位低，能够增加引入至衬底200的中央面侧的活性种量，增大衬底200的中央面侧的膜厚。
另外，可以分别控制供给至第一线圈250a的电力和供给至第二线圈250b的电力。例如，通过使供给至第一线圈250a的电力比供给至第二线圈250b的电力大，能够增加供给至衬底200的中央面侧的活性种量，增大衬底200的中央面侧的膜厚。
通过同时进行上述多种控制，能够实现更加精密的控制。
(膜厚测定工序S106)
接下来，对膜厚测定工序106进行说明。在膜厚测定工序S106中，对将第一poly－Si层和第二poly－Si层重合而成的层的高度进行测定，确认重合而成的层的高度是否一致。即，确认是否修正poly－Si层的膜厚。此处所谓“高度一致”，并不限于高度完全一致，可以有高度差。例如，高度差只要在对之后的曝光工序、蚀刻工序不造成影响的范围内即可。
如果衬底200面内的高度分布在规定范围内，则转移至氮化膜形成工序S107。需要说明的是，在预先获知膜厚分布为规定分布的情况下，可以省略膜厚测定工序S106。
(氮化膜形成工序S107)
接下来，对氮化膜形成工序107进行说明。
在第二含硅层形成工序S105或膜厚测定工序S106后，将衬底200搬入氮化膜形成装置100d。由于氮化膜形成装置100d为通常的单片装置，故而省略说明。
在本工序中，如图17所示，在第二poly－Si层2006上形成氮化硅膜2007。所述氮化硅膜具有后述蚀刻工序中的硬掩膜的作用。需要说明的是，在图17中是以分布A为例的，但并不限于此，分布B当然也是相同的。
在氮化膜形成装置中，向处理室内供给含硅气体和含氮气体，在衬底200上形成氮化硅膜2007。含硅气体例如为乙硅烷(Si2H6)，含氮气体例如为氨气(NH3)。
由于氮化硅膜2007形成于poly－Si膜(其在第二poly－Si层形成工序中高度被一致化)上，所以氮化硅膜的高度也在衬底面内成为规定范围的高度分布。即，在衬底200的面内，从凹结构表面2002a到氮化膜2007表面为止的距离在规定范围内。
(膜厚测定工序S108)
接下来，对膜厚测定工序108进行说明。在膜厚测定工序S108中，对将第一poly－Si层、第二poly－Si层、氮化硅膜重叠而成的层的高度进行测定。如果高度在规定范围内，则转移至图案形成工序S109。此处所谓“高度在规定范围内”，并不限于高度完全一致，可以有高度差。例如，高度差只要在对之后的工序即蚀刻工序、金属膜形成工序不造成影响的范围内即可。需要说明的是，在预先获知将第一poly－Si层、第二poly－Si层和氮化硅膜重叠而成的层的高度为规定值的情况下，可以省略膜厚测定工序S108。
(图案形成工序S106)
接下来，使用图18、图19来说明图案形成工序S106。图18是说明曝光工序的衬底200的说明图。图19是说明蚀刻工序后的衬底200的说明图。
以下说明具体内容。
在形成氮化硅膜后，在氮化硅膜上涂布抗蚀膜2008。之后，从灯501发出光，进行曝光工序。在曝光工序中，经由掩膜502在抗蚀膜2008上照射光503，使抗蚀膜2008的一部分改质。此处，将改质后的抗蚀膜称为抗蚀膜2008a，将未改质的抗蚀膜称为抗蚀膜2008b。
如前文所述，从凹结构表面2002a到氮化膜2007的表面为止的高度，在衬底面内为规定范围内。因此，能够使从凹结构表面2002a到抗蚀膜2008的表面为止的高度一致。在曝光工序中，光到达抗蚀膜的距离、即光503的移动在衬底200的面内相等。因此，能够使焦点深度(depth of focus)的面内分布相等。
由于能够使焦点深度相等，所以能够如图18那样使抗蚀膜2008a的宽度在衬底面内恒定。因此，能够消除图案宽度的偏差。
接下来，使用图19来说明蚀刻处理后的衬底200的状态。如前文所述，由于抗蚀膜2008a的宽度是恒定的，所以能够使衬底200面内的蚀刻条件恒定。因此，在衬底200的中央面、外周面，能够均匀地供给蚀刻气体，能够使蚀刻后的poly－Si层(以下称为柱状物(pillar))的宽度β恒定。由于宽度β在衬底200面内是恒定的，所以能够使栅极电极的特性在衬底面内恒定，能够提高成品率。
接下来，使用图22、图23来说明比较例。比较例是未实施第二含硅层形成工序S105的情形。因此，在衬底200的中央面和其外周面高度不同。
首先，使用图22来说明第一比较例。图22是与图18进行比较的图。在图22的情况下，由于poly－Si层的高度在衬底200的中央面和外周面不同，所以光503的距离在衬底200中央面和衬底200外周面不同。因此，焦点距离在中央面和外周面不同，结果抗蚀膜2008a的宽度在衬底面内不同。如果利用上述抗蚀膜2008进行处理，则由于蚀刻工序后的柱状物的宽度不同，所以特性产生偏差。
与此相对，由于本实施方式进行第二含硅层形成工序S105，所以能够在衬底200面内使柱状物的宽度恒定。因此，与比较例相比，够形成特性均匀的半导体器件，能够非常有助于成品率的提高。
接下来，使用图23来说明第二比较例。
图23是与图19进行比较的图。图23是假设在衬底200中央面和衬底200外周面抗蚀膜2008a的宽度没有产生偏差时的说明图。即，是指抗蚀膜2008a之间的空隙(除去了抗蚀膜2008a后的部位)的宽度没有产生偏差的情形。
在除去了抗蚀膜2008b后，进行蚀刻工序。在蚀刻工序中，虽然除去poly－Si膜，但在衬底200中央面和衬底200外周面poly－Si膜的高度不同。因此，在例如按照中央面的高度的蚀刻量设定蚀刻时间的情况下，虽然能够在中央面蚀刻所希望的量，但在外周面会残留蚀刻对象。另一方面，在按照外周面的高度的蚀刻量蚀刻中央面的情况下，虽然能够在外周面蚀刻所希望的量，但在中央面会蚀刻柱状物的侧壁、绝缘膜2004、元件分离膜2003。
如果柱状物的侧壁被蚀刻，则柱状物的poly－Si膜之间的距离γ在衬底200中央面和外周面不同。即，柱状物的poly－Si的宽度β在衬底200中央面和外周面不同。
由于电极的特性易于受到宽度β的影响，所以如果宽度β产生偏差，则形成的电极的特性也会产生偏差。因此，宽度β的偏差会导致成品率的降低。
与此相对，在本实施方式中，通过使poly－Si膜的高度一致，从而也能够在衬底200的中央面和外周面使柱状物的宽度一致。因此，能够提高成品率。
(其他实施方式)
在上述图16中，以使向衬底200中央面侧的成膜量与向外周面侧的成膜量不同的处理顺序为例进行了说明，但并不限于此，有以下的处理顺序例。
例如，有图24所示的处理顺序例。图24是在利用第一电磁铁250g生成磁场后、利用第二电磁铁250h生成磁场从而进行处理的例子。通过如上所述处理，能够使向衬底200外周面侧的成膜量比向中央面侧的成膜量多。反之，以在利用第二电磁铁250h生成磁场后、利用第一电磁铁250g生成磁场的方式构成时，能够使向衬底的中央面侧的成膜量比向外周面侧的成膜量多。
另外，有图25所示的处理顺序例。图25是在图16的处理顺序中、以使向第二线圈250b供给的电力比向第一线圈250a供给的电力大的方式进行处理的例子。通过如上所述处理，能够使向衬底外周面侧的成膜量比向中央面侧的成膜量多。反之，使向第一电磁铁250g供给的电力比向第二电磁铁250h供给的电力大，使向第一线圈250a供给的电力比向第二线圈250b供给的电力大，由此能够使向衬底200中央面侧的成膜量比向外周面侧的成膜量多。
另外，有图26所示的处理顺序例。图26是在图16的处理顺序中、以使第一偏压电极219a的电位比第二偏压电极219b的电位大的方式进行处理的例子。通过如上所述处理，能够使向衬底外周面侧的成膜量比向中央面侧的成膜量多。反之，是向第一电磁铁250g供给的电力比向第二电磁铁250h供给的电力大，使第二偏压电极219b的电位比第一偏压电极219a的电位大，由此能够使向衬底200中央面侧的成膜量比向外周面侧的成膜量多。
另外，在上文中，示出了使用第一线圈250a、第一电磁铁250g和第二电磁铁250h在处理室201内生成等离子体的例子，但并不限于此。例如，还可以以下述方式构成：使用第二线圈250b、第一电磁铁250g和第二电磁铁250h在处理室201内生成等离子体。在仅使用第二线圈250b的情况下，等离子体主要在第二等离子体生成区域252内生成，通过使用第一电磁铁250g和第二电磁铁250h中的任一者或两者，能够使生成于第二等离子体生成区域的活性种向衬底200的中央面侧扩散，由此能够调节处理分布。
另外，在上文中，是以划分为衬底200的中央面、外周面的方式进行说明的，但并不限于此，可以在相对于径向更细化的区域中对含硅膜的膜厚进行控制。例如，可以划分为衬底200中央面、外周面、中央面与外周面之间的面等3个区域。
另外，在上文中，以使第一电磁铁250g的直径与第二电磁铁250h的直径为相同直径的方式构成，但并不限于此。例如，可以构成为使第二电磁铁250h的直径比第一电磁铁250g的直径大，还可以构成为使第一电磁铁250g的直径比第二电磁铁250h的直径大。
另外，此处，作为硬掩膜，以氮化硅膜为例进行了说明，但并不限于此，例如还可以为氧化硅膜。
另外，可以为下述情形：不限于氧化硅膜、氮化硅膜，还可通过含有其他元素的氧化膜、氮化膜、碳化膜、氧氮化膜、金属膜、复合了各种膜的膜来形成图案。
另外，在上文中，示出了在同一个处理系统4000内构成第一含硅层形成装置100a、CMP装置100b、测定装置100c，氮化膜形成装置100d的例子，但并不限于此。例如可以以分别单独具有第一含硅层形成装置100a、CMP装置100b、测定装置100c、氮化膜形成装置100d的系统的形式构成，还可以为组合了2个以上的处理系统4000。
另外，在上文中，以300mm的衬底200为例进行了说明，但并不限于此。例如，若为450mm以上的衬底，则获得的效果增大。在为大型衬底的情况下，研磨工序S103的影响更加显著。即，poly－Si层2005a与poly－Si层2005b的膜厚之差变得更大。另外，产生下述课题：在第一含硅层形成工序S102中进行成膜后的第一poly－Si层的面内的膜质分布对研磨工序S103造成的影响增大，膜厚之差进一步变大。该课题有可能能够通过使第一含硅层形成工序S102和研磨工序S103的各工序的条件最佳化来解决。然而，条件的最佳化、对各工序之间不造成影响的条件的最佳化需要巨大的时间和成本。与此相对，通过设置如上述那样的修正工序，能够在不使第一含硅层形成工序S102、研磨工序S103各自的条件最佳化的情况下对膜进行修正。
另外，在上文中，记载了半导体器件的制造工序的一工序的处理，但并不限于此，还可以为具有类似工序的后端(back end)工艺的一工序。另外，还能够适用于液晶面板的制造工序的图案形成处理、太阳能电池的制造工序的图案形成处理、电源(power)装置的制造工序的图案形成处理等处理衬底的技术。
＜本发明的优选方案＞
以下，附记本发明的优选方案。
＜附记1＞
根据一方案，提供一种半导体器件的制造方法或衬底处理方法，具有下述工序：
对在凸结构上具有实施了研磨后的第一含硅层的衬底的所述第一含硅层的膜厚分布数据进行接收的工序；
基于所述膜厚分布数据，运算处理数据的工序，所述处理数据使所述衬底的中央面侧的膜厚与外周面侧的膜厚之差减小；
将所述衬底搬入处理室的工序；
向所述衬底供给处理气体的工序；和
基于所述处理数据，在所述衬底上形成规定磁力的磁场、使所述处理气体活化，从而修正所述第一含硅层的膜厚分布的工序。
＜附记2＞
如附记1所述的方法，优选，
在所述膜厚分布数据为所述衬底的外周面侧的膜厚比所述衬底的中央面侧的膜厚小的情况下，
所述修正工序以下述状态进行：以比产生自所述衬底的上方的磁力大的方式形成产生自所述衬底的侧方的磁力。
＜附记3＞
如附记1或附记2所述的方法，其中，
在所述膜厚分布数据为所述衬底的外周面侧的膜厚比所述衬底的中央面侧的膜厚小的情况下，
在所述修正工序中，使从所述衬底的侧方供给的高频电力比从所述衬底的上方供给的高频电力大，使所述处理气体活化。
＜附记4＞
附记1至附记3中任一项所述的方法，优选，
在所述膜厚分布数据为所述衬底的外周面侧的膜厚比所述衬底的中央面侧的膜厚小的情况下，
所述修正工序以下述方式构成：使所述衬底的外周面侧的电位比所述衬底的中央面侧的电位低。
＜附记5＞
如附记1所述的方法，优选，
在所述膜厚分布数据为所述衬底的中央面侧的膜厚比所述衬底的外周面侧的膜厚小的情况下，
所述修正工序以下述状态进行：以比产生自所述衬底的侧方的磁力大的方式形成产生自所述衬底的上方的磁力。
＜附记6＞
如附记1或附记5所述的方法，优选，
在所述膜厚分布数据为所述衬底的中央面侧的膜厚比所述衬底的外周面侧的膜厚小的情况下，
所述修正工序中，使从所述衬底的上方供给的高频电力比从所述衬底的侧方供给的高频电力大，使所述处理气体活化。
＜附记7＞
如附记1、5、6中任一项所述的方法，优选，
在所述膜厚分布数据为所述衬底的中央面侧的膜厚比所述衬底的外周面侧的膜厚小的情况下，
所述修正工序以使所述衬底的中央面侧的电位比所述衬底的外周面侧的电位低的状态进行。
＜附记8＞
如附记1至附记7中任一项所述的方法，优选，
在供给所述处理气体的工序中，供给含硅气体，
在所述修正工序中，通过在所述第一含硅层上形成第二含硅层来修正所述第一含硅层的膜厚分布。
＜附记9＞
如附记1至附记8中任一项所述的方法，优选，
所述凸结构形成于所述衬底的一部分。
＜附记10＞
进而根据其他方案，提供一种使计算机执行下述步骤的程序、或记录有该程序的计算机可读取记录介质，所述步骤为：
对在凸结构上具有实施了研磨后的第一含硅层的衬底的所述第一含硅层的膜厚分布数据进行接收的步骤；
基于所述膜厚分布数据，运算处理数据的步骤，所述处理数据使所述衬底的中央面侧的膜厚与外周面侧的膜厚之差减小；
将所述衬底搬入处理室的步骤；
向所述衬底供给处理气体的步骤；和
基于所述处理数据，在所述衬底上形成规定磁力的磁场、使所述处理气体活化，从而修正所述第一含硅层的膜厚分布的步骤。
＜附记11＞
进而根据其他方案，提供一种衬底处理装置，其具有：
接收部，对在凸结构上具有实施了研磨后的第一含硅层的衬底的所述第一含硅层的膜厚分布数据进行接收；
运算部，基于所述分布数据，运算处理数据，所述处理数据使所述衬底的中央面侧的膜厚与外周面侧的膜厚之差减小；
处理室，收纳所述衬底；
处理气体供给部，向所述处理室供给处理气体；
磁场生成部，在所述处理室内生成规定磁力的磁场；
活化部，使所述处理气体活化；
控制部，以下述方式构成：控制所述处理气体供给部、所述磁场生成部和所述活化部，以便基于所述处理数据，在所述衬底上形成规定磁力的磁场、使所述处理气体活化，从而修正所述第一含硅层的膜厚分布。

Claims (17)

1.一种半导体器件的制造方法，具有下述工序：
对在凸结构上具有实施了研磨后的第一含硅层的衬底的所述第一含硅层的膜厚分布数据进行接收的工序；
基于所述膜厚分布数据，运算使所述衬底的中央面侧的膜厚与外周面侧的膜厚之差减小的处理数据的工序；
将所述衬底搬入处理室的工序；
向所述衬底供给处理气体的工序；和
基于所述处理数据，在所述衬底上形成规定磁力的磁场、使所述处理气体活化，从而修正所述第一含硅层的膜厚分布的工序。
2.如权利要求1所述的半导体器件的制造方法，其中，在所述膜厚分布数据为所述衬底的外周面侧的膜厚比所述衬底的中央面侧的膜厚小的情况下，
所述修正工序以下述状态进行：自所述衬底的侧方产生的磁力形成为大于自所述衬底的上方产生的磁力。
3.如权利要求2所述的半导体器件的制造方法，其中，在所述膜厚分布数据为所述衬底的外周面侧的膜厚比所述衬底的中央面侧的膜厚小的情况下，
所述修正工序中，使供给到第二线圈的高频电力比供给到第一线圈的高频电力大，使所述处理气体活化，所述第二线圈设于所述衬底的侧方，所述第一线圈设于所述衬底的上方。
4.如权利要求2所述的半导体器件的制造方法，其中，在所述膜厚分布数据为所述衬底的外周面侧的膜厚比所述衬底的中央面侧的膜厚小的情况下，
所述修正工序中，使从所述衬底的侧方供给的高频电力比从所述衬底的上方供给的高频电力大，使所述处理气体活化。
5.如权利要求1所述的半导体器件的制造方法，其中，在所述膜厚分布数据为所述衬底的外周面侧的膜厚比所述衬底的中央面侧的膜厚小的情况下，
所述修正工序以下述方式构成：使所述衬底的外周面侧的电位比所述衬底的中央面侧的电位低。
6.如权利要求2所述的半导体器件的制造方法，其中，在所述膜厚分布数据为所述衬底的外周面侧的膜厚比所述衬底的中央面侧的膜厚小的情况下，
所述修正工序以下述方式构成：使所述衬底的外周面侧的电位比所述衬底的中央面侧的电位低。
7.如权利要求3所述的半导体器件的制造方法，其中，在所述膜厚分布数据为所述衬底的外周面侧的膜厚比所述衬底的中央面侧的膜厚小的情况下，
所述修正工序以下述方式构成：使所述衬底的外周面侧的电位比所述衬底的中央面侧的电位低。
8.如权利要求1所述的半导体器件的制造方法，其中，在所述膜厚分布数据为所述衬底的中央面侧的膜厚比所述衬底的外周面侧的膜厚小的情况下，
所述修正工序以下述状态进行：自所述衬底的上方产生的磁力形成为大于自所述衬底的侧方产生的磁力。
9.如权利要求1所述的半导体器件的制造方法，其中，在所述膜厚分布数据为所述衬底的中央面侧的膜厚比所述衬底的外周面侧的膜厚小的情况下，
所述修正工序中，使从所述衬底的上方供给的高频电力比从所述衬底的侧方供给的高频电力大，使所述处理气体活化。
10.如权利要求8所述的半导体器件的制造方法，其中，在所述膜厚分布数据为所述衬底的中央面侧的膜厚比所述衬底的外周面侧的膜厚小的情况下，
所述修正工序中，使从所述衬底的上方供给的高频电力比从所述衬底的侧方供给的高频电力大，使所述处理气体活化。
11.如权利要求1所述的半导体器件的制造方法，其中，在所述膜厚分布数据为所述衬底的中央面侧的膜厚比所述衬底的外周面侧的膜厚小的情况下，
在所述修正工序中，构成为使所述衬底的中央面侧的电位比所述衬底的外周面侧的电位低。
12.如权利要求8所述的半导体器件的制造方法，其中，在所述膜厚分布数据为所述衬底的中央面侧的膜厚比所述衬底的外周面侧的膜厚小的情况下，
在所述修正工序中，构成为使所述衬底的中央面侧的电位比所述衬底的外周面侧的电位低。
13.如权利要求1所述的半导体器件的制造方法，其中，在供给所述处理气体的工序中，作为所述处理气体供给含硅气体，
在所述修正工序中，通过在所述第一含硅层上成膜第二含硅层来修正所述第一含硅层的膜厚分布。
14.如权利要求8所述的半导体器件的制造方法，其中，在供给所述处理气体的工序中，作为所述处理气体供给含硅气体，
在所述修正工序中，通过在所述第一含硅层上成膜第二含硅层来修正所述第一含硅层的膜厚分布。
15.如权利要求1所述的半导体器件的制造方法，其中，所述凸结构形成于所述衬底的一部分。
16.如权利要求8所述的半导体器件的制造方法，其中，所述凸结构形成于所述衬底的一部分。
17.一种衬底处理装置，其具有：
接收部，对在凸结构上具有实施了研磨后的第一含硅层的衬底的所述第一含硅层的膜厚分布数据进行接收；
运算部，基于所述分布数据，运算使所述衬底的中央面侧的膜厚与外周面侧的膜厚之差减小的处理数据；
处理室，收纳所述衬底；
处理气体供给部，向所述处理室供给处理气体；
磁场生成部，在所述处理室内生成规定磁力的磁场；
活化部，使所述处理气体活化；
控制部，以下述方式构成：基于所述处理数据，在所述衬底上形成规定磁力的磁场、使所述处理气体活化，从而修正所述第一含硅层的膜厚分布。
CN201510981900.3A 2015-03-31 2015-12-23 半导体器件的制造方法及衬底处理装置 Active CN106024658B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-071085 2015-03-31
JP2015071085A JP6126155B2 (ja) 2015-03-31 2015-03-31 半導体装置の製造方法、プログラムおよび基板処理装置

Publications (2)

Publication Number Publication Date
CN106024658A true CN106024658A (zh) 2016-10-12
CN106024658B CN106024658B (zh) 2018-11-20

Family

ID=57016035

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510981900.3A Active CN106024658B (zh) 2015-03-31 2015-12-23 半导体器件的制造方法及衬底处理装置

Country Status (5)

Country Link
US (1) US9666494B2 (zh)
JP (1) JP6126155B2 (zh)
KR (1) KR20160117148A (zh)
CN (1) CN106024658B (zh)
TW (1) TWI606508B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115981101A (zh) * 2023-03-17 2023-04-18 湖北江城芯片中试服务有限公司 半导体结构的制造方法及半导体结构

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170040233A1 (en) * 2015-08-04 2017-02-09 Hitachi Kokusai Electric Inc. Substrate Processing Apparatus and Substrate Processing System
JP6153975B2 (ja) * 2015-08-07 2017-06-28 株式会社日立国際電気 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置
JP6695121B2 (ja) 2015-10-07 2020-05-20 デクセリアルズ株式会社 スイッチ素子、及び保護素子
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
KR101931969B1 (ko) * 2018-10-15 2018-12-24 안종팔 반도체 웨이퍼 세정장치에서 웨이퍼 표면 온도 측정을 위한 온도센서 설치 위치 조정장치 및 그 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766291A (ja) * 1993-08-31 1995-03-10 Nippondenso Co Ltd 半導体装置の製造方法
JPH09143722A (ja) * 1995-11-08 1997-06-03 Samsung Electron Co Ltd 半導体素子の薄膜形成プログラムの補正方法及び薄膜厚測定装置
US6033921A (en) * 1998-04-06 2000-03-07 Advanced Micro Devices, Inc. Method for depositing a material of controlled, variable thickness across a surface for planarization of that surface
US20030085115A1 (en) * 2001-11-02 2003-05-08 Ulvac, Inc. Thin film forming apparatus and method
CN1421043A (zh) * 1999-11-15 2003-05-28 兰姆研究有限公司 等离子体加工系统及其方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3090877B2 (ja) * 1995-06-06 2000-09-25 松下電器産業株式会社 プラズマ処理方法および装置
US6070551A (en) 1996-05-13 2000-06-06 Applied Materials, Inc. Deposition chamber and method for depositing low dielectric constant films
US7098116B2 (en) * 2004-01-08 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation method for reducing oxide thickness variations at different pattern densities
JP2007258485A (ja) * 2006-03-23 2007-10-04 Toshiba Corp 半導体装置及びその製造方法
JP2008177266A (ja) * 2007-01-17 2008-07-31 Fujitsu Ltd 半導体基板、および半導体装置の製造方法
JP4575471B2 (ja) * 2008-03-28 2010-11-04 株式会社東芝 半導体装置および半導体装置の製造方法
US9005413B2 (en) * 2009-07-17 2015-04-14 Ulvac, Inc. Film formation apparatus
JP5793028B2 (ja) 2011-09-01 2015-10-14 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766291A (ja) * 1993-08-31 1995-03-10 Nippondenso Co Ltd 半導体装置の製造方法
JPH09143722A (ja) * 1995-11-08 1997-06-03 Samsung Electron Co Ltd 半導体素子の薄膜形成プログラムの補正方法及び薄膜厚測定装置
US6033921A (en) * 1998-04-06 2000-03-07 Advanced Micro Devices, Inc. Method for depositing a material of controlled, variable thickness across a surface for planarization of that surface
CN1421043A (zh) * 1999-11-15 2003-05-28 兰姆研究有限公司 等离子体加工系统及其方法
US20030085115A1 (en) * 2001-11-02 2003-05-08 Ulvac, Inc. Thin film forming apparatus and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115981101A (zh) * 2023-03-17 2023-04-18 湖北江城芯片中试服务有限公司 半导体结构的制造方法及半导体结构

Also Published As

Publication number Publication date
CN106024658B (zh) 2018-11-20
TWI606508B (zh) 2017-11-21
US9666494B2 (en) 2017-05-30
TW201635365A (zh) 2016-10-01
KR20160117148A (ko) 2016-10-10
JP6126155B2 (ja) 2017-05-10
US20160293498A1 (en) 2016-10-06
JP2016192471A (ja) 2016-11-10

Similar Documents

Publication Publication Date Title
CN106024658A (zh) 半导体器件的制造方法及衬底处理装置
CN106024619B (zh) 半导体器件的制造方法及衬底处理装置
CN104952683B (zh) 衬底处理装置及半导体器件的制造方法
CN105374704B (zh) 衬底处理装置和半导体器件的制造方法
TWI647745B (zh) 半導體裝置之製造方法、記錄媒體及基板處理裝置
CN104517793B (zh) 半导体器件的制造方法、衬底处理装置
CN106340471B (zh) 半导体器件的制造方法、衬底处理系统及衬底处理装置
JP6153975B2 (ja) 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置
JP6046757B2 (ja) 基板処理装置、半導体装置の製造方法、プログラム
CN107818905A (zh) 半导体器件的制造方法、衬底处理装置及记录介质
CN106449468A (zh) 衬底处理装置、衬底处理系统及半导体器件的制造方法
US20190301019A1 (en) Boron-based film forming method and apparatus
CN105895559A (zh) 基板处理装置和基板处理方法
CN106206361A (zh) 半导体器件的制造方法、衬底处理系统及衬底处理装置
KR101992164B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN106024659A (zh) 半导体器件的制造方法、衬底处理系统及衬底处理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181204

Address after: Tokyo, Japan, Japan

Patentee after: International Electric Co., Ltd.

Address before: Tokyo, Japan, Japan

Patentee before: Hitachi Kunisai Electric Corp.