JP6126155B2 - 半導体装置の製造方法、プログラムおよび基板処理装置 - Google Patents

半導体装置の製造方法、プログラムおよび基板処理装置 Download PDF

Info

Publication number
JP6126155B2
JP6126155B2 JP2015071085A JP2015071085A JP6126155B2 JP 6126155 B2 JP6126155 B2 JP 6126155B2 JP 2015071085 A JP2015071085 A JP 2015071085A JP 2015071085 A JP2015071085 A JP 2015071085A JP 6126155 B2 JP6126155 B2 JP 6126155B2
Authority
JP
Japan
Prior art keywords
substrate
film thickness
silicon
surface side
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015071085A
Other languages
English (en)
Other versions
JP2016192471A (ja
Inventor
敦彦 須田
敦彦 須田
豊田　一行
一行 豊田
菊池　俊之
俊之 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2015071085A priority Critical patent/JP6126155B2/ja
Priority to US14/975,987 priority patent/US9666494B2/en
Priority to KR1020150182633A priority patent/KR20160117148A/ko
Priority to CN201510981900.3A priority patent/CN106024658B/zh
Priority to TW104143594A priority patent/TWI606508B/zh
Publication of JP2016192471A publication Critical patent/JP2016192471A/ja
Application granted granted Critical
Publication of JP6126155B2 publication Critical patent/JP6126155B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体装置の製造方法、プログラムおよび基板処理装置に関する。
近年、半導体装置は高集積化の傾向にある。それに伴い、パターンサイズが著しく微細化されている。これらのパターンは、ハードマスクやレジストの形成工程、リソグラフィ工程、エッチング工程等で形成される。形成するに際しては、半導体装置の特性のばらつきが起きないよう求められている。
ところで、加工上の問題から、形成される回路等の幅にばらつきが起きてしまうことがある。特に微細化された半導体装置においては、そのばらつきが半導体装置の特性に大きく影響を及ぼす。
そこで本発明は、半導体装置の特性のばらつきを抑制可能な技術を提供することを目的とする。
一態様によれば、
凸構造上に研磨が施された第一のシリコン含有層を有する基板の前記第一のシリコン含有層の膜厚分布データを受信する工程と、膜厚分布データを基に基板の中央面側の膜厚と外周面側の膜厚との差を小さくさせる処理データを演算する工程と、基板を処理室に搬入する工程と、基板に処理ガスを供給する工程と、処理データを基に、基板上に所定の磁力の磁界を形成して処理ガスを活性化させて前記第一のシリコン含有層の膜厚分布を補正する工程と、を有する技術が提供される。
本発明に係る技術によれば、半導体装置の特性のばらつきを抑制することが可能となる。
一実施形態に係る半導体デバイスの製造フローの説明図である。 一実施形態に係る半導体デバイスの製造を行う処理システムの概略構成例である。 一実施形態に係る基板の説明図である。 一実施形態に係る半導体デバイスの製造フローの一部の説明図である。 一実施形態に係る研磨装置の説明図である。 一実施形態に係る研磨装置の説明図である。 一実施形態に係るＣＭＰ工程後の基板面内におけるシリコン含有層の正規分布図である。 一実施形態に係る基板の説明図である。 一実施形態に係る基板の処理状態を説明する説明図である。 一実施形態に係る基板処理装置を説明する説明図である。 一実施形態に係る基板支持部の説明図である。 一実施形態に係る基板支持部の説明図である。 一実施形態に係るガス供給部の説明図である。 一実施形態に係るコントローラの概略構成図である。 一実施形態に係る基板処理工程の説明図である。 一実施形態に係る基板処理シーケンス例である。 一実施形態に係る基板の処理状態を説明する説明図である。 一実施形態に係る基板の処理状態を説明する説明図である。 一実施形態に係る基板の処理状態を説明する説明図である。 一実施形態に係る基板の膜厚分布を説明する説明図である。 一実施形態に係る基板の膜厚分布を説明する説明図である。 比較例に係る、基板の処理状態を説明する説明図である。 比較例に係る、基板の処理状態を説明する説明図である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。 他の実施形態に係る基板処理シーケンス例である。
以下に本発明の実施の形態について説明する。
初めに、図1から図４を用いて、半導体素子の一つであるマルチゲート素子としてのＦｉｎ Ｆｅｔ（Ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）を例として、半導体装置（半導体デバイス）の製造工程の工程を説明する。
図１に示す、半導体デバイスは、例えば図２に示す様な処理システム４０００で製造される。
（ゲート絶縁膜形成工程Ｓ１０１）
ゲート絶縁膜形成工程Ｓ１０１では、例えば、図３に示す基板２００がゲート絶縁膜形成装置（不図示）に搬入される。図３（Ａ）は基板２００を説明する斜視図であり、図３（Ｂ）は図３（Ａ）のα-α’における断面図を示す。基板２００はシリコン等で構成されており、その一部にチャネルとしての凸構造２００１が形成されている。凸構造２００１は所定間隔で複数設けられる。凸構造２００１は、基板２００の一部をエッチングすることで形成される。
説明の便宜上、基板２００上において凸構造の無い部分を凹構造２００２と呼ぶ。即ち、基板２００は凸構造２００１と凹構造２００２とを少なくとも有している。なお、本実施形態においては、説明の便宜上、凸構造２００１の上面を凸構造表面２００１ａと呼び、凹構造の上面を凹構造表面２００２ａと呼ぶ。
隣り合う凸構造の間である凹構造表面２００２ａ上には、凸構造を電気的に絶縁するための素子分離膜２００３が形成されている。素子分離膜２００３は、例えばシリコン酸化膜で構成されている。
ゲート絶縁膜形成装置は薄膜を形成可能な既知の枚葉装置であり、説明を省略する。ゲート絶縁膜形成装置では、図４（Ａ）に記載のように、例えばシリコン酸化膜（ＳｉＯ２膜）等の誘電体で構成されたゲート絶縁膜２００４を形成する。形成する際は、ゲート絶縁膜形成装置にシリコン含有ガス（例えばＨＣＤＳ（ヘキサクロロジシラン）ガス）と酸素含有ガス（例えばＯ３ガス）をゲート絶縁膜形成装置に供給し、それらを反応させることで形成する。ゲート絶縁膜２００４は、凸構造表面２００１ａ上と、凹構造表面２００２ａの上方にそれぞれ形成される。ゲート絶縁膜形成後、基板２００をゲート絶縁膜形成装置から搬出する。
（第一のシリコン含有層形成工程Ｓ１０２）
次に、第一のシリコン含有層形成工程Ｓ１０２を説明する。
ゲート絶縁膜形成装置から基板２００を搬出後、第一のシリコン含有層形成装置１００ａに基板２００を搬入する。第一のシリコン含有層形成装置１００ａは一般的な枚葉ＣＶＤ装置を用いるため、説明を省略する。図４（Ｂ）に記載のように、第一のシリコン含有層形成装置１００ａでは、ｐｏｌｙ−Ｓｉ（多結晶シリコン）で構成された第一のシリコン含有層２００５（第一のｐｏｌｙ−Ｓｉ層２００５、または単にｐｏｌｙ−Ｓｉ層２００５とも呼ぶ。）を、ゲート絶縁膜２００４上に形成する。形成する際は、第一のシリコン含有層形成装置にジシラン（Ｓｉ２Ｈ６）ガスを供給し、それを熱分解することでｐｏｌｙ−Ｓｉ層を形成する。ｐｏｌｙ−Ｓｉ層はゲート電極、もしくはダミーゲート電極として用いられる。
ｐｏｌｙ−Ｓｉ層２００５を形成後、基板２００を第一のシリコン含有層形成装置１００ａから搬出する。
（研磨工程Ｓ１０３）
続いて、研磨（Ｃｈｅａｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）工程Ｓ１０３を説明する。
第一のシリコン含有層形成装置から搬出された基板２００は、研磨装置４００（１００ｂ）に搬入される。
ここで、第一のシリコン含有層形成装置１００ａで形成されたｐｏｌｙ−Ｓｉ層について説明する。図４（Ｂ）に記載のように、基板２００には凸構造２００１と凹構造２００２が存在するため、ｐｏｌｙ−Ｓｉ層の高さが異なってしまう。具体的には、凹構造表面２００２ａから凸構造２００１上のｐｏｌｙ−Ｓｉ層２００５a表面までの高さが、凹構造表面２００２ａから凹構造表面２００２ａ上のｐｏｌｙ−Ｓｉ層２００５ｂ表面の高さよりも高くなる。
しかしながら、後述する露光工程と、エッチング工程とのいずれかまたは両方の関係から、ｐｏｌｙ−Ｓｉ層２００５ａの高さとｐｏｌｙ−Ｓｉ層２００５ｂの高さを揃える必要がある。そこで、本工程のようにｐｏｌｙ−Ｓｉ層２００５を研磨して高さを揃える。
以下に、ＣＭＰ工程の具体的な内容について説明する。第一のシリコン含有層形成装置から基板２００を搬出後、図５に記載のＣＭＰ装置４００（１００ｂ）に基板２００を搬入する。
図５において、４０１は研磨盤であり、４０２は基板２００を研磨する研磨布である。研磨盤４０１は図示しない回転機構に接続され、基板２００を研磨する際は、矢印４０６方向に回転される。
４０３は研磨ヘッドであり、研磨ヘッド４０３の上面には、軸４０４が接続される。軸４０４は図示しない回転機構・上下駆動機構に接続される。基板２００を研磨する間、矢印４０７方向に回転される。
４０５はスラリー（研磨剤）を供給する供給管である。基板２００を研磨する間、供給管４０５から研磨布４０２に向かってスラリーが供給される。
図６は研磨ヘッド４０３の断面図を中心に、その周辺構造を説明する説明図である。研磨ヘッド４０３は、トップリング４０３ａ、リテナーリング４０３ｂ、弾性マット４０３ｃを有する。研磨する間、基板２００の外周側はリテナーリング４０３ｂによって囲まれると共に、弾性マット４０３ｃによって研磨布４０２に抑えつけられる。リテナーリング４０３ｂには、リテナーリングの外側から内側にかけて、スラリーが通過するための溝４０３ｄが形成されている。溝４０３ｄはリテナーリング４０３ｂの形状に合わせて、円周状に複数設けられている。溝４０３ｄを介して、未使用の新鮮なスラリーと、使用済みのスラリーが入れ替わるように構成されている。
続いて、本工程における動作を説明する。
研磨ヘッド４０３内に基板２００を搬入したら、供給管４０５からスラリーを供給すると共に、研磨盤４０１及び研磨ヘッド４０３を回転させる。スラリーはリテナーリング４０３ｂに流れ込み、基板２００の表面を研磨する。このように研磨することで、図４（Ｃ）に記載のように、ｐｏｌｙ−Ｓｉ層２００５ａとｐｏｌｙ−Ｓｉ層２００５ｂの高さを整える。ここでいう高さとは、ｐｏｌｙ−Ｓｉ層２００５ａとｐｏｌｙ−Ｓｉ層２００５ｂの上端の高さを言う。所定の時間研磨したら、基板２００をＣＭＰ装置４００から搬出する。
ここで、ｐｏｌｙ−Ｓｉ層２００５ａとｐｏｌｙ−Ｓｉ層２００５ｂの高さを整えるようＣＭＰ装置４００で研磨しても、研磨後のｐｏｌｙ−Ｓｉ層の高さが、基板２００の面内で揃っていない場合があることがわかった。例えば、図７に記載のように、基板２００の外周面の膜厚が中央面に比べて小さい分布Ａや、基板２００の中央面の膜厚が外周面に比べて大きい分布Ｂが見受けられることがわかった。
膜厚分布に偏りがあると、後述するリソグラフィ工程やエッチング工程にて、パターンの幅のばらつきが起きるため、それに起因してゲートの幅やゲート電極の幅のばらつきが起きる。その結果、歩留まりの低下を引き起こしてしまう課題が有る。
この課題に対して、発明者による鋭意研究の結果、分布Ａ、分布Bそれぞれに原因があることがわかった。以下にその原因を説明する。
分布Ａの原因は基板２００に対するスラリーの供給方法である。前述のように、研磨布４０２に供給されたスラリーはリテナーリング４０３ｂを介して、基板２００の周囲から供給される。そのため、基板２００の中央部分には基板２００の外周側を研磨した後のスラリーが流れ込み、一方基板２００外周側には未使用の新鮮（フレッシュ）なスラリーが流れ込む。フレッシュなスラリーは研磨効率が高いため、基板２００の外周部分は中央部分よりも研磨されてしまう。以上のことから、ｐｏｌｙ−Ｓｉ層の膜厚は分布Ａのようになることがわかった。
分布Bになる原因はリテナーリング４０３ｂの摩耗である。ＣＭＰ装置（研磨装置）４００にて多くの基板２００を研磨すると、研磨布４０２に押し付けられたリテナーリング４０３ｂの先端が摩耗し、溝４０３ｄや研磨布４０２との接触面が変形したりする。そのため、本来供給されるべきスラリーがリテナーリング４０３ｂの内周側に供給されない場合がある。このような場合、基板２００の外周側にスラリーが供給されないので、基板２００の中央部分が研磨され、基板２００の外周側が研磨されない状態になる。従って、ｐｏｌｙ−Ｓｉ層の膜厚は分布Bのようになることがわかった。
そこで本実施形態では、後述するように、ＣＭＰ装置４００にて基板２００上のｐｏｌｙ−Ｓｉ層を研磨した後に、ｐｏｌｙ−Ｓｉ層の高さを揃える工程を構成する。このようにすることで、露光工程やエッチング工程にて、パターンの幅のばらつきを抑制する。具体的には、ＣＭＰ工程Ｓ１０３の後に膜厚測定工程でｐｏｌｙ−Ｓｉ層２００５の膜厚分布を測定し、その測定データに応じて第二のシリコン含有層形成工程を実行する。
（膜厚測定工程Ｓ１０４）
次に、膜厚測定工程Ｓ１０４を説明する。
膜厚測定工程Ｓ１０４では、一般的な測定装置１００ｃを用いて研磨後のｐｏｌｙ−Ｓｉ膜２００５の
膜厚を測定する。測定装置１００ｃは一般的な装置が使用可能であるため、具体的な説明を省略する。ここでいう膜厚とは、例えば凹構造表面２００２ａからｐｏｌｙ−Ｓｉ層２００５表面までの高さを言う。
ＣＭＰ工程Ｓ１０４後、基板２００は測定装置１００ｃに搬入される。測定装置１００ｃは、研磨装置４００の影響を受けやすい基板２００の中央面とその外周面のうち内、少なくとも数か所を測定し、ｐｏｌｙ−Ｓｉ層２００５の膜厚（高さ）分布を測定する。測定されたデータは、基板処理装置１００に送られる。測定後、基板２００は測定装置１００ｃから搬出される。
（第二のシリコン含有層形成工程Ｓ１０５）
続いて、第二のシリコン含有層形成工程を説明する。第二のシリコン含有層２００６はｐｏｌｙ−Ｓｉ層であり、第一のシリコン含有層２００５と同様の組成である。図４（ｃ）、図８に記載のように、第二のシリコン含有層２００６は、研磨後の第一のシリコン含有層２００５上に形成される。また、第一のシリコン含有層２００５と第二のシリコン含有層２００６を重ね合わせた層を積層シリコン含有層と呼ぶ。
形成する際は、研磨後の第一のシリコン含有層２００５の膜厚分布を補正するように、第二のシリコン含有層２００６（第二のｐｏｌｙ−Ｓｉ層２００６、または単にｐｏｌｙ−Ｓｉ層２００６、もしくは補正膜とも呼ぶ。）を形成する。好ましくは、第二のシリコン含有層２００６の表面の高さを基板２００面内で揃えるように第二のシリコン含有層２００６を形成する。ここでいう高さとは、第二のシリコン含有層２００６の表面までの高さを良い、言い換えれば凹構造表面２００２ａから第二のシリコン含有層２００６表面までの距離をいう。
以下に、図８、図９、図１０を用いて本工程を説明する。図８は、第一のｐｏｌｙ−Ｓｉ層２００５が分布Ａとなった場合に、本工程で形成した第二のｐｏｌｙ−Ｓｉ層２００６を説明する図である。図９は、第一のｐｏｌｙ−Ｓｉ層２００５が分布Ｂとなった場合に、本工程で形成した第二のｐｏｌｙ−Ｓｉ層を説明する図である。図１０は本工程を実現するための基板処理装置１００（１００ａ）である。
図８において、（Ａ）は第二のｐｏｌｙ−Ｓｉ層２００６を形成した後の基板２００を上方から見た図であり、図８（Ｂ）は、図８（Ａ）のα-α’の断面の内、基板２００の中央面とその外周面の部分を抜粋した図である。
図９（Ａ）は第二のｐｏｌｙ−Ｓｉ層２００６を形成した後の基板２００を上方から見た図であり、図９（Ｂ）は、図９（Ａ）のα-α’の断面のうち、基板２００中央面とその外周面の部分を抜粋した図である。
ここでは、基板２００中央面の第二のｐｏｌｙ−Ｓｉ層２００６をｐｏｌｙ−Ｓｉ層２００６ａ、外周面を第二のｐｏｌｙ−Ｓｉ層２００６ｂと呼ぶ。
測定装置１００ｃから搬出された基板２００は、図１０に記載の第二のシリコン含有層形成装置１００（１００ａ）である基板処理装置１００に搬入される。
基板処理装置１００は、膜厚測定工程Ｓ１０４で測定した膜厚分布データに基づいてｐｏｌｙ−Ｓｉ層２００６の膜厚を基板面内において制御する。まず、コントローラ１２１に設けられた受信部２８５で受信したデータに基づいて所定の処理データがコントローラ１２１にて演算される。例えば、受信したデータが分布Ａであれば、基板２００の外周面のｐｏｌｙ−Ｓｉ層２００６ｂを厚くし、中央面のｐｏｌｙ−Ｓｉ層２００６ａを外周面に比べて薄くなる層が形成できるよう、膜厚を制御する。また、上位装置から受信したデータが分布Bであれば、基板２００の中央面のｐｏｌｙ−Ｓｉ層２００６ａを厚くし、外周面のｐｏｌｙ−Ｓｉ層２００６ｂを中央面に比べて薄くする層が形成されるよう、膜厚を制御する。
好ましくは、凹構造表面２００２ａにおける、第一のｐｏｌｙ−Ｓｉ層２００５と第二のｐｏｌｙ−Ｓｉ層２００６とを重ね合わせた高さを、基板２００の面内で所定にするよう、第二のｐｏｌｙ−Ｓｉ層２００６の厚みを制御する。言い換えれば、基板の面内における前記第二のシリコン含有層の高さの分布が所定の範囲内となるよう第二のシリコン含有層の膜厚分布を制御する。
次に、ｐｏｌｙ−Ｓｉ層２００６ａ，２００６ｂそれぞれの膜厚を制御可能な、第二のｐｏｌｙ−Ｓｉ層２００６を形成する基板処理装置１００について、具体的に説明する。
本実施形態に係る基板処理装置１００について説明する。基板処理装置１００は、図１０に示されているように、枚葉式基板処理装置として構成されている。基板処理装置１００は、半導体装置の製造の一工程で用いられる。ここでは、第二シリコン含有層形成工程Ｓ１０５で用いられる。
図１０に示すとおり、基板処理装置１００は処理容器２０２を備えている。処理容器２０２は、例えば横断面が円形であり扁平な密閉容器として構成されている。処理容器２０２内には、基板２００としてのシリコンウエハ等を処理する処理空間（処理室）２０１、搬送空間２０３が形成されている。処理容器２０２は、上部容器２０２ａ、下部容器２０２ｂで構成される。上部容器２０２ａは、例えば石英またはセラミックスなどの非金属材料で構成され、下部容器２０２ｂは、例えばアルミニウム（Ａｌ）やステンレス（ＳＵＳ）などの金属材料または、石英により構成されている。基板載置台２１２よりも上方の空間を処理空間２０１と呼び、下部容器２０２ｂに囲まれた空間であって、基板載置台２１２よりも下方の空間を搬送空間２０３と呼ぶ。
下部容器２０２ｂの側面には、ゲートバルブ２０５に隣接した基板搬入出口２０６が設けられており、基板２００は基板搬入出口２０６を介して搬送室（１０４）との間を移動する。下部容器２０２ｂの底部には、リフトピン２０７が複数設けられている。更に、下部容器２０２ｂはアース電位になっている。
（基板載置台）
処理空間２０１内には、基板２００を支持する基板支持部２１０が設けられている。基板支持部（サセプタ）２１０は、主に、基板２００を載置する載置面２１１と、載置面２１１を表面に持つ基板載置台２１２、基板載置台２１２に内包された加熱部としてのヒータ２１３を有する。基板載置台２１２には、リフトピン２０７が貫通する貫通孔２１４が、リフトピン２０７と対応する位置にそれぞれ設けられている。
基板載置台２１２はシャフト２１７によって支持される。シャフト２１７は、処理容器２０２の底部を貫通しており、更には処理容器２０２の外部で昇降機構２１８に接続されている。昇降機構２１８を作動させてシャフト２１７及び支持台２１２を昇降させることにより、載置面２１１上に載置される基板２００を昇降させることが可能となっている。なお、シャフト２１７下端部の周囲はベローズ２１９により覆われており、処理空間２０１内は気密に保持されている。
基板載置台２１２は、基板２００の搬送時には、載置面２１１が基板搬入出口２０６の位置（基板搬送位置）となるよう基板支持台まで下降し、基板２００の処理時には図１０で示されるように、基板２００が処理空間２０１内の処理位置（基板処理位置）まで上昇する。
具体的には、基板載置台２１２を基板搬送位置まで下降させた時には、リフトピン２０７の上端部が載置面２１１の上面から突出して、リフトピン２０７が基板２００を下方から支持するようになっている。また、基板載置台２１２を基板処理位置まで上昇させたときには、リフトピン２０７は載置面２１１の上面から埋没して、載置面２１１が基板２００を下方から支持するようになっている。なお、リフトピン２０７は、基板２００と直接触れるため、例えば、石英やアルミナなどの材質で形成することが望ましい。
また、図１１に示すように、基板載置台２１２には、バイアス調整部２１９としての第１バイアス電極２１９ａと第２バイアス電極２１９ｂが設けられている。第１バイアス電極２１９ａは、第１インピーダンス調整部２２０ａと接続され、第２バイアス電極２１９ｂは、第２インピーダンス調整部２２０ｂと接続され、それぞれの電極の電位を調整可能に構成されている。また、図１２に示すように第１バイアス電極２１９ａと第２バイアス電極２１９ｂは、同心円状に形成され、基板２００の中心面側の電位と外周面側の電位を調整可能に構成される。
また、第１インピーダンス調整部２２０ａに第１インピーダンス調整電源２２１ａを設け、第２インピーダンス調整部２２０ｂに第２インピーダンス調整電源２２１ｂを設ける様に構成しても良い。第１インピーダンス調整電源２２１ａを設けることによって、第１バイアス電極２１９ａの電位の調整幅を広げることができ、基板２００の中央面側に引き込まれる活性種の量の調整幅を広げることができる。また、第２インピーダンス調整電源２２１ｂを設けることによって、第２バイアス電極２１９ｂの電位の調整幅を広げることができ、基板２００の外周面側に引き込まれる活性種の量の調整幅を広げることができる。例えば、活性種がプラスの電位の場合に、第１バイアス電極２１９ａの電位をマイナスとなる様に構成し、第２バイアス電極２１９ｂの電位を第１バイアス電極２１９ａの電位よりも高くなるように構成することによって、基板２００の外周面側に供給される活性種量よりも中央面側に供給される活性種量を多くすることができる。また、処理室２０１内に生成される活性種の電位が中性に近い場合であっても、第１インピーダンス調整電源２２１ａと第２インピーダンス調整電源２２１ｂのいずれか若しくは両方を用いることによって、基板２００に引き込む量を調整することができる。
また、ヒータ２１３として、第１ヒータ２１３ａと第２ヒータ２１３ｂを設けても良い。第１ヒータ２１３ａは、第１バイアス電極２１９ａと対向するように設けられ、第２ヒータ２１３ｂは第２バイアス電極２１９ｂと対向するように設けられる。第１ヒータ２１３ａは第１ヒータ電源２１３ｃと接続され、第２ヒータ２１３ｂは第２ヒータ電源２１３ｄと接続され、それぞれのヒータへの電力の供給量を調整可能に構成される。
（活性化部）
図１０に示すように、上部容器２０２ａの上方には、第１活性化部（側方活性部）としての第１コイル２５０ａが設けられている。第１コイル２５０ａには、第１マッチングボックス２５０ｄを介して第１高周波電源２５０ｃが接続されている。第１コイル２５０ａに高周波電力が供給されることによって、処理室２０１に供給されるガスを励起してプラズマを生成可能に構成される。特に、処理室２０１の上部であって、基板２００と対向する空間（第１プラズマ生成領域２５１）にプラズマが生成される。更に、基板載置台２１２と対向する空間にプラズマが生成されるように構成しても良い。
また、図１０に示すように、上部容器２０２ａの側方に、第２活性化部（上方活性化部）としての第２コイル２５０ｂを設けてもよい。コイル２５０ｂには、第２マッチングボックス２５０ｅを介して第２高周波電源２５０ｆが接続されている。第２コイル２５０ｂに高周波電力が供給されることによって、処理室２０１に供給されるガスを励起してプラズマを生成可能に構成される。特に、処理室２０１の側方であって、基板２００と対向する空間よりも外側の空間（第２プラズマ生成領域２５２）にプラズマが生成される。更に、基板載置台２１２と対向する空間よりも外側にプラズマが生成されるように構成しても良い。
ここでは、それぞれ独立して制御しやすいように、第１活性化部と第２活性化部それぞれに、別々のマッチングボックスと高周波電源を設けた例を示したがこれに限らず、第１コイル２５０ａと第２コイル２５０ｂで共通のマッチングボックスを用いるように構成しても良い。また、第１コイル２５０ａと第２コイル２５０ｂで共通の高周波電源を用いるように構成しても良い。
（磁界生成部）
図１０に示すように、上部容器２０２ａの上方には、第１磁界生成部としての第１電磁石（上部電磁石）２５０ｇが設けられている。第１電磁石２５０ｇには、第１電磁石２５０ｇに電力を供給する第１電磁石電源２５０ｉが接続されている。なお、第１電磁石２５０ｇはリング形状であり、図１０に示すようにＺ１またはＺ２方向の磁界を生成可能に構成されている。磁界の方向は、第１電磁石電源２５０ｉから供給される電流の向きで制御される。
また、基板２００よりも下方であって、処理容器２０２の側面に、第２磁界生成部としての第２電磁石（側方電磁石）２５０ｈが設けられている。第２電磁石２５０ｈには、第２電磁石２５０ｈに電力を供給する第２電磁石電源２５０ｊが接続されている。なお、第２電磁石２５０ｈは、リング形状であり、図１０に示すようなＺ１またはＺ２方向の磁界を生成可能に構成されている。磁界の方向は、第２電磁石電源２５０ｊから供給される電流の向きで制御される。
第１電磁石２５０ｇと第２電磁石２５０ｈのいずれかによって、Ｚ１方向への磁界を形成することによって、第１プラズマ生成領域２５１に形成されたプラズマを第３プラズマ生成領域２５３や第４プラズマ生成領域２５４へ移動（拡散）させることができる。なお、第３プラズマ生成領域２５３では、基板２００の中央面側と対向する位置に生成される活性種の活性度が、基板２００の外周面側に対向する位置に生成される活性種の活性度よりも高くなる。これは、中央面側に対向する位置に、ガス導入口２４１ａが設けられていることにより、フレッシュなガス分子が供給されるために生じる。また、第４プラズマ生成領域２５４では、基板２００の外周面側に対向する位置に生成される活性種の活性度が、中央面側に対向する位置に生成される活性種の活性度よりも高くなる。これは、基板支持部２１０の外周面側に排気経路が形成されることから、基板２００の外周面側にガス分子が集まるために発生する。プラズマの位置は、第１電磁石２５０ｇと第２電磁石２５０ｈに供給される電力によって制御することができ、電力を増大させることによって、より基板２００に接近させることができる。また、第１電磁石２５０ｇと第２電磁石２５０ｈの両方によって、Ｚ１方向への磁界を形成することにより、更にプラズマを基板２００に接近させることができる。また、Ｚ２方向への磁界を形成することによって、第１プラズマ生成領域２５１で形成されたプラズマが基板２００方向に拡散することを抑制させることができ、基板２００に供給される活性種のエネルギーを低下させることができる。また、第１電磁石２５０ｇで形成される磁界の向きと第２電磁石２５０ｈで形成される磁界の向きをそれぞれ異なるように構成しても良い。
また、処理室２０１内であって、第１電磁石２５０ｇと第２電磁石２５０ｈとの間に、遮磁部としての遮磁板２５０ｋを設けても良い。第１電磁石２５０ｇと第２電磁石２５０ｈとの間に少なくとも一部の電磁的な干渉を抑制する位置に配置すればよいが、好適には、処理容器２０２内に配置するように構成すると良い。さらに好適には、処理容器２０２内の上部容器２０２ａ側の内部に配置するように構成すると良い。また、遮磁板２５０ｋは、リング状の形態であって、第１プラズマ生成領域、第３プラズマ生成領域、第４プラズマ生成領域の少なくともいずれかよりも外側であって、基板２００の外周端よりも外側に配置するように構成することで、プラズマ生成領域を確保しつつ磁力の干渉を抑制することができる。また、遮磁板２５０ｋを設けることによって、第１電磁石２５０ｇで形成される磁界と第２電磁石２５０ｈで形成される磁界とを、分離でき、それぞれの磁界を調整することによって、基板２００の面内の処理均一性を調整することが容易となる。また、遮磁板２５０ｋの高さを遮磁板昇降機構（不図示）によって調整可能に構成しても良い。
（排気系）
搬送空間２０３（下部容器２０２ｂ）の内壁には、処理空間２０１の雰囲気を排気する第１排気部としての排気口２２１が設けられている。排気口２２１には排気管２２２が接続されており、排気管２２２には、処理空間２０１内を所定の圧力に制御するＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）等の圧力調整器２２３、真空ポンプ２２４が順に直列に接続されている。主に、排気口２２１、排気管２２２、圧力調整器２２３、により排気系（排気ライン）が構成される。なお、真空ポンプ２２４を排気系（排気ライン）構成の一部に加える様にしても良い。
（ガス導入口）
上部容器２０２ａの上部には、処理空間２０１内に各種ガスを供給するためのガス導入口２４１ａが設けられ、共通ガス供給管２４２が接続されている。
（ガス供給部）
図１３に示すように、共通ガス供給管２４２には、第１処理ガス供給管２４３ａ、パージガス供給管２４５ａ、クリーニングガス供給管２４８ａが接続されている。
（処理ガス供給部）
ガス整流部２３４に接続されたガス導入口２４１には、共通ガス供給管２４２が接続されている。図１３に示す様に、共通ガス供給管２４２には、第一ガス供給管２４３ａ、第二ガス供給管２４４ａ、第三ガス供給管２４５ａ、クリーニングガス供給管２４８ａが接続されている。
第一ガス供給管２４３ａを含む第一ガス供給部２４３からは第一元素含有ガス（第一処理ガス）が主に供給され、第二ガス供給管２４４ａを含む第二ガス供給部２４４からは主に第二元素含有ガス（第二処理ガス）が供給される。第三ガス供給管２４５ａを含む第三ガス供給部２４５からは、主にパージガスが供給され、クリーニングガス供給管２４８ａを含むクリーニングガス供給部２４８からはクリーニングガスが供給される。処理ガスを供給する処理ガス供給部は、第１処理ガス供給部と第２処理ガス供給部のいずれか若しくは両方で構成され、処理ガスは、第１処理ガスと第２処理ガスのいずれか若しくは両方で構成される。
（第一ガス供給部）
第一ガス供給管２４３ａには、上流方向から順に、第一ガス供給源２４３ｂ、流量制御器（流量制御部）であるマスフローコントローラＭＦＣ２４３ｃ、及び開閉弁であるバルブ２４３ｄが設けられている。
第一ガス供給源２４３ｂから、第一元素を含有するガス（第一処理ガス）が供給され、ＭＦＣ２４３ｃ、バルブ２４３ｄ、第一ガス供給管２４３ａ、共通ガス供給管２４２を介してガス整流部２３４に供給される。
第一処理ガスは、原料ガス、すなわち、処理ガスの一つである。
ここで、第一元素は、例えばシリコン（Ｓｉ）である。すなわち、第一処理ガスは、例えばシリコン含有ガスである。シリコン含有ガスとしては、例えばジクロロシラン（Ｄｉｃｈｌｏｒｏｓｉｌａｎｅ（ＳｉＨ２Ｃｌ２）：ＤＣＳ）ガスを用いることができる。なお、第一処理ガスの原料は、常温常圧で固体、液体、及び気体のいずれであっても良い。第一処理ガスの原料が常温常圧で液体の場合は、第一ガス供給源２４３ｂとＭＦＣ２４３ｃとの間に、図示しない気化器を設ければよい。ここでは原料は気体として説明する。
第一ガス供給管２４３ａのバルブ２４３ｄよりも下流側には、第一不活性ガス供給管２４６ａの下流端が接続されている。第一不活性ガス供給管２４６ａには、上流方向から順に、不活性ガス供給源２４６ｂ、ＭＦＣ２４６ｃ、及び開閉弁であるバルブ２４６ｄが設けられている。
ここで、不活性ガスは、例えば、窒素（Ｎ２）ガスである。なお、不活性ガスとして、Ｎ２ガスのほか、例えばヘリウム（Ｈｅ）ガス、ネオン（Ｎｅ）ガス、アルゴン（Ａｒ）ガス等の希ガスを用いることができる。
主に、第一ガス供給管２４３ａ、ＭＦＣ２４３ｃ、バルブ２４３ｄにより、第一元素含有ガス供給部２４３（シリコン含有ガス供給部ともいう）が構成される。
また、主に、第一不活性ガス供給管２４６ａ、ＭＦＣ２４６ｃ及びバルブ２４６ｄにより第一不活性ガス供給部が構成される。なお、不活性ガス供給源２４６ｂ、第一ガス供給管２４３ａを、第一不活性ガス供給部に含めて考えてもよい。
更には、第一ガス供給源２４３ｂ、第一不活性ガス供給部を、第一元素含有ガス供給部に含めて考えてもよい。
（第二ガス供給部）
第二ガス供給管２４４ａの上流には、上流方向から順に、第二ガス供給源２４４ｂ、ＭＦＣ２４４ｃ、及び開閉弁であるバルブ２４４ｄが設けられている。
第二ガス供給源２４４ｂから、第二元素を含有するガス（以下、「第２の処理ガス」）が供給され、ＭＦＣ２４４ｃ、バルブ２４４ｄ、第二ガス供給管２４４ａ、共通ガス供給管２４２を介して、ガス整流部２３４に供給される。
第２の処理ガスは、処理ガスの一つである。なお、第２の処理ガスは、反応ガスまたは改質ガスとしてもよい。
ここで、第２の処理ガスは、第一元素と異なる第二元素を含有する。第二元素としては、例えば水素含有ガスである。具体的には、水素含有ガスとしては、水素（Ｈ）ガスが用いられる。
主に、第二ガス供給管２４４ａ、ＭＦＣ２４４ｃ、バルブ２４４ｄにより、第２の処理ガス供給部２４４が構成される。
これに加えて、活性化部としてのリモートプラズマユニット（ＲＰＵ）２４４ｅを設けて、第二処理ガスを活性化可能に構成しても良い。
また、第二ガス供給管２４４ａのバルブ２４４ｄよりも下流側には、第二不活性ガス供給管２４７ａの下流端が接続されている。第二不活性ガス供給管２４７ａには、上流方向から順に、不活性ガス供給源２４７ｂ、ＭＦＣ２４７ｃ、及び開閉弁であるバルブ２４７ｄが設けられている。
第二不活性ガス供給管２４７ａからは、不活性ガスが、ＭＦＣ２４７ｃ、バルブ２４７ｄ、第二ガス供給管２４７ａを介して、ガス整流部２３４に供給される。不活性ガスは、薄膜形成工程（後述するＳ４００１〜Ｓ４００５）ではキャリアガス或いは希釈ガスとして作用する。
主に、第二不活性ガス供給管２４７ａ、ＭＦＣ２４７ｃ及びバルブ２４７ｄにより第二不活性ガス供給部が構成される。なお、不活性ガス供給源２４７ｂ、第二ガス供給管２４４ａを第二不活性ガス供給部に含めてもよい。
更には、第二ガス供給源２４４ｂ、第二不活性ガス供給部を、第二元素含有ガス供給部２４４に含めてもよい。
（第三ガス供給部）
第三ガス供給管２４５ａには、上流方向から順に、第三ガス供給源２４５ｂ、流量制御器（流量制御部）であるＭＦＣ２４５ｃ、及び開閉弁であるバルブ２４５ｄが設けられている。
第三ガス供給源２４５ｂから、パージガスとしての不活性ガスが供給され、ＭＦＣ２４５ｃ、バルブ２４５ｄ、第三ガス供給管２４５ａ、共通ガス供給管２４２を介してガス整流部２３４に供給される。
ここで、不活性ガスは、例えば、窒素（Ｎ２）ガスである。なお、不活性ガスとして、Ｎ２ガスのほか、例えばヘリウム（Ｈｅ）ガス、ネオン（Ｎｅ）ガス、アルゴン（Ａｒ）ガス等の希ガスを用いることができる。
主に、第三ガス供給管２４５ａ、ＭＦＣ２４５ｃ、バルブ２４５ｄにより、第三ガス供給部２４５（パージガス供給部ともいう）が構成される。
（クリーニングガス供給部）
クリーニングガス供給管２４３ａには、上流方向から順に、クリーニングガス源２４８ｂ、ＭＦＣ２４８ｃ、バルブ２４８ｄ、ＲＰＵ２５０が設けられている。
クリーニングガス源２４８ｂから、クリーニングガスが供給され、ＭＦＣ２４８ｃ、バルブ２４８ｄ、ＲＰＵ２５０、クリーニングガス供給管２４８ａ、共通ガス供給管２４２を介してガス整流部２３４に供給される。
クリーニングガス供給管２４８ａのバルブ２４８ｄよりも下流側には、第四の不活性ガス供給管２４９ａの下流端が接続されている。第四の不活性ガス供給管２４９ａには、上流方向から順に、第四の不活性ガス供給源２４９ｂ、ＭＦＣ２４９ｃ、バルブ２４９ｄが設けられている。
また、主に、クリーニングガス供給管２４８ａ、ＭＦＣ２４８ｃ及びバルブ２４８ｄによりクリーニングガス供給部が構成される。なお、クリーニングガス源２４８ｂ、第四不活性ガス供給管２４９ａ、ＲＰＵ２５０を、クリーニングガス供給部に含めてもよい。
なお、第四の不活性ガス供給源２４９ｂから供給される不活性ガスを、クリーニングガスのキャリアガス或いは希釈ガスとして作用するように供給しても良い。
クリーニングガス供給源２４８ｂから供給されるクリーニングガスは、クリーニング工程ではガス整流部２３４や処理室２０１に付着した副生成物等を除去するクリーニングガスとして作用する。
ここで、クリーニングガスは、例えば三フッ化窒素（ＮＦ３）ガスである。なお、クリーニングガスとして、例えば、フッ化水素（ＨＦ）ガス、三フッ化塩素ガス（ＣｌＦ３）ガス、フッ素（Ｆ２）ガス等を用いても良く、またこれらを組合せて用いても良い。
また好ましくは、上述の各ガス供給部に設けられた、流量制御部としては、ニードルバルブやオリフィスなどの、ガスフローの応答性が高い流量制御部が良い。例えば、ガスのパルス幅がミリ秒オーダーになった場合は、ＭＦＣでは応答できないことが有るが、ニードルバルブやオリフィスの場合は、高速なＯＮ／ＯＦＦバルブと組み合わせることで、ミリ秒以下のガスパルスに対応することが可能となる。
（制御部）
図１４に示すように基板処理装置１００は、基板処理装置１００の各部の動作を制御するコントローラ１２１を有している。
制御部（制御手段）であるコントローラ１２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄを備えたコンピュータとして構成されている。ＲＡＭ１２１ｂ、記憶装置１２１ｃ、Ｉ／Ｏポート１２１ｄは、内部バス１２１ｅを介して、ＣＰＵ１２１ａとデータ交換可能なように構成されている。コントローラ１２１には、例えばタッチパネル等として構成された入出力装置１２２や、外部記憶装置２８３、受信部２８５などが接続可能に構成されている。受信部２８５には、ネットワーク２８４などが接続可能に構成される。
記憶装置１２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置１２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件などが記載されたプログラムレシピ等が読み出し可能に格納されている。なお、プロセスレシピは、後述する基板処理工程における各手順をコントローラ１２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプログラムレシピや制御プログラム等を総称して、単にプログラムともいう。なお、本明細書においてプログラムという言葉を用いた場合は、プログラムレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。また、ＲＡＭ１２１ｂは、ＣＰＵ１２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート１２１ｄには、ゲートバルブ２０５、昇降機構２１８、圧力調整器２２３、真空ポンプ２２４、ＲＰＵ２５０、ＭＦＣ２４３ｃ，２４４ｃ，２４５ｃ，２４６ｃ，２４７ｃ，２４８ｃ，２４９ｃ、バルブ２４３ｄ，２４４ｄ，２４５ｄ，２４６ｄ，２４７ｄ，２４８ｄ，２４９ｄ、第１マッチングボックス２５０ｄ、第２マッチングボックス２５０ｅ、第１高周波電源２５０ｃ、第２高周波電源２５０ｆ、第１インピーダンス調整部２２０ａ、第２インピーダンス調整部２２０ｂ、第１インピーダンス調整電源２２１ａ，第２インピーダンス調整電源２２１ｂ、第１電磁石電源２５０ｉ、第２電磁石電源２５０ｊ、第１ヒータ電源２１３ｃ、第２ヒータ電源２１３ｄ、等が接続されている。
ＣＰＵ１２１ａは、記憶装置１２１ｃからの制御プログラムを読み出して実行すると共に、入出力装置１２２からの操作コマンドの入力等に応じて記憶装置１２１ｃからプロセスレシピを読み出すように構成されている。そして、ＣＰＵ１２１ａは、読み出されたプロセスレシピの内容に沿うように、ゲートバルブ２０５の開閉動作、昇降機構２１８の昇降動作、圧力調整器２２３の圧力調整動作、真空ポンプ２２４のＯＮ／ＯＦＦ制御、ＲＰＵ２５０のガス励起動作、ＭＦＣ２４３ｃ，２４４ｃ，２４５ｃ，２４６ｃ，２４７ｃ，２４８ｃ，２４９ｃの流量調整動作、バルブ２４３ｄ，２４４ｄ，２４５ｄ，２４６ｄ，２４７ｄ，２４８ｄ，２４９ｄのガスのオンオフ制御、第１マッチングボックス２５０ｄ，第２マッチングボックス２５０ｅの整合制御、第１高周波電源２５０ｃ，第２高周波電源２５０ｆのＯＮ／ＯＦＦ制御、第１インピーダンス調整部２２０ａ，第２インピーダンス調整部２２０ｂのインピーダンス調整、第１インピーダンス調整電源２２１ａ，第２インピーダンス調整電源２２１ｂのＯＮ／ＯＦＦ制御、第１電磁石電源２５０ｉ，第２電磁石電源２５０ｊの電力制御、第１ヒータ電源２１３ｃ，第２ヒータ電源２１３ｄの電力制御、等を制御するように構成されている。
なお、コントローラ１２１は、専用のコンピュータとして構成されている場合に限らず、汎用のコンピュータとして構成されていても良い。例えば、上述のプログラムを格納した外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯなどの光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）２８３を用意し、係る外部記憶装置２８３を用いて汎用のコンピュータにプログラムをインストールすること等により、本実施形態に係るコントローラ１２１を構成することができる。なお、コンピュータにプログラムを供給するための手段は、外部記憶装置２８３を介して供給する場合に限らない。例えば、インターネットや専用回線等の通信手段を用い、外部記憶装置２８３を介さずにプログラムを供給するようにしても良い。なお、記憶装置１２１ｃや外部記憶装置２８３は、コンピュータ読み取り可能な記録媒体として構成される。以下、これらを総称して、単に記録媒体ともいう。なお、本明細書において、記録媒体という言葉を用いた場合は、記憶装置１２１ｃ単体のみを含む場合、外部記憶装置２８３単体のみを含む場合、または、その両方を含む場合が有る。
続いて、基板処理装置１００を用いた膜の形成方法について説明する。
膜厚測定工程Ｓ１０４の後、測定された基板２００は基板処理装置１００に搬入される。なお、以下の説明において、基板処理装置を構成する各部の動作はコントローラ１２１により制御される。
（基板搬入工程）
膜厚測定工程Ｓ１０４で第一のｐｏｌｙ−Ｓｉ層２００５が測定されたら、基板２００を基板処理装置１００に搬入させる。具体的には、基板支持部２１０を昇降機構２１８によって下降させ、リフトピン２０７が貫通孔２１４から基板支持部２１０の上面側に突出させた状態にする。また、処理室２０１内を所定の圧力に調圧した後、ゲートバルブ２０５を開放し、ゲートバルブ２０５からリフトピン２０７上に基板２００を載置させる。基板２００をリフトピン２０７上に載置させた後、昇降機構２１８によって基板支持部２１０を所定の位置まで上昇させることによって、基板２００が、リフトピン２０７から基板支持部２１０へ載置されるようになる。ここで所定の圧力とは、例えば、処理室２０１内の圧力≧真空搬送室１０４内の圧力とする。
（減圧・温度調整工程）
続いて、処理室２０１内が所定の圧力（真空度）となるように、排気管２２２を介して処理室２０１内を排気する。この際、圧力センサが測定した圧力値に基づき、圧力調整器２２３としてのＡＰＣバルブの弁の開度をフィードバック制御する。また、温度センサ（不図示）が検出した温度値に基づき、処理室２０１内が所定の温度となるようにヒータ２１３への通電量をフィードバック制御する。具体的には、基板支持部２１０をヒータ２１３により予め加熱しておき、基板２００又は基板支持部２１０の温度変化が無くなってから所定時間置く。この間、処理室２０１内に残留している水分あるいは部材からの脱ガス等が有る場合は、真空排気やＮ２ガスの供給によるパージによって除去しても良い。これで成膜プロセス前の準備が完了することになる。なお、処理室２０１内を所定の圧力に排気する際に、一度、到達可能な真空度まで真空排気しても良い。
また、ここで、受信したデータに基づいて、第１ヒータ２１３ａと第２ヒータ２１３ｂの温度をチューニング可能に構成しても良い。基板２００の中央面側の温度と外周面側の温度を異ならせるようにチューニングすることによって、基板２００の中央面側と外周面側の処理を異ならせるようにすることができる。
（磁界調整工程Ｓ４００２）
続いて、第１電磁石電源２５０ｉと第２電磁石電源２５０ｊから第１電磁石２５０ｇと第２電磁石２５０ｈのそれぞれに、所定の電力を供給し、処理室２０１内に所定の磁界を形成する。例えばＺ１方向の磁界が形成される。このとき、受信した測定データに応じて、基板２００の中央面上部や外周面上部に形成される磁力（磁界）や磁束密度をチューニングする。磁界や磁束密度のチューニングは、第１電磁石２５０ｇから発生する磁力の大きさと、第２電磁石２５０ｈから発生する磁力の大きさによってチューニングすることができる。
ここで、処理室２０１内に遮磁板２５０ｋが設けられている場合には、遮磁板２５０ｋの高さをチューニングしても良い。遮磁板２５０ｋの高さを調整することによって、磁力（磁界）や磁束密度をチューニングすることができる。
なお、ここで、第１バイアス電極２１９ａと第２バイアス電極２１９ｂそれぞれの電位を調整する様に構成しても良い。例えば、第１バイアス電極２１９ａの電位が第２バイアス電極２１９ｂの電位よりも低くなるように、第１インピーダンス調整部２２０ａと第２インピーダンス調整部２２０ｂが調整される。第１バイアス電極２１９ａの電位を第２バイアス電極２１９ｂの電位よりも低くすることによって、基板２００の中央面側に引き込まれる活性種量を、基板２００の外周面側に引き込まれる活性種量よりも多くすることができ、基板２００の中央面側の処理量を外周面側の処理量よりも多くすることができる。
（処理ガス供給工程Ｓ４００３）
続いて、第一処理ガス供給部から処理室２０１内に第一処理ガスとしてのシリコン元素含有ガスを供給する。また、排気系による処理室２０１内の排気を継続して処理室２０１内の圧力を所定の圧力（第１圧力）となるように制御する。具体的には、第一処理ガス供給管２４３ａのバルブ２４３ｄを開き、第一処理ガス供給管２４３ａにシリコン元素含有ガス流す。シリコン元素含有ガスは、第一処理ガス供給管２４３ａから流れ、ＭＦＣ２４３ｃにより流量調整される。流量調整されたシリコン元素含有ガスは、ガス導入口２４１ａから、処理室２０１内に供給され、排気管２２２から排気される。なお、このとき、第一キャリアガス供給管２４６ａのバルブ２４６ｄを開き、第一キャリアガス供給管２４６ａにＡｒガスを流しても良い。Ａｒガスは、第一キャリアガス供給管２４６ａから流れ、ＭＦＣ２４６ｃにより流量調整される。流量調整されたＡｒガスは、第一処理ガス供給管２４３ａ内でシリコン元素含有ガス混合されて、ガス導入口２４１ａから、処理室２０１内に供給され、排気管２２２から排気される。
（活性化工程Ｓ４００４）
続いて、第１高周波電源２５０ｃから第１マッチングボックス２５０ｄを介して、第１コイル２５０ａに高周波電力が供給され、処理室２０１内に存在するシリコン元素含有ガスが活性化される。このとき、特に、第１プラズマ生成領域２５１にシリコン元素含有プラズマが生成され、活性化されたシリコン元素含有ガスが、基板２００に供給される。好ましくは、基板２００の中央面側と外周面側に異なる濃度の活性種が供給されるように構成する。例えば、第２電磁石２５０ｈで形成される磁界の大きさを第１電磁石２５０ｇで形成される磁界の大きさよりも大きくすることによって、第４プラズマ生成領域２５４のプラズマ密度を第３プラズマ生成領域２５３のプラズマ密度よりも高くすることができる。この場合、基板２００には、基板２００の中央面側上部と比較して、基板２００の外周面側上部に活性なプラズマを生成することができる。
この様なシリコン含有プラズマを生成した状態で、所定時間保持して基板に所定の処理を施す。
また、第１バイアス電極２１９ａと第２バイアス電極２１９ｂとの電位差によって、中央面側と外周面側の活性種の濃度が異なるように構成しても良い。
また、このとき、第２高周波電源２５０ｆから第２マッチングボックス２５０ｅを介して第２コイル２５０ｂに高周波電力を供給して、第２プラズマ生成領域２５２にシリコン含有プラズマを生成しても良い。
（パージ工程Ｓ４００５）
シリコン元素含有プラズマを生成した状態で所定時間経過した後、高周波電力をＯＦＦにして、プラズマを消失させる。このとき、処理ガスとしてのシリコン元素含有ガスの供給は、停止しても良いし、所定時間、供給を継続させても良い。シリコン元素含有ガスの供給停止後、処理室２０１内に残留するガスを排気部から排気する。このとき、不活性ガス供給部から、処理室２０１内に不活性ガスを供給して、残留ガスを押し出すように構成しても良い。このように構成することで、パージ工程の時間を短縮することができ、スループットを向上させることができる。
（基板搬出工程Ｓ３００６）
パージ工程Ｓ４００５が行われた後、基板搬出工程Ｓ３００６が行われ、基板２００が処理室２０１から搬出される。具体的には、処理室２０１内を不活性ガスでパージし、搬送可能な圧力に調圧される。調圧後、基板支持部２１０が昇降機構２１８により降下され、リフトピン２０７が、貫通孔２１４から突き出し、基板２００がリフトピン２０７上に載置される。基板２００が、リフトピン２０７上に載置された後、ゲートバルブ２０５が開き、基板２００が処理室２０１から搬出される。
続いて、本装置を用いて第二のシリコン含有層の膜厚を制御する方法を説明する。
前述のように、ＣＭＰ工程Ｓ１０３終了後、第一のｐｏｌｙ−Ｓｉ膜２００５は、基板２００の中央面と外周面とで膜厚が異なってしまう。膜厚測定工程Ｓ１０４ではその膜厚分布を測定する。測定結果は上位装置（不図示）を通して、ＲＡＭ１２１ｂに格納される。格納されたデータは記憶装置１２１ｃ内のレシピと比較され、CPU１２１ａによって所定の処理データが演算される。この処理データに基づいた装置制御が成される。
次に、ＲＡＭ１２１ｂに格納されたデータが分布Ａである場合を説明する。分布Ａの場合とは、図７に記載のように、ｐｏｌｙ−Ｓｉ層２００５ａがｐｏｌｙ−Ｓｉ層２００５ｂよりも厚い場合を言う。
分布Ａの場合、本工程では、図２０に記載のようなターゲット膜厚分布Ａ’に補正されるように、基板２００の外周面の第二のｐｏｌｙ−Ｓｉ層の膜厚を厚くし、基板２００の中央面の第二のｐｏｌｙ−Ｓｉ層の膜厚を薄くするよう制御する。例えば、第２電磁石２５０ｈから発生する磁力の大きさを第１電磁石２５０ｇから発生する磁力大きさよりも大きくすることによって、第４プラズマ生成領域２５４のプラズマ密度を第３プラズマ生成領域２５３のプラズマ密度よりも高くすることができ、基板２００の中央面側上部と比較して、基板２００の外周面側上部に活性なプラズマを生成することができる。この様なプラズマを生成した状態で処理することにより、基板２００の外周面側の膜厚を厚くすることができる。
このとき、ｐｏｌｙ−Ｓｉ層２００５ｂにｐｏｌｙ−Ｓｉ層２００６ｂを重ねた厚さを、ｐｏｌｙ−Ｓｉ層２００５ａにｐｏｌｙ−Ｓｉ層２００６ａを重ねた厚さが実質的に等しくなるよう、ｐｏｌｙ−Ｓｉ層２００６の厚みを制御する。好ましくは、前記基板表面から前記第二のシリコン含有層の上端までの距離が所定範囲内となるよう制御する。またより良くは、前記基板の面内における前記第二のシリコン含有層の高さ（第二のシリコン含有層の上端）の分布が所定の範囲内となるよう第二のシリコン含有層の膜厚分布を制御する。
また、別の方法として、第１バイアス電極２１９ａの電位と第２バイアス電極２１９ｂの電位をそれぞれ制御しても良い。例えば、第２バイアス電極２１９ｂの電位を第１バイアス電極２１９ａの電位よりも低くすることによって、基板２００の外周面側に引き込まれる活性種量を増やし、基板２００の外周面側の膜厚を大きくすることができる。
また、第１コイル２５０ａに供給する電力と第２コイル２５０ｂに供給する電力とをそれぞれ制御しても良い。例えば、第２コイル２５０ｂに供給される電力を第１コイル２５０ａに供給される電力よりも大きくすることによって、基板２００の外周面側に供給される活性種量を増やし、基板２００の外周面側の膜厚を大きくすることができる。
また、これら複数の制御を並行して行わせることで、より緻密な制御が可能となる。
分布Ｂの場合、本工程では、図２１に記載のようなターゲット膜厚分布Ｂ’に補正されるように、基板２００の中央面の第二のｐｏｌｙ−Ｓｉ層の膜厚を大きくし、基板２００の外周面の第二のｐｏｌｙ−Ｓｉ層の膜厚を小さくするよう制御する。例えば、第１電磁石２５０ｇで形成される磁界と、第２電磁石２５０ｈで形成される磁界とを制御して、第３プラズマ生成領域２５３側にプラズマを生成することによって、制御することができる。
このとき、ｐｏｌｙ−Ｓｉ層２００５ｂにｐｏｌｙ−Ｓｉ層２００６ｂを重ねた厚さを、ｐｏｌｙ−Ｓｉ層２００５ａにｐｏｌｙ−Ｓｉ層２００６ａを重ねた厚さが等しくなるよう、ｐｏｌｙ−Ｓｉ層２００６の厚みを制御する。
また、別の方法として、第１バイアス電極２１９ａの電位と第２バイアス電極２１９ｂの電位とをそれぞれ制御しても良い。例えば、第１バイアス電極２１９ａの電位を第２バイアス電極２１９ｂの電位よりも低くすることによって、基板２００の中央面側に引き込まれる活性種量を増やし、基板２００の中央面側の膜厚を大きくすることができる。
また、第１コイル２５０ａに供給する電力と第２コイル２５０ｂに供給する電力とをそれぞれ制御しても良い。例えば、第１コイル２５０ａに供給される電力を第２コイル２５０ｂに供給される電力よりも大きくすることによって、基板２００の中央面側に供給される活性種量を増やし、基板２００の中央面側の膜厚を大きくすることができる。
これら複数の制御を並行して行わせることで、より緻密な制御が可能となる。
（膜厚測定工程Ｓ１０６）
続いて、膜厚測定工程１０６について説明する。膜厚測定工程Ｓ１０６では、第一のｐｏｌｙ−Ｓｉ層と第二のｐｏｌｙ−Ｓｉ層を重ね合わせた層の高さを測定し、重ね合わせた層の高さが揃っているか否かを確認する。つまり、ｐｏｌｙ−Ｓｉ層の膜厚が補正されているか否かを確認する。ここで「高さが揃う」とは、完全に高さが一致しているものに限らず、高さに差があっても良い。例えば、高さの差は、後の露光工程やエッチング工程で影響の無い範囲であれば良い。
基板２００の面内おける高さの分布が所定範囲内であれば窒化膜形成工程Ｓ１０７に移行する。なお、膜厚分布が所定の分布になることが予めわかっている場合には、膜厚測定工程Ｓ１０６は省略しても良い。
（窒化膜形成工程Ｓ１０７）
続いて、窒化膜形成工程１０７を説明する。
第二シリコン含有層形成工程Ｓ１０５の後または膜厚測定Ｓ１０６の後、基板２００を窒化膜形成装置１００ｄに搬入する。窒化膜形成装置１００ｄ、一般的な枚葉装置であるため説明を省略する。
本工程では、図１７のように、第二のｐｏｌｙ−Ｓｉ層２００６上にシリコン窒化膜２００７を形成する。このシリコン窒化膜は、後述するエッチング工程におけるハードマスクの役割を有する。なお、図１７では分布Ａを例にしているが、それに限るものではなく、分布Ｂにおいても同様であることは言うまでもない。
窒化膜形成装置では、処理室内にシリコン含有ガスと窒素含有ガスを供給し、基板２００上にシリコン窒化膜２００７を形成する。シリコン含有ガスは例えばジシラン（ＳｉＨ４）であり、窒素含有ガスは例えばアンモニア（ＮＨ３）ガスである。
シリコン窒化膜２００７は、第二のｐｏｌｙ−Ｓｉ層形成工程で高さが揃えられたｐｏｌｙ−Ｓｉ膜上に形成されるので、シリコン窒化膜の高さも基板面内で所定の範囲の高さ分布となる。即ち、基板２００の面内において、凹状表面２００２ａから窒化膜２００７表面までの距離は、基板２００の面内所定の範囲内となる。
（膜厚測定工程Ｓ１０８）
続いて、膜厚測定工程１０８について説明する。膜厚測定工程S１０８では、第一のｐｏｌｙ−Ｓｉ層と第二のｐｏｌｙ−Ｓｉ層、シリコン窒化膜を重ね合わせた層の高さを測定する。高さが所定範囲内であればパターニング工程Ｓ１０９に移行する。ここで「高さが所定範囲内」とは、完全に高さが一致しているものに限らず、高さに差があっても良い。例えば、高さの差は、後の工程であるエッチング工程や、金属膜形成工程で影響の無い範囲であれば良い。なお、第一のｐｏｌｙ−Ｓｉ層と第二ｐｏｌｙ−Ｓｉ層、シリコン窒化膜を重ね合わせた層の高さが予め所定値になっていることが分かっている場合には、膜厚測定工程Ｓ１０８を省略しても良い。
（パターニング工程Ｓ１０６）
続いて、図１８、図１９を用いてパターニング工程Ｓ１０６を説明する。図１８は露光工程の基板２００を説明した説明図である。図１９は、エッチング工程後の基板２００を説明した説明図である。
以下に具体的な内容を説明する。
シリコン窒化膜形成後、シリコン窒化膜上にレジスト膜２００８を塗布する。その後ランプ５０１から光を発して露光工程を行う。露光工程ではマスク５０２を介してレジスト２００８上に光５０３を照射し、レジスト２００８の一部を変質させる。ここでは、変質したレジスト膜をレジスト２００８ａと呼び、変質していないレジスト膜をレジスト２００８ｂと呼ぶ。
前述のように、凹状表面２００２ａから窒化膜２００７の表面までの高さは、基板面内で所定の範囲内である。従って、凹状表面２００２ａからレジスト２００８の表面までの高さを揃えることができる。露光工程においては光がレジストまで到達する距離、即ち光５０３の移動が基板２００の面内において等しくなる。従って焦点深度の面内分布を等しくすることができる。
焦点深度を等しくすることができるため、図１８のようにレジスト膜２００８ａの幅を、基板面内において一定にすることができる。従って、パターン幅のばらつきをなくすことができる。
続いて、図１９を用いてエッチング処理後の基板２００の状態を説明する。前述のようにレジスト膜２００８ａの幅が一定であるので、基板２００面内におけるエッチング条件を一定にすることが可能となる。従って、基板２００の中央面や外周面において、エッチングガスを均一に供給でき、エッチング後のｐｏｌｙ−Ｓｉ層（以下ピラーと呼ぶ）の幅βを一定にすることができる。幅βが基板２００面内で一定となるので、ゲート電極の特性を基板面内で一定とすることができ、歩留まりを向上させることができる。
次に、図２２、図２３を用いて比較例を説明する。比較例は、第二のシリコン含有層形成工程Ｓ１０５を実施しない場合である。したがって基板２００の中央面とその外周面とで高さが異なる。
まず、図２２を用いて第一の比較例を説明する。
図２２は図１８と比較した図である。図２２の場合、ｐｏｌｙ−Ｓｉ層の高さが基板２００の中央面と外周面とで異なるため、光５０３の距離が基板２００中央面と基板２００外周面とで異なってしまう。従って、焦点距離が中央面と外周面とで異なり、その結果レジスト膜２００８ａの幅が基板面内で異なってしまう。このようなレジスト膜２００８で処理を進めると、エッチング工程後のピラーの幅が異なってしまうので、特性にばらつきが起きる。
これに対して、本実施形態は第二のシリコン含有層形成工程Ｓ１０５を行うので、基板２００面内においてピラーの幅を一定とすることができる。従って、比較例に比べ、均一な特性の半導体装置を形成でき、歩留まりの向上に著しく貢献することができる。
次に、図２３を用いて第二の比較例を説明する。
図２３は図１９と比較した図である。図２３は、仮に基板２００中央面と基板２００外周面とでレジスト膜２００８ａの幅にばらつきがなかった場合の説明図である。即ち、レジスト膜２００８ａ間の空隙（レジスト２００８ａを除去した箇所）の幅にばらつきがない場合を言う。
レジスト２００８ｂを除去した後、エッチング工程を行う。エッチング工程では、ｐｏｌｙ−Ｓｉ膜を除去するが、基板２００中央面と基板２００外周面とではｐｏｌｙ−Ｓｉ膜の高さが異なる。従って、例えば中央面の高さのエッチング量に応じてエッチング時間を設定した場合、中央面では所望の量をエッチングできるが、外周面ではエッチング対象物が残存してしまう。一方、外周面の高さのエッチング量に応じて中央面をエッチングした場合、外周面では所望の量をエッチングができるが、中央面ではピラーの側壁や絶縁膜２００４、素子分離膜２００３をエッチングしてしまう。
ピラーの側壁がエッチングされると、ピラーのｐｏｌｙ−Ｓｉ膜間の距離γが基板２００中央面と外周面で異なってしまう。つまり、ピラーのｐｏｌｙ−Ｓｉの幅βが、基板２００中央面と外周面で異なってしまう。
電極の特性は幅βの影響を受けやすいので、幅βにばらつきがあると、形成される電極の特性にもばらつきが起きる。従って、幅βのばらつきは歩留まりの低下につながってしまう。
これに対し、本実施形態では、ｐｏｌｙ−Ｓｉ膜の高さを揃えることで、基板２００の中央面と外周面においても、ピラーの幅を揃えることが可能となる。従って、歩留まりを向上させることができる。
（他の実施形態）
上述の図１６に基板２００の中央面側への成膜量と外周面側への成膜量とに、差をつける処理シーケンス例にこれに限るものでは無く、以下の処理シーケンス例が有る。
例えば、図２４に示す処理シーケンス例が有る。図２４は、第１電磁石２５０ｇで磁界を生成した後で、第２電磁石２５０ｈで磁界を生成して処理する例である。この様に処理することによって、基板２００の外周面側への成膜量を中央面側への成膜量よりも多くすることができる。逆に、第２電磁石２５０ｈで磁界を生成した後に第１電磁石２５０ｇで磁界を生成するように構成した場合には、基板の中央面側への成膜量を外周面側への成膜量よりも多くすることができる。
また、図２５に示す処理シーケンス例が有る。図２５は、図１６の処理シーケンスで、第２コイル２５０ｂへの電力を第１コイル２５０ａへの電力よりも大きくして処理する例である。この様に処理することによって、基板の外周面側への成膜量を中央面側への成膜量よりも多くすることができる。逆に、第１電磁石２５０ｇへの電力を第２電磁石２５０ｈへの電力よりも大きくして、第１コイル２５０ａへの電力を第２コイル２５０ｂへの電力よりも大きくすることによって、基板２００の中央面側への成膜量を外周面側への成膜量よりも多くすることができる。
また、図２６に示す処理シーケンス例が有る。図２６は、図１６の処理シーケンスで、第１バイアス電極２１９ａの電位を第２バイアス電極２１９ｂの電位よりも大きくして処理する例である。この様に処理することによって、基板の外周面側への成膜量を中央面側への成膜量よりも多くすることができる。逆に、第１電磁石２５０ｇへの電力を第２電磁石２５０ｈへの電力よりも大きくして、第２バイアス電極２１９ｂの電位を第１バイアス電極２１９ａの電位よりも大きくすることによって、基板２００の中央面側への成膜量を外周面側への成膜量よりも多くすることができる。
また、上述では、第１コイル２５０ａと第１電磁石２５０ｇと第２電磁石２５０ｈを用いて処理室２０１内にプラズマを生成する例を示したが、これに限るものでは無い。例えば、第２コイル２５０ｂと第１電磁石２５０ｇと第２電磁石２５０ｈを用いて処理室２０１内にプラズマを生成する様に構成しても良い。第２コイル２５０ｂだけを用いた場合のプラズマは、主に第２プラズマ生成領域２５２に生成されるが、第１電磁石２５０ｇと第２電磁石２５０ｈのいずれか若しくは両方を用いることで、第２プラズマ生成領域に生成された活性種を、基板２００の中央面側に拡散させることによって、処理分布を調整することができる。
また、上述では、基板２００の中央面、外周面に分けて説明したが、それに限るものではなく、径方向に対してより細分化した領域でシリコン含有膜の膜厚を制御しても良い。例えば、基板２００中央面、外周面、中央面と外周面の間の面等、３つの領域に分けても良い。
また、上述では、第１電磁石２５０ｇの径と第２電磁石２５０ｈの径とを同じ径で構成したがこれにかぎるものでは無い。例えば、第２電磁石２５０ｈの径を第１電磁石２５０ｇの径よりも大きく構成しても良いし、第１電磁石２５０ｇの径を第２電磁石２５０ｈの径よりも大きく構成しても良い。
また、ここではハードマスクとして、シリコン窒化膜を例に説明したが、それに限るものではなく、例えばシリコン酸化膜でも良い。
また、シリコン酸化膜やシリコン窒化膜に限らず、他の元素を含有する、酸化膜，窒化膜，炭化膜，酸窒化膜，金属膜，それぞれを複合した膜でパターンが形成されている場合であっても良い。
また、上述では、第一のシリコン含有層形成装置１００ａ，ＣＭＰ装置１００ｂ，測定装置１００ｃ，窒化膜形成装置１００ｄを同一の処理システム４０００内に構成した例を示したが、これに限るものでは無い。例えば第一のシリコン含有層形成装置１００ａ，ＣＭＰ装置１００ｂ，測定装置１００ｃ，窒化膜形成装置１００ｄをそれぞれ単独で有するシステムで構成しても良いし、２つ以上を組み合わせた処理システム４０００であっても良い。
また、上述では、３００ｍｍの基板２００を例として説明したが、これに限るものでは無い。例えば、４５０ｍｍ以上の基板であれば、得られる効果が増大する。大型の基板の場合、研磨工程Ｓ１０３の影響がより顕著になる。即ち、ｐｏｌｙ−Ｓｉ層２００５ａとｐｏｌｙ−Ｓｉ層２００５ｂの膜厚の差がより大きくなる。また、第一のシリコン含有層形成工程Ｓ１０２で成膜された第一のｐｏｌｙ−Ｓｉ層の面内の膜質分布が研磨工程Ｓ１０３に与える影響が増大し、膜厚の差がさらに大きくなる課題が生じる。この課題は、第一のシリコン含有層形成工程Ｓ１０２と研磨工程Ｓ１０３のそれぞれの工程の条件を最適化させることにより、解決できる可能が有る。しかしながら、条件の最適化や、それぞれの工程間に影響を与えない条件の最適化には、多大な時間とコストを要する。これに対して、上述の様な補正工程を設けることにより、第一のシリコン含有層形成工程Ｓ１０２や研磨工程Ｓ１０３それぞれの条件を最適化させることなく、膜を補正することができる。
また、上述では、半導体デバイスの製造工程の一工程の処理について記したが、これに限らず、類似の工程を有するバックエンドプロセスの一工程であっても良い。また、液晶パネルの製造工程のパターニング処理、太陽電池の製造工程のパターニング処理や、パワーデバイスの製造工程のパターニング処理などの、基板を処理する技術にも適用可能である。
＜本発明の好ましい態様＞
以下に、本発明の好ましい態様について付記する。
＜付記１＞
一態様によれば、
凸構造上に研磨が施された第一のシリコン含有層を有する基板の前記第一のシリコン含有層の膜厚分布データを受信する工程と、
前記膜厚分布データを基に前記基板の中央面側の膜厚と外周面側の膜厚との差を小さくさせる処理データを演算する工程と、
前記基板を処理室に搬入する工程と、
前記基板に処理ガスを供給する工程と、
前記処理データを基に、前記基板上に所定の磁力の磁界を形成して前記処理ガスを活性化させて前記第一のシリコン含有層の膜厚分布を補正する工程と、
を有する半導体装置の製造方法または基板処理方法が提供される。
＜付記２＞
付記１に記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の外周面側の膜厚が前記基板の中央面側の膜厚より小さい場合、
前記補正する工程は、前記基板の側方から発生する磁力が前記基板の上方から発生する磁力よりも大きく形成された状態で行われる。
＜付記３＞
付記１又は付記２に記載の方法であって、
前記膜厚分布データが、前記基板の外周面側の膜厚が前記基板の中央面側の膜厚より小さい場合、
前記補正する工程は、前記基板の側方から供給される高周波電力を前記基板の上方から供給される高周波電力よりも大きくして前記処理ガスを活性化させる。
＜付記４＞
付記１乃至付記３のいずれかに記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の外周面側の膜厚が前記基板の中央面側の膜厚より小さい場合、
前記補正する工程は、前記基板の外周面側の電位を前記基板の中央面側の電位よりも低く構成される。
＜付記５＞
付記１に記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の中央面側の膜厚が前記基板の外周面側の膜厚よりも小さい場合、
前記補正する工程は、前記基板の上方から発生する磁力が前記基板の側方から発生する磁力よりも大きく形成された状態で行われる。
＜付記６＞
付記１または付記５に記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の中央面側の膜厚が前記基板の外周面側の膜厚よりも小さい場合、
前記補正する工程は、前記基板の上方から供給される高周波電力を前記基板の側方から供給される高周波電力よりも大きくして前記処理ガスを活性化させる。
＜付記７＞
付記１，５，６のいずれかに記載の方法であって、好ましくは、
前記膜厚分布データが、前記基板の中央面側の膜厚が前記基板の外周面側の膜厚よりも小さい場合、
前記補正する工程は、前記基板の中央面側の電位を前記基板の外周面側の電位よりも低くした状態で行われる。
＜付記８＞
付記１乃至付記７のいずれかに記載の方法であって、好ましくは、
前記処理ガスを供給する工程で、シリコン含有ガスを供給し、
前記補正する工程では、前記第一のシリコン含有層の上に第二のシリコン含有層を成膜することで前記第一のシリコン含有層の膜厚分布を補正する。
＜付記９＞
付記１乃至付記８のいずれかに記載の方法であって、好ましくは、
前記凸構造は、前記基板の一部に形成される。
＜付記１０＞
更に他の態様によれば、
凸構造上に研磨が施された第一のシリコン含有層を有する基板の前記第一のシリコン含有層の膜厚分布データを受信させる手順と、
前記膜厚分布データを基に前記基板の中央面側の膜厚と外周面側の膜厚との差を小さくさせる処理データを演算させる手順と、
前記基板を処理室に搬入させる手順と、
前記基板に処理ガスを供給させる手順と、
前記処理データを基に、前記基板上に所定の磁力の磁界を形成して前記処理ガスを活性化させて前記第一のシリコン含有層の膜厚分布を補正させる手順と、
をコンピュータに実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
＜付記１１＞
更に他の態様によれば、
凸構造上に研磨が施された第一のシリコン含有層を有する基板の前記第一のシリコン含有層の膜厚分布データを受信する受信部と、
前記分布データを基に前記基板の中央面側の膜厚と外周面側の膜厚との差を小さくさせる処理データを演算する演算部と、
前記基板を収容される処理室と、
前記処理室に処理ガスを供給する処理ガス供給部と、
前記処理室内に所定の磁力の磁界を生成する磁界生成部と、
前記処理ガスを活性化させる活性化部と、
前記処理データを基に、前記基板上に所定の磁力の磁界を形成して前記処理ガスを活性化させて前記第一のシリコン含有層の膜厚分布を補正するように前記処理ガス供給部と前記磁界生成部と前記活性化部とを制御するように構成された制御部と、
を有する基板処理装置が提供される。
２００ 基板（ウエハ）
２０１ 処理室
２０２ 処理容器
２１２ 基板載置台

Claims (10)

  1. 凸構造上に研磨が施された第一のシリコン含有層を有する基板の前記第一のシリコン含有層の膜厚分布データを受信する工程と、
    前記膜厚分布データを基に前記基板の中央面側の膜厚と外周面側の膜厚との差を小さくさせる処理データを演算する工程と、
    前記基板を処理室に搬入する工程と、
    前記基板に処理ガスとしてシリコン含有ガスを供給する工程と、
    前記処理データを基に、前記基板上に所定の磁力の磁界を形成して前記処理ガスを活性化させて前記第一のシリコン含有層の上に第二のシリコン含有層を成膜し、前記第一のシリコン含有層の膜厚分布を補正する工程と、
    を有する半導体装置の製造方法。
  2. 前記膜厚分布データが、前記基板の外周面側の膜厚が前記基板の中央面側の膜厚より小さい場合、
    前記補正する工程は、前記基板の側方から発生する磁力が前記基板の上方から発生する磁力よりも大きく形成された状態で行われる請求項１に記載の半導体装置の製造方法。
  3. 前記膜厚分布データが、前記基板の外周面側の膜厚が前記基板の中央面側の膜厚より小さい場合、
    前記補正する工程は、前記基板の側方から供給される高周波電力を前記基板の上方から供給される高周波電力よりも大きくして前記処理ガスを活性化させる請求項１または請求項２に記載の半導体装置の製造方法。
  4. 前記膜厚分布データが、前記基板の外周面側の膜厚が前記基板の中央面側の膜厚より小さい場合、
    前記補正する工程は、前記基板の外周面側の電位を前記基板の中央面側の電位よりも低く構成される請求項１乃至３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記膜厚分布データが、前記基板の中央面側の膜厚が前記基板の外周面側の膜厚よりも小さい場合、
    前記補正する工程は、前記基板の上方から発生する磁力が前記基板の側方から発生する磁力よりも大きく形成された状態で行われる請求項１に記載の半導体装置の製造方法。
  6. 前記膜厚分布データが、前記基板の中央面側の膜厚が前記基板の外周面側の膜厚よりも小さい場合、
    前記補正する工程は、前記基板の上方から供給される高周波電力を前記基板の側方から供給される高周波電力よりも大きくして前記処理ガスを活性化させる請求項１または請求項５に記載の半導体装置の製造方法。
  7. 前記膜厚分布データが、前記基板の中央面側の膜厚が前記基板の外周面側の膜厚よりも小さい場合、
    前記補正する工程では、前記基板の中央面側の電位を前記基板の外周面側の電位よりも低く構成される請求項１，５，６のいずれか一項に記載の半導体装置の製造方法。
  8. 前記凸構造は、前記基板の一部に形成される請求項１乃至７のいずれか一項に記載の半導体装置の製造方法。
  9. 凸構造上に研磨が施された第一のシリコン含有層を有する基板の前記第一のシリコン含有層の膜厚分布データを受信させる手順と、
    前記膜厚分布データを基に前記基板の中央面側の膜厚と外周面側の膜厚との差を小さくさせる処理データを演算させる手順と、
    前記基板を処理室に搬入させる手順と、
    前記基板に処理ガスとしてシリコン含有ガスを供給させる手順と、
    前記処理データを基に、前記基板上に所定の磁力の磁界を形成して前記処理ガスを活性化させて前記第一のシリコン含有層の上に第二のシリコン含有層を成膜し、前記第一のシリコン含有層の膜厚分布を補正させる手順と、
    をコンピュータに実行させるプログラム。
  10. 凸構造上に研磨が施された第一のシリコン含有層を有する基板の前記第一のシリコン含有層の膜厚分布データを受信する受信部と、
    前記分布データを基に前記基板の中央面側の膜厚と外周面側の膜厚との差を小さくさせる処理データを演算する演算部と、
    前記基板を収容する処理室と、
    前記処理室に処理ガスとしてのシリコン含有ガスを供給する処理ガス供給部と、
    前記処理室内に所定の磁力の磁界を生成する磁界生成部と、
    前記処理ガスを活性化させる活性化部と、
    前記処理データを基に、前記基板上に所定の磁力の磁界を形成して前記処理ガスを活性化させて前記第一のシリコン含有層の上に第二のシリコン含有層を成膜し、前記第一のシリコン含有層の膜厚分布を補正するように構成された制御部と、
    を有する基板処理装置。
JP2015071085A 2015-03-31 2015-03-31 半導体装置の製造方法、プログラムおよび基板処理装置 Active JP6126155B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015071085A JP6126155B2 (ja) 2015-03-31 2015-03-31 半導体装置の製造方法、プログラムおよび基板処理装置
US14/975,987 US9666494B2 (en) 2015-03-31 2015-12-21 Method of manufacturing semiconductor device
KR1020150182633A KR20160117148A (ko) 2015-03-31 2015-12-21 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
CN201510981900.3A CN106024658B (zh) 2015-03-31 2015-12-23 半导体器件的制造方法及衬底处理装置
TW104143594A TWI606508B (zh) 2015-03-31 2015-12-24 Semiconductor device manufacturing method, program recording medium, and substrate processing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015071085A JP6126155B2 (ja) 2015-03-31 2015-03-31 半導体装置の製造方法、プログラムおよび基板処理装置

Publications (2)

Publication Number Publication Date
JP2016192471A JP2016192471A (ja) 2016-11-10
JP6126155B2 true JP6126155B2 (ja) 2017-05-10

Family

ID=57016035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015071085A Active JP6126155B2 (ja) 2015-03-31 2015-03-31 半導体装置の製造方法、プログラムおよび基板処理装置

Country Status (5)

Country Link
US (1) US9666494B2 (ja)
JP (1) JP6126155B2 (ja)
KR (1) KR20160117148A (ja)
CN (1) CN106024658B (ja)
TW (1) TWI606508B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730992B (zh) 2015-10-07 2021-06-21 日商迪睿合股份有限公司 開關元件、及保護元件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170040233A1 (en) * 2015-08-04 2017-02-09 Hitachi Kokusai Electric Inc. Substrate Processing Apparatus and Substrate Processing System
JP6153975B2 (ja) * 2015-08-07 2017-06-28 株式会社日立国際電気 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
KR101931969B1 (ko) * 2018-10-15 2018-12-24 안종팔 반도체 웨이퍼 세정장치에서 웨이퍼 표면 온도 측정을 위한 온도센서 설치 위치 조정장치 및 그 방법
CN115981101B (zh) * 2023-03-17 2023-06-16 湖北江城芯片中试服务有限公司 半导体结构的制造方法及半导体结构

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766291A (ja) * 1993-08-31 1995-03-10 Nippondenso Co Ltd 半導体装置の製造方法
JP3090877B2 (ja) * 1995-06-06 2000-09-25 松下電器産業株式会社 プラズマ処理方法および装置
KR0165470B1 (ko) * 1995-11-08 1999-02-01 김광호 반도체 소자의 박막형성 프로그램의 자동보정 시스템
US6070551A (en) 1996-05-13 2000-06-06 Applied Materials, Inc. Deposition chamber and method for depositing low dielectric constant films
US6033921A (en) * 1998-04-06 2000-03-07 Advanced Micro Devices, Inc. Method for depositing a material of controlled, variable thickness across a surface for planarization of that surface
US6341574B1 (en) * 1999-11-15 2002-01-29 Lam Research Corporation Plasma processing systems
TWI242602B (en) 2001-11-02 2005-11-01 Ulvac Inc Thin film forming apparatus and method
US7098116B2 (en) * 2004-01-08 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Shallow trench isolation method for reducing oxide thickness variations at different pattern densities
JP2007258485A (ja) * 2006-03-23 2007-10-04 Toshiba Corp 半導体装置及びその製造方法
JP2008177266A (ja) * 2007-01-17 2008-07-31 Fujitsu Ltd 半導体基板、および半導体装置の製造方法
JP4575471B2 (ja) * 2008-03-28 2010-11-04 株式会社東芝 半導体装置および半導体装置の製造方法
KR20120023792A (ko) * 2009-07-17 2012-03-13 가부시키가이샤 아루박 성막 장치
JP5793028B2 (ja) 2011-09-01 2015-10-14 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI730992B (zh) 2015-10-07 2021-06-21 日商迪睿合股份有限公司 開關元件、及保護元件

Also Published As

Publication number Publication date
KR20160117148A (ko) 2016-10-10
CN106024658A (zh) 2016-10-12
US9666494B2 (en) 2017-05-30
JP2016192471A (ja) 2016-11-10
US20160293498A1 (en) 2016-10-06
CN106024658B (zh) 2018-11-20
TWI606508B (zh) 2017-11-21
TW201635365A (zh) 2016-10-01

Similar Documents

Publication Publication Date Title
JP6126155B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
JP6109224B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
TWI584393B (zh) A substrate processing apparatus, a manufacturing method of a semiconductor device, a gas rectifying section, and a computer-readable recording medium
JP6153975B2 (ja) 半導体装置の製造方法、基板処理システム、プログラム、記録媒体および基板処理装置
JP6230573B2 (ja) 半導体装置の製造方法、プログラム、基板処理システム及び基板処理装置
US8202805B2 (en) Substrate processing method
WO2017204159A1 (ja) 被処理体を処理する方法
KR101846848B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP2017034163A (ja) 基板処理装置、基板処理システム、半導体装置の製造方法、プログラム及び記録媒体
JP6072845B2 (ja) 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム
JP6549074B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170406

R150 Certificate of patent or registration of utility model

Ref document number: 6126155

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250