CN115981101B - 半导体结构的制造方法及半导体结构 - Google Patents
半导体结构的制造方法及半导体结构 Download PDFInfo
- Publication number
- CN115981101B CN115981101B CN202310262162.1A CN202310262162A CN115981101B CN 115981101 B CN115981101 B CN 115981101B CN 202310262162 A CN202310262162 A CN 202310262162A CN 115981101 B CN115981101 B CN 115981101B
- Authority
- CN
- China
- Prior art keywords
- mask layer
- substrate
- electric field
- charged particles
- magnetic field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本申请提供一种半导体结构的制造方法及半导体结构,方法包括:将衬底置于转轴上,衬底随着转轴按预设转速旋转;沿垂直于衬底所在平面的方向对衬底施加磁场;在施加磁场期间,在衬底上形成第一掩膜层,第一掩膜层中掺杂有带电粒子,带电粒子在磁场中所受的磁场力的方向指向第一掩膜层的中心;本申请通过在第一掩膜层中掺杂带电粒子,并且沿垂直于衬底所在平面的方向施加磁场,使得第一掩膜层中的带电粒子受到一个指向第一掩膜层的中心的磁场力,即增大了第一掩膜层的向心力,减小第一掩膜层靠近外侧的甩出量,提高第一掩膜层厚度的均匀性,避免显影后线宽及开孔大小不均,提高了制程稳定性。
Description
技术领域
本申请涉及半导体制造领域,尤其涉及一种半导体结构的制造方法及半导体结构。
背景技术
在半导体制造领域中,通常采用光刻技术在衬底上形成所需的图案,并使用形成的图案作为掩膜来蚀刻材料层,从而制造半导体器件。当采用旋涂工艺在衬底上形成第一掩膜层时,因边缘的速度快,离心力大,使得第一掩膜层越靠近外侧,被甩出去的量越多,膜层厚度越薄。由于膜层厚度不均,显影后会导致线宽及开孔大小不均,临界尺寸有超出规格的风险,而且还可能会导致线短路或断路,不利于制程稳定。
发明内容
有鉴于此,本申请的主要目的在于提供一种半导体结构的制造方法及半导体结构,用于解决在旋涂第一掩膜层时,膜层厚度不均,显影后导致线宽及开孔大小不均,不利于制程稳定的技术问题。
为达到上述目的,本申请的技术方案是这样实现的:
本申请实施例提供一种半导体结构的制造方法,包括:
将衬底置于转轴上,所述衬底随着所述转轴按预设转速旋转;
沿垂直于所述衬底所在平面的方向对所述衬底施加磁场;
在施加所述磁场期间,在所述衬底上形成第一掩膜层,所述第一掩膜层中掺杂有带电粒子,所述带电粒子在所述磁场中所受的磁场力的方向指向所述第一掩膜层的中心。
在本申请实施例提供的半导体结构的制造方法中,所述带电粒子带正电,所述磁场的磁感线方向由所述衬底指向所述第一掩膜层。
在本申请实施例提供的半导体结构的制造方法中,所述带电粒子包括氢离子、碳离子、氮离子中的至少一种。
在本申请实施例提供的半导体结构的制造方法中,所述带电粒子带负电,所述磁场的磁感线方向由所述第一掩膜层指向所述衬底。
在本申请实施例提供的半导体结构的制造方法中,所述带电粒子包括氧离子、电子中的至少一种。
在本申请实施例提供的半导体结构的制造方法中,所述沿垂直于所述衬底所在平面的方向对所述衬底施加磁场,包括:
沿垂直于所述衬底所在平面的方向对所述衬底施加恒定磁场。
在本申请实施例提供的半导体结构的制造方法中,在所述衬底上形成第一掩膜层之后,所述方法还包括:
沿垂直于所述第一掩膜层所在平面的方向对所述第一掩膜层施加电场;
在施加所述电场期间,对所述第一掩膜层进行固化处理,所述带电粒子在所述电场中所受的电场力的方向由所述第一掩膜层指向所述衬底。
在本申请实施例提供的半导体结构的制造方法中,所述沿垂直于所述第一掩膜层所在平面的方向对所述第一掩膜层施加电场,包括:
沿垂直于所述第一掩膜层所在平面的方向对所述第一掩膜层施加第一匀强电场。
在本申请实施例提供的半导体结构的制造方法中,所述沿垂直于所述第一掩膜层所在平面的方向对所述第一掩膜层施加电场,包括:
沿垂直于所述第一掩膜层所在平面的方向对所述第一掩膜层的不同区域分别施加第一匀强电场和第二匀强电场,所述第一匀强电场的电场强度与所述第二匀强电场的电场强度不同。
本申请实施例还提供一种半导体结构,所述半导体结构是根据上述的方法制造而成的。
本申请实施例提供的一种半导体结构的制造方法,包括:将衬底置于转轴上,衬底随着转轴按预设转速旋转;沿垂直于衬底所在平面的方向对衬底施加磁场;在施加磁场期间,在衬底上形成第一掩膜层,第一掩膜层中掺杂有带电粒子,带电粒子在磁场中所受的磁场力的方向指向第一掩膜层的中心;本申请通过在第一掩膜层中掺杂带电粒子,并且沿垂直于衬底所在平面的方向施加磁场,使得第一掩膜层中的带电粒子受到一个指向第一掩膜层的中心的磁场力,即增大了第一掩膜层的向心力,减小第一掩膜层靠近外侧的甩出量,提高第一掩膜层厚度的均匀性,避免显影后线宽及开孔大小不均,提高了制程稳定性。
附图说明
图1为相关技术中半导体结构的制造流程示意图一;
图2为相关技术中半导体结构的制造流程示意图二;
图3为相关技术中半导体结构的制造流程示意图三;
图4为相关技术中半导体结构的制造流程示意图四;
图5为本申请实施例提供的半导体结构的制造方法的流程图;
图6为本申请实施例提供的磁场的作用原理示意图;
图7为现有技术中第一掩膜层的侧视图;
图8为本申请实施例提供的第一掩膜层的侧视图;
图9为本申请实施例提供的电场的作用原理示意图;
图10为本申请实施例提供的在施加电场期间带电粒子的运动轨迹示意图;
图11为本申请实施例提供的固化后的第一掩膜层的上表面的侧视图。
具体实施方式
以下结合说明书附图及具体实施例对本申请的技术方案做进一步的详细阐述。在说明书附图中,为了清晰及便于理解和描述,说明书附图中绘示的组件的尺寸和厚度并未按照比例。
在相关技术中,采用旋涂工艺在衬底102上形成第一掩膜层107,具体的制造流程如图1至图4所示。首先请参阅图1,为相关技术中半导体结构的制造流程示意图一,将衬底102放置在转轴101上,通过转轴101上的真空吸盘(图未示)来固定衬底102,衬底102随着转轴101按第一速度旋转,并对衬底102吹气进行排风;然后采用溶剂喷嘴103在衬底102上形成溶剂层104,是为了对衬底102表面进行浸润,确保后续喷涂第一掩膜层107的液体在衬底102表面流动更容易,可以均匀地覆盖在衬底102表面,且不会留有气泡,改善第一掩膜层107的附着力与均匀性。
接下来请参阅图2,为相关技术中半导体结构的制造流程示意图二,通过供应系统106把第一掩膜层107的液体喷涂到衬底102表面,转轴101旋转时形成的离心力将液体散布到整个衬底102表面,形成第一掩膜层107。其中,在液体施加于衬底102表面之后,衬底102随着转轴101按第二速度旋转,第二速度大于第一速度,以减少因为溶剂蒸发造成第一掩膜层107的粘滞性的改变。
接下来请参阅图3,为相关技术中半导体结构的制造流程示意图三,通过调节转速,使第一掩膜层107达到目标厚度。
接下来请参阅图4,为相关技术中半导体结构的制造流程示意图四,通过溶剂喷嘴103把衬底102边缘和背面附着的多余材料清洗干净,确保这些材料不会对后续工艺造成污染。
当采用上述的旋涂工艺在衬底102上形成第一掩膜层107时,因边缘的速度快,离心力大,使得第一掩膜层107越靠近外侧,被甩出去的量越多,使得形成的中间膜层的厚度大于边缘膜层的厚度。由于膜层厚度不均,显影后会导致线宽及开孔大小不均,临界尺寸有超出规格的风险,而且还可能会导致线短路或断路,不利于制程稳定,本申请实施例可以解决上述缺陷。
如图5所示,为本申请实施例提供的半导体结构的制造方法的流程图,所述方法包括:
S1、将衬底置于转轴上,所述衬底随着所述转轴按预设转速旋转;
S2、沿垂直于所述衬底所在平面的方向对所述衬底施加磁场;
S3、在施加所述磁场期间,在所述衬底上形成第一掩膜层,所述第一掩膜层中掺杂有带电粒子,所述带电粒子在所述磁场中所受的磁场力的方向指向所述第一掩膜层的中心。
其中,衬底通过转轴上的真空吸盘吸附固定,转轴的转速根据不同需求可以调节,在喷涂第一掩膜层的液体之前,可以采用较低的转速;在喷涂第一掩膜层的液体之后,可以采用相对较高的转速,以减少因为溶剂蒸发造成第一掩膜层的粘滞性的改变。
需要说明的是,衬底的俯视图形状可以为圆形,旋涂形成的第一掩膜层的形状与衬底的形状相同,即第一掩膜层也可以为圆形。当第一掩膜层为圆形时,第一掩膜层的中心即为圆心。在其他实施例中,衬底也可以为其他规则形状,本申请不以此为限。
可以理解的是,本申请通过在第一掩膜层中掺杂带电粒子,并且沿垂直于衬底所在平面的方向施加磁场,使得第一掩膜层中的带电粒子受到一个指向第一掩膜层的中心的磁场力,即增大了第一掩膜层的向心力,减小第一掩膜层靠近外侧的甩出量,提高第一掩膜层厚度的均匀性,避免显影后线宽及开孔大小不均,避免临界尺寸超出规格,还可以避免发生线短路或断路,提高了制程稳定性。
具体的,如图6所示,为本申请实施例提供的磁场的作用原理示意图,本申请通过在垂直于衬底102所在平面的方向上分别设置第一磁极201和第二磁极202,其中,第一磁极201位于衬底102的下方,第二磁极202位于衬底102的上方,第一磁极201和第二磁极202之间形成磁场B,第一掩膜层107中的带电粒子1071受到一个指向第一掩膜层107的中心的磁场力F1。
如图7所示,为现有技术中第一掩膜层的侧视图,在未加磁场的情况下,向心力由第一掩膜层107的粘附性产生的摩擦力提供。当离心力和摩擦力保持平衡时才稳定,由于边缘的速度快,离心力大,而粘附性都是一样的,使得第一掩膜层107边缘在衬底102上的粘附性不足以支持做圆周运动,使得第一掩膜层107边缘会被甩出去的更多,导致形成的膜层中间厚、边缘薄。
如图8所示,为本申请实施例提供的第一掩膜层的侧视图,本申请通过在第一掩膜层107中掺杂带电粒子1071,通过设置磁场B,给第一掩膜层107加了一个指向圆心的力,可以减少第一掩膜层107边缘被甩出去的量,从而提高膜层的均匀性。
继续参阅图6,在一种实施例中,所述带电粒子1071带正电,所述磁场B的磁感线方向由所述衬底102指向所述第一掩膜层107。具体的,当带电粒子1071带正电时,根据左手螺旋定则,磁感线方向由下至上穿过掌心,四指的方向为正电荷的运动方向,大拇指的方向为磁场力F1的方向,即在本实施例中,第一磁极201为N极,第二磁极202为S极。
在本实施例中,所述带电粒子1071包括氢离子、碳离子、氮离子中的至少一种。即所述带电粒子1071可以为氢离子、碳离子、氮离子中的一种或多种,所述带电粒子1071也可以为不对第一掩膜层107的材料造成影响的其他带正电粒子,本申请不以此为限。
在一种实施例中,所述带电粒子1071带负电,所述磁场B的磁感线方向由所述第一掩膜层107指向所述衬底102。具体的,当带电粒子1071带负电时,根据左手螺旋定则,磁感线方向由上至下穿过掌心,四指的方向为负电荷的运动方向,大拇指的反方向为磁场力F1的方向,即在本实施例中,第一磁极201为S极,第二磁极202为N极。
在本实施例中,所述带电粒子1071包括氧离子、电子中的至少一种。即所述带电粒子1071可以为氧离子、电子中的一种或多种,所述带电粒子1071也可以为不对第一掩膜层107的材料造成影响的其他带负电粒子,本申请不以此为限。
继续参阅图5,在一种实施例中,所述沿垂直于所述衬底所在平面的方向对所述衬底施加磁场,包括:
沿垂直于所述衬底所在平面的方向对所述衬底施加恒定磁场。
需要说明的是,可通过调整所述恒定磁场的磁场强度,从而应对不同转速及膜厚需求。
需要说明的是,磁场在旋转涂布第一掩膜层的液体之前施加就可以,可以在第一掩膜层的液体生产的时候就加进去。
需要说明的是,第一掩膜层可以为光刻胶或其他胶状膜层。
在一种实施例中,在所述衬底上形成第一掩膜层之后,所述方法还包括:
沿垂直于所述第一掩膜层所在平面的方向对所述第一掩膜层施加电场;
在施加所述电场期间,对所述第一掩膜层进行固化处理,所述带电粒子在所述电场中所受的电场力的方向由所述第一掩膜层指向所述衬底。
需要说明的是,由于胶状液体容易变形,无法进行光刻,因此第一掩膜层的液体旋涂镀膜之后需要进行加热固化处理。然而加热膜层会发生热胀冷缩,也会导致膜层厚度不均。本申请实施例通过施加电场,使得第一掩膜层中的带电粒子受到一个向下的电场力,从而保持第一掩膜层的厚度均匀。
具体的,如图9所示,为本申请实施例提供的电场的作用原理示意图,本申请通过在垂直于第一掩膜层107所在平面的方向上分别设置第一电极301和第二电极302,其中,第一电极301位于第一掩膜层107的上方,第二电极302位于第一掩膜层107的下方,第一电极301和第二电极302之间形成电场E,第一电极301和第二电极302分别与电源装置300的正负极连接,第一掩膜层107中的带电粒子1071受到一个由第一掩膜层107指向衬底102的电场力F2。
如图10所示,为本申请实施例提供的在施加电场期间带电粒子的运动轨迹示意图,在加热固化过程中,膜层会出现热胀冷缩,导致表面高低不平,其中,凸起的地方的带电粒子1071会受到向下的电场力F2,使得凸起的地方的膜层向下挤压,因此可以减小第一掩膜层107在固化过程中产生的凸起的高度,还可以提高第一掩膜层107的膜致密性和对衬底102的粘附性。
如图11所示,为本申请实施例提供的固化后的第一掩膜层的上表面的侧视图,本申请通过在第一掩膜层107中掺杂带电粒子1071,通过设置电场E,给第一掩膜层107凸起的地方一个向下的电场力F2,可以减小第一掩膜层107上表面的凸起,从而保持第一掩膜层107的厚度均匀。
继续参阅图9,在一种实施例中,所述带电粒子1071带正电,所述电场E的电场线方向由所述第一电极301指向所述第二电极302。具体的,当带电粒子1071带正电时,电场力F2的方向与电场线方向相同,即在本实施例中,第一电极301与电源装置300的正极连接,第二电极302与电源装置300的负极连接。
在本实施例中,所述带电粒子1071包括氢离子、碳离子、氮离子中的至少一种。即所述带电粒子1071可以为氢离子、碳离子、氮离子中的一种或多种,所述带电粒子1071也可以为不对第一掩膜层107的材料造成影响的其他带正电粒子,本申请不以此为限。
在一种实施例中,所述带电粒子1071带负电,所述电场E的电场线方向由所述第二电极302指向所述第一电极301。具体的,当带电粒子1071带负电时,电场力F2的方向与电场线方向相反,即在本实施例中,第一电极301与电源装置300的负极连接,第二电极302与电源装置300的正极连接。
在本实施例中,所述带电粒子1071包括氧离子、电子中的至少一种。即所述带电粒子1071可以为氧离子、电子中的一种或多种,所述带电粒子1071也可以为不对第一掩膜层107的材料造成影响的其他带负电粒子,本申请不以此为限。
在一种实施例中,所述沿垂直于所述第一掩膜层所在平面的方向对所述第一掩膜层施加电场,包括:
沿垂直于所述第一掩膜层所在平面的方向对所述第一掩膜层施加第一匀强电场。
需要说明的是,第一匀强电场是镀膜后加热固化过程中施加的,是镀膜完成后另外的制程,均匀电场形成均匀膜厚。可以理解的是,本申请通过在第一掩膜层中掺杂带电粒子,通过在镀膜过程中施加磁场,可控制运动状态的膜厚;通过在加热固化过程中施加电场,可控制静态膜厚,因此,进一步提高了膜层的均匀性。
在一种实施例中,所述沿垂直于所述第一掩膜层所在平面的方向对所述第一掩膜层施加电场,包括:
沿垂直于所述第一掩膜层所在平面的方向对所述第一掩膜层的不同区域分别施加第一匀强电场和第二匀强电场,所述第一匀强电场的电场强度与所述第二匀强电场的电场强度不同。
可以理解的是,不同区域的电场强度改变,使得带电粒子向下的受力不同,产生的膜层厚度也有差异,同条件曝光出来的线宽有差别。本实施例通过在第一掩膜层的不同区域分别加不同的匀强电场,可控制不同区域的膜层厚度,显影得到不同的线宽。当想改变第一掩膜层上某个位置的线宽,又不想更换光罩时,可采用本实施例的方案对第一掩膜层施加不同电场强度的匀强电场,从而通过改变这个位置的膜厚来改变线宽。
本申请实施例还提供一种采用上述的半导体结构的制造方法制造而成的半导体结构,具体的制造方法和流程请参考图5至图11及相关说明,此处不再赘述。
综上所述,本申请实施例提供的一种半导体结构的制造方法,通过在第一掩膜层中掺杂带电粒子,并且沿垂直于衬底所在平面的方向施加磁场,使得第一掩膜层中的带电粒子受到一个指向第一掩膜层的中心的磁场力,即增大了第一掩膜层的向心力,减小第一掩膜层靠近外侧的甩出量,提高第一掩膜层厚度的均匀性,避免显影后线宽及开孔大小不均,提高了制程稳定性,解决了在旋涂第一掩膜层时,膜层厚度不均,显影后导致线宽及开孔大小不均,不利于制程稳定的技术问题。
以上所述,仅为本申请的较佳实施例而已,并非用于限定本申请的保护范围。
Claims (9)
1.一种半导体结构的制造方法,其特征在于,包括:
将衬底置于转轴上,所述衬底随着所述转轴按预设转速旋转;
沿垂直于所述衬底所在平面的方向对所述衬底施加磁场;
在施加所述磁场期间,在所述衬底上形成第一掩膜层,所述第一掩膜层中掺杂有带电粒子,所述带电粒子在所述磁场中所受的磁场力的方向指向所述第一掩膜层的中心;
在所述衬底上形成第一掩膜层之后,所述方法还包括:
沿垂直于所述第一掩膜层所在平面的方向对所述第一掩膜层施加电场;
在施加所述电场期间,对所述第一掩膜层进行固化处理,所述带电粒子在所述电场中所受的电场力的方向由所述第一掩膜层指向所述衬底。
2.根据权利要求1所述的方法,其特征在于,所述带电粒子带正电,所述磁场的磁感线方向由所述衬底指向所述第一掩膜层。
3.根据权利要求2所述的方法,其特征在于,所述带电粒子包括氢离子、碳离子、氮离子中的至少一种。
4.根据权利要求1所述的方法,其特征在于,所述带电粒子带负电,所述磁场的磁感线方向由所述第一掩膜层指向所述衬底。
5.根据权利要求4所述的方法,其特征在于,所述带电粒子包括氧离子、电子中的至少一种。
6.根据权利要求1所述的方法,其特征在于,所述沿垂直于所述衬底所在平面的方向对所述衬底施加磁场,包括:
沿垂直于所述衬底所在平面的方向对所述衬底施加恒定磁场。
7.根据权利要求1所述的方法,其特征在于,所述沿垂直于所述第一掩膜层所在平面的方向对所述第一掩膜层施加电场,包括:
沿垂直于所述第一掩膜层所在平面的方向对所述第一掩膜层施加第一匀强电场。
8.根据权利要求1所述的方法,其特征在于,所述沿垂直于所述第一掩膜层所在平面的方向对所述第一掩膜层施加电场,包括:
沿垂直于所述第一掩膜层所在平面的方向对所述第一掩膜层的不同区域分别施加第一匀强电场和第二匀强电场,所述第一匀强电场的电场强度与所述第二匀强电场的电场强度不同。
9.一种半导体结构,其特征在于,所述半导体结构是根据权利要求1至8任一项所述的方法制造而成的。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310262162.1A CN115981101B (zh) | 2023-03-17 | 2023-03-17 | 半导体结构的制造方法及半导体结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310262162.1A CN115981101B (zh) | 2023-03-17 | 2023-03-17 | 半导体结构的制造方法及半导体结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115981101A CN115981101A (zh) | 2023-04-18 |
CN115981101B true CN115981101B (zh) | 2023-06-16 |
Family
ID=85968544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310262162.1A Active CN115981101B (zh) | 2023-03-17 | 2023-03-17 | 半导体结构的制造方法及半导体结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115981101B (zh) |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01184920A (ja) * | 1988-01-20 | 1989-07-24 | Fujitsu Ltd | 電子ビーム転写用マスクおよびその製造方法 |
JPH1199354A (ja) * | 1997-09-27 | 1999-04-13 | Tdk Corp | 回転式塗布方法及び塗布装置 |
JP2000106335A (ja) * | 1998-09-28 | 2000-04-11 | Toshiba Corp | X線露光用マスクの製造方法 |
JP3177969B2 (ja) * | 1998-12-07 | 2001-06-18 | 日本電気株式会社 | 半導体基板のスピンコーティング装置及びスピンコーティング方法 |
WO2009069672A1 (ja) * | 2007-11-28 | 2009-06-04 | Ulvac, Inc. | スパッタ装置及び成膜方法 |
WO2009090994A1 (ja) * | 2008-01-15 | 2009-07-23 | Ulvac, Inc. | 基板ステージ、これを備えたスパッタ装置及び成膜方法 |
KR102387277B1 (ko) * | 2014-08-01 | 2022-04-18 | 세메스 주식회사 | 액 공급 유닛, 이를 포함하는 기판 처리 장치 및 기판 처리 방법 |
JP6126155B2 (ja) * | 2015-03-31 | 2017-05-10 | 株式会社日立国際電気 | 半導体装置の製造方法、プログラムおよび基板処理装置 |
CN107394062B (zh) * | 2017-07-20 | 2019-02-05 | 京东方科技集团股份有限公司 | 一种有机发光二极管显示面板及其制作方法、显示装置 |
US10996564B2 (en) * | 2018-01-11 | 2021-05-04 | Globalfoundries U.S. Inc. | Uniformity control of metal-based photoresists |
CN110231755B (zh) * | 2018-04-26 | 2020-06-19 | 京东方科技集团股份有限公司 | 光阻组合物、像素界定层、其制备方法及应用 |
CN109270791A (zh) * | 2018-11-14 | 2019-01-25 | 京东方科技集团股份有限公司 | 一种光刻胶及光刻胶图案的制作方法 |
JP2022518411A (ja) * | 2019-01-18 | 2022-03-15 | アプライド マテリアルズ インコーポレイテッド | 電界誘導フォトレジストパターン形成工程のためのフィルム構造 |
US20210294215A1 (en) * | 2020-03-20 | 2021-09-23 | Applied Materials, Inc. | Photoresist patterning process |
US11429026B2 (en) * | 2020-03-20 | 2022-08-30 | Applied Materials, Inc. | Lithography process window enhancement for photoresist patterning |
CN114772545A (zh) * | 2022-03-14 | 2022-07-22 | 华为技术有限公司 | 微纳层结构的制作方法、加工装置以及电子器件 |
-
2023
- 2023-03-17 CN CN202310262162.1A patent/CN115981101B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115981101A (zh) | 2023-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3613586B2 (ja) | フォトレジストコーティング装置及び方法 | |
US7396566B2 (en) | Fabrication of organic electronic circuits by contact printing techniques | |
CN115981101B (zh) | 半导体结构的制造方法及半导体结构 | |
CN104952704A (zh) | 涂层的形成方法 | |
JPH06151295A (ja) | 半導体装置の製造方法及びその製造装置 | |
CN102024686B (zh) | 半导体制造工艺及用于此半导体制造工艺的设备 | |
CN112770507A (zh) | 电晕阻焊电路板及其制备方法 | |
US20030003760A1 (en) | Photoresist coating method and apparatus | |
CN112928211B (zh) | 复杂曲面薄膜晶体管及自对准电流体共形光刻制造方法 | |
JP2000000507A (ja) | 電子デバイスの製造方法および該製造方法に用いるスリット滴下ノズル | |
CN107785386B (zh) | 一种红外焦平面探测器基板及其制造方法 | |
KR20220041371A (ko) | 테프론 처리된 도포기를 이용한 슬러리 코팅 장치 및 이를 이용한 막-전극 접합체 제조방법 | |
CN109003893B (zh) | 多栅指电极的电子束光刻方法及多栅指电极 | |
JP2004174316A (ja) | 乾燥装置および乾燥方法 | |
JP3509636B2 (ja) | セラミック電子部品の製造方法 | |
KR100795802B1 (ko) | 평판 표시 장치의 제조방법 | |
KR100685679B1 (ko) | 스핀 코팅 방법 | |
JPH08107057A (ja) | ベーキング方法および装置 | |
CN111224020A (zh) | 一种基于喷墨融合的薄膜电极材料沉积方法 | |
US20220293418A1 (en) | Semiconductor manufacturing apparatus and semiconductor manufacturing method | |
TWI232493B (en) | Method for photo-resistor coating | |
KR20190055448A (ko) | 기판 처리 장치 | |
Kitano | Novel coating apparatus using nozzle-scan technique | |
JP2003273141A (ja) | 半導体装置の製造方法 | |
JPH0382113A (ja) | レジスト処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |