CN102024686B - 半导体制造工艺及用于此半导体制造工艺的设备 - Google Patents

半导体制造工艺及用于此半导体制造工艺的设备 Download PDF

Info

Publication number
CN102024686B
CN102024686B CN200910223693XA CN200910223693A CN102024686B CN 102024686 B CN102024686 B CN 102024686B CN 200910223693X A CN200910223693X A CN 200910223693XA CN 200910223693 A CN200910223693 A CN 200910223693A CN 102024686 B CN102024686 B CN 102024686B
Authority
CN
China
Prior art keywords
wafer
marginal zone
fabrication process
semiconductor fabrication
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910223693XA
Other languages
English (en)
Other versions
CN102024686A (zh
Inventor
黄沛霖
王逸铭
黄浚彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN102024686A publication Critical patent/CN102024686A/zh
Application granted granted Critical
Publication of CN102024686B publication Critical patent/CN102024686B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03DAPPARATUS FOR PROCESSING EXPOSED PHOTOGRAPHIC MATERIALS; ACCESSORIES THEREFOR
    • G03D5/00Liquid processing apparatus in which no immersion is effected; Washing apparatus in which no immersion is effected

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明是有关于一种半导体制造工艺。首先,提供一晶圆,其中晶圆上已形成材料层及曝光后的光阻层,且晶圆具有中心区及边缘区。然后,改变曝光后的光阻层的性质,使得曝光后的光阻层在中心区的关键尺寸不同于其在边缘区的关键尺寸。在改变曝光后的光阻层的边缘性质之后,以曝光后的光阻层为掩膜,将材料层图案化,以在晶圆上形成具有均匀关键尺寸的图案化材料层。本发明还提供了一种用于此半导体制造工艺的设备。

Description

半导体制造工艺及用于此半导体制造工艺的设备
技术领域
本发明涉及一种半导体制造工艺及用于此半导体制造工艺的设备,特别是涉及一种藉由微影轨道机(track)来改变曝光后的光阻层的性质的半导体制造工艺及用于此半导体制造工艺的设备。
背景技术
由于集成电路的快速发展,缩小元件的尺寸及增加元件的集积度已成为半导体业界的主流。一般而言,半导体元件是藉由进行包括沉积工艺、微影工艺、蚀刻工艺及离子植入工艺的一连串的制造工艺来制造,而其中决定关键尺寸(critical dimension;CD)的关键技术就是微影及蚀刻工艺。
典型的微影工艺是由包括微影轨道机及步进机(或扫描机)的微影机台来进行。微影工艺通常包括以下步骤。首先,藉由微影轨道机的涂覆机(coater)在欲进行图案化的材料层上涂覆光阻层。然后,由步进机将光阻层部分曝光。接着,藉由微影轨道机的曝光后烘烤(post-exposure baking;PEB)单元对曝光后的光阻层进行曝光后烘烤。之后,藉由微影轨道机的显影(developer)单元将曝光后的光阻层进行显影。然后,以显影后的光阻层为掩膜,对材料层进行蚀刻工艺,以将图案从显影后的光阻层转移至材料层。
由于不均匀的蚀刻气体分布,晶圆边缘及晶圆中心之间的蚀刻率并不相同,因此会导致不同的关键尺寸。一种已知的方法是对晶圆边缘的晶片使用不同的曝光能量来进行曝光,以事先补偿晶圆在边缘区及中心区之间不同的蚀刻后(post-etch)关键尺寸的差异。然而,藉由曝光设备的补偿无法消除一晶片(chip)内的关键尺寸的差异,并且可能造成不希望的与曝光相关(shot-related)的问题。因此,会影响半导体元件的产率及效能。
由此可见,上述现有的半导体制造工艺及用于此半导体制造工艺的设备在方法、设备的结构及使用上,显然仍存在有不便与缺陷,而亟待加以进一步改进。为了解决上述存在的问题,相关厂商莫不费尽心思来谋求解决之道,但长久以来一直未见适用的设计被发展完成,而一般方法及产品又没有适切的方法及结构能够解决上述问题,此显然是相关业者急欲解决的问题。因此如何能创设一种新的半导体制造工艺及用于此半导体制造工艺的设备,实属当前重要研发课题之一,亦成为当前业界极需改进的目标。
发明内容
本发明的目的在于,克服现有的半导体制造工艺存在的缺陷,而提供一种新的半导体制造工艺,所要解决的技术问题是使其可以补偿蚀刻步骤中晶圆在边缘区及中心区之间的关键尺寸的差异,非常适于实用。
本发明另一目的在于,提供一种新型结构的用于半导体制造工艺的设备,所要解决的技术问题是使其可以在不需要购买新制造机台的情况下,藉由将环状构件新增至现有的微影轨道机来制作此种设备,从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。为达到上述目的,依据本发明的半导体制造工艺,首先,提供一晶圆,其中晶圆上已形成曝光后的光阻层,且晶圆包括中心区及边缘区。然后,改变晶圆的边缘区的性质。
在本发明的一实施例中,藉由微影轨道机来改变上述晶圆的边缘区的性质。
在本发明的一实施例中,上述性质包括温度。
在本发明的一实施例中,上述中心区及边缘区之间的温度差异在约5到20℃内。
在本发明的一实施例中,在提供一晶圆的步骤之后,上述半导体制造工艺更包括在晶圆上喷洒显影液。
在本发明的一实施例中,上述性质包括显影液浓度。
在本发明的一实施例中,上述中心区及边缘区的显影液浓度的差异在约5到15%内。
在本发明的一实施例中,上述曝光后的光阻层先前是以相同的曝光能量在晶圆的中心区及边缘区进行曝光。
在本发明的一实施例中,上述曝光后的光阻层先前是以不同的曝光能量在晶圆的中心区及边缘区进行曝光。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。为达到上述目的,依据本发明用于半导体制造工艺的设备,其对具有曝光后的光阻层形成于其上的晶圆进行半导体制造工艺,且设备包括整合至微影轨道机的单元的环状构件,以改变晶圆的边缘区的性质。
在本发明的一实施例中,上述单元包括曝光后烘烤(post-exposurebaking;PEB)单元。
在本发明的一实施例中,上述环状构件与曝光后烘烤单元对晶圆具有不同的加热温度。
在本发明的一实施例中,上述单元包括显影单元。
在本发明的一实施例中,上述环状构件与显影单元对晶圆提供不同的显影液浓度。
本发明与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本发明半导体制造工艺及用于此半导体制造工艺的设备至少具有下列优点及有益效果:在本发明的半导体制造工艺中,藉由微影轨道机使得晶圆在边缘区的关键尺寸不同于其在中心区的关键尺寸,以补偿由后续蚀刻工艺引起的不均匀的蚀刻气体分布。在改变曝光后的光阻层的晶圆边缘的性质之后,使用曝光后的光阻层为掩膜,将位于曝光后的光阻层下方的材料层图案化。因此,在晶圆上形成具有均匀关键尺寸的图案化材料层。如此一来,可以提升半导体元件的产率及效能。此外。本发明的设备包括环状构件,可以在不需要更换现有制造机台的前提下,轻易地将环状构件整合至微影轨道机的PEB单元或显影单元。
综上所述,本发明是有关于一种半导体制造工艺。首先,提供一晶圆,其中晶圆上已形成材料层及曝光后的光阻层,且晶圆具有中心区及边缘区。然后,改变曝光后的光阻层的性质,使得曝光后的光阻层在中心区的关键尺寸不同于其在边缘区的关键尺寸。在改变曝光后的光阻层的边缘性质之后,以曝光后的光阻层为掩膜,将材料层图案化,以在晶圆上形成具有均匀关键尺寸的图案化材料层。同时本发明还提供了一种用于此半导体制造工艺的设备。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1A至图1B是本发明一实施例的半导体制造工艺的剖面示意图。
图2是图1A的俯视图。
图3A至图3C是本发明一实施例的操作设备中环状构件整合至微影轨道机的PEB单元的剖面示意图。
图4是本发明一实施例的操作设备中环状构件及PEB单元制作为一体成形的剖面示意图。
图5A至图5E是本发明一实施例的操作设备中环状构件整合至微影轨道机的显影单元的剖面示意图,其中图5D的右下方为部分放大图。
100:晶圆                102a:中心区
102b:边缘区             104:材料层
104a:图案化材料层       106:曝光后的光阻层
107、108:图案           200:PEB单元
202、208:环状构件            203:喷头
204:显影单元                 206、210:显影液
207:混合液                   L1、L2、L 3:线宽
W:宽度                       D:晶圆直径
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的半导体制造工艺及用于此半导体制造工艺的设备其具体实施方式、方法、步骤、结构、特征及其功效,详细说明如后。
有关本发明的前述及其他技术内容、特点及功效,在以下配合参考图式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式的说明,当可对本发明为达成预定目的所采取的技术手段及功效获得一更加深入且具体的了解,然而所附图式仅是提供参考与说明之用,并非用来对本发明加以限制。
图1A至图1B是本发明一实施例的半导体制造工艺的剖面示意图。图2是图1A的俯视图。
请参阅图1A及图2所示,提供包括中心区102a及边缘区102b的晶圆100,其中边缘区102b环绕中心区102a。举例来说,边缘区102b定义为具有宽度W的环状区,宽度W约为晶圆直径D的1/60至1/20。在一实施例中,12英寸晶圆(其直径为300毫米)的环状区的宽度约为5至15毫米。晶圆100具有已形成于其上的材料层104及曝光后的光阻层106。材料层例如是导体层或介电层,且曝光后的光阻层106例如是包括正光阻材料。在此实施例中,曝光后的光阻层106先前是以相同的曝光能量在晶圆100的中心区102a及边缘区102b进行曝光,但本发明并不以此为限。在另一实施例中,有需要的话,曝光后的光阻层106也可以先前以不同的曝光能量在晶圆100的中心区102a及边缘区102b进行曝光。可以藉由微影轨道机来改变曝光后的光阻层106的晶圆边缘的性质,以在边缘区102b形成图案108,以及在中心区102a形成图案107。图案108的线宽L1小于图案107的线宽L2。
如此处所述,本发明的半导体制造工艺包括藉由微影轨道机来改变曝光后的光阻层106的晶圆边缘的性质,以使得曝光后的光阻层106在晶圆边缘区102b的线宽L1不同于其在晶圆中心区102a的线宽L2。在此实施例中,在边缘区102b的线宽L1小于在中心区102a的线宽L2,但本发明并不以此为限。在另一实施例中,有需要的话,在边缘区102b的线宽L1也可以大于在中心区102a的线宽L2。
改变晶圆100的边缘区的性质的方法例如(但不限于)是藉由微影轨道机,将描述于下。性质包括温度。具体而言,曝光后的光阻层106的边缘区102b及中心区102a受到不同的曝光后烘烤(PEB)温度,且PEB温度的差异约在5至20℃内。换言之,边缘区102b及中心区102a之间的温度差异约在5至20℃内。举例来说,中心区102a的PEB温度约为80至120℃,而边缘区102b的PEB温度约为70至130℃。曝光后的光阻层106在边缘区102b及中心区102a之间的介面存在PEB温度的梯度(gradient)。具体而言,从晶圆100的下方以第一温度加热曝光后的光阻层106的边缘区102b及中心区102a,从晶圆100的上方额外地以第二温度加热或降温曝光后的光阻层106的边缘区102b,且第一温度与第二温度不同。或者,从晶圆100的中心区的下方以第一温度加热曝光后的光阻层106的中心区102a,从晶圆100的边缘区的下方以第二温度加热或降温曝光后的光阻层106的边缘区102b,且第一温度与第二温度不同。在此实施例中,边缘区102b的PEB温度高于中心区102a的PEB温度,因此边缘区102b的线宽L1小于中心区102a的线宽L2。在另一实施例中,假如希望边缘区102b的线宽L1大于中心区102a的线宽L2,则边缘区102b的PEB温度也可以低于中心区102a的PEB温度。
在提供晶圆的步骤之后,半导体制造工艺更包括喷洒显影液至晶圆100上,以改变晶圆100的边缘区的性质。性质包括显影液浓度。具体而言,曝光后的光阻层106的边缘区102b及中心区102a承受不同的显影液浓度,且显影液浓度的差异约在5至15%内。曝光后的光阻层106在边缘区102b及中心区102a之间的介面存在显影液浓度的梯度。具体而言,喷洒具有第一浓度的第一显影液以覆盖曝光后的光阻层106的整个表面,喷洒具有第二浓度的第二显影液以覆盖曝光后的光阻层106的边缘区102b,且第一浓度与第二浓度不同。在此实施例中,边缘区102b的显影液浓度高于中心区102a的显影液浓度,因此边缘区102b的线宽L1小于中心区102a的线宽L2。在另一实施例中,假如希望边缘区102b的线宽L1大于中心区102a的线宽L2,则边缘区102b的显影液浓度也可以低于中心区102a的显影液浓度。
在上述的实施例中,是以曝光后的光阻层106在边缘区102b的线宽不同于其在中心区102a的线宽为例来说明的,但并不用以限定本发明。本领域具有通常知识的普通技术人员应了解,在导电插塞的工艺中,有需要的话,曝光后的光阻层在边缘区的关键尺寸也可以不同于其在中心区的关键尺寸。举例来说,假如希望边缘区的关键尺寸大于(或小于)中心区的关键尺寸,则边缘区102b的PEB温度可以高于(或低于)中心区102a的PEB温度。或者,假如希望边缘区的关键尺寸大于(或小于)中心区的关键尺寸,则边缘区102b的显影液浓度可以高于(或低于)中心区102a的显影液浓度。此外,有需要的话,上述两种对不同区(即边缘区及中心区)改变PEB温度或显影液浓度的方式可以一起使用或分开使用。
请参阅图1B所示,在改变曝光后的光阻层106的晶圆边缘的性质之后,将晶圆100送至蚀刻模块。以曝光后的光阻层106为掩膜,将材料层图案化。由不均匀的蚀刻气体分布引起的不同蚀刻率将会补偿曝光后的光阻层106在边缘区102b及中心区102a之间的关键尺寸的差异,因此,具有均匀图案110的图案化材料层104a将会形成在晶圆100上,且图案110的线宽为L 3。线宽L3可以小于、等于或大于线宽L2。如此处所述,本发明的半导体制造工艺更包括以曝光后的光阻层106为掩膜,对晶圆100进行一蚀刻工艺,使得晶圆100各处具有均匀的线宽L3。
如上所述,本发明提供了一种用来事先补偿蚀刻效应的半导体制造工艺。也就是说,在微影工艺中,藉由微影轨道机在晶圆边缘区及晶圆中心区形成不同的关键尺寸。在蚀刻工艺后,由于在边缘区及中心区的不同蚀刻率,结果变成在晶圆各处形成均匀的关键尺寸。所以,本发明的半导体制造工艺解决了由于蚀刻反应室引起的关键尺寸的变异,且避免藉由步进机的现有习知补偿方法而造成的与曝光相关的问题。
此外,本发明的实施例是以使用正光阻材料为例来说明的,但本发明并不以此为限。本领域具有通常知识的普通技术人员应了解,有需要的话,也可以使用负光阻材料。由于正光阻材料与负光阻材料的性质相反,因此改变PEB温度或显影液浓度而造成线宽(或关键尺寸)的变化的趋势将会与前述的实施例相反。
另外,上述的实施例是以晶圆具有中心区及边缘区为例来说明的,但并不用以限定本发明。本领域具有通常知识的普通技术人员应了解,晶圆可以具有第一区及第二区,且第一区及第二区的配置可以视后续蚀刻工艺的蚀刻气体分布来调整。举例来说,第一区可以是晶圆的上半区,而第二区可以晶圆的下半区。
接着,用于上述半导体制造工艺的设备将说明如下。将环状构件整合至微影轨道机的单元,以改变晶圆的边缘区的性质。为了清楚及方便说明的目的,在以下的实施例中,是以曝光后的光阻层在晶圆边缘区的希望的线宽小于其在晶圆中心区的希望的线宽为例来说明的,但不用以限定本发明。可以藉由将环状构件整合至微影轨道机的PEB单元,达到曝光后的光阻层在晶圆边缘区及晶圆中心区之间的线宽差异。图3A至图3C是本发明一实施例的操作设备的剖面示意图,在设备中,环状构件整合至微影轨道机的PEB单元。
请参阅图3A所示,在涂覆步骤及曝光步骤之后,将具有材料层(未绘示)及曝光后的光阻层(未绘示)形成于其上的晶圆100传送至PEB单元200。晶圆100的背面与PEB单元200的加热表面接触。PEB程式至少包括以下两个步骤。在预热步骤中,整片晶圆100以90℃加热10秒钟。然后,请参阅图3B所示,进行主要加热步骤。环状构件202往下移动至活动(active)位置以额外地加热晶圆100的边缘区。晶圆100的边缘区定义为具有宽度为约1/20至1/60的晶圆直径的环状区。以PEB单元200加热整个晶圆100(90℃,进行50秒),且以环状构件202额外地加热晶圆100的边缘区(100℃,进行50秒)的条件下进行主要加热步骤。换言之,晶圆100在边缘区的PEB温度高于其在中心区的PEB温度。接着,请参阅图3C所示,环状构件202往上移动至闲置(idle)位置,且晶圆100随后从PEB单元200传出。然后,将晶圆100传送至显影单元进行显影,之后,将晶圆100传送至硬烤(hard baking)单元。因此,由于环状构件202及PEB单元200对晶圆100具有不同的加热温度,曝光后的光阻层在边缘区的希望的线宽会小于其在中心区的希望的线宽。
在此实施例中,环状构件202经组态以配置于晶圆100的上方,环状构件202未与晶圆100的上表面接触,且环状构件202与PEB单元200为分开制造的。然而,本发明并不以此为限。在另一实施例中,环状构件202经组态以配置于晶圆100的下方,环状构件202与晶圆100的背面接触,且环状构件202与PEB单元200制造为一体成形,如图4所示。
或者,晶圆在边缘区及中心区之间的线宽差异也可以藉由将环状构件整合至微影轨道机的显影单元来达到。图5A至图5E是本发明一实施例的操作设备的剖面示意图,在设备中,环状构件整合至微影轨道机的显影单元,其中图5D的右下方为部分放大图。
请参阅图5A所示,在涂覆步骤、曝光步骤及曝光后烘烤步骤之后,将具有材料层(未绘示)及曝光后的光阻层(未绘示)形成于上的晶圆100传送至显影单元204。显影程序至少包括以下五个步骤。在第一喷洒步骤中,显影单元204的喷头203喷洒显影液206至晶圆100上。显影单元204轻轻地旋转以确保显影液206覆盖晶圆100的整个表面。然后,请参阅图5B所示,进行第一静置(static puddle)步骤。覆盖显影液206的晶圆100静置2-10秒。接着,请参阅图5C所示,进行第二喷洒步骤。环状构件208往下移动至活动位置以喷洒显影液210在晶圆100的边缘区上。显影液210的浓度较显影液206的浓度高10%左右。之后,请参阅图5D所示,进行第二静置步骤约10-40秒。在此步骤中,环状构件208往上移动至闲置位置。晶圆100的边缘区覆盖显影液206及显影液210的混合液207,且晶圆100的中心区覆盖显影液206。换言之,晶圆100在边缘区的显影液浓度高于其在中心区的显影液浓度。然后,请参阅图5E所示,显影单元204旋转20-50秒以将显影液206及显影液210从晶圆100甩开。然后,将晶圆100从显影单元204传送至硬烤单元。因此,由于环状构件208及显影单元204对晶圆100提供不同的显影液浓度,曝光后的光阻层在边缘区的希望的线宽会小于其在中心区的希望的线宽。
在上述的实施例中,是以构件202及208呈环状为例来说明的,但并不用以限定本发明。本领域具有通常知识的普通技术人员应了解,构件202及208的形状可以为任何适用于本发明设备的形状。举例来说,构件202可以呈具有多个加热区的盘状,且可以单独控制这些加热区的温度。
综上所述,在本发明的半导体制造工艺中,可以藉由微影轨道机使得晶圆在边缘区的关键尺寸不同于其在中心区的关键尺寸,以补偿后续的蚀刻效应。也就是说,在一晶圆内藉由PEB温度或显影液浓度引起的关键尺寸分布可以补偿在蚀刻工艺中的蚀刻气体分布。因此,在蚀刻工艺后,晶圆各处的关键尺寸将会均匀,因而提升半导体元件的产率及效能。
此外,本发明的设备包括环状构件,且环状构件可以很容易地整合至微影轨道机的PEB单元或显影单元,以改变晶圆的边缘性质。可以在不需要更换现有的制造机台的情况下,进行此种简单且容易的改装。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (14)

1.一种半导体制造工艺,其特征在于包括以下步骤:
提供一晶圆,其中该晶圆上已形成一曝光后的光阻层,且该晶圆包括一中心区及一边缘区;以及
改变该晶圆的该边缘区的一性质,使该曝光后的光阻层在该边缘区的线宽不同于该曝光后的光阻层在该中心区的线宽。
2.根据权利要求1所述的半导体制造工艺,其特征在于藉由微影轨道机来改变该晶圆的该边缘区的该性质。
3.根据权利要求1所述的半导体制造工艺,其特征在于该性质包括温度。
4.根据权利要求3所述的半导体制造工艺,其特征在于该中心区及该边缘区之间的温度差异在5到20℃内。
5.根据权利要求1所述的半导体制造工艺,其特征在于提供该晶圆的步骤之后,更包括在该晶圆上喷洒显影液。
6.根据权利要求5所述的半导体制造工艺,其特征在于该性质包括显影液浓度。
7.根据权利要求6所述的半导体制造工艺,其特征在于该中心区及该边缘区的显影液浓度的差异在5到15%内。
8.根据权利要求1所述的半导体制造工艺,其特征在于该曝光后的光阻层先前是以相同的曝光能量在该晶圆的该中心区及该边缘区进行曝光。
9.根据权利要求1所述的半导体制造工艺,其特征在于该曝光后的光阻层先前是以不同的曝光能量在该晶圆的该中心区及该边缘区进行曝光。
10.一种用于半导体制造工艺的设备,其特征在于其是对具有曝光后的光阻层形成于其上的晶圆进行该半导体制造工艺,该晶圆包括一中心区及一边缘区,且该设备包括:
一环状构件,其整合至微影轨道机的一单元,以改变该晶圆的边缘区的性质,使该曝光后的光阻层在该边缘区的线宽不同于该曝光后的光阻层在该中心区的线宽。
11.根据权利要求10所述的用于半导体制造工艺的设备,其特征在于该单元包括一曝光后烘烤单元。
12.根据权利要求11所述的用于半导体制造工艺的设备,其特征在于该环状构件与该曝光后烘烤单元对该晶圆具有不同的加热温度。
13.根据权利要求10所述的用于半导体制造工艺的设备,其特征在于该单元包括一显影单元。
14.根据权利要求13所述的用于半导体制造工艺的设备,其特征在于该环状构件与该显影单元对该晶圆提供不同的显影液浓度。
CN200910223693XA 2009-09-09 2009-11-24 半导体制造工艺及用于此半导体制造工艺的设备 Active CN102024686B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/555,811 US7845868B1 (en) 2009-09-09 2009-09-09 Apparatus for semiconductor manufacturing process
US12/555,811 2009-09-09

Publications (2)

Publication Number Publication Date
CN102024686A CN102024686A (zh) 2011-04-20
CN102024686B true CN102024686B (zh) 2013-02-27

Family

ID=43244053

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910223693XA Active CN102024686B (zh) 2009-09-09 2009-11-24 半导体制造工艺及用于此半导体制造工艺的设备

Country Status (5)

Country Link
US (2) US7845868B1 (zh)
JP (1) JP5269743B2 (zh)
CN (1) CN102024686B (zh)
DE (1) DE102009043482B4 (zh)
TW (1) TWI413158B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158598A (zh) * 2015-05-14 2016-11-23 瑞萨电子株式会社 半导体器件的制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10386723B2 (en) * 2016-03-04 2019-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography patterning with flexible solution adjustment
US11586113B2 (en) 2018-06-15 2023-02-21 Mattson Technology, Inc Methods and apparatus for post exposure bake processing of a workpiece
CN113391528A (zh) * 2020-03-11 2021-09-14 长鑫存储技术有限公司 改善光阻显影均匀性的方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6431416A (en) * 1987-07-27 1989-02-01 Nec Corp Photoetching
US6117778A (en) 1998-02-11 2000-09-12 International Business Machines Corporation Semiconductor wafer edge bead removal method and tool
JP2000277423A (ja) * 1999-03-26 2000-10-06 Denso Corp 半導体装置の製造方法
JP2000349018A (ja) * 1999-06-08 2000-12-15 Nec Corp フォトレジスト用ベーク炉
TW535192B (en) * 1999-11-16 2003-06-01 Tokyo Electron Ltd Substrate processing unit and processing method
US6695922B2 (en) * 1999-12-15 2004-02-24 Tokyo Electron Limited Film forming unit
JP3825277B2 (ja) * 2001-05-25 2006-09-27 東京エレクトロン株式会社 加熱処理装置
JP4948715B2 (ja) 2001-06-29 2012-06-06 富士通セミコンダクター株式会社 半導体ウエハ装置およびその製造方法
JP3869306B2 (ja) * 2001-08-28 2007-01-17 東京エレクトロン株式会社 現像処理方法および現像液塗布装置
TW497138B (en) * 2001-08-28 2002-08-01 Winbond Electronics Corp Method for improving consistency of critical dimension
JP4131786B2 (ja) 2001-09-03 2008-08-13 株式会社東芝 半導体装置の製造方法およびウエハ構造体
JP3718647B2 (ja) * 2001-10-19 2005-11-24 東京エレクトロン株式会社 現像装置及び現像方法
KR20030044205A (ko) 2001-11-29 2003-06-09 동부전자 주식회사 반도체 제조 장치 및 방법
JP2003203837A (ja) * 2001-12-28 2003-07-18 Tokyo Electron Ltd 基板処理方法及び基板処理装置
US20040067654A1 (en) 2002-10-07 2004-04-08 Promos Technologies, Inc. Method of reducing wafer etching defect
US7404874B2 (en) 2004-06-28 2008-07-29 International Business Machines Corporation Method and apparatus for treating wafer edge region with toroidal plasma
US7566181B2 (en) * 2004-09-01 2009-07-28 Tokyo Electron Limited Controlling critical dimensions of structures formed on a wafer in semiconductor processing
JP4527652B2 (ja) * 2004-11-16 2010-08-18 東京エレクトロン株式会社 露光条件設定方法、基板処理装置およびコンピュータプログラム
KR100626395B1 (ko) * 2005-06-29 2006-09-20 삼성전자주식회사 노광 후 베이크 장치 및 노광 후 베이크 방법, 그리고 상기장치를 가지는 포토 리소그래피 시스템
EP1952122A4 (en) * 2005-10-27 2010-01-13 Xitronix Corp METHOD FOR PHOTOREFLECTANCE CHARACTERIZATION OF THE CONSTRAINT AND ACTIVE DOPANT IN SEMICONDUCTOR STRUCTURES
US8669497B2 (en) * 2007-03-30 2014-03-11 Tokyo Electron Limited Apparatus and method for predictive temperature correction during thermal processing
JP5398318B2 (ja) * 2009-03-24 2014-01-29 株式会社東芝 露光装置および電子デバイスの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158598A (zh) * 2015-05-14 2016-11-23 瑞萨电子株式会社 半导体器件的制造方法

Also Published As

Publication number Publication date
US8142086B2 (en) 2012-03-27
US7845868B1 (en) 2010-12-07
DE102009043482A1 (de) 2011-03-24
CN102024686A (zh) 2011-04-20
DE102009043482B4 (de) 2014-09-11
JP5269743B2 (ja) 2013-08-21
TWI413158B (zh) 2013-10-21
US20110059622A1 (en) 2011-03-10
JP2011061169A (ja) 2011-03-24
TW201110194A (en) 2011-03-16

Similar Documents

Publication Publication Date Title
KR100333035B1 (ko) 반도체 장치의 제조방법 및 반도체 장치
TWI657318B (zh) 顯影處理方法
CN102024686B (zh) 半导体制造工艺及用于此半导体制造工艺的设备
CN105931995A (zh) 阵列基板及其制作方法
CN110739203A (zh) 用于处理基板的方法
KR100965600B1 (ko) 실리콘 태양전지와 그의 제조방법 및 제조장치
CN110571166B (zh) 晶边刻蚀方法和半导体器件制造方法
CN106683986A (zh) 一种改善晶片边缘缺陷的方法
JP2013214689A (ja) 半導体装置の製造方法および塗布装置
CN101958278A (zh) 半导体器件的制造方法
CN112147848A (zh) 一种小尺寸沟槽的制备方法
KR20010046719A (ko) 케미컬 공급노즐을 구비한 스피너장비, 이를 이용한 패턴형성방법 및 식각 방법
JPH02125610A (ja) ホットプレート
WO2015055118A1 (zh) 一种电极加热极及其加工工艺
KR200205184Y1 (ko) 반도체 웨이퍼 베이크장치
KR100706781B1 (ko) 개선된 구조의 노즐 유닛을 포함하는 현상 장치
JPS6347924A (ja) 半導体装置の製造方法
KR100731069B1 (ko) 플래시 메모리 소자의 플로팅 게이트 및 그 형성방법
KR20070000014A (ko) 스핀 코팅 방법
KR20060078513A (ko) 반도체 웨이퍼 현상장치
CN101593688A (zh) 半导体制造方法及半导体掩模结构
KR20120028652A (ko) 반도체 소자의 형성 방법
CN107680935A (zh) 低温多晶硅阵列基板、阵列基板的制造方法及其显示装置
KR20020094512A (ko) 반도체 제조 장치용 가열장치
KR20010029288A (ko) 마스크 현상장치용 온도보상 마스크 척

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant