KR20100073091A - 반도체 소자의 패턴 형성방법 - Google Patents

반도체 소자의 패턴 형성방법 Download PDF

Info

Publication number
KR20100073091A
KR20100073091A KR1020080131677A KR20080131677A KR20100073091A KR 20100073091 A KR20100073091 A KR 20100073091A KR 1020080131677 A KR1020080131677 A KR 1020080131677A KR 20080131677 A KR20080131677 A KR 20080131677A KR 20100073091 A KR20100073091 A KR 20100073091A
Authority
KR
South Korea
Prior art keywords
pattern
photoresist
baking
region
temperature
Prior art date
Application number
KR1020080131677A
Other languages
English (en)
Inventor
양현조
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080131677A priority Critical patent/KR20100073091A/ko
Publication of KR20100073091A publication Critical patent/KR20100073091A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70625—Dimensions, e.g. line width, critical dimension [CD], profile, sidewall angle or edge roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

셀 영역의 패턴 CD의 균일도와 주변회로 영역의 패턴 CD의 균일도를 동시에 확보할 수 있는 반도체 소자의 패턴 형성방법을 제시한다. 이는, 웨이퍼 상에 식각 대상막을 형성하는 단계와, 식각 대상막 상에 포토레지스트를 도포하는 단계와, 베이크 온도에 따른 셀 영역의 패턴 CD의 변화량을 계산하는 단계와, 셀 영역에 대한 베이크 온도를 설정하는 단계와, 셀 영역의 패턴 CD를 균일하게 유지하면서 베이크 온도와 노광 에너지에 따른 주변회로 영역의 패턴 CD의 변화량을 계산하는 단계와, 주변회로 영역에 대한 베이크 온도 및 노광 에너지를 설정하는 단계와, 설정된 베이크 온도 및 노광 에너지를 이용하여 포토레지스트를 노광 및 베이크하는 단계와, 베이크된 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴을 이용하여 식각 대상막을 패터닝하는 단계, 및 포토레지스트 패턴을 제거하는 단계를 포함한다.
CD 균일도, PEB, 노광 에너지, PEB 온도

Description

반도체 소자의 패턴 형성방법{Method for forming pattern in semiconductor device}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 셀 영역과 주변회로 영역에서의 패턴의 임계치수(CD)의 균일도를 확보할 수 있는 반도체 소자의 패턴 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 제조를 위한 포토리소그래피(photolithography) 공정은 마스크(mask) 상의 패턴을 웨이퍼(wafer) 상의 감광막 패턴으로 전사하는 것으로, 포토레지스트 도포→노광→노광후 베이크(Post Exposure Bake : PEB)→현상의 수순으로 진행된다. 최근에는 반도체 소자가 대폭 고집적화됨에 따라 형성되는 패턴의 선폭 또한 대폭 미세화되었는데, 이에 따라 노광시의 해상도를 높여 미세한 임계치수(CD : Critical Dimension)를 갖는 패턴을 구현하기 위하여 노광원으로는 300㎚ 이하의 단파장인 심자외선(Deep Ultraviolet : DUV)을 이용함과 아울러, 포토레지스트로는 해당 노광원에 대해 우수하게 반응할 수 있는 화학증폭형 포토레지스트를 이용하게 되는 원자외 노광법을 주로 이용하고 있다.
한편, 반도체 소자의 고집적화에 따라 반도체 소자의 제조를 위한 디자인 룰(design rule)은 점차 엄격해지고, 공정 마진은 줄어들고 있다. 또한, 생산 효율 향상을 위해 대구경의 웨이퍼가 사용되면서 공정 적응성을 위해 배치식(batch type) 장비에서 개별 웨이퍼 처리 장비의 사용이 늘어나게 되었다. 종래에는 균일한 반도체 소자의 제조를 위해 하나의 배치에 포함된 웨이퍼 상호 간의 공정 균일성이 문제가 되었으나, 근래에는 동일 웨이퍼 내에서 위치에 따른 공정 균일성이 중요한 문제가 되고 있다.
특히, 식각 공정의 경우 하나의 웨이퍼 내에서 웨이퍼 중심부와 외곽부에서의 식각 균일성을 확보하는 것은 매우 어려운 실정이다. 포토레지스트 패턴의 CD 분포가 아무리 균일해도 식각 과정에서 CD 분포에 차이가 발생하는 경우가 매우 많다. 특히 패턴들이 밀집되어 있는 있는 셀 영역과 패턴들이 상대적으로 덜 밀집된 주변회로 영역간의 패턴 CD의 차이는 더욱 크게 발생한다.
도 1 및 도 2는 게이트 도전층을 식각한 후 웨이퍼 내 셀 영역과 주변회로 영역에서의 게이트 도전층 패턴의 임계치수(CD)를 측정하여 나타낸 도면들이다.
도 1을 참조하면, 셀 영역의 패턴 CD의 분포를 나타낸 것으로, 셀 영역 내에서 중심부와 외곽부의 CD 차이는 2nm 내외 정도이다. 그러나, 주변회로 영역의 패턴 CD의 분포를 나타낸 도 2를 참조하면, 중심부와 외곽부의 CD 차이가 셀 영역에 비해 크게 나타나며, 큰 경우 10nm 이상의 큰 차이를 나타내기도 한다.
이러한 문제를 해결하기 위하여 종래에는 웨이퍼 내 위치별로, 즉 웨이퍼의 중심부와 외곽부의 노광 에너지를 다르게 설정하여 노광 공정을 수행함으로써 최종 식각 공정 후의 패턴의 CD 분포를 보상하였다. 그러나, 이 방법으로는 셀 영역의 패턴 크기(CD)는 어느 정도 균일하게 할 수 있지만, 주변회로 영역의 패턴 CD까지 동시에 균일하게 할 수는 없다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 셀 영역의 패턴 CD의 균일도와 주변회로 영역의 패턴 CD의 균일도를 동시에 확보할 수 있는 반도체 소자의 패턴 형성방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 반도체 소자의 패턴 형성방법은, 웨이퍼 상에 식각 대상막을 형성하는 단계와, 식각 대상막 상에 포토레지스트를 도포하는 단계와, 포토레지스트를 소정의 광원을 사용하여 노광하는 단계와, 웨이퍼의 영역별로 온도를 다르게 하여 포토레지스트를 베이크하는 단계와, 베이크된 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴을 이용하여 식각 대상막을 패터닝하는 단계, 및 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 포토레지스트를 노광하는 단계에서, 상기 웨이퍼의 영역별로 노광 에너지를 다르게 하여 노광할 수 있다.
상기 포토레지스트를 베이크하는 단계에서, 상기 웨이퍼의 중심부와 주변부의 온도를 다르게 설정하여 베이크할 수 있다.
상기 포토레지스트를 베이크하는 단계는, 영역별로 온도 조절이 가능한 가변 플레이트를 사용하여 수행할 수 있다.
본 발명에 따른 반도체 소자의 패턴 형성방법은, 웨이퍼 상에 식각 대상막을 형성하는 단계와, 식각 대상막 상에 포토레지스트를 도포하는 단계와, 베이크 온도에 따른 셀 영역의 패턴 CD의 변화량을 계산하는 단계와, 셀 영역에 대한 베이크 온도를 설정하는 단계와, 셀 영역의 패턴 CD를 균일하게 유지하면서 베이크 온도와 노광 에너지에 따른 주변회로 영역의 패턴 CD의 변화량을 계산하는 단계와, 주변회로 영역에 대한 베이크 온도 및 노광 에너지를 설정하는 단계와, 설정된 베이크 온도 및 노광 에너지를 이용하여 포토레지스트를 노광 및 베이크하는 단계와, 베이크된 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계와, 포토레지스트 패턴을 이용하여 식각 대상막을 패터닝하는 단계, 및 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 한다.
상기 포토레지스트를 베이크하는 단계는, 영역별로 온도 조절이 가능한 가변 플레이트를 사용하여 수행할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되는 것으로 해석되어서는 안된다.
본 발명은 웨이퍼 상에 식각 대상막을 형성하고 이 식각 대상막을 패터닝하기 위한 마스크로 포토레지스트 패턴을 형성할 때, 포토레지스트에 대한 노광 및 베이크 공정의 조건을 조절함으로써 셀 영역 뿐만 아니라 주변회로 영역에서도 패턴의 임계 치수(CD)의 균일도를 확보하는 방법을 제시한다. 구체적으로, 포토레지 스트에 대한 노광 및 베이크 단계에서, 패턴 CD에 영향을 주는 노광 에너지 및 베이크 온도를 패턴 CD의 균일도를 확보할 수 있는 조건으로 설정한 후, 설정된 조건으로 노광 및 베이크를 실시하여 CD 균일도가 향상된 포토레지스트 패턴을 형성한다.
도 3은 노광 에너지를 조절하여 셀 영역의 패턴 CD를 보정하는 경우 식각 후의 웨이퍼 내의 패턴 CD 분포를 도식적으로 나타낸 도면이다.
가장 왼쪽에 배치된 도면은 웨이퍼 영역별 공정 조건을 나타낸 것으로, PEB 공정의 온도를 110℃로 유지하고 노광 에너지를 중심부로부터 28.5mJ ∼ 27.5mJ로 변화시키면서 노광을 실시하였다.
그 결과, 식각 후의 패턴 CD의 분포를 보면, 셀 영역의 경우 중심부와 외곽부에서 모두 균일한 패턴 CD 분포를 나타내지만, 주변회로 영역의 경우에는 패턴의 CD가 116nm ∼ 106.5nm로 균일하지 못한 것으로 나타났다. 이는 주변회로 영역의 경우 패턴의 밀집도가 셀 영역에 비해 떨어지기 때문에 식각 후의 CD에 편차가 많이 나타나게 되는 것이다.
도 4 및 도 5는 노광 후 베이크(PEB) 온도에 따른 셀 영역 및 주변회로 영역의 패턴 CD의 변화를 나타낸 그래프이다.
먼저, 셀 영역의 패턴의 CD를 나타낸 도 4를 참조하면, PEB 플레이트의 온도가 20℃ 증가할 때 패턴의 CD는 7 ∼ 8㎚ 정도 감소하는 것으로 나타났다. 반면, 주변회로 영역의 패턴의 CD를 나타낸 도 5를 참조하면, PEB 플레이트의 온도가 20℃ 증가할 때 패턴의 CD는 22 ∼ 23㎚ 정도 감소하여 셀 영역에 비해 CD의 변화량 이 큰 것을 알 수 있다. PEB의 온도가 증가할수록 포토레지스트 내의 산이 확산되어 패턴의 CD가 감소하게 되는데, 셀 영역과 같이 패턴이 밀집되어 있는 영역보다는 주변회로 영역과 같이 패턴이 덜 밀집되어 있는 영역에서 패턴 CD의 변화량이 훨씬 크게 나타난다.
도 6은 PEB 온도와 노광 에너지에 따른 셀 영역과 주변회로 영역의 패턴 CD의 변화를 나타낸 그래프이다.
도 6을 참조하면, 노광 에너지를 30mJ에서 26mJ로 점차적으로 변화시키면서 PEB 온도에 따른 패턴 CD를 측정한 결과, 셀 영역의 패턴 CD(110)는 일정하게 유지되고 주변회로 영역의 패턴 CD(120)를 조절할 수 있음을 알 수 있다.
본 발명은 이상의 원리를 이용하여 셀 영역과 주변회로 영역에서의 패턴의 CD 편차를 개선하는 방법을 제시한다.
도 7은 본 발명에 따른 반도체 소자의 패턴 형성방법을 설명하기 위한 흐름도이다.
먼저, PEB 온도에 따른 셀 영역의 CD 변화량을 계산한다(단계 210). 이때, 도 4의 그래프를 이용하여 PEB 온도에 따른 셀 영역의 CD 변화량을 계산할 수 있다. PEB 온도에 따른 셀 영역의 CD 변화량을 계산한 후에는, 계산된 값을 이용하여 웨이퍼내 위치별로 적절한 PEB 온도를 설정하여 셀 영역의 CD를 균일하게 맞춘다(단계 220). 도 8은 PEB 온도를 조절하면서 셀 영역의 CD를 균일하게 보정하는 과정을 도시적으로 나타낸 도면이다. 도 8과 같이, 노광 에너지를 28mJ로 일정하게 유지하면서 PEB 온도를 중심부로부터 112.5℃에서 107.5℃까지 변화시킬 경우, 셀 영역의 패턴 CD가 56nm로 전체적으로 균일하게 나타나고, 주변회로 영역은 전체적으로 균일하지는 않지만 도 3에 비해서는 균일도가 향상된 것을 알 수 있다.
셀 영역의 CD를 균일하게 맞춘 후에는, 셀 영역의 CD를 균일하게 유지하면서 PEB 온도와 노광 에너지에 따른 주변회로 영역의 CD 변화량을 계산한다(단계 230). 이때, 도 6의 그래프를 이용하여 셀 영역의 CD를 동일하게 유지하면서, PEB 온도와 노광 에너지를 변화시킬 때 주변회로 영역의 CD 변화량을 계산할 수 있다.
계산 결과를 토대로, 웨이퍼 영역별로 적절한 PEB 온도와노광 에너지를 설정한 다음, 웨이퍼 영역별 적정 PEB 온도 및 노광 에너지를 이용하여 PEB를 실시한다(단계 240).
도 9는 PEB 온도와 노광 에너지를 조절하여 주변회로 영역의 CD를 균일하게 하는 과정을 도식적으로 나타낸 도면으로, PEB 온도와 노광 에너지를 조절함으로써 셀 영역뿐만 아니라 주변회로 영역까지도 전체적으로 균일한 패턴 CD를 구현할 수 있음을 알 수 있다.
상술한 본 발명에 따르면, 웨이퍼의 중심부와 외곽부의 패턴 CD의 차이를 줄이기 위해 노광 후 베이크(PEB) 공정의 온도를 다르게 설정하고, 그에 따른 CD 변화량을 보정하기 위하여 노광 에너지를 다르게 설정함으로써, 셀 영역과 주변회로 영역에서의 패턴 CD의 균일도를 확보할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1 및 도 2는 게이트 도전층을 식각한 후 웨이퍼 내의 셀 영역과 주변회로 영역에서의 게이트 도전층 패턴의 크기(CD)를 측정하여 나타낸 도면들이다.
도 3은 노광 에너지를 조절하여 셀 영역의 패턴 CD를 보정하는 경우 식각 후의 웨이퍼 내의 패턴 CD 분포를 도식적으로 나타낸 도면이다.
도 4 및 도 5는 노광 후 베이크(PEB) 온도에 따른 셀 영역 및 주변회로 영역의 패턴 CD의 변화를 나타낸 그래프이다.
도 6은 PEB 온도와 노광 에너지에 따른 셀 영역과 주변회로 영역의 패턴 CD의 변화를 나타낸 그래프이다.
도 7은 본 발명에 따른 반도체 소자의 패턴 형성방법을 설명하기 위한 흐름도이다.
도 8은 PEB 온도를 조절하면서 셀 영역의 CD를 균일하게 보정하는 과정을 도시적으로 나타낸 도면이다.
도 9는 PEB 온도와 노광 에너지를 조절하여 주변회로 영역의 CD를 균일하게 하는 과정을 도식적으로 나타낸 도면이다.

Claims (6)

  1. 웨이퍼 상에 식각 대상막을 형성하는 단계;
    상기 식각 대상막 상에 포토레지스트를 도포하는 단계;
    상기 포토레지스트를 소정의 광원을 사용하여 노광하는 단계;
    상기 웨이퍼의 영역별로 온도를 다르게 하여 상기 포토레지스트를 베이크하는 단계;
    베이크된 상기 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 이용하여 상기 식각 대상막을 패터닝하는 단계; 및
    상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  2. 제1항에 있어서,
    상기 포토레지스트를 노광하는 단계에서,
    상기 웨이퍼의 영역별로 노광 에너지를 다르게 하여 노광하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  3. 제1항에 있어서,
    상기 포토레지스트를 베이크하는 단계에서,
    상기 웨이퍼의 중심부와 주변부의 온도를 다르게 설정하여 베이크하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  4. 제1항에 있어서,
    상기 포토레지스트를 베이크하는 단계는,
    영역별로 온도 조절이 가능한 가변 플레이트를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  5. 웨이퍼 상에 식각 대상막을 형성하는 단계;
    상기 식각 대상막 상에 포토레지스트를 도포하는 단계;
    베이크 온도에 따른 셀 영역의 패턴 CD의 변화량을 계산하는 단계;
    셀 영역에 대한 베이크 온도를 설정하는 단계;
    셀 영역의 패턴 CD를 균일하게 유지하면서 베이크 온도와 노광 에너지에 따른 주변회로 영역의 패턴 CD의 변화량을 계산하는 단계;
    주변회로 영역에 대한 베이크 온도 및 노광 에너지를 설정하는 단계;
    설정된 베이크 온도 및 노광 에너지를 이용하여 상기 포토레지스트를 노광 및 베이크하는 단계;
    베이크된 상기 포토레지스트를 현상하여 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 이용하여 상기 식각 대상막을 패터닝하는 단계; 및
    상기 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
  6. 제5항에 있어서,
    상기 포토레지스트를 베이크하는 단계는,
    영역별로 온도 조절이 가능한 가변 플레이트를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
KR1020080131677A 2008-12-22 2008-12-22 반도체 소자의 패턴 형성방법 KR20100073091A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080131677A KR20100073091A (ko) 2008-12-22 2008-12-22 반도체 소자의 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080131677A KR20100073091A (ko) 2008-12-22 2008-12-22 반도체 소자의 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20100073091A true KR20100073091A (ko) 2010-07-01

Family

ID=42636117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080131677A KR20100073091A (ko) 2008-12-22 2008-12-22 반도체 소자의 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20100073091A (ko)

Similar Documents

Publication Publication Date Title
US20030054642A1 (en) Production method of semiconductor device and production system of semiconductor device
JP2008512003A (ja) 半導体プロセスにおける、ウエハ上に形成された構造物の限界寸法の制御
US7977019B2 (en) Semiconductor device manufacturing method, semiconductor device manufacturing equipment, and computer readable medium
TWI413158B (zh) 半導體製程及用於此半導體製程的設備
KR20030034040A (ko) 포토레지스트 베이킹 공정을 제어하기 위한 방법과 장치
JP6286958B2 (ja) フォトマスクの作製方法、及び半導体装置の製造方法
KR20100073091A (ko) 반도체 소자의 패턴 형성방법
US20080044739A1 (en) Correction Of Resist Critical Dimension Variations In Lithography Processes
JP2000277423A (ja) 半導体装置の製造方法
JP5580546B2 (ja) レジストパターン形成方法
JP2001230175A (ja) パターン形成方法及び電子線露光装置
KR100741578B1 (ko) 반도체 제조를 위한 감광제 도포용 트랙장비의 핫 플레이트및 ｃｄ조절 방법
JP4328516B2 (ja) レジストパターンの形成方法及び加熱処理装置
JP2011066119A (ja) 半導体装置の製造装置および製造方法
JP2007318181A (ja) 現像処理装置の調整方法及び半導体装置の製造方法
JP2003318092A (ja) 露光装置および半導体装置の製造方法
JP4522040B2 (ja) 半導体装置の製造方法
JP4121770B2 (ja) フォトマスク製造用べーキング装置
US6777345B2 (en) Patterning methods for fabricating semiconductor devices
KR100599927B1 (ko) 포토마스크 제작용 레지스트 베이크 장치
KR100816203B1 (ko) 웨이퍼 내 패턴 균일화를 위한 반도체 장치 제조용 노광 방법
KR20080011929A (ko) 노광 장비 및 이를 이용한 노광 마스크 제조 방법
Zheng et al. Contact CD Uniformity and Hole Circularity Improvement in 32/28 nm Node: Effect of Substrate Properties and Chemical Material Baking Temperature
KR20100127116A (ko) 향상된 시디 균일도를 갖는 포토마스크 제조방법
KR20060053065A (ko) 광 조사를 통한 보정을 사용하여 미세 패턴들을 형성하는방법들

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application