TWI413158B - 半導體製程及用於此半導體製程的設備 - Google Patents

半導體製程及用於此半導體製程的設備 Download PDF

Info

Publication number
TWI413158B
TWI413158B TW098134930A TW98134930A TWI413158B TW I413158 B TWI413158 B TW I413158B TW 098134930 A TW098134930 A TW 098134930A TW 98134930 A TW98134930 A TW 98134930A TW I413158 B TWI413158 B TW I413158B
Authority
TW
Taiwan
Prior art keywords
wafer
photoresist layer
edge region
exposed photoresist
region
Prior art date
Application number
TW098134930A
Other languages
English (en)
Other versions
TW201110194A (en
Inventor
Pei Lin Huang
yi ming Wang
Chun Yen Huang
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of TW201110194A publication Critical patent/TW201110194A/zh
Application granted granted Critical
Publication of TWI413158B publication Critical patent/TWI413158B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03DAPPARATUS FOR PROCESSING EXPOSED PHOTOGRAPHIC MATERIALS; ACCESSORIES THEREFOR
    • G03D5/00Liquid processing apparatus in which no immersion is effected; Washing apparatus in which no immersion is effected

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Description

半導體製程及用於此半導體製程的設備
本發明是有關於一種半導體製程及用於此半導體製程的設備,且特別是有關於一種藉由微影軌道機(track)來改變曝光後的光阻層之性質的製程及設備。
由於積體電路的快速發展,縮小元件的尺寸及增加元件的集積度已成為半導體業界的主流。一般而言,半導體元件是藉由進行包括沉積製程、微影製程、蝕刻製程及離子植入製程之一連串的製程來製造,而其中決定關鍵尺寸(critical dimension;CD)的關鍵技術就是微影及蝕刻製程。
典型的微影製程是由包括微影軌道機及步進機(或掃描機)的微影機台來進行之。微影製程通常包括以下步驟。首先,藉由微影軌道機的塗覆機(coater)在欲進行圖案化的材料層上塗覆光阻層。然後,由步進機將光阻層部分曝光。接著,藉由微影軌道機的曝光後烘烤(post-exposure baking;PEB)單元對曝光後的光阻層進行曝光後烘烤。之後,藉由微影軌道機的顯影(developer)單元將曝光後的光阻層進行顯影。繼之,以顯影後的光阻層為罩幕,對材料層進行蝕刻製程,以將圖案從顯影後的光阻層轉移至材料層。
由於不均勻的蝕刻氣體分佈,晶圓邊緣及晶圓中心之間的蝕刻率並不相同,因此會導致不同的關鍵尺寸。一種已知的方法是對晶圓邊緣的晶片使用不同的曝光能量來進行曝光,以事先補償晶圓於邊緣區及中心區之間不同的蝕刻後(post-etch)關鍵尺寸的差異。然而,藉由曝光設備的補償無法消除一晶片內之關鍵尺寸的差異,且可能造成不希望的與曝光相關(shot-related)的問題。因此,會影響半導體元件的產率及效能。
有鑑於此,本發明提供一種半導體製程以補償蝕刻步驟中晶圓於邊緣區及中心區之間的關鍵尺寸的差異。
本發明另提供一種用於半導體製程的設備。可以在不需要購買新製程機台的情況下,藉由將環狀構件新增至現有的微影軌道機來製作此種設備。
本發明提供一種半導體製程。首先,提供一晶圓,其中晶圓上已形成曝光後的光阻層,且晶圓包括中心區及邊緣區。然後,改變晶圓之邊緣區的性質。
在本發明之一實施例中,藉由微影軌道機來改變上述晶圓之邊緣區的性質。
在本發明之一實施例中,上述性質包括溫度。
在本發明之一實施例中,上述中心區及邊緣區之間的溫度差異在約5到20℃內。
在本發明之一實施例中,於提供晶圓的步驟之後,上述半導體製程更包括於晶圓上噴灑顯影液。
在本發明之一實施例中,上述性質包括顯影液濃度。
在本發明之一實施例中,上述中心區及邊緣區之顯影液濃度的差異在約5到15%內。
在本發明之一實施例中,上述曝光後的光阻層先前是以相同的曝光能量於晶圓之中心區及邊緣區進行曝光。
在本發明之一實施例中,上述曝光後的光阻層先前是以不同的曝光能量於晶圓之中心區及邊緣區進行曝光。
本發明另提供一種用於半導體製程的設備,其對具有曝光後的光阻層形成於上的晶圓進行半導體製程,且設備包括整合至微影軌道機之單元的環狀構件,以改變晶圓之邊緣區的性質。
在本發明之一實施例中,上述單元包括曝光後烘烤(post-exposure baking;PEB)單元。
在本發明之一實施例中,上述環狀構件與曝光後烘烤單元對晶圓具有不同的加熱溫度。
在本發明之一實施例中,上述單元包括顯影單元。
在本發明之一實施例中,上述環狀構件與顯影單元對晶圓提供不同的顯影液濃度。
基於上述,在本發明之半導體製程中,藉由微影軌道機使得晶圓在邊緣區的關鍵尺寸不同於其在中心區的關鍵尺寸,以補償由後續蝕刻製程引起之不均勻的蝕刻氣體分佈。在改變曝光後的光阻層之晶圓邊緣的性質之後,使用曝光後的光阻層為罩幕,將位於曝光後的光阻層下方的材料層圖案化。因此,於晶圓上形成具有均勻關鍵尺寸的圖案化材料層。如此一來,可以提升半導體元件的產率及效能。此外。本發明的設備包括環狀構件,可以在不需要更換現有製程機台的前提下,輕易地將環狀構件整合至微影軌道機的PEB單元或顯影單元。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至1B為根據本發明一實施例所繪示之半導體製程的剖面示意圖。圖2是圖1A的上視圖。
請參照圖1A及圖2,提供包括中心區102a及邊緣區102b的晶圓100,其中邊緣區102b環繞中心區102a。舉例來說,邊緣區102b定義為具有寬度W的環狀區,寬度W約為晶圓直徑D之1/60至1/20。在一實施例中,12吋晶圓(其直徑為300毫米)之環狀區的寬度約為5至15毫米。晶圓100具有已形成於上的材料層104及曝光後的光阻層106。材料層例如是導體層或介電層,且曝光後的光阻層106例如是包括正光阻材料。在此實施例中,曝光後的光阻層106先前是以相同的曝光能量於晶圓100之中心區102a及邊緣區102b進行曝光,但本發明並不以此為限。在另一實施例中,有需要的話,曝光後的光阻層106也可以先前以不同的曝光能量於晶圓100之中心區102a及邊緣區102b進行曝光。可以藉由微影軌道機來改變曝光後的光阻層106之晶圓邊緣的性質,以於邊緣區102b形成圖案108,以及於中心區102a形成圖案107。圖案108的線寬L1小於圖案107的線寬L2。
如此處所述,本發明的半導體製程包括藉由微影軌道機來改變曝光後的光阻層106之晶圓邊緣的性質,以使得曝光後的光阻層106在晶圓邊緣區102b的線寬L1不同於其在晶圓中心區102a的線寬L2。在此實施例中,在邊緣區102b的線寬L1小於在中心區102a的線寬L2,但本發明並不以此為限。在另一實施例中,有需要的話,在邊緣區102b的線寬L1也可以大於在中心區102a的線寬L2。
改變晶圓100之邊緣區之性質的方法例如(但不限於)是藉由微影軌道機,將描述於下。性質包括溫度。具體而言,曝光後的光阻層106之邊緣區102b及中心區102a受到不同的曝光後烘烤(PEB)溫度,且PEB溫度的差異約在5至20℃內。換言之,邊緣區102b及中心區102a之間的溫度差異約在5至20℃內。舉例來說,中心區102a的PEB溫度約為80至120℃,而邊緣區102b的PEB溫度約為70至130℃。曝光後的光阻層106於邊緣區102b及中心區102a之間的介面存在PEB溫度的梯度(gradient)。具體而言,從晶圓100的下方以第一溫度加熱曝光後的光阻層106的邊緣區102b及中心區102a,從晶圓100的上方額外地以第二溫度加熱或降溫曝光後的光阻層106的邊緣區102b,且第一溫度與第二溫度不同。或者,從晶圓100之中心區的下方以第一溫度加熱曝光後的光阻層106的中心區102a,從晶圓100之邊緣區的下方以第二溫度加熱或降溫曝光後的光阻層106的邊緣區102b,且第一溫度與第二溫度不同。在此實施例中,邊緣區102b的PEB溫度高於中心區102a的PEB溫度,因此邊緣區102b的線寬L1小於中心區102a的線寬L2。在另一實施例中,假如希望邊緣區102b的線寬L1大於中心區102a的線寬L2,則邊緣區102b的PEB溫度也可以低於中心區102a的PEB溫度。
於提供晶圓的步驟之後,半導體製程更包括噴灑顯影液至晶圓100上,以改變晶圓100之邊緣區的性質。性質包括顯影液濃度。具體而言,曝光後的光阻層106之邊緣區102b及中心區102a承受不同的顯影液濃度,且顯影液濃度的差異約在5至15%內。曝光後的光阻層106於邊緣區102b及中心區102a之間的介面存在顯影液濃度的梯度。具體而言,噴灑具有第一濃度之第一顯影液以覆蓋曝光後的光阻層106的整個表面,噴灑具有第二濃度之第二顯影液以覆蓋曝光後的光阻層106的邊緣區102b,且第一濃度與第二濃度不同。在此實施例中,邊緣區102b的顯影液濃度高於中心區102a的顯影液濃度,因此邊緣區102b的線寬L1小於中心區102a的線寬L2。在另一實施例中,假如希望邊緣區102b的線寬L1大於中心區102a的線寬L2,則邊緣區102b的顯影液濃度也可以低於中心區102a的顯影液濃度。
在上述的實施例中,是以曝光後的光阻層106在邊緣區102b的線寬不同於其在中心區102a的線寬為例來說明之,但並不用以限定本發明。本領域具有通常知識者應了解,於導電插塞的製程中,有需要的話,曝光後的光阻層在邊緣區的關鍵尺寸也可以不同於其在中心區的關鍵尺寸。舉例來說,假如希望邊緣區的關鍵尺寸大於(或小於)中心區的關鍵尺寸,則邊緣區102b的PEB溫度可以高於(或低於)中心區102a的PEB溫度。或者,假如希望邊緣區的關鍵尺寸大於(或小於)中心區的關鍵尺寸,則邊緣區102b的顯影液濃度可以高於(或低於)中心區102a的顯影液濃度。此外,有需要的話,上述兩種對不同區(即邊緣區及中心區)改變PEB溫度或顯影液濃度的方式可以一起使用或分開使用。
請參照圖1B,於改變曝光後的光阻層106之晶圓邊緣的性質之後,將晶圓100送至蝕刻模組。以曝光後的光阻層106為罩幕,將材料層圖案化。由不均勻的蝕刻氣體分佈引起的不同蝕刻率將會補償曝光後的光阻層106於邊緣區102b及中心區102a之間的關鍵尺寸的差異,因此,具有均勻圖案110之圖案化材料層104a將會形成在晶圓100上,且圖案110的線寬為L3。線寬L3可以小於、等於或大於線寬L2。如此處所述,本發明的半導體製程更包括以曝光後的光阻層106為罩幕,對晶圓100進行一蝕刻製程,使得晶圓100各處具有均勻的線寬L3。
如上所述,本發明提供一種用來事先補償蝕刻效應的半導體製程。也就是說,於微影製程中,藉由微影軌道機於晶圓邊緣區及晶圓中心區形成不同的關鍵尺寸。於蝕刻製程後,由於在邊緣區及中心區的不同蝕刻率,結果變成在晶圓各處形成均勻的關鍵尺寸。所以,本發明的半導體製程解決由於蝕刻反應室引起之關鍵尺寸的變異,且避免藉由步進機之習知補償方法而造成的與曝光相關的問題。
此外,本發明的實施例是以使用正光阻材料為例來說明之,但本發明並不以此為限。本領域具有通常知識者應了解,有需要的話,也可以使用負光阻材料。由於正光阻材料與負光阻材料的性質相反,因此改變PEB溫度或顯影液濃度而造成線寬(或關鍵尺寸)之變化的趨勢將會與前述的實施例相反。
另外,上述的實施例是以晶圓具有中心區及邊緣區為例來說明之,但並不用以限定本發明。本領域具有通常知識者應了解,晶圓可以具有第一區及第二區,且第一區及第二區的配置可以視後續蝕刻製程的蝕刻氣體分佈來調整之。舉例來說,第一區可以是晶圓的上半區,而第二區可以晶圓的下半區。
接著,用於上述半導體製程的設備將說明如下。將環狀構件整合至微影軌道機之單元,以改變晶圓之邊緣區的性質。為了清楚及方便說明之目的,在以下的實施例中,是以曝光後的光阻層在晶圓邊緣區之希望的線寬小於其在晶圓中心區之希望的線寬為例來說明之,但不用以限定本發明。可以藉由將環狀構件整合至微影軌道機之PEB單元,達到曝光後的光阻層在晶圓邊緣區及晶圓中心區之間的線寬差異。圖3A至3C為根據本發明一實施例所繪示之操作設備的剖面示意圖,於設備中,環狀構件整合至微影軌道機之PEB單元。
請參考圖3A,於塗覆步驟及曝光步驟之後,將具有材料層(未繪示)及曝光後的光阻層(未繪示)形成於上的晶圓100傳送至PEB單元200。晶圓100的背面與PEB單元200的加熱表面接觸。PEB程式至少包括以下兩個步驟。在預熱步驟中,整片晶圓100以90℃加熱10秒鐘。然後,請參考圖3B,進行主要加熱步驟。環狀構件202往下移動至活動(active)位置以額外地加熱晶圓100的邊緣區。晶圓100的邊緣區定義為具有寬度為約1/20至1/60之晶圓直徑的環狀區。以PEB單元200加熱整個晶圓100(90℃,進行50秒),且以環狀構件202額外地加熱晶圓100之邊緣區(100℃,進行50秒)的條件下進行主要加熱步驟。換言之,晶圓100在邊緣區的PEB溫度高於其在中心區的PEB溫度。接著,請參照圖3C,環狀構件202往上移動至閒置(idle)位置,且晶圓100隨後從PEB單元200傳出。然後,將晶圓100傳送至顯影單元進行顯影,之後,將晶圓100傳送至硬烤(hard baking)單元。因此,由於環狀構件202及PEB單元200對晶圓100具有不同的加熱溫度,曝光後的光阻層在邊緣區之希望的線寬會小於其在中心區之希望的線寬。
在此實施例中,環狀構件202經組態以配置於晶圓100的上方,環狀構件202未與晶圓100的上表面接觸,且環狀構件202與PEB單元200為分開製造的。然而,本發明並不以此為限。在另一實施例中,環狀構件202經組態以配置於晶圓100的下方,環狀構件202與晶圓100的背面接觸,且環狀構件202與PEB單元200製造為一體成形,如圖4所示。
或者,晶圓於邊緣區及中心區之間的線寬差異也可以藉由將環狀構件整合至微影軌道機之顯影單元來達到。圖5A至5E為根據本發明一實施例所繪示之操作設備的剖面示意圖,於設備中,環狀構件整合至微影軌道機之顯影單元,其中圖5D的右下方為部份放大圖。
請參照5A,於塗覆步驟、曝光步驟及曝光後烘烤步驟之後,將具有材料層(未繪示)及曝光後的光阻層(未繪示)形成於上的晶圓100傳送至顯影單元204。顯影程式至少包括以下五個步驟。在第一噴灑步驟中,顯影單元204的噴頭203噴灑顯影液206至晶圓100上。顯影單元204輕輕地旋轉以確保顯影液206覆蓋晶圓100的整個表面。然後,參照圖5B,進行第一靜置(static puddle)步驟。覆蓋顯影液206的晶圓100靜置2~10秒。接著,參照圖5C,進行第二噴灑步驟。環狀構件208往下移動至活動位置以噴灑顯影液210於晶圓100的邊緣區上。顯影液210的濃度較顯影液206的濃度高10%左右。之後,參照圖5D,進行第二靜置步驟約10~40秒。在此步驟中,環狀構件208往上移動至閒置位置。晶圓100的邊緣區覆蓋顯影液206及顯影液210之混合液207,且晶圓100的中心區覆蓋顯影液206。換言之,晶圓100在邊緣區的顯影液濃度高於其在中心區的顯影液濃度。繼之,參照圖5E,顯影單元204旋轉20~50秒以將顯影液206及顯影液210從晶圓100甩開。然後,將晶圓100從顯影單元204傳送至硬烤單元。因此,由於環狀構件202及PEB單元200對晶圓100提供不同的顯影液濃度,曝光後的光阻層在邊緣區之希望的線寬會小於其在中心區之希望的線寬。
在上述的實施例中,是以構件202及208呈環狀為例來說明之,但並不用以限定本發明。本領域具有通常知識者應了解,構件202及208的形狀可以為任何適用於本發明設備的形狀。舉例來說,構件202可以呈具有多數個加熱區的盤狀,且可以單獨控制這些加熱區的溫度。
综上所述,在本發明的半導體製程中,可以藉由微影軌道機使得晶圓在邊緣區的關鍵尺寸不同於其在中心區的關鍵尺寸,以補償後續的蝕刻效應。也就是說,於一晶圓內藉由PEB溫度或顯影液濃度引起的關鍵尺寸分佈可以補償在蝕刻製程中的蝕刻氣體分佈。因此,於蝕刻製程後,晶圓各處的關鍵尺寸將會均勻,因而提升半導體元件的產率及效能。
此外,本發明的設備包括環狀構件,且環狀構件可以很容易地整合至微影軌道機的PEB單元或顯影單元,以改變晶圓的邊緣性質。可以在不需要更換現有之製程機台的情況下,進行此種簡單且容易的改裝。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...晶圓
102a...中心區
102b...邊緣區
104...材料層
104a...圖案化材料層
106...曝光後的光阻層
107、108...圖案
200‧‧‧PEB單元
202、208‧‧‧環狀構件
203‧‧‧噴頭
204‧‧‧顯影單元
206、210‧‧‧顯影液
207‧‧‧混合液
L1、L2、L3‧‧‧線寬
W‧‧‧寬度
D‧‧‧晶圓直徑
圖1A至1B為根據本發明一實施例所繪示之半導體製程的剖面示意圖。
圖2是圖1A的上視圖。
圖3A至3C為根據本發明一實施例所繪示之操作設備的剖面示意圖,於設備中,環狀構件整合至微影軌道機之PEB單元。
圖4為根據本發明一實施例所繪示之操作設備的剖面示意圖,於設備中,環狀構件及PEB單元製作為一體成形。
圖5A至5E為根據本發明一實施例所繪示之操作設備的剖面示意圖,於設備中,環狀構件整合至微影軌道機之顯影單元,其中圖5D的右下方為部份放大圖。
100...晶圓
102a...中心區
102b...邊緣區
104...材料層
106...曝光後的光阻層
107、108...圖案
L1、L2...線寬

Claims (12)

  1. 一種半導體製程,包括:提供一晶圓,其中該晶圓上已形成一曝光後的光阻層,且該晶圓包括一中心區及一邊緣區,該邊緣區的寬度為該晶圓之直徑的1/60至1/20;以及改變該晶圓之該邊緣區的一性質,該性質包括溫度或顯影液濃度,該性質使得該曝光後的光阻層在該邊緣區的線寬不同於該曝光後的光阻層在該中心區的線寬。
  2. 如申請專利範圍第1項所述之半導體製程,其中藉由微影軌道機來改變該晶圓之該邊緣區的該性質。
  3. 如申請專利範圍第1項所述之半導體製程,其中該中心區及該邊緣區之間的溫度差異在5到20℃內。
  4. 如申請專利範圍第1項所述之半導體製程,其中於提供該晶圓的步驟之後,更包括於該晶圓上噴灑顯影液。
  5. 如申請專利範圍第1項所述之半導體製程,其中該中心區及該邊緣區之顯影液濃度的差異在5到15%內。
  6. 如申請專利範圍第1項所述之半導體製程,其中該曝光後的光阻層先前是以相同的曝光能量於該晶圓之該中心區及該邊緣區進行曝光。
  7. 如申請專利範圍第1項所述之半導體製程,其中該曝光後的光阻層先前是以不同的曝光能量於該晶圓之該中心區及該邊緣區進行曝光。
  8. 一種用於半導體製程的設備,其對具有曝光後的光阻層形成於上的晶圓進行該半導體製程,該晶圓包括一中 心區及一邊緣區,該邊緣區的寬度為該晶圓之直徑的1/60至1/20,且該設備包括:一環狀構件,其整合至微影軌道機之一單元,以改變該晶圓之該邊緣區的性質,該性質包括溫度或顯影液濃度,該性質使得該曝光後的光阻層在該邊緣區的線寬不同於該曝光後的光阻層在該中心區的線寬。
  9. 如申請專利範圍第8項所述之用於半導體製程的設備,其中該單元包括一曝光後烘烤單元。
  10. 如申請專利範圍第9項所述之用於半導體製程的設備,其中該環狀構件與該曝光後烘烤單元對該晶圓具有不同的加熱溫度。
  11. 如申請專利範圍第8項所述之用於半導體製程的設備,其中該單元包括一顯影單元。
  12. 如申請專利範圍第10項所述之用於半導體製程的設備,其中該環狀構件與該顯影單元對該晶圓提供不同的顯影液濃度。
TW098134930A 2009-09-09 2009-10-15 半導體製程及用於此半導體製程的設備 TWI413158B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/555,811 US7845868B1 (en) 2009-09-09 2009-09-09 Apparatus for semiconductor manufacturing process

Publications (2)

Publication Number Publication Date
TW201110194A TW201110194A (en) 2011-03-16
TWI413158B true TWI413158B (zh) 2013-10-21

Family

ID=43244053

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098134930A TWI413158B (zh) 2009-09-09 2009-10-15 半導體製程及用於此半導體製程的設備

Country Status (5)

Country Link
US (2) US7845868B1 (zh)
JP (1) JP5269743B2 (zh)
CN (1) CN102024686B (zh)
DE (1) DE102009043482B4 (zh)
TW (1) TWI413158B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6456238B2 (ja) * 2015-05-14 2019-01-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10386723B2 (en) * 2016-03-04 2019-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. Lithography patterning with flexible solution adjustment
WO2019240891A1 (en) * 2018-06-15 2019-12-19 Mattson Technology, Inc. Methods and apparatus for post exposure bake processing of a workpiece
CN113391528A (zh) * 2020-03-11 2021-09-14 长鑫存储技术有限公司 改善光阻显影均匀性的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391507B2 (en) * 2005-10-27 2008-06-24 Xitronix Corporation Method of photo-reflectance characterization of strain and active dopant in semiconductor structures

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6431416A (en) * 1987-07-27 1989-02-01 Nec Corp Photoetching
US6117778A (en) 1998-02-11 2000-09-12 International Business Machines Corporation Semiconductor wafer edge bead removal method and tool
JP2000277423A (ja) * 1999-03-26 2000-10-06 Denso Corp 半導体装置の製造方法
JP2000349018A (ja) * 1999-06-08 2000-12-15 Nec Corp フォトレジスト用ベーク炉
KR100583134B1 (ko) * 1999-11-16 2006-05-24 동경 엘렉트론 주식회사 기판의 처리장치 및 처리방법
US6695922B2 (en) * 1999-12-15 2004-02-24 Tokyo Electron Limited Film forming unit
JP3825277B2 (ja) * 2001-05-25 2006-09-27 東京エレクトロン株式会社 加熱処理装置
JP4948715B2 (ja) 2001-06-29 2012-06-06 富士通セミコンダクター株式会社 半導体ウエハ装置およびその製造方法
TW497138B (en) * 2001-08-28 2002-08-01 Winbond Electronics Corp Method for improving consistency of critical dimension
JP3869306B2 (ja) * 2001-08-28 2007-01-17 東京エレクトロン株式会社 現像処理方法および現像液塗布装置
JP4131786B2 (ja) 2001-09-03 2008-08-13 株式会社東芝 半導体装置の製造方法およびウエハ構造体
JP3718647B2 (ja) * 2001-10-19 2005-11-24 東京エレクトロン株式会社 現像装置及び現像方法
KR20030044205A (ko) 2001-11-29 2003-06-09 동부전자 주식회사 반도체 제조 장치 및 방법
JP2003203837A (ja) * 2001-12-28 2003-07-18 Tokyo Electron Ltd 基板処理方法及び基板処理装置
US20040067654A1 (en) 2002-10-07 2004-04-08 Promos Technologies, Inc. Method of reducing wafer etching defect
US7404874B2 (en) 2004-06-28 2008-07-29 International Business Machines Corporation Method and apparatus for treating wafer edge region with toroidal plasma
US7566181B2 (en) * 2004-09-01 2009-07-28 Tokyo Electron Limited Controlling critical dimensions of structures formed on a wafer in semiconductor processing
EP1814143A4 (en) * 2004-11-16 2009-01-21 Tokyo Electron Ltd CONDITIONING ADJUSTMENT METHOD, SUBSTRATE PROCESSING DEVICE, AND COMPUTER PROGRAM
KR100626395B1 (ko) * 2005-06-29 2006-09-20 삼성전자주식회사 노광 후 베이크 장치 및 노광 후 베이크 방법, 그리고 상기장치를 가지는 포토 리소그래피 시스템
US8669497B2 (en) * 2007-03-30 2014-03-11 Tokyo Electron Limited Apparatus and method for predictive temperature correction during thermal processing
JP5398318B2 (ja) * 2009-03-24 2014-01-29 株式会社東芝 露光装置および電子デバイスの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7391507B2 (en) * 2005-10-27 2008-06-24 Xitronix Corporation Method of photo-reflectance characterization of strain and active dopant in semiconductor structures

Also Published As

Publication number Publication date
JP5269743B2 (ja) 2013-08-21
US7845868B1 (en) 2010-12-07
US8142086B2 (en) 2012-03-27
DE102009043482A1 (de) 2011-03-24
JP2011061169A (ja) 2011-03-24
US20110059622A1 (en) 2011-03-10
TW201110194A (en) 2011-03-16
CN102024686B (zh) 2013-02-27
DE102009043482B4 (de) 2014-09-11
CN102024686A (zh) 2011-04-20

Similar Documents

Publication Publication Date Title
TW497138B (en) Method for improving consistency of critical dimension
JPH0471222A (ja) パターン形成方法
JP2007081160A (ja) 半導体装置の製造方法
TWI413158B (zh) 半導體製程及用於此半導體製程的設備
WO2014108039A1 (zh) 一种用于减少晶片边缘区域曝光散焦的曝光方法及光刻工艺
JP3368200B2 (ja) フォトマスク作成方法および熱処理装置
US20060154479A1 (en) Baking apparatus used in photolithography process, and method for controlling critical dimension of photoresist patterns using the same
KR20050104917A (ko) 스피너설비의 베이크장치
US6645703B2 (en) Methods of photo-processing photoresist
TWI638243B (zh) 烘烤方法
KR100741578B1 (ko) 반도체 제조를 위한 감광제 도포용 트랙장비의 핫 플레이트및 cd조절 방법
JP4121770B2 (ja) フォトマスク製造用べーキング装置
KR20230086958A (ko) 웨이퍼 베이킹 장치
KR100599927B1 (ko) 포토마스크 제작용 레지스트 베이크 장치
US6777345B2 (en) Patterning methods for fabricating semiconductor devices
KR20010029289A (ko) 마스크 현상장치
KR20010029288A (ko) 마스크 현상장치용 온도보상 마스크 척
KR20110013566A (ko) 베이킹 장치
KR20100073091A (ko) 반도체 소자의 패턴 형성방법
JP2004281791A (ja) 基板処理方法及び基板処理装置
KR20060108371A (ko) 링 형상의 가이드를 장착한 베이크 장비
KR20060072416A (ko) 웨이퍼 척 장치
KR20030024168A (ko) 베이크 장치 및 이를 이용한 베이킹 방법
KR20030013590A (ko) 베이킹 오븐 장치
KR20080095653A (ko) 반도체 소자 제조용 베이크 장치